KR102445108B1 - Display device and electronic device having the same - Google Patents
Display device and electronic device having the same Download PDFInfo
- Publication number
- KR102445108B1 KR102445108B1 KR1020160000296A KR20160000296A KR102445108B1 KR 102445108 B1 KR102445108 B1 KR 102445108B1 KR 1020160000296 A KR1020160000296 A KR 1020160000296A KR 20160000296 A KR20160000296 A KR 20160000296A KR 102445108 B1 KR102445108 B1 KR 102445108B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- channel
- digital
- data driver
- digital converter
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치는 복수의 화소들을 포함하는 표시 패널, 화소들에 스캔 신호를 공급하는 스캔 구동부, 화소들에서 공급되는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그 디지털 컨버터들을 포함하는 데이터 구동부, 디지털 신호의 균일도에 기초하여 기준 채널들을 선택하고 기준 채널들의 게인 및 오프셋을 연산하는 ADC 편차 연산부 및 스캔 구동부, 데이터 구동부 및 ADS 편차 연산부를 제어하는 타이밍 제어부를 포함한다.A display device includes a display panel including a plurality of pixels, a scan driver for supplying scan signals to the pixels, a data driver including a plurality of analog-to-digital converters for converting an analog signal supplied from the pixels into a digital signal, and a digital signal. and a timing controller that selects reference channels based on the uniformity and controls an ADC deviation calculating unit that calculates gains and offsets of the reference channels, a scan driver, a data driver, and an ADS deviation calculator.
Description
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 관한 것이다.The present invention relates to a display device and an electronic device including the same.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 전계 방출 표시 장치(Field Emission Display; FED), 플라즈마 표시 패널(Plasma Display Panel PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등이 있다. 특히, 유기 발광 표시 장치는 넓은 시야각, 빠른 응답 속도, 얇은 두께, 낮은 소비 전력 등의 여러 가지 장점들을 가지기 때문에 유망한 차세대 표시 장치로 각광받고 있다.Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of a cathode ray tube, have been developed. The flat panel display includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an organic light emitting display (OLED). etc. In particular, the organic light emitting diode display is in the spotlight as a promising next-generation display device because it has various advantages such as a wide viewing angle, a fast response speed, a thin thickness, and low power consumption.
유기 발광 표시 장치는 데이터 드라이버를 구비하고, 각각의 데이터 드라이버는 아날로그 디지털 컨버터(ADC)를 포함할 수 있다. 아날로그 디지털 컨버터는 표시 패널에서 공급되는 아날로그 신호를 디지털 신호로 변환할 수 있다. 이러한 아날로그 디지털 컨버터의 편차로 인해 발생하는 오차를 감소시키기 위해 표시 장치의 출하 전에 아날로그 디지털 컨버터의 게인 및 오프셋을 설정할 수 있다.The organic light emitting diode display may include a data driver, and each data driver may include an analog-to-digital converter (ADC). The analog-to-digital converter may convert an analog signal supplied from the display panel into a digital signal. In order to reduce errors caused by the deviation of the analog-to-digital converter, the gain and offset of the analog-to-digital converter may be set before the display device is shipped.
본 발명의 일 목적은 출하 전 아날로그 디지털 컨버터(ADC)의 게인 및 오프셋을 연산하여 저장하는 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION One object of the present invention is to provide a display device that calculates and stores the gain and offset of an analog-to-digital converter (ADC) before shipment.
본 발명의 다른 목적은 출하 전 아날로그 디지털 컨버터(ADC)의 게인 및 오프셋을 연산하여 저장하는 표시 장치를 포함하는 전자 기기를 제공하는 것이다.Another object of the present invention is to provide an electronic device including a display device that calculates and stores the gain and offset of an analog-to-digital converter (ADC) before shipment.
그러나, 본 발명이 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the object of the present invention is not limited to the above purpose, and may be variously expanded without departing from the spirit and scope of the present invention.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 화소들에 스캔 신호를 공급하는 스캔 구동부, 상기 화소들에서 공급되는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그 디지털 컨버터들을 포함하는 데이터 구동부, 상기 디지털 신호의 균일도에 기초하여 기준 채널들을 선택하고, 상기 기준 채널들의 상기 게인 및 상기 오프셋을 연산하는 ADC 편차 연산부 및 상기 스캔 구동부, 상기 데이터 구동부 및 상기 ADC 편차 연산부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 포함할 수 있다. In order to achieve one aspect of the present invention, a display device according to an embodiment of the present invention provides a display panel including a plurality of pixels, a scan driver supplying a scan signal to the pixels, and an analog signal supplied from the pixels. A data driver including a plurality of analog-to-digital converters for converting ? into a digital signal, an ADC deviation calculator for selecting reference channels based on the uniformity of the digital signal, and calculating the gain and the offset of the reference channels, and the scan driver , a timing controller that generates a control signal for controlling the data driver and the ADC deviation calculator.
일 실시예에 의하면, 상기 데이터 구동부는 상기 화소들과 연결되는 데이터 라인들 또는 센싱 라인들을 통해 상기 아날로그 신호를 공급받을 수 있다.In an embodiment, the data driver may receive the analog signal through data lines or sensing lines connected to the pixels.
일 실시예에 의하면, 상기 데이터 구동부는 복수의 센싱 라인들과 대응되는 각각의 채널 별로 상기 아날로그 신호들을 입력받는 입력부 및 상기 입력부의 각 채널에 구비되어 상기 센싱 라인들에 공급되는 상기 아날로그 신호들을 상기 디지털 신호로 변환하는 상기 아날로그 디지털 컨버터를 포함할 수 있다.In an embodiment, the data driver includes an input unit receiving the analog signals for each channel corresponding to a plurality of sensing lines, and the analog signals provided to each channel of the input unit and supplied to the sensing lines. It may include the analog-to-digital converter for converting the digital signal.
일 실시예에 의하면, 상기 데이터 구동부는 상기 입력부의 각 채널에 구비되어 상기 아날로그 신호들을 순차적으로 상기 아날로그 디지털 컨버터에 공급하는 멀티플렉서를 더 포함할 수 있다.According to an embodiment, the data driver may further include a multiplexer provided in each channel of the input unit to sequentially supply the analog signals to the analog-to-digital converter.
일 실시예에 의하면, 상기 ADC 편차 연산부는 상기 기준 채널들을 선택하는 채널 선택부 및 상기 기준 채널들과 연결된 상기 아날로그 디지털 컨버터들 각각의 상기 게인 및 상기 오프셋을 연산하는 모델링부를 포함할 수 있다.According to an embodiment, the ADC deviation calculating unit may include a channel selector for selecting the reference channels and a modeling unit for calculating the gain and the offset of each of the analog-to-digital converters connected to the reference channels.
일 실시예에 의하면, 상기 채널 선택부는 상기 디지털 신호들의 임펄스 성분을 제거하고, 상기 채널 내의 상기 디지털 데이터들의 평균 값에 기초하여 상기 채널 내의 상기 디지털 신호의 상기 균일도를 구할 수 있다.In an exemplary embodiment, the channel selector may remove an impulse component of the digital signals and obtain the uniformity of the digital signal in the channel based on an average value of the digital data in the channel.
일 실시예에 의하면, 상기 채널 선택부는 상기 균일도가 높은 채널을 상기 기준 채널로 선택할 수 있다.According to an embodiment, the channel selector may select the channel having the high uniformity as the reference channel.
일 실시예에 의하면, 상기 모델링부는 상기 화소에 테스트 전압을 공급하고, 상기 아날로그 디지털 컨버터에서 출력되는 상기 디지털 신호에 기초하여 상기 아날로그 디지털 컨버터의 상기 게인 및 상기 오프셋을 연산할 수 있다.In an exemplary embodiment, the modeling unit may supply a test voltage to the pixel and calculate the gain and the offset of the analog-to-digital converter based on the digital signal output from the analog-to-digital converter.
일 실시예에 의하면, 상기 ADC 편차 연산부는 상기 타이밍 제어부와 연결되거나 상기 타이밍 제어부 내에 포함될 수 있다.According to an embodiment, the ADC deviation calculator may be connected to the timing controller or included in the timing controller.
일 실시예에 의하면, 상기 ADC 편차 연산부는 상기 데이터 구동부와 연결되거나 상기 데이터 구동부 내에 포함될 수 있다.According to an embodiment, the ADC deviation calculator may be connected to the data driver or included in the data driver.
본 발명의 다른 목적을 달성하기 위하여 본 발명의 실시예들에 따른 전자 기기는 표시 장치 및 상기 표시 장치를 제어하는 프로세서를 포함할 수 있다. 상기 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 화소들에 스캔 신호를 공급하는 스캔 구동부, 상기 화소들에서 공급되는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그 디지털 컨버터들을 포함하는 데이터 구동부, 상기 디지털 신호의 균일도에 기초하여 기준 채널들을 선택하고, 상기 기준 채널들의 상기 게인 및 상기 오프셋을 연산하는 ADC 편차 연산부 및 상기 스캔 구동부, 상기 데이터 구동부 및 상기 ADC 편차 연산부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 포함할 수 있다. In order to achieve another object of the present invention, an electronic device according to embodiments of the present invention may include a display device and a processor for controlling the display device. The display device includes a display panel including a plurality of pixels, a scan driver supplying scan signals to the pixels, and a data driver including a plurality of analog-to-digital converters for converting analog signals supplied from the pixels into digital signals; Selecting reference channels based on the uniformity of the digital signal, and generating a control signal for controlling the ADC deviation calculator for calculating the gain and the offset of the reference channels, and the scan driver, the data driver, and the ADC deviation calculator It may include a timing controller.
일 실시예에 의하면, 상기 데이터 구동부는 상기 화소들과 연결되는 데이터 라인들 또는 센싱 라인들을 통해 상기 아날로그 신호를 공급받을 수 있다.In an embodiment, the data driver may receive the analog signal through data lines or sensing lines connected to the pixels.
일 실시예에 의하면, 상기 데이터 구동부는 복수의 센싱 라인들과 대응되는 각각의 채널 별로 상기 아날로그 신호들을 입력받는 입력부 및 상기 입력부의 각 채널에 구비되어 상기 센싱 라인들에 공급되는 상기 아날로그 신호들을 상기 디지털 신호로 변환하는 상기 아날로그 디지털 컨버터를 포함할 수 있다.In an embodiment, the data driver includes an input unit receiving the analog signals for each channel corresponding to a plurality of sensing lines, and the analog signals provided to each channel of the input unit and supplied to the sensing lines. It may include the analog-to-digital converter for converting the digital signal.
일 실시예에 의하면, 상기 데이터 구동부는 상기 입력부의 각 채널에 구비되어 상기 아날로그 신호들을 순차적으로 상기 아날로그 디지털 컨버터에 공급하는 멀티플렉서를 더 포함할 수 있다.According to an embodiment, the data driver may further include a multiplexer provided in each channel of the input unit to sequentially supply the analog signals to the analog-to-digital converter.
일 실시예에 의하면, 상기 ADC 편차 연산부는 상기 기준 채널들을 선택하는 채널 선택부 및 상기 기준 채널들과 연결된 상기 아날로그 디지털 컨버터들 각각의 상기 게인 및 상기 오프셋을 연산하는 모델링부를 포함할 수 있다.According to an embodiment, the ADC deviation calculating unit may include a channel selector for selecting the reference channels and a modeling unit for calculating the gain and the offset of each of the analog-to-digital converters connected to the reference channels.
일 실시예에 의하면, 상기 채널 선택부는 상기 디지털 신호들의 임펄스 성분을 제거하고, 상기 채널 내의 상기 디지털 데이터들의 평균 값에 기초하여 상기 채널 내의 상기 디지털 신호의 상기 균일도를 구할 수 있다.In an exemplary embodiment, the channel selector may remove an impulse component of the digital signals and obtain the uniformity of the digital signal in the channel based on an average value of the digital data in the channel.
일 실시예에 의하면, 상기 채널 선택부는 상기 균일도가 높은 채널을 상기 기준 채널로 선택할 수 있다.According to an embodiment, the channel selector may select the channel having the high uniformity as the reference channel.
일 실시예에 의하면, 상기 모델링부는 상기 화소에 테스트 전압을 공급하고, 상기 아날로그 디지털 컨버터에서 출력되는 상기 디지털 신호에 기초하여 상기 아날로그 디지털 컨버터의 상기 게인 및 상기 오프셋을 연산할 수 있다.In an exemplary embodiment, the modeling unit may supply a test voltage to the pixel and calculate the gain and the offset of the analog-to-digital converter based on the digital signal output from the analog-to-digital converter.
일 실시예에 의하면, 상기 ADC 편차 연산부는 상기 타이밍 제어부와 연결되거나 상기 타이밍 제어부 내에 포함될 수 있다.According to an embodiment, the ADC deviation calculator may be connected to the timing controller or included in the timing controller.
일 실시예에 의하면, 상기 ADC 편차 연산부는 상기 데이터 구동부와 연결되거나 상기 데이터 구동부 내에 포함될 수 있다.According to an embodiment, the ADC deviation calculator may be connected to the data driver or included in the data driver.
본 발명의 실시예들에 따른 표시 장치 및 이를 포함하는 전자 기기는 표시 장치의 출하 전에 데이터 구동부에 포함되는 아날로그 디지털 컨버터에서 출력되는 디지털 신호들의 균일도에 기초하여 기준 채널을 선택하고, 기준 채널들과 연결되는 아날로그 디지털 컨버터의 게인 및 오프셋을 모델링함으로써, 아날로그 디지털 컨버터의 게인 및 오프셋을 연산할 수 있다. 따라서, 아날로그 디지털 컨버터의 편차 보정 정확도가 향상될 수 있다. 다만, 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.A display device and an electronic device including the same according to embodiments of the present invention select a reference channel based on the uniformity of digital signals output from an analog-to-digital converter included in a data driver before shipment of the display device, and select the reference channels and the reference channels. By modeling the gain and offset of the analog-to-digital converter to be connected, the gain and offset of the analog-to-digital converter can be calculated. Accordingly, the deviation correction accuracy of the analog-to-digital converter can be improved. However, the effects of the present invention are not limited to the above-described effects, and may be variously expanded without departing from the spirit and scope of the present invention.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2a 및 도 2b는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도들이다.
도3a 및 도 3b는 도 1의 표시 장치에 포함되는 데이터 구동부의 일 예를 나타내는 도면들이다.
도 3c는 도 3a 및 도 3b의 데이터 구동부를 설명하기 위한 그래프이다.
도 4는 도 1의 표시 장치에 포함되는 ADC 편차 연산부를 나타내는 블록도이다.
도 5는 도 4의 ADC 편차 연산부에 포함되는 채널 선택부의 동작을 나타내는 순서도이다.
도 6은 도 4의 ADC 편차 연산부에 포함되는 모델링부의 동작을 설명하기 위한 그래프들이다.
도 7은 도 4의 ADC 편차 연산부에 포함되는 모델링부의 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 9는 도 8의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.1 is a block diagram illustrating a display device according to example embodiments.
2A and 2B are circuit diagrams illustrating an example of a pixel included in the display device of FIG. 1 .
3A and 3B are diagrams illustrating an example of a data driver included in the display device of FIG. 1 .
3C is a graph for explaining the data driver of FIGS. 3A and 3B .
4 is a block diagram illustrating an ADC deviation calculating unit included in the display device of FIG. 1 .
5 is a flowchart illustrating an operation of a channel selector included in the ADC deviation calculating unit of FIG. 4 .
6 is a graph for explaining an operation of a modeling unit included in the ADC deviation calculating unit of FIG. 4 .
FIG. 7 is a diagram for explaining an operation of a modeling unit included in the ADC deviation calculating unit of FIG. 4 .
8 is a block diagram illustrating an electronic device according to embodiments of the present invention.
9 is a diagram illustrating an example in which the electronic device of FIG. 8 is implemented as a smartphone.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings. The same reference numerals are used for the same components in the drawings, and repeated descriptions of the same components are omitted.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2a는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 2b는 도 1의 표시 장치에 포함되는 화소의 다른 예를 나타내는 회로도이다.1 is a block diagram illustrating a display device according to embodiments of the present disclosure, FIG. 2A is a circuit diagram illustrating an example of a pixel included in the display device of FIG. 1 , and FIG. 2B is a diagram included in the display device of FIG. 1 . It is a circuit diagram showing another example of a pixel.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 스캔 구동부(120), 데이터 구동부(130), ADC 편차 연산부(140) 및 타이밍 제어부(150)를 포함할 수 있다.Referring to FIG. 1 , the
표시 패널(110)에는 복수의 스캔 라인들 및 복수의 데이터 라인들이 형성되고, 스캔 라인들과 데이터 라인들이 교차하는 영역에 복수의 화소들이 형성될 수 있다. A plurality of scan lines and a plurality of data lines may be formed in the
도 2a를 참조하면, 화소들 각각은 유기 발광 다이오드(EL), 스위칭 트랜지스터(T1), 저장 커패시터(C), 구동 트랜지스터(TD) 및 센싱 트랜지스터(TS)를 포함할 수 있다. 이 경우, 구동 트랜지스터(TD)는 스캔 라인(SL)으로부터 공급되는 스캔 신호(SCAN)(SCAN)에 응답하여 스위칭 트랜지스터(T1)가 턴온될 수 있다. 스위칭 트랜지스터(T1)가 턴온되어 데이터 라인(DL)으로부터 공급되는 데이터 신호(DATA)(DATA)가 저장 커패시터(C)에 저장될 수 있다. 구동 트랜지스터(TD)는 데이터 신호(DATA)(DATA)에 기초하여 유기 발광 다이오드(EL)에 공급될 구동 전류를 생성할 수 있다. 유기 발광 다이오드(EL)는 구동 전류에 따라 발광할 수 있다. 센싱 트랜지스터(TS)는 센싱 신호(A_SENSE)(SENSE)에 응답하여 턴온되어 유기 발광 다이오드(EL)의 애노드 전극과 센싱 라인(SENL)을 연결할 수 있다. 센싱 트랜지스터(TS)가 턴온되는 경우, 유기 발광 다이오드(EL)에 흐르는 전류가 센싱 라인(SENL)을 통해 데이터 구동부(130)로 공급될 수 있다.Referring to FIG. 2A , each of the pixels may include an organic light emitting diode EL, a switching transistor T1 , a storage capacitor C, a driving transistor TD, and a sensing transistor TS. In this case, in the driving transistor TD, the switching transistor T1 may be turned on in response to the scan signal SCAN (SCAN) supplied from the scan line SL. When the switching transistor T1 is turned on, the data signals DATA and DATA supplied from the data line DL may be stored in the storage capacitor C. Referring to FIG. The driving transistor TD may generate a driving current to be supplied to the organic light emitting diode EL based on the data signals DATA and DATA. The organic light emitting diode EL may emit light according to a driving current. The sensing transistor TS is turned on in response to the sensing signal A_SENSE SENSE to connect the anode electrode of the organic light emitting diode EL and the sensing line SENL. When the sensing transistor TS is turned on, the current flowing through the organic light emitting diode EL may be supplied to the
도 2b를 참조하면, 화소들 각각은 유기 발광 다이오드(EL), 스위칭 트랜지스터(T1), 저장 커패시터(C), 구동 트랜지스터(TD) 및 센싱 트랜지스터(TS)를 포함할 수 있다. 도 2b의 화소는 센싱 트랜지스터(TS)가 유기 발광 다이오드(EL)의 애노드 전극과 데이터 라인(DL)에 형성되는 것을 제외하고, 도 2a의 화소와 동일한 구성을 가지므로, 중복되는 설명은 생략하도록 한다. 도 2b의 화소의 유기 발광 다이오(EL)의 애노드 전극과 데이터 라인(DL) 사이에 센싱 트랜지스터(TS)가 형성될 수 있다. 센싱 트랜지스터(TS)는 센싱 신호(A_SENSE)(SENSE)에 응답하여 턴온되어 유기 발광 다이오드(EL)의 애노드 전극과 데이터 라인(DL)을 연결할 수 있다. 센싱 트랜지스터(TS)가 턴온되는 경우, 유기 발광 다이오드(EL)에 흐르는 전류가 데이터 라인(DL)을 통해 데이터 구동부(130)로 공급될 수 있다. 이 때, 데이터 라인을 통해 데이터 신호(DATA)가 공급되는 시점과 데이터 라인을 통해 유기 발광 다이오드에 흐르는 전류가 센싱되는 시점이 다를 수 있다.Referring to FIG. 2B , each of the pixels may include an organic light emitting diode EL, a switching transistor T1 , a storage capacitor C, a driving transistor TD, and a sensing transistor TS. The pixel of FIG. 2B has the same configuration as the pixel of FIG. 2A except that the sensing transistor TS is formed on the anode electrode and the data line DL of the organic light emitting diode EL. do. A sensing transistor TS may be formed between the anode electrode of the organic light emitting diode EL of the pixel of FIG. 2B and the data line DL. The sensing transistor TS is turned on in response to the sensing signal A_SENSE SENSE to connect the anode electrode of the organic light emitting diode EL and the data line DL. When the sensing transistor TS is turned on, the current flowing through the organic light emitting diode EL may be supplied to the
스캔 구동부(120)는 표시 장치(100)의 표시 패널(110)에 형성되는 스캔 라인들을 통해 스캔 신호(SCAN)들을 화소들에 공급할 수 있다.The
데이터 구동부(130)는 데이터 출력부 및 센싱부를 포함할 수 있다.The
데이터 구동부(130)의 데이터 출력부는 타이밍 제어부(150)로부터 영상 신호(R, G, B) 또는 보정된 영상 신호(R', G', B')를 입력 받을 수 있다. 데이터 출력부는 상기 영상 신호(R, G, B) 또는 보정된 영상 신호(R', G', B')에 상응하는 데이터 신호(DATA)를 표시 패널(110)에 공급할 수 있다. 데이터 구동부(130)의 센싱부는 화소와 연결되는 센싱 라인 또는 데이터 라인을 통해 유기 발광 다이오드를 흐르는 전류를 센싱할 수 있다. 데이터 구동부(130)의 센싱부는 입력부 및 아날로그 디지털 컨버터를 포함할 수 있다. 입력부는 센싱 라인들 또는 데이터 라인들과 대응되는 채널 별로 아날로그 신호들, 즉, 센싱 신호(A_SENSE)들을 입력받을 수 있다. 이 때, 채널은 복수의 센싱 라인들 또는 복수의 데이터 라인들과 대응될 수 있다. 예를 들어, 하나의 채널은 4개의 센싱 라인들에 대응될 수 있다. 입력부의 각 채널에는 아날로그 디지털 컨버터(Analog Digital Converter; ADC)가 구비될 수 있다. 입력부를 통해 공급되는 센싱 신호(A_SENSE)들은 데이터 구동부(130)에 포함되는 아날로그 디지털 컨버터를 통해 디지털 신호(D_SENSE)로 변환될 수 있다. 각각의 디지털 신호(D_SENSE)들은 상기 아날로그 신호에 상응하는 ADC 코드를 가질 수 있다. 데이터 구동부(130)의 센싱부는 입력부의 각 채널에 구비되어 센싱 신호(A_SENSE)들을 순차적으로 아날로그 디지털 컨버터에 공급하는 멀티플렉서를 더 포함할 수 있다. 데이터 구동부(130)의 센싱부에서 출력되는 디지털 신호(D_SENSE)는 타이밍 제어부(150)에 공급되어 영상 신호(R, G, B)를 보상할 수 있다. The data output unit of the
데이터 구동부(130)는 복수의 아날로그 디지털 컨버터들을 포함하고, 아날로그 디지털 컨버터들 각각의 게인(G)과 오프셋(O)에 따라 아날로그 디지털 컨버터들 간의 편차가 발생할 수 있다. 이 때, 이웃하는 아날로그 디지털 컨버터들의 디지털 신호(D_SENSE)를 채널 간 오프셋이라 할 수 있다. 이를 개선하기 위해 ADC 편차 연산부(140)에서 제품, 즉, 표시 장치(100)의 출하 전에 아날로그 디지털 컨버터의 게인(G) 및 오프셋(O) 초기 값을 설정할 수 있다.The
도 1에는 ADC 편차 연산부(140)가 데이터 구동부(130)에 연결되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, ADC 편차 연산부(140)는 데이터 구동부(130) 내에 포함될 수 있다. 또한, ADC 편차 연산부(140)는 타이밍 제어부(150)에 연결되거나, 타이밍 제어부(150) 내에 포함될 수 있다. 한편, ADC 편차 연산부(140)는 제품 출하 전 아날로그 디지털 컨버터의 게인(G) 및 오프셋(O) 초기 값을 설정하기 위해 데이터 구동부(130)에 연결되는 외부 장치일 수 있다.In FIG. 1 , the ADC
ADC 편차 연산부(140)는 아날로그 디지털 컨버터에서 출력되는 디지털 신호(D_SENSE)의 균일도에 기초하여 기준 채널들을 선택하고, 기준 채널들의 게인(G) 및 오프셋(O)을 연산할 수 있다. ADC 편차 연산부(140)는 채널 선택부 및 모델링부를 포함할 수 있다. 채널 선택부는 기준 채널을 선택할 수 있다. 채널 선택부는 채널과 연결된 아날로그 디지털 컨버터에서 출력되는 디지털 신호(D_SENSE)들의 균일도를 연산하고, 균일도가 높은 채널들을 순서대로 기준 채널들로 선택할 수 있다. 예를 들어, 채널 선택부는 200개의 채널 중에서 균일도가 높은 20개의 채널을 기준 채널로 선택할 수 있다. 채널 선택부의 구체적인 동작에 대해서는 도 5를 참조하여 후술하기로 한다. 모델링부는 기준 채널들과 연결된 아날로그 디지털 컨버터들 각각의 게인(G) 및 오프셋(O)을 모델링할 수 있다. 모델링부는 표시 패널(110)의 화소들에 테스트 전압을 공급하고, 아날로그 디지털 컨버터에서 출력되는 디지털 신호(D_SENSE)에 기초하여 아날로그 디지털 컨버터의 게인(G) 및 오프셋(O)을 연산할 수 있다. 아날로그 디지털 컨버터에서 출력되는 ADC 코드는 표시 패널(110)에 공급되는 테스트 전압을 변경함으로써 제어할 수 있다. 모델링부는 각각의 ADC 코드에서 채널 간 오프셋을 연산할 수 있다. 모델링부는 기 설정된 ADC 코드에서 연산되는 채널 간 오프셋에 기초하여 아날로그 디지털 컨버터의 게인(G) 및 오프셋(O)을 모델링할 수 있다. 모델링부는 기준 채널들과 연결된 아날로그 디지털 컨버터들의 게인(G) 및 오프셋(O)을 모델링하고, 상기 게인(G)과 오프셋(O)의 평균값을 메모리에 저장할 수 있다. 이 때, 메모리는 타이밍 제어부(150)에 포함될 수 있다. 모델링부의 구체적인 동작에 대해서는 도 6 및 도 7을 참조하여 후술하기로 한다.The
타이밍 제어부(150)는 스캔 구동부(120), 데이터 구동부(130) 및 ADC 편차 연산부(140)를 제어하는 제어 신호를 생성할 수 있다. 타이밍 제어부(150)는 외부 장치를 통해 영상 신호(R, G, B)를 공급받고, 데이터 구동부(130)에서 공급되는 센싱 신호(A_SENSE) 및 메모리에 저장된 아날로그 디지털 컨버터의 게인(G)과 오프셋(O)에 기초하여 보정 신호를 데이터 구동부(130)에 출력할 수 있다.The
상술한 바와 같이, 도 1의 표시 장치(100)는 표시 장치(100)의 출하 전에 ADC 편차 연산부(140)에서 표시 장치(100)의 데이터 구동부(130)에 포함되는 아날로그 디지털 컨버터의 게인(G) 및 오프셋(O)을 연산하여 저장할 수 있다. ADC 편차 연산부(140)는 아날로그 디지털 컨버터에서 출력되는 디지털 신호(D_SENSE)들의 균일도가 높은 채널들을 기준 채널로 선택하고, 기준 채널들과 연결되는 아날로그 디지털 컨버터의 게인(G) 및 오프셋(O)을 모델링할 수 있다. 따라서, 아날로그 디지털 컨버터의 편차 보정 정확도를 높일 수 있다.As described above, in the
도 3a 및 도 3b는 도 1의 표시 장치에 포함되는 데이터 구동부의 일 예를 나타내는 도면들이고, 도 3c는 도 3a 및 도 3b의 데이터 구동부를 설명하기 위한 그래프이다.3A and 3B are diagrams illustrating an example of a data driver included in the display device of FIG. 1 , and FIG. 3C is a graph illustrating the data driver of FIGS. 3A and 3B .
도 3a를 참조하면, 데이터 구동부(130)는 입력부(132) 및 아날로그 디지털 컨버터를 포함할 수 있다. 데이터 구동부(130)는 복수의 데이터 드라이브 집적 회로(Integrated Circuit; IC)들로 구현될 수 있다. 각각의 데이터 드라이브 집적 회로는 입력부(132)를 통해 표시 패널(110)에서 공급되는 아날로그 신호(A_S0, A_S1, A_S2, ...)를 전달받고, 아날로그 디지털 컨버터(134, 136, 138)를 통해 아날로그 신호(A_S0, A_S1, A_S2, ...)를 디지털 신호(D_S0, D_S1, D_S2, ...)로 변환할 수 있다.Referring to FIG. 3A , the
입력부(132)는 표시 패널(110)의 센싱 라인들과 연결되어, 센싱 라인들을 통해 센싱 신호(A_S0, A_S1, A_S2, ...)를 공급받을 수 있다. 예를 들어, 입력부(132)는 유기 발광 다이오드를 흐르는 전류를 센싱하는 적분기를 통해 센싱 신호(A_S0, A_S1, A_S2, ...)를 공급받을 수 있다. 입력부(132)는 복수의 센싱 라인들과 대응되는 각각의 채널 별로 센싱 신호들(A_S0, A_S1, A_S2, ...), 즉, 아날로그 신호들을 입력받을 수 있다. 예를 들어, 도 3a에 도시된 바와 같이, 하나의 채널은 4개의 센싱 라인들에 대응될 수 있다.The
아날로그 디지털 컨버터(134, 136, 138)는 입력부(132)의 각 채널에 구비되어 센싱 라인들에 공급되는 센싱 신호들(A_S0, A_S1, A_S2, ...)을 디지털 신호(D_S0, D_S1, D_S2, ...)로 변환할 수 있다. 예를 들어, 데이터 드라이브 집적 회로가 200개의 센싱 라인들과 연결되고, 하나의 채널이 4개의 센싱 라인들과 대응되는 경우, 상기 데이터 드라이브 집적 회로는50개의 채널에 연결되는 50개의 아날로그 디지털 컨버터(134, 136, 138)를 포함할 수 있다. 아날로그 디지털 컨버터(134, 136, 138)에서 출력되는 디지털 신호들(D_S0, D_S1, D_S2, ...)은ADC 편차 연산부로 공급될 수 있다.The analog-to-
도 3b에 도시된 바와 같이, 데이터 구동부(130)는 멀티플렉서(132, 133, 134)를 더 포함할 수 있다. 멀티플렉서(132, 133, 134)는 입력부(132)의 각 채널에 구비되어 아날로그 신호들(A_S0, A_S1, A_S2, ...)을 순차적으로 아날로그 디지털 컨버터(135, 136, 137)에 공급할 수 있다. 예를 들어, 하나의 채널이 4개의 센싱 라인들과 대응되는 경우, 데이터 구동부(130)는 4x1의 멀티플렉서를 구비할 수 있다.As shown in FIG. 3B , the
다시, 도 3a를 참조하면, 아날로그 디지털 컨버터(134, 136, 138)의 게인 및 오프셋에 따라 채널별로 출력되는 디지털 신호(D_S0, D_S1, D_S2, ...)에 차이가 발생할 수 있다. 예를 들어, 표시 패널(110)에 일정한 계조를 출력하는 테스트 전압을 공급하고, 센싱 라인을 통해 유기 발광 다이오드에 흐르는 전류를 센싱하는 경우, 유기 발광 다이오드의 특성 편차 및 아날로그 디지털 컨버터(134, 136, 138)의 편차에 의해 디지털 신호(D_S0, D_S1, D_S2, ...)의 편차가 발생할 수 있다. 다만, 제품의 출하 전 유기 발광 다이오드의 특성 편차는 미세하므로, 본 발명의 실시예에서는 아날로그 디지털 컨버터(134, 136, 138)의 편차를 감소시키는 내용에 대해 설명하기로 한다. 표시 패널(110)에 일정한 계조를 출력하는 테스트 전압을 공급하고, 센싱 라인을 통해 유기 발광 다이오드에 흐르는 전류를 센싱하는 경우, 동일한 아날로그 디지털 컨버터(134, 136, 138)에서 출력되는 디지털 신호들(D_S0, D_S1, D_S2, ...)은 비슷한 ADC코드를 가질 수 있다. 그러나, 아날로그 디지털 컨버터(134, 136, 138)의 게인 및 오프셋 편차에 따라 상이한 아날로그 디지털 컨버터에서 출력되는 디지털 신호들(D_S0, D_S1, D_S2, ...)은 서로 다른 ADC코드를 가질 수 있다. 도 3a에 도시된 데이터 구동부(130)에 있어서, 0번째 채널(CH0)과 연결되는 제 0 아날로그 디지털 컨버터(134)에서 출력되는 디지털 신호들(D_S0, D_S1, D_S2, D_S3)은 비슷한 ADC 코드를 갖고, 1번째 채널(CH1)과 연결되는 제 1 아날로그 디지털 컨버터(136)에서 출력되는 디지털 신호들(D_S4, D_S5, D_S6, D_S7)은 제 0 아날로그 디지털 컨버터(134)에서 출력되는 디지털 신호들(D_S0, D_S1, D_S2, D_S3)과 상이한 값을 가질 수 있다. 도 3c를 참조하면, 0번째 채널(CH0)과 연결되는 제 0 아날로그 디지털 컨버터(134)에서 출력되는 디지털 신호들(D_S0, D_S1, D_S2, D_S3)은 500ㅁ5의 범위의 ADC 코드를 갖고, 1번째 채널(CH1)과 연결되는 제 1 아날로그 디지털 컨버터(136)에서 출력되는 디지털 신호들(D_S4, D_S5, D_S6, D_S7)은 550ㅁ5의 범위의 ADC 코드를 가질 수 있다. 이 때, 제 0 아날로그 디지털 컨버터(134)의 마지막 디지털 데이터(즉, D_S3)와 제 1 아날로그 디지털 컨버터(136)의 첫 번째 디지털 데이터(즉, D_S4)의 차이를 제 1 아날로그 디지털 컨버터(136)의 채널 간 오프셋(ΔCH)으로 정의할 수 있다. 즉, 채널 간 오프셋(ΔCH)은 인접한 아날로그 디지털 컨버터들에 있어서, 이웃하는 디지털 신호들에 상응하는 ADC 코드들의 차일 수 있다.Again, referring to FIG. 3A , a difference may occur in the digital signals D_S0, D_S1, D_S2, ... output for each channel according to the gains and offsets of the analog-to-
도 4는 도 1의 표시 장치에 포함되는 ADC 편차 연산부를 나타내는 블록도이다.4 is a block diagram illustrating an ADC deviation calculating unit included in the display device of FIG. 1 .
도 4를 참조하면, ADC 편차 연산부(140)는 채널 선택부(142) 및 모델링부(144)를 포함할 수 있다.Referring to FIG. 4 , the ADC
채널 선택부(142)는 디지털 신호(D_S0, ..., D_Sm)의 균일도에 기초하여 기준 채널(CH(n))들을 선택할 수 있다. 채널 선택부(142)는 채널과 연결된 아날로그 디지털 컨버터에서 출력되는 디지털 신호들(D_S0, ..., D_Sm)을 공급받고, 채널 별로 디지털 신호들(D_S0, ..., D_Sm)의 균일도를 연산할 수 있다. 채널 선택부(142)는 균일도가 높은 순서대로 기준 채널(CH(n))들을 설정할 수 있다. 채널 선택부(142)에서 설정된 기준 채널(CH(n))들에 대한 정보가 모델링부(144)로 공급될 수 있다.The
모델링부(144)는 기준 채널(CH(n))들과 연결된 아날로그 디지털 컨버터 각각의 게인 및 오프셋을 연산할 수 있다. 모델링부(144)는 기준 채널(CH(n))들과 연결된 아날로그 컨버터에서 공급되는 디지털 신호들(D_S0, ..., D_Sm)을 공급받고, 이에 기초하여 아날로그 디지털 컨버터의 게인 및 오프셋을 모델링할 수 있다. 모델링부는 기준 채널들과 연결된 아날로그 디지털 컨버터들의 게인의 평균값(G)과 오프셋의 평균값(O)을 메모리에 저장할 수 있다.The
도 5는 도 4의 ADC 편차 연산부에 포함되는 채널 선택부의 동작을 나타내는 순서도이다.5 is a flowchart illustrating an operation of a channel selector included in the ADC deviation calculating unit of FIG. 4 .
도 5를 참조하면, 채널 선택부는 아날로그 디지털 컨버터에서 출력되는 디지털 신호들의 임펄스 성분을 제거(S100)하고, 각 채널의 균일도를 연산(S120)하며, 기준 채널을 설정(S140)할 수 있다. Referring to FIG. 5 , the channel selector may remove an impulse component of digital signals output from the analog-to-digital converter (S100), calculate the uniformity of each channel (S120), and set a reference channel (S140).
채널 선택부는 아날로그 디지털 컨버터에서 출력되는 디지털 신호들의 임펄스 성분을 제거(S100)할 수 있다. 채널 선택부는 아날로그 디지털 컨버터에서 출력되는 디지털 신호들 중에서 노이즈에 의한 임펄스 성분을 제거하여 데이터의 정확도를 높일 수 있다. 예를 들어, 채널 선택부는 기준 데이터를 설정하고, 기준 데이터 이상 또는 이하의 값을 갖는 디지털 신호를 임펄스 성분으로 선택하고, 이를 제거할 수 있다. 채널 선택부는 임펄스 성분을 제거한 나머지 디지털 신호들의 평균 값을 연산할 수 있다. 예를 들어, 하나의 채널이 4개의 센싱 라인들과 대응되는 경우, 채널 선택부는 아날로그 디지털 컨버터로부터 4개의 디지털 신호를 공급받고, 상기 기준 데이터 이상 또는 이하의 값을 갖는 1개의 디지털 신호를 임펄스 신호로써 제거하며, 임펄스 신호를 제외한 나머지 3개의 디지털 신호의 평균 값을 연산할 수 있다.The channel selector may remove an impulse component of digital signals output from the analog-to-digital converter ( S100 ). The channel selector may increase data accuracy by removing an impulse component due to noise from among digital signals output from the analog-to-digital converter. For example, the channel selector may set reference data, select a digital signal having a value greater than or less than the reference data as an impulse component, and remove the digital signal. The channel selector may calculate an average value of the remaining digital signals from which the impulse component is removed. For example, when one channel corresponds to four sensing lines, the channel selector receives four digital signals from the analog-to-digital converter, and converts one digital signal having a value greater than or equal to the reference data to an impulse signal. , and it is possible to calculate the average value of the remaining three digital signals except for the impulse signal.
채널 선택부는 각 채널의 균일도를 연산(S120)할 수 있다. 채널 선택부는 [수학식 1]을 이용하여 채널의 균일도를 연산할 수 있다.The channel selector may calculate the uniformity of each channel ( S120 ). The channel selector may calculate the uniformity of the channel using [Equation 1].
[수학식 1][Equation 1]
UNIFORMITY[CH(n)] = Avg(n) + [MAX(n)-MIN(n)]UNIFORMITY[CH(n)] = Avg(n) + [MAX(n)-MIN(n)]
이 때, UNIFORMITY[CH(n)]은 n번째 채널의 균일도를 나타내고, Avg(n)은 n번째 채널에서 임펄스 성분을 제외한 나머지 디지털 신호들의 평균값을 나타내고, MAX(n)은 n번째 채널에서 임펄스 성분을 제외한 나머지 디지털 신호들 중 가장 큰 값(즉, 최대값)을 나타내며, MIN(n)은 n번째 채널에서 임펄스 성분을 제외한 나머지 디지털 신호들 중 가장 작은 값(즉, 최소값)을 나타낸다. 채널 선택부는 [수학식 1]을 이용하여 채널 별 균일도를 연산할 수 있다.At this time, UNIFORMITY[CH(n)] represents the uniformity of the n-th channel, Avg(n) represents the average value of the remaining digital signals except for the impulse component in the n-th channel, and MAX(n) represents the impulse in the n-th channel. It represents the largest value (ie, the maximum value) among the remaining digital signals excluding the component, and MIN(n) represents the smallest value (ie, the minimum value) among the remaining digital signals except for the impulse component in the n-th channel. The channel selector may calculate the uniformity for each channel using [Equation 1].
채널 선택부는 채널의 균일도에 기초하여 기준 채널을 설정(S140)할 수 있다. 채널 선택부는 균일도가 높은 채널들을 기준 채널로 설정할 수 있다. 예를 들어, 채널 선택부는 RANK 함수를 이용하여 기준 채널을 설정할 수 있다. 예를 들어, 채널 선택부는 50개의 채널 중에서 균일도가 높은 5개의 채널을 기준 채널로 선택할 수 있다.The channel selector may set a reference channel based on the uniformity of the channel ( S140 ). The channel selector may set channels having high uniformity as reference channels. For example, the channel selector may set the reference channel by using the RANK function. For example, the channel selector may select 5 channels with high uniformity among 50 channels as reference channels.
도 6은 도 4의 ADC 편차 연산부에 포함되는 모델링부의 동작을 설명하기 위한 그래프들이고, 도 7은 도 4의 ADC 편차 연산부에 포함되는 모델링부의 동작을 설명하기 위한 도면이다.FIG. 6 is a graph for explaining the operation of the modeling unit included in the ADC deviation calculating unit of FIG. 4 , and FIG. 7 is a diagram for explaining the operation of the modeling unit included in the ADC deviation calculating unit of FIG. 4 .
모델링부는 기준 채널들과 연결된 아날로그 디지털 컨버터 각각의 게인 및 오프셋을 연산할 수 있다. The modeling unit may calculate a gain and an offset of each of the analog-to-digital converters connected to the reference channels.
표시 패널에 테스트 전압을 인가하면 유기 발광 다이오드에는 이에 상응하는 구동 전류가 흐를 수 있다. 데이터 구동부의 입력부는 구동 전류에 상응하는 아날로그 신호를 입력 받고, 아날로그 디지털 컨버터는 아날로그 신호를 디지털 신호로 변환할 수 있다. 각각의 디지털 신호들은 상기 아날로그 신호에 상응하는 ADC 코드를 가질 수 있다. 즉, 표시 패널에 공급되는 테스트 전압을 변경하면, 아날로그 디지털 컨버터에서 출력되는ADC 코드가 변경될 수 있다. 기 설정된 ADC 코드에서 출력되는 채널 간 오프셋(ΔCH)에 기초하여 아날로그 디지털 컨버터의 게인 및 오프셋을 모델링할 수 있다.When a test voltage is applied to the display panel, a corresponding driving current may flow through the organic light emitting diode. The input unit of the data driver may receive an analog signal corresponding to the driving current, and the analog-to-digital converter may convert the analog signal into a digital signal. Each digital signal may have an ADC code corresponding to the analog signal. That is, if the test voltage supplied to the display panel is changed, the ADC code output from the analog-to-digital converter may be changed. The gain and offset of the analog-to-digital converter may be modeled based on the channel-to-channel offset (ΔCH) output from the preset ADC code.
도 6을 참조하면, 각각의 채널에서 ADC 코드와 채널 간 오프셋(ΔCH)이 경향성을 갖는 것을 확인할 수 있다. 이 때, 채널 간 오프셋(ΔCH)은 도3a를 참조하여 설명한 바와 같이 인접한 아날로그 디지털 컨버터들에 있어서, 이웃하는 디지털 신호들에 상응하는 디지털 신호의 차로 연산할 수 있다. 디지털 신호와 채널 간 오프셋(ΔCH)은 [수학식 2]와 같이 기울기와 절편을 갖는 1차 방정식으로 모델링될 수 있다.Referring to FIG. 6 , it can be seen that the offset (ΔCH) between the ADC code and the channel in each channel has a tendency. In this case, the inter-channel offset ΔCH may be calculated as the difference between the digital signals corresponding to the neighboring digital signals in the adjacent analog-to-digital converters as described with reference to FIG. 3A . The offset (ΔCH) between the digital signal and the channel may be modeled as a linear equation having a slope and an intercept as in [Equation 2].
[수학식 2][Equation 2]
CHANNEL OFFSET(n) = GAIN(n) x ADC Code(n, j) + OFFSET(n)CHANNEL OFFSET(n) = GAIN(n) x ADC Code(n, j) + OFFSET(n)
이 때, CHANNEL OFFSET(n)은 n번째 채널과 연결되는 아날로그 디지털 컨버터의 채널 간 오프셋을 나타내고, GAIN(n)은 n번째 채널과 연결되는 아날로그 디지털 컨버터의 게인을 나타내고, ADC Code(n, j)는 n번째 채널의 j번째 디지털 신호의 ADC 코드를 나타내며, OFFSET(n)은 n번째 채널과 연결되는 아날로그 디지털 컨버터의 오프셋을 나타낸다. n번째 채널과 연결되는 아날로그 디지털 컨버터의 오프셋은 표시 패널에 블랙을 출력하는 테스트 전압을 인가하였을 출력되는 디지털 신호의 값이다. 즉, 1차 방정식의 기울기가 아날로그 디지털 컨버터의 게인이 되고, Y절편이 오프셋이 될 수 있다.At this time, CHANNEL OFFSET(n) represents the offset between channels of the analog-to-digital converter connected to the nth channel, GAIN(n) represents the gain of the analog-to-digital converter connected to the nth channel, and ADC Code(n, j) ) represents the ADC code of the j-th digital signal of the n-th channel, and OFFSET(n) represents the offset of the analog-to-digital converter connected to the n-th channel. The offset of the analog-to-digital converter connected to the n-th channel is a value of an output digital signal when a test voltage outputting black is applied to the display panel. That is, the slope of the linear equation may be the gain of the analog-to-digital converter, and the Y-intercept may be the offset.
도 7을 참조하면, 모델링부는 5개의 ADC 코드(ADC1, ADC2, ADC3, ADC4, ADC5)에 대응하는 채널 간 오프셋(ΔCH)을 연산하고, 상기 5개의 ADC 코드(ADC1, ADC2, ADC3, ADC4, ADC5)와 채널 간 오프셋(ΔCH)을 기울기와 절편을 갖는 1차 방정식으로 모델링할 수 있다. 이 때, 5개의 ADC 코드(ADC1, ADC2, ADC3, ADC4, ADC5)는 0V의 테스트 전압, 로우 레벨의 테스트 전압, 미들 레벨의 테스트 전압 및 하이 레벨의 테스트 전압에 상응하는 디지털 신호들일 수 있다. 로우 레벨의 테스트 전압에 상응하는 디지털 신호가 감쇠(damping)될 수 있으므로, 보다 정확한 데이터를 얻기 위해서 표시 패널에 서로 다른 레벨을 갖는 두 개의 로우 레벨의 테스트 전압을 인가할 수 있다. 도 7에는 5개의 테스트 전압을 인가하여 아날로그 디지털 컨버터의 게인과 오프셋을 모델링하는 방법에 대해 설명하였으나, 테스트 전압의 개수는 이에 한정되지 않는다. 예를 들어, 모델링부는 10개의 테스트 전압에 상응하는 ADC 코드 및 채널 간 오프셋(ΔCH)에 기초하여 아날로그 디지털 컨버터의 게인 및 오프셋을 모델링할 수 있다. 다만, 테스트 전압의 개수가 많아질수록 상기 디지털 신호를 저장하는 메모리의 용량이 커질 수 있고, 연산 속도가 느려질 수 있다.7, the modeling unit calculates the offset (ΔCH) between channels corresponding to the five ADC codes (ADC1, ADC2, ADC3, ADC4, ADC5), and the five ADC codes (ADC1, ADC2, ADC3, ADC4, ADC5) and the offset between channels (ΔCH) can be modeled as a linear equation with slope and intercept. In this case, the five ADC codes ADC1, ADC2, ADC3, ADC4, and ADC5 may be digital signals corresponding to a 0V test voltage, a low-level test voltage, a middle-level test voltage, and a high-level test voltage. Since the digital signal corresponding to the low-level test voltage may be damped, two low-level test voltages having different levels may be applied to the display panel to obtain more accurate data. Although the method of modeling the gain and offset of the analog-to-digital converter by applying five test voltages has been described in FIG. 7 , the number of test voltages is not limited thereto. For example, the modeling unit may model the gain and offset of the analog-to-digital converter based on ADC codes corresponding to 10 test voltages and an offset between channels (ΔCH). However, as the number of test voltages increases, the capacity of the memory for storing the digital signal may increase, and the operation speed may decrease.
모델링부는 채널 선택부에서 설정된 기준 채널들과 연결되는 아날로그 디지털 컨버터들의 게인 및 오프셋을 연산할 수 있다. 모델링부는 연산된 게인 및 오프셋의 평균값을 메모리에 저장할 수 있다. 이 때, 메모리는 타이밍 제어부에 포함될 수 있다.The modeling unit may calculate a gain and an offset of analog-to-digital converters connected to the reference channels set by the channel selector. The modeling unit may store the calculated average value of the gain and the offset in the memory. In this case, the memory may be included in the timing controller.
상술한 바와 같이, ADC 편차 연산부는 아날로그 디지털 컨버터에서 출력되는 디지털 신호들의 균일도가 높은 채널들을 기준 채널로 선택하고, 기준 채널들과 연결되는 아날로그 디지털 컨버터의 게인 및 오프셋을 모델링함으로써, 아날로그 디지털 컨버터의 편차 보정 정확도를 높일 수 있다.As described above, the ADC deviation calculating unit selects channels with high uniformity of digital signals output from the analog-to-digital converter as a reference channel, and models the gain and offset of the analog-to-digital converter connected to the reference channels by modeling the analog-to-digital converter's Deviation correction accuracy can be improved.
도 8은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 9는 도 8의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.8 is a block diagram illustrating an electronic device according to embodiments of the present invention, and FIG. 9 is a diagram illustrating an example in which the electronic device of FIG. 8 is implemented as a smartphone.
도 8 및 도 9를 참조하면, 전자 기기(200)는 프로세서(210), 메모리 장치(220), 저장 장치(230), 입출력 장치(240), 파워 서플라이(250) 및 표시 장치(260)를 포함할 수 있다. 이 때, 표시 장치(260)는 도 1의 표시 장치(200)에 상응할 수 있다. 나아가, 전자 기기(200)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 도 9에 도시된 바와 같이, 전자 기기(200)는 스마트폰(300)으로 구현될 수 있으나, 전자 기기(200)가 그에 한정되는 것은 아니다.8 and 9 , the
프로세서(210)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 일 실시예에서, 프로세서(210)는 마이크로프로세서(micro processor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(210)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 또한, 프로세서(210)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(220)는 전자 기기(200)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(220)는 EPROM, EEPROM, 플래시 메모리, PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(230)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Dist Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.The
입출력 장치(240)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 표시 장치(260)는 입출력 장치(240) 내에 구비될 수도 있다. 파워 서플라이(250)는 전자 기기(200)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(260)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 상술한 바와 같이, 표시 장치(260)는 표시 패널, 스캔 구동부, 데이터 구동부, ADC 편차 연산부 및 타이밍 제어부를 포함할 수 있다. 표시 패널에는 복수의 스캔 라인들 및 복수의 데이터 라인들이 형성되고, 스캔 라인들과 데이터 라인들이 교차하는 영역에 복수의 화소들이 형성될 수 있다. 스캔 구동부는 표시 장치의 표시 패널에 형성되는 스캔 라인들을 통해 스캔 신호들을 화소들에 공급할 수 있다. 데이터 구동부는 화소와 연결되는 센싱 라인 또는 데이터 라인을 통해 유기 발광 다이오드를 흐르는 전류를 센싱할 수 있다. 데이터 구동부는 입력부 및 아날로그 디지털 컨버터를 포함할 수 있다. 입력부는 센싱 라인들 또는 데이터 라인들과 대응되는 채널 별로 아날로그 신호들, 즉, 센싱 신호들을 입력받을 수 있다. 이 때, 채널은 복수의 센싱 라인들 또는 데이터 라인들과 대응될 수 있다. 입력부의 각 채널에는 아날로그 디지털 컨버터(Analog Digital Converter; ADC)가 구비될 수 있다. 입력부를 통해 공급되는 센싱 신호들은 데이터 구동부에 포함되는 아날로그 디지털 컨버터를 통해 디지털 신호로 변환될 수 있다. 데이터 구동부는 입력부의 각 채널에 구비되어 센싱 신호들을 순차적으로 아날로그 디지털 컨버터에 공급하는 멀티플렉서를 더 포함할 수 있다. 데이터 구동부는 복수의 아날로그 디지털 컨버터들을 포함할 수 있다. 이 때, 상기 아날로그 디지털 컨버터들 각각의 게인과 오프셋에 따라 아날로그 디지털 컨버터들 간의 편차가 발생할 수 있다. 이를 개선하기 위해 ADC 편차 연산부에서 제품, 즉, 표시 장치의 출하 전에 아날로그 디지털 컨버터의 게인 및 오프셋 초기 값을 설정할 수 있다. ADC 편차 연산부는 아날로그 디지털 컨버터에서 출력되는 디지털 신호의 균일도에 기초하여 기준 채널들을 선택하고, 기준 채널들의 게인 및 오프셋을 연산할 수 있다. ADC 편차 연산부는 채널 선택부 및 모델링부를 포함할 수 있다. 채널 선택부는 채널과 연결된 아날로그 디지털 컨버터에서 출력되는 디지털 신호들의 균일도를 연산하고, 균일도가 높은 순서대로 기준 채널들로 선택할 수 있다. 모델링부는 표시 패널의 화소들에 테스트 전압을 공급하고, 아날로그 디지털 컨버터에서 출력되는 디지털 신호에 기초하여 아날로그 디지털 컨버터의 게인 및 오프셋을 연산할 수 있다. 모델링부는 기준 채널들과 연결된 아날로그 디지털 컨버터들의 게인 및 오프셋을 모델링하고, 상기 게인과 오프셋의 평균값을 메모리에 저장할 수 있다. 타이밍 제어부는 스캔 구동부, 데이터 구동부 및 ADC 편차 연산부를 제어하는 제어 신호를 생성할 수 있다. 타이밍 제어부는 외부 장치를 통해 영상 신호를 공급받고, 데이터 구동부에서 공급되는 센싱 신호 및 메모리에 저장된 아날로그 디지털 컨버터의 게인과 오프셋에 기초하여 보정 신호를 데이터 구동부에 출력할 수 있다.The input/
상술한 바와 같이, 도 8의 전자 기기는 출하 전 데이터 구동부에 포함되는 아날로그 디지털 컨버터의 게인 및 오프셋을 연산하여 저장하는 표시 장치를 포함할 수 있다. 이 때, 표시 장치는 아날로그 디지털 컨버터에서 출력되는 디지털 신호들의 균일도가 높은 채널들을 기준 채널로 선택하고, 기준 채널들과 연결되는 아날로그 디지털 컨버터의 게인 및 오프셋을 모델링함으로써, 아날로그 디지털 컨버터의 편차 보정 정확도를 높일 수 있다.As described above, the electronic device of FIG. 8 may include a display device that calculates and stores the gain and offset of the analog-to-digital converter included in the data driver before shipment. In this case, the display device selects channels with high uniformity of digital signals output from the analog-to-digital converter as a reference channel, and models the gain and offset of the analog-to-digital converter connected to the reference channels, thereby correcting the deviation correction accuracy of the analog-to-digital converter. can increase
본 발명은 표시 장치를 구비한 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 타블렛 PC, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션, 비디오폰 등에 적용될 수 있다.The present invention can be applied to any electronic device having a display device. For example, the present invention can be applied to a television, a computer monitor, a notebook computer, a digital camera, a mobile phone, a smart phone, a smart pad, a tablet PC, a PDA, a PMP, an MP3 player, a navigation system, a video phone, and the like.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to exemplary embodiments of the present invention, those of ordinary skill in the art may vary the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. It will be understood that modifications and changes can be made to
100: 표시 장치 110: 표시 패널
120: 스캔 구동부 130: 데이터 구동부
140: ADC 편차 연산부 150: 타이밍 제어부100: display device 110: display panel
120: scan driver 130: data driver
140: ADC deviation calculation unit 150: timing control unit
Claims (20)
상기 화소들에 스캔 신호를 공급하는 스캔 구동부;
상기 화소들에서 공급되는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그 디지털 컨버터들을 포함하는 데이터 구동부;
상기 디지털 신호의 균일도에 기초하여 기준 채널들을 선택하고, 상기 기준 채널들의 게인 및 오프셋을 연산하는 ADC 편차 연산부; 및
상기 스캔 구동부, 상기 데이터 구동부 및 상기 ADC 편차 연산부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 포함하고,
상기 ADC 편차 연산부는
상기 기준 채널들을 선택하는 채널 선택부; 및
상기 기준 채널들과 연결된 상기 아날로그 디지털 컨버터들 각각의 상기 게인 및 상기 오프셋을 연산하는 모델링부를 포함하고,
상기 채널 선택부는 상기 디지털 신호들의 임펄스 성분을 제거하고, 상기 채널 내의 디지털 데이터들의 평균 값에 기초하여 상기 채널 내의 상기 디지털 신호의 상기 균일도를 구하며,
상기 채널 선택부는 상기 균일도가 기설정된 값 이상인 채널을 상기 기준 채널로 선택하는 것을 특징으로 하는 표시 장치.a display panel including a plurality of pixels;
a scan driver supplying a scan signal to the pixels;
a data driver including a plurality of analog-to-digital converters for converting analog signals supplied from the pixels into digital signals;
an ADC deviation calculating unit that selects reference channels based on the uniformity of the digital signal and calculates a gain and an offset of the reference channels; and
a timing controller for generating a control signal for controlling the scan driver, the data driver, and the ADC deviation calculator;
The ADC deviation calculator
a channel selector for selecting the reference channels; and
a modeling unit for calculating the gain and the offset of each of the analog-to-digital converters connected to the reference channels;
The channel selector removes an impulse component of the digital signals, and obtains the uniformity of the digital signal in the channel based on an average value of digital data in the channel,
and the channel selector selects, as the reference channel, a channel having the uniformity equal to or greater than a predetermined value.
복수의 센싱 라인들과 대응되는 각각의 채널 별로 상기 아날로그 신호들을 입력받는 입력부; 및
상기 입력부의 각 채널에 구비되어 상기 센싱 라인들에 공급되는 상기 아날로그 신호들을 상기 디지털 신호로 변환하는 상기 아날로그 디지털 컨버터를 포함하는 것을 특징으로 하는 표시 장치.The method of claim 1, wherein the data driver
an input unit receiving the analog signals for each channel corresponding to a plurality of sensing lines; and
and the analog-to-digital converter provided in each channel of the input unit to convert the analog signals supplied to the sensing lines into the digital signals.
상기 입력부의 각 채널에 구비되어 상기 아날로그 신호들을 순차적으로 상기 아날로그 디지털 컨버터에 공급하는 멀티플렉서를 더 포함하는 것을 특징으로 하는 표시 장치.4. The method of claim 3, wherein the data driver
and a multiplexer provided in each channel of the input unit to sequentially supply the analog signals to the analog-to-digital converter.
복수의 화소들을 포함하는 표시 패널;
상기 화소들에 스캔 신호를 공급하는 스캔 구동부;
상기 화소들에서 공급되는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그 디지털 컨버터들을 포함하는 데이터 구동부;
상기 디지털 신호의 균일도에 기초하여 기준 채널들을 선택하고, 상기 기준 채널들의 게인 및 오프셋을 연산하는 ADC 편차 연산부; 및
상기 스캔 구동부, 상기 데이터 구동부 및 상기 ADC 편차 연산부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 포함하고,
상기 ADC 편차 연산부는
상기 기준 채널들을 선택하는 채널 선택부; 및
상기 기준 채널들과 연결된 상기 아날로그 디지털 컨버터들 각각의 상기 게인 및 상기 오프셋을 연산하는 모델링부를 포함하고,
상기 채널 선택부는 상기 디지털 신호들의 임펄스 성분을 제거하고, 상기 채널 내의 디지털 데이터들의 평균 값에 기초하여 상기 채널 내의 상기 디지털 신호의 상기 균일도를 구하며,
상기 채널 선택부는 상기 균일도가 기설정된 값 이상인 채널을 상기 기준 채널로 선택하는 것을 특징으로 하는 전자 기기.An electronic device comprising a display device and a processor for controlling the display device, wherein the display device comprises:
a display panel including a plurality of pixels;
a scan driver supplying a scan signal to the pixels;
a data driver including a plurality of analog-to-digital converters for converting analog signals supplied from the pixels into digital signals;
an ADC deviation calculating unit that selects reference channels based on the uniformity of the digital signal and calculates a gain and an offset of the reference channels; and
a timing controller for generating a control signal for controlling the scan driver, the data driver, and the ADC deviation calculator;
The ADC deviation calculator
a channel selector for selecting the reference channels; and
a modeling unit for calculating the gain and the offset of each of the analog-to-digital converters connected to the reference channels;
The channel selector removes an impulse component of the digital signals, and obtains the uniformity of the digital signal in the channel based on an average value of digital data in the channel,
and the channel selector selects, as the reference channel, a channel having the uniformity equal to or greater than a preset value.
복수의 센싱 라인들과 대응되는 각각의 채널 별로 상기 아날로그 신호들을 입력받는 입력부; 및
상기 입력부의 각 채널에 구비되어 상기 센싱 라인들에 공급되는 상기 아날로그 신호들을 상기 디지털 신호로 변환하는 상기 아날로그 디지털 컨버터를 포함하는 것을 특징으로 하는 전자 기기.12. The method of claim 11, wherein the data driver
an input unit receiving the analog signals for each channel corresponding to a plurality of sensing lines; and
and the analog-to-digital converter provided in each channel of the input unit to convert the analog signals supplied to the sensing lines into the digital signals.
상기 입력부의 각 채널에 구비되어 상기 아날로그 신호들을 순차적으로 상기 아날로그 디지털 컨버터에 공급하는 멀티플렉서를 더 포함하는 것을 특징으로 하는 전자 기기.14. The method of claim 13, wherein the data driver
and a multiplexer provided in each channel of the input unit to sequentially supply the analog signals to the analog-to-digital converter.
The electronic device of claim 11 , wherein the ADC deviation calculator is connected to the data driver or is included in the data driver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160000296A KR102445108B1 (en) | 2016-01-04 | 2016-01-04 | Display device and electronic device having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160000296A KR102445108B1 (en) | 2016-01-04 | 2016-01-04 | Display device and electronic device having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170081776A KR20170081776A (en) | 2017-07-13 |
KR102445108B1 true KR102445108B1 (en) | 2022-09-21 |
Family
ID=59352590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160000296A KR102445108B1 (en) | 2016-01-04 | 2016-01-04 | Display device and electronic device having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102445108B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115294910A (en) * | 2022-08-09 | 2022-11-04 | 惠科股份有限公司 | Display panel compensation method and device and display panel |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101529005B1 (en) | 2014-06-27 | 2015-06-16 | 엘지디스플레이 주식회사 | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element |
KR101549343B1 (en) * | 2014-06-27 | 2015-09-02 | 엘지디스플레이 주식회사 | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102013701B1 (en) * | 2012-12-11 | 2019-08-26 | 엘지디스플레이 주식회사 | Organic Light Emitting Display Device and Method for Operating The Same |
KR101992665B1 (en) * | 2012-12-26 | 2019-06-25 | 엘지디스플레이 주식회사 | Organic light emitting display device and method for driving thereof |
KR102167246B1 (en) * | 2014-07-03 | 2020-10-20 | 엘지디스플레이 주식회사 | Display device |
-
2016
- 2016-01-04 KR KR1020160000296A patent/KR102445108B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101529005B1 (en) | 2014-06-27 | 2015-06-16 | 엘지디스플레이 주식회사 | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element |
KR101549343B1 (en) * | 2014-06-27 | 2015-09-02 | 엘지디스플레이 주식회사 | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element |
Also Published As
Publication number | Publication date |
---|---|
KR20170081776A (en) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102303663B1 (en) | Coupling compensating device of display panel and display device having the same | |
KR102522473B1 (en) | Organic light emitting display device and electronic device having the same | |
KR102386402B1 (en) | Method of sensing degradation of pixel and organic light emitting display device | |
KR102389581B1 (en) | Pixel of an organic light emitting display device and organic light emitting display device | |
CN110827766B (en) | Display device performing sensing operation | |
KR102218653B1 (en) | Display device compensating variation of power supply voltage | |
US11373593B2 (en) | Display device and method for generating compensating data of the same | |
KR102584643B1 (en) | Display device and electronic device having the same | |
KR102412677B1 (en) | Display device and electronic device having the same | |
US11244590B2 (en) | Gamma voltage generator and display device | |
KR102584648B1 (en) | Display apparatus and method of operating the same | |
US9972247B2 (en) | Power supply device and display device including the same | |
KR102464997B1 (en) | Display device and electronic device having the same | |
US11302269B2 (en) | Organic light emitting diode display device, and method of operating an organic light emitting diode display device | |
KR102557278B1 (en) | Pixel and organic light emitting display device having the same | |
KR102518914B1 (en) | Pixel and organic light emitting display device having the same | |
KR102665649B1 (en) | Display device and method of operating a display device | |
KR20210092863A (en) | Electrostatic discharge protection circuit and organic light emitting display device including the same | |
KR102458374B1 (en) | Display device and electronic device having the same | |
KR102305356B1 (en) | Display device and electronic device having the same | |
CN105825810B (en) | Method of extracting average current and method of compensating image information including the same | |
KR102445108B1 (en) | Display device and electronic device having the same | |
KR20170026783A (en) | Display device and electronic device having the same | |
KR102531115B1 (en) | Organic light emitting display device and modeling method of driving current of the same | |
KR20210016205A (en) | Display device adjusting a scan pulse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |