KR102440202B1 - 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬 - Google Patents

메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬 Download PDF

Info

Publication number
KR102440202B1
KR102440202B1 KR1020217023836A KR20217023836A KR102440202B1 KR 102440202 B1 KR102440202 B1 KR 102440202B1 KR 1020217023836 A KR1020217023836 A KR 1020217023836A KR 20217023836 A KR20217023836 A KR 20217023836A KR 102440202 B1 KR102440202 B1 KR 102440202B1
Authority
KR
South Korea
Prior art keywords
design layout
image
mapping
metrology
substrate
Prior art date
Application number
KR1020217023836A
Other languages
English (en)
Other versions
KR20210098544A (ko
Inventor
테-쉥 왕
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20210098544A publication Critical patent/KR20210098544A/ko
Application granted granted Critical
Publication of KR102440202B1 publication Critical patent/KR102440202B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects

Abstract

디자인 레이아웃 및 패터닝 공정의 특성들을 사용하여, 이미지 또는 그 특성을 시뮬레이션하는 단계; 이미지 또는 그 특성과 디자인 레이아웃 또는 그 특성 간의 편차를 결정하는 단계; 편차에 기초하여 디자인 레이아웃과 패터닝된 기판으로부터 얻어진 메트롤로지 이미지를 정렬시키는 단계 -패터닝된 기판은 패터닝 공정을 사용하여 디자인 레이아웃으로부터 생성된 패턴을 포함함- ; 및 디자인 레이아웃과 정렬된 메트롤로지 이미지로부터 패터닝된 기판의 파라미터를 결정하는 단계를 포함하는 방법이 개시된다.

Description

메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬{SIMULATION-ASSISTED ALIGNMENT BETWEEN METROLOGY IMAGE AND DESIGN}
본 출원은 2016년 12월 28일에 출원된 미국 출원 62/439,690의 우선권을 주장하며, 이는 본 명세서에서 그 전문이 인용참조된다.
본 발명은 기판 상의 패터닝 공정에 의해 형성된 패턴들을 측정하는 방법 및 장치에 관한 것이다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로(IC) 또는 다른 디바이스의 제조 시에 사용될 수 있다. 그 경우, 대안적으로 마스크 또는 레티클이라 칭하는 패터닝 디바이스가 IC의 개별층 상에 형성될 회로 패턴을 생성하기 위해 사용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예를 들어, 다이의 부분, 한 개 또는 수 개의 다이를 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 패턴의 전사는 통상적으로 기판 상에 제공된 방사선-감응재(레지스트)층 상으로의 이미징(imaging)을 통해 수행된다. 일반적으로, 단일 기판은 연속하여 패터닝되는 인접한 타겟부들의 네트워크를 포함할 것이다. 알려진 리소그래피 장치는, 한 번에 타겟부 상으로 전체 패턴을 노광함으로써 각각의 타겟부가 조사(irradiate)되는 소위 스테퍼, 및 방사선 빔을 통해 주어진 방향("스캐닝"-방향)으로 패턴을 스캐닝하는 한편, 이 방향과 평행하게 또는 역-평행하게(anti parallel) 기판을 동기적으로 스캐닝함으로써 각각의 타겟부가 조사되는 소위 스캐너를 포함한다. 또한, 기판 상에 패턴을 임프린트(imprint)함으로써 패터닝 디바이스로부터 기판으로 패턴을 전사할 수도 있다.
패터닝 공정[즉, 예를 들어 레지스트-처리, 에칭, 현상, 베이킹(baking) 등을 포함하여, 리소그래피를 수반하는 디바이스 제조 공정]의 1 이상의 단계를 모니터링(monitor)하기 위해, 패터닝된 기판은 검사되고 패터닝된 기판의 1 이상의 파라미터가 결정된다. 1 이상의 파라미터는, 예를 들어 기판 상에 형성된 패턴들의 에지들과 패턴들의 의도된 디자인의 대응하는 에지들 간의 거리들인 에지 배치 오차(EPE)들을 포함할 수 있다. 이 측정은 제품 기판 자체의 패턴들에 대해, 및/또는 기판 상에 제공되는 지정된 메트롤로지 타겟(dedicated metrology target)에 대해 수행될 수 있다. 패터닝 공정 시 형성되는 미세한 구조체들의 측정을 수행하기 위해, 스캐닝 전자 현미경(SEM) 및/또는 다양한 특수 툴들의 사용을 포함하는 다양한 기술들이 존재한다.
일 실시형태에서, 디자인 레이아웃 및 패터닝 공정의 특성들을 사용하여 이미지 또는 그 특성들을 시뮬레이션하는 단계; 이미지 또는 그 특성들과 디자인 레이아웃 또는 그 특성들 간의 편차들을 결정하는 단계; 편차들에 기초하여 디자인 레이아웃과 패터닝된 기판으로부터 얻어진 메트롤로지 이미지를 정렬시키는 단계 -패터닝된 기판은 패터닝 공정을 사용하여 디자인 레이아웃으로부터 생성된 패턴들을 포함함- ; 및 디자인 레이아웃과 정렬된 메트롤로지 이미지로부터 패터닝된 기판의 파라미터를 결정하는 단계를 포함하는 방법이 제공된다.
일 실시예에 따르면, 상기 방법은 파라미터에 기초하여 디자인 레이아웃, 디자인 레이아웃을 포함하는 패터닝 디바이스, 또는 패터닝 공정을 조정하는 단계를 더 포함한다.
일 실시예에 따르면, 이미지 또는 그 특성들을 시뮬레이션하는 단계는 분해능 향상 기술의 특성들 또는 패터닝 디바이스의 특성들을 사용하는 단계를 더 포함한다.
일 실시예에 따르면, 분해능 향상 기술은 디자인 레이아웃에 어시스트 피처(assist feature)를 배치하도록 구성된다.
일 실시예에 따르면, 패터닝 디바이스의 특성들은 패터닝 디바이스 상의 패턴들의 변형을 포함한다.
일 실시예에 따르면, 편차들은 디자인 레이아웃의 매핑 참조부(mapping reference)들과 대응하는 이미지의 매핑 참조부들 사이에 있다.
일 실시예에 따르면, 매핑 참조부들은 윤곽에서의 에지를 포함한다.
일 실시예에 따르면, 이미지는 에어리얼 이미지, 레지스트 이미지 또는 에칭된 이미지이다.
일 실시예에 따르면, 편차들은 에지 배치 오차를 포함한다.
일 실시예에 따르면, 메트롤로지 이미지는 스캐닝 전자 현미경 이미지이다.
일 실시예에 따르면, 메트롤로지 이미지는 픽셀화된 이미지(pixelated image)이다.
일 실시예에 따르면, 메트롤로지 이미지 및 디자인 레이아웃을 정렬시키는 단계는 메트롤로지 이미지로부터 윤곽들을 식별하는 단계를 포함한다.
일 실시예에 따르면, 메트롤로지 이미지 및 디자인 레이아웃을 정렬시키는 단계는: 편차들의 특성에 기초하여 편차들에 대한 가중치들을 결정하는 단계; 편차들 중 적어도 일부를 특징짓고 디자인 레이아웃과 메트롤로지 이미지 간의 매핑의 함수인 비용 함수를 연산(compute)하는 단계; 비용 함수에 기초하여 매핑을 조정하는 단계; 및 매핑을 이용하여 메트롤로지 이미지 및 디자인 레이아웃을 정렬시키는 단계를 포함한다.
일 실시예에 따르면, 편차들의 특성은 편차들의 크기(magnitude)를 포함한다.
일 실시예에 따르면, 비용 함수에 기초하여 매핑을 조정하는 단계는 비용 함수가 최소화되거나 최대화되도록 매핑을 조정하는 단계를 포함한다.
일 실시예에 따르면, 가중치들 중 적어도 일부는 0(zero)이다.
일 실시예에 따르면, 매핑은 메트롤로지 이미지와 디자인 레이아웃 간의 1 이상의 상대 변형을 나타낸다.
일 실시형태에서, 프로세서가 앞선 방법들 중 어느 하나의 수행을 야기하게 하는 기계-판독가능한 명령어들을 포함하는 비-일시적 컴퓨터 프로그램 제품이 제공된다.
도 1은 리소그래피 장치의 일 실시예를 개략적으로 도시하는 도면;
도 2는 리소그래피 셀(lithographic cell) 또는 클러스터(cluster)의 일 실시예를 개략적으로 도시하는 도면;
도 3은 디자인 레이아웃의 부분에 이미지를 정렬시키는 공정을 개략적으로 나타내는 도면;
도 4는 개략적인 시뮬레이션 흐름도;
도 5a 및 도 5b는 일 실시예에 따른, 메트롤로지 이미지와 디자인 레이아웃 간의 매핑을 결정하기 위해 시뮬레이션을 이용하는 일 예시를 개략적으로 나타내는 도면;
도 6a는 일 실시예에 따른, 패터닝된 기판으로부터 얻어진 메트롤로지 이미지 및 디자인 레이아웃의 부분을 정렬시키는 방법의 개략적인 흐름도;
도 6b는 도 6a의 절차(5050)의 세부사항을 개략적으로 나타내는 도면; 및
도 7은 예시적인 컴퓨터 시스템의 블록 다이어그램이다.
실시예들을 더 상세히 설명하기에 앞서, 실시예들이 구현될 수 있는 예시적인 환경을 제시하는 것이 유익하다.
도 1은 리소그래피 장치(LA)를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)(예를 들어, UV 방사선, DUV 방사선 또는 EUV 방사선)을 컨디셔닝(condition)하도록 구성되는 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성되는 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템)(PS)을 포함하며, 투영 시스템은 기준 프레임(reference frame: RF) 상에 지지된다.
조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 타입의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 타입들의 광학 구성요소들을 포함할 수 있다.
지지 구조체는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스를 지지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는, 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스크"라는 용어의 어떠한 사용도 "패터닝 디바이스"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는, 기판의 타겟부에 패턴을 생성하기 위해서 방사선 빔의 단면에 패턴을 부여하는 데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴과 정확히 일치하지 않을 수도 있다는 것을 유의하여야 한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 타겟부에 생성될 디바이스 내의 특정 기능 층에 해당할 것이다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이, 및 프로그램가능한 LCD 패널을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형과 같은 마스크 타입들, 및 다양한 하이브리드(hybrid) 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향들로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 굴절, 반사, 카타디옵트릭(catadioptric), 자기, 전자기 및 정전기 광학 시스템, 또는 여하한의 그 조합을 포함하는 여하한 타입의 투영 시스템을 내포하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"이라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에 도시된 바와 같이, 상기 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성된다. 대안적으로, 상기 장치는 (예를 들어, 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이를 채택하거나, 반사 마스크를 채택하는) 반사형으로 구성될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 테이블[예를 들어, 2 이상의 기판 테이블(WTa, WTb), 2 이상의 패터닝 디바이스 테이블, 기판 테이블(WTa) 및 예를 들어 측정, 및/또는 세정을 용이하게 하도록 지정되는 기판이 없는 투영 시스템 아래의 테이블(WTb) 등]을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 기계에서는 추가 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광을 위해 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계들이 수행될 수 있다. 예를 들어, 정렬 센서(AS)를 이용한 정렬 측정들 및/또는 레벨 센서(LS)를 이용한 레벨(높이, 경사 등) 측정들이 수행될 수 있다.
또한, 리소그래피 장치는 투영 시스템과 기판 사이의 공간을 채우기 위해서, 기판의 적어도 일부분이 비교적 높은 굴절률을 갖는 액체, 예컨대 물로 덮일 수 있는 형태로도 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 패터닝 디바이스와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수(numerical aperture)를 증가시키는 기술로 당업계에 잘 알려져 있다. 본 명세서에서 사용되는 "침지"라는 용어는 기판과 같은 구조체가 액체 내에 잠겨야 한다는 것을 의미하기보다는, 단지 노광 시 액체가 투영 시스템과 기판 사이에 놓인다는 것을 의미한다.
도 1을 참조하면, 일루미네이터(IL)는 방사선 소스(SO)로부터 방사선 빔을 수용한다. 예를 들어, 소스가 엑시머 레이저(excimer laser)인 경우, 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로, 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 소스가 수은 램프인 경우, 소스는 리소그래피 장치의 통합부일 수 있다. 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템(BD)과 함께 방사선 시스템이라고도 칭해질 수 있다.
일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하도록 구성되는 조정기(AD)를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 인티그레이터(IN) 및 콘덴서(CO)와 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는 데 사용될 수 있다.
방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 패터닝 디바이스(MA)를 가로질렀으면, 방사선 빔(B)은 투영 시스템(PS)을 통과하며, 이는 기판(W)의 타겟부(C) 상에 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스, 리니어 인코더, 2-D 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 (도 1에 명확히 도시되지 않은) 또 다른 위치 센서는, 예를 들어 마스크 라이브러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는 데 사용될 수 있다. 일반적으로, 지지 구조체(MT)의 이동은 장-행정 모듈(long-stroke module: 개략 위치설정) 및 단-행정 모듈(short-stroke module: 미세 위치설정)의 도움으로 실현될 수 있으며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 대조적으로) 스테퍼의 경우, 지지 구조체(MT)는 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 패터닝 디바이스(MA) 및 기판(W)은 패터닝 디바이스 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마크들은 지정된 타겟부들을 차지하고 있지만, 그들은 타겟부들 사이의 공간들 내에 위치될 수 있다[이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)들로 알려져 있음]. 이와 유사하게, 패터닝 디바이스(MA) 상에 1보다 많은 다이가 제공되는 상황들에서, 패터닝 디바이스 정렬 마크들은 다이들 사이에 위치될 수 있다.
도시된 장치는 다음 모드들 중 적어도 하나에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여된 전체 패턴은 한 번에 타겟부(C) 상으로 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광 시에 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 지지 구조체(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광 시 타겟부의 (스캐닝 되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 지지 구조체(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상으로 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)의 매 이동 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 사용 모드들의 조합 및/또는 변형, 또는 완전히 다른 사용 모드들이 채택될 수도 있다.
도 2에 나타낸 바와 같이, 리소그래피 장치(LA)는 때때로 리소셀(lithocell) 또는 클러스터라고도 칭하는 리소그래피 셀(LC)의 일부분을 형성할 수 있으며, 이는 기판 상에 노광-전 및 노광-후 공정들을 수행하는 장치들도 포함한다. 통상적으로, 이들은 1 이상의 레지스트 층을 증착시키는 1 이상의 스핀 코터(spin coater: SC), 노광된 레지스트를 현상하는 1 이상의 디벨로퍼(developer: DE), 1 이상의 칠 플레이트(chill plate: CH) 및/또는 1 이상의 베이크 플레이트(bake plate: BK)를 포함한다. 기판 핸들러 또는 로봇(RO)이 입력/출력 포트(I/O1, I/O2)로부터 1 이상의 기판을 집어올리고, 이를 상이한 공정 장치들 사이에서 이동시키며, 리소그래피 장치의 로딩 베이(loading bay: LB)로 전달한다. 흔히 집합적으로 트랙이라고도 하는 이러한 장치들은, 리소그래피 제어 유닛(LACU)을 통해 리소그래피 장치를 제어하는 감독 제어 시스템(supervisory control system: SCS)에 의해 자체 제어되는 트랙 제어 유닛(TCU)의 제어를 받는다. 따라서, 스루풋과 처리 효율성을 최대화하기 위해 상이한 장치들이 작동될 수 있다.
리소그래피 장치에 의해 패터닝되는 기판이 올바르고 일관성있게(consistently) 수행되기 위해서는, EPE, 라인 두께, 임계 치수(CD) 등과 같은 1 이상의 속성을 측정하도록 패터닝된 기판을 검사하는 것이 바람직하다. 따라서, 리소셀(LC)이 위치되는 제조 시설은 통상적으로 메트롤로지 시스템(MET)도 포함하며, 이는 리소셀에서 처리된 기판(W)들 중 일부 또는 전부를 수용한다. 메트롤로지 시스템(MET)은 리소셀(LC)의 일부일 수 있으며, 예를 들어 이는 리소그래피 장치(LA)의 일부일 수 있다.
메트롤로지 결과들은 직접적으로 또는 간접적으로 감독 제어 시스템(SCS)에 제공될 수 있다. 오차가 검출되는 경우, [특히 검사가 뱃치(batch)의 1 이상의 다른 기판이 여전히 패터닝되도록 충분히 빠르게 행해질 수 있다면] 후속한 기판의 패터닝에 대해, 및/또는 패터닝된 기판의 후속한 패터닝에 대해 조정이 수행될 수 있다. 또한, 이미 패터닝된 기판은 수율을 개선하도록 벗겨져서(strip) 재작업(rework)되거나, 버려져서 결점이 있다고 알려진 기판에 추가 처리를 수행하는 것을 회피할 수 있다. 기판의 몇몇 타겟부들에만 결점이 있는 경우, 양호한 타겟부들 상에만 추가 처리가 수행될 수 있다.
메트롤로지 시스템(MET) 내에서, 검사 장치가 기판의 1 이상의 속성을 결정하는 데 사용되며, 특히 상이한 기판들의 1 이상의 속성이 어떻게 변하는지 또는 동일한 기판의 상이한 층들이 층마다 어떻게 변하는지를 결정하는 데 사용된다. 검사 장치는 리소그래피 장치(LA) 또는 리소셀(LC)에 통합될 수 있으며, 또는 독립형 디바이스(stand-alone device)일 수 있다. 신속한 측정들을 가능하게 하기 위해, 검사 장치는 패터닝 직후에 패터닝된 레지스트 층에서 1 이상의 속성을 측정하는 것이 바람직하다. 하지만, 예를 들어 레지스트 내의 잠상(latent image)은 낮은 콘트라스트(contrast)를 갖고 - 방사선에 노광된 레지스트의 부분들과 노광되지 않은 레지스트의 부분들 사이에 굴절률에 있어서 매우 작은 차이만 존재하고 - 모든 검사 장치가 잠상의 유용한 측정들을 수행하기에 충분한 감도를 갖는 것은 아니다. 그러므로, 측정들은 통상적으로 노광된 기판 상에서 수행되는 제 1 단계이고 레지스트의 노광된 부분과 노광되지 않은 부분 간의 콘트라스트를 증가시키는 노광-후 베이크 단계(PEB) 이후에 수행될 수 있다. 이 단계에서, 레지스트 내의 이미지는 반-잠상(semi-latent)이라고 칭해질 수 있다. 또한, 현상된 레지스트 이미지 - 이때, 레지스트의 노광된 부분 또는 노광되지 않은 부분 중 하나는 제거되었음 - 의 측정들을 수행하는 것이 가능하고, 또는 에칭과 같은 패턴 전사 단계 이후에 수행하는 것이 가능하다. 후자의 가능성은 결점이 있는 기판의 재작업에 대한 가능성을 제한하지만, 여전히 유용한 정보를 제공할 수 있다.
패터닝 공정에서 패터닝된 기판의 검사는 기판의 이미지들(예를 들어, 스캐닝 전자 현미경 이미지들)을 포착하는 것을 수반할 수 있다. 패터닝된 기판의 몇몇 파라미터들은 이미지들로부터만 추출될 수 있지만, 다른 파라미터들이 기판 상에 형성된 패턴들의 디자인 레이아웃과 같은 다른 데이터와의 비교를 필요로 할 수 있다.
디자인 레이아웃을 이미지에 비교하는 것이 항상 수월하지는 않다. 이미지는 비교에 앞서 디자인 레이아웃에 정렬되어야 할 수 있다. 정렬 시 오차들이 메트롤로지 시스템에 의해 측정되는 패터닝된 기판의 파라미터들에서의 오차들을 초래할 수 있다.
도 3은 디자인 레이아웃의 부분에 이미지를 정렬시키는 공정을 개략적으로 나타낸다. 예를 들어, 메트롤로지 시스템의 검사 장치로부터 이미지(2010)가 얻어진다. 이미지(2010)는 패터닝 공정을 사용하여 디자인 레이아웃의 부분으로부터 기판 상에 형성된 패턴들의 메트롤로지 이미지일 수 있다. 이미지(2010)는 SEM 이미지와 같은 픽셀화된 이미지일 수 있다. 적절한 에지 검출 알고리즘을 이용하여, 이미지(2010)로부터 윤곽들(2020)이 식별될 수 있다. 윤곽들(2020)은 기판 상의 패턴들의 에지들을 나타낸다. 윤곽들(2020) 및 디자인 레이아웃의 부분(2030)이 사용되어 디자인 레이아웃의 부분(2030) 및 이미지(2010)를 정렬시키기 위한 디자인 레이아웃의 부분(2030)과 이미지(2010) 간의 매핑을 결정한다. 본 명세서에서 "매핑"이라는 단어는 상대 병진, 상대 회전, 상대 스케일링, 상대 비틀림(relative skewing) 또는 다른 상대 변형을 나타낼 수 있고, 이는 이미지(2010)와 디자인 레이아웃의 부분(2030)이 정렬되기 전에 이미지(2010)에 적용될 수 있다. 디자인 레이아웃의 부분(2030) 및 이미지(2010)의 다수 상이한 정렬들(예를 들어, 2040A 및 2040B)을 유도하는, 모두 합당한 다수 매핑들이 존재할 수 있다. 상이한 정렬들에서, 메트롤로지 시스템에 의해 측정되는 패터닝된 기판의 파라미터들은 상이한 값들을 가질 수 있다. 파라미터들의 값들의 차이는 정렬의 불확실성의 결과이다.
윤곽들(2020) 및 디자인 레이아웃의 부분(2030)을 사용하여 이들 간의 매핑을 결정하는 다수 방식들이 존재할 수 있다. 예를 들어, 비용 함수는 윤곽들(2020) 및 디자인 레이아웃의 부분(2030)에서의 대응하는 매핑 참조부들(예를 들어, 에지들, 코너들)의 편차들을 특징짓도록 정의될 수 있다. 본 명세서에서 사용되는 바와 같은 "매핑 참조부"라는 용어는 디자인 레이아웃과 이미지 간의 매핑이 결정되는 디자인 레이아웃 또는 이미지의 일부분을 의미한다. 예를 들어, 비용 함수는 다음과 같이 표현될 수 있다:
Figure 112021086568943-pat00001
이때, m은 매핑이고, fp(m)은 매핑 m의 함수일 수 있다. 예를 들어, fp(m)은 윤곽들(2020)에서의 매핑 참조부와 디자인 레이아웃의 부분(2030)에서의 대응하는 매핑 참조부 간의 편차일 수 있다. 여기서, 편차는 상대 병진, 상대 회전, 상대 스케일링, 상대 비틀림 또는 다른 상대 변형을 포함할 수 있다. wp는 fp(m)와 연관된 가중치 상수이다. EPE는 fp(m)의 일 예시이다. 상이한 fp(m)이 동일한 가중치 wp를 가질 수 있으며, 특히 다른 것들에 비해 일부 fp(m)에 유리할 이유가 없는 경우이다. 물론, CF(m)은 수학식 1의 형태에 제한되지 않는다. CF(m)은 여하한의 다른 적절한 형태일 수 있다. 매핑 m은 비용 함수 CF(m)을 최소화하거나 최대화하는 것일 수 있다.
디자인 레이아웃의 모든 매핑 참조부들이 패터닝 공정에 의해 동일한 정확성으로 기판 상에 생성될 수 있는 것은 아니다. 디자인 레이아웃의 매핑 참조부들 중 일부는 기판에 생성된 패턴들의 대응하는 매핑 참조부들로부터의 큰 편차들을 가질 수 있다. 편차들은 다수 원인들을 가질 수 있다. 한가지 원인은 분해능 향상 기술(RET)일 수 있다. 리소그래피 투영 장치의 전형적인 분해능 한계보다 작은 치수들을 갖는 패턴들을 비교적 정확하게 생성하기 위해, 정교한 미세-조정 단계들이 리소그래피 투영 장치 및/또는 디자인 레이아웃에 적용될 수 있다. RET는, 예를 들어 NA 및 광 간섭성(optical coherence) 세팅들의 최적화, 맞춤 조명 방식(customized illumination schemes), 레지스트 피처들의 사용, 위상 시프팅 패터닝 디바이스들의 사용, 디자인 레이아웃에서의 광 근접성 보정(optical proximity correction: OPC) 등을 포함할 수 있으며, 이에 제한되지는 않는다. RET는 완벽하지 않을 수 있으며, 편차들에 기여할 수 있다.
또 다른 원인은 패터닝 디바이스의 부정확성(때로는 "마스크 오차"라고 함)일 수 있다. 디자인 레이아웃이 RET에 의해 수정된 후에, 이는 패터닝 디바이스 상에 또는 패터닝 디바이스에 의해 형성될 수 있다. 이 공정은 오차들을 가질 수 있다. 즉, RET의 결과로서의 패턴이 패터닝 디바이스 상에 또는 패터닝 디바이스에 의해 정확하게 형성되지 않을 수 있다. 예를 들어, 패터닝 디바이스 상에 또는 패터닝 디바이스에 의해 형성된 패턴이 디자인 레이아웃 또는 RET-후 레이아웃에 비해, 패턴의 에지들의 병진, 패턴의 병진, 패턴의 에지들의 회전, 패턴의 스케일링, 및/또는 패턴의 비틀림과 같은 변형을 가질 수 있다.
또 다른 원인은 그 안에서 사용되는 리소그래피 투영 장치를 포함하는 패터닝 공정일 수 있다. 패터닝 공정은 다양한 오차들을 가질 수 있다. 오차들의 예시들은 기판 상에서 사용된 레지스트가 정상보다 높은 현상 속도를 갖는 것, 방사선 소스 출력이 정상보다 낮은 것, 투영 광학기 내의 구성요소가 가열로 인해 변형되는 것, 및/또는 광자 산탄 잡음(photon shot noise)의 확률적 영향을 포함할 수 있다.
디자인 레이아웃의 매핑 참조부와 기판 상에 생성된 패턴의 대응하는 매핑 참조부 간의 편차의 적어도 일부가 디자인 레이아웃 및 (리소그래피 장치를 포함한) 패터닝 공정의 특성들에 기초하여, 1 이상의 모델을 사용하여 시뮬레이션될 수 있다. 시뮬레이션은 메트롤로지 이미지[예를 들어, 이미지(2010)]와 디자인 레이아웃[예를 들어, 부분(2030)] 간의 매핑을 결정하는 데 사용될 수 있는 정보를 제공할 수 있다.
도 4는 시뮬레이션 흐름도를 개략적으로 나타낸다. 소스 모델(31)이 조명의 1 이상의 광학적 특성(방사선 세기 분포 및/또는 위상 분포를 포함함)을 나타낸다. 투영 광학기 모델(32)이 투영 광학기의 1 이상의 광학적 특성(투영 광학기에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함)을 나타낸다. 패터닝 디바이스 모델(35)이 패터닝 디바이스의 1 이상의 광학적 특성[패터닝 디바이스 상에 표현되는 주어진 디자인 레이아웃에 의해 야기되는 방사선 세기 분포 및/또는 위상 분포에 대한 변화들을 포함함]을 나타낸다. 소스 모델(31), 투영 광학기 모델(32) 및 패터닝 디바이스 모델(35)로부터 에어리얼 이미지(36)가 시뮬레이션될 수 있다. 레지스트 모델(37)을 이용하여 에어리얼 이미지(36)로부터 레지스트 이미지(38)가 시뮬레이션될 수 있다. 레지스트 모델(37)은 레지스트의 물리적 및 화학적 속성들(예를 들어, 노광, 노광후 베이크 및 현상 시 레지스트의 거동)을 나타낸다. 에칭 모델(39)을 이용하여 레지스트 이미지(38)로부터 에칭 이미지(40)가 시뮬레이션될 수 있다. 에칭 모델(39)은 기판의 에칭 공정의 특성들을 나타낸다.
더 명확하게는, 소스 모델(31)은 개구수 세팅, 조명 시그마(σ) 세팅 및/또는 특정 조명 형상[예를 들어, 환형, 쿼드러폴(quadrupole) 및 다이폴(dipole) 등과 같은 오프-액시스(off-axis) 조명]을 포함 -이에 제한되지는 않음- 하는 조명의 1 이상의 광학적 특성을 나타낼 수 있다. 투영 광학기 모델(32)은 수차, 왜곡, 1 이상의 굴절률, 1 이상의 물리적 크기, 1 이상의 물리적 치수 등을 포함하는 투영 광학기의 1 이상의 광학적 특성을 나타낼 수 있다. 패터닝 디바이스 모델(35)은, 예를 들어 그 전문이 인용참조되는 미국 특허 제 7,587,704호에서 설명되는 바와 같은 물리적 패터닝 디바이스의 1 이상의 물리적 속성을 나타낼 수 있다. 에칭 모델(39)은 가스 조성, (마이크로파) 전력, 지속시간, 기판의 1 이상의 재료 등과 같은 에칭 공정의 1 이상의 특성을 나타낼 수 있다.
소스 모델(31), 투영 광학기 모델(32), 패터닝 디바이스 모델(35), 및 에칭 모델(39)은 디자인 레이아웃으로부터의 에어리얼, 레지스트 또는 에칭된 이미지의 편차들에 대한 패터닝 공정의 기여도를 모델링할 수 있다. 패터닝 디바이스 모델(35)은 디자인 레이아웃으로부터의 에어리얼, 레지스트 또는 에칭된 이미지의 편차들에 대한 패터닝 디바이스의 부정확성 및 RET의 기여도를 모델링할 수 있다. 다양한 모델들은 적어도 부분적으로 실험적 데이터로부터 얻어질 수 있다.
시뮬레이션은 에어리얼, 레지스트 또는 에칭된 이미지의 일부를 시뮬레이션할 필요가 없다; 이는 1 이상의 다양한 그 특성을 시뮬레이션할 수 있다. 예를 들어, 시뮬레이션은 에어리얼, 레지스트 또는 에칭된 이미지에서의 매핑 참조부의 1 이상의 기하학적 특성(위치, 방위 또는 크기)을 시뮬레이션할 수 있다.
시뮬레이션은 패터닝 공정에 의해 기판 상에 생성되는 패턴의 모든 세부사항을 예측하지 않을 수 있다는 점에서 완벽하지 않을 수 있지만, 이는 여전히 디자인 레이아웃에 대해 기판 상에 생성되는 패턴의 1 이상의 매핑 참조부의 편차에 관한 정보를 제공할 수 있다. 시뮬레이션에 의해 예측되는 바와 같이 디자인 레이아웃으로부터 큰 편차들을 갖는 1 이상의 매핑 참조부는 메트롤로지 이미지[예를 들어, 이미지(2010)]와 디자인 레이아웃[예를 들어, 부분(2030)]의 정렬에서 더 적은 역할을 해야 한다.
도 5a 및 도 5b는 일 실시예에 따른, 메트롤로지 이미지와 디자인 레이아웃 간의 매핑을 결정하기 위해 시뮬레이션을 이용하는 일 예시를 개략적으로 나타낸다. RET(예를 들어, OPC)가 디자인 레이아웃(3010)을 RET-후 레이아웃(3020)으로 변화시킨다. 디자인 레이아웃(3010)의 패턴들 중 일부는 변경될 수 있고, 어시스트 피처들(예를 들어, 3021)이 RET에 의해 추가될 수 있다. 그 후, RET-후 레이아웃(3020)은 패터닝 디바이스(3030) 상에 또는 패터닝 디바이스(3030)에 의해 형성되고, 이는 RET-후 레이아웃(3020)에 대해 부정확성을 가질 수 있다. 도 5a에 나타낸 이 예시에서, 패터닝 디바이스(3030) 상에 또는 패터닝 디바이스(3030)에 의해 형성된 어시스트 피처들은 RET-후 레이아웃(3020)에서보다 작다. 패터닝 디바이스(3030)는 패터닝 공정(3040)에서 사용된다. 시뮬레이션은 [예를 들어, 모델들(31, 32 및 35)을 통한] 정보를 사용하고, 이미지(예를 들어, 에어리얼, 레지스트 또는 에칭된 이미지)(3050) 또는 1 이상의 그 특성에서 윤곽들(3052)을 생성할 수 있다. 윤곽들(3052) 및 디자인 레이아웃(3010)은 디자인 레이아웃의 1 이상의 매핑 참조부와 윤곽들(3052)의 대응하는 1 이상의 매핑 참조부 간의 편차를 결정하기 위해 비교될 수 있다. 디자인 레이아웃의 (매핑 참조부들의 예시들로서) 에지들 중 1 이상이 큰 편차들을 가지며 3060에서 x로 표시된다. 큰 편차들을 갖는 디자인 레이아웃의 이러한 1 이상의 매핑 참조부에 대응하는 메트롤로지 이미지의 1 이상의 매핑 참조부는, 메트롤로지 이미지와 디자인 레이아웃 간의 매핑 결정에서 크게 의존되는 경우에, 정렬 시 큰 오차들을 야기할 수 있다. 그러므로, 큰 편차들을 갖는 디자인 레이아웃의 이러한 1 이상의 매핑 참조부는 디자인 레이아웃의 1 이상의 다른 매핑 참조부보다 매핑의 결정에서 더 적게(예를 들어, 더 작은 가중치로) 의존될 수 있거나, 전혀 의존되지 않을 수 있다(즉, 0의 가중치를 가짐).
도 5b는 메트롤로지 이미지로부터 식별된 윤곽들(3070) 및 디자인 레이아웃이 정렬되는 일 예시를 개략적으로 나타내며, 시뮬레이션에서 큰 편차들을 갖는 디자인 레이아웃의 1 이상의 매핑 참조부는 1 이상의 다른 매핑 참조부보다 적게 의존된다.
도 6a는 일 실시예에 따른, 패터닝된 기판으로부터 얻어진 메트롤로지 이미지 및 디자인 레이아웃의 부분을 정렬시키는 방법의 흐름도를 개략적으로 나타낸다. 패터닝된 기판은 패터닝 공정을 사용하여 디자인 레이아웃으로부터 생성된 패턴들을 포함한다. 패터닝된 기판을 생성하는 데 사용되는 디자인 레이아웃(5011), 패터닝 공정(5012), 선택적으로 1 이상의 RET(5013), 및 선택적으로 패터닝 디바이스(5014)의 부정확성의 특성들이 시뮬레이션 공정(5020)에서 사용되며, 이는 이미지(예를 들어, 에어리얼, 레지스트 또는 에칭된 이미지) 또는 1 이상의 그 특성(5030)을 생성한다. 절차(5040)에서, 시뮬레이션된 이미지 또는 1 이상의 그 특성(5030)과 디자인 레이아웃(5011) 또는 그 특성 간의 1 이상의 편차(5045)[예를 들어, 디자인 레이아웃(5011)의 1 이상의 매핑 참조부와 시뮬레이션된 이미지의 대응하는 1 이상의 매핑 참조부 간의 1 이상의 편차]가 결정된다. 메트롤로지 이미지(5048) 및 디자인 레이아웃(5011)은 1 이상의 편차(5045)에 기초하여 절차(5050)에서 정렬된다. 절차(5060)에서, 디자인 레이아웃(5011)과 정렬된 메트롤로지 이미지(5048)로부터 패터닝된 기판의 1 이상의 파라미터(예를 들어, EPE)(5065)가 결정된다. 디자인 레이아웃, RET, 패터닝 디바이스, 및/또는 패터닝 공정은 파라미터들(5065)에 기초하여 조정될 수 있다.
도 6b는 일 실시예에 따른, 시뮬레이션된 이미지 또는 그 특성(5030)과 디자인 레이아웃 또는 그 특성(5011) 간의 1 이상의 편차(5045)에 기초하여 메트롤로지 이미지(5048) 및 디자인 레이아웃(5011)이 정렬되는 절차(5050)의 세부사항을 개략적으로 나타낸다. 절차(5051)에서, 1 이상의 편차(5045)(예를 들어, 디자인 레이아웃 및 시뮬레이션된 이미지의 대응하는 매핑 참조부들 간의 편차들)에 대한 1 이상의 가중치(5052)가 1 이상의 편차(5045)의 1 이상의 특성(예를 들어, 크기)에 기초하여 결정된다. 예를 들어, 더 큰 크기들을 갖는 편차들(5040)에 대한 가중치들이 더 작을 수 있다. 예를 들어, 편차들(5040) 중 1 이상의 크기가 임계치보다 큰 경우, 디자인 레이아웃(5011)과 메트롤로지 이미지(5048) 간의 매핑의 결정에서 이러한 1 이상의 편차는 전부 무시될 수 있다(즉, 0의 가중치를 가짐). 절차(5053)에서, 디자인 레이아웃(5011)과 메트롤로지 이미지(5048) 간의 편차들 중 적어도 일부를 특징짓고 매핑의 함수인 비용 함수(예를 들어, 수학식 1)가 가중치들(5052)을 사용하여 연산된다. 절차(5054)에서, 디자인 레이아웃(5011)과 메트롤로지 이미지(5048) 간의 매핑은 비용 함수에 기초하여(예를 들어, 비용 함수가 최소화되거나 최대화되도록) 조정된다. 절차(5055)에서, 메트롤로지 이미지(5048) 및 디자인 레이아웃(5011)은 매핑을 사용하여 정렬된다.
도 7은 본 명세서에 개시된 방법들 및 흐름들을 구현하는 데 도움이 될 수 있는 컴퓨터 시스템(100)을 나타내는 블록 다이어그램이다. 컴퓨터 시스템(100)은 정보를 전달하는 버스(102) 또는 다른 통신 기구, 및 정보를 처리하는 버스(102)와 커플링된 프로세서(104)[또는 다중 프로세서들(104 및 105)]를 포함한다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 의해 실행될 정보 및 명령어들을 저장하는 RAM(random access memory) 또는 다른 동적 저장 디바이스와 같은, 버스(102)에 커플링된 주 메모리(106)를 포함한다. 또한, 주 메모리(106)는 프로세서(104)에 의해 실행될 명령어들의 실행 시 임시 변수들 또는 다른 매개 정보(intermediate information)를 저장하는 데 사용될 수도 있다. 또한, 컴퓨터 시스템(100)은 프로세서(104)에 대한 정적 정보 및 명령어들을 저장하는 버스(102)에 커플링된 ROM(read only memory: 108) 또는 다른 정적 저장 디바이스를 포함한다. 자기 디스크 또는 광학 디스크와 같은 저장 디바이스(110)가 제공되고 정보 및 명령어들을 저장하기 위해 버스(102)에 커플링된다.
컴퓨터 시스템(100)은 버스(102)를 통해, 컴퓨터 사용자에게 정보를 보여주는 CRT(cathode ray tube) 또는 평판(flat panel) 또는 터치 패널 디스플레이(touch panel display)와 같은 디스플레이(112)에 커플링될 수 있다. 영숫자 및 다른 키들을 포함한 입력 디바이스(114)는 정보 및 명령 선택(command selection)들을 프로세서(104)로 전달하기 위해 버스(102)에 커플링된다. 또 다른 형태의 사용자 입력 디바이스는 방향 정보 및 명령 선택들을 프로세서(104)로 전달하고, 디스플레이(112) 상의 커서 움직임을 제어하기 위한 마우스, 트랙볼(trackball) 또는 커서 방향키들과 같은 커서 제어부(cursor control: 116)이다. 이 입력 디바이스는, 통상적으로 디바이스로 하여금 평면에서의 위치들을 특정하게 하는 2 개의 축선인 제 1 축선(예를 들어, x) 및 제 2 축선(예를 들어, y)에서 2 자유도를 갖는다. 또한, 입력 디바이스로서 터치 패널(스크린) 디스플레이가 사용될 수도 있다.
일 실시예에 따르면, 주 메모리(106)에 포함된 1 이상의 명령어들의 1 이상의 시퀀스를 실행하는 프로세서(104)에 응답하여 컴퓨터 시스템(100)에 의해 본 명세서의 공정의 부분들이 수행될 수 있다. 이러한 명령어들은 저장 디바이스(110)와 같은 또 다른 컴퓨터-판독가능한 매체로부터 주 메모리(106)로 읽혀질 수 있다. 주 메모리(106) 내에 포함된 명령어들의 시퀀스들의 실행은, 프로세서(104)가 본 명세서에 설명된 공정 단계들을 수행하게 한다. 또한, 주 메모리(106) 내에 포함된 명령어들의 시퀀스들을 실행하기 위해 다중 처리 구성(multi-processing arrangement)의 1 이상의 프로세서가 채택될 수도 있다. 대안적인 실시예에서, 하드웨어에 내장된 회로(hard-wired circuitry)가 소프트웨어 명령어들과 조합하거나 그를 대신하여 사용될 수 있다. 따라서, 본 명세서의 기재내용은 하드웨어 회로와 소프트웨어의 여하한의 특정 조합에 제한되지 않는다.
본 명세서에서 사용된 "컴퓨터-판독가능한 매체"라는 용어는 실행을 위해 프로세서(104)에 명령어를 제공하는 데 관여하는 여하한의 매체를 칭한다. 이러한 매체는 비휘발성 매체(non-volatile media), 휘발성 매체 및 전송 매체를 포함하는 다수의 형태를 취할 수 있으며, 이에 제한되지는 않는다. 비휘발성 매체는, 예를 들어 저장 디바이스(110)와 같은 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 주 메모리(106)와 같은 동적 메모리를 포함한다. 전송 매체는 버스(102)를 포함하는 와이어들을 포함하여, 동축 케이블(coaxial cable), 구리선 및 광섬유를 포함한다. 또한, 전송 매체는 무선 주파수(RF) 및 적외선(IR) 데이터 통신 시 발생되는 파장들과 같이 음파(acoustic wave) 또는 광파의 형태를 취할 수도 있다. 컴퓨터-판독가능한 매체의 보편적인 형태들은, 예를 들어 플로피 디스크(floppy disk), 플렉시블 디스크(flexible disk), 하드 디스크, 자기 테이프, 여하한의 다른 자기 매체, CD-ROM, DVD, 여하한의 다른 광학 매체, 펀치 카드(punch card), 종이 테이프(paper tape), 홀(hole)들의 패턴을 갖는 여하한의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 여하한의 다른 메모리 칩 또는 카트리지(cartridge), 이후 설명되는 바와 같은 반송파, 또는 컴퓨터가 판독할 수 있는 여하한의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능한 매체는 실행을 위해 1 이상의 명령어들의 1 이상의 시퀀스를 프로세서(104)로 전달하는 데 관련될 수 있다. 예를 들어, 명령어들은 초기에 원격 컴퓨터의 자기 디스크 상에 저장되어 있을 수 있다(bear). 원격 컴퓨터는 그 동적 메모리로 명령어들을 로딩할 수 있으며, 모뎀을 이용하여 전화선을 통해 명령어들을 보낼 수 있다. 컴퓨터 시스템(100)에 로컬인 모뎀이 전화선 상의 데이터를 수신할 수 있으며, 상기 데이터를 적외선 신호로 전환하기 위해 적외선 송신기를 사용할 수 있다. 버스(102)에 커플링된 적외선 검출기는 적외선 신호로 전달된 데이터를 수신할 수 있으며, 상기 데이터를 버스(102)에 놓을 수 있다. 버스(102)는, 프로세서(104)가 명령어들을 회수하고 실행하는 주 메모리(106)로 상기 데이터를 전달한다. 주 메모리(106)에 의해 수신된 명령어들은 프로세서(104)에 의한 실행 전이나 후에 저장 디바이스(110)에 선택적으로 저장될 수 있다.
또한, 컴퓨터 시스템(100)은 버스(102)에 커플링된 통신 인터페이스(118)를 포함할 수 있다. 통신 인터페이스(118)는 로컬 네트워크(122)에 연결되는 네트워크 링크(120)에 커플링하여 양방향(two-way) 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(118)는 ISDN(integrated services digital network) 카드 또는 대응하는 형태의 전화선에 데이터 통신 연결을 제공하는 모뎀일 수 있다. 또 다른 예시로서, 통신 인터페이스(118)는 호환성 LAN에 데이터 통신 연결을 제공하는 LAN(local area network) 카드일 수 있다. 또한, 무선 링크가 구현될 수도 있다. 여하한의 이러한 구현에서, 통신 인터페이스(118)는 다양한 형태의 정보를 나타내는 디지털 데이터 스트림들을 전달하는 전기적, 전자기적 또는 광학적 신호들을 송신하고 수신한다.
통상적으로, 네트워크 링크(120)는 1 이상의 네트워크를 통해 다른 데이터 디바이스에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(120)는 로컬 네트워크(122)를 통해 호스트 컴퓨터(host computer: 124), 또는 ISP(Internet Service Provider: 126)에 의해 작동되는 데이터 장비로의 연결을 제공할 수 있다. 차례로, ISP(126)는 이제 통상적으로 "인터넷"(128)이라고 칭하는 월드와이드 패킷 데이터 통신 네트워크를 통해 데이터 통신 서비스를 제공한다. 로컬 네트워크(122) 및 인터넷(128)은 둘 다 디지털 데이터 스트림을 전달하는 전기적, 전자기적 또는 광학적 신호들을 사용한다. 다양한 네트워크를 통한 신호들, 및 컴퓨터 시스템(100)에 또한 그로부터 디지털 데이터를 전달하는 통신 인터페이스(118)를 통한 네트워크 링크(120) 상의 신호들은 정보를 전달하는 반송파의 예시적인 형태들이다.
컴퓨터 시스템(100)은 네트워크(들), 네트워크 링크(120) 및 통신 인터페이스(118)를 통해 메시지들을 송신하고, 프로그램 코드를 포함한 데이터를 수신할 수 있다. 인터넷 예시에서는, 서버(130)가 인터넷(128), ISP(126), 로컬 네트워크(122) 및 통신 인터페이스(118)를 통해 어플리케이션 프로그램에 대한 요청된 코드를 전송할 수 있다. 예를 들어, 하나의 이러한 다운로드된 어플리케이션은 본 명세서에 설명된 방법에 대해 제공될 수 있다. 수신된 코드는 수신될 때 프로세서(104)에 의해 실행될 수 있고, 및/또는 추후 실행을 위해 저장 디바이스(110) 또는 다른 비휘발성 저장소에 저장될 수 있다. 이 방식으로, 컴퓨터 시스템(100)은 반송파의 형태로 어플리케이션 코드를 얻을 수 있다.
본 실시예들은 다음 항목들을 이용하여 더 설명될 수 있다:
1. 디자인 레이아웃 및 패터닝 공정의 특성들을 사용하여, 이미지 또는 1 이상의 그 특성을 시뮬레이션하는 단계;
이미지 또는 1 이상의 그 특성과 디자인 레이아웃 또는 1 이상의 그 특성 간의 편차를 결정하는 단계;
편차에 기초하여 디자인 레이아웃과 패터닝된 기판으로부터 얻어진 메트롤로지 이미지를 정렬시키는 단계 -패터닝된 기판은 패터닝 공정을 사용하여 디자인 레이아웃으로부터 생성된 패턴을 포함함- ; 및
디자인 레이아웃과 정렬된 메트롤로지 이미지로부터 패터닝된 기판의 파라미터를 결정하는 단계
를 포함하는 방법.
2. 1 항에 있어서, 파라미터에 기초하여, 디자인 레이아웃, 디자인 레이아웃을 포함하는 패터닝 디바이스, 및/또는 패터닝 공정을 조정하는 단계를 더 포함하는 방법.
3. 1 항 또는 2 항에 있어서, 이미지 또는 1 이상의 그 특성을 시뮬레이션하는 단계는 분해능 향상 기술 또는 패터닝 디바이스의 1 이상의 특성을 사용하는 단계를 더 포함하는 방법.
4. 3 항에 있어서, 분해능 향상 기술은 디자인 레이아웃에 어시스트 피처를 배치하도록 구성되는 방법.
5. 3 항에 있어서, 패터닝 디바이스의 1 이상의 특성은 패터닝 디바이스 상의 패턴의 변형을 포함하는 방법.
6. 1 항 내지 5 항 중 어느 하나에 있어서, 편차는 디자인 레이아웃의 1 이상의 매핑 참조부와 이미지의 대응하는 1 이상의 매핑 참조부 사이에 있는 방법.
7. 6 항에 있어서, 1 이상의 매핑 참조부는 윤곽에서의 에지를 포함하는 방법.
8. 1 항 내지 7 항 중 어느 하나에 있어서, 이미지는 에어리얼 이미지, 레지스트 이미지 또는 에칭된 이미지인 방법.
9. 1 항 내지 8 항 중 어느 하나에 있어서, 편차는 에지 배치 오차를 포함하는 방법.
10. 1 항 내지 9 항 중 어느 하나에 있어서, 메트롤로지 이미지는 스캐닝 전자 현미경 이미지인 방법.
11. 1 항 내지 10 항 중 어느 하나에 있어서, 메트롤로지 이미지는 픽셀화된 이미지인 방법.
12. 1 항 내지 11 항 중 어느 하나에 있어서, 메트롤로지 이미지 및 디자인 레이아웃을 정렬시키는 단계는 메트롤로지 이미지로부터 윤곽을 식별하는 단계를 포함하는 방법.
13. 1 항 내지 12 항 중 어느 하나에 있어서, 메트롤로지 이미지 및 디자인 레이아웃을 정렬시키는 단계는:
편차들의 특성에 기초하여 복수의 편차들에 대한 가중치들을 결정하는 단계;
편차들 중 적어도 일부를 특징짓고 디자인 레이아웃과 메트롤로지 이미지 간의 매핑의 함수인 비용 함수를 연산하는 단계;
비용 함수에 기초하여 매핑을 조정하는 단계; 및
매핑을 이용하여 메트롤로지 이미지 및 디자인 레이아웃을 정렬시키는 단계를 포함하는 방법.
14. 13 항에 있어서, 편차들의 특성은 편차들의 크기를 포함하는 방법.
15. 13 항 또는 14 항에 있어서, 비용 함수에 기초하여 매핑을 조정하는 단계는 비용 함수가 최소화되거나 최대화되도록 매핑을 조정하는 단계를 포함하는 방법.
16. 13 항 내지 15 항 중 어느 하나에 있어서, 가중치들 중 적어도 하나는 0인 방법.
17. 13 항 내지 16 항 중 어느 하나에 있어서, 매핑은 메트롤로지 이미지와 디자인 레이아웃 간의 1 이상의 상대 변형을 나타내는 방법.
18. 프로세서가 1 항 내지 17 항 중 어느 하나의 방법의 수행을 야기하게 하는 기계-판독가능한 명령어들을 포함하는 비-일시적 컴퓨터 프로그램 제품.
본 명세서에서는, 예를 들어 광학 리소그래피 및/또는 IC의 제조와 관련하여 아이템들을 검사 또는 측정하는 데 사용되는 메트롤로지 또는 검사 장치의 맥락에서 실시예들의 특정 사용예에 대하여 언급되지만, 본 명세서에 서술된 방법들 및 장치는 다른 적용예들, 예를 들어 임프린트 리소그래피, 집적 광학 시스템의 사용 또는 제조, 자기 도메인 메모리용 안내 및 검출 패턴들의 사용 및 제조, 평판 디스플레이의 사용 및 제조, 액정 디스플레이(LCD)의 사용 및 제조, 박막 자기 헤드의 사용 및 제조 등에서 사용될 수도 있음을 이해할 것이다.
본 명세서에서 언급되는 기판은 노광/패터닝 전후에, 예를 들어 트랙(전형적으로, 기판에 레지스트 층을 도포하고 노광된/패터닝된 레지스트를 현상하는 툴), 메트롤로지 툴 및/또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 다른 기판 처리 툴에 본 명세서의 기재내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한 번 이상 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러 번 처리된 또는 처리되지 않은 층들을 포함하는 기판을 칭할 수도 있다.
이상, 광학 리소그래피와 관련하여 본 발명의 실시예들의 특정 사용예를 언급하였지만, 본 발명은 다른 적용예들, 예를 들어 임프린트 리소그래피에 사용될 수 있으며, 본 명세서가 허용한다면 광학 리소그래피로 제한되지 않는다는 것을 이해할 것이다.
본 명세서에서 사용된 "방사선" 및 "빔"이라는 용어는 이온 빔 또는 전자 빔과 같은 입자 빔뿐만 아니라, (예를 들어, 약 20 nm보다 크고 약 400 nm보다 작은, 또는 약 365, 355, 248, 193, 157 또는 126 nm의 파장을 갖는) 자외(UV) 방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외(EUV) 방사선을 포함하는 모든 형태의 전자기 방사선을 포괄한다.
본 명세서가 허용하는 "렌즈"라는 용어는, 굴절, 반사, 자기, 전자기 및/또는 정전기 광학 구성요소들을 포함하는 다양한 형태의 광학 구성요소들 중 어느 하나 또는 그 조합으로 언급될 수 있다.
이상, 본 발명의 특정 실시예가 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있다는 것을 이해할 것이다. 예를 들어, 일 실시예는 앞서 개시된 바와 같은 방법을 설명하는 기계-판독가능한 명령어들의 1 이상의 시퀀스를 포함한 컴퓨터 프로그램, 또는 이러한 컴퓨터 프로그램이 저장되어 있는 비-일시적 데이터 저장 매체(예를 들어, 반도체 메모리, 자기 또는 광학 디스크), 또는 이러한 컴퓨터 프로그램을 갖는 일시적 매체의 형태를 취할 수 있다. 또한, 기계 판독가능한 명령어는 2 이상의 컴퓨터 프로그램들로 구현될 수 있다. 2 이상의 컴퓨터 프로그램들은 1 이상의 상이한 데이터 저장 매체에 저장될 수 있다.
상기 서술내용은 예시를 위한 것이지, 제한하려는 것이 아니다. 따라서, 당업자라면 아래에 설명되는 청구항들의 범위를 벗어나지 않고 서술된 바와 같이 본 발명에 대해 변형예가 행해질 수도 있음을 이해할 것이다.

Claims (16)

  1. 하드웨어 컴퓨터에 의해, 디자인 레이아웃과 패터닝 공정을 사용하여 상기 디자인 레이아웃으로부터 기판 상에 생성된 패턴의 메트롤로지 이미지를 정렬시키는 단계 - 상기 정렬은 '상기 디자인 레이아웃 또는 디자인 레이아웃의 1 이상의 특성'과 '상기 디자인 레이아웃 및 상기 패터닝 공정의 특성을 이용한 시뮬레이션에 의해 생성된 이미지 또는 이미지의 1 이상의 특성' 사이의 차이에 기초함 - ;
    상기 디자인 레이아웃과 정렬된 상기 메트롤로지 이미지로부터 상기 패턴의 적어도 일부의 시프트를 결정하는 단계
    를 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 시프트에 기초하여, 상기 디자인 레이아웃, 상기 디자인 레이아웃을 포함하는 패터닝 디바이스, 또는 상기 패터닝 공정을 조정하는 단계를 더 포함하는 방법.
  3. 제 1 항에 있어서,
    상기 시뮬레이션은 분해능 향상 기술(resolution enhancement technique) 또는 패터닝 디바이스의 1 이상의 특성을 더 사용하는 방법.
  4. 제 3 항에 있어서,
    상기 시뮬레이션은 분해능 향상 기술의 1 이상의 특성을 사용하고, 상기 분해능 향상 기술은 상기 디자인 레이아웃에 어시스트 피처(assist feature)를 배치하도록 구성되는 방법.
  5. 제 3 항에 있어서,
    상기 시뮬레이션은 패터닝 디바이스의 1 이상의 특성을 사용하고, 상기 패터닝 디바이스의 1 이상의 특성은 상기 패터닝 디바이스 상의 패턴의 변형을 포함하는 방법.
  6. 제 1 항에 있어서,
    상기 차이는 '상기 디자인 레이아웃의 1 이상의 매핑 참조부(mapping reference)'와 '상기 이미지의 대응하는 1 이상의 매핑 참조부' 사이인 방법.
  7. 제 6 항에 있어서,
    상기 1 이상의 매핑 참조부는 윤곽(contour)에서의 에지를 포함하는 방법.
  8. 제 1 항에 있어서,
    상기 차이는 에지 배치 오차를 포함하는 방법.
  9. 제 1 항에 있어서,
    상기 메트롤로지 이미지는 스캐닝 전자 현미경 이미지거나, 또는 상기 메트롤로지 이미지는 픽셀화된 이미지(pixelated image)인 방법.
  10. 제 1 항에 있어서,
    상기 메트롤로지 이미지와 상기 디자인 레이아웃을 정렬시키는 단계는 상기 메트롤로지 이미지로부터 윤곽을 식별하는 단계를 포함하는 방법.
  11. 제 1 항에 있어서,
    상기 메트롤로지 이미지와 상기 디자인 레이아웃을 정렬시키는 단계는:
    상기 차이의 특성에 기초하여 복수의 차이에 대한 가중치를 결정하는 단계;
    상기 차이 중 적어도 일부를 특성화하고(characterize) 상기 디자인 레이아웃과 상기 메트롤로지 이미지 사이의 매핑의 함수인 비용 함수를 연산(compute)하는 단계;
    상기 비용 함수에 기초하여 상기 매핑을 조정하는 단계; 및
    상기 매핑을 사용하여 상기 메트롤로지 이미지과 상기 디자인 레이아웃을 정렬시키는 단계를 포함하는 방법.
  12. 제 11 항에 있어서,
    상기 차이의 특성은 상기 차이의 크기(magnitude)를 포함하는 방법.
  13. 제 11 항에 있어서,
    상기 가중치 중 적어도 하나는 0(zero)인 방법.
  14. 제 11 항에 있어서,
    상기 매핑은 상기 메트롤로지 이미지와 상기 디자인 레이아웃 사이의 1 이상의 상대 변형을 나타내는 방법.
  15. 비-일시적(non-transitory) 기록 매체에 저장된 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램은, 프로세서 시스템으로 하여금 제 1 항 내지 제 14 항 중 어느 한 항에 따른 방법을 수행하도록 하는 기계-판독가능한 명령어들을 포함하는, 비-일시적 기록 매체에 저장된 컴퓨터 프로그램.
  16. 비-일시적 기록 매체에 저장된 컴퓨터 프로그램으로서, 상기 컴퓨터 프로그램은, 프로세서 시스템으로 하여금 적어도:
    디자인 레이아웃과 패터닝 공정을 사용하여 상기 디자인 레이아웃으로부터 기판 상에 생성된 패턴의 메트롤로지 이미지를 정렬시키고 - 상기 정렬은 '상기 디자인 레이아웃의 1 이상의 특성'과 '상기 디자인 레이아웃 및 상기 패터닝 공정의 특성을 이용한 시뮬레이션에 의해 생성된 이미지의 1 이상의 특성' 사이의 평가에 기초함 - ;
    상기 디자인 레이아웃과 정렬된 상기 메트롤로지 이미지로부터 상기 패턴의 적어도 일부의 시프트를 결정하도록 구성된, 비-일시적 기록 매체에 저장된 컴퓨터 프로그램.
KR1020217023836A 2016-12-28 2017-12-06 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬 KR102440202B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662439690P 2016-12-28 2016-12-28
US62/439,690 2016-12-28
KR1020197022186A KR102284426B1 (ko) 2016-12-28 2017-12-06 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬
PCT/EP2017/081695 WO2018121965A1 (en) 2016-12-28 2017-12-06 Simulation-assisted alignment between metrology image and design

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022186A Division KR102284426B1 (ko) 2016-12-28 2017-12-06 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬

Publications (2)

Publication Number Publication Date
KR20210098544A KR20210098544A (ko) 2021-08-10
KR102440202B1 true KR102440202B1 (ko) 2022-09-05

Family

ID=60972168

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217023836A KR102440202B1 (ko) 2016-12-28 2017-12-06 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬
KR1020197022186A KR102284426B1 (ko) 2016-12-28 2017-12-06 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197022186A KR102284426B1 (ko) 2016-12-28 2017-12-06 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬

Country Status (5)

Country Link
US (2) US11029609B2 (ko)
KR (2) KR102440202B1 (ko)
CN (2) CN113608416A (ko)
TW (1) TWI660235B (ko)
WO (1) WO2018121965A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018121965A1 (en) * 2016-12-28 2018-07-05 Asml Netherlands B.V. Simulation-assisted alignment between metrology image and design
US11100272B2 (en) * 2018-08-17 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer-to-design image analysis (WDIA) system
US11953823B2 (en) 2018-08-31 2024-04-09 Asml Netherlands B.V. Measurement method and apparatus
WO2020244853A1 (en) * 2019-06-03 2020-12-10 Asml Netherlands B.V. Causal inference using time series data
CN116529764A (zh) * 2020-11-20 2023-08-01 Asml荷兰有限公司 仿真辅助的量测图像对准
CN112541205B (zh) * 2020-12-01 2022-12-30 泉芯集成电路制造(济南)有限公司 一种建模方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110202893A1 (en) 2010-02-16 2011-08-18 Ir Kusnadi Contour Self-Alignment For Optical Proximity Correction Model Calibration

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5810926A (en) * 1996-03-11 1998-09-22 Micron Technology, Inc. Method and apparatus for applying atomized adhesive to a leadframe for chip bonding
US6091845A (en) 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
US7457736B2 (en) * 2002-11-21 2008-11-25 Synopsys, Inc. Automated creation of metrology recipes
US6768958B2 (en) * 2002-11-26 2004-07-27 Lsi Logic Corporation Automatic calibration of a masking process simulator
KR100575081B1 (ko) * 2003-07-21 2006-04-28 동부일렉트로닉스 주식회사 인접한 두 패턴의 선택적인 보조 패턴 형성에 의한반도체용 마스크 및 그 제조방법
KR100524626B1 (ko) * 2003-07-21 2005-10-28 동부아남반도체 주식회사 서로 다른 층이 중첩된 반도체용 마스크 및 그 설계방법
US8296687B2 (en) * 2003-09-30 2012-10-23 Tokyo Electron Limited System and method for using first-principles simulation to analyze a process performed by a semiconductor processing tool
KR100982135B1 (ko) 2005-09-09 2010-09-14 에이에스엠엘 네델란즈 비.브이. 개별 마스크 오차 모델을 사용하는 마스크 검증 방법 및시스템
JP5913979B2 (ja) * 2008-06-03 2016-05-11 エーエスエムエル ネザーランズ ビー．ブイ． モデルベースのプロセスシミュレーション方法
KR101841897B1 (ko) * 2008-07-28 2018-03-23 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
WO2011044246A1 (en) * 2009-10-06 2011-04-14 Cleveland Biolabs, Inc. Use of toll-like receptor and agonist for treating cancer
US8607168B2 (en) 2010-02-16 2013-12-10 Mentor Graphics Corporation Contour alignment for model calibration
CN105074575B (zh) * 2013-02-22 2018-06-22 Asml荷兰有限公司 用于三维图案形成装置的光刻模型
WO2014138057A1 (en) * 2013-03-04 2014-09-12 Kla-Tencor Corporation Metrology target identification, design and verification
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9625815B2 (en) 2013-09-27 2017-04-18 Intel Corporation Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
KR101898087B1 (ko) * 2013-12-30 2018-09-12 에이에스엠엘 네델란즈 비.브이. 메트롤로지 타겟의 디자인을 위한 장치 및 방법
CN106164777B (zh) * 2014-04-14 2019-06-18 Asml荷兰有限公司 光刻过程的优化流程
CN107148597B (zh) 2014-08-29 2020-05-01 Asml荷兰有限公司 度量方法、目标和衬底
US10483081B2 (en) * 2014-10-22 2019-11-19 Kla-Tencor Corp. Self directed metrology and pattern classification
WO2018121965A1 (en) * 2016-12-28 2018-07-05 Asml Netherlands B.V. Simulation-assisted alignment between metrology image and design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110202893A1 (en) 2010-02-16 2011-08-18 Ir Kusnadi Contour Self-Alignment For Optical Proximity Correction Model Calibration

Also Published As

Publication number Publication date
CN113608416A (zh) 2021-11-05
CN110140088B (zh) 2021-08-31
KR102284426B1 (ko) 2021-08-04
CN110140088A (zh) 2019-08-16
US11029609B2 (en) 2021-06-08
US20200089122A1 (en) 2020-03-19
TW201841050A (zh) 2018-11-16
US11669018B2 (en) 2023-06-06
WO2018121965A1 (en) 2018-07-05
US20210294219A1 (en) 2021-09-23
KR20190098249A (ko) 2019-08-21
KR20210098544A (ko) 2021-08-10
TWI660235B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
KR102440202B1 (ko) 메트롤로지 이미지와 디자인 사이의 시뮬레이션-지원 정렬
US10359705B2 (en) Indirect determination of a processing parameter
US9696635B2 (en) Method of controlling a lithographic apparatus, device manufacturing method, lithographic apparatus, computer program product and method of improving a mathematical model of a lithographic process
US11126093B2 (en) Focus and overlay improvement by modifying a patterning device
TWI824334B (zh) 非暫時性電腦可讀媒體
TWI824809B (zh) 用於校準模擬製程之方法及其相關非暫時性電腦可讀媒體
TW202240320A (zh) 基於表現匹配之調節掃描器之波前最佳化
KR102481745B1 (ko) 레지스트 및 에칭 모델 캘리브레이션을 가속화하는 즉각적인 튜닝 방법
KR102280532B1 (ko) 패턴 충실도 제어를 위한 방법 및 장치
JP2019515328A (ja) 欠陥検出のための画像処理畳み込みアルゴリズム
TWI834076B (zh) 用於測量圖案之裝置及相關的非暫時性電腦可讀媒體
US20230401727A1 (en) Simulation-assisted metrology image alignment
TWI811952B (zh) 度量衡方法及設備
TWI836599B (zh) 判定來自統計獨立源之度量衡貢獻值之方法、判定微影程序之感興趣參數之方法及其相關聯電腦程式與非暫時性電腦程式載體
TWI793443B (zh) 判定圖案之像差靈敏度的方法
TW202318098A (zh) 監測微影程序之方法及其相關設備

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant