KR102439286B1 - Stacked hybrid memory device and method for swapping data thereof - Google Patents

Stacked hybrid memory device and method for swapping data thereof Download PDF

Info

Publication number
KR102439286B1
KR102439286B1 KR1020200169602A KR20200169602A KR102439286B1 KR 102439286 B1 KR102439286 B1 KR 102439286B1 KR 1020200169602 A KR1020200169602 A KR 1020200169602A KR 20200169602 A KR20200169602 A KR 20200169602A KR 102439286 B1 KR102439286 B1 KR 102439286B1
Authority
KR
South Korea
Prior art keywords
memory
data
memory layer
layer
layers
Prior art date
Application number
KR1020200169602A
Other languages
Korean (ko)
Other versions
KR20220080469A (en
Inventor
정의영
김도현
박영민
이상협
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020200169602A priority Critical patent/KR102439286B1/en
Publication of KR20220080469A publication Critical patent/KR20220080469A/en
Application granted granted Critical
Publication of KR102439286B1 publication Critical patent/KR102439286B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 메모리 장치의 동작을 제어하는 컨트롤 로직 레이어, 적층되는 다수의 메모리 레이어를 각각 포함하고, 컨트롤 로직 레이어 상에 적층되는 다수의 메모리 레이어 그룹, 다수의 메모리 레이어 그룹 내의 적층된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제1 TSV 및 컨트롤 로직 레이어로부터 적층된 다수의 메모리 레이어 그룹의 다수의 메모리 레이어를 관통하여 형성되는 다수의 제2 TSV를 포함하여, 스왑 처리 성능을 개선하여, 동작 속도를 향상시킬 수 있는 스택형 하이브리드 메모리 장치 및 이의 데이터 스왑 방법을 제공할 수 있다.The present invention includes a control logic layer for controlling an operation of a memory device, a plurality of stacked memory layers, respectively, a plurality of memory layer groups stacked on the control logic layer, and a plurality of stacked memory layers within a plurality of memory layer groups Including a plurality of first TSVs formed through and a plurality of second TSVs formed through a plurality of memory layers of a plurality of memory layer groups stacked from the control logic layer, the swap processing performance is improved, and operation speed is improved It is possible to provide a stacked hybrid memory device capable of improving , and a data swap method thereof.

Description

스택형 하이브리드 메모리 장치 및 이의 데이터 스왑 방법{Stacked hybrid memory device and method for swapping data thereof}Stacked hybrid memory device and data swapping method thereof

본 발명은 하이브리드 메모리 장치 및 이의 데이터 스왑 방법에 관한 것으로, 스택형 하이브리드 메모리 장치 및 이의 데이터 스왑 방법에 관한 것이다.The present invention relates to a hybrid memory device and a data swap method thereof, and to a stack type hybrid memory device and a data swap method thereof.

정보 통신 기기와 컴퓨터 그래픽 기술의 발전에 따라 고속 대용량의 고성능 메모리에 대한 요구는 항상 증가되어 왔다. 그리고 이러한 메모리 성능 향상 기법의 하나로 다수의 메모리 레이어가 적층되는 구조를 갖는 스택형 메모리 장치(Stacked memory device)(또는 3D 메모리 장치라고도 함)가 제안되었다.With the development of information and communication devices and computer graphics technology, the demand for high-speed, large-capacity and high-performance memory has always increased. In addition, a stacked memory device (also referred to as a 3D memory device) having a structure in which a plurality of memory layers are stacked has been proposed as one of such memory performance improvement techniques.

스택형 메모리 장치는 각각 적어도 하나의 메모리 칩을 포함하는 다수의 레이어가 수직 방향에서 적층되는 구조를 가지며, 적층된 다수의 레이어 사이에는 수직 방향으로 레이어를 관통하는 다수의 관통 전극(Through Silicon Via: 이하 TSV)이 형성되어 데이터 전송이 이루어진다.The stacked memory device has a structure in which a plurality of layers each including at least one memory chip are stacked in a vertical direction, and a plurality of through-electrodes (Through Silicon Via) penetrating the layers in a vertical direction between the stacked plurality of layers. Hereinafter, TSV) is formed and data transmission is performed.

이와 같은 스택형 메모리 장치를 이용하여 DRAM과 같은 휘발성 메모리(Volatile Memory: VM)를 대체하기 위해 하이브리드 메모리 큐브(Hybrid Memory Cube: HMC)와 고대역폭 메모리(High-bandwidth Memory: HBM) 등에 대한 연구가 활발하게 이루어지고 있다.Research on Hybrid Memory Cube (HMC) and High-bandwidth Memory (HBM) to replace volatile memory (VM) such as DRAM using such a stacked memory device is being actively carried out.

한편 비휘발성 메모리는 전원이 인가되지 않으면 저장된 데이터가 소실되며, 최근 비휘발성 메모리(Non-Volatile Memory: NVM)의 집적도가 휘발성 메모리보다 높아짐에 따라 휘발성 메모리를 비휘발성 메모리로 대체하고자 하는 연구도 진행되고 있다. 그러나 비휘발성 메모리 또한 쓰기 속도가 휘발성 매모리에 비해 매우 느리다는 한계가 있다. 따라서 현재는 비휘발성 메모리의 고집적도와 데이터 저장 능력과 휘발성 메모리의 빠른 쓰기 속도를 모두 활용할 수 있도록 비휘발성 메모리와 휘발성 메모리를 모두 포함하여 구성되는 하이브리드 메모리가 주목받고 있다.Meanwhile, in non-volatile memory, stored data is lost when power is not applied. Recently, as the density of non-volatile memory (NVM) is higher than that of volatile memory, research is underway to replace volatile memory with non-volatile memory. is becoming However, the non-volatile memory also has a limitation in that the write speed is very slow compared to the volatile memory. Therefore, a hybrid memory including both a non-volatile memory and a volatile memory is attracting attention to utilize both the high-density and data storage capacity of the non-volatile memory and the fast write speed of the volatile memory.

도 1은 기존의 스택형 하이브리드 메모리 장치의 일 예를 나타낸다.1 shows an example of a conventional stacked hybrid memory device.

도 1에서는 일 예로 컨트롤 로직 레이어(CL) 상에 8개의 메모리 레이어(L0 ~ L7)가 적층된 스택형 메모리 장치를 도시하였으며, 8개의 메모리 레이어(L0 ~ L7) 중 하부 4개의 메모리 레이어(L0 ~ L3) 각각은 휘발성 메모리가 배치된 휘발성 메모리 레이어(VML)이고, 나머지 4개의 메모리 레이어(L4 ~ L7) 각각은 비휘발성 메모리가 배치된 비휘발성 메모리 레이어(NVML)이다. 즉 도 1은 휘발성 메모리 레이어와 비휘발성 메모리 레이어가 함께 적층되어 구성된 스택형 하이브리드 메모리 장치를 나타낸다.1 illustrates a stacked memory device in which eight memory layers L0 to L7 are stacked on the control logic layer CL as an example, and the lower four memory layers L0 among the eight memory layers L0 to L7. Each of to L3) is a volatile memory layer (VML) in which a volatile memory is disposed, and each of the remaining four memory layers (L4 to L7) is a non-volatile memory layer (NVML) in which a non-volatile memory is disposed. That is, FIG. 1 shows a stack-type hybrid memory device in which a volatile memory layer and a non-volatile memory layer are stacked together.

그리고 컨트롤 로직 레이어(CL)와 다수의 메모리 레이어(L0 ~ L7)는 TSV(TSV)를 통해 데이터를 상호 전달할 수 있다. 또한 최하위에 배치된 컨트롤 로직 레이어(CL)는 하부에 형성되는 마이크로 범프(Micro bump)등을 통해 외부의 CPU 또는 GPU로부터 저장할 데이터를 인가받거나, 메모리 레이어에 저장된 데이터를 외부의 CPU 또는 GPU로 전달할 수 있다. 이때 컨트롤 로직 레이어(CL)는 다수의 메모리 레이어(L0 ~ L7)에서 인가된 데이터가 저장될 위치를 지정하여 쓰기 명령을 인가하거나, 외부로 출력해야할 데이터가 저장된 위치를 판별하여 다수의 메모리 레이어(L0 ~ L7) 중 해당 데이터가 저장된 메모리 레이어에 읽기 명령을 인가할 수 있다.In addition, the control logic layer CL and the plurality of memory layers L0 to L7 may transmit data to each other through the TSV. Also, the lowermost control logic layer CL receives data to be stored from an external CPU or GPU through micro bumps formed below, or transmits data stored in the memory layer to an external CPU or GPU. can At this time, the control logic layer CL applies a write command by designating a location in which data applied from the plurality of memory layers L0 to L7 is to be stored, or determines a location where data to be output to the outside is stored, and the plurality of memory layers ( A read command may be applied to the memory layer in which the corresponding data is stored among L0 to L7).

한편, 상기한 바와 같이 하이브리드 메모리는 일반적으로 비휘발성 메모리의 고집적도와 비휘발성이라는 장점과 휘발성 메모리의 빠른 쓰기 속도라는 장점을 함께 이용하기 위해 구성되므로, 저장될 데이터가 인가되면 우선 인가된 데이터가 휘발성 메모리에 우선 저장되고 이후, 휘발성 메모리에 저장된 데이터를 비휘발성 메모리로 전달하여 다시 저장하게 된다.On the other hand, as described above, the hybrid memory is generally configured to use both the advantages of high density and non-volatileness of non-volatile memory and the advantage of fast write speed of volatile memory. The data is first stored in the memory and thereafter, the data stored in the volatile memory is transferred to the non-volatile memory to be stored again.

그리고 이 과정에서 휘발성 메모리와 비휘발성 메모리 사이에 데이터 스왑(swap)이 빈번하게 발생하게 된다. 즉 휘발성 메모리 레이어(VML)의 메모리 레이어들(L0 ~ L3)과 비휘발성 메모리 레이어(NVML)의 메모리 레이어들(L4 ~ L7)사이에 데이터가 서로 교환되어야 하는 상황이 빈번하게 발생하게 된다.In this process, data swap frequently occurs between the volatile memory and the non-volatile memory. That is, a situation in which data must be exchanged between the memory layers L0 to L3 of the volatile memory layer VML and the memory layers L4 to L7 of the nonvolatile memory layer NVML frequently occurs.

이때 도 1과 같이, 다수의 메모리 레이어(L0 ~ L7)가 휘발성 메모리 레이어(VML)와 비휘발성 메모리 레이어(NVML)로 구분되어 순차적으로 적층된 구조에서는 TSV(TSV)를 다수의 메모리 레이어(L0 ~ L7)가 공통으로 공유하여 이용하므로, 데이터를 교환하는 휘발성 메모리 레이어(VML)의 다수의 메모리 레이어(L0 ~ L3) 중 하나의 메모리 레이어와 비휘발성 메모리 레이어(NVML)의 다수의 메모리 레이어(L4 ~ L7) 중 하나의 메모리 레이어가 TSV(TSV)를 점유하여, 나머지 메모리 레이어들은 데이터 스왑을 수행할 수 없어 대기해야만 한다.At this time, as shown in FIG. 1 , in a structure in which the plurality of memory layers L0 to L7 are divided into a volatile memory layer (VML) and a nonvolatile memory layer (NVML) and sequentially stacked, the TSVs (TSV) are formed into the plurality of memory layers L0. ~ L7) are shared and used, so one of the plurality of memory layers (L0 ~ L3) of the volatile memory layer (VML) for exchanging data and a plurality of memory layers of the non-volatile memory layer (NVML) ( One of the memory layers L4 to L7) occupies the TSV (TSV), and the remaining memory layers cannot perform data swap and must wait.

이와 같은 TSV 점류로 인한 문제는 단지 데이터 스왑의 경우 뿐만아니라 휘발성 메모리 레이어(VML)에 저장된 데이터를 비휘발성 메모리 레이어(NVML)에 저장하는 경우에도 동일하게 발생하게 되어 스택형 하이브리드 메모리 장치의 동작 속도를 향상시키기 어렵게 하는 문제가 있다.The problem due to TSV occupancy occurs not only in the case of data swapping but also in the case of storing data stored in the volatile memory layer (VML) in the non-volatile memory layer (NVML), and thus the operation speed of the stack type hybrid memory device There are problems that make it difficult to improve.

한국 공개 특허 제10-2013-0107282호 (2013.10.01 공개)Korean Patent Publication No. 10-2013-0107282 (published on October 1, 2013)

본 발명의 목적은 스왑 처리 성능을 개선하여, 동작 속도를 향상시킬 수 있는 스택형 하이브리드 메모리 장치 및 이의 데이터 스왑 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a stack-type hybrid memory device capable of improving an operation speed by improving swap processing performance and a data swap method thereof.

본 발명의 다른 목적은 다수의 휘발성 메모리 레이어와 다수의 비휘발성 메모리 레이어가 기지정된 배치 방식에 따라 교대로 적층되어, 다수의 휘발성 메모리 레이어와 다수의 비휘발성 메모리 레이어가 동시에 병렬적으로 데이터 쓰기 또는 스왑 동작을 수행할 수 있는 스택형 하이브리드 메모리 장치 및 이의 데이터 스왑 방법을 제공하는데 있다.Another object of the present invention is that a plurality of volatile memory layers and a plurality of non-volatile memory layers are alternately stacked according to a predetermined arrangement method, so that a plurality of volatile memory layers and a plurality of non-volatile memory layers can simultaneously write data in parallel or An object of the present invention is to provide a stack-type hybrid memory device capable of performing a swap operation and a data swap method thereof.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 스택형 하이브리드 메모리 장치는 메모리 장치의 동작을 제어하는 컨트롤 로직 레이어; 적층되는 다수의 메모리 레이어를 각각 포함하고, 상기 컨트롤 로직 레이어 상에 적층되는 다수의 메모리 레이어 그룹; 상기 다수의 메모리 레이어 그룹 내의 적층된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제1 TSV; 및 상기 컨트롤 로직 레이어로부터 적층된 다수의 메모리 레이어 그룹의 다수의 메모리 레이어를 관통하여 형성되는 다수의 제2 TSV를 포함한다.According to an embodiment of the present invention for achieving the above object, a stack type hybrid memory device includes a control logic layer for controlling an operation of the memory device; a plurality of memory layer groups each including a plurality of stacked memory layers and stacked on the control logic layer; a plurality of first TSVs formed through a plurality of stacked memory layers in the plurality of memory layer groups; and a plurality of second TSVs formed through the plurality of memory layers of the plurality of memory layer groups stacked from the control logic layer.

상기 다수의 메모리 레이어 그룹 각각은 동일한 메모리 레이어 그룹 내의 다수의 메모리 레이어에 저장된 데이터를 스왑하는 경우, 상기 다수의 제1 TSV를 통해 데이터를 전송할 수 있다.Each of the plurality of memory layer groups may transmit data through the plurality of first TSVs when data stored in a plurality of memory layers within the same memory layer group is swapped.

상기 다수의 메모리 레이어 그룹은 서로 다른 메모리 레이어 그룹에 포함된 메모리 레이어에 저장된 데이터를 스왑하는 경우, 상기 다수의 제2 TSV를 통해 데이터를 전송할 수 있다.When the plurality of memory layer groups swap data stored in memory layers included in different memory layer groups, data may be transmitted through the plurality of second TSVs.

상기 다수의 메모리 레이어 그룹 각각은 적층되어 포함되는 상기 다수의 메모리 레이어 중 기지정된 메모리 레이어에 형성되어 스왑되는 데이터가 임시 저장되는 스왑 버퍼를 더 포함할 수 있다.Each of the plurality of memory layer groups may further include a swap buffer formed in a predetermined memory layer among the plurality of memory layers stacked and included to temporarily store swapped data.

상기 다수의 메모리 레이어 그룹 각각은 상기 다수의 메모리 레이어 중 데이터를 스왑하는 제1 및 제2 메모리 레이어는 스왑될 데이터를 각각 선택하고, 제1 및 제2 메모리 레이어 중 상기 스왑 버퍼가 형성되지 않는 제2 메모리 레이어가 우선 선택된 데이터를 상기 다수의 제1 TSV를 통해 상기 제1 메모리 레이어의 상기 스왑 버퍼로 전송하여 저장하며, 상기 제1 메모리 레이어는 상기 스왑 버퍼를 거치지 않고 상기 다수의 제1 TSV를 통해 상기 제2 메모리 레이어로 전송하여 저장하며, 상기 스왑 버퍼에 저장된 데이터가 상기 제1 메모리 레이어에 저장되어 데이터 스왑이 수행될 수 있다.In each of the plurality of memory layer groups, first and second memory layers for swapping data from among the plurality of memory layers select data to be swapped, respectively, and a first memory layer in which the swap buffer is not formed among the first and second memory layers A second memory layer transmits and stores the first selected data to the swap buffer of the first memory layer through the plurality of first TSVs, and the first memory layer stores the plurality of first TSVs without going through the swap buffer data is transferred to and stored in the second memory layer through the memory layer, and data stored in the swap buffer is stored in the first memory layer to perform data swapping.

상기 다수의 메모리 레이어 그룹 각각은 상기 스왑 버퍼에 저장된 데이터가 상기 제1 메모리 레이어에 저장되는 동안, 상기 제2 메모리 레이어에서 선택된 다른 데이터가 상기 다수의 제1 TSV를 통해 상기 제1 메모리 레이어의 상기 스왑 버퍼에 전송되어 저장될 수 있다.In each of the plurality of memory layer groups, while the data stored in the swap buffer is stored in the first memory layer, other data selected in the second memory layer is transferred to the first memory layer through the plurality of first TSVs. It can be transferred and stored in the swap buffer.

상기 다수의 메모리 레이어 그룹 각각은 휘발성 메모리가 형성된 적어도 하나의 휘발성 메모리 레이어와 비휘발성 메모리가 형성된 적어도 하나의 비휘발성 메모리 레이어가 포함될 수 있다.Each of the plurality of memory layer groups may include at least one volatile memory layer in which a volatile memory is formed and at least one nonvolatile memory layer in which a nonvolatile memory is formed.

상기 스왑 버퍼는 상기 적어도 하나의 비휘발성 메모리 레이어에 형성될 수 있다.The swap buffer may be formed in the at least one non-volatile memory layer.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 스택형 하이브리드 메모리 장치의 데이터 스왑 방법은 메모리 장치의 동작을 제어하는 컨트롤 로직 레이어 상에 각각 다수의 메모리 레이어를 각각 포함하여 적층되는 다수의 메모리 레이어 그룹과 상기 다수의 메모리 레이어 그룹 내의 적층된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제1 TSV 및 상기 컨트롤 로직 레이어로부터 적층된 다수의 메모리 레이어 그룹의 다수의 메모리 레이어를 관통하여 형성되는 다수의 제2 TSV를 포함하는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법에 있어서, 다수의 메모리 레이어 중 스왑할 데이터가 저장된 제1 및 제2 메모리 레이어를 선택하는 단계; 선택된 제1 및 제2 메모리 레이어 각각에서 스왑할 데이터를 선택하는 단계; 및 선택된 제1 및 제2 메모리 레이어가 동일 메모리 레이어 그룹 내의 메모리 레이어이면, 제1 및 제2 메모리 레이어 각각에서 선택된 데이터를 기지정된 순서로 상기 다수의 제1 TSV를 통해 전송하여 저장하는 단계를 포함한다.In a data swap method of a stacked hybrid memory device according to another embodiment of the present invention for achieving the above object, a plurality of memories each including a plurality of memory layers are stacked on a control logic layer for controlling the operation of the memory device. A plurality of first TSVs formed through a layer group and a plurality of memory layers stacked in the plurality of memory layer groups, and a plurality of first TSVs formed through a plurality of memory layers of a plurality of memory layer groups stacked from the control logic layer A data swapping method of a stacked hybrid memory device including a second TSV of selecting data to be swapped in each of the selected first and second memory layers; and if the selected first and second memory layers are memory layers within the same memory layer group, transmitting and storing data selected from each of the first and second memory layers through the plurality of first TSVs in a predetermined order. do.

따라서, 본 발명의 실시예에 따른 스택형 하이브리드 메모리 장치 및 이의 데이터 스왑 방법은 기지정된 개수의 휘발성 메모리 레이어와 적어도 하나의 비휘발성 메모리 레이어를 포함하는 다수의 메모리 레이어 그룹 단위로 적층 배치하여, 다수의 메모리 레이어 그룹이 독립적으로 상호 데이터를 전송할 수 있도록 한다. 그러므로 다수의 메모리 레이어 그룹이 동시에 병렬로 데이터를 스왑하거나, 휘발성 메모리 레이어에 저장된 데이터를 비휘발성 메모리 레이어에 쓰기할 수 있어 동작 속도를 크게 향상시킬 수 있다.Accordingly, the stacked hybrid memory device and the data swap method thereof according to an embodiment of the present invention are stacked in a plurality of memory layer group units including a predetermined number of volatile memory layers and at least one nonvolatile memory layer, Allows the memory layer groups of the to transfer data to each other independently. Therefore, a plurality of memory layer groups can simultaneously swap data in parallel or write data stored in the volatile memory layer to the non-volatile memory layer, thereby greatly improving the operation speed.

도 1은 기존의 스택형 하이브리드 메모리 장치의 일 예를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 스택형 하이브리드 메모리 장치의 일 예를 나타낸다.
도 3은 메모리 레이어의 상세 구성의 일 예를 나타낸다.
도 4는 도 2의 스택형 하이브리드 메모리 장치에서 다수의 메모리 레이어 그룹이 동시에 병렬로 데이터 스왑을 수행하는 개념을 설명하기 위한 도면이다.
도 5 내지 도 9는 메모리 레이어간 데이터 스왑 방법을 설명하기 위한 도면이다.
1 shows an example of a conventional stacked hybrid memory device.
2 illustrates an example of a stack-type hybrid memory device according to an embodiment of the present invention.
3 shows an example of a detailed configuration of a memory layer.
FIG. 4 is a diagram for explaining a concept in which a plurality of memory layer groups simultaneously perform data swap in parallel in the stacked hybrid memory device of FIG. 2 .
5 to 9 are diagrams for explaining a data swap method between memory layers.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다. Hereinafter, the present invention will be described in detail by describing preferred embodiments of the present invention with reference to the accompanying drawings. However, the present invention may be embodied in several different forms, and is not limited to the described embodiments. In addition, in order to clearly explain the present invention, parts irrelevant to the description are omitted, and the same reference numerals in the drawings indicate the same members.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "...부", "...기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. Throughout the specification, when a part "includes" a certain component, it does not exclude other components unless otherwise stated, meaning that other components may be further included. In addition, terms such as "... unit", "... group", "module", and "block" described in the specification mean a unit that processes at least one function or operation, which is hardware, software, or hardware. and a combination of software.

도 2는 본 발명의 일 실시예에 따른 스택형 하이브리드 메모리 장치의 일 예를 나타내고, 도 3은 메모리 레이어의 상세 구성의 일 예를 나타낸다.2 shows an example of a stack-type hybrid memory device according to an embodiment of the present invention, and FIG. 3 shows an example of a detailed configuration of a memory layer.

도 4는 도 2의 스택형 하이브리드 메모리 장치에서 다수의 메모리 레이어 그룹이 동시에 병렬로 데이터 스왑을 수행하는 개념을 설명하기 위한 도면이다.FIG. 4 is a diagram for explaining a concept in which a plurality of memory layer groups simultaneously perform data swap in parallel in the stacked hybrid memory device of FIG. 2 .

도 2를 참조하면, 본 실시예에서 스택형 하이브리드 메모리 장치 또한 도 1의 스택형 하이브리드 반도체 메모리 장치와 마찬가지로 컨트롤 로직 레이어(CL)와 컨트롤 로직 레이어(CL) 상에 적층된 다수의 메모리 레이어(L0 ~ L7)를 포함한다.Referring to FIG. 2 , in the present embodiment, the stacked hybrid memory device also has a control logic layer CL and a plurality of memory layers L0 stacked on the control logic layer CL like the stacked hybrid semiconductor memory device of FIG. 1 . ~ L7).

컨트롤 로직 레이어(CL)는 적층된 다수의 메모리 레이어(L0 ~ L7)의 동작을 제어한다. 상기한 바와 같이, 컨트롤 로직 레이어(CL)는 마이크로 범프 등을 통해 외부의 CPU 또는 GPU로 데이터를 전달하거나 인가받을 수 있으며, 다수의 TSV를 통해 다수의 메모리 레이어(L0 ~ L7)의 동작을 제어하여, 다수의 메모리 레이어(L0 ~ L7)에 저장된 데이터를 인가받거나, 다수의 메모리 레이어(L0 ~ L7)에 저장되어야 하는 데이터를 전달할 수 있다. 뿐만 아니라 컨트롤 로직 레이어(CL)는 적층된 다수의 메모리 레이어(L0 ~ L7) 중 스왑 되어야 하는 데이터가 저장된 메모리 레이어를 선택하여, 선택된 메모리 레이어가 해당 데이터를 스왑하도록 제어할 수 있다.The control logic layer CL controls operations of the plurality of stacked memory layers L0 to L7. As described above, the control logic layer CL may transmit or receive data to an external CPU or GPU through micro bumps or the like, and control the operation of a plurality of memory layers L0 to L7 through a plurality of TSVs. Accordingly, data stored in the plurality of memory layers L0 to L7 may be applied, or data to be stored in the plurality of memory layers L0 to L7 may be transmitted. In addition, the control logic layer CL may select a memory layer in which data to be swapped is stored from among a plurality of stacked memory layers L0 to L7, and may control the selected memory layer to swap corresponding data.

그러나 도 1의 스택형 하이브리드 반도체 메모리 장치의 경우, 다수의 메모리 레이어(L0 ~ L7) 중 휘발성 메모리 레이어(VML)에 해당하는 메모리 레이어(L0 ~ L3)는 모두 하부에 배치되고, 비휘발성 메모리 레이어(NVML)에 해당하는 메모리 레이어(L4 ~ L7)는 휘발성 메모리 레이어(VML)의 상부에 적층되는 반면, 도 2에 도시된 바와 같이, 본 실시예에 따른 스택형 하이브리드 반도체 메모리 장치에서는 휘발성 메모리 레이어((L0 ~ L2), (L4 ~ L6))와 비휘발성 메모리 레이어(L3, L7)가 기지정된 순서로 교대로 배치될 수 있다.However, in the case of the stacked hybrid semiconductor memory device of FIG. 1 , memory layers L0 to L3 corresponding to the volatile memory layer VML among the plurality of memory layers L0 to L7 are all disposed below, and the nonvolatile memory layer The memory layers L4 to L7 corresponding to (NVML) are stacked on top of the volatile memory layer VML, whereas, as shown in FIG. 2 , in the stacked hybrid semiconductor memory device according to the present embodiment, the volatile memory layer ((L0 to L2), (L4 to L6)) and the nonvolatile memory layers L3 and L7 may be alternately arranged in a predetermined order.

특히 본 실시예에서는 적어도 하나의 휘발성 메모리 레이어((L0 ~ L2), (L4 ~ L6))와 적어도 하나의 비휘발성 메모리 레이어(L3, L7)가 메모리 레이어 그룹(MLG1, MLG2)을 구성한다. 그리고 각각 적어도 하나의 휘발성 메모리 레이어((L0 ~ L2), (L4 ~ L6))와 적어도 하나의 비휘발성 메모리 레이어(L3, L7)를 포함하는 다수의 메모리 레이어 그룹(MLG1, MLG2) 단위로 컨트롤 로직 레이어(CL) 상에 적층 배치된다.In particular, in the present embodiment, at least one volatile memory layer ((L0 to L2), (L4 to L6)) and at least one nonvolatile memory layer (L3, L7) constitute the memory layer groups MLG1 and MLG2. And control in units of a plurality of memory layer groups (MLG1, MLG2) each including at least one volatile memory layer ((L0 ~ L2), (L4 ~ L6)) and at least one nonvolatile memory layer (L3, L7) It is stacked on the logic layer CL.

그리고 다수의 메모리 레이어(L0 ~ L7) 사이에는 적층된 메모리 레이어 사이에서 데이터를 전달하기 위한 다수의 TSV가 형성된다. 다만 도 1에 도시된 기존의 스택형 하이브리드 메모리 장치에서는 기본적으로 다수의 TSV(TSV)가 최하위에 위치하는 컨트롤 로직 레이어(CL)부터 최상위에 위치하는 메모리 레이어(L7)까지 다수의 메모리 레이어를 관통하여 형성된다.In addition, a plurality of TSVs for transferring data between the stacked memory layers are formed between the plurality of memory layers L0 to L7. However, in the conventional stack-type hybrid memory device shown in FIG. 1 , a plurality of TSVs basically pass through a plurality of memory layers from the control logic layer CL located at the bottom to the memory layer L7 located at the top. is formed by

반면, 본 실시예의 스택형 하이브리드 메모리 장치에서는 다수의 TSV가 도 1의 TSV(TSV)와 마찬가지로 컨트롤 로직 레이어(CL)부터 최상위 메모리 레이어(L7)까지 전기적으로 연결하는 다수의 제2 TSV(TSV2)와 다수의 메모리 레이어 그룹(MLG1, MLG2) 각각의 내부에 위치하는 메모리 레이어 사이를 전기적으로 연결하는 다수의 제1 TSV(TSV1)로 구분되어 형성될 수 있다.On the other hand, in the stacked hybrid memory device of the present embodiment, a plurality of TSVs are electrically connected from the control logic layer CL to the uppermost memory layer L7, similar to the TSVs of FIG. 1 , a plurality of second TSVs (TSV2). and a plurality of first TSVs TSV1 electrically connecting memory layers positioned inside each of the plurality of memory layer groups MLG1 and MLG2.

한편 다수의 메모리 레이어(L0 ~ L7) 각각은 각각 적어도 하나의 메모리 셀 어레이(memory cell array)(MCA)를 포함하는 다수의 뱅크(Bank)가 배치되는 뱅크 영역(BA)과 다수의 뱅크(Bank)에 저장된 데이터를 컨트롤 로직 레이어(CL)나 다른 메모리 레이어로 전송하기 위한 다수의 TSV가 형성되는 인터커넥트(Interconnect) 영역(IA)으로 구성되는 다수의 채널 영역(CA)을 포함할 수 있다. 여기서 도 2에 도시된 바와 같이, 다수의 메모리 레이어(L0 ~ L7) 각각에서 서로 대응하는 위치의 채널 영역(CA)은 서로 공통의 TSV를 이용하여 데이터를 전송할 수 있는 채널(Channel)을 형성할 수 있다.Meanwhile, each of the plurality of memory layers L0 to L7 includes a bank area BA and a plurality of banks in which a plurality of banks each including at least one memory cell array MCA are disposed. ) may include a plurality of channel areas CA including an interconnect area IA in which a plurality of TSVs for transmitting data stored in the control logic layer CL or another memory layer are formed. Here, as shown in FIG. 2 , the channel regions CA at positions corresponding to each other in each of the plurality of memory layers L0 to L7 form a channel through which data can be transmitted using a common TSV. can

그리고 다수의 뱅크(Bank) 각각에 포함되는 적어도 하나의 메모리 셀 어레이는 로우(row)를 구성하는 다수의 워드 라인(미도시)과 칼럼(column)을 구성하는 다수의 비트 라인(미도시)이 형성되고, 다수의 워드 라인과 다수의 비트 라인이 교차하는 위치에 데이터를 저장하는 다수의 메모리 셀(MC)이 배치된다. 또한 다수의 뱅크(Bank)에는 메모리 셀 어레이에서 선택된 로우의 메모리 셀에 저장된 데이터 또는 선택된 로우의 메모리 셀에 저장되어야 하는 데이터를 임시 저장하는 로우 버퍼(RB)가 더 배치된다.In addition, at least one memory cell array included in each of a plurality of banks includes a plurality of word lines (not shown) constituting a row and a plurality of bit lines (not shown) constituting a column. A plurality of memory cells MC for storing data are disposed at positions where a plurality of word lines and a plurality of bit lines cross each other. In addition, a row buffer RB for temporarily storing data stored in memory cells of a selected row in the memory cell array or data to be stored in memory cells of a selected row is further disposed in the plurality of banks.

도 2에서는 메모리 레이어(L0 ~ L7)의 일 예로 다수의 휘발성 메모리 레이어((L0 ~ L2), (L4 ~ L6)) 중 하나를 도시하였으며, 비휘발성 메모리 레이어(L3, L7)의 경우, 각각 다수의 메모리 셀을 포함하는 다수의 메모리 블록으로 구성되는 다수의 다이(Die)가 뱅크(Bank)를 대체하는 구조로 구성될 수 있으나, 대략적 구성에 있어서는 유사성이 있다. 또한 비휘발성 메모리 레이어(L3, L7)에서도 일부 영역에 휘발성 메모리가 형성될 수도 있다.In FIG. 2 , one of a plurality of volatile memory layers ((L0 to L2), (L4 to L6)) is shown as an example of the memory layers L0 to L7, and in the case of the nonvolatile memory layers L3 and L7, each A plurality of dies including a plurality of memory blocks including a plurality of memory cells may be configured to replace a bank, but there is a similarity in the rough configuration. In addition, a volatile memory may be formed in some regions of the non-volatile memory layers L3 and L7.

도 2 및 도 4에서는 설명의 편의를 위하여 하나의 채널에 형성된 제1 및 제2 TSV(TSV1, TSV2)를 도시하였으나, 제1 및 제2 TSV(TSV1, TSV2)는 모든 채널, 즉 각 메모리 레이어의 전 영역에서 지정된 위치에 형성될 수 있다.2 and 4 illustrate the first and second TSVs TSV1 and TSV2 formed in one channel for convenience of explanation, the first and second TSVs TSV1 and TSV2 are all channels, that is, each memory layer. It can be formed at a designated location in the entire area of .

상기한 본 실시예의 스택형 하이브리드 메모리 장치에서 본 실시예에 따른 스택형 하이브리드 메모리 장치에서 다수의 휘발성 메모리 레이어(L0 ~ L2, L4 ~ L6)와 다수의 비휘발성 메모리 레이어(L3, L7)가 다수의 메모리 레이어 그룹(MLG1, MLG2)으로 구분되어 메모리 레이어 그룹(MLG1, MLG2) 단위로 적층되고, 다수의 TSV가 제1 TSV(TSV1)와 제2 TSV(TSV2)로 구분되어 형성되는 것은 상기한 바와 같이 다수의 메모리 레이어 중 일부 메모리 레이어가 데이터 스왑을 수행하는 동안 TSV를 점유하여 다른 메모리 레이어가 TSV를 통해 데이터를 전송하지 못하고 대기해야 하는 문제를 해결하기 위해서이다.In the stack-type hybrid memory device of the present embodiment described above, in the stack-type hybrid memory device according to the present embodiment, a plurality of volatile memory layers (L0 to L2, L4 to L6) and a plurality of non-volatile memory layers (L3, L7) are a plurality is divided into memory layer groups MLG1 and MLG2 of As shown, this is to solve the problem that some of the memory layers occupy the TSV while performing data swap, so that other memory layers cannot transmit data through the TSV and have to wait.

즉 본 실시예에서는 다수의 제1 TSV(TSV1)가 각 메모리 레이어 그룹(MLG1, MLG2) 내에 구분되어 형성되므로, 각 메모리 레이어 그룹(MLG1, MLG2)의 다수의 메모리 레이어((L0 ~ L3), (L4 ~ L7))는 다른 메모리 레이어 그룹의 데이터 전송 상태에 무관하게, 해당 메모리 레이어 그룹(MLG1, MLG2) 내에 형성된 다수의 제1 TSV(TSV1)를 이용하여 데이터 스왑을 수행할 수 있다.That is, in the present embodiment, since a plurality of first TSVs TSV1 are separately formed in each memory layer group MLG1 and MLG2, a plurality of memory layers (L0 to L3) of each memory layer group MLG1 and MLG2, (L4 to L7)) may perform data swapping by using the plurality of first TSVs TSV1 formed in the corresponding memory layer groups MLG1 and MLG2 irrespective of data transmission states of other memory layer groups.

따라서 본 실시예의 스택형 하이브리드 메모리 장치에서는 메모리 레이어 그룹(MLG1, MLG2) 각각이 병렬로 동시에 휘발성 메모리 레이어((L0 ~ L2), (L4 ~ L6))와 비휘발성 메모리 레이어(L3, L7) 사이의 데이터 스왑을 수행할 수 있게 된다. 도 4에서는 이에 대한 일 예로서 제1 메모리 레이어 그룹(MLG1)의 하나의 휘발성 메모리 레이어(L0)와 비휘발성 메모리 레이어(L3)가 데이터 스왑하는 동안, 제2 메모리 레이어 그룹(MLG2)의 하나의 휘발성 메모리 레이어(L0)와 비휘발성 메모리 레이어(L3)가 데이터 스왑을 함께 수행할 수 있음을 나타낸다.Accordingly, in the stacked hybrid memory device of the present embodiment, each of the memory layer groups MLG1 and MLG2 is formed in parallel between the volatile memory layers ((L0 to L2), (L4 to L6) and the nonvolatile memory layers L3 and L7 at the same time. of data swapping can be performed. In FIG. 4 , as an example of this, while one volatile memory layer L0 and a nonvolatile memory layer L3 of the first memory layer group MLG1 perform data swapping, one of the second memory layer group MLG2 It indicates that the volatile memory layer (L0) and the nonvolatile memory layer (L3) can perform data swap together.

이때 다수의 메모리 레이어 그룹(MLG1, MLG2)는 컨트롤 로직 레이어의 제어에 따라 다수의 메모리 레이어 중 스왑할 데이터가 저장된 제1 및 제2 메모리 레이어를 선택하고, 선택된 제1 및 제2 메모리 레이어 각각에서 스왑할 데이터를 선택하며, 선택된 제1 및 제2 메모리 레이어가 동일 메모리 레이어 그룹 내의 메모리 레이어이면, 제1 및 제2 메모리 레이어 각각에서 선택된 데이터를 기지정된 순서로 다수의 제1 TSV(TSV1)를 통해 전송하고 전송된 데이터를 저장하여 데이터 스왑 동작을 수행할 수 있다. 이때 다른 메모리 레이어 그룹 또한 내부의 메모리 레이어 사이에서 데이터를 스왑할 수 있다.In this case, the plurality of memory layer groups MLG1 and MLG2 select first and second memory layers in which data to be swapped from among the plurality of memory layers are stored according to the control of the control logic layer, and in each of the selected first and second memory layers Data to be swapped is selected, and if the selected first and second memory layers are memory layers within the same memory layer group, a plurality of first TSVs (TSV1) are selected in a predetermined order for data selected from each of the first and second memory layers. A data swap operation can be performed by transmitting through and storing the transmitted data. At this time, different memory layer groups can also swap data between internal memory layers.

따라서 스택형 하이브리드 메모리 장치의 동작 속도를 향상시켜 성능을 크게 개선할 수 있다.Accordingly, it is possible to significantly improve performance by improving the operation speed of the stacked hybrid memory device.

그러나 선택된 제1 및 제2 메모리 레이어가 서로 다른 메모리 레이어 그룹 내의 메모리 레이어이면, 제1 및 제2 메모리 레이어 각각에서 선택된 데이터를 기지정된 순서로 다수의 제2 TSV(TSV2)를 통해 전송하고 전송된 데이터를 저장하여 데이터 스왑 동작을 수행할 수 있다.However, if the selected first and second memory layers are memory layers in different memory layer groups, the data selected in each of the first and second memory layers are transmitted through a plurality of second TSVs (TSV2) in a predetermined order and transmitted. A data swap operation can be performed by saving data.

도 5 내지 도 9는 메모리 레이어간 데이터 스왑 방법을 설명하기 위한 도면이다.5 to 9 are diagrams for explaining a data swap method between memory layers.

도 5 내지 도 9에서는 2개의 메모리 레이어(L1, L2) 사이의 데이터 스왑을 도시하였다. 여기는 설명의 편의를 위하여, 동일한 휘발성 메모리 레이어 사이의 데이터 스왑을 도시하였으나, 비휘발성 메모리 레이어와 휘발성 메모리 레이어 사이의 데이터 스왑도 동일한 방식으로 수행될 수 있다.5 to 9 illustrate data swapping between two memory layers L1 and L2. Although data swapping between the same volatile memory layer is illustrated here for convenience of description, data swapping between a nonvolatile memory layer and a volatile memory layer may also be performed in the same manner.

또한 데이터 스왑이 수행되는 2개의 메모리 레이어(L1, L2) 중 하나의 메모리 레이어(여기서는 일 예로 제1 메모리 레이어(L1))의 인터커넥트 영역(IA)에만 데이터 스왑을 위한 스왑 버퍼(SB0, SB1)가 더 형성된 경우를 도시하였다. 여기서는 다수의 제1 TSV(TSV1)를 통해 한번에 전송 가능한 스왑 데이터의 크기에 대응하여 스왑 버퍼(SB0, SB1)를 2개로 구분되어 표시하였으나, 스왑 버퍼는 단일 버퍼 장치로 구현될 수 있다. 이때, 한번에 전송 가능한 스왑 데이터의 크기는 로우 버퍼의 크기보다 작다.In addition, swap buffers SB0 and SB1 for data swap only in the interconnect area IA of one of the two memory layers L1 and L2 in which data swap is performed (here, for example, the first memory layer L1). A case in which is further formed is shown. Here, the swap buffers SB0 and SB1 are divided into two to correspond to the size of the swap data that can be transmitted at one time through the plurality of first TSVs TSV1, but the swap buffer may be implemented as a single buffer device. In this case, the size of the swap data that can be transmitted at once is smaller than the size of the row buffer.

그리고 다수의 메모리 레이어(L0 ~ L7) 각각에 스왑 버퍼(SB0, SB1)가 구비될 수도 있으나, 데이터를 스왑해야 하는 메모리 레이어(L1, L2) 중 하나의 메모리 레이어(L1)에만 스왑 버퍼(SB0, SB1)를 구비하여도 데이터 스왑이 수행될 수 있어, 제조 비용을 저감할 수 있다는 장점이 있다. 특히 스택형 하이브리드 메모리 장치에서는 상기한 바와 같이, 휘발성 메모리 레이어 사이에서 데이터 스왑이 요구되는 경우가 거의 없어, 현실적으로 데이터 스왑은 휘발성 메모리 레이어와 비휘발성 메모리 레이어 상이에서 발생되는 것으로 볼 수 있으므로, 스왑 버퍼(SB0, SB1)는 메모리 레이어 그룹(MLG1, MLG2) 내에서 휘발성 메모리 레이어((L0 ~ L2), (L4 ~ L6)) 또는 비휘발성 메모리 레이어(L3, L7) 중 하나에만 형성될 수 있다.In addition, although the swap buffers SB0 and SB1 may be provided in each of the plurality of memory layers L0 to L7, only one of the memory layers L1 and L2 in which data is to be swapped is the swap buffer SB0. , SB1) can be provided, data swapping can be performed, so there is an advantage in that manufacturing cost can be reduced. In particular, in the stack-type hybrid memory device, as described above, data swap is rarely required between the volatile memory layers. In reality, data swap can be viewed as occurring between the volatile memory layer and the non-volatile memory layer, so the swap buffer (SB0, SB1) may be formed in only one of the volatile memory layers ((L0 to L2), (L4 to L6)) or the nonvolatile memory layers L3 and L7 in the memory layer groups MLG1 and MLG2.

또한 도 5 내지 도 9의 메모리 레이어간 데이터 스왑 방법은 단지 2개의 메모리 레이어(L1, L2) 사이의 데이터 스왑을 설명하므로, 2개의 메모리 레이어(L1, L2)가 반드시 동일한 메모리 레이어 그룹(MLG1, MLG2)내에 배치된 메모리 레이어가 아니어도 무방하다. 다만, 2개의 메모리 레이어가 데이터 스왑을 수행하고 있는 동안 또 다른 메모리 레이어들에서 데이터 스왑이 요구되는 경우, 데이터를 스왑하는 메모리 레이어들은 동일한 메모리 레이어 그룹(MLG1, MLG2)내에 배치된 메모리 레이어이어야 한다.In addition, since the data swapping method between memory layers of FIGS. 5 to 9 only describes data swapping between two memory layers L1 and L2, the two memory layers L1 and L2 must be the same memory layer group MLG1, It does not need to be a memory layer disposed in MLG2). However, when data swap is required in other memory layers while data swap is performed by two memory layers, the memory layers for swapping data must be memory layers arranged in the same memory layer group (MLG1, MLG2). .

도 6 내지 도 9에서 하단은 데이터 스왑 시에 각 단계별로 소요되는 시간을 나타낸다.6 to 9, the lower part indicates the time required for each step in data swapping.

도 5 내지 도 9를 참조하면, 우선 도 5에서 ①로 표시된 바와 같이, 2개의 메모리 레이어(L1, L2) 사이의 데이터 스왑 동작시에는 2개의 메모리 레이어(L1, L2) 각각에서 뱅크의 메모리 셀 어레이(MCA) 중 스왑되어야 하는 데이터가 저장된 로우가 선택(ACT)되고, 선택된 로우의 데이터가 각각 대응하는 로우 버퍼(RB)로 전달된다. 여기서 로우가 선택되어 선택된 로우의 데이터가 로우 버퍼(RB)에 전달되어 저장되는 시간을 tRCD로 표시하였다.5 to 9, first, as indicated by ① in FIG. 5, in the data swap operation between the two memory layers L1 and L2, the memory cells of the bank in each of the two memory layers L1 and L2 A row in the array MCA in which data to be swapped is stored is selected ACT, and data of the selected row is transferred to a corresponding row buffer RB, respectively. Here, the time when a row is selected and data of the selected row is transferred to and stored in the row buffer RB is denoted by tRCD.

그리고 도 6에서 ②로 표시된 바와 같이, 스왑 버퍼(SB0, SB1)가 형성되지 않은 제2 메모리 레이어(L2)의 로우 버퍼(RB)에 저장된 데이터가 제1 TSV(TSV1)를 통해 제1 메모리 레이어(L1)의 스왑 버퍼(SB0)로 인가되어 저장된다. 제2 메모리 레이어(L2)의 로우 버퍼(RB)의 데이터가 스왑 버퍼(SB0)로 이동하였으므로, 제1 메모리 레이어(L1)의 로우 버퍼(RB)에 저장된 데이터는 도 7의 ③으로 표시된 바와 같이, 스왑 버퍼(SB0, SB1)를 거치지 않고 곧바로 제2 메모리 레이어(L2)의 로우 버퍼(RB)에 전달되어 저장된다.And as indicated by ② in FIG. 6 , data stored in the row buffer RB of the second memory layer L2 in which the swap buffers SB0 and SB1 are not formed is transferred to the first memory layer through the first TSV TSV1 . It is applied to the swap buffer SB0 of (L1) and stored. Since the data in the row buffer RB of the second memory layer L2 has moved to the swap buffer SB0, the data stored in the row buffer RB of the first memory layer L1 is as indicated by ③ in FIG. 7 . , is directly transferred to and stored in the row buffer RB of the second memory layer L2 without going through the swap buffers SB0 and SB1.

이후, 도 8에서 ④로 표시된 바와 같이, 스왑 버퍼(SB0)에 저장된 데이터가 제1 메모리 레이어(L1)의 로우 버퍼(RB)에 전달되어 저장되며, 이때, ⑤로 표시된 바와 같이, 제2 메모리 레이어(L2)의 로우 버퍼(RB)에 저장된 전송되지 않은 데이터가 제1 TSV(TSV1)를 통해 제1 메모리 레이어(L1)의 다른 스왑 버퍼(SB1)로 인가되어 저장될 수 있다. 즉 스왑 버퍼(SB0)에 저장된 데이터가 제1 메모리 레이어(L1)의 로우 버퍼(RB)에 저장되는 동작과 제2 메모리 레이어(L2)의 로우 버퍼(RB)에 저장된 데이터가 스왑 버퍼(SB1)로 인가되어 저장되는 동작은 함께 수행될 수 있다. 그리고 ⑤로 표시된 동작은 도 6의 ②와 동일한 동작으로, 이후로는 도 9에 도시된 바와 같이, 제1 및 제2 메모리 레이어(L1, L2)의 로우 버퍼(RB)에 저장된 데이터가 모두 스왑될 때까지 도 6 내지 도 8의 동작을 반복하여 수행한다.Thereafter, as indicated by ④ in FIG. 8 , data stored in the swap buffer SB0 is transferred to and stored in the row buffer RB of the first memory layer L1, and in this case, as indicated by ⑤, the second memory Untransmitted data stored in the row buffer RB of the layer L2 may be applied to and stored in another swap buffer SB1 of the first memory layer L1 through the first TSV TSV1 . That is, the data stored in the swap buffer SB0 is stored in the row buffer RB of the first memory layer L1 and the data stored in the row buffer RB of the second memory layer L2 is stored in the swap buffer SB1. An operation that is applied and stored may be performed together. And the operation indicated by ⑤ is the same operation as ② of FIG. 6 , and thereafter, as shown in FIG. 9 , all data stored in the row buffers RB of the first and second memory layers L1 and L2 are swapped. The operations of FIGS. 6 to 8 are repeatedly performed until the

결과적으로 초기 1회를 제외하면, 제2 메모리 레이어(L2)의 로우 버퍼(RB)에 저장된 데이터가 제1 TSV(TSV1)를 통해 제1 메모리 레이어(L1)의 스왑 버퍼(SB0, SB1)로 인가되어 저장되는 동작과 이전 스왑 버퍼(SB0, SB1)인가되어 저장된 데이터가 제1 메모리 레이어(L1)의 로우 버퍼(RB)에 전달되어 저장되는 동작이 함께 수행될 수 있어, 데이터 스왑 시간을 크게 저감시킬 수 있다.As a result, except for the first time, the data stored in the row buffer RB of the second memory layer L2 is transferred to the swap buffers SB0 and SB1 of the first memory layer L1 through the first TSV TSV1. The applied and stored operation and the previously applied and stored data of the swap buffers SB0 and SB1 are transferred to and stored in the row buffer RB of the first memory layer L1 can be performed together, thereby greatly increasing the data swap time can be reduced.

뿐만 아니라 상기한 데이터 스왑 동작은 다수의 메모리 레이어 그룹(MLG1, MLG2) 각각에서 독립적으로 수행될 수 있으므로, 데이터 스왑 시간을 더욱 크게 줄일 수 있어, 스택형 하이브리드 메모리 장치의 성능을 개선할 수 있다.In addition, since the data swap operation can be independently performed in each of the plurality of memory layer groups MLG1 and MLG2, the data swap time can be further reduced, thereby improving the performance of the stack type hybrid memory device.

본 발명에 따른 방법은 컴퓨터에서 실행시키기 위한 매체에 저장된 컴퓨터 프로그램으로 구현될 수 있다. 여기서 컴퓨터 판독가능 매체는 컴퓨터에 의해 액세스 될 수 있는 임의의 가용 매체일 수 있고, 또한 컴퓨터 저장 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함하며, ROM(판독 전용 메모리), RAM(랜덤 액세스 메모리), CD(컴팩트 디스크)-ROM, DVD(디지털 비디오 디스크)-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등을 포함할 수 있다.The method according to the present invention may be implemented as a computer program stored in a medium for execution by a computer. Here, the computer-readable medium may be any available medium that can be accessed by a computer, and may include all computer storage media. Computer storage media includes both volatile and nonvolatile, removable and non-removable media implemented in any method or technology for storage of information such as computer readable instructions, data structures, program modules or other data, and read dedicated memory), RAM (Random Access Memory), CD (Compact Disk)-ROM, DVD (Digital Video Disk)-ROM, magnetic tape, floppy disk, optical data storage, and the like.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.Although the present invention has been described with reference to the embodiment shown in the drawings, which is only exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.Accordingly, the true technical protection scope of the present invention should be defined by the technical spirit of the appended claims.

CL: 컨트롤 로직 레이어 L0 ~ L7: 메모리 레이어
VML: 휘발성 메모리 레이어 NVML: 비휘발성 메모리 레이어
TSV1, TSV2: 제1 및 제2 TSV CA: 채널 영역
BA: 뱅크 영역 IA: 인터커넥트 영역
MCA: 메모리 셀 어레이 RB: 로우 버퍼
SB0, SB1: 스왑 버퍼
CL: control logic layer L0 to L7: memory layer
VML: Volatile Memory Layer NVML: Non-Volatile Memory Layer
TSV1, TSV2: first and second TSV CA: channel region
BA: Bank Area IA: Interconnect Area
MCA: memory cell array RB: row buffer
SB0, SB1: swap buffer

Claims (15)

메모리 장치의 동작을 제어하는 컨트롤 로직 레이어;
적층되는 다수의 메모리 레이어를 각각 포함하고, 상기 컨트롤 로직 레이어 상에 적층되는 다수의 메모리 레이어 그룹;
상기 다수의 메모리 레이어 그룹 각각을 구분하여, 각 메모리 레이어 그룹 내에 포함된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제1 TSV; 및
상기 다수의 메모리 레이어 그룹을 구분하지 않고, 상기 컨트롤 로직 레이어로부터 적층된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제2 TSV를 포함하되,
상기 다수의 메모리 레이어 그룹은
동일한 메모리 레이어 그룹 내의 다수의 메모리 레이어에 저장된 데이터를 스왑하는 경우, 상기 다수의 제1 TSV를 통해 데이터를 전송하고,
서로 다른 메모리 레이어 그룹에 포함된 메모리 레이어에 저장된 데이터를 스왑하는 경우, 상기 다수의 제2 TSV를 통해 데이터를 전송하는 스택형 하이브리드 메모리 장치.
a control logic layer that controls the operation of the memory device;
a plurality of memory layer groups each including a plurality of stacked memory layers and stacked on the control logic layer;
a plurality of first TSVs formed by dividing each of the plurality of memory layer groups to penetrate a plurality of memory layers included in each memory layer group; and
a plurality of second TSVs formed through a plurality of memory layers stacked from the control logic layer without distinguishing the plurality of memory layer groups;
The plurality of memory layer groups are
When data stored in a plurality of memory layers in the same memory layer group is swapped, data is transmitted through the plurality of first TSVs;
A stack type hybrid memory device that transmits data through the plurality of second TSVs when data stored in memory layers included in different memory layer groups are swapped.
삭제delete 삭제delete 제1항에 있어서, 상기 다수의 메모리 레이어 그룹 각각은
적층되어 포함되는 상기 다수의 메모리 레이어 중 기지정된 메모리 레이어에 형성되어 스왑되는 데이터가 임시 저장되는 다수의 스왑 버퍼를 더 포함하는 스택형 하이브리드 메모리 장치.
The method of claim 1 , wherein each of the plurality of memory layer groups comprises:
The stacked hybrid memory device further comprising: a plurality of swap buffers formed in a predetermined memory layer among the plurality of memory layers stacked and included to temporarily store swapped data.
제4항에 있어서, 상기 다수의 메모리 레이어 그룹 각각은
상기 다수의 메모리 레이어 중 데이터를 스왑하는 제1 및 제2 메모리 레이어는 스왑될 데이터를 각각 선택하고, 제1 및 제2 메모리 레이어 중 상기 다수의 스왑 버퍼가 형성되지 않는 제2 메모리 레이어가 우선 선택된 데이터를 상기 다수의 제1 TSV를 통해 상기 제1 메모리 레이어의 상기 다수의 스왑 버퍼 중 하나로 전송하여 저장하며, 상기 제1 메모리 레이어는 상기 다수의 스왑 버퍼를 거치지 않고 상기 다수의 제1 TSV를 통해 상기 제2 메모리 레이어로 전송하여 저장하며, 상기 다수의 스왑 버퍼 중 하나에 저장된 데이터가 상기 제1 메모리 레이어에 저장되어 데이터 스왑이 수행되는 스택형 하이브리드 메모리 장치.
5. The method of claim 4, wherein each of the plurality of memory layer groups comprises:
The first and second memory layers for swapping data among the plurality of memory layers select data to be swapped, respectively, and the second memory layer in which the plurality of swap buffers are not formed among the first and second memory layers is first selected data is transferred to and stored in one of the plurality of swap buffers of the first memory layer through the plurality of first TSVs, wherein the first memory layer does not go through the plurality of swap buffers but through the plurality of first TSVs The stack-type hybrid memory device is transferred to and stored in the second memory layer, and data stored in one of the plurality of swap buffers is stored in the first memory layer to perform data swapping.
제5항에 있어서, 상기 다수의 메모리 레이어 그룹 각각은
상기 다수의 스왑 버퍼 중 하나에 저장된 데이터가 상기 제1 메모리 레이어에 저장되는 동안, 상기 제2 메모리 레이어에서 선택된 다른 데이터가 상기 다수의 제1 TSV를 통해 상기 제1 메모리 레이어의 다른 스왑 버퍼에 전송되어 저장되는 스택형 하이브리드 메모리 장치.
6. The method of claim 5, wherein each of the plurality of memory layer groups comprises:
While data stored in one of the plurality of swap buffers is stored in the first memory layer, other data selected in the second memory layer is transferred to another swap buffer of the first memory layer through the plurality of first TSVs A stacked hybrid memory device that is stored and stored.
제6항에 있어서, 상기 다수의 메모리 레이어 그룹 각각은
휘발성 메모리가 형성된 적어도 하나의 휘발성 메모리 레이어와 비휘발성 메모리가 형성된 적어도 하나의 비휘발성 메모리 레이어가 포함되는 스택형 하이브리드 메모리 장치.
7. The method of claim 6, wherein each of the plurality of memory layer groups comprises:
A stacked hybrid memory device comprising: at least one volatile memory layer in which a volatile memory is formed; and at least one nonvolatile memory layer in which a non-volatile memory is formed.
제7항에 있어서, 상기 다수의 스왑 버퍼는
상기 적어도 하나의 비휘발성 메모리 레이어에 형성되는 스택형 하이브리드 메모리 장치.
8. The method of claim 7, wherein the plurality of swap buffers are
A stacked hybrid memory device formed on the at least one non-volatile memory layer.
메모리 장치의 동작을 제어하는 컨트롤 로직 레이어 상에 각각 다수의 메모리 레이어를 각각 포함하여 적층되는 다수의 메모리 레이어 그룹과 상기 다수의 메모리 레이어 그룹 각각을 구분하여, 각 메모리 레이어 그룹 내에 포함된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제1 TSV 및 상기 다수의 메모리 레이어 그룹을 구분하지 않고, 상기 컨트롤 로직 레이어로부터 적층된 다수의 메모리 레이어를 관통하여 형성되는 다수의 제2 TSV를 포함하는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법에 있어서,
다수의 메모리 레이어 중 스왑할 데이터가 저장된 제1 및 제2 메모리 레이어를 선택하는 단계;
선택된 제1 및 제2 메모리 레이어 각각에서 스왑할 데이터를 선택하는 단계; 및
선택된 제1 및 제2 메모리 레이어가 동일 메모리 레이어 그룹 내의 메모리 레이어이면, 제1 및 제2 메모리 레이어 각각에서 선택된 데이터를 기지정된 순서로 상기 다수의 제1 TSV를 통해 전송하여 저장하는 단계를 포함하는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
A plurality of memory layer groups stacked on a control logic layer for controlling an operation of a memory device, each including a plurality of memory layers, and a plurality of memories included in each memory layer group by distinguishing each of the plurality of memory layer groups A stacked hybrid including a plurality of first TSVs formed through the layers and a plurality of second TSVs formed through a plurality of memory layers stacked from the control logic layer without distinguishing the plurality of memory layer groups A method for swapping data in a memory device, the method comprising:
selecting first and second memory layers in which data to be swapped is stored from among a plurality of memory layers;
selecting data to be swapped in each of the selected first and second memory layers; and
If the selected first and second memory layers are memory layers within the same memory layer group, transmitting and storing data selected from each of the first and second memory layers through the plurality of first TSVs in a predetermined order; Data swapping method of stacked hybrid memory device.
제9항에 있어서, 상기 데이터 스왑 방법은
선택된 제1 및 제2 메모리 레이어가 서로 다른 메모리 레이어 그룹 내의 메모리 레이어이면, 제1 및 제2 메모리 레이어 각각에서 선택된 데이터를 기지정된 순서로 상기 다수의 제2 TSV를 통해 전송하여 저장하는 단계를 더 포함하는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
10. The method of claim 9, wherein the data swap method
If the selected first and second memory layers are memory layers in different memory layer groups, transmitting and storing data selected in each of the first and second memory layers through the plurality of second TSVs in a predetermined order is further performed. A method of swapping data in a stackable hybrid memory device comprising:
제10항에 있어서, 상기 제1 메모리 레이어는
스왑되는 데이터가 임시 저장되는 다수의 스왑 버퍼가 형성되는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
11. The method of claim 10, wherein the first memory layer comprises:
A data swap method in a stacked hybrid memory device in which a plurality of swap buffers in which swapped data is temporarily stored are formed.
제11항에 있어서, 상기 다수의 제1 TSV를 통해 전송하여 저장하는 단계는
상기 제2 메모리 레이어에서 선택된 데이터가 상기 다수의 제1 TSV를 통해 상기 제1 메모리 레이어의 상기 다수의 스왑 버퍼 중 하나로 전송되어 저장되는 단계;
상기 제1 메모리 레이어의 데이터가 상기 다수의 스왑 버퍼를 거치지 않고 상기 다수의 제1 TSV를 통해 상기 제2 메모리 레이어로 전송되어 저장되는 단계; 및
상기 다수의 스왑 버퍼 중 하나에 저장된 데이터가 상기 제1 메모리 레이어에 저장되는 단계를 포함하는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
The method of claim 11, wherein the step of transmitting and storing the plurality of first TSVs comprises:
transmitting and storing data selected in the second memory layer to one of the plurality of swap buffers of the first memory layer through the plurality of first TSVs;
transmitting and storing data of the first memory layer to the second memory layer through the plurality of first TSVs without going through the plurality of swap buffers; and
and storing data stored in one of the plurality of swap buffers in the first memory layer.
제12항에 있어서, 상기 다수의 제1 TSV를 통해 전송하여 저장하는 단계는
상기 다수의 스왑 버퍼 중 하나에 저장된 데이터가 상기 제1 메모리 레이어에 저장되는 동안, 상기 제2 메모리 레이어에서 선택된 다른 데이터가 상기 다수의 제1 TSV를 통해 상기 제1 메모리 레이어의 다른 스왑 버퍼에 전송되어 저장되는 단계를 더 포함하는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
The method of claim 12, wherein the step of transmitting and storing the plurality of first TSVs comprises:
While data stored in one of the plurality of swap buffers is stored in the first memory layer, other data selected in the second memory layer is transferred to another swap buffer of the first memory layer through the plurality of first TSVs Data swapping method of a stacked hybrid memory device further comprising the step of being stored.
제11항에 있어서, 상기 다수의 메모리 레이어 그룹 각각은
휘발성 메모리가 형성된 적어도 하나의 휘발성 메모리 레이어와 비휘발성 메모리가 형성된 적어도 하나의 비휘발성 메모리 레이어가 포함되는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
The method of claim 11 , wherein each of the plurality of memory layer groups comprises:
A data swapping method of a stack type hybrid memory device, comprising at least one volatile memory layer having a volatile memory formed thereon and at least one nonvolatile memory layer having a nonvolatile memory formed thereon.
제14항에 있어서, 상기 다수의 스왑 버퍼는
상기 적어도 하나의 비휘발성 메모리 레이어에 형성되는 스택형 하이브리드 메모리 장치의 데이터 스왑 방법.
15. The method of claim 14, wherein the plurality of swap buffers
A data swapping method of a stacked hybrid memory device formed on the at least one non-volatile memory layer.
KR1020200169602A 2020-12-07 2020-12-07 Stacked hybrid memory device and method for swapping data thereof KR102439286B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200169602A KR102439286B1 (en) 2020-12-07 2020-12-07 Stacked hybrid memory device and method for swapping data thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200169602A KR102439286B1 (en) 2020-12-07 2020-12-07 Stacked hybrid memory device and method for swapping data thereof

Publications (2)

Publication Number Publication Date
KR20220080469A KR20220080469A (en) 2022-06-14
KR102439286B1 true KR102439286B1 (en) 2022-08-31

Family

ID=81980334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200169602A KR102439286B1 (en) 2020-12-07 2020-12-07 Stacked hybrid memory device and method for swapping data thereof

Country Status (1)

Country Link
KR (1) KR102439286B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116828866A (en) * 2023-06-07 2023-09-29 阿里巴巴达摩院(杭州)科技有限公司 Integrated circuit assembly, processor and system on chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051152A1 (en) * 2010-08-31 2012-03-01 Timothy Hollis Buffer die in stacks of memory dies and methods
US20120059984A1 (en) 2010-09-03 2012-03-08 Kang Uk-Song Semiconductor memory device
US20190272100A1 (en) 2016-07-26 2019-09-05 Samsung Electronics., Ltd. Stacked memory device and a memory chip including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847105B2 (en) * 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120051152A1 (en) * 2010-08-31 2012-03-01 Timothy Hollis Buffer die in stacks of memory dies and methods
US20120059984A1 (en) 2010-09-03 2012-03-08 Kang Uk-Song Semiconductor memory device
US20190272100A1 (en) 2016-07-26 2019-09-05 Samsung Electronics., Ltd. Stacked memory device and a memory chip including the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Li et al. STT-RAM based Energy-Efficiency Hybrid Cache for CMPs. 2011 IEEE/IFIP 19th International Conference on VLSI and System-on-Chip. 2011, pp. 31-36 (2011.11.18.)*

Also Published As

Publication number Publication date
KR20220080469A (en) 2022-06-14

Similar Documents

Publication Publication Date Title
US20210118864A1 (en) Non-Volatile Dynamic Random Access Memory
US10672456B2 (en) Three dimensional memory devices
US20200026648A1 (en) Memory Circuit and Cache Circuit Configuration
CN100383968C (en) Stacked semiconductor memory device
US7330368B2 (en) Three-dimensional semiconductor device provided with interchip interconnection selection means for electrically isolating interconnections other than selected interchip interconnections
WO2021173209A1 (en) High capacity memory module including wafer-section memory circuit
US20240099034A1 (en) Llc chip, cache system and method for reading and writing llc chip
US9047979B2 (en) Semiconductor device including plural chips stacked to each other
US8971108B2 (en) Semiconductor memory device and method for driving the same
TWI797314B (en) Memory system
KR102439286B1 (en) Stacked hybrid memory device and method for swapping data thereof
KR101598829B1 (en) Semiconductor package of stacked chips having an improved data bus structure semiconductor memory module and semiconductor memory system having the same
KR102605205B1 (en) Memory device and processing system
US9437259B2 (en) Memory system including memory chips having serially and parallel arranging input/output
CN216119560U (en) LLC chip and cache system
US20210034286A1 (en) Memory system for data swap and operating method thereof
US20240078195A1 (en) Systems, methods, and devices for advanced memory technology
TWI823326B (en) Method for accessing memory and memory device using the same
US10929300B2 (en) Semiconductor memory device for controlling an address for temperature management
US11955164B2 (en) Method for accessing memory and memory device using the same
US20240088084A1 (en) Tightly-coupled random access memory interface shim die
US20230298631A1 (en) Stacked semiconductor device
CN117095716A (en) Method for accessing memory and memory device using the same
CN114446334A (en) Stacked memory and manufacturing method thereof
CN117389459A (en) Memory, chip stacking structure, chip packaging structure and electronic equipment

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant