KR102438888B1 - 반도체 제조 장치용 부재 및 그 제조법 - Google Patents

반도체 제조 장치용 부재 및 그 제조법 Download PDF

Info

Publication number
KR102438888B1
KR102438888B1 KR1020197011052A KR20197011052A KR102438888B1 KR 102438888 B1 KR102438888 B1 KR 102438888B1 KR 1020197011052 A KR1020197011052 A KR 1020197011052A KR 20197011052 A KR20197011052 A KR 20197011052A KR 102438888 B1 KR102438888 B1 KR 102438888B1
Authority
KR
South Korea
Prior art keywords
plug
semiconductor manufacturing
manufacturing apparatus
dense layer
electrostatic chuck
Prior art date
Application number
KR1020197011052A
Other languages
English (en)
Other versions
KR20200019591A (ko
Inventor
히데아키 다카사키
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20200019591A publication Critical patent/KR20200019591A/ko
Application granted granted Critical
Publication of KR102438888B1 publication Critical patent/KR102438888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 제조 장치용 부재(10)에서는, 통기성 플러그(30)의 표면 중 적어도 접착층(38)과 접촉하는 부분이 조밀질층(36)이기 때문에, 접착제 슬러리가 통기성 플러그(30)에 스며들기 어렵다. 이 때문에, 통기성 플러그(30)에 마련된 조밀질층(36)과 플러그실(31)의 벽면 사이를, 세공측 공간(29)과 가스 공급 구멍측 공간(43)을 연통하는 간극이 생기지 않도록 접착층(38)으로 충전할 수 있어, 정전 척(20)측으로부터 냉각판(40)측까지 접착층(38)을 관통하는 간극이 생기는 것을 억제할 수 있다. 이렇게 하여, 반도체 제조 장치용 부재(10)에 있어서 웨이퍼(W)와의 사이에서 방전이 일어나는 것을 방지할 수 있다.

Description

반도체 제조 장치용 부재 및 그 제조법
본 발명은 반도체 제조 장치용 부재 및 그 제조법에 관한 것이다.
종래부터, 웨이퍼 배치면을 갖는 정전 척이 냉각판 상에 마련된 반도체 제조 장치용 부재가 알려져 있다. 이러한 반도체 제조 장치용 부재로서는, 정전 척에 배치한 웨이퍼로부터 열을 빼앗을 목적으로, 웨이퍼의 이면에 헬륨(He) 등의 백사이드 가스를 흐르게 하는 것도 알려져 있다. 이러한 반도체 제조 장치용 부재에 있어서, 냉각판 중 정전 척에 접합된 접합면으로부터 그 접합면과는 반대측의 면까지 관통하는 가스 공급 구멍과, 정전 척 중 가스 공급 구멍에 대향하는 면으로부터 웨이퍼 배치면을 향하여 형성된 스폿 페이싱 구멍과, 이 스폿 페이싱 구멍의 바닥면으로부터 웨이퍼 배치면까지 관통하는 세공과, 스폿 페이싱 구멍에 충전된 통기성 플러그를 구비한 것이 생각된다(예컨대 특허문헌 1 참조).
일본 특허 공개 제2013-232640호 공보
그런데, 스폿 페이싱 구멍에 통기성 플러그를 배치할 때, 통기성 플러그의 외주면에 접착제 슬러리를 도포한 후 스폿 페이싱 구멍에 삽입하는 경우가 있다. 그러나, 그 경우, 접착제 슬러리가 통기성 플러그의 외주면에 스며들어 통기성 플러그와 오목부 사이를 접착층으로 전부 충전할 수 없어, 정전 척측으로부터 냉각판측까지 접착층을 관통하는 간극이 생길 우려가 있다. 이러한 간극이 생기면, 사용 시에 이 간극을 통하여 웨이퍼와의 사이에서 방전이 일어나는 경우가 있다. 웨이퍼와의 사이에서 방전이 일어나면, 웨이퍼 상에 방전 흔적이 생겨, 파티클 등의 원인이 될 뿐만 아니라, 웨이퍼 상의 회로를 파괴하는 일도 있기 때문에, 바람직하지 못하다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 반도체 제조 장치용 부재에 있어서 웨이퍼와의 사이에서 방전이 일어나는 것을 방지하는 것을 주목적으로 한다.
본 발명의 반도체 제조 장치용 부재는,
웨이퍼 배치면을 가지고 두께 방향으로 관통하는 세공이 마련된 절연성의 정전 척과, 두께 방향으로 관통하는 가스 공급 구멍이 마련된 도전성의 냉각판이 접합된 반도체 제조 장치용 부재로서,
상기 정전 척 중 상기 웨이퍼 배치면과는 반대측의 면으로부터 상기 웨이퍼 배치면을 향하여 마련된 정전 척측 오목부 및 상기 냉각판 중 상기 정전 척에 대향하는 대향면으로부터 그 대향면과는 반대측의 면을 향하여 마련된 냉각판측 오목부 중 적어도 한쪽으로 구성되며, 상기 세공 및 상기 가스 공급 구멍과 연통하는 플러그실과,
상기 플러그실에 배치된 다공질이며 절연성의 통기성 플러그와,
상기 통기성 플러그의 표면을, 상기 세공에 대향하는 부분을 포함하며 상기 냉각판에 직접은 면하지 않는 세공측 표면과 상기 가스 공급 구멍에 대향하는 부분을 포함하는 가스 공급 구멍측 표면과 분리하도록, 상기 통기성 플러그의 표면에 마련된 환형의 조밀질층과,
상기 조밀질층과 상기 플러그실의 벽면 사이에 충전된 접착층,
을 구비한 것이다.
여기서, 「조밀질」이란, 통기성 플러그의 다공질 부분에 비해서 접착제 슬러리가 침투하기 어려울 정도의 치밀함을 갖는 것을 말한다. 또한, 접착제 슬러리가 침투하지 않을 정도의 치밀함을 가지면 더욱 좋다.
본 발명의 반도체 제조 장치용 부재에서는, 통기성 플러그의 표면 중 적어도 접착층과 접촉하는 부분이 조밀질층이기 때문에, 접착제 슬러리가 통기성 플러그에 스며들기 어렵다. 이 때문에, 통기성 플러그에 마련된 조밀질층과 플러그실의 벽면 사이를, 냉각판에 직접은 면하지 않는 세공측 공간과 가스 공급 구멍측 공간을 연통하는 간극이 생기지 않도록 접착층으로 충전할 수 있다. 즉, 정전 척측으로부터 냉각판측까지 접착층을 관통하는 간극이 생기는 것을 억제할 수 있다. 이렇게 하여, 반도체 제조 장치용 부재에 있어서 웨이퍼와의 사이에서 방전이 일어나는 것을 방지할 수 있다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 조밀질층은 내열 수지막으로 하여도 좋다. 이렇게 하면, 비교적 용이하게 조밀질층을 제작할 수 있다. 상기 내열 수지막은 불소계 수지막 또는 폴리이미드계 수지막으로 하여도 좋다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 조밀질층은 용사막(溶射膜)으로 하여도 좋다. 이렇게 하여도, 비교적 용이하게 조밀질층을 제작할 수 있다. 상기 용사막은 상기 통기성 플러그와 동일한 재질로 하여도 좋다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 플러그실은 적어도 상기 정전 척측 오목부를 가지고 있고, 상기 조밀질층은 상기 통기성 플러그의 측면 중 상기 정전 척측 오목부의 벽면에 면하는 위치에 마련되어 있어도 좋다. 이렇게 하면, 접착층은 통기성 플러그의 측면과 정전 척측 오목부의 벽면 사이에 환형으로 마련되기 때문에, 통기성 플러그가 안정된 상태로 플러그실에 고정된다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 플러그실은 상기 냉각판측 오목부로 구성되어 있어도 좋다.
본 발명의 반도체 제조 장치용 부재의 제조법은,
전술한 반도체 제조 장치용 부재를 제조하는 방법으로서,
(a) 서로 접합하기 전의 상기 정전 척과 상기 냉각판을 준비하며, 상기 플러그실에 배치되기 전이며 또한 상기 조밀질층이 마련되기 전의 상기 통기성 플러그를 준비하는 공정과,
(b) 상기 통기성 플러그에 상기 조밀질층을 마련한 후, 상기 통기성 플러그의 상기 조밀질층에 접착제 슬러리를 도포하고, 그 후, 상기 통기성 플러그를 이후에 플러그실이 되는 미리 정해진 부위에 배치하여 상기 조밀질층과 상기 부위의 벽면 사이의 상기 접착제 슬러리를 경화시킴으로써 상기 접착층을 형성하는 공정과,
(c) 상기 정전 척과 상기 냉각판을 서로 접합하는 공정,
을 포함하는 것이다.
본 발명의 반도체 제조 장치용 부재의 제조법에서는, 통기성 플러그의 표면에 조밀질층을 마련한 후, 통기성 플러그의 조밀질층에 접착제 슬러리를 도포하기 때문에, 접착제 슬러리가 통기성 플러그에 스며들기 어렵다. 이 때문에, 접착제 슬러리를 도포한 통기성 플러그를 이후에 플러그실이 되는 미리 정해진 부위에 배치하고, 반도체 제조 장치용 부재를 조립하였을 때, 통기성 플러그에 마련된 조밀질층과 플러그실의 벽면 사이는, 세공측 공간과 가스 공급 구멍측 공간을 연통하는 간극이 생기지 않도록 접착층으로 충전된다. 즉, 정전 척측으로부터 냉각판측까지 접착층을 관통하는 간극이 생기는 것을 억제할 수 있다. 이렇게 하여, 반도체 제조 장치용 부재에 있어서 웨이퍼와의 사이에서 방전이 일어나는 것을 방지할 수 있다.
도 1은 반도체 제조 장치용 부재(10)의 종단면도이다.
도 2는 도 1의 A부 확대도이다.
도 3은 도 2의 B-B 단면도이다.
도 4는 반도체 제조 장치용 부재(10)의 제조 공정도이다.
도 5는 반도체 제조 장치용 부재(10B)의 도 2에 대응하는 확대도이다.
도 6은 반도체 제조 장치용 부재(10C)의 도 2에 대응하는 확대도이다.
도 7은 반도체 제조 장치용 부재(110)의 도 2에 대응하는 확대도이다.
도 8은 반도체 제조 장치용 부재(210)의 도 2에 대응하는 확대도이다.
도 9는 비교형태의 반도체 제조 장치용 부재(60)에 있어서의 도 2에 대응하는 확대도이다.
도 10은 도 9의 C-C 단면도이다.
본 발명의 적합한 일실시형태에 대해서, 도면을 이용하여 설명한다. 도 1은 반도체 제조 장치용 부재(10)의 종단면도이고, 도 2는 도 1의 A부 확대도이고, 도 3은 도 2의 B-B 단면도[반도체 제조 장치용 부재(10)의 정면도(전체도)를 도 2의 B-B 절단선으로 절단하였을 때의 단면도]이다.
반도체 제조 장치용 부재(10)는, 웨이퍼 배치면(22)을 갖는 절연성의 정전 척(20)이 도전성의 냉각판(40) 위에 마련된 부재이다. 반도체 제조 장치용 부재(10)의 내부에는, 플러그실(31)이 마련되고, 절연 재료로 이루어지는 다공질의 통기성 플러그(30)가 배치되어 있다. 웨이퍼 배치면(22)에는, 플라즈마 처리가 실시되는 웨이퍼(W)가 배치된다.
정전 척(20)은, 알루미나 등의 세라믹스제의 치밀한 원반형의 부재이고, 도시하지 않는 정전 전극이 매설되어 있다. 정전 척(20)은, 스폿 페이싱 구멍(정전 척측 오목부)(26)과, 이 스폿 페이싱 구멍(26)에 연통하는 세공(28)을 가지고 있다. 스폿 페이싱 구멍(26)은, 웨이퍼 배치면(22)과 반대측의 면(24)으로부터 웨이퍼 배치면(22)을 향하여 형성되어 있다. 또한, 스폿 페이싱 구멍(26)의 내부 공간은, 원통 형태로 되어 있다. 세공(28)은, 스폿 페이싱 구멍(26)보다 소직경이고, 웨이퍼 배치면(22)으로부터 스폿 페이싱 구멍(26)의 상부 바닥(27)까지 관통하고 있다. 즉, 세공(28)은, 정전 척(20)을 두께 방향으로 관통하고 있다.
냉각판(40)은, 알루미늄 등의 금속제의 원반형의 부재이고, 가스 공급 구멍(42)을 가지고 있다. 이 가스 공급 구멍(42)은, 냉각판(40) 중 정전 척(20)에 대향하는 대향면(44)으로부터 그 대향면(44)과는 반대측의 면(46)까지 관통하고 있다. 가스 공급 구멍(42)은, 스폿 페이싱 구멍(26)에 대향하는 위치에 형성되어 있고, 가스 공급 구멍(42)은 스폿 페이싱 구멍(26)과 연통하고 있다.
플러그실(31)은, 스폿 페이싱 구멍(26)으로 형성되어 있다. 스폿 페이싱 구멍(26)은 세공(28) 및 가스 공급 구멍(42)과 연통하고 있기 때문에, 플러그실(31)도 세공(28) 및 가스 공급 구멍(42)과 연통하고 있다.
통기성 플러그(30)는, 다공질 재료제의 원기둥 부재이다. 통기성 플러그(30)로서는, 예컨대, 절연성의 세라믹스를 미세하게 부순 것을 통기성을 갖도록 무기 접착제로 굳힌 것이나, 세라믹스의 다공질체 등을 들 수 있다. 또한, 유리 파이버나, 내열성 테플론 수지 스폰지 등이어도 좋다. 세라믹스 다공질체가 매우 미세한 통기공을 형성하기 쉽기 때문에 바람직하다.
조밀질층(36)은, 통기성 플러그(30)의 표면을, 세공(28)에 대향하는 부분을 포함하여 냉각판(40)에 직접은 면하지 않는 세공측 표면(47)과 가스 공급 구멍(42)에 대향하는 부분을 포함하는 가스 공급 구멍측 표면(48)으로 분리하도록, 통기성 플러그(30)의 표면에 환형으로 마련되어 있다. 여기서는, 통기성 플러그(30)의 외주면(32)의 전체면을 조밀질층(36)으로 하였다. 조밀질층(36)은, 통기성 플러그(30)의 다공질 부분에 비해서 접착제 슬러리가 침투하기 어렵다. 조밀질층(36)은, 예컨대, 통기성 플러그(30)에 마련된 내열 수지막이나, 용사막 등이다. 내열 수지막을 밀착시키거나 용사막을 형성함으로써, 비교적 용이하게 조밀질층(36)을 제작할 수 있다. 내열 수지막으로서는, 테플론(테플론은 등록 상표)과 같은 불소계 수지막이나 폴리이미드계 수지막 등이 바람직하다. 이들은, 정전 척에 요구되는 200℃ 이상의 내열성을 가지고, 진공 하에서 이용하여도 가스가 생기기 어렵기 때문에 바람직하다. 용사막은 통기성 플러그(30)와 동일한 재질, 예컨대 통기성 플러그(30)가 알루미나인 경우에는 용사막도 알루미나로 하여도 좋다. 동일한 재질이면, 열 팽창차가 작아, 열 사이클을 받아도 양자 사이에서 크랙이나 박리 등이 생기기 어렵다. 조밀질층(36)의 두께는, 통기성 플러그(30)의 통기성을 크게 손상시키지 않을 정도가 바람직하고, 예컨대, 통기성 플러그(30)의 직경의 1/10 이하 등이 바람직하다.
접착층(38)은, 통기성 플러그(30)의 외주면(32)에 마련된 조밀질층(36)과 정전 척(20)에 마련된 스폿 페이싱 구멍(26)의 측면[플러그실(31)의 벽면](25) 사이에 충전되어 있다. 통기성 플러그(30)와 스폿 페이싱 구멍(26)은 접착층(38)을 통해 접착되어 있다. 여기서는, 접착층(38)은, 통기성 플러그(30)의 외주의 전체 둘레에 걸쳐 마련되어 있는 것으로 하였다. 이 접착층(38)에 의해, 통기성 플러그(30)의 주위의 공간은, 세공측 공간(29)과 가스 공급 구멍측 공간(43)으로 분리되고, 세공측 공간(29)이 냉각판(40)에 면하지 않게 되어 있다. 접착층(38)으로서는, 예컨대 에폭시계 접착제 등을 들 수 있다. 이들은, 정전 척에 요구되는 200℃ 이상의 내열성을 가지고, 진공 하에서 이용하여도 가스가 생기기 어렵기 때문에 바람직하다. 200℃ 이상의 내열성을 갖는 접착제는, 비교적 점도가 낮아, 조밀질층(36)이 없으면 통기성 플러그(30)의 내부에 침투하기 쉽다.
냉각판(40)과 정전 척(20)은, 절연성의 본딩 시트(50)를 통해 접합되어 있다. 본딩 시트(50) 중, 가스 공급 구멍(42)에 대향하는 부분에는 관통 구멍(52)이 뚫려 있다.
이러한 반도체 제조 장치용 부재(10)는, 도시하지 않는 챔버 내에 설치된다. 그리고, 웨이퍼 배치면(22)에 웨이퍼(W)를 배치하고, 도시하지 않는 정전 전극에 직류 전압을 인가하여 웨이퍼 배치면(22)에 웨이퍼(W)를 흡착시킨다. 또한, 챔버 내에 원료 가스를 도입하며 냉각판(40)에 플라즈마를 세우기 위한 RF 전압을 인가함으로써, 플라즈마를 발생시켜 웨이퍼(W)의 처리를 행한다. 이때, 가스 공급 구멍(42)에는, 가스 봄베(도시하지 않음)로부터 헬륨 등의 백사이드 가스가 도입된다. 백사이드 가스는, 가스 공급 구멍(42), 플러그실(31) 내의 통기성 플러그(30), 세공(28)을 통하여 웨이퍼(W)의 이면(54)에 공급된다.
다음에, 반도체 제조 장치용 부재(10)의 제조법의 일례에 대해서, 도 4에 기초하여 설명한다. 도 4는 반도체 제조 장치용 부재(10)의 제조 공정도이다. 먼저, 서로 접합하기 전의 정전 척(20) 및 냉각판(40)을 준비하며, 플러그실(31)에 배치되기 전이며 또한 조밀질층(36)이 마련되기 전의 통기성 플러그(30)를 준비한다[공정 (a)]. 다음에, 통기성 플러그(30)에 조밀질층(36)을 마련한 후, 그 조밀질층(36)에 접착제 슬러리(39)를 도포하고, 그 후, 통기성 플러그(30)를 이후에 플러그실(31)이 되는 스폿 페이싱 구멍(26)에 배치하여 조밀질층(36)과 스폿 페이싱 구멍(26)의 측면(25) 사이의 접착제 슬러리(39)를 경화시킴으로써 접착층(38)을 형성한다[공정 (b)]. 이어서, 정전 척(20)과 냉각판(40)을 본딩 시트(50)를 통해 서로 접합한다[공정 (c)]. 이렇게 하여 얻어진 반도체 제조 장치용 부재(10)에서는, 적어도 접착층(38)과 접촉하는 부분[접착층 접촉 부분(33)이라고 함]은 조밀질로 되어 있다.
조밀질층(36)을 마련하는 방법으로서는, 예컨대, 통기성 플러그(30)의 표면에 내열 수지제의 튜브나 시트를 씌워 열풍 가열이나 노내 가열에 의해 내열 수지막을 밀착시키는 방법이나, 통기성 플러그(30)의 표면에 용사에 의해 용사막을 형성하는 방법 등이 바람직하다. 통기성 플러그(30)의 표면에 고점도의 내열 수지 슬러리를 도포하여 내열 수지막을 밀착시키는 방법으로 하여도 좋지만, 내열 수지제의 튜브나 시트를 이용하는 방법이나 용사 쪽이 통기성 플러그(30)에 조밀질층(36)의 재료가 스며들기 어렵기 때문에, 바람직하다. 내열 수지제의 튜브나 시트는, 열 수축 튜브나 열 수축 시트이면, 보다 용이하게 통기성 플러그(30)의 외주면에 내열 수지막을 밀착시킬 수 있기 때문에 바람직하다. 내열 수지제의 튜브나 시트로서는, 테플론과 같은 불소계 수지제의 것이나 폴리이미드계 수지제의 것이 바람직하고, 불소계 수지제의 것이 보다 바람직하다. 용사재로서는, 통기성 플러그(30)와 동일한 재질, 예컨대 통기성 플러그(30)가 알루미나인 경우에는 용사막도 알루미나로 하여도 좋다. 접착제 슬러리(39)로서는, 예컨대 에폭시계 접착제 등을 들 수 있다.
이상 설명한 본 실시형태의 반도체 제조 장치용 부재(10)에 따르면, 통기성 플러그(30)의 표면 중 적어도 접착층(38)과 접촉하는 부분이 조밀질층(36)이기 때문에, 접착제 슬러리가 통기성 플러그(30)에 스며들기 어렵다. 이 때문에, 통기성 플러그(30)에 마련된 조밀질층(36)과 플러그실(31)의 벽면 사이를, 냉각판(40)에 직접은 면하지 않는 세공측 공간(29)과 가스 공급 구멍측 공간(43)을 연통하는 간극이 생기지 않도록 접착층(38)으로 충전할 수 있다. 즉, 정전 척(20)측으로부터 냉각판(40)측까지 접착층(38)을 관통하는 간극이 생기는 것을 억제할 수 있어, 방전 경로가 접착층(38)으로 차단된다. 이렇게 하여, 반도체 제조 장치용 부재(10)에 있어서 웨이퍼(W)와의 사이에서 방전이 일어나는 것을 방지할 수 있다.
또한, 본 실시형태의 반도체 제조 장치용 부재(10)의 제조법에 따르면, 통기성 플러그(30)의 표면 중 적어도 접착층(38)과 접촉하는 부분에 조밀질층(36)을 마련한 후, 조밀질층(36)에 접착제 슬러리(39)를 도포하기 때문에, 접착제 슬러리(39)가 통기성 플러그(30)에 스며들기 어렵다. 이 때문에, 접착제 슬러리(39)를 도포한 통기성 플러그(30)를 이후에 플러그실(31)이 되는 스폿 페이싱 구멍(26)에 배치하여, 반도체 제조 장치용 부재(10)를 조립하였을 때, 통기성 플러그(30)에 마련된 조밀질층(36)과 플러그실(31)의 벽면 사이는, 세공측 공간(29)과 가스 공급 구멍측 공간(43)을 연통하는 간극이 생기지 않도록 접착층(38)으로 충전된다. 즉, 정전 척(20)측으로부터 냉각판(40)측까지 접착층(38)을 관통하는 간극이 생기는 것을 억제할 수 있다. 이렇게 하여, 반도체 제조 장치용 부재(10)에 있어서 웨이퍼(W)와의 사이에서 방전이 일어나는 것을 방지할 수 있다.
또한, 본 발명은 전술한 실시형태에 조금도 한정되는 일은 없고, 본 발명의 기술적 범위에 속하는 한 여러 가지의 양태로 실시할 수 있는 것은 물론이다.
예컨대, 전술한 실시형태에서는, 조밀질층(36)은, 통기성 플러그(30)의 외주면(32)에 마련되어 있는 것으로 하였지만, 도 5에 나타내는 바와 같이 통기성 플러그(30)의 상면(34)에 마련되어 있어도 좋다. 도 5는 반도체 제조 장치용 부재(10)의 별도예인 반도체 제조 장치용 부재(10B)의 도 2에 대응하는 확대도이다. 도 5에 있어서, 반도체 제조 장치용 부재(10)와 동일한 구성에 대해서는, 동일한 부호를 붙이고 설명을 생략한다(이하의 별도예에서도 동일하게 함). 여기서는, 조밀질층(36B)은 통기성 플러그(30)의 상면(34)에, 세공(28)에 대향하는 부분을 둘러싸도록 환형으로 마련되어 있다. 접착층(38B)은, 통기성 플러그(30)의 상면(34)에 마련된 조밀질층(36B)과 정전 척(20)에 마련된 스폿 페이싱 구멍(26)의 상부 바닥[플러그실(31)의 벽면](27) 사이에 충전되어 있다. 이 접착층(38B)에 의해, 통기성 플러그(30)의 주위의 공간은, 세공측 공간(29)과 가스 공급 구멍측 공간(43)으로 분리되고, 세공측 공간(29)이나 세공측 표면(47)이 냉각판(40)에 면하지 않게 되어 있다. 이러한 반도체 제조 장치용 부재(10B)여도, 전술한 실시형태와 마찬가지로, 웨이퍼와의 사이에서 방전이 일어나는 것을 방지할 수 있다.
예컨대, 전술한 실시형태에서는, 조밀질층(36)은, 통기성 플러그(30)의 외주면(32)에 마련되어 있는 것으로 하였지만, 도 6에 나타내는 바와 같이 통기성 플러그(30)의 하면(35)에 마련되어 있어도 좋다. 도 6은 반도체 제조 장치용 부재(10)의 별도예인 반도체 제조 장치용 부재(10C)의 도 2에 대응하는 확대도이다. 여기서는, 조밀질층(36C)은 통기성 플러그(30)의 하면(35)에, 가스 공급 구멍(42)에 대향하는 부분을 둘러싸도록 환형으로 마련되어 있다. 접착층(38C)은, 통기성 플러그(30)의 하면(35)에 마련된 조밀질층(36C)과 냉각판(40)의 대향면[플러그실(31)의 벽면](44) 사이에 충전되어 있다. 이 접착층(38C)에 의해, 통기성 플러그(30)의 주위의 공간은, 세공측 공간(29)과 가스 공급 구멍측 공간(43)으로 분리되어 있다. 세공측 공간(29)과 냉각판(40) 사이에는 절연성의 본딩 시트(50)가 마련되어 있기 때문에, 세공측 공간(29)이나 세공측 표면(47)은 냉각판(40)에 직접은 면하지 않는다. 이러한 반도체 제조 장치용 부재(10C)여도, 전술한 실시형태와 마찬가지로, 웨이퍼와의 사이에서 방전이 일어나는 것을 방지할 수 있다.
예컨대, 전술한 실시형태에서는, 플러그실(31)은, 정전 척(20)에 마련된 스폿 페이싱 구멍(26)으로 구성되어 있는 것으로 하였지만, 도 7에 나타내는 바와 같이 정전 척(20)에 마련된 스폿 페이싱 구멍(26) 및 냉각판(140)에 마련된 스폿 페이싱 구멍(냉각판측 오목부)(148)으로 구성되어 있어도 좋다. 도 7은 반도체 제조 장치용 부재(10)의 별도예인 반도체 제조 장치용 부재(110)의 도 2에 대응하는 확대도이다. 이러한 반도체 제조 장치용 부재(110)여도, 전술한 실시형태와 마찬가지로, 웨이퍼와의 사이에서 방전이 일어나는 것을 방지할 수 있다. 반도체 제조 장치용 부재(110)에 있어서, 조밀질층(36) 및 접착층(38)은, 도 5에 나타내는 별도예의 것과 같이 통기성 플러그(30)의 상면(34)에 마련되어 있어도 좋다.
예컨대, 전술한 실시형태에서는, 플러그실(31)은, 정전 척(20)에 마련된 스폿 페이싱 구멍(26)으로 구성되어 있는 것으로 하였지만, 도 8에 나타내는 바와 같이 정전 척(20)에 마련된 스폿 페이싱 구멍(26) 대신에, 냉각판(140)에 마련된 스폿 페이싱 구멍(148)으로 구성되어 있어도 좋다. 도 8은 반도체 제조 장치용 부재(10)의 별도예인 반도체 제조 장치용 부재(210)의 도 2에 대응하는 확대도이다. 이 반도체 제조 장치용 부재(210)에서는, 조밀질층(36B)은 통기성 플러그(30)의 상면(34)에, 세공(228)에 대향하는 부분을 둘러싸도록 환형으로 마련되어 있다. 접착층(38B)은, 통기성 플러그(30)의 상면(34)에 마련된 조밀질층(36)과 정전 척(220)의 웨이퍼 배치면(222)과 반대측의 면[플러그실(31)의 벽면](224) 사이에 충전되어 있다. 이 접착층(38B)에 의해, 통기성 플러그(30)의 주위의 공간은, 세공측 공간(29)과 가스 공급 구멍측 공간(43)으로 분리되고, 세공측 공간(29)이나 세공측 표면(47)이 냉각판(140)에 면하지 않게 되어 있다. 이러한 반도체 제조 장치용 부재(210)여도, 전술한 실시형태와 마찬가지로, 웨이퍼와의 사이에서 방전이 일어나는 것을 방지할 수 있다. 또한, 도 8에서는, 냉각판(140)과 정전 척(220)의 접합부 이외의 부분에도 면(224) 상에 절연성의 본딩 시트(50)가 마련되어 있는 것으로 하였지만, 이 부분의 본딩 시트(50)를 생략하여도 좋다.
예컨대, 전술한 실시형태에서는, 통기성 플러그(30)의 외주면(32)의 전체면을 조밀질층(36)으로 하였지만, 통기성 플러그(30)의 표면 중, 적어도 접착층(38)과 접촉하는 부분이 조밀질층(36)이면 좋고, 접착층(38)과 대향하는 면만을 조밀질층(36)으로 하여도 좋다. 또한, 통기성 플러그(30)의 외주면(32)의 전체면을 조밀질층(36)으로 하였지만, 통기성 플러그(30)의 표면 중, 적어도 접착제 슬러리(39)와 접촉하는 부분을 조밀질층(36)으로 하면 좋고, 접착제 슬러리(39)와 접촉하는 면만을 조밀질층(36)으로 하여도 좋다. 이렇게 하여도, 정전 척(20)측으로부터 냉각판(40)측까지 접착층(38)을 관통하는 간극이 생기는 것을 억제할 수 있다. 또한, 통기성 플러그(30)의 상면(34)이나 하면(35)에도, 세공(28)이나 가스 공급 구멍(42)에 대향하는 부분을 제외하고, 조밀질층을 마련하여도 좋다. 이러한 것에서는, 조밀질층의 부분이 많아지기 때문에 통기성이 약간 뒤떨어지는 경우도 있지만, 이 조밀질층 상에도 접착층을 마련함으로써, 정전 척(20)측으로부터 냉각판(40)측까지 접착층(38)을 관통하는 간극이 생기는 것을 더욱 억제할 수 있다. 이러한 양태는, 전술한 도 5∼8의 별도예에도 적용할 수 있다(이하 동일하게 함).
예컨대, 전술한 실시형태에서는, 조밀질층(36)은, 통기성 플러그(30)에 마련된 조밀질의 막으로 하였지만, 통기성 플러그(30)를 제작할 때에, 접착층 접촉 부분(33)의 기공 직경이 작고, 접착층 접촉 부분(33) 이외의 부분의 기공 직경이 커지도록 하여도 좋다. 예컨대, 무기 재료 등의 골재와 수지 등의 구멍 제조재를 포함하는 배토를 준비하고, 접착층 접촉 부분(33)에 입경이 작은 구멍 제조재를 포함하는(또는 구멍 제조재를 포함하지 않는) 배토가, 그 이외의 부분에 입경이 큰 구멍 제조재를 포함하는 배토가, 각각 배치되도록 성형하여, 소성한 것으로 하여도 좋다. 이렇게 하면, 소성에 의해 구멍 제조재가 소실되어, 접착층 접촉 부분(33)에 기공경이 작은 조밀질의 층이 형성되고, 그 외의 부분에 기공경이 큰 다공질 부분이 형성된 통기성 플러그(30)가 된다. 이와 같이, 조밀질층(36)은, 다공질 부분과의 일체 성형이나 일체 소성에 의해서도 마련할 수 있다.
예컨대, 전술한 실시형태에서는, 오목부로서 스폿 페이싱 구멍(나중에 구멍을 뚫은 것)을 예시하였지만, 특별히 스폿 페이싱 구멍에 한정되는 것이 아니다. 예컨대 정전 척의 성형체를 제작할 때에 그 성형체가 오목부를 갖도록 성형하고, 그 후 소성하여 세라믹으로 하여도 좋다. 또는, 냉각판을 금형으로 주조하여 제작하는 경우에는 그 주조한 냉각판이 오목부를 갖는 것 같은 금형을 사용하여도 좋다.
전술한 실시형태와의 비교를 위해, 조밀질층(36)이 마련되어 있지 않은 반도체 제조 장치용 부재를 이용한 경우(비교형태라고 함)에 대해서, 도 9, 10을 이용하여 설명한다. 도 9는 비교형태의 반도체 제조 장치용 부재(60)에 있어서의 도 2에 대응하는 확대도, 도 10은 도 9의 C-C 단면도이다. 또한, 반도체 제조 장치용 부재(10)와 동일한 구성에 대해서는 동일한 부호를 이용하여 설명한다. 비교형태의 반도체 제조 장치용 부재(60)에서는, 통기성 플러그(30)의 외주면(32)에 조밀질층(36)이 마련되어 있지 않다. 이 때문에, 통기성 플러그(30)를 스폿 페이싱 구멍(26)에 삽입하였을 때는 외주면(32)과 스폿 페이싱 구멍(26) 사이가 접착제 슬러리로 전부 충전되어 있어도, 그 후 접착제 슬러리가 통기성 플러그(30)에 스며들어, 스폿 페이싱 구멍(26)과의 사이에 접착제 슬러리로 충전되어 있지 않은 부분이 생기는 경우가 있다. 이 상태로 접착제 슬러리가 경화하면, 통기성 플러그(30)와 스폿 페이싱 구멍(26) 사이를 접착층(38)으로 전부 충전할 수 없어, 정전 척(20)측으로부터 냉각판(40)측까지 접착층(38)을 관통하는 간극(S)이 생길 우려가 있다. 이러한 간극(S)이 생기면, 사용 시에 이 간극(S)을 통하여, 냉각판(40)과 웨이퍼(W) 사이에서 방전 경로(R)(점선 참조) 등을 따른 방전이 일어나는 경우가 있다. 웨이퍼(W)와의 사이에서 방전이 일어나면, 웨이퍼(W) 상에 방전 흔적이 생겨, 파티클 등의 원인이 될 뿐만 아니라, 웨이퍼(W) 상의 회로를 파괴하는 일도 있기 때문에, 바람직하지 못하다. 전술한 실시형태에서는, 방전 경로(R)가 접착층(38)으로 차단되어 있기 때문에, 방전이 일어나는 것을 방지할 수 있다.
본 출원은 2017년 7월 6일에 출원된 일본국 특허 출원 제2017-132363호를 우선권 주장의 기초로 하고 있으며, 인용에 의해 그 내용의 전부가 본 명세서에 포함된다.
본 발명은 반도체 제조 장치에 이용 가능하다.
10, 10B, 10C, 60, 110, 210 반도체 제조 장치용 부재, 20, 220 정전 척, 22, 222 웨이퍼 배치면, 24, 224 면, 25 측면, 26 스폿 페이싱 구멍, 27 상부 바닥, 28, 228 세공, 29 세공측 공간, 30 통기성 플러그, 31 플러그실, 32 외주면, 33 접착층 접촉 부분, 34 상면, 35 하면, 36, 36B, 36C 조밀질층, 38, 38B, 38C 접착층, 39 접착제 슬러리, 40, 140 냉각판, 42, 142 가스 공급 구멍, 43 가스 공급 구멍측 공간, 44 대향면, 46 면, 47 세공측 표면, 48 가스 공급 구멍측 표면, 50 본딩 시트, 52 관통 구멍, 54 이면, 147 측면, 148 스폿 페이싱 구멍, R 방전 경로, S 간극, W 웨이퍼.

Claims (9)

  1. 웨이퍼 배치면을 가지고 두께 방향으로 관통하는 세공이 마련된 절연성의 정전 척과, 두께 방향으로 관통하는 가스 공급 구멍이 마련된 도전성의 냉각판이 접합된 반도체 제조 장치용 부재로서,
    상기 정전 척 중 상기 웨이퍼 배치면과는 반대측의 면으로부터 상기 웨이퍼 배치면을 향하여 마련된 정전 척측 오목부 및 상기 냉각판 중 상기 정전 척과 대향하는 대향면으로부터 그 대향면과는 반대측의 면을 향하여 마련된 냉각판측 오목부 중 적어도 한쪽으로 구성되며, 상기 세공 및 상기 가스 공급 구멍과 연통하는 플러그실과,
    상기 플러그실에 배치된 다공질이며 절연성의 통기성 플러그와,
    상기 통기성 플러그의 표면을, 상기 세공에 대향하는 부분을 포함하며 상기 냉각판에 직접은 면하지 않는 세공측 표면과 상기 가스 공급 구멍에 대향하는 부분을 포함하는 가스 공급 구멍측 표면과 분리하도록, 상기 통기성 플러그의 표면에 마련된 환형의 조밀질층과,
    상기 조밀질층과 상기 플러그실의 벽면 사이에 충전된 접착층
    을 포함하며,
    상기 접착층은 상기 세공측 표면과 상기 세공측 표면에 대향하는 상기 접착층의 표면 사이에 공간을 형성하는 것인, 반도체 제조 장치용 부재.
  2. 제1항에 있어서, 상기 조밀질층은 내열 수지막인 것인, 반도체 제조 장치용 부재.
  3. 제2항에 있어서, 상기 내열 수지막은 불소계 수지막 또는 폴리이미드계 수지막인 것인, 반도체 제조 장치용 부재.
  4. 제1항에 있어서, 상기 조밀질층은 용사막(溶射膜)인 것인, 반도체 제조 장치용 부재.
  5. 제4항에 있어서, 상기 용사막은 상기 통기성 플러그와 동일한 재질인 것인, 반도체 제조 장치용 부재.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 플러그실은 적어도 상기 정전 척측 오목부를 가지고 있고,
    상기 조밀질층은 상기 통기성 플러그의 측면 중 상기 정전 척측 오목부의 벽면에 면하는 위치에 마련되어 있는 것인, 반도체 제조 장치용 부재.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 플러그실은 상기 냉각판측 오목부로 구성되어 있는 것인, 반도체 제조 장치용 부재.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 통기성 플러그는 다공질 재료제의 원기둥 부재인 것인, 반도체 제조 장치용 부재.
  9. 제1항 내지 제5항 중 어느 한 항에 기재된 반도체 제조 장치용 부재를 제조하는 방법으로서,
    (a) 서로 접합하기 전의 상기 정전 척과 상기 냉각판을 준비하며, 상기 플러그실에 배치되기 전이며 또한 상기 조밀질층이 마련되기 전의 상기 통기성 플러그를 준비하는 공정과,
    (b) 상기 통기성 플러그에 상기 조밀질층을 마련한 후, 상기 통기성 플러그의 상기 조밀질층에 접착제 슬러리를 도포하고, 그 후, 상기 통기성 플러그를 이후에 플러그실이 되는 미리 정해진 부위에 배치하여 상기 조밀질층과 상기 부위의 벽면 사이의 상기 접착제 슬러리를 경화시킴으로써 상기 접착층을 형성하는 공정과,
    (c) 상기 정전 척과 상기 냉각판을 서로 접합하는 공정
    을 포함하는 반도체 제조 장치용 부재의 제조법.
KR1020197011052A 2017-07-06 2018-06-13 반도체 제조 장치용 부재 및 그 제조법 KR102438888B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017132363 2017-07-06
JPJP-P-2017-132363 2017-07-06
PCT/JP2018/022504 WO2019009028A1 (ja) 2017-07-06 2018-06-13 半導体製造装置用部材及びその製法

Publications (2)

Publication Number Publication Date
KR20200019591A KR20200019591A (ko) 2020-02-24
KR102438888B1 true KR102438888B1 (ko) 2022-08-31

Family

ID=64950038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011052A KR102438888B1 (ko) 2017-07-06 2018-06-13 반도체 제조 장치용 부재 및 그 제조법

Country Status (6)

Country Link
US (1) US11424150B2 (ko)
JP (1) JP6621548B2 (ko)
KR (1) KR102438888B1 (ko)
CN (1) CN109891572B (ko)
TW (1) TWI744535B (ko)
WO (1) WO2019009028A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767598A (zh) * 2018-07-27 2020-02-07 北京北方华创微电子装备有限公司 卡盘装置及半导体加工设备
CN111668148A (zh) * 2019-03-05 2020-09-15 Toto株式会社 静电吸盘及处理装置
JP7433857B2 (ja) * 2019-11-25 2024-02-20 京セラ株式会社 試料保持具
JP7394661B2 (ja) * 2020-03-09 2023-12-08 東京エレクトロン株式会社 基板処理装置
JP2023542270A (ja) * 2021-02-17 2023-10-06 アプライド マテリアルズ インコーポレイテッド 多孔性プラグ結合
WO2024009768A1 (ja) * 2022-07-07 2024-01-11 日本特殊陶業株式会社 保持装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232641A (ja) * 2012-04-27 2013-11-14 Ngk Insulators Ltd 半導体製造装置用部材
US20160276198A1 (en) * 2013-03-29 2016-09-22 Toto Ltd. Electrostatic chuck
JP2016225616A (ja) 2015-05-29 2016-12-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 多層セラミック製造技術を使用した発光阻止

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI443735B (zh) * 2006-01-20 2014-07-01 Tokyo Electron Ltd Plasma processing device
US20080254220A1 (en) * 2006-01-20 2008-10-16 Tokyo Electron Limited Plasma processing apparatus
JP5449750B2 (ja) * 2008-11-19 2014-03-19 株式会社日本セラテック 静電チャックおよびその製造方法
WO2012077547A1 (ja) * 2010-12-09 2012-06-14 東京エレクトロン株式会社 ロードロック装置
JP6005579B2 (ja) 2012-04-27 2016-10-12 日本碍子株式会社 半導体製造装置用部材
JP6865145B2 (ja) * 2016-12-16 2021-04-28 日本特殊陶業株式会社 保持装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232641A (ja) * 2012-04-27 2013-11-14 Ngk Insulators Ltd 半導体製造装置用部材
US20160276198A1 (en) * 2013-03-29 2016-09-22 Toto Ltd. Electrostatic chuck
JP2016225616A (ja) 2015-05-29 2016-12-28 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 多層セラミック製造技術を使用した発光阻止

Also Published As

Publication number Publication date
WO2019009028A1 (ja) 2019-01-10
JP6621548B2 (ja) 2019-12-18
CN109891572B (zh) 2023-08-15
KR20200019591A (ko) 2020-02-24
TWI744535B (zh) 2021-11-01
US20190252231A1 (en) 2019-08-15
US11424150B2 (en) 2022-08-23
CN109891572A (zh) 2019-06-14
TW201917816A (zh) 2019-05-01
JPWO2019009028A1 (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102438888B1 (ko) 반도체 제조 장치용 부재 및 그 제조법
JP5633766B2 (ja) 静電チャック
JP6005579B2 (ja) 半導体製造装置用部材
JP7149914B2 (ja) 半導体製造装置用部材
KR101364656B1 (ko) 정전 척
JP6865145B2 (ja) 保持装置
KR101429591B1 (ko) 정전 척
JP5956379B2 (ja) 半導体製造装置用部材
JP6634315B2 (ja) 保持装置および保持装置の製造方法
TWI718133B (zh) 靜電夾盤裝置
JP6715762B2 (ja) 接合体の製造方法
JP2005268654A (ja) 静電チャック
KR20160130760A (ko) 접합체의 제조 방법 및 접합체
KR20220112664A (ko) 반도체 제조 장치용 부재 및 플러그
JP7319158B2 (ja) 保持装置
JP7283872B2 (ja) 保持装置
JP2023106929A (ja) 半導体製造装置用部材
JP2022146276A (ja) セラミックス部材
US20210398840A1 (en) Wafer placement table
JP2023092822A (ja) 半導体製造装置用部材
TW202316591A (zh) 半導體製造裝置用構件
JP2012028539A (ja) セラミックス接合体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant