KR102437880B1 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR102437880B1 KR102437880B1 KR1020170172493A KR20170172493A KR102437880B1 KR 102437880 B1 KR102437880 B1 KR 102437880B1 KR 1020170172493 A KR1020170172493 A KR 1020170172493A KR 20170172493 A KR20170172493 A KR 20170172493A KR 102437880 B1 KR102437880 B1 KR 102437880B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- disposed
- sensing transistor
- pixels
- sensing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/854—Arrangements for extracting light from the devices comprising scattering means
-
- H01L51/5268—
-
- H01L27/322—
-
- H01L27/3246—
-
- H01L27/3262—
-
- H01L27/3265—
-
- H01L51/5271—
-
- H01L51/5284—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/85—Arrangements for extracting light from the devices
- H10K50/856—Arrangements for extracting light from the devices comprising reflective means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Abstract
본 발명은 표시 장치에 관한 것으로서, 본 발명에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역을 포함하는 기판, 표시 영역 중 복수의 화소 사이에 배치되는 감지 트랜지스터, 감지 트랜지스터 상에서 감지 트랜지스터와 중첩하여 배치되며, 복수의 홀을 포함하는 구조물을 포함함으로써, 특정 파장 대역에 대응되는 광에 의하여 감지 트랜지스터가 효과적으로 턴온될 수 있다.The present invention relates to a display device, wherein the display device includes a substrate including a display region in which a plurality of pixels are defined, a sensing transistor disposed between a plurality of pixels in the display region, and a sensing transistor overlapping the sensing transistor on the sensing transistor. The sensing transistor may be effectively turned on by light corresponding to a specific wavelength band by including a structure including a plurality of holes.
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 표시 장치 외부로부터 입사되는 광 중 특정 파장 대역의 광만을 증폭시켜 트랜지스터의 광 감지가 개선된 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device in which light sensing by a transistor is improved by amplifying only light of a specific wavelength band among light incident from outside the display device.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시 장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.Recently, as we enter the information age in earnest, the field of display that visually expresses electrical information signals has developed rapidly. Device) has been developed and is rapidly replacing the existing cathode ray tube (CRT).
이와 같은 평판 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED), 전기 영동 표시 장치(EPD), 플라즈마 표시 장치(PDP) 및 전기 습윤 표시 장치(EWD) 등을 들 수 있다. Specific examples of the flat panel display include a liquid crystal display (LCD), an organic light emitting display (OLED), an electrophoretic display (EPD), a plasma display (PDP), and an electrowetting display (EWD). have.
표시 장치의 영상이 표시되는 표시 영역에는 복수의 화소가 정의된다. 복수의 화소 중 일부 화소의 사이에는 광을 감지하는 감지 트랜지스터가 배치될 수 있다. 감지 트랜지스터는 표시 장치의 외부로부터 입사되는 광을 감지할 수 있다. 감지 트랜지스터에 의하여 특정 단파장 대역의 레이저가 감지될 경우, 표시 영역 중 레이저를 감지한 감지 트랜지스터가 배치된 영역에는 특정 이미지가 표시될 수 있다. A plurality of pixels are defined in a display area in which an image of the display device is displayed. A sensing transistor for sensing light may be disposed between some of the plurality of pixels. The sensing transistor may detect light incident from the outside of the display device. When a laser of a specific short wavelength band is sensed by the sensing transistor, a specific image may be displayed in an area in which the sensing transistor sensing the laser is disposed in the display area.
이때, 표시 장치의 외부에서는 단파장 대역의 레이저 이외의 다양한 파장 대역의 광이 입사될 수 있다. 예를 들면, 감지 트랜지스터에는 자연광 등이 입사될 수 있고, 감지 트랜지스터는 레이저의 단파장 대역과 상이한 파장 대역의 광을 감지할 수도 있다. 레이저와 상이한 파장 대역의 광은 노이즈일 수 있다. 감지 트랜지스터에 레이저가 아닌 노이즈에 대응되는 광이 입사될 경우, 감지 트랜지스터는 노이즈를 감지하여, 표시 영역에는 특정 이미지가 원치 않게 표시될 수 있어 문제된다.In this case, light of various wavelength bands other than the laser of the short wavelength band may be incident from the outside of the display device. For example, natural light may be incident on the sensing transistor, and the sensing transistor may sense light of a wavelength band different from the short wavelength band of the laser. Light of a wavelength band different from that of the laser may be noise. When a light corresponding to noise, not a laser, is incident on the sensing transistor, the sensing transistor detects the noise, and a specific image may be undesirably displayed on the display area, which is a problem.
본 발명이 해결하고자 하는 과제는 감지 트랜지스터의 상부에 슬릿 형상의 복수의 홀을 포함하는 구조물이 배치되어, 표시 장치의 외부에서 구조물을 통하여 감지 트랜지스터로 입사되는 광 중 특정 파장 대역의 광만을 증폭시키는 표시 장치를 제공하는 것이다.The problem to be solved by the present invention is that a structure including a plurality of slit-shaped holes is disposed on an upper portion of a sensing transistor to amplify only light of a specific wavelength band among light incident to the sensing transistor through the structure from the outside of the display device. To provide a display device.
본 발명이 해결하고자 하는 다른 과제는 복수의 홀을 통과한 광 중 특정 파장 대역의 광이 보강 간섭될 수 있도록 구조물이 포함하는 슬릿 형상의 복수의 홀 중 인접한 홀 사이의 거리가 설정됨으로써, 감지 트랜지스터로 입사되는 광 중 특정 파장 대역에 대응하는 광을 증폭시키는 표시 장치를 제공하는 것이다.Another problem to be solved by the present invention is that the distance between adjacent holes among the plurality of slit-shaped holes included in the structure is set so that light of a specific wavelength band among the light passing through the plurality of holes can constructively interfere. An object of the present invention is to provide a display device that amplifies light corresponding to a specific wavelength band among light incident to the .
본 발명이 해결하고자 하는 또 다른 과제는 복수의 홀을 포함하는 구조물이 표시 영역에 배치되는 컬러 필터와 동일한 물질로 이루어짐으로써, 표시 장치의 외부에서 구조물을 통하여 감지 트랜지스터로 입사되는 광 중 특정 파장 대역의 광을 제외한 노이즈를 저감시키는 표시 장치를 제공하는 것이다.Another problem to be solved by the present invention is that a structure including a plurality of holes is made of the same material as a color filter disposed in the display area, so that a specific wavelength band among light incident to the sensing transistor through the structure from the outside of the display device An object of the present invention is to provide a display device that reduces noise except for light.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소가 정의되는 표시 영역을 포함하는 기판, 표시 영역 중 복수의 화소 사이에 배치되는 감지 트랜지스터, 감지 트랜지스터 상에서 감지 트랜지스터와 중첩하여 배치되며, 복수의 홀을 포함하는 구조물을 포함한다. 이에, 특정 파장 대역에 대응되는 광에 의하여 감지 트랜지스터가 효과적으로 턴온될 수 있다.In order to solve the above problems, a display device according to an embodiment of the present invention provides a substrate including a display area in which a plurality of pixels are defined, a sensing transistor disposed between the plurality of pixels in the display area, and sensing on the sensing transistor. It is disposed to overlap the transistor and includes a structure including a plurality of holes. Accordingly, the sensing transistor may be effectively turned on by light corresponding to a specific wavelength band.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는, 복수의 화소가 정의되는 표시 영역을 포함하는 기판, 복수의 화소 중 일부 화소 사이에서 일정 간격으로 배치되는, 복수의 감지 트랜지스터와 복수의 리드아웃 트랜지스터 및 복수의 감지 트랜지스터 상에 배치되고, 복수의 홀을 포함하는 복수의 구조물을 포함한다. 이에, 감지 트랜지스터의 액티브층에 입사되는 광 중 특정 파장 대역에 대응되는 광의 세기를 증가시킬 수 있다.In order to solve the above problems, a display device according to another embodiment of the present invention provides a substrate including a display area in which a plurality of pixels are defined, a plurality of pixels arranged at regular intervals between some of the plurality of pixels. A sensing transistor, a plurality of readout transistors, and a plurality of structures disposed on the plurality of sensing transistors and including a plurality of holes. Accordingly, it is possible to increase the intensity of light corresponding to a specific wavelength band among the light incident on the active layer of the sensing transistor.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.
본 발명은 감지 트랜지스터가 특정 파장 대역의 광을 제외한 노이즈에 대응되는 광에 의하여 작동되는 것을 방지하는 효과가 있다.The present invention has an effect of preventing the sensing transistor from being operated by light corresponding to noise except for light of a specific wavelength band.
본 발명은 감지 트랜지스터가 표시 장치의 외부로부터 입사되는 광 중 특정 파장 대역의 광을 보다 민감하게 감지할 수 있는 효과가 있다.The present invention has an effect that the sensing transistor can more sensitively sense light of a specific wavelength band among light incident from the outside of the display device.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effect according to the present invention is not limited by the contents exemplified above, and more various effects are included in the present specification.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 A 영역의 회로도이다.
도 3은 도 1의 A 영역의 확대 평면도이다.
도 4는 도 3의 IV-IV'에 대한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 회로도이다.1 is a plan view of a display device according to an exemplary embodiment.
FIG. 2 is a circuit diagram of area A of FIG. 1 .
FIG. 3 is an enlarged plan view of area A of FIG. 1 .
FIG. 4 is a cross-sectional view taken along line IV-IV' of FIG. 3 .
5 is a cross-sectional view of a display device according to another exemplary embodiment.
6 is a circuit diagram of a display device according to another exemplary embodiment.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless specifically stated otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.Reference to a device or layer “on” another device or layer includes any intervening layer or other device directly on or in the middle of another device.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are illustrated for convenience of description, and the present invention is not necessarily limited to the size and thickness of the illustrated component.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, and as those skilled in the art will fully understand, technically various interlocking and driving are possible, and each embodiment may be independently implemented with respect to each other. It may be possible to implement together in a related relationship.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 제1 기판(110), 데이터 구동부(120), 게이트 구동부(130), 복수의 신호 배선(DL, ROL, GL, DVL, SVL) 및 복수의 링크 배선(DLL, ROLL, GLL, DVLL, SVLL)만을 도시하였다.1 is a plan view of a display device according to an exemplary embodiment. In FIG. 1 , for convenience of explanation, a
도 1을 참조하면, 제1 기판(110)은 표시 장치(100)의 여러 구성 요소들을 지지하기 위한 베이스 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 제1 기판(110)은 유리 또는 폴리이미드(ployimide) 등과 같은 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다. Referring to FIG. 1 , a
제1 기판(110)에는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치(100)에서 실제로 영상이 표시되는 영역으로, 표시 영역(AA)에는 복수의 화소(PX)가 정의될 수 있으며, 표시 영역(AA) 중 복수의 화소(PX)를 제외한 영역에는 블랙 매트릭스가 배치될 수 있다. 표시 영역(AA)에는 복수의 화소(PX)가 배치된다. 복수의 화소(PX)는 블랙 매트릭스가 배치되지 않은 영역에서 정의되며, 영상이 표시되는 영역이다. 블랙 매트릭스는 광을 투과하지 않는 물질로 이루어진 층이다. 블랙 매트릭스에 의하여 복수의 화소(PX)를 제외한 영역에 배치된 다양한 소자들이 사용자에게 시인되는 것이 방지될 수 있다. 복수의 화소(PX)는 빛을 발광하는 최소 단위로, 적색 화소(PX), 녹색 화소(PX) 및 청색 화소(PX)를 포함할 수 있다. 복수의 화소(PX) 각각은 신호 배선(DL, GL) 즉, 데이터 배선(DL), 및 게이트 배선(GL)과 연결될 수 있다. 구체적으로, 복수의 화소(PX) 각각은 게이트 배선(GL) 및 데이터 배선(DL)과 연결될 수 있다. A display area AA and a non-display area NA surrounding the display area AA may be defined in the
표시 영역(AA)에는 표시부 및 표시부를 구동하기 위한 다양한 구동 소자 및 복수의 신호 배선(DL, ROL, GL, DVL, SVL)이 배치될 수 있다. 예를 들어, 표시부는 화소(PX) 전극과 공통 전극에 인가된 전압에 의해 발생되는 전계에 의해 액정을 구동하는 액정 표시부일 수 있다. 다만, 이에 제한되지 않고, 표시부는 애노드, 유기층, 및 캐소드를 포함하는 유기 발광 소자로 구성되는 유기 발광 표시부일 수도 있다. 또한, 표시부를 구동하기 위한 트랜지스터, 커패시터 등과 같은 다양한 구동 소자가 표시 영역(AA)에 배치될 수 있다. 본 명세서에서는 표시 장치(100)를 액정 표시 장치로 설명하였으나, 이에 제한되지 않으며, 표시 장치(100)는 유기 발광 표시 장치일 수도 있다.In the display area AA, the display unit, various driving elements for driving the display unit, and a plurality of signal lines DL, ROL, GL, DVL, and SVL may be disposed. For example, the display unit may be a liquid crystal display unit that drives the liquid crystal by an electric field generated by a voltage applied to the pixel PX electrode and the common electrode. However, the present invention is not limited thereto, and the display unit may be an organic light emitting display unit including an organic light emitting device including an anode, an organic layer, and a cathode. In addition, various driving devices such as transistors and capacitors for driving the display unit may be disposed in the display area AA. In the present specification, the
복수의 신호 배선(DL, ROL, GL, DVL, SVL)은 복수의 데이터 배선(DL), 복수의 리드아웃 배선(ROL), 복수의 게이트 배선(GL), 복수의 구동 전압 배선(DVL) 및 복수의 스토리지 전압 배선(SVL)을 포함할 수 있다. 복수의 데이터 배선(DL)은 제1 방향으로 연장되며 복수의 화소(PX)와 연결되어 복수의 화소(PX)에 데이터 신호를 전달한다. 복수의 리드아웃 배선(ROL)은 제1 방향으로 연장되며 복수의 리드아웃 트랜지스터와 연결되어 감지 트랜지스터가 광을 감지한 신호를 전달한다. 이때, 감지 트랜지스터는 표시 장치의 외부로부터 입사되는 광을 감지하여 신호를 생성하는 트랜지스터를 의미한다. 그리고, 리드아웃 트랜지스터는 감지 트랜지스터와 연결되며 감지 트랜지스터가 생성한 신호를 게이트 신호에 대응하여 전달하는 트랜지스터를 의미한다. 복수의 게이트 배선(GL)은 제2 방향으로 연장되며 복수의 화소(PX)에 게이트 신호를 전달한다. 복수의 구동 전압 배선(DVL)은 제2 방향으로 연장되며 복수의 감지 트랜지스터와 연결되어 복수의 감지 트랜지스터에 구동 전압을 공급한다. 그리고, 복수의 스토리지 전압 배선(SVL)은 제2 방향으로 연장되며 감지 트랜지스터와 연결되어 감지 트랜지스터를 턴오프(Turn Off)시킨다. 이때, 제1 방향과 제2 방향을 서로 수직인 방향일 수 있으며, 그러나, 이에 제한되지는 않는다. The plurality of signal lines DL, ROL, GL, DVL, and SVL include a plurality of data lines DL, a plurality of readout lines ROL, a plurality of gate lines GL, a plurality of driving voltage lines DVL, and It may include a plurality of storage voltage lines SVL. The plurality of data lines DL extend in the first direction and are connected to the plurality of pixels PX to transmit data signals to the plurality of pixels PX. The plurality of read-out lines ROL extend in the first direction and are connected to the plurality of read-out transistors to transmit a signal from which the sensing transistor senses light. In this case, the sensing transistor refers to a transistor that generates a signal by sensing light incident from the outside of the display device. In addition, the readout transistor refers to a transistor connected to the sensing transistor and transmitting a signal generated by the sensing transistor in response to a gate signal. The plurality of gate lines GL extend in the second direction and transmit gate signals to the plurality of pixels PX. The plurality of driving voltage lines DVL extend in the second direction and are connected to the plurality of sensing transistors to supply driving voltages to the plurality of sensing transistors. In addition, the plurality of storage voltage lines SVL extend in the second direction and are connected to the sensing transistor to turn off the sensing transistor. In this case, the first direction and the second direction may be directions perpendicular to each other, but is not limited thereto.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역이다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 화소(PX)를 구동하기 위한 다양한 구성 요소들이 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 데이터 구동부(120), 게이트 구동부(130), 표시 영역(AA)의 다양한 신호 배선(DL, ROL, GL, DVL, SVL)과 연결되는 링크 배선(DLL, ROLL, GLL, DVLL, SVLL) 등이 비표시 영역(NA)에 배치될 수 있다. 데이터 구동부(120) 및 게이트 구동부(130)은 비표시 영역(NA)에 형성되는 복수의 패드와 본딩될 수 있다. The non-display area NA is an area in which an image is not displayed and surrounds the display area AA. Various components for driving the plurality of pixels PX disposed in the display area AA may be disposed in the non-display area NA. For example, as shown in FIG. 1 , the
복수의 패드는 링크 배선(DLL, ROLL, GLL, DVLL, SVLL)과 연결되고, 링크 배선(DLL, ROLL, GLL, DVLL, SVLL)을 통하여 신호 배선(DL, ROL, GL, DVL, SVL)과 연결될 수 있다. 이에, 복수의 패드 각각은 복수의 화소(PX) 각각과 전기적으로 연결될 수 있다. 구체적으로, 데이터 링크 배선(DLL)은 데이터 배선(DL)과 연결된다. 게이트 링크 배선(GLL)은 게이트 배선(GL)과 연결된다. 리드아웃 링크 배선(ROLL)은 리드아웃 배선(ROL)과 연결된다. 그리고, 구동 전압 링크 배선(DVLL)은 구동 전압 배선(DVL)과 연결된다. 또한, 스토리지 전압 링크 배선(SVLL)은 스토리지 전압 배선(SVL)과 연결된다.The plurality of pads are connected to the link lines DLL, ROLL, GLL, DVLL, and SVLL, and are connected to the signal lines DL, ROL, GL, DVL, SVL through the link lines DLL, ROLL, GLL, DVLL, SVLL. can be connected Accordingly, each of the plurality of pads may be electrically connected to each of the plurality of pixels PX. Specifically, the data link line DLL is connected to the data line DL. The gate link line GLL is connected to the gate line GL. The lead-out link line ROLL is connected to the lead-out line ROL. In addition, the driving voltage link line DVLL is connected to the driving voltage line DVL. Also, the storage voltage link line SVLL is connected to the storage voltage line SVL.
데이터 구동부(120)는 영상을 표시하기 위한 데이터와 이를 처리하기 위한 구동 신호를 처리하는 구성으로, 표시 영역(AA)의 복수의 화소(PX)로 신호를 공급하기 위한 구성이다. 데이터 구동부(120)는 비표시 영역(NA)에 배치된 데이터 링크 배선(DLL) 통해 데이터 신호을 표시 영역(AA)의 복수의 화소(PX)로 공급한다. 도 1에서는 데이터 구동부(120)가 복수인 것으로 도시되었으나, 이에 제한되지 않고, 1개의 데이터 구동부(120)가 제1 기판(110)에 배치될 수 있다.The
도 1을 참조하면, 데이터 구동부(120)는 베이스 필름(121), 구동 IC(122) 및 복수의 데이터 패드를 포함한다. 베이스 필름(121)은 데이터 구동부(120)를 지지하는 필름이다. 베이스 필름(121)은 절연 물질로 이루어질 수 있고, 예를 들어, 플렉서빌리티를 갖는 절연 물질로 이루어질 수 있다. 구동 IC(122)는 영상을 표시하기 위한 데이터 전압과 이를 처리하기 위한 구동 신호를 처리하는 구성이다. 구동 IC(122)는 표시 장치(100)의 제1 기판(110) 상에 실장되는 방식에 따라 COG(Chip On Glass), COF(Chip On Film), TCP(Tape Carrier Package) 등의 방식으로 배치될 수 있다. 도 1에서는 설명의 편의를 위해 데이터 구동부(120)가 베이스 필름(121) 상에 실장된 COF 방식인 것으로 도시하였으나, 이에 제한되지 않는다. Referring to FIG. 1 , the
게이트 구동부(130)는 타이밍 콘트롤러의 제어 하에 게이트 신호를 출력하고, 게이트 링크 배선(GLL)을 통해 데이터 전압이 충전되는 화소(PX)를 선택할 수 있다. 게이트 구동부(130)는 시프트 레지스터(shift register)를 이용하여 게이트 신호를 게이트 배선(GL)으로 순차적으로 공급할 수 있다. 게이트 구동부(130)는 베이스 필름(131), 구동 IC(132) 및 복수의 게이트 패드를 포함한다. 베이스 필름(131)은 게이트 구동부(130)를 지지하는 필름이다. 베이스 필름(131)은 절연 물질로 이루어질 수 있고, 예를 들어, 플렉서빌리티를 갖는 절연 물질로 이루어질 수 있다. 구동 IC(132)는 영상을 표시하기 위한 게이트 전압과 이를 처리하기 위한 구동 신호를 처리하는 구성이다. 구동 IC(132)는 표시 장치(100)의 제1 기판(110) 상에 실장되는 방식에 따라 COG(Chip On Glass), COF(Chip On Film), TCP(Tape Carrier Package) 등의 방식으로 배치될 수 있다. 도 1에서는 설명의 편의를 위해 게이트 구동부(130)가 베이스 필름(131) 상에 실장된 COF 방식인 것으로 도시하였으나, 이에 제한되지 않는다. 또한, 게이트 구동부(130)가 복수인 것으로 도시되었으나, 이에 제한되지 않고, 1개의 게이트 구동부(130)가 제1 기판(110)에 배치될 수 있다.The
도 2는 도 1의 A 영역의 회로도이다. FIG. 2 is a circuit diagram of area A of FIG. 1 .
도 2를 참조하면, A 영역에는 감지 트랜지스터(Ts), 리드아웃 트랜지스터(Tro), 스토리지 커패시터(Cs), 구동 전압 배선(DVL), 스토리지 전압 배선(SVL), 리드아웃 배선(ROL), 게이트 배선(GL), 데이터 배선(DL), 구동 트랜지스터(Td) 및 화소 전극(180)이 배치된다. 구체적으로, 화소 전극(180)은 복수의 화소(PX)에 대응되어 배치되며, 감지 트랜지스터(Ts), 리드아웃 트랜지스터(Tro), 스토리지 커패시터(Cs) 및 구동 트랜지스터(Td)는 표시 영역(AA) 중 복수의 화소(PX)를 제외한 영역에 배치된다. 즉, 감지 트랜지스터(Ts), 리드아웃 트랜지스터(Tro), 스토리지 커패시터(Cs) 및 구동 트랜지스터(Td)는 복수의 화소(PX) 사이에 배치된다. 앞서 설명한 바와 같이, 데이터 배선(DL) 및 리드아웃 배선(ROL)은 제1 방향으로 연장되어 복수의 화소(PX) 사이에 배치되며, 게이트 배선(GL), 구동 전압 배선(DVL) 및 스토리지 전압 배선(SVL)은 제1 방향과 상이한 제2 방향으로 연장되어 복수의 화소(PX) 사이에 배치된다. 2 , in region A, a sensing transistor Ts, a readout transistor Tro, a storage capacitor Cs, a driving voltage line DVL, a storage voltage line SVL, a readout line ROL, and a gate A line GL, a data line DL, a driving transistor Td, and a
구체적으로, 감지 트랜지스터(Ts)는 표시 장치(100)의 외부로부터 감지 트랜지스터(Ts)로 입사되는 광을 감지하여 신호를 발생시키는 트랜지스터를 의미한다. 감지 트랜지스터(Ts)의 게이트 전극은 스토리지 전압 배선(SVL)과 연결된다. 스토리지 전압 배선(SVL)은 감지 트랜지스터(Ts)를 턴오프시키는 전압이 인가되는 배선이다. 예를 들면, 스토리지 전압 배선(SVL)에는 -5V의 전압이 인가될 수 있고, 감지 트랜지스터(Ts)는 턴오프될 수 있다. 감지 트랜지스터(Ts)의 소스 전극은 구동 전압 배선(DVL)과 연결되어 구동 전압을 인가받을 수 있다. 예를 들면, 구동 전압은 7V일 수 있다. 그리고, 감지 트랜지스터(Ts)의 드레인 전극은 스토리지 커패시터(Cs)와 연결된다. 스토리지 커패시터(Cs)는 감지 트랜지스터(Ts)의 드레인 전극에 인가되는 구동 전압을 저장하는 커패시터이다. Specifically, the sensing transistor Ts refers to a transistor that generates a signal by sensing light incident on the sensing transistor Ts from the outside of the
감지 트랜지스터(Ts)의 액티브층에는 표시 장치(100)의 외부로부터 입사되는 광에 의한 광 전류가 흐를 수 있다. 감지 트랜지스터(Ts)는 스토리지 전압 배선(SVL)에 의하여 공급되는 전압에 의하여 턴오프되지만, 액티브층에 흐르는 광에 의한 광 전류에 의하여 턴온(Turn On)될 수 있다. 액티브층에 광 전류가 흘러 감지 트랜지스터(Ts)가 턴온될 경우, 감지 트랜지스터(Ts)의 소스 전극에 인가되는 구동 전압은 감지 트랜지스터(Ts)의 드레인 전극으로 흐를 수 있다. A photocurrent by light incident from the outside of the
스토리지 커패시터(Cs)는 감지 트랜지스터(Ts)의 드레인 전극에 인가되는 전압을 저장하는 커패시터이다. 스토리지 커패시터(Cs)의 제1 전극은 감지 트랜지스터(Ts)의 드레인 전극과 연결되어 감지 트랜지스터(Ts)의 드레인 전극에 인가되는 전압을 인가받을 수 있다. 스토리지 커패시터(Cs)의 제2 전극은 스토리지 전압 배선(SVL)에 연결된다. 감지 트랜지스터(Ts)가 표시 장치(100)의 외부로부터 입사된 광에 의하여 턴온될 경우, 감지 트랜지스터(Ts)의 소스 전극에 인가되는 구동 전압은 감지 트랜지스터(Ts)의 드레인 전극 및 스토리지 커패시터(Cs)의 제1 전극으로 인가될 수 있다. 스토리지 커패시터(Cs)는 감지 트랜지스터(Ts)의 드레인 전극에 인가되는 전압에 의하여 충전되며, 드레인 전극에 인가된 구동 전압을 저장할 수 있다.The storage capacitor Cs is a capacitor that stores a voltage applied to the drain electrode of the sensing transistor Ts. The first electrode of the storage capacitor Cs may be connected to the drain electrode of the sensing transistor Ts to receive a voltage applied to the drain electrode of the sensing transistor Ts. The second electrode of the storage capacitor Cs is connected to the storage voltage line SVL. When the sensing transistor Ts is turned on by light incident from the outside of the
리드아웃 트랜지스터(Tro)는 감지 트랜지스터(Ts)와 연결되어 감지 트랜지스터(Ts)에서 발생되는 광 감지 신호를 전달하는 트랜지스터이다. 리드아웃 트랜지스터(Tro)의 게이트 전극은 게이트 배선(GL)과 연결되어 게이트 신호를 인가받을 수 있다. 리드아웃 트랜지스터(Tro)의 소스 전극은 감지 트랜지스터(Ts)의 드레인 전극 및 스토리지 커패시터(Cs)의 제1 전극과 연결되어, 감지 트랜지스터(Ts)의 드레인 전극에 인가된 전압을 인가받을 수 있다. 리드아웃 트랜지스터(Tro)의 드레인 전극은 리드아웃 배선(ROL)에 연결되어 감지 트랜지스터(Ts)로부터 발생된 광을 감지한 신호를 리드아웃 배선(ROL)에 전달할 수 있다. 리드아웃 트랜지스터(Tro)는 게이트 신호에 의하여 턴온될 수 있다. 리드아웃 트랜지스터(Tro)는 게이트 신호에 대응하여 감지 트랜지스터(Ts)의 드레인 전극에 인가된 광을 감지했다는 신호를 리드아웃 배선(ROL)에 전달할 수 있다. 리드아웃 배선(ROL)을 통하여 전달되는 감지 트랜지스터(Ts)의 광 감지 신호에 의하여 감지 트랜지스터(Ts)가 배치된 영역과 인접한 화소(PX)에는 영상이 표시될 수 있다.The readout transistor Tro is a transistor connected to the sensing transistor Ts to transmit a photo sensing signal generated from the sensing transistor Ts. A gate electrode of the readout transistor Tro may be connected to the gate line GL to receive a gate signal. A source electrode of the readout transistor Tro may be connected to a drain electrode of the sensing transistor Ts and a first electrode of the storage capacitor Cs to receive a voltage applied to the drain electrode of the sensing transistor Ts. A drain electrode of the readout transistor Tro may be connected to the readout line ROL to transmit a signal sensing light generated from the sensing transistor Ts to the readout line ROL. The readout transistor Tro may be turned on by a gate signal. The readout transistor Tro may transmit a signal indicating that the light applied to the drain electrode of the sensing transistor Ts is sensed in response to the gate signal to the readout line ROL. An image may be displayed on the pixel PX adjacent to the region in which the sensing transistor Ts is disposed by the light sensing signal of the sensing transistor Ts transmitted through the readout line ROL.
감지 트랜지스터(Ts) 및 리드아웃 트랜지스터(Tro)는 복수의 화소(PX) 사이에서 일정한 간격으로 배치될 수 있다. 즉, 감지 트랜지스터(Ts) 및 리드아웃 트랜지스터(Tro)는 복수개의 화소(PX) 그룹에 대응하여 하나씩 배치될 수 있다. 구체적으로, 표시 영역(AA)의 복수의 화소(PX) 사이에는 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)가 배치될 수 있다. 이때, 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)는 복수의 화소(PX) 모두에 대응하여 배치되지 않을 수 있다. 즉, 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)는 복수의 화소(PX) 중 일부 화소(PX)의 사이에 배치되며, 일정한 간격을 두고 배치될 수 있다. 예를 들면, 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)는 제1 방향을 따라 정의된 복수의 화소(PX) 중 5개의 화소(PX)가 배치된 거리와 동일한 간격으로 배치될 수 있다. 다시 설명하면, 복수의 화소(PX)는 일정한 수의 인접한 화소들(PX)을 포함하는 복수의 화소(PX) 그룹으로 나누어질 수 있다. 그리고, 감지 트랜지스터(Ts) 및 리드아웃 트랜지스터(Tro)는 각각의 화소(PX) 그룹당 하나씩 배치될 수 있다. 그러나, 이에 제한되는 것은 아니다.The sensing transistor Ts and the readout transistor Tro may be disposed at regular intervals between the plurality of pixels PX. That is, the sensing transistor Ts and the readout transistor Tro may be disposed one by one corresponding to the plurality of pixel groups PX. Specifically, a plurality of sensing transistors Ts and a plurality of readout transistors Tro may be disposed between the plurality of pixels PX in the display area AA. In this case, the plurality of sensing transistors Ts and the plurality of readout transistors Tro may not be disposed to correspond to all of the plurality of pixels PX. That is, the plurality of sensing transistors Ts and the plurality of readout transistors Tro are disposed between some pixels PX among the plurality of pixels PX, and may be disposed at regular intervals. For example, the plurality of sensing transistors Ts and the plurality of readout transistors Tro are disposed at the same distance as the distance at which five pixels PX among the plurality of pixels PX defined along the first direction are disposed. can be In other words, the plurality of pixels PX may be divided into a plurality of pixel PX groups including a predetermined number of adjacent pixels PX. In addition, one sensing transistor Ts and one readout transistor Tro may be disposed in each pixel PX group. However, it is not limited thereto.
구동 트랜지스터(Td)는 데이터 신호와 게이트 신호에 대응하여 화소 전극(180)에 신호를 전달하는 트랜지스터이다. 구동 트랜지스터(Td)는 게이트 배선(GL) 및 데이터 배선(DL)과 연결된다. 구체적으로, 구동 트랜지스터(Td)의 게이트 전극은 게이트 배선(GL)과 연결된다. 구동 트랜지스터(Td)의 소스 전극은 데이터 배선(DL)과 연결된다. 그리고, 구동 트랜지스터(Td)의 드레인 전극은 화소 전극(180)에 연결된다. 구동 트랜지스터(Td)는 게이트 신호에 의하여 턴온되며, 데이터 신호를 화소 전극(180)에 전달할 수 있다. The driving transistor Td is a transistor that transmits a signal to the
화소 전극(180)은 복수의 화소(PX)에 대응하여 배치된 전극으로서, 복수의 화소(PX)에 대응하여 배치된 공통 전극과 함께 전계를 형성하여 액정층을 구동할 수 있다. 화소 전극(180)은 구동 트랜지스터(Td)에 연결되어 데이터 신호를 전달받는다. 화소 전극(180)에 데이터 신호가 인가될 경우, 화소 전극(180)과 공통 전극 사이에 배치되는 액정층에 전계가 형성될 수 있으며, 액정층은 구동될 수 있다.The
도 3은 도 1의 A 영역의 확대 평면도이다. 도 4는 도 3의 IV-IV'에 대한 단면도이다. 도 3의 평면도 상의 레이아웃은 도 2의 회로도와 대응된다. 도 3의 평면도의 감지 트랜지스터(Ts), 리드아웃 트랜지스터(Tro) 및 구동 트랜지스터(Td) 각각은 액티브층이 생략되어 도시되었다. FIG. 3 is an enlarged plan view of area A of FIG. 1 . FIG. 4 is a cross-sectional view taken along line IV-IV' of FIG. 3 . The layout on the plan view of FIG. 3 corresponds to the circuit diagram of FIG. 2 . Each of the sensing transistor Ts, the readout transistor Tro, and the driving transistor Td in the plan view of FIG. 3 is illustrated by omitting the active layer.
도 3을 참조하면, 제1 기판(110) 상에는 화소 전극(180)이 배치된다. 화소 전극(180)은 표시 영역(AA)에 정의되는 화소(PX)에 대응하는 전극이다. 화소 전극(180)은 영상이 표시되는 개구부 및 영상이 표시되지 않는 비개구부를 포함한다. Referring to FIG. 3 , the
복수의 화소(PX) 사이에는 복수의 신호 배선(DL, GL)이 배치된다. 구체적으로, 데이터 배선(DL)은 복수의 화소(PX) 사이에서, 제1 방향, 예를 들면 Y축 방향으로 연장되어 배치된다. 데이터 배선(DL)은 복수의 화소(PX)에 데이터 신호를 인가하기 위한 배선이다. 게이트 배선(GL)은 복수의 화소(PX) 사이에서, 제2 방향, 예를 들면, X축 방향으로 연장되어 배치된다. 게이트 배선(GL)은 복수의 화소(PX)에 게이트 신호를 인가하기 위한 배선이다.A plurality of signal lines DL and GL are disposed between the plurality of pixels PX. Specifically, the data line DL is disposed to extend in the first direction, for example, the Y-axis direction between the plurality of pixels PX. The data line DL is a line for applying a data signal to the plurality of pixels PX. The gate line GL is disposed to extend in the second direction, for example, the X-axis direction between the plurality of pixels PX. The gate line GL is a line for applying a gate signal to the plurality of pixels PX.
복수의 화소(PX) 사이에는 구동 트랜지스터(Td)가 배치된다. 구체적으로, 구동 트랜지스터(Td)는 게이트 신호 및 데이터 신호를 복수의 화소(PX)에 전달하기 위한 트랜지스터이다. 앞서 설명한 바와 같이, 구동 트랜지스터(Td)의 게이트 전극(191)은 게이트 배선(GL)과 연결되며, 소스 전극(193)은 데이터 배선(DL)과 연결되고, 드레인 전극(194)은 화소 전극(180)과 연결된다. 구동 트랜지스터(Td)는 게이트 신호에 대응하여 데이터 신호를 화소 전극(180)에 인가할 수 있다. A driving transistor Td is disposed between the plurality of pixels PX. Specifically, the driving transistor Td is a transistor for transmitting a gate signal and a data signal to the plurality of pixels PX. As described above, the
복수의 화소(PX) 사이에는 게이트 배선(GL) 및 데이터 배선(DL) 이외에 리드아웃 배선(ROL), 구동 전압 배선(DVL) 및 스토리지 전압 배선(SVL)이 더 배치된다. 리드아웃 배선(ROL)은 복수의 화소(PX) 사이에서 데이터 배선(DL)의 연장 방향과 동일한 방향인 제1 방향으로 연장되어 배치된다. 구동 전압 배선(DVL) 및 스토리지 전압 배선(SVL)은 복수의 화소(PX) 사이에서 게이트 배선(GL)의 연장 방향과 동일한 방향인 제2 방향으로 연장되어 배치된다.A readout line ROL, a driving voltage line DVL, and a storage voltage line SVL are further disposed between the plurality of pixels PX in addition to the gate line GL and the data line DL. The lead-out line ROL is disposed to extend in a first direction, which is the same direction as the extension direction of the data line DL, between the plurality of pixels PX. The driving voltage line DVL and the storage voltage line SVL are disposed to extend in a second direction, which is the same direction as the extending direction of the gate line GL, between the plurality of pixels PX.
도 3 내지 도 4를 참조하면, 복수의 화소(PX) 사이에는 복수의 감지 트랜지스터(Ts), 복수의 스토리지 커패시터(Cs) 및 복수의 리드아웃 트랜지스터(Tro)가 배치된다. 3 to 4 , a plurality of sensing transistors Ts, a plurality of storage capacitors Cs, and a plurality of readout transistors Tro are disposed between the plurality of pixels PX.
구체적으로, 제1 기판(110) 상에는 감지 트랜지스터(Ts)가 배치된다. 감지 트랜지스터(Ts)는 게이트 전극(141), 게이트 전극(141) 상에 배치된 액티브층(142), 액티브층(142) 상에 배치된 소스 전극(143) 및 드레인 전극(144)을 포함한다.Specifically, the sensing transistor Ts is disposed on the
구체적으로, 표시 영역(AA)의 제1 기판(110) 상에는 게이트 전극(141)이 형성된다. 게이트 전극(141) 상에는 게이트 절연층(111)이 형성되고, 게이트 절연층(111) 상에는 감지 트랜지스터(Ts)의 채널이 형성되는 액티브층(142)이 형성된다. 게이트 절연층(111)은 액티브층(142)과 게이트 전극(141)을 전기적으로 절연시킬 수 있다. 게이트 절연층(111)은 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiOx) 등과 같은 무기물로 이루어지고, 단일층이거나 이들의 복수의 층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 액티브층(142) 상에는 감지 트랜지스터(Ts)의 소스 전극(143) 및 드레인 전극(144)이 형성될 수 있다. Specifically, the
감지 트랜지스터(Ts)의 게이트 전극(141)은 스토리지 전압 배선(SVL)과 연결되어 스토리지 전압을 공급받는다. 앞서 설명한 바와 같이, 감지 트랜지스터(Ts)의 게이트 전극(141)에는 감지 트랜지스터(Ts)를 턴오프시킬 수 있는 전압이 공급될 수 있다. 이에, 감지 트랜지스터(Ts)는 턴오프될 수 있다. The
감지 트랜지스터(Ts)의 소스 전극(143)은 구동 전압 배선(DVL)과 연결된다. 구체적으로, 감지 트랜지스터(Ts)의 소스 전극(143)와 구동 전압 배선(DVL)은 컨택홀을 통하여 연결될 수 있다. 감지 트랜지스터(Ts)의 소스 전극(143)에는 구동 전압이 공급될 수 있다.The source electrode 143 of the sensing transistor Ts is connected to the driving voltage line DVL. Specifically, the
감지 트랜지스터(Ts)의 드레인 전극(144)은 스토리지 커패시터(Cs)의 제1 전극(161)과 연결된다. 감지 트랜지스터(Ts)의 액티브층(142)에는 표시 장치(100)의 외부로부터 입사되는 광에 의한 광 전류가 흐를 수 있고, 광 전류에 의하여 감지 트랜지스터(Ts)는 턴온되어 감지 트랜지스터(Ts)의 소스 전극(143)에 인가되는 구동 전압은 드레인 전극(144)에 인가될 수 있다.The
표시 영역(AA)의 제1 기판(110) 상에는 스토리지 커패시터(Cs)가 형성된다. 스토리지 커패시터(Cs)는 제1 전극(161) 및 제2 전극(162)을 포함한다. 구체적으로, 표시 영역(AA)의 제1 기판(110) 상에는 제1 전극(161)이 형성된다. 제1 전극(161)은 감지 트랜지스터(Ts)의 게이트 전극(141)과 동일한 물질로 이루어지며, 감지 트랜지스터(Ts)의 게이트 전극(141)과 일체로 형성될 수 있다. 제1 전극(161) 상에는 게이트 절연층(111)이 배치된다. 그리고, 게이트 절연층(111) 상에는 스토리지 커패시터(Cs)의 제2 전극(162)이 배치된다. 제2 전극(162)은 감지 트랜지스터(Ts)의 드레인 전극(144)과 동일한 물질로 이루어지며, 감지 트랜지스터(Ts)의 드레인 전극(144)과 일체로 형성될 수 있다. A storage capacitor Cs is formed on the
스토리지 커패시터(Cs)는 감지 트랜지스터(Ts)의 드레인 전극(144)에 인가되는 구동 전압에 의하여 충전되며, 구동 전압을 저장할 수 있다. 구체적으로, 제2 전극(162)은 감지 트랜지스터(Ts)의 드레인 전극(144)과 연결되어 드레인 전극(144)에 인가되는 구동 전압을 인가받을 수 있다. 감지 트랜지스터(Ts)의 액티브층(142)에 광이 입사되어 감지 트랜지스터(Ts)가 턴온된 경우, 감지 트랜지스터(Ts)의 드레인 전극(144)에는 감지 트랜지스터(Ts)의 소스 전극(143)에 인가되는 구동 전압이 인가될 수 있다. 이에, 스토리지 커패시터(Cs)의 제1 전극(161)에는 구동 전압이 인가되며, 스토리지 커패시터(Cs)는 감지 트랜지스터(Ts)의 드레인 전극(144)에 인가된 전압을 저장할 수 있다. The storage capacitor Cs is charged by the driving voltage applied to the
도 4를 참조하면, 표시 영역(AA)의 제1 기판(110) 상에는 구동 전압 배선(DVL)이 배치된다. 구체적으로, 구동 전압 배선(DVL)은 제1 기판(110) 상에 배치되며, 감지 트랜지스터(Ts)의 게이트 전극(141)과 동일한 물질로 이루어질 수 있다. 구동 전압 배선(DVL) 상에는 게이트 절연층(111)이 배치되며, 게이트 절연층(111) 상에는 스토리지 커패시터(Cs)의 제2 전극(162)이 연장되어 배치될 수 있다. Referring to FIG. 4 , a driving voltage line DVL is disposed on the
표시 영역(AA)의 제1 기판(110) 상에는 리드아웃 트랜지스터(Tro)가 형성된다. 리드아웃 트랜지스터(Tro)는 게이트 전극(171), 게이트 전극(171) 상에 배치된 액티브층(172), 액티브층(172) 상에 배치된 소스 전극(173) 및 드레인 전극(174)을 포함한다.A readout transistor Tro is formed on the
구체적으로, 표시 영역(AA)의 제1 기판(110) 상에는 게이트 전극(171)이 형성된다. 게이트 전극(171) 상에는 게이트 절연층(111)이 형성되고, 게이트 절연층(111) 상에는 리드아웃 트랜지스터(Tro)의 채널이 형성되는 액티브층(172)이 형성된다. 게이트 절연층(111)은 액티브층(172)과 게이트 전극(171)을 전기적으로 절연시킬 수 있다. 게이트 절연층(111)은 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiOx) 등과 같은 무기물로 이루어지고, 단일층이거나 이들의 복수의 층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 액티브층(172) 상에는 리드아웃 트랜지스터(Tro)의 소스 전극(173) 및 드레인 전극(174)이 형성될 수 있다. 리드아웃 트랜지스터(Tro)는 도 4에 도시된 바와 같이 바텀 게이트(bottom gate) 타입일 수 있으나, 리드아웃 트랜지스터(Tro)의 적층 구조는 이에 제한되지 않으며, 리드아웃 트랜지스터(Tro)는 탑 게이트(top gate) 타입일 수도 있다.Specifically, the
리드아웃 트랜지스터(Tro)의 게이트 전극(171)은 게이트 배선(GL)과 연결되어 게이트 신호를 인가받는다. 리드아웃 트랜지스터(Tro)는 게이트 신호에 의하여 턴온될 수 있다. The
리드아웃 트랜지스터(Tro)의 소스 전극(173)은 스토리지 커패시터(Cs)의 제2 전극(162)과 연결된다. 스토리지 커패시터(Cs)의 제2 전극(162)은 감지 트랜지스터(Ts)의 드레인 전극(144)과 연결되므로, 리드아웃 트랜지스터(Tro)의 소스 전극(173)은 감지 트랜지스터(Ts)의 드레인 전극(144)과 연결된다.The source electrode 173 of the readout transistor Tro is connected to the
리드아웃 트랜지스터(Tro)의 드레인 전극(174)은 리드아웃 배선(ROL)과 연결된다. 리드아웃 트랜지스터(Tro)가 게이트 신호에 대응하여 턴온될 경우, 리드아웃 트랜지스터(Tro)는 감지 트랜지스터(Ts)의 드레인 전극(144)에 인가된 신호를 리드아웃 배선(ROL)으로 전달할 수 있다. 즉, 감지 트랜지스터(Ts)가 광을 감지하여 턴온될 경우, 감지 트랜지스터(Ts)의 드레인 전극(144)에는 감지 트랜지스터(Ts)의 소스 전극(143)에 인가되는 구동 전입이 인가될 수 있다. 그리고, 리드아웃 트랜지스터(Tro)가 게이트 신호에 대응하여 턴온될 경우, 리드아웃 트랜지스터(Tro)의 소스 전극(173)에 인가된 구동 전압을 리드아웃 트랜지스터(Tro)의 드레인 전극(174)에 인가할 수 있다. 이에, 리드아웃 트랜지스터(Tro)는 리드아웃 배선(ROL)에 감지 트랜지스가 광을 감지했다는 신호를 전달할 수 있다. The
그리고, 감지 트랜지스터(Ts), 스토리지 커패시터(Cs) 및 리드아웃 트랜지스터(Tro) 상에는 제1 평탄화층(112)이 배치된다. 제1 평탄화층(112)은 제1 평탄화층(112) 하부에 배치되는 소자들의 상부를 평탄화시키는 층이다. 구체적으로, 제1 평탄화층(112)은 감지 트랜지스터(Ts), 스토리지 커패시터(Cs) 및 리드아웃 트랜지스터(Tro)의 상부 표면을 평탄화할 수 있다. 제1 평탄화층(112)은 유기 물질로 이루어진 절연층일 수 있다.A
제1 평탄화층(112) 상에는 액정층(113)이 배치된다. 액정층(113)은 액정을 포함하는 층으로서, 전계에 의하여 빛을 투과하거나 차단할 수 있는 층이다. 구체적으로, 표시 영역(AA)에는 공통 전극과 화소 전극(180)이 배치될 수 있다. 앞서 설명한 바와 같이, 공통 전극과 화소 전극(180)은 액정층(113)에 전계를 형성하기 위한 구성이다. 공통 전극과 화소 전극(180)에 의하여 액정층(113)에는 전계가 형성될 수 있고, 형성된 전계에 의하여 액정층(113)은 구동되어 빛을 차단하거나 투과시킬 수 있다. A
액정층(113) 상에는 제2 기판(116)이 배치된다. 제2 기판(116)은 표시 장치(100)의 여러 구성 요소들을 지지하기 위한 베이스 부재로, 절연 물질로 이루어질 수 있다. 제2 기판(116)은 제2 기판(116) 하부에 배치되는 블랙 매트릭스(115) 및 구조물(150) 등을 지지할 수 있다. 제2 기판(116)은 제1 기판(110)과 동일한 물질로 이루어질 수 있다. 예를 들어, 제2 기판(116)은 유리 또는 폴리이미드(ployimide) 등과 같은 플라스틱 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.A
제2 기판(116)의 하부에는 블랙 매트릭스(115)가 형성된다. 블랙 매트릭스(115)는 블랙 매트릭스(115)의 하부에 배치되는 소자들이 표시 영역(AA)에 시인되는 것을 차단할 수 있다. 블랙 매트릭스(115)는 표시 영역(AA) 중 복수의 화소(PX) 및 구조물(150)을 제외한 영역에 배치된다. 구체적으로, 블랙 매트릭스(115)는 감지 트랜지스터(Ts)와 중첩되는 영역을 제외한 영역에 배치되며, 리드아웃 트랜지스터(Tro) 및 구동 트랜지스터(Td) 상에 배치된다. 블랙 매트릭스(115)는 감지 트랜지스터(Ts)가 배치된 영역에는 배치되지 않으며, 리드아웃 트랜지스터(Tro) 및 구동 트랜지스터(Td)가 배치된 영역에는 배치될 수 있다. 구체적으로, 블랙 매트릭스(115)는 개구부를 가질 수 있으며, 블랙 매트릭스(115)의 개구부는 감지 트랜지스터(Ts)와 중첩될 수 있다. 즉, 블랙 매트릭스(115)는 감지 트랜지스터(Ts)가 배치된 영역과 중첩되는 개구부를 포함할 수 있다. 블랙 매트릭스(115)가 리드아웃 트랜지스터(Tro) 및 구동 트랜지스터(Td) 상에 배치됨으로써, 리드아웃 트랜지스터(Tro) 및 구동 트랜지스터(Td)가 표시 영역(AA)에 시인되는 것이 방지될 수 있다. 그리고, 표시 장치(100) 외부로부터 입사되는 광이 감지 트랜지스터(Ts)로 입사될 수 있다.A
제2 기판(116)의 하부에는 구조물(150)이 배치된다. 구조물(150)은 표시 장치(100) 외부로부터 감지 트랜지스터(Ts)로 입사되는 광이 통과하는 구조물(150)이다. 구조물(150)은 감지 트랜지스터(Ts) 상에서 감지 트랜지스터(Ts)와 중첩되어 형성된다. The
이때, 구조물(150)은 감지 트랜지스터(Ts)가 배치된 영역 전체에 중첩되어 배치될 수 있다. 예를 들면, 감지 트랜지스터(Ts)의 제1 방향에 대응되는 폭 및 제2 방향에 대응되는 폭 중 큰 폭은 15μm일 수 있다. 이때, 구조물(150)의 제1 방향에 대응되는 폭 및 제2 방향에 대응되는 폭은 20μm일 수 있다. 이처럼 구조물(150)의 폭은 감지 트랜지스터(Ts)의 폭 보다 클 수 있고, 구조물(150)은 감지 트랜지스터(Ts)가 배치된 영역 전체에 배치될 수 있다. 따라서, 표시 장치(100)의 외부로부터 구조물(150)을 통하여 표시 장치(100) 내부로 입사되는 광은 감지 트랜지스터(Ts)로 효과적으로 입사될 수 있다.In this case, the
그리고, 블랙 매트릭스(115) 및 구조물(150)의 하부에는 제2 평탄화층(114)이 형성된다. 제2 평탄화층(114)은 제2 평탄화층(114) 상부에 배치되는 소자들의 하부 표면을 평탄화시키는 층이다. 구체적으로, 제2 평탄화층(114)은 블랙 매트릭스(115) 및 구조물(150)의 하부 표면을 평탄화할 수 있다. 제2 평탄화층(114)은 제1 평탄화층(112)과 동일한 물질로 이루어질 수 있으며, 유기 물질로 이루어진 절연층일 수 있다. 그러나, 이에 제한되는 것은 아니다.In addition, a
제2 기판(116), 블랙 매트릭스(115), 구조물(150) 및 제2 평탄화층(114)은 액정층(113) 상에 배치될 수 있다. 즉, 제2 기판(116) 상에는 블랙 매트릭스(115) 및 구조물(150)이 형성되며, 블랙 매트릭스(115) 및 구조물(150) 상에는 액정층(113)이 배치된다. 블랙 매트릭스(115), 구조물(150) 및 제2 평탄화층(114)이 형성된 제2 기판(116)은 액정층(113) 상에 배치될 수 있다.The
한편, 도 3 내지 도 4를 참조하면, 구조물(150)은 슬릿 형상의 복수의 홀(H1, H2, H3)을 포함한다. 구체적으로, 복수의 홀(H1, H2, H3)은 게이트 배선(GL)이 연장되는 제1 방향과 동일한 방향으로 연장되어 형성될 수 있다. 그러나, 이에 제한되지 않으며, 복수의 홀(H1, H2, H3)은 제2 방향과 동일한 방향으로 연장되어 형성될 수도 있다. Meanwhile, referring to FIGS. 3 to 4 , the
복수의 홀(H1, H2, H3)은 제1 홀(H1) 내지 제3 홀(H3)을 포함한다. 복수의 홀(H1, H2, H3)은 5개일 수 있으며, 제1 홀(H1)은 복수의 홀(H1, H2, H3) 중 가장 가운데 위치한다. 그리고, 제2 홀(H2)은 제1 홀(H1)의 양 측에 배치되며, 제3 홀(H3)은 복수의 홀(H1, H2, H3) 중 가장 외 측에 위치한다. 복수의 홀(H1, H2, H3)의 수는 도 3 내지 도 4에 도시된 바와 같이 5개일 수 있으나, 이에 제한되지 않고 5개보다 적거나 많을 수도 있다.The plurality of holes H1 , H2 , and H3 include first holes H1 to third holes H3 . The number of the plurality of holes H1, H2, and H3 may be five, and the first hole H1 is located at the center of the plurality of holes H1, H2, and H3. In addition, the second hole H2 is disposed on both sides of the first hole H1 , and the third hole H3 is located at the outermost side among the plurality of holes H1 , H2 , and H3 . The number of the plurality of holes H1 , H2 , and H3 may be five as shown in FIGS. 3 to 4 , but is not limited thereto and may be less or more than five.
이때, 복수의 홀(H1, H2, H3) 중 하나의 홀부터 감지 트랜지스터(Ts)의 액티브층(142) 사이의 거리와 하나의 홀과 인접하는 다른 홀부터 감지 트랜지스터(Ts)의 액티브층(142) 사이의 거리의 차이, 즉, 인접한 두 홀로부터 액티브층(142)까지의 경로차는, 특정 파장 대역의 광의 파장을 중간층의 굴절률로 나눈 값의 자연수 배일 수 있다. 이때, 중간층은 구조물(150)과 감지 트랜지스터(Ts) 사이에 배치된 층을 의미한다. 즉, 중간층은 제1 평탄화층(112), 액정층(113) 및 제2 평탄화층(114)을 포함할 수 있다. 예를 들어 설명하면, 복수의 홀(H1, H2, H3) 중 제1 홀(H1)과 감지 트랜지스터(Ts)의 액티브층(142) 사이의 거리(d1)와 제1 홀(H1)과 인접하는 제2 홀(H2)과 감지 트랜지스터(Ts)의 액티브층(142) 사이의 거리(d2)의 차이는, 특정 파장 대역의 광의 파장을 구조물(150)과 감지 트랜지스터(Ts) 사이에 배치된 제1 평탄화층(112), 액정층(113) 및 제2 평탄화층(114)의 굴절률로 나눈 값의 자연수 배일 수 있다. At this time, the distance between the
이때, 구조물(150)과 감지 트랜지스터(Ts) 사이에 배치된 층의 굴절률은 액정층(113)의 굴절률로 여겨질 수 있다. 제1 평탄화층(112)의 굴절률은 1.55일 수 있으며, 액정층(113)의 굴절률은 1.45 내지 1.55일 수 있고, 제2 평탄화층(114)의 굴절률을 1.55일 수 있다. 제1 평탄화층(112)의 굴절률과 액정층(113)의 굴절률의 차이 및 제2 평탄화층(114)의 굴절률과 액정층(113)의 굴절률의 차이는 무시할 수 있을 만큼 작을 수 있다. 따라서, 제1 홀(H1)과 액티브층(142) 사이의 거리(d1)와 제2 홀(H2)과 액티브층(142) 사이의 거리(d2)의 차이는 감지 트랜지스터(Ts)로 입사하는 광의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배일 수 있다. In this case, the refractive index of the layer disposed between the
또한, 특정 파장 대역의 광은 표시 장치(100)의 외부로부터 감지 트랜지스터(Ts)로 입사되는 광 중 일부일 수 있다. 구체적으로, 표시 장치(100)의 외부로부터 감지 트랜지스터(Ts)에 입사되는 광은 다양한 파장 대역에 대응하는 광일 수 있다. 예를 들면, 자연광이 표시 장치(100)의 내부로 입사될 수도 있으며, 레이저 등의 단파장 대역의 광이 입사될 수도 있다. 이때, 특정 파장 대역의 광은 레이저일 수 있다. 레이저는 적색 광을 띄는 적색 레이저일 수 있으며, 청색 광을 띄는 청색 레이저일 수 있으며, 녹색 광을 띄는 녹색 레이저일 수 있다. 적색 레이저의 파장은 650nm일 수 있고, 청색 레이저의 파장은 450nm일 수 있으며, 녹색 레이저의 파장은 532nm일 수 있다. 그러나, 레이저가 띄는 색과 레이저의 파장은 이에 제한되는 것은 아니다. 특정 파장 대역의 광은 적색 레이저, 녹색 레이저 또는 청색 레이저일 수 있다.In addition, light of a specific wavelength band may be a part of light incident to the sensing transistor Ts from the outside of the
그리고, 복수의 홀(H1, H2, H3) 중 하나의 홀과 하나의 홀과 인접하는 다른 홀 사이의 거리는, 하나의 홀부터 감지 트랜지스터(Ts)의 액티브층(142) 사이의 거리와 다른 홀부터 감지 트랜지스터(Ts)의 액티브층(142) 사이의 거리의 차이가 특정 파장 대역의 광의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다. 예를 들면, 복수의 홀(H1, H2, H3) 중 제1 홀(H1)과 제1 홀(H1)과 인접하여 배치된 제2 홀(H2) 사이의 거리(D1)은 제1 홀(H1)과 액티브층(142) 사이의 거리(d1)와 제2 홀(H2)과 액티브층(142) 사이의 거리(d2)의 차이가 표시 장치(100)의 외부로부터 감지 트랜지스터(Ts)의 액티브층(142)으로 입사되는 광의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다. In addition, a distance between one of the plurality of holes H1 , H2 , and H3 and one hole and another adjacent hole is different from the distance between one hole and the
이를 일반화하면, 복수의 홀(H1, H2, H3) 중 제n 홀(Hn)과 액티브층(142) 사이의 거리(dn)와 제n-1 홀(Hn-1)과 액티브층(142) 사이의 거리(dn - 1)의 차이, 즉, 경로차(dn - dn-1)는 특정 파장 대역의 광의 파장(λ)를 액정층(113)의 굴절률(n0)로 나눈 값의 자연수 배일 수 있다. 이를 수식으로 표현하면 다음 수학식 1과 같다.In general, the distance d n between the n-th hole Hn and the
[수학식 1][Equation 1]
또한, 복수의 홀(H1, H2, H3) 중 제n 홀(Hn)과 제n-1 홀(Hn-1) 사이의 거리(Dn-1), 제n 홀(Hn)과 액티브층(142) 사이의 거리(dn) 및 제n-1 홀(Hn-1)과 액티브층(142) 사이의 거리(dn - 1)의 관계를 수식으로 표현하면 다음 수학식 2와 같다.In addition, the distance D n-1 between the n-th hole Hn and the n-1 th hole Hn-1 among the plurality of holes H1, H2, H3, the n-th hole Hn and the active layer ( 142) and the relationship between the distance d n - 1 between the n -1 th hole Hn-1 and the
[수학식 2][Equation 2]
그리고, 특정 파장 대역의 광은 구조물(150)의 복수의 홀(H1, H2, H3)을 통과하며 보강 간섭될 수 있다. 보강 간섭은 동일한 위상의 두 파동이 중첩될 때의 간섭을 의미한다. 특정 파장 대역의 광은 구조물(150)의 복수의 홀(H1, H2, H3)을 통과하여 표시 장치(100)의 내부로 입사될 수 있다. 이때, 복수의 홀(H1, H2, H3)을 통과한 광은 서로 동일한 위상을 가질 수 있고, 이에, 서로 보강 간섭될 수 있다. 예를 들면, 제1 홀(H1)과 액티브층(142) 사이의 거리(d1)와 제2 홀(H2)과 액티브층(142) 사이의 거리(d2)의 차이는 적색 레이저의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배일 수 있다. 이 경우, 복수의 홀(H1, H2, H3)을 통하여 표시 장치(100)의 내부로 입사된 적색 레이저는 보강 간섭될 수 있다. In addition, light of a specific wavelength band may constructively interfere while passing through the plurality of holes H1 , H2 , and H3 of the
보강 간섭된 특정 파장 대역의 광의 진폭은 증가될 수 있다. 구체적으로, 복수의 홀(H1, H2, H3)의 수가 n 개일 경우, 특정 파장 대역의 광의 진폭은 n2배로 증가될 수 있다. 예를 들면, 도 3 내지 도 4에 도시된 바와 같이, 복수의 홀(H1, H2, H3)의 수가 5개일 경우, 특정 파장 대역의 광의 진폭은 5의 제곱인 25배로 증가될 수 있다. 진폭이 증가된 특정 파장 대역의 광은 액티브층(142)으로 입사될 수 있다.The amplitude of the constructively interfered specific wavelength band may be increased. Specifically, when the number of the plurality of holes H1, H2, and H3 is n, the amplitude of light in a specific wavelength band may be increased by n 2 times. For example, as shown in FIGS. 3 to 4 , when the number of the plurality of holes H1 , H2 , and H3 is 5, the amplitude of light in a specific wavelength band may be increased by 25 times the power of 5. Light of a specific wavelength band having an increased amplitude may be incident on the
한편, 구조물(150)은 복수의 화소(PX)에 대응하여 배치되는 컬러 필터와 동일한 물질로 이루어질 수 있다. 컬러 필터는 컬러 필터를 통과하는 광의 파장 대역 중 일부 파장 대역의 광을 효과적으로 통과시키며, 일부 파장 대역을 제외한 파장 대역의 광의 세기는 감소시키며 통과시킨다. 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 포함할 수 있다. 적색 컬러 필터는 적색 화소(PX)에 대응하여, 배치되며 적색의 파장 대역에 대응하는 광만을 효과적으로 통과시킬 수 있다. 녹색 컬러 필터는 녹색 화소(PX)에 대응하여, 배치되며 녹색의 파장 대역에 대응하는 광만을 효과적으로 통과시킬 수 있다. 청색 컬러 필터는 청색 화소(PX)에 대응하여, 배치되며 청색의 파장 대역에 대응하는 광만을 효과적으로 통과시킬 수 있다.Meanwhile, the
예를 들어 설명하면, 구조물(150)이 적색 컬러 필터와 동일한 물질로 이루어질 경우, 구조물(150)을 통과하여 표시 장치(100)의 내부로 입사되는 광 중 대부분은 적색의 파장 대역에 대응되는 광일 수 있다. 즉, 표시 장치(100)의 내부로 입사된 적색의 파장 대역 이외의 대역에 대응되는 광, 예를 들면, 녹색 광 또는 청색 광의 세기는 적색 광의 세기보다 현저히 낮을 수 있다. For example, when the
그리고, 구조물(150)은 적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물, 녹색 컬러 필터와 동일한 물질로 이루어진 제2 구조물 및 청색 컬러 필터와 동일한 물질로 이루어진 제3 구조물 중 적어도 하나를 포함할 수 있다. 즉, 표시 영역(AA)에 배치되는 구조물(150) 중 일부는 적색 컬러 필터와 동일한 물질로 이루어질 수 있으며, 다른 일부는 녹색 컬러 필터와 동일한 물질로 이루어질 수 있다. 그리고, 나머지 일부는 청색 컬러 필터와 동일한 물질로 이루어질 수 있다. 구조물(150)은 제1 구조물, 제2 구조물 및 제3 구조물을 모두 포함하지 않고 일부만을 포함할 수도 있다. The
적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물은 표시 장치(100)의 외부로부터 제1 구조물을 통하여 표시 장치(100)의 내부로 입사되는 광 중 적색 광만을 통과시킬 수 있다. 이때, 제1 구조물이 포함하는 복수의 홀(H1, H2, H3) 사이의 간격은 적색 광이 보강 간섭될 수 있는 간격일 수 있다. 즉, 복수의 홀(H1, H2, H3) 사이의 간격은, 제1 홀(H1)과 액티브층(142) 사이의 거리(d1)와 제2 홀(H2)과 액티브층(142) 사이의 거리(d2)의 차이가 적색 광의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다. 이에, 복수의 홀(H1, H2, H3)을 통하여 표시 장치(100)의 내부로 입사된 광 중 적색 광만이 보강 간섭되어 그 진폭이 증가된다. 이와 동시에, 적색 컬러 필터와 동일한 물질로 이루어진 구조물(150)을 통과하여 표시 장치(100)의 내부로 입사되는 광은 적색 광일 수 있다. The first structure made of the same material as the red color filter may pass only red light among the light incident to the inside of the
녹색 컬러 필터와 동일한 물질로 이루어진 제2 구조물은 표시 장치(100)의 외부로부터 제2 구조물을 통하여 표시 장치(100)의 내부로 입사되는 광 중 녹색 광만을 통과시킬 수 있다. 이때, 제2 구조물이 포함하는 복수의 홀(H1, H2, H3) 사이의 간격은 녹색 광이 보강 간섭될 수 있는 간격일 수 있다. 즉, 복수의 홀(H1, H2, H3) 사이의 간격은, 제1 홀(H1)과 액티브층(142) 사이의 거리(d1)와 제2 홀(H2)과 액티브층(142) 사이의 거리(d2)의 차이가 녹색 광의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다. 이에, 복수의 홀(H1, H2, H3)을 통하여 표시 장치(100)의 내부로 입사된 광 중 녹색 광만이 보강 간섭되어 그 진폭이 증가된다. 이와 동시에, 녹색 컬러 필터와 동일한 물질로 이루어진 구조물(150)을 통과하여 표시 장치(100)의 내부로 입사되는 광은 녹색 광일 수 있다.The second structure made of the same material as the green color filter may transmit only green light among light incident to the inside of the
이때, 녹색 광의 파장은 적색 광의 파장보다 작을 수 있다. 따라서, 녹색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3)의 경우, 적색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3)과 비교하여, 액티브층(142)과 인접한 두 홀 사이의 거리의 차이가 더 작을 수 있다. 따라서, 녹색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3) 사이의 간격은 적색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3) 사이의 간격보다 작을 수 있다.In this case, the wavelength of the green light may be smaller than the wavelength of the red light. Accordingly, in the case of the plurality of holes H1, H2, and H3 through which green light can constructively interfere, compared to the plurality of holes H1, H2, and H3 through which red light can constructively interfere, the
청색 컬러 필터와 동일한 물질로 이루어진 제3 구조물은 표시 장치(100)의 외부로부터 제3 구조물을 통하여 표시 장치(100)의 내부로 입사되는 광 중 청색 광만을 통과시킬 수 있다. 이때, 제3 구조물이 포함하는 복수의 홀(H1, H2, H3) 사이의 간격은 청색 광이 보강 간섭될 수 있는 간격일 수 있다. 즉, 복수의 홀(H1, H2, H3) 사이의 간격은, 제1 홀(H1)과 액티브층(142) 사이의 거리(d1)와 제2 홀(H2)과 액티브층(142) 사이의 거리(d2)의 차이가 청색 광의 파장을 액정층(113)의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다. 이에, 복수의 홀(H1, H2, H3)을 통하여 표시 장치(100)의 내부로 입사된 광 중 청색 광만이 보강 간섭되어 그 진폭이 증가된다. 이와 동시에, 청색 컬러 필터와 동일한 물질로 이루어진 구조물(150)을 통과하여 표시 장치(100)의 내부로 입사되는 광은 청색 광일 수 있다.The third structure made of the same material as the blue color filter may pass only blue light among the light incident to the inside of the
이때, 청색 광의 파장은 녹색 광의 파장보다 작을 수 있다. 따라서, 청색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3)의 경우, 녹색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3)과 비교하여, 액티브층(142)과 인접한 두 홀 사이의 거리의 차이가 더 작을 수 있다. 따라서, 청색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3) 사이의 간격은 녹색 광이 보강 간섭될 수 있는 복수의 홀(H1, H2, H3) 사이의 간격보다 작을 수 있다.In this case, the wavelength of the blue light may be smaller than the wavelength of the green light. Accordingly, in the case of the plurality of holes H1 , H2 , and H3 through which blue light may constructively interfere, compared to the plurality of holes H1 , H2 and H3 through which green light may constructively interfere, the
그리고, 구조물(150)은 복수의 홀(H1, H2, H3) 사이의 거리가 상이한 서로 다른 구조물을 포함할 수 있다. 구체적으로, 구조물(150)은 제1 구조물 및 제2 구조물을 포함할 수 있다. 제1 구조물의 복수의 홀 사이의 거리와 제2 구조물의 복수의 홀 사이의 거리는 서로 상이할 수 있다. 예를 들면, 제1 구조물의 복수의 홀 사이의 거리는 제2 구조물의 복수의 홀 사이의 거리보다 클 수 있다. 제1 구조물의 복수의 홀 사이의 거리는 적색 광이 보강 간섭될 수 있는 거리로 설정될 수 있다. 그리고, 제2 구조물의 복수의 홀 사이의 거리는 녹색 광이 보강 간섭될 수 있는 거리로 설정될 수 있다. 이처럼 구조물(150)이 복수의 홀(H1, H2, H3)사이의 거리가 서로 상이한 서로 다른 구조물을 포함함으로써, 각각 서로 다른 파장의 광을 보강 간섭시킬 수 있다.In addition, the
종래의 표시 장치의 경우, 감지 트랜지스터의 상부에서 감지 트랜지스터와 중첩되어 배치되는 구조물은 복수의 홀을 포함하지 않았다. 따라서, 레이저 등의 특정 파장 대역의 광은 구조물을 통과하여 보강 간섭되지 못했으며, 레이저의 진폭은 증가되지 못하였다. 이 경우, 감지 트랜지스터의 액티브층에 입사되는 광 중 레이저의 진폭보다 큰 진폭을 갖는 노이즈에 대응되는 광을 감지 트랜지스터는 감지할 수 있었다. 감지 트랜지스터의 액티브층에는 노이즈에 대응되는 광에 의하여 광 전류가 흐를 수 있으며, 이에, 턴오프된 상태였던 감지 트랜지스터는 특정 파장 대역의 광이 아닌 노이즈에 대응되는 광에 의하여 턴온될 수 있었다. 따라서, 노이즈에 대응되는 광에 의하여 원하지 않는 화소에 영상이 표시될 수 있었다.In the case of a conventional display device, a structure disposed on top of the sensing transistor to overlap the sensing transistor does not include a plurality of holes. Therefore, light of a specific wavelength band, such as a laser, did not constructively interfere with passing through the structure, and the amplitude of the laser was not increased. In this case, the sensing transistor was able to sense the light corresponding to the noise having an amplitude greater than the amplitude of the laser among the light incident on the active layer of the sensing transistor. A photocurrent may flow in the active layer of the sensing transistor by light corresponding to noise, and thus, the sensing transistor, which was turned off, may be turned on by light corresponding to noise rather than light of a specific wavelength band. Accordingly, an image may be displayed in an unwanted pixel by the light corresponding to the noise.
이와 달리, 본 발명의 일 실시예에 따른 표시 장치(100)는, 복수의 홀(H1, H2, H3)을 포함한 구조물(150)이 감지 트랜지스터(Ts)의 상부에서 감지 트랜지스터(Ts)와 중첩하여 배치됨으로써, 감지 트랜지스터(Ts)의 액티브층(142)에 입사되는 특정 파장 대역의 광의 진폭을 증가시킬 수 있다. 구체적으로, 복수의 홀(H1, H2, H3) 중 인접하는 홀 사이의 거리는 특정 파장 대역의 광이 보강 간섭될 수 있도록 설정될 수 있다. 예를 들면, 적색 레이저에 있어, 복수의 홀(H1, H2, H3)을 통과하여 표시 장치(100)의 내부로 입사되며 적색 레이저의 진폭이 증가되도록 복수의 홀(H1, H2, H3) 각각의 사이의 거리를 설정할 수 있다. 따라서, 구조물(150)을 통하여 표시 장치(100)의 내부로 입사되는 다양한 파장의 광 중 적색 레이저만 보강 간섭될 수 있고, 이에, 액티브층(142)에 입사되는 적색 레이저의 진폭은 증가될 수 있다. 또한, 적색 레이저의 파장 대역을 제외한 나머지 파장 대역의 광, 즉, 노이즈에 대응되는 광은 보강 간섭되지 않을 수 있다. 이에, 특정 파장 대역의 광만이 선별되어 그 진폭이 증가될 수 있다. 이와 같이, 구조물(150)에 의하여 적색 레이저의 진폭만이 증가될 경우, 진폭이 증가된 적색 레이저는 감지 트랜지스터(Ts)에 의하여 효과적으로 감지될 수 있다. 진폭이 증가된 적색 레이저는 감지 트랜지스터(Ts)의 액티브층(142)에 입사될 수 있고, 액티브층(142)에는 광 전류가 더욱 쉽게 흐를 수 있다. 따라서, 노이즈에 대응되는 광에 의하여 감지 트랜지스터(Ts)는 쉽게 턴온되지 않을 수 있고, 적색 레이저에 의하여 감지 트랜지스터(Ts)는 쉽고 효과적으로 턴온될 수 있다. 적색 레이저는 감지 트랜지스터(Ts)에 의하여 효과적으로 감지될 수 있고, 이에, 화소(PX)에는 영상이 올바르게 표시될 수 있다.In contrast, in the
또한, 본 발명의 일 실시예에 따른 표시 장치(100)는, 구조물(150)이 컬러 필터와 동일한 물질로 이루어짐으로써, 컬러 필터가 통과시키는 광의 파장 대역과 중첩되는 파장 대역에 대응하는 광을 효과적으로 표시 장치(100) 내부로 입사시키며, 중첩되지 않는 파장 대역에 대응하는 광은 진폭을 감소시켜 표시 장치(100) 내부로 입사시킬 수 있다. 예를 들면, 구조물(150)이 적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물을 포함할 경우, 제1 구조물로 입사되는 광 중 적색 레이저만이 제1 구조물을 통과하여 표시 장치(100)의 내부로 입사될 수 있다. 이에, 적색 레이저의 파장 대역을 제외한 파장 대역의 광, 즉, 노이즈에 대응되는 광은 표시 장치(100)의 내부로 입사되지 않을 수 있다. 이에, 감지 트랜지스터(Ts)에 입사되는 노이즈에 대응되는 광의 세기는 감소될 수 있으며, 감지 트랜지스터(Ts)에 입사되는 적색 레이저의 세기는 그대로 유지될 수 있다. In addition, in the
또한, 제1 구조물이 포함하는 복수의 홀(H1, H2, H3) 중 인접하는 홀 사이의 간격이 적색 레이저가 보강 간섭될 수 있는 간격일 경우, 제1 구조물이 적색 레이저만을 통과시키는 것과 더불어, 복수의 홀(H1, H2, H3)을 통하여 표시 장치(100)의 내부로 입사된 광 중 적색 레이저만이 진폭이 증가될 수 있다. 따라서, 감지 트랜지스터(Ts)의 액티브층(142)에 입사되는 광 중 적색 레이저의 세기는 증가될 수 있고, 적색 레이저를 제외한 광의 세기는 감소될 수 있다. 이에, 감지 트랜지스터(Ts)의 노이즈에 대응되는 광의 감지에 의한 잘못된 영상의 표시는 방지될 수 있으며, 감지 트랜지스터(Ts)의 적색 레이저의 감지에 의한 올바른 영상의 표시는 안정적으로 수행될 수 있다.In addition, when the interval between adjacent holes among the plurality of holes H1, H2, H3 included in the first structure is an interval where the red laser can constructively interfere, the first structure passes only the red laser, Only the red laser among the light incident into the
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 5의 표시 장치(500)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 반사층(590)이 추가되었다는 것을 제외하면 실질적으로 동일한 바, 중복 설명은 생략한다.5 is a cross-sectional view of a display device according to another exemplary embodiment. The
도 5를 참조하면, 구조물(150) 하부에는 반사층(590)이 배치된다. 반사층(590)은 반사층(590) 하부로부터 입사되는 광을 감지 트랜지스터(Ts)가 배치된 방향으로 반사시키는 층을 의미한다. 반사층(590)은 구조물(150) 하부에서 구조물(150)과 제2 평탄화층(114) 사이에 배치되며, 구조물(150)과 중첩하도록 배치된다. 즉, 반사층(590)은 구조물(150)과 동일한 형상을 가지며, 복수의 홀을 포함할 수 있다. 반사층(590)이 포함하는 복수의 홀은 구조물(150)이 포함하는 복수의 홀(H1, H2, H3)과 대응될 수 있다. 따라서, 구조물(150)의 복수의 홀(H1, H2, H3)로 입사되는 광은 반사층(590)의 복수의 홀을 통과하여 표시 장치(500) 내부로 입사될 수 있다. Referring to FIG. 5 , a
반사층(590)의 하부에서 반사층(590)으로 입사된 광은 반사층(590)의 하부 표면에서 반사되어 감지 트랜지스터(Ts)의 액티브층(142)으로 입사될 수 있다. 구조물(150)을 통하여 표시 장치(500)의 내부로 입사된 광 중 일부는 액티브층(142)으로 입사될 수 있으나, 나머지 일부는 액티브층(142)으로 입사하지 많고, 감지 트랜지스터(Ts)의 소스 전극(143) 또는 드레인 전극(144)으로 입사될 수 있다. 소스 전극(143) 및 드레인 전극(144)은 금속으로 이루어짐으로써, 제1 광(L1)을 소스 전극(143) 및 드레인 전극(144)의 상부로 반사시킬 수 있다. 제1 광(L1)은 소스 전극(143) 및 드레인 전극(144)의 상부 표면에서 반사되어 제2 광(L2)으로서 반사층(590)의 하부 표면에 입사될 수 있다. Light incident on the
반사층(590)은 제2 광(L2)을 반사층(590)의 하부로 반사시킬 수 있다. 반사층(590)은 금속으로 이루어질 수 있으며, 이에, 광을 효과적으로 반사시킬 수 있다. 반사층(590)의 구성은 이에 제한되지 않으며, 광을 반사하는 성질을 갖는 물질이라면 반사층(590)을 구성할 수 있다. 반사층(590)에 입사된 제2 광(L2)은 반사층(590)의 하부 표면에서 제3 광(L3)으로 반사될 수 있다. 이때, 제3 광(L3)은 감지 트랜지스터(Ts)의 액티브층(142)으로 입사될 수 있다.The
본 발명의 다른 실시예에 따른 표시 장치(500)는 반사층(590)을 포함함으로써, 감지 트랜지스터(Ts)의 액티브층(142)에 입사되는 광의 양을 더욱 증가시킬 수 있다. 구조물(150)을 통하여 입사된 광 중 일부는 감지 트랜지스터(Ts)의 액티브층(142)에 입사되지 않을 수 있고, 액티브층(142)에 입사되지 않은 광 중 일부 광인 제1 광(L1)은 감지 트랜지스터(Ts)의 소스 전극(143) 및 드레인 전극(144)에 반사되어 제2 광(L2)으로서 반사층(590)으로 입사될 수 있다. 반사층(590)은 제2 광(L2)을 제3 광(L3)으로 반사시키고, 제3 광(L3)은 감지 트랜지스터(Ts)의 액티브층(142)으로 입사될 수 있다. 따라서, 감지 트랜지스터(Ts)의 액티브층(142)에 입사되는 광의 양은 증가될 수 있다. 따라서, 감지 트랜지스터(Ts)의 액티브층(142)에 흐르는 광 전류의 세기는 증가될 수 있고, 이에, 감지 트랜지스터(Ts)는 효과적으로 턴온될 수 있다.Since the
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 회로도이다. 도 6의 표시 장치(600)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 화소 전극(180)을 포함하지 않고, 스위칭 트랜지스터(Tsw), 제2 스토리지 커패시터(Cs2) 및 유기 발광 소자(610)를 포함하는 유기 발광 표시 장치라는 것을 제외하면 실질적으로 동일하다. 즉, 도 6의 표시 장치(600)의 감지 트랜지스터(Ts), 제1 스토리지 커패시터(Cs1) 및 리드아웃 트랜지스터(Tro)는 각각 도 1 내지 도 4의 표시 장치(100)의 감지 트랜지스터(Ts), 스토리지 커패시터(Cs) 및 리드아웃 트랜지스터(Tro)와 대응된다. 따라서, 중복 설명은 생략한다.6 is a circuit diagram of a display device according to another exemplary embodiment. Compared to the
도 6을 참조하면, 표시 장치(600)는 복수의 감지 트랜지스터(Ts), 복수의 리드아웃 트랜지스터(Tro), 복수의 제1 스토리지 커패시터(Cs1), 복수의 스위칭 트랜지스터(Tsw), 복수의 구동 트랜지스터(Td), 복수의 제2 스토리지 커패시터(Cs2), 복수의 유기 발광 소자(610), 복수의 데이터 배선(DL), 복수의 리드아웃 배선(ROL), 복수의 고전위 전압 배선(VDDL), 복수의 게이트 배선(GL), 복수의 구동 전압 배선(DVL) 및 복수의 스토리지 전압 배선(SVL)을 포함한다. Referring to FIG. 6 , the
구체적으로, 복수의 유기 발광 소자(610)는 복수의 화소(PX) 각각에 대응되어 배치된다. 유기 발광 소자(610)는 구동 트랜지스터(Td)와 전기적으로 연결된 애노드, 애노드 상에 배치되는 유기층 및 유기층 상에 배치되는 캐소드를 포함할 수 있다. 표시 장치(600)가 탑 에미션 방식일 경우, 애노드는 발광된 광을 캐소드 측으로 반사시키기 위한 반사층 및 유기층에 정공을 공급하기 위한 투명 도전층을 더 포함할 수 있다.Specifically, the plurality of organic
복수의 감지 트랜지스터(Ts), 복수의 리드아웃 트랜지스터(Tro), 복수의 제1 스토리지 커패시터(Cs1), 복수의 스위칭 트랜지스터(Tsw), 복수의 구동 트랜지스터(Td) 및 복수의 제2 스토리지 커패시터(Cs2)는 표시 영역(AA) 중 복수의 화소(PX)를 제외한 영역에 배치된다. 즉, 복수의 감지 트랜지스터(Ts), 복수의 리드아웃 트랜지스터(Tro), 복수의 제1 스토리지 커패시터(Cs1), 복수의 스위칭 트랜지스터(Tsw), 복수의 구동 트랜지스터(Td) 및 복수의 제2 스토리지 커패시터(Cs2)는 복수의 화소(PX) 사이에 배치된다. A plurality of sensing transistors Ts, a plurality of readout transistors Tro, a plurality of first storage capacitors Cs1, a plurality of switching transistors Tsw, a plurality of driving transistors Td, and a plurality of second storage capacitors ( Cs2 is disposed in an area of the display area AA except for the plurality of pixels PX. That is, a plurality of sensing transistors Ts, a plurality of readout transistors Tro, a plurality of first storage capacitors Cs1, a plurality of switching transistors Tsw, a plurality of driving transistors Td, and a plurality of second storage capacitors. The capacitor Cs2 is disposed between the plurality of pixels PX.
복수의 데이터 배선(DL), 복수의 리드아웃 배선(ROL) 및 복수의 고전위 전압 배선(VDDL)은 제1 방향으로 연장되어 복수의 화소(PX) 사이에 배치되며, 복수의 게이트 배선(GL), 복수의 구동 전압 배선(DVL) 및 복수의 스토리지 전압 배선(SVL)은 제2 방향으로 연장되어 복수의 화소(PX) 사이에 배치된다.The plurality of data lines DL, the plurality of readout lines ROL, and the plurality of high potential voltage lines VDDL extend in the first direction and are disposed between the plurality of pixels PX, and the plurality of gate lines GL ), the plurality of driving voltage lines DVL, and the plurality of storage voltage lines SVL extend in the second direction and are disposed between the plurality of pixels PX.
복수의 고전위 전압 배선(VDDL)은 복수의 구동 트랜지스터(Td) 각각과 연결되어 복수의 구동 트랜지스터(Td) 각각에 고전위 전압을 공급할 수 있다. The plurality of high potential voltage lines VDDL may be connected to each of the plurality of driving transistors Td to supply a high potential voltage to each of the plurality of driving transistors Td.
복수의 스위칭 트랜지스터(Tsw)는 복수의 게이트 배선(GL) 및 복수의 데이터 배선(DL) 각각과 연결되어 게이트 신호 및 데이터 신호에 의하여 구동 트랜지스터(Td)를 턴온시키는 트랜지스터이다. 스위칭 트랜지스터(Tsw)의 게이트 전극은 게이트 배선(GL)에 연결되며, 게이트 신호를 인가받을 수 있다. 스위칭 트랜지스터(Tsw)의 소스 전극은 데이터 배선(DL)과 연결되며, 데이터 신호를 인가받을 수 있다. 스위칭 트랜지스터(Tsw)의 드레인 전극은 구동 트랜지스터(Td)와 연결된다. 스위칭 트랜지스터(Tsw)는 게이트 신호에 의하여 턴온되며, 게이트 신호에 대응하여 데이터 신호를 구동 트랜지스터(Td)에 인가시킬 수 있다.The plurality of switching transistors Tsw are transistors connected to each of the plurality of gate lines GL and the plurality of data lines DL to turn on the driving transistor Td according to the gate signal and the data signal. A gate electrode of the switching transistor Tsw is connected to the gate line GL and may receive a gate signal. A source electrode of the switching transistor Tsw is connected to the data line DL, and may receive a data signal. A drain electrode of the switching transistor Tsw is connected to the driving transistor Td. The switching transistor Tsw is turned on by a gate signal, and may apply a data signal to the driving transistor Td in response to the gate signal.
복수의 스위칭 트랜지스터(Tsw)의 드레인 전극 각각에는 복수의 제2 스토리지 커패시터(Cs2)가 배치될 수 있다. 스토리지 커패시터(Cs)는 스위칭 트랜지스터(Tsw)의 드레인 전극에 인가되는 전압을 저장하는 커패시터를 의미한다. 구체적으로, 제2 스토리지 커패시터(Cs2)는 제1 전극 및 제2 전극을 포함할 수 있고, 제1 전극은 스위칭 트랜지스터(Tsw)의 드레인 전극과 연결될 수 있다. 스위칭 트랜지스터(Tsw)가 게이트 신호에 의하여 턴온될 경우, 스위칭 트랜지스터(Tsw)의 드레인 전극에는 데이터 신호가 인가될 수 있다. 이때, 스위칭 트랜지스터(Tsw)의 드레인 전극에 연결되는 제2 스토리지 커패시터(Cs2)는 스위칭 트랜지스터(Tsw)의 드레인 전극에 인가되는 전압을 저장할 수 있다.A plurality of second storage capacitors Cs2 may be disposed on each drain electrode of the plurality of switching transistors Tsw. The storage capacitor Cs refers to a capacitor that stores a voltage applied to the drain electrode of the switching transistor Tsw. Specifically, the second storage capacitor Cs2 may include a first electrode and a second electrode, and the first electrode may be connected to a drain electrode of the switching transistor Tsw. When the switching transistor Tsw is turned on by the gate signal, a data signal may be applied to the drain electrode of the switching transistor Tsw. In this case, the second storage capacitor Cs2 connected to the drain electrode of the switching transistor Tsw may store a voltage applied to the drain electrode of the switching transistor Tsw.
복수의 구동 트랜지스터(Td)는 복수의 스위칭 트랜지스터(Tsw) 각각이 전달하는 데이터 신호에 대응하여 복수의 유기 발광 소자(610) 각각에 고전위 전압을 공급하는 트랜지스터이다. 구동 트랜지스터(Td)의 게이트 전극은 스위칭 트랜지스터(Tsw)의 드레인 전극과 연결되어 스위칭 트랜지스터(Tsw)가 턴온됨에 따라 데이터 신호를 인가받을 수 있다. 구동 트랜지스터(Td)의 소스 전극은 고전위 전압 배선(VDDL)과 연결되어 고전위 전압을 인가받을 수 있다. 이때, 복수의 고전위 전압 배선(VDDL)은 복수의 구동 트랜지스터(Td) 각각과 연결되어 복수의 구동 트랜지스터(Td) 각각에 고전위 전압을 공급할 수 있다. 그리고, 구동 트랜지스터(Td)의 드레인 전극은 유기 발광 소자(610)와 연결될 수 있다. 스위칭 트랜지스터(Tsw)가 게이트 신호에 대응하여 턴온될 경우, 구동 트랜지스터(Td)의 게이트 전극에 데이터 신호가 인가되고, 데이터 신호에 의하여 구동 트랜지스터(Td)는 턴온될 수 있다. 구동 트랜지스터(Td)가 턴온됨에 따라, 유기 발광 소자(610)에는 고전위 전압이 인가될 수 있다.The plurality of driving transistors Td are transistors that supply a high potential voltage to each of the plurality of organic
복수의 감지 트랜지스터(Ts)는 표시 장치(600)의 외부로부터 복수의 감지 트랜지스터(Ts)로 입사되는 광을 감지하여 신호를 발생시키는 트랜지스터를 의미한다. 감지 트랜지스터(Ts)의 게이트 전극은 스토리지 전압 배선(SVL)과 연결된다. 스토리지 전압 배선(SVL)에는 감지 트랜지스터(Ts)를 턴오프시키는 전압이 인가될 수 있고, 감지 트랜지스터(Ts)는 턴오프될 수 있다. 감지 트랜지스터(Ts)의 소스 전극은 구동 전압 배선(DVL)과 연결되어 구동 전압을 인가받을 수 있다. 그리고, 감지 트랜지스터(Ts)의 드레인 전극은 제1 스토리지 커패시터(Cs1)와 연결된다. The plurality of sensing transistors Ts refers to a transistor that generates a signal by sensing light incident to the plurality of sensing transistors Ts from the outside of the
복수의 감지 트랜지스터(Ts)의 액티브층에는 표시 장치(600)의 외부로부터 입사되는 광에 의한 광 전류가 흐를 수 있다. 감지 트랜지스터(Ts)는 스토리지 전압 배선(SVL)에 의하여 공급되는 전압에 의하여 턴오프된 상태를 유지하며, 액티브층에 흐르는 광에 의한 광 전류에 의하여 턴온(Turn On)될 수 있다. 액티브층에 광 전류가 흘러 감지 트랜지스터(Ts)가 턴온될 경우, 감지 트랜지스터(Ts)의 소스 전극에 인가되는 구동 전압은 감지 트랜지스터(Ts)의 드레인 전극으로 흐를 수 있다. A photocurrent by light incident from the outside of the
복수의 제1 스토리지 커패시터(Cs1)는 복수의 감지 트랜지스터(Ts) 각각의 드레인 전극에 인가되는 전압을 저장하는 커패시터이다. 제1 스토리지 커패시터(Cs1)의 제1 전극은 감지 트랜지스터(Ts)의 드레인 전극과 연결되어 감지 트랜지스터(Ts)의 드레인 전극에 인가되는 전압을 인가받을 수 있다. 제1 스토리지 커패시터(Cs1)의 제2 전극은 스토리지 전압 배선(SVL)에 연결된다. The plurality of first storage capacitors Cs1 are capacitors for storing a voltage applied to the drain electrode of each of the plurality of sensing transistors Ts. The first electrode of the first storage capacitor Cs1 may be connected to the drain electrode of the sensing transistor Ts to receive a voltage applied to the drain electrode of the sensing transistor Ts. A second electrode of the first storage capacitor Cs1 is connected to the storage voltage line SVL.
복수의 리드아웃 트랜지스터(Tro)는 복수의 감지 트랜지스터(Ts) 각각과 연결되어 복수의 감지 트랜지스터(Ts) 각각에서 발생되는 광 감지 신호를 전달하는 트랜지스터이다. 리드아웃 트랜지스터(Tro)의 게이트 전극(171)은 게이트 배선(GL)과 연결되어 게이트 신호를 인가받을 수 있다. 리드아웃 트랜지스터(Tro)의 소스 전극(173)은 감지 트랜지스터(Ts)의 드레인 전극 및 제1 스토리지 커패시터(Cs1)의 제1 전극과 연결되어, 감지 트랜지스터(Ts)의 드레인 전극에 인가된 전압을 인가받을 수 있다. 리드아웃 트랜지스터(Tro)의 드레인 전극(174)은 리드아웃 배선(ROL)에 연결되어 감지 트랜지스터(Ts)로부터 발생된 광을 감지한 신호를 리드아웃 배선(ROL)에 전달할 수 있다. 리드아웃 트랜지스터(Tro)는 게이트 신호에 의하여 턴온될 수 있다. 리드아웃 트랜지스터(Tro)는 게이트 신호에 대응하여 감지 트랜지스터(Ts)의 드레인 전극에 인가된 광을 감지했다는 신호를 리드아웃 배선(ROL)에 전달할 수 있다. 리드아웃 배선(ROL)을 통하여 전달되는 감지 트랜지스터(Ts)의 광 감지 신호에 의하여 감지 트랜지스터(Ts)가 배치된 영역과 인접한 화소(PX)에는 영상이 표시될 수 있다.The plurality of readout transistors Tro is a transistor connected to each of the plurality of sensing transistors Ts to transmit a photo sensing signal generated from each of the plurality of sensing transistors Ts. The
감지 트랜지스터(Ts) 및 리드아웃 트랜지스터(Tro)는 복수의 화소(PX) 사이에서 일정한 간격으로 배치될 수 있다. 구체적으로, 표시 영역(AA)의 복수의 화소(PX) 사이에는 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)가 배치될 수 있다. 이때, 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)는 복수의 화소(PX) 모두에 대응하여 배치되지 않을 수 있다. 즉, 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)는 복수의 화소(PX) 중 일부 화소(PX)의 사이에 배치되며, 일정한 간격을 두고 배치될 수 있다. 예를 들면, 복수의 감지 트랜지스터(Ts) 및 복수의 리드아웃 트랜지스터(Tro)는 제1 방향을 따라 정의된 복수의 화소(PX) 중 5개의 화소(PX)가 배치된 거리와 동일한 간격으로 배치될 수 있다. 그러나, 이에 제한되는 것은 아니다.The sensing transistor Ts and the readout transistor Tro may be disposed at regular intervals between the plurality of pixels PX. Specifically, a plurality of sensing transistors Ts and a plurality of readout transistors Tro may be disposed between the plurality of pixels PX in the display area AA. In this case, the plurality of sensing transistors Ts and the plurality of readout transistors Tro may not be disposed to correspond to all of the plurality of pixels PX. That is, the plurality of sensing transistors Ts and the plurality of readout transistors Tro are disposed between some pixels PX among the plurality of pixels PX, and may be disposed at regular intervals. For example, the plurality of sensing transistors Ts and the plurality of readout transistors Tro are disposed at the same distance as the distance at which five pixels PX among the plurality of pixels PX defined along the first direction are disposed. can be However, it is not limited thereto.
표시 장치(600)는 복수의 감지 트랜지스터(Ts)와 중첩되어 배치되며 복수의 홀을 포함하는 구조물을 포함할 수 있다. 이때, 구조물은 감지 트랜지스터(Ts)가 배치된 영역 전체에 중첩되어 배치될 수 있다. 구조물은 감지 트랜지스터(Ts)가 배치된 영역 전체에 배치될 수 있다. 따라서, 표시 장치(600)의 외부로부터 구조물을 통하여 표시 장치(600) 내부로 입사되는 광은 감지 트랜지스터(Ts)로 효과적으로 입사될 수 있다.The
구조물은 슬릿 형상의 복수의 홀을 포함할 수 있다. 구체적으로, 복수의 홀은 게이트 배선(GL)이 연장되는 제1 방향과 동일한 방향으로 연장되어 형성될 수 있다. 그러나, 이에 제한되지 않으며, 복수의 홀은 제2 방향과 동일한 방향으로 연장되어 형성될 수도 있다. The structure may include a plurality of slit-shaped holes. In detail, the plurality of holes may be formed to extend in the same direction as the first direction in which the gate line GL extends. However, the present invention is not limited thereto, and the plurality of holes may be formed to extend in the same direction as the second direction.
복수의 홀은 제1 홀 내지 제3 홀을 포함한다. 복수의 홀은 5개일 수 있으며, 제1 홀은 복수의 홀 중 가장 가운데 위치한다. 그리고, 제2 홀은 제1 홀의 양 측에 배치되며, 제3 홀은 복수의 홀 중 가장 외 측에 위치한다. 복수의 홀의 수는 도 3 내지 도 4에 도시된 바와 같이 5개일 수 있으나, 이에 제한되지 않고 5개보다 적거나 많을 수도 있다.The plurality of holes include first to third holes. The plurality of holes may be five, and the first hole is located at the center of the plurality of holes. In addition, the second hole is disposed on both sides of the first hole, and the third hole is positioned on the outermost side of the plurality of holes. The number of the plurality of holes may be five as shown in FIGS. 3 to 4 , but is not limited thereto and may be less or more than five.
이때, 복수의 홀 중 하나의 홀부터 감지 트랜지스터(Ts)의 액티브층 사이의 거리와 하나의 홀과 인접하는 다른 홀부터 감지 트랜지스터(Ts)의 액티브층 사이의 거리의 차이, 즉, 인접한 두 홀로부터 액티브층까지의 경로차는, 특정 파장 대역의 광의 파장을 중간층의 굴절률로 나눈 값의 자연수 배일 수 있다. 이때, 중간층은 구조물과 감지 트랜지스터(Ts) 사이에 배치된 층을 의미한다. 예를 들면, 중간층은 평탄화층을 포함할 수 있다. 예를 들어 설명하면, 복수의 홀 중 제1 홀과 감지 트랜지스터(Ts)의 액티브층 사이의 거리와 제1 홀과 인접하는 제2 홀과 감지 트랜지스터(Ts)의 액티브층 사이의 거리의 차이는, 특정 파장 대역의 광의 파장을 구조물과 감지 트랜지스터(Ts) 사이에 배치된 평탄화층의 굴절률로 나눈 값은 자연수 배일 수 있다. At this time, the difference between the distance between the active layer of the sensing transistor Ts from one of the plurality of holes and the distance between the active layer of the sensing transistor Ts from the other adjacent hole to the other hole, that is, the two adjacent holes. The path difference from to the active layer may be a natural multiple of a value obtained by dividing the wavelength of light in a specific wavelength band by the refractive index of the intermediate layer. In this case, the intermediate layer means a layer disposed between the structure and the sensing transistor Ts. For example, the intermediate layer may include a planarization layer. For example, the difference between the distance between the first hole among the plurality of holes and the active layer of the sensing transistor Ts and the distance between the second hole adjacent to the first hole and the active layer of the sensing transistor Ts is , a value obtained by dividing the wavelength of light in a specific wavelength band by the refractive index of the planarization layer disposed between the structure and the sensing transistor Ts may be a natural multiple.
또한, 특정 파장 대역의 광은 표시 장치(600)의 외부로부터 감지 트랜지스터(Ts)로 입사되는 광 중 일부일 수 있다. 구체적으로, 표시 장치(600)의 외부로부터 감지 트랜지스터(Ts)에 입사되는 광은 다양한 파장 대역에 대응하는 광일 수 있다. 이때, 특정 파장 대역의 광은 레이저일 수 있다. 레이저는 적색 광을 띄는 적색 레이저일 수 있으며, 청색 광을 띄는 청색 레이저일 수 있으며, 녹색 광을 띄는 녹색 레이저일 수 있다. In addition, light of a specific wavelength band may be a part of light incident to the sensing transistor Ts from the outside of the
그리고, 복수의 홀 중 하나의 홀과 하나의 홀과 인접하는 다른 홀 사이의 거리는, 하나의 홀부터 감지 트랜지스터(Ts)의 액티브층 사이의 거리와 다른 홀부터 감지 트랜지스터(Ts)의 액티브층 사이의 거리의 차이가 특정 파장 대역의 광의 파장을 평탄화층의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다. In addition, a distance between one of the plurality of holes and one hole and another adjacent hole is a distance between one hole and an active layer of the sensing transistor Ts and a distance between another hole and an active layer of the sensing transistor Ts. The difference in distance may be set to be a natural multiple of a value obtained by dividing the wavelength of light in a specific wavelength band by the refractive index of the planarization layer.
이를 일반화하면, 복수의 홀 중 제n 홀과 액티브층 사이의 거리와 제n-1 홀과 액티브층 사이의 거리의 차이, 즉, 경로차(dn - dn-1)는 특정 파장 대역의 광의 파장(λ)를 평탄화층의 굴절률(n0)로 나눈 값의 자연수 배일 수 있다. 이를 수식으로 표현하면 앞서 설명하였던 수학식 1과 같다. To generalize this, the difference between the distance between the n-th hole and the active layer and the distance between the n-1 th hole and the active layer among the plurality of holes, that is, the path difference (d n - d n-1 ) is a specific wavelength band. It may be a natural multiple of a value obtained by dividing the wavelength λ of the light by the refractive index n0 of the planarization layer. If this is expressed as an equation, it is the same as Equation 1 described above.
또한, 복수의 홀 중 제n 홀과 제n-1 홀 사이의 거리, 제n 홀과 액티브층 사이의 거리 및 제n-1 홀과 액티브층 사이의 거리의 관계를 수식으로 표현하면 앞서 설명하였던 수학식 2와 같다. In addition, if the relationship between the distance between the n-th hole and the n-1 th hole among the plurality of holes, the distance between the n th hole and the active layer, and the distance between the n-1 th hole and the active layer is expressed by an equation, Equation 2 is the same.
그리고, 특정 파장 대역의 광은 구조물의 복수의 홀을 통과하며 보강 간섭될 수 있다. 복수의 홀을 통과한 광은 서로 동일한 위상을 가질 수 있고, 이에, 서로 보강 간섭될 수 있다. 예를 들면, 제1 홀과 액티브층 사이의 거리와 제2 홀과 액티브층 사이의 거리의 차이는 적색 레이저의 파장을 평탄화층의 굴절률로 나눈 값의 자연수 배일 수 있다. 이 경우, 복수의 홀을 통하여 표시 장치(600)의 내부로 입사된 적색 레이저는 보강 간섭될 수 있다. In addition, light of a specific wavelength band may be constructively interfered with passing through a plurality of holes of the structure. Light passing through the plurality of holes may have the same phase as each other, and thus may constructively interfere with each other. For example, the difference between the distance between the first hole and the active layer and the distance between the second hole and the active layer may be a natural multiple of the wavelength of the red laser divided by the refractive index of the planarization layer. In this case, the red laser incident into the
보강 간섭된 특정 파장 대역의 광의 진폭은 증가될 수 있다. 구체적으로, 복수의 홀의 수가 n 개일 경우, 특정 파장 대역의 광의 진폭은 n2배로 증가될 수 있다. The amplitude of the constructively interfered specific wavelength band may be increased. Specifically, when the number of the plurality of holes is n, the amplitude of light in a specific wavelength band may be increased by n 2 times.
한편, 구조물은 컬러 필터와 동일한 물질로 이루어질 수 있다. 예를 들며나, 구조물은 적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물, 녹색 컬러 필터와 동일한 물질 이루어진 제2 구조물 및 청색 컬러 필터와 동일한 물질로 이루어진 제3 구조물 중 적어도 하나를 포함할 수 있다Meanwhile, the structure may be made of the same material as the color filter. For example, the structure may include at least one of a first structure made of the same material as the red color filter, a second structure made of the same material as the green color filter, and a third structure made of the same material as the blue color filter.
예를 들면, 적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물은 표시 장치(600)의 외부로부터 제1 구조물을 통하여 표시 장치(600)의 내부로 입사되는 광 중 적색 광만을 통과시킬 수 있다. 이때, 제1 구조물이 포함하는 복수의 홀 사이의 간격은 적색 광이 보강 간섭될 수 있는 간격일 수 있다. 즉, 제1 홀과 액티브층 사이의 거리와 제2 홀과 액티브층 사이의 거리의 차이는 적색 광의 파장을 평탄화층의 굴절률로 나눈 값의 자연수 배일 수 있다. 이에, 복수의 홀을 통하여 표시 장치(600)의 내부로 입사된 광 중 적색 광만이 보강 간섭되어 그 진폭이 증가된다. 이와 동시에, 적색 컬러 필터와 동일한 물질로 이루어진 구조물을 통과하여 표시 장치(600)의 내부로 입사되는 광은 적색 광일 수 있다. For example, the first structure made of the same material as the red color filter may pass only red light among light incident to the inside of the
본 발명의 또 다른 실시예에 따른 표시 장치(600)는 복수의 홀을 포함한 구조물이 감지 트랜지스터(Ts)의 상부에서 감지 트랜지스터(Ts)와 중첩하여 배치됨으로써, 감지 트랜지스터(Ts)의 액티브층에 입사되는 특정 파장 대역의 광을 보강 간섭시킬 수 있다. 예를 들면, 특정 파장 대역의 광은 적색 레이저일 수 있다. 구체적으로, 복수의 홀 중 인접하는 홀 사이의 거리는 적색 레이저가 보강 간섭될 수 있도록 설정될 수 있다. 이에, 복수의 홀 사이의 거리에 따라 액티브층에 입사되는 적색 레이저의 진폭은 증가될 수 있다. 따라서, 적색 레이저의 파장 대역을 제외한 파장 대역의 광에 의하여 감지 트랜지스터(Ts)는 쉽게 턴온되지 않을 수 있고, 적색 레이저에 의하여만 감지 트랜지스터(Ts)는 쉽고 효과적으로 턴온될 수 있다. In the
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(600)는, 구조물이 컬러 필터와 동일한 물질로 이루어짐으로써, 액티브층에 입사되는 광 중 컬러 필터가 투과시킬 수 있는 광의 세기를 증가시켜, 노이즈에 대응되는 광에 의한 액티브층에의 광 전류의 흐름을 억제할 수 있다. 예를 들면, 구조물은 적색 컬러 필터와 동일한 물질로 이루어질 수 있다. 이에, 구조물을 투과하여 표시 장치(600) 내부로 입사되는 광은 적색 광일 수 있다. 이에, 감지 트랜지스터(Ts)의 액티브층에 입사되는 광 중, 적색 광을 제외한 광, 즉, 노이즈에 대응되는 광의 세기는 감소될 수 있다. 감지 트랜지스터(Ts)는 노이즈에 대응되는 광에 의하여 턴온되지 않을 수 있고, 적색 광에 의하여 효과적으로 턴온될 수 있다.In addition, in the
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.Display devices according to embodiments of the present invention may be described as follows.
본 발명의 일 실시예에 따른 표시 장치는, 복수의 화소가 정의되는 표시 영역을 포함하는 기판, 표시 영역 중 복수의 화소 사이에 배치되는 감지 트랜지스터, 감지 트랜지스터 상에서 감지 트랜지스터와 중첩하여 배치되며, 복수의 홀을 포함하는 구조물을 포함할 수 있다.A display device according to an embodiment of the present invention includes a substrate including a display area in which a plurality of pixels are defined, a sensing transistor disposed between a plurality of pixels in the display area, and a sensing transistor overlapping the sensing transistor on the sensing transistor. It may include a structure including a hole of.
본 발명의 다른 특징에 따르면, 표시 장치는, 감지 트랜지스터와 연결된 리드아웃(read out) 트랜지스터 및 리드아웃 트랜지스터 상에 배치되고, 표시 영역 중 복수의 화소 사이에서 구조물을 제외한 영역에 배치되는 블랙 매트릭스를 더 포함할 수 있다.According to another aspect of the present invention, a display device includes a readout transistor connected to a sensing transistor and a black matrix disposed on the readout transistor, and disposed between a plurality of pixels in a display area except for structures. may include more.
본 발명의 또 다른 특징에 따르면, 감지 트랜지스터와 리드아웃 트랜지스터는 복수의 화소 중 일부 화소 사이에서 일정한 간격으로 배치될 수 있다.According to another feature of the present invention, the sensing transistor and the read-out transistor may be disposed at regular intervals between some of the plurality of pixels.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 화소 사이에서 제1 방향으로 연장하는 게이트 배선, 구동 전압 배선 및 스토리지 전압 배선, 복수의 화소 사이에서 제2 방향으로 연장하는 리드아웃 배선 및 감지 트랜지스터 및 리드아웃 트랜지스터와 연결된 제1 전극 및 스토리지 전압 배선과 연결된 제2 전극을 갖는 스토리지 커패시터를 더 포함하고, 감지 트랜지스터는 스토리지 전압 배선과 연결된 게이트 전극, 구동 전압 배선과 연결된 소스 전극 및 스토리지 커패시터의 제1 전극과 연결된 드레인 전극을 포함하고, 리드아웃 트랜지스터는 게이트 배선과 연결된 게이트 전극, 스토리지 커패시터의 제1 전극과 연결된 소스 전극 및 리드아웃 배선과 연결된 드레인 전극을 포함할 수 있다.According to another aspect of the present invention, in a display device, a gate line extending in a first direction between a plurality of pixels, a driving voltage line and a storage voltage line extending in a second direction, a readout line extending in a second direction between the plurality of pixels, and sensing A storage capacitor further comprising a storage capacitor having a first electrode connected to the transistor and the readout transistor and a second electrode connected to the storage voltage line, wherein the sensing transistor comprises a gate electrode connected to the storage voltage line, a source electrode connected to the driving voltage line, and the storage capacitor. It may include a drain electrode connected to the first electrode, and the readout transistor may include a gate electrode connected to the gate line, a source electrode connected to the first electrode of the storage capacitor, and a drain electrode connected to the readout line.
본 발명의 또 다른 특징에 따르면, 스토리지 전압 배선에는 감지 트랜지스터를 턴오프(turn off)시키기 위한 전압이 인가될 수 있다.According to another feature of the present invention, a voltage for turning off the sensing transistor may be applied to the storage voltage line.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 화소 사이에서 제2 방향으로 연장하는 데이터 배선, 데이터 배선 및 게이트 배선과 연결된 구동 트랜지스터 및 구동 트랜지스터와 연결된 화소 전극을 더 포함할 수 있다.According to another aspect of the present invention, the display device may further include a data line extending in the second direction between the plurality of pixels, a driving transistor connected to the data line and the gate line, and a pixel electrode connected to the driving transistor.
본 발명의 또 다른 특징에 따르면, 복수의 화소 사이에서 제2 방향으로 연장하는 데이터 배선 및 고전위 전압 배선, 데이터 배선 및 게이트 배선과 연결된 스위칭 트랜지스터, 스위칭 트랜지스터 및 고전위 전압 배선과 전기적으로 연결된 구동 트랜지스터 및 구동 트랜지스터와 연결된 유기 발광 소자를 더 포함할 수 있다.According to another aspect of the present invention, a data line and a high potential voltage line extending in the second direction between a plurality of pixels, a switching transistor connected to the data line and the gate line, a switching transistor and a driving electrically connected to the high potential voltage line It may further include an organic light emitting device connected to the transistor and the driving transistor.
본 발명의 또 다른 특징에 따르면, 구조물은 감지 트랜지스터가 배치된 영역 전체와 중첩될 수 있다.According to another feature of the present invention, the structure may overlap the entire area in which the sensing transistor is disposed.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 화소에 대응하여 배치되는 컬러 필터를 더 포함하며, 구조물은 컬러 필터와 동일한 물질로 이루어질 수 있다.According to another feature of the present invention, the display device further includes a color filter disposed to correspond to the plurality of pixels, and the structure may be made of the same material as the color filter.
본 발명의 또 다른 특징에 따르면, 표시 장치는 감지 트랜지스터와 구조물 사이에 배치되는 중간층을 더 포함하며, 복수의 홀 중 제1 홀과 감지 트랜지스터의 액티브층 사이의 거리와 제1 홀과 인접하는 제2 홀과 액티브층 사이의 거리의 차이는, 구조물로 입사하는 광의 파장을 중간층의 굴절률로 나눈 값의 자연수 배일 수 있다.According to another aspect of the present invention, the display device further includes an intermediate layer disposed between the sensing transistor and the structure, and a distance between a first hole among a plurality of holes and an active layer of the sensing transistor and a second adjacent to the first hole. 2 The difference between the distance between the hole and the active layer may be a natural multiple of a value obtained by dividing the wavelength of light incident on the structure by the refractive index of the intermediate layer.
본 발명의 또 다른 특징에 따르면, 구조물은 제1 구조물 및 제2 구조물을 포함하며, 제1 구조물이 포함하는 복수의 홀 중 인접한 홀 사이의 거리는, 제2 구조물이 포함하는 복수의 홀 중 인접한 홀 사이의 거리와 상이할 수 있다.According to another feature of the present invention, a structure includes a first structure and a second structure, and the distance between adjacent holes among a plurality of holes included in the first structure is determined by determining a distance between adjacent holes among a plurality of holes included in the second structure. may be different from the distance between them.
본 발명의 또 다른 특징에 따르면, 중간층은, 액정층을 포함하며, 액정층의 굴절률은 1.55일 수 있다.According to another feature of the present invention, the intermediate layer may include a liquid crystal layer, and the refractive index of the liquid crystal layer may be 1.55.
본 발명의 또 다른 특징에 따르면, 중간층은, 액정층과 감지 트랜지스터 사이에 배치되는 제1 평탄화층 및 액정층과 구조물 사이에 배치되는 제2 평탄화층을 더 포함할 수 있다.According to another feature of the present invention, the intermediate layer may further include a first planarization layer disposed between the liquid crystal layer and the sensing transistor and a second planarization layer disposed between the liquid crystal layer and the structure.
본 발명의 또 다른 특징에 따르면, 구조물 하부에서 구조물과 중첩하여 배치되는 반사층을 더 포함할 수 있다.According to another feature of the present invention, it may further include a reflective layer disposed to overlap the structure under the structure.
본 발명의 다른 실시예에 따른 표시 장치는, 복수의 화소가 정의되는 표시 영역을 포함하는 기판, 복수의 화소 중 일부 화소 사이에서 일정 간격으로 배치되는, 복수의 감지 트랜지스터와 복수의 리드아웃 트랜지스터 및 복수의 감지 트랜지스터 상에 배치되고, 복수의 홀을 포함하는 복수의 구조물을 포함할 수 있다.A display device according to another embodiment of the present invention includes a substrate including a display area in which a plurality of pixels are defined, a plurality of sensing transistors and a plurality of readout transistors disposed at regular intervals between some of the plurality of pixels, and It may include a plurality of structures disposed on the plurality of sensing transistors and including a plurality of holes.
본 발명의 다른 특징에 따르면, 표시 장치는 일부 화소 사이에서 복수의 리드 트랜지스터와 중첩하도록 배치되는 블랙 매트릭스를 더 포함할 수 있다.According to another feature of the present invention, the display device may further include a black matrix disposed to overlap a plurality of read transistors between some pixels.
본 발명의 또 다른 특징에 따르면, 표시 장치는, 복수의 화소 사이에서 제1 방향으로 연장하는 복수의 게이트 배선, 복수의 구동 전압 배선 및 복수의 스토리지 전압 배선, 복수의 화소 사이에서 제2 방향으로 연장하는 복수의 리드아웃 배선 및 복수의 감지 트랜지스터 및 복수의 리드아웃 트랜지스터 각각과 연결된 제1 전극 및 복수의 스토리지 전압 배선 각각과 연결된 제2 전극을 갖는 복수의 스토리지 커패시터를 더 포함하고, 복수의 감지 트랜지스터 각각은, 복수의 스토리지 전압 배선 각각과 연결된 게이트 전극, 복수의 구동 전압 배선 각각과 연결된 소스 전극 및 복수의 스토리지 커패시터 각각의 제1 전극과 연결된 드레인 전극을 포함하고, 복수의 리드아웃 트랜지스터 각각은 복수의 게이트 배선 각각과 연결된 게이트 전극, 복수의 스토리지 커패시터 각각의 제1 전극과 연결된 소스 전극 및 복수의 리드아웃 배선 각각과 연결된 드레인 전극을 포함할 수 있다.According to still another feature of the present invention, a display device includes a plurality of gate wirings extending in a first direction between a plurality of pixels, a plurality of driving voltage wirings and a plurality of storage voltage wirings extending in a second direction between the plurality of pixels. Further comprising: a plurality of storage capacitors having a plurality of readout lines extending and a plurality of sensing transistors, a first electrode connected to each of the plurality of readout transistors, and a second electrode connected to each of the plurality of storage voltage lines; Each of the transistors includes a gate electrode connected to each of the plurality of storage voltage lines, a source electrode connected to each of the plurality of driving voltage lines, and a drain electrode connected to a first electrode of each of the plurality of storage capacitors, and each of the plurality of readout transistors includes: It may include a gate electrode connected to each of the plurality of gate lines, a source electrode connected to the first electrode of each of the plurality of storage capacitors, and a drain electrode connected to each of the plurality of readout lines.
본 발명의 또 다른 특징에 따르면, 복수의 스토리지 전압 배선 각각에는 복수의 트랜지스터 각각은 턴오프시키기 위한 전압이 인가될 수 있다.According to another feature of the present invention, a voltage for turning off each of the plurality of transistors may be applied to each of the plurality of storage voltage lines.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 화소에 대응하여 배치되는 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 더 포함하며, 복수의 구조물은, 적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물, 녹색 컬러 필터와 동일한 물질로 이루어진 제2 구조물 및 청색 컬러 필터와 동일한 물질로 이루어진 제3 구조물 중 적어도 하나를 포함할 수 있다.According to still another feature of the present invention, the display device further includes a red color filter, a green color filter, and a blue color filter disposed to correspond to the plurality of pixels, and the plurality of structures may include a plurality of structures made of the same material as the red color filter. It may include at least one of the first structure, the second structure made of the same material as the green color filter, and the third structure made of the same material as the blue color filter.
본 발명의 또 다른 특징에 따르면, 표시 장치는 복수의 감지 트랜지스터 각각과 복수의 구조물 각각 사이에 배치되는 중간층을 더 포함하며, 복수의 홀 중 인접하는 제1 홀과 제2 홀 사이의 거리는, 제1 홀과 감지 트랜지스터의 액티브층 사이의 거리와 제2 홀과 액티브층 사이의 거리의 차이가 구조물로 입사하는 광의 파장을 중간층의 굴절률로 나눈 값의 자연수 배가 되도록 설정될 수 있다.According to another feature of the present invention, the display device further includes an intermediate layer disposed between each of the plurality of sensing transistors and each of the plurality of structures, wherein a distance between an adjacent first hole and a second hole among the plurality of holes is The difference between the distance between the first hole and the active layer of the sensing transistor and the distance between the second hole and the active layer may be set to be a natural multiple of a value obtained by dividing the wavelength of light incident on the structure by the refractive index of the intermediate layer.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.
100, 500, 600: 표시 장치
110: 제1 기판
111: 게이트 절연층
112: 제1 평탄화층
113: 액정층
114: 제2 평탄화층
115: 블랙 매트릭스
116: 제2 기판
120: 데이터 구동부
121: 베이스 필름
122: 구동 IC
130: 게이트 구동부
131: 베이스 필름
132: 구동 IC
150: 구조물
180: 화소 전극
590: 반사층
610: 유기 발광 소자
DL: 데이터 배선
ROL: 리드아웃 배선
GL: 게이트 배선
DVL: 구동 전압 배선
SVL: 스토리지 전압 배선
DLL: 데이터 링크 배선
ROLL: 리드아웃 링크 배선
GLL: 게이트 링크 배선
DVLL: 구동 전압 링크 배선
SVLL: 스토리지 전압 링크 배선
VDDL: 고전위 전압 배선
Td: 구동 트랜지스터
191: 구동 트랜지스터의 게이트 전극
193: 구동 트랜지스터의 소스 전극
194: 구동 트랜지스터의 드레인 전극
Ts: 감지 트랜지스터
141: 감지 트랜지스터의 게이트 전극
142: 감지 트랜지스터의 액티브층
143: 감지 트랜지스터의 소스 전극
144: 감지 트랜지스터의 드레인 전극
Cs: 스토리지 커패시터
161: 제1 전극
162: 제2 전극
Cs1: 제1 스토리지 커패시터
Cs2: 제2 스토리지 커패시터
Tro: 리드아웃 트랜지스터
171: 리드아웃 트랜지스터의 게이트 전극
172: 리드아웃 트랜지스터의 액티브층
173: 리드아웃 트랜지스터의 소스 전극
174: 리드아웃 트랜지스터의 드레인 전극
Tsw: 스위칭 트랜지스터
H1: 제1 홀
H2: 제2 홀
H3: 제3 홀
L1: 제1 광
L2: 제2 광
L3: 제3 광
AA: 표시 영역
NA: 비표시 영역
PX: 화소100, 500, 600: display device
110: first substrate
111: gate insulating layer
112: first planarization layer
113: liquid crystal layer
114: second planarization layer
115: black matrix
116: second substrate
120: data driving unit
121: base film
122: driving IC
130: gate driver
131: base film
132: driving IC
150: structure
180: pixel electrode
590: reflective layer
610: organic light emitting device
DL: data wiring
ROL: leadout wiring
GL: gate wiring
DVL: drive voltage wiring
SVL: storage voltage wiring
DLL: Data Link Wiring
ROLL: lead-out link wiring
GLL: gate link wiring
DVLL: drive voltage link wiring
SVLL: Storage Voltage Link Wiring
VDDL: high potential voltage wiring
Td: driving transistor
191: gate electrode of driving transistor
193: source electrode of the driving transistor
194: drain electrode of driving transistor
Ts: sense transistor
141: the gate electrode of the sensing transistor
142: active layer of sensing transistor
143: source electrode of the sensing transistor
144: drain electrode of the sensing transistor
Cs: storage capacitor
161: first electrode
162: second electrode
Cs1: first storage capacitor
Cs2: second storage capacitor
Tro: Readout Transistor
171: gate electrode of readout transistor
172: active layer of readout transistor
173: source electrode of readout transistor
174: drain electrode of readout transistor
Tsw: switching transistor
H1: Hall 1
H2: 2nd hole
H3: 3rd hole
L1: first light
L2: second light
L3: third light
AA: display area
NA: non-display area
PX: pixel
Claims (20)
상기 표시 영역 중 상기 복수의 화소 사이에 배치되는 감지 트랜지스터;
상기 감지 트랜지스터 상에서 상기 감지 트랜지스터와 중첩하여 배치되며, 복수의 홀을 포함하는 구조물; 및
상기 감지 트랜지스터와 상기 구조물 사이에 배치되는 중간층을 포함하며,
상기 복수의 홀 중에 가운데 위치하는 제1 홀과 상기 감지 트랜지스터의 액티브층 사이 거리와 상기 제1 홀의 양 측에 위치하는 제2 홀과 상기 액티브층 사이의 거리의 차이는, 상기 구조물로 입사하는 광의 파장을 상기 중간층의 굴절률로 나눈 값의 자연수 배로 설정하는, 표시 장치.a substrate including a display area in which a plurality of pixels are defined;
a sensing transistor disposed between the plurality of pixels in the display area;
a structure disposed on the sensing transistor to overlap the sensing transistor and including a plurality of holes; and
an intermediate layer disposed between the sensing transistor and the structure;
A difference between a distance between a first hole positioned in the middle among the plurality of holes and an active layer of the sensing transistor and a distance between a second hole positioned on both sides of the first hole and the active layer is determined by The display device, wherein the wavelength is set to a natural multiple of a value obtained by dividing the refractive index of the intermediate layer.
상기 감지 트랜지스터와 연결된 리드아웃(read out) 트랜지스터; 및
상기 리드아웃 트랜지스터 상에 배치되고, 상기 표시 영역 중 상기 복수의 화소 사이에서 상기 구조물을 제외한 영역에 배치되는 블랙 매트릭스를 더 포함하는, 표시 장치.According to claim 1,
a read out transistor coupled to the sense transistor; and
The display device of claim 1, further comprising: a black matrix disposed on the readout transistor and disposed in a region excluding the structure between the plurality of pixels in the display region.
상기 감지 트랜지스터와 상기 리드아웃 트랜지스터는 상기 복수의 화소 중 일부 화소 사이에서 일정한 간격으로 배치되는, 표시 장치.3. The method of claim 2,
The sensing transistor and the read-out transistor are disposed at a constant interval between some of the plurality of pixels.
상기 복수의 화소 사이에서 제1 방향으로 연장하는 게이트 배선, 구동 전압 배선 및 스토리지 전압 배선;
상기 복수의 화소 사이에서 제2 방향으로 연장하는 리드아웃 배선; 및
상기 감지 트랜지스터 및 상기 리드아웃 트랜지스터와 연결된 제1 전극 및 상기 스토리지 전압 배선과 연결된 제2 전극을 갖는 스토리지 커패시터를 더 포함하고,
상기 감지 트랜지스터는 상기 스토리지 전압 배선과 연결된 게이트 전극, 상기 구동 전압 배선과 연결된 소스 전극 및 상기 스토리지 커패시터의 제1 전극과 연결된 드레인 전극을 포함하고,
상기 리드아웃 트랜지스터는 상기 게이트 배선과 연결된 게이트 전극, 상기 스토리지 커패시터의 제1 전극과 연결된 소스 전극 및 상기 리드아웃 배선과 연결된 드레인 전극을 포함하는, 표시 장치.3. The method of claim 2,
a gate line, a driving voltage line, and a storage voltage line extending in a first direction between the plurality of pixels;
a lead-out wiring extending in a second direction between the plurality of pixels; and
a storage capacitor having a first electrode connected to the sensing transistor and the readout transistor and a second electrode connected to the storage voltage line;
The sensing transistor includes a gate electrode connected to the storage voltage line, a source electrode connected to the driving voltage line, and a drain electrode connected to a first electrode of the storage capacitor,
The readout transistor includes a gate electrode connected to the gate line, a source electrode connected to the first electrode of the storage capacitor, and a drain electrode connected to the readout line.
상기 스토리지 전압 배선에는 상기 감지 트랜지스터를 턴오프(turn off)시키기 위한 전압이 인가되는, 표시 장치.5. The method of claim 4,
A voltage for turning off the sensing transistor is applied to the storage voltage line.
상기 복수의 화소 사이에서 상기 제2 방향으로 연장하는 데이터 배선;
상기 데이터 배선 및 상기 게이트 배선과 연결된 구동 트랜지스터; 및
상기 구동 트랜지스터와 연결된 화소 전극을 더 포함하는, 표시 장치.5. The method of claim 4,
a data line extending in the second direction between the plurality of pixels;
a driving transistor connected to the data line and the gate line; and
and a pixel electrode connected to the driving transistor.
상기 복수의 화소 사이에서 상기 제2 방향으로 연장하는 데이터 배선 및 고전위 전압 배선;
상기 데이터 배선 및 상기 게이트 배선과 연결된 스위칭 트랜지스터;
상기 스위칭 트랜지스터 및 상기 고전위 전압 배선과 전기적으로 연결된 구동 트랜지스터; 및
상기 구동 트랜지스터와 연결된 유기 발광 소자를 더 포함하는, 표시 장치.5. The method of claim 4,
a data line and a high potential voltage line extending in the second direction between the plurality of pixels;
a switching transistor connected to the data line and the gate line;
a driving transistor electrically connected to the switching transistor and the high potential voltage line; and
and an organic light emitting diode connected to the driving transistor.
상기 구조물은 상기 감지 트랜지스터가 배치된 영역 전체와 중첩되는, 표시 장치.According to claim 1,
and the structure overlaps the entire region in which the sensing transistor is disposed.
상기 복수의 화소에 대응하여 배치되는 컬러 필터를 더 포함하며,
상기 구조물은 상기 컬러 필터와 동일한 물질로 이루어진, 표시 장치.According to claim 1,
Further comprising a color filter disposed to correspond to the plurality of pixels,
and the structure is made of the same material as the color filter.
상기 구조물은 제1 구조물 및 제2 구조물을 포함하며,
상기 제1 구조물이 포함하는 복수의 홀 중 인접한 홀 사이의 거리는, 상기 제2 구조물이 포함하는 복수의 홀 중 인접한 홀 사이의 거리와 상이한, 표시 장치.According to claim 1,
The structure comprises a first structure and a second structure,
A distance between adjacent holes among the plurality of holes included in the first structure is different from a distance between adjacent holes among the plurality of holes included in the second structure.
상기 중간층은, 액정층을 포함하며, 상기 액정층의 굴절률은 1.55인, 표시 장치.According to claim 1,
The intermediate layer includes a liquid crystal layer, and the refractive index of the liquid crystal layer is 1.55.
상기 중간층은, 상기 액정층과 상기 감지 트랜지스터 사이에 배치되는 제1 평탄화층 및 상기 액정층과 상기 구조물 사이에 배치되는 제2 평탄화층을 더 포함하는, 표시 장치.13. The method of claim 12,
The intermediate layer may further include a first planarization layer disposed between the liquid crystal layer and the sensing transistor and a second planarization layer disposed between the liquid crystal layer and the structure.
상기 구조물 하부에서 상기 구조물과 중첩하여 배치되는 반사층을 더 포함하는, 표시 장치.According to claim 1,
and a reflective layer disposed under the structure to overlap the structure.
상기 복수의 화소 중 일부 화소 사이에서 일정 간격으로 배치되는, 복수의 감지 트랜지스터와 복수의 리드아웃 트랜지스터;
상기 복수의 감지 트랜지스터 상에 배치되고, 복수의 홀을 포함하는 복수의 구조물; 및
상기 감지 트랜지스터와 상기 구조물 사이에 배치되는 중간층을 포함하며,
상기 복수의 홀 중에 가운데 위치하는 제1 홀과 상기 감지 트랜지스터의 액티브층 사이 거리와 상기 제1 홀의 양 측에 위치하는 제2 홀과 상기 액티브층 사이의 거리의 차이는, 상기 구조물로 입사하는 광의 파장을 상기 중간층의 굴절률로 나눈 값의 자연수 배로 설정하는, 표시 장치.a substrate including a display area in which a plurality of pixels are defined;
a plurality of sensing transistors and a plurality of readout transistors disposed at regular intervals between some of the plurality of pixels;
a plurality of structures disposed on the plurality of sensing transistors and including a plurality of holes; and
an intermediate layer disposed between the sensing transistor and the structure;
The difference between the distance between the first hole located in the middle among the plurality of holes and the active layer of the sensing transistor and the distance between the second hole located on both sides of the first hole and the active layer is the amount of light incident on the structure. The display device, wherein the wavelength is set to a natural multiple of a value obtained by dividing the refractive index of the intermediate layer.
상기 일부 화소 사이에서 상기 복수의 리드아웃 트랜지스터와 중첩하도록 배치되는 블랙 매트릭스를 더 포함하는, 표시 장치.16. The method of claim 15,
and a black matrix disposed to overlap the plurality of readout transistors between the some pixels.
상기 복수의 화소 사이에서 제1 방향으로 연장하는 복수의 게이트 배선, 복수의 구동 전압 배선 및 복수의 스토리지 전압 배선;
상기 복수의 화소 사이에서 제2 방향으로 연장하는 복수의 리드아웃 배선; 및
상기 복수의 감지 트랜지스터 및 상기 복수의 리드아웃 트랜지스터 각각과 연결된 제1 전극 및 상기 복수의 스토리지 전압 배선 각각과 연결된 제2 전극을 갖는 복수의 스토리지 커패시터를 더 포함하고,
상기 복수의 감지 트랜지스터 각각은, 상기 복수의 스토리지 전압 배선 각각과 연결된 게이트 전극, 상기 복수의 구동 전압 배선 각각과 연결된 소스 전극 및 상기 복수의 스토리지 커패시터 각각의 제1 전극과 연결된 드레인 전극을 포함하고,
상기 복수의 리드아웃 트랜지스터 각각은 상기 복수의 게이트 배선 각각과 연결된 게이트 전극, 상기 복수의 스토리지 커패시터 각각의 제1 전극과 연결된 소스 전극 및 상기 복수의 리드아웃 배선 각각과 연결된 드레인 전극을 포함하는, 표시 장치.16. The method of claim 15,
a plurality of gate lines, a plurality of driving voltage lines, and a plurality of storage voltage lines extending in a first direction between the plurality of pixels;
a plurality of lead-out wirings extending in a second direction between the plurality of pixels; and
Further comprising a plurality of storage capacitors having a first electrode connected to each of the plurality of sensing transistors and the plurality of readout transistors and a second electrode connected to each of the plurality of storage voltage lines,
Each of the plurality of sensing transistors includes a gate electrode connected to each of the plurality of storage voltage lines, a source electrode connected to each of the plurality of driving voltage lines, and a drain electrode connected to a first electrode of each of the plurality of storage capacitors,
each of the plurality of readout transistors includes a gate electrode connected to each of the plurality of gate wirings, a source electrode connected to a first electrode of each of the plurality of storage capacitors, and a drain electrode connected to each of the plurality of readout wirings; Device.
상기 복수의 스토리지 전압 배선 각각에는 상기 복수의 트랜지스터 각각은 턴오프시키기 위한 전압이 인가되는, 표시 장치.18. The method of claim 17,
A voltage for turning off each of the plurality of transistors is applied to each of the plurality of storage voltage lines.
상기 복수의 화소에 대응하여 배치되는 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 더 포함하며,
상기 복수의 구조물은, 상기 적색 컬러 필터와 동일한 물질로 이루어진 제1 구조물, 상기 녹색 컬러 필터와 동일한 물질로 이루어진 제2 구조물 및 상기 청색 컬러 필터와 동일한 물질로 이루어진 제3 구조물 중 적어도 하나를 포함하는, 표시 장치.
16. The method of claim 15,
It further includes a red color filter, a green color filter, and a blue color filter disposed to correspond to the plurality of pixels,
The plurality of structures may include at least one of a first structure made of the same material as the red color filter, a second structure made of the same material as the green color filter, and a third structure made of the same material as the blue color filter. , display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170172493A KR102437880B1 (en) | 2017-12-14 | 2017-12-14 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170172493A KR102437880B1 (en) | 2017-12-14 | 2017-12-14 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190071440A KR20190071440A (en) | 2019-06-24 |
KR102437880B1 true KR102437880B1 (en) | 2022-08-29 |
Family
ID=67055949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170172493A KR102437880B1 (en) | 2017-12-14 | 2017-12-14 | Display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102437880B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010249983A (en) * | 2009-04-14 | 2010-11-04 | Dainippon Printing Co Ltd | Display board and display |
KR101211345B1 (en) * | 2005-12-14 | 2012-12-11 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device And Method For Fabricating Thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102315035B1 (en) * | 2014-12-31 | 2021-10-20 | 엘지디스플레이 주식회사 | Organic light emitting display device and method for driving thereof |
-
2017
- 2017-12-14 KR KR1020170172493A patent/KR102437880B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101211345B1 (en) * | 2005-12-14 | 2012-12-11 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device And Method For Fabricating Thereof |
JP2010249983A (en) * | 2009-04-14 | 2010-11-04 | Dainippon Printing Co Ltd | Display board and display |
Also Published As
Publication number | Publication date |
---|---|
KR20190071440A (en) | 2019-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210193744A1 (en) | Display device and method for manufacturing the same | |
US9159883B2 (en) | Array substrate and liquid crystal display having the same | |
US10756143B2 (en) | Transparent display panel and transparent display device including the same | |
KR20190056921A (en) | Display device with touch sensor and manufacturing method for the same | |
US8766892B2 (en) | Display device with display panel having sensors therein | |
KR20220044469A (en) | Display device with touch sensor and manufacturing method for the same | |
US11839126B2 (en) | Light emitting display apparatus | |
US20240090298A1 (en) | Light emitting display apparatus including subpixel with two light emission portions | |
KR20130086358A (en) | Array substrate and liquid crystal display panel | |
US20220208952A1 (en) | Light emitting display apparatus and multi-screen display apparatus including the same | |
US11730046B2 (en) | Display device having repair structure | |
KR102242652B1 (en) | Display device including photo sensing pixel | |
CN113130569A (en) | Organic light emitting display device | |
KR102437880B1 (en) | Display device | |
US20220208945A1 (en) | Display apparatus and multi-screen display apparatus including the same | |
US11670642B2 (en) | Light emitting display apparatus | |
US20210356787A1 (en) | Substrate and display device | |
US20210005680A1 (en) | Transparent display apparatus | |
CN111538435B (en) | Touch display device and method of manufacturing the same | |
JP2007086506A (en) | Electrooptical device and electronic equipment | |
CN112748818A (en) | Touch display device and display panel | |
KR102482967B1 (en) | Display device | |
US20230030854A1 (en) | Transparent display device | |
KR101675851B1 (en) | Liquid crystal display device | |
US20230033385A1 (en) | Transparent display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |