KR102430478B1 - Method of inspecting a wafer - Google Patents

Method of inspecting a wafer Download PDF

Info

Publication number
KR102430478B1
KR102430478B1 KR1020170060455A KR20170060455A KR102430478B1 KR 102430478 B1 KR102430478 B1 KR 102430478B1 KR 1020170060455 A KR1020170060455 A KR 1020170060455A KR 20170060455 A KR20170060455 A KR 20170060455A KR 102430478 B1 KR102430478 B1 KR 102430478B1
Authority
KR
South Korea
Prior art keywords
wafer
defect
inspection
edge portion
value range
Prior art date
Application number
KR1020170060455A
Other languages
Korean (ko)
Other versions
KR20180125760A (en
Inventor
권덕성
이범재
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020170060455A priority Critical patent/KR102430478B1/en
Publication of KR20180125760A publication Critical patent/KR20180125760A/en
Application granted granted Critical
Publication of KR102430478B1 publication Critical patent/KR102430478B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

웨이퍼 검사 방법이 개시된다. 상기 방법은, 웨이퍼의 에지 부위가 광 센서와 대응하도록 상기 웨이퍼를 위치시키는 단계와, 상기 웨이퍼를 회전시키면서 상기 광 센서를 이용하여 상기 웨이퍼의 에지 부위에서 적어도 하나의 결함 예상 위치를 검출하는 단계와, 상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계와, 상기 검사 이미지를 분석하여 상기 웨이퍼의 에지 부위 결함을 검출하는 단계를 포함한다.A wafer inspection method is disclosed. The method comprises: positioning the wafer so that an edge portion of the wafer corresponds to an optical sensor; detecting at least one expected defect location at an edge portion of the wafer using the optical sensor while rotating the wafer; , acquiring an inspection image for the predicted defect position, and analyzing the inspection image to detect an edge portion defect of the wafer.

Description

웨이퍼 검사 방법{Method of inspecting a wafer}Method of inspecting a wafer

본 발명의 실시예들은 웨이퍼 검사 방법에 관한 것이다. 보다 상세하게는, 웨이퍼의 에지 부위에 결함 여부를 검사하고 상기 웨이퍼의 에지 부위에 결함이 없는 경우 상기 웨이퍼 상의 반도체 소자들에 대한 전기적인 검사를 수행하는 웨이퍼 검사 방법에 관한 것이다.Embodiments of the present invention relate to a wafer inspection method. More particularly, it relates to a wafer inspection method of inspecting whether an edge portion of a wafer is defective, and performing an electrical inspection of semiconductor devices on the wafer when there is no defect in the edge portion of the wafer.

집적 회로 소자들과 같은 반도체 소자들은 일반적으로 실리콘웨이퍼와 같은 기판 상에 일련의 처리 공정들을 반복적으로 수행함으로써 형성될 수 있다. 예를 들면, 웨이퍼 상에 막을 형성하는 증착 공정, 상기 막을 전기적 특성들을 갖는 패턴들로 형성하기 위한 식각 공정, 상기 패턴들에 불순물들을 주입 또는 확산시키기 위한 이온 주입 공정 또는 확산 공정, 상기 패턴들이 형성된 웨이퍼로부터 불순물들을 제거하기 위한 세정 및 린스 공정 등을 반복적으로 수행함으로써 상기 반도체 소자들이 상기 웨이퍼 상에 형성될 수 있다.Semiconductor devices, such as integrated circuit devices, can generally be formed by repeatedly performing a series of processing processes on a substrate, such as a silicon wafer. For example, a deposition process for forming a film on a wafer, an etching process for forming the film into patterns having electrical characteristics, an ion implantation process or diffusion process for implanting or diffusing impurities into the patterns, and a process in which the patterns are formed The semiconductor devices may be formed on the wafer by repeatedly performing cleaning and rinsing processes for removing impurities from the wafer.

상기와 같이 반도체 소자들이 형성된 후 상기 반도체 소자들의 전기적인 특성들을 검사하기 위한 전기적인 검사 공정이 수행될 수 있다. 상기 검사 공정은 다수의 탐침들을 갖는 프로브 카드를 포함하는 프로브 스테이션과 전기적인 신호를 제공하기 위하여 상기 프로브 카드와 연결된 테스터에 의해 수행될 수 있다.After the semiconductor elements are formed as described above, an electrical inspection process for inspecting electrical characteristics of the semiconductor elements may be performed. The inspection process may be performed by a probe station including a probe card having a plurality of probes and a tester connected to the probe card to provide an electrical signal.

상기 프로브 스테이션은 검사 챔버와 상기 검사 챔버 내에 배치되어 상기 웨이퍼를 지지하는 척과 상기 웨이퍼 상에 형성된 반도체 소자들과 접촉하도록 구성된 다수의 탐침들을 갖는 프로브 카드를 포함할 수 있다. 또한, 상기 프로브 스테이션은 상기 검사 챔버에 대하여 상기 웨이퍼의 로드 및 언로드를 수행하는 웨이퍼 이송 챔버를 포함할 수 있다. 상기 웨이퍼 이송 챔버 내에는 상기 웨이퍼를 이송하기 위한 웨이퍼 이송 로봇이 배치되며, 상기 웨이퍼 이송 챔버의 일측에는 복수의 웨이퍼들이 수납되는 카세트가 배치되고, 상기 웨이퍼 이송 챔버의 타측에는 상기 웨이퍼의 정렬을 위한 프리 얼라이너(pre-aligner)가 배치될 수 있다.The probe station may include an inspection chamber and a probe card having a chuck disposed in the inspection chamber to support the wafer, and a plurality of probes configured to contact semiconductor devices formed on the wafer. In addition, the probe station may include a wafer transfer chamber for loading and unloading the wafer with respect to the inspection chamber. A wafer transfer robot for transferring the wafer is disposed in the wafer transfer chamber, a cassette for accommodating a plurality of wafers is disposed on one side of the wafer transfer chamber, and the other side of the wafer transfer chamber for aligning the wafers A pre-aligner may be disposed.

상기 프리 얼라이너는 프리 얼라인 챔버(pre-alignment chamber)와 상기 프리 얼라인 챔버 내에 배치되며 상기 웨이퍼의 에지 부위에 구비된 노치(notch)와 같은 정렬 기준을 검출하기 위한 광 센서를 포함할 수 있다.The pre-aligner may include a pre-alignment chamber and an optical sensor disposed in the pre-alignment chamber and configured to detect an alignment criterion such as a notch provided at an edge portion of the wafer. .

상기 웨이퍼는 상기 프리 얼라인 챔버 내에서 상기 정렬 기준 검출을 통한 사전 정렬이 수행된 후 상기 검사 챔버 내부로 이송될 수 있으며, 상기 검사 챔버 내부에 구비된 카메라에 의해 상기 웨이퍼의 2차 정렬이 이루어진 후 상기 전기적인 검사 공정이 수행될 수 있다.The wafer may be transferred into the inspection chamber after pre-alignment through detection of the alignment reference is performed in the pre-alignment chamber, and secondary alignment of the wafer is performed by a camera provided in the inspection chamber. After that, the electrical inspection process may be performed.

그러나, 상기 웨이퍼의 에지 부위에 치핑(chipping)과 같은 결함이 있는 경우 상기 전기적인 검사 공정을 수행하는 도중 상기 웨이퍼가 파손될 가능성이 있으며, 또한 상기 전기적인 검사 공정을 수행하는 도중 상기 웨이퍼가 파손되는 경우 상기 검사 챔버 내부의 오염을 제거하는데 상당한 시간과 비용이 소요될 수 있다. 추가적으로, 상기 웨이퍼의 에지 부위 결함을 검사하기 위하여 별도의 검사 설비를 이용하는 경우 이에 소요되는 시간과 비용이 크게 증가될 수 있다.However, if there is a defect such as chipping in the edge portion of the wafer, there is a possibility that the wafer is damaged during the electrical inspection process, and the wafer is damaged during the electrical inspection process. In this case, it may take considerable time and cost to remove the contamination inside the test chamber. Additionally, when a separate inspection facility is used to inspect the edge portion defects of the wafer, the time and cost required for this may be greatly increased.

대한민국 등록실용신안공보 제20-0277523호 (등록일자: 2002년 05월 25일)Republic of Korea Utility Model Publication No. 20-0277523 (Registration date: May 25, 2002) 대한민국 공개특허공보 제10-2017-0000127호 (공개일자: 2017년 01월 02일)Republic of Korea Patent Publication No. 10-2017-0000127 (published date: January 02, 2017)

본 발명의 실시예들은 별도의 검사 설비를 이용하지 않고도 웨이퍼의 에지 부위 결함을 빠르고 정확하게 검사할 수 있는 웨이퍼 검사 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a wafer inspection method capable of quickly and accurately inspecting an edge portion defect of a wafer without using a separate inspection facility.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 웨이퍼 검사 방법은, 웨이퍼의 에지 부위가 광 센서와 대응하도록 상기 웨이퍼를 위치시키는 단계와, 상기 웨이퍼를 회전시키면서 상기 광 센서를 이용하여 상기 웨이퍼의 에지 부위에서 적어도 하나의 결함 예상 위치를 검출하는 단계와, 상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계와, 상기 검사 이미지를 분석하여 상기 웨이퍼의 에지 부위 결함을 검출하는 단계를 포함할 수 있다.A wafer inspection method according to an aspect of the present invention for achieving the above object includes: positioning the wafer so that an edge portion of the wafer corresponds to an optical sensor; and rotating the wafer using the optical sensor. The method may include detecting at least one expected defect position in the edge region, obtaining an inspection image for the defect expected position, and analyzing the inspection image to detect a defect in the edge region of the wafer. .

본 발명의 실시예들에 따르면, 상기 결함 예상 위치를 검출하는 단계는, 상기 광 센서의 신호로부터 적어도 하나의 피크값을 검출하는 단계와, 상기 피크값과 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 결함 예상 위치를 산출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the predicted defect position includes detecting at least one peak value from the signal of the optical sensor, and using a rotation angle of the wafer corresponding to the peak value. It may include calculating the expected defect location.

본 발명의 실시예들에 따르면, 상기 방법은, 상기 결합 예상 위치를 검출한 후 반도체 제조 공정을 위한 공정 챔버 내부로 상기 웨이퍼를 이송하는 단계를 더 포함할 수 있으며, 상기 공정 챔버 내부에 배치된 카메라를 이용하여 상기 검사 이미지를 획득할 수 있다.According to embodiments of the present invention, the method may further include transferring the wafer into a process chamber for a semiconductor manufacturing process after detecting the expected bonding position, wherein the wafer is disposed inside the process chamber. The inspection image may be acquired using a camera.

본 발명의 실시예들에 따르면, 상기 방법은, 상기 웨이퍼를 회전시키면서 상기 광 센서를 이용하여 상기 웨이퍼의 에지 부위에서 정렬 기준 위치를 검출하는 단계와, 상기 정렬 기준 위치를 이용하여 상기 웨이퍼를 정렬하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the method includes detecting an alignment reference position at an edge portion of the wafer using the optical sensor while rotating the wafer, and aligning the wafer using the alignment reference position. It may further include the step of

본 발명의 실시예들에 따르면, 상기 방법은, 상기 정렬 기준 위치 검출을 위한 제1 신호값 범위와 상기 결함 예상 위치 검출을 위한 제2 신호값 범위를 설정하는 단계를 더 포함할 수 있으며, 상기 제2 신호값 범위는 상기 제1 신호값 범위보다 작게 설정될 수 있다.According to embodiments of the present invention, the method may further include setting a first signal value range for detecting the alignment reference position and a second signal value range for detecting the expected defect position, wherein the The second signal value range may be set to be smaller than the first signal value range.

본 발명의 실시예들에 따르면, 상기 정렬 기준 위치를 검출하는 단계는, 상기 광 센서의 신호로부터 피크값들을 검출하는 단계와, 상기 피크값들 중 상기 제1 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 정렬 기준 위치를 산출하는 단계를 포함할 수 있으며, 상기 결함 예상 위치를 검출하는 단계는, 상기 피크값들 중 상기 제2 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 결함 예상 위치를 산출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the alignment reference position includes detecting peak values from the signal of the optical sensor, and a peak value satisfying the first signal value range among the peak values. and calculating the alignment reference position by using the corresponding rotation angle of the wafer, wherein the detecting of the expected defect position includes a peak value that satisfies the second signal value range among the peak values. and calculating the predicted defect position by using the rotation angle of the wafer corresponding to .

본 발명의 실시예들에 따르면, 상기 피크값들 중 상기 제1 신호값 범위를 초과하는 비정상적인 피크값이 검출되는 경우, 상기 비정상적인 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단할 수 있다.According to embodiments of the present invention, when an abnormal peak value exceeding the first signal value range among the peak values is detected, it is determined that a defect exists in the edge portion of the wafer corresponding to the abnormal peak value can do.

본 발명의 실시예들에 따르면, 상기 제1 신호값 범위를 만족하는 복수의 피크값들이 검출되는 경우, 상기 복수의 피크값들 중 하나를 제외한 나머지 적어도 하나의 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단할 수 있다.According to embodiments of the present invention, when a plurality of peak values satisfying the first signal value range are detected, an edge of the wafer corresponding to at least one peak value except for one of the plurality of peak values It can be determined that there is a defect in the portion.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 웨이퍼 검사 방법은, 웨이퍼의 에지 부위가 광 센서와 대응하도록 상기 웨이퍼를 위치시키는 단계와, 상기 웨이퍼를 회전시키면서 상기 광 센서를 이용하여 상기 웨이퍼의 에지 부위에서 적어도 하나의 결함 예상 위치를 검출하는 단계와, 상기 웨이퍼의 검사를 위한 검사 챔버 내부로 상기 웨이퍼를 이송하는 단계와, 상기 검사 챔버 내에 구비된 카메라를 이용하여 상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계와, 상기 검사 이미지를 분석하여 상기 웨이퍼의 에지 부위 결함을 검출하는 단계와, 상기 결함 예상 위치에서 결함이 검출되지 않는 경우 탐침들을 통해 상기 웨이퍼 상의 반도체 소자들에 전기적인 검사 신호를 인가하여 상기 반도체 소자들을 전기적으로 검사하는 단계를 포함할 수 있다.A wafer inspection method according to another aspect of the present invention for achieving the above object includes: positioning the wafer so that an edge portion of the wafer corresponds to an optical sensor; and rotating the wafer using the optical sensor. Detecting at least one expected defect position at an edge portion, transferring the wafer into an inspection chamber for inspection of the wafer, and inspecting the expected defect position using a camera provided in the inspection chamber acquiring an image, detecting an edge portion defect of the wafer by analyzing the inspection image, and providing electrical inspection signals to semiconductor devices on the wafer through probes when a defect is not detected at the expected defect position and electrically testing the semiconductor devices by applying

본 발명의 실시예들에 따르면, 상기 웨이퍼의 에지 부위 결함이 검출되는 경우 상기 웨이퍼를 상기 검사 챔버로부터 언로드할 수 있다.According to embodiments of the present invention, when an edge portion defect of the wafer is detected, the wafer may be unloaded from the inspection chamber.

본 발명의 실시예들에 따르면, 상기 결함 예상 위치를 검출하는 단계는, 상기 광 센서의 신호로부터 적어도 하나의 피크값을 검출하는 단계와, 상기 피크값과 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 결함 예상 위치를 산출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the predicted defect position includes detecting at least one peak value from the signal of the optical sensor, and using a rotation angle of the wafer corresponding to the peak value. It may include calculating the expected defect location.

본 발명의 실시예들에 따르면, 상기 광 센서는 상기 웨이퍼의 정렬을 위한 프리 얼라인 챔버 내에 구비될 수 있으며, 상기 방법은, 상기 웨이퍼를 회전시키면서 상기 광 센서를 이용하여 상기 웨이퍼의 에지 부위에서 정렬 기준 위치를 검출하는 단계와, 상기 정렬 기준 위치를 이용하여 상기 웨이퍼를 정렬하는 단계를 더 포함할 수 있다.According to embodiments of the present invention, the optical sensor may be provided in a pre-alignment chamber for aligning the wafer, and the method includes using the optical sensor while rotating the wafer at an edge portion of the wafer. The method may further include detecting an alignment reference position and aligning the wafer using the alignment reference position.

본 발명의 실시예들에 따르면, 상기 방법은, 상기 정렬 기준 위치 검출을 위한 제1 신호값 범위와 상기 결함 예상 위치 검출을 위한 제2 신호값 범위를 설정하는 단계를 더 포함할 수 있으며, 상기 제2 신호값 범위는 상기 제1 신호값 범위보다 작은 것이 바람직하다.According to embodiments of the present invention, the method may further include setting a first signal value range for detecting the alignment reference position and a second signal value range for detecting the expected defect position, wherein the Preferably, the second signal value range is smaller than the first signal value range.

본 발명의 실시예들에 따르면, 상기 정렬 기준 위치를 검출하는 단계는, 상기 광 센서의 신호로부터 피크값들을 검출하는 단계와, 상기 피크값들 중 상기 제1 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 정렬 기준 위치를 산출하는 단계를 포함할 수 있으며, 상기 결함 예상 위치를 검출하는 단계는, 상기 피크값들 중 상기 제2 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 결함 예상 위치를 산출하는 단계를 포함할 수 있다.According to embodiments of the present invention, the detecting of the alignment reference position includes detecting peak values from the signal of the optical sensor, and a peak value satisfying the first signal value range among the peak values. and calculating the alignment reference position by using the corresponding rotation angle of the wafer, wherein the detecting of the expected defect position includes a peak value that satisfies the second signal value range among the peak values. and calculating the predicted defect position by using the rotation angle of the wafer corresponding to .

본 발명의 실시예들에 따르면, 상기 피크값들 중 상기 제1 신호값 범위를 초과하는 비정상적인 피크값이 검출되는 경우, 상기 비정상적인 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단할 수 있다.According to embodiments of the present invention, when an abnormal peak value exceeding the first signal value range among the peak values is detected, it is determined that a defect exists in the edge portion of the wafer corresponding to the abnormal peak value can do.

본 발명의 실시예들에 따르면, 상기 제1 신호값 범위를 만족하는 복수의 피크값들이 검출되는 경우, 상기 복수의 피크값들 중 하나를 제외한 나머지 적어도 하나의 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단할 수 있다.According to embodiments of the present invention, when a plurality of peak values satisfying the first signal value range are detected, an edge of the wafer corresponding to at least one other peak value except for one of the plurality of peak values It can be determined that there is a defect in the part.

상술한 바와 같은 본 발명의 실시예들에 따르면, 웨이퍼 검사 방법은, 웨이퍼의 에지 부위가 광 센서와 대응하도록 상기 웨이퍼를 위치시키는 단계와, 상기 웨이퍼를 회전시키면서 상기 광 센서를 이용하여 상기 웨이퍼의 에지 부위에서 적어도 하나의 결함 예상 위치를 검출하는 단계와, 상기 웨이퍼의 검사를 위한 검사 챔버 내부로 상기 웨이퍼를 이송하는 단계와, 상기 검사 챔버 내에 구비된 카메라를 이용하여 상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계와, 상기 검사 이미지를 분석하여 상기 웨이퍼의 에지 부위 결함을 검출하는 단계와, 상기 결함 예상 위치에서 결함이 검출되지 않는 경우 탐침들을 통해 상기 웨이퍼 상의 반도체 소자들에 전기적인 검사 신호를 인가하여 상기 반도체 소자들을 전기적으로 검사하는 단계를 포함할 수 있다.According to the embodiments of the present invention as described above, the wafer inspection method includes the steps of positioning the wafer so that an edge portion of the wafer corresponds to an optical sensor, and rotating the wafer using the optical sensor. Detecting at least one expected defect position at an edge portion, transferring the wafer into an inspection chamber for inspection of the wafer, and inspecting the expected defect position using a camera provided in the inspection chamber acquiring an image, detecting an edge portion defect of the wafer by analyzing the inspection image, and providing electrical inspection signals to semiconductor devices on the wafer through probes when a defect is not detected at the expected defect position and electrically testing the semiconductor devices by applying

특히, 프리 얼라인 챔버 내에 배치되는 광 센서를 이용하여 결함 예상 위치를 검출하고, 검사 챔버 내에 배치되는 카메라를 이용하여 상기 결함 예상 위치에 실제로 결함이 존재하는지를 정밀하게 검사할 수 있으므로, 별도의 검사 설비를 이용하지 않고도 웨이퍼의 에지 부위 결함을 빠르고 정확하게 검출할 수 있다.In particular, since it is possible to detect an expected defect position using an optical sensor disposed in the pre-alignment chamber and precisely inspect whether a defect is actually present at the expected defect position using a camera disposed in the inspection chamber, separate inspection It is possible to quickly and accurately detect defects at the edge of the wafer without using equipment.

결과적으로, 치핑 결함이 발생된 웨이퍼를 검사하는 도중 상기 치핑 결함에 의해 검사 챔버 내에서 상기 웨이퍼가 파손되는 문제점을 원천적으로 방지할 수 있고, 또한 별도의 검사 설비를 이용하지 않으므로 상기 웨이퍼의 에지 부위 결함에 대한 검사 비용 및 검사 시간을 크게 감소시킬 수 있다.As a result, it is possible to fundamentally prevent the wafer from being damaged in the inspection chamber due to the chipping defect while inspecting the wafer on which the chipping defect is generated, and also, since a separate inspection facility is not used, the edge portion of the wafer It can greatly reduce the inspection cost and inspection time for defects.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 검사 방법을 설명하기 위한 순서도이다.
도 2는 도 1의 웨이퍼 검사 방법을 수행하는데 적합한 프로브 스테이션을 설명하기 위한 개략적인 구성도이다.
도 3은 도 2에 도시된 검사 모듈을 설명하기 위한 개략적인 구성도이다.
도 4는 도 2에 도시된 프리 얼라이너를 설명하기 위한 개략적인 구성도이다.
도 5는 도 3에 도시된 상부 카메라에 의해 획득된 결함 예상 위치의 검사 이미지의 일 예를 보여주는 개략도이다.1 is a flowchart illustrating a wafer inspection method according to an embodiment of the present invention.
FIG. 2 is a schematic configuration diagram for explaining a probe station suitable for performing the wafer inspection method of FIG. 1 .
FIG. 3 is a schematic configuration diagram for explaining the inspection module shown in FIG. 2 .
FIG. 4 is a schematic configuration diagram for explaining the pre-aligner shown in FIG. 2 .
FIG. 5 is a schematic diagram showing an example of an inspection image of an expected defect position obtained by the upper camera shown in FIG. 3 .

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as being limited to the embodiments described below and may be embodied in various other forms. The following examples are provided to fully convey the scope of the present invention to those skilled in the art, rather than being provided so that the present invention can be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In embodiments of the present invention, when an element is described as being disposed or connected to another element, the element may be directly disposed or connected to the other element, and other elements may be interposed therebetween. it might be Conversely, where one element is described as being directly disposed on or connected to another element, there cannot be another element between them. Although the terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or portions, the items are not limited by these terms. will not

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is only used for the purpose of describing specific embodiments, and is not intended to limit the present invention. In addition, unless otherwise limited, all terms including technical and scientific terms have the same meaning as understood by one of ordinary skill in the art of the present invention. The above terms, such as those defined in ordinary dictionaries, shall be interpreted as having meanings consistent with their meanings in the context of the relevant art and description of the present invention, and unless clearly defined, ideally or excessively outwardly intuitively. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic diagrams of ideal embodiments of the present invention. Accordingly, changes from the shapes of the diagrams, eg, changes in manufacturing methods and/or tolerances, are those that can be fully expected. Accordingly, the embodiments of the present invention are not to be described as being limited to the specific shapes of the areas described as diagrams, but rather to include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes It is not intended to describe the precise shape of the elements, nor is it intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 검사 방법을 설명하기 위한 순서도이고, 도 2는 도 1의 웨이퍼 검사 방법을 수행하는데 적합한 프로브 스테이션을 설명하기 위한 개략적인 구성도이다.1 is a flowchart illustrating a wafer inspection method according to an embodiment of the present invention, and FIG. 2 is a schematic configuration diagram illustrating a probe station suitable for performing the wafer inspection method of FIG. 1 .

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 검사 방법은 웨이퍼(10)의 에지 부위 결함을 빠르고 정확하게 검사하기 위해 사용될 수 있다. 특히, 상기 웨이퍼(10) 상의 반도체 소자들(미도시)에 대한 전기적인 검사 공정을 수행하기 이전에 상기 웨이퍼(10)의 에지 부위 결함을 빠르게 검사하고 그 결과에 따라 상기 전기적인 검사 공정을 수행하는데 적합하게 사용될 수 있다.1 and 2 , the wafer inspection method according to an embodiment of the present invention may be used to quickly and accurately inspect edge portion defects of the wafer 10 . In particular, before performing an electrical inspection process on semiconductor devices (not shown) on the wafer 10 , an edge portion defect of the wafer 10 is quickly inspected, and the electrical inspection process is performed according to the result. can be used appropriately.

상기 전기적인 검사 공정을 수행하기 위한 프로브 스테이션(100)은, 상기 웨이퍼(10)에 대한 전기적인 검사 공정을 수행하기 위한 검사 모듈(110)과, 상기 검사 모듈(110)에 대하여 상기 웨이퍼(10)의 로드 및 언로드를 수행하기 위한 웨이퍼 이송 모듈(130)과, 상기 웨이퍼 이송 모듈(130)의 일측에 배치되며 복수의 웨이퍼들(10)이 수납되는 용기(20)를 지지하는 로드 포트(140)와, 상기 웨이퍼 이송 모듈(130)의 일측에 배치되며 상기 웨이퍼(10)에 대한 사전 정렬(pre-alignment)을 수행하기 위한 프리 얼라이너(150)를 포함할 수 있다.The probe station 100 for performing the electrical inspection process includes an inspection module 110 for performing an electrical inspection process on the wafer 10 and the wafer 10 for the inspection module 110 . ) a wafer transfer module 130 for performing loading and unloading, and a load port 140 disposed on one side of the wafer transfer module 130 and supporting a container 20 in which a plurality of wafers 10 are accommodated. ) and a pre-aligner 150 disposed on one side of the wafer transfer module 130 and configured to perform pre-alignment with respect to the wafer 10 .

도 3은 도 2에 도시된 검사 모듈을 설명하기 위한 개략적인 구성도이며, 도 4는 도 2에 도시된 프리 얼라이너를 설명하기 위한 개략적인 구성도이다.FIG. 3 is a schematic configuration diagram for explaining the inspection module illustrated in FIG. 2 , and FIG. 4 is a schematic configuration diagram for explaining the pre-aligner illustrated in FIG. 2 .

도 3 및 도 4를 참조하면, 상기 검사 모듈(110)은, 검사 챔버(112)와, 상기 검사 챔버(112) 내에 배치되며 상기 웨이퍼(10)를 지지하기 위한 척(114)과, 상기 척(114)의 상부에 배치되며 상기 웨이퍼(10) 상의 반도체 소자들과 접속하여 전기적인 신호를 전달하기 위한 프로브 카드(116)와, 상기 웨이퍼(10)의 정렬을 위한 상부 카메라(118)가 구비될 수 있다. 상기 검사 모듈(110)의 상부에는 상기 프로브 카드(116)를 통해 상기 웨이퍼(10) 상의 반도체 소자들에 전기적인 검사 신호를 제공하고, 상기 웨이퍼(10)로부터 출력되는 신호를 분석하여 상기 반도체 소자들의 전기적인 특성을 검사하는 테스트 모듈(120)이 배치될 수 있다.3 and 4 , the inspection module 110 includes an inspection chamber 112 , a chuck 114 disposed in the inspection chamber 112 to support the wafer 10 , and the chuck A probe card 116 disposed on the upper portion of the wafer 114 and connected to semiconductor devices on the wafer 10 to transmit electrical signals, and an upper camera 118 for aligning the wafer 10 are provided. can be An electrical test signal is provided to the semiconductor devices on the wafer 10 through the probe card 116 on the upper portion of the test module 110 , and signals output from the wafer 10 are analyzed to analyze the semiconductor device. A test module 120 for examining the electrical characteristics of them may be disposed.

상세히 도시되지는 않았으나, 상기 상부 카메라(118)는 브릿지 형태의 구동 기구에 의해 상기 척(114)의 상부에서 수평 방향으로 이동 가능하게 구성될 수 있다. 또한 상기 척(114)은 상기 웨이퍼(10)와 상기 프로브 카드(116) 사이의 정렬 및 접속을 위해 별도의 구동 기구에 의해 수평 및 수직 방향으로 이동 가능하게 구성될 수 있으며, 상기 척(114)에는 상기 프로브 카드(116)의 탐침들을 확인하기 위한 하부 카메라(119)가 구비될 수 있다.Although not shown in detail, the upper camera 118 may be configured to be movable in the horizontal direction at the upper portion of the chuck 114 by a bridge-type driving mechanism. In addition, the chuck 114 may be configured to be movable in horizontal and vertical directions by a separate driving mechanism for alignment and connection between the wafer 10 and the probe card 116 , and the chuck 114 may be configured to be movable in the horizontal and vertical directions. A lower camera 119 for checking the probes of the probe card 116 may be provided.

상기 웨이퍼 이송 모듈(130)은, 웨이퍼 이송 챔버(132)와, 상기 웨이퍼 이송 챔버(132) 내에 배치되며 상기 웨이퍼(10)를 이송하기 위한 웨이퍼 이송 로봇(134)을 포함할 수 있다. 상기 프리 얼라이너(150)는, 프리 얼라인 챔버(152)와, 상기 프리 얼라인 챔버(152) 내에 배치되며 상기 웨이퍼(10)를 지지하고 회전시키기 위한 회전척(154)과, 상기 웨이퍼(10)의 에지 부위로부터 노치(notch)와 같은 정렬 기준을 검출하기 위한 광 센서(156)를 포함할 수 있다.The wafer transfer module 130 may include a wafer transfer chamber 132 , and a wafer transfer robot 134 disposed in the wafer transfer chamber 132 and configured to transfer the wafer 10 . The pre-aligner 150 includes a pre-alignment chamber 152 , a rotary chuck 154 disposed in the pre-alignment chamber 152 to support and rotate the wafer 10 , and the wafer ( 10) may include an optical sensor 156 for detecting an alignment criterion, such as a notch, from the edge region.

상기 광 센서(156)는, 상기 웨이퍼(10)의 에지 부위로 광을 조사하는 발광부(156A)와, 상기 발광부(156A)와 마주하도록 배치되며 상기 광을 검출하기 위한 수광부(156B)를 포함할 수 있다. 구체적으로, 상기 웨이퍼(10)가 상기 회전척(154)에 의해 회전되는 동안 상기 발광부(156A)는 상기 웨이퍼(10)의 에지 부위로 광을 조사할 수 있으며, 상기 수광부(156B)에서 검출되는 광 신호, 예를 들면, 광량을 분석하여 상기 웨이퍼(10)의 정렬 기준, 예를 들면, 노치 부위를 검출할 수 있다. 예를 들면, 상기 웨이퍼(10)의 노치 부위가 상기 발광부(156A)와 수광부(156B) 사이를 통과하는 경우 상기 광 센서(156)의 신호에서 피크(peak)가 발생될 수 있으며, 제어부(미도시)는 상기 광 센서(156)의 피크값에 기초하여 상기 웨이퍼(10)의 정렬 기준을 검출할 수 있다.The optical sensor 156 includes a light emitting part 156A for irradiating light to an edge portion of the wafer 10, and a light receiving part 156B disposed to face the light emitting part 156A and detecting the light. may include Specifically, while the wafer 10 is rotated by the rotating chuck 154 , the light emitting unit 156A may irradiate light to an edge portion of the wafer 10 , and the light receiving unit 156B detects the light. An alignment reference of the wafer 10 , for example, a notch portion may be detected by analyzing an optical signal, for example, the amount of light. For example, when the notch portion of the wafer 10 passes between the light emitting unit 156A and the light receiving unit 156B, a peak may be generated in the signal of the optical sensor 156, and the control unit ( (not shown) may detect the alignment reference of the wafer 10 based on the peak value of the optical sensor 156 .

본 발명의 일 실시예에 따르면, 상기 제어부는 상기 광 센서(156)의 신호로부터 상기 웨이퍼(10)의 에지 부위에 결함이 있을 것으로 예상되는 부위를 검출할 수 있다. 예를 들면, 상기 광 센서(156)의 신호에서 복수의 피크값들이 검출되는 경우, 상기 피크값들 중 하나를 정렬 기준으로 판단하고, 나머지 피크값들에 대하여 소정의 기준을 적용하여 상기 나머지 피크값들이 결함 예상 부위들에 해당하는지를 판단할 수 있다.According to an embodiment of the present invention, the controller may detect a portion expected to have a defect in the edge portion of the wafer 10 from the signal of the optical sensor 156 . For example, when a plurality of peak values are detected in the signal of the optical sensor 156 , one of the peak values is determined as an alignment criterion, and a predetermined criterion is applied to the remaining peak values to determine the remaining peak values. It may be determined whether the values correspond to defect-predicted regions.

한편, 상기에서는 서로 마주하는 발광부(156A)와 수광부(156B)를 포함하도록 상기 광 센서(156)가 구성되고 있으나, 상기 광 센서(156)의 구성은 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 한정되지는 않을 것이다. 예를 들면, 상기 광 센서(156)로는 상기와 다르게 반사형 광 센서가 사용될 수도 있다.Meanwhile, in the above, the optical sensor 156 is configured to include the light emitting part 156A and the light receiving part 156B facing each other, but the configuration of the optical sensor 156 can be changed in various ways. The scope will not be limited. For example, as the optical sensor 156 , a reflective optical sensor may be used differently from the above.

이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 웨이퍼 검사 방법을 보다 상세하게 설명한다.Hereinafter, a wafer inspection method according to an embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

먼저, 도 1에 도시된 바와 같이, S100 단계에서 웨이퍼(10)의 에지 부위가 광 센서(156)와 대응하도록 상기 웨이퍼(10)를 위치시킬 수 있으며, S110 단계에서 상기 웨이퍼(10)를 회전시키면서 상기 광 센서(156)를 이용하여 상기 웨이퍼(10)의 에지 부위에서 정렬 기준 위치를 검출할 수 있다. 또한, S120 단계에서 상기 웨이퍼(10)를 회전시키면서 상기 광 센서(156)를 이용하여 상기 웨이퍼(10)의 에지 부위에서 적어도 하나의 결함 예상 위치를 검출할 수 있다.First, as shown in FIG. 1 , the wafer 10 may be positioned so that the edge portion of the wafer 10 corresponds to the optical sensor 156 in step S100 , and the wafer 10 is rotated in step S110 . , an alignment reference position may be detected at the edge portion of the wafer 10 by using the optical sensor 156 . Also, in step S120 , while rotating the wafer 10 , at least one predicted defect position may be detected at an edge portion of the wafer 10 using the optical sensor 156 .

예를 들면, 상기 웨이퍼 이송 로봇(134)은 상기 웨이퍼 수납 용기(20)로부터 웨이퍼(10)를 인출하여 상기 프리 얼라인 챔버(152) 내부의 회전척(154) 상으로 상기 웨이퍼(10)를 이송할 수 있다. 이때, 상기 웨이퍼 이송 로봇(134)은 상기 웨이퍼(10)의 에지 부위가 상기 광 센서(156)의 발광부(156A) 및 수광부(156B) 사이에 위치되도록 상기 웨이퍼(10)를 상기 회전척(154) 상에 로드할 수 있다.For example, the wafer transfer robot 134 takes out the wafer 10 from the wafer storage container 20 and moves the wafer 10 onto the rotary chuck 154 inside the pre-alignment chamber 152 . can be transported At this time, the wafer transfer robot 134 moves the wafer 10 to the rotary chuck ( 154) can be loaded onto it.

도시되지는 않았으나, 상기 정렬 기준 위치 검출을 위한 제1 신호값 범위와 상기 결함 예상 위치 검출을 위한 제2 신호값 범위를 설정하는 단계가 미리 수행될 수 있다.Although not shown, the step of setting a first signal value range for detecting the alignment reference position and a second signal value range for detecting the expected defect position may be performed in advance.

상기 정렬 기준 위치를 검출하는 단계(S110)는, 상기 광 센서(156)의 신호로부터 하나 또는 복수의 피크값들을 검출하는 단계와, 상기 하나의 피크값 또는 상기 피크값들 중 상기 제1 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼(10)의 회전각을 이용하여 상기 정렬 기준 위치를 산출하는 단계를 포함할 수 있다.The step of detecting the alignment reference position ( S110 ) includes detecting one or a plurality of peak values from the signal of the optical sensor 156 , and the single peak value or the first signal value among the peak values. The method may include calculating the alignment reference position by using a rotation angle of the wafer 10 corresponding to a peak value that satisfies the range.

상기 결함 예상 위치를 검출하는 단계(S120) 단계는, 상기 광 센서(156)의 신호로부터 적어도 하나의 피크값을 검출하는 단계와, 상기 적어도 하나의 피크값과 대응하는 상기 웨이퍼(10)의 회전각을 이용하여 상기 결함 예상 위치를 산출하는 단계를 포함할 수 있다. 즉, 상기 피크값들 중 상기 제2 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼(10)의 회전각을 이용하여 상기 결함 예상 위치를 산출할 수 있다.The step of detecting the predicted defect position (S120) includes detecting at least one peak value from the signal of the optical sensor 156, and rotation of the wafer 10 corresponding to the at least one peak value. The method may include calculating the predicted defect location using the angle. That is, the predicted defect position may be calculated using the rotation angle of the wafer 10 corresponding to a peak value that satisfies the second signal value range among the peak values.

한편, 상기 정렬 기준 위치 검출 단계(S110)와 상기 결함 예상 위치 검출 단계(S120)가 순차적으로 기재되고 있으나, 상기 S110 단계와 S120 단계는 동시에 수행될 수 있다. 즉, 상기 웨이퍼(10)를 1회전 즉 360°만큼 회전시키는 동안 상기 S110 단계와 S120 단계가 동시에 수행될 수도 있다.Meanwhile, although the step of detecting the alignment reference position ( S110 ) and the step of detecting the expected defect location ( S120 ) are sequentially described, the steps S110 and S120 may be performed simultaneously. That is, the steps S110 and S120 may be simultaneously performed while the wafer 10 is rotated by one rotation, that is, 360°.

특히, 상기 광 센서(156)의 신호로부터 하나의 피크값만 검출될 수도 있고, 복수의 피크값들이 검출될 수도 있다. 하나의 피크값이 검출되는 경우 상기 피크값이 상기 제1 신호값 범위를 만족하는지 확인하고 이를 통해 상기 정렬 기준 위치를 검출할 수 있으며, 이 경우 상기 정렬 기준 위치에 대응하는 피크값 이외의 다른 피크값이 존재하지 않으므로 상기 웨이퍼(10)의 에지 부위에 결함이 없는 것으로 판단될 수 있다.In particular, only one peak value may be detected from the signal of the optical sensor 156 , or a plurality of peak values may be detected. When one peak value is detected, it is checked whether the peak value satisfies the first signal value range, and through this, the alignment reference position can be detected. In this case, a peak other than the peak value corresponding to the alignment reference position Since the value does not exist, it may be determined that there is no defect in the edge portion of the wafer 10 .

상기와 다르게 복수의 피크값들이 검출되는 경우, 상기 피크값들을 상기 제1 신호값 범위 및 제2 신호값 범위와 비교하여 상기 제1 신호값 범위를 만족하는 피크값으로부터 상기 정렬 기준 위치를 산출하고, 또한 적어도 하나의 나머지 피크값으로부터 적어도 하나의 결함 예상 위치를 산출할 수 있다.When a plurality of peak values are detected differently from the above, the alignment reference position is calculated from a peak value satisfying the first signal value range by comparing the peak values with the first signal value range and the second signal value range, , may also calculate at least one predicted defect position from the at least one remaining peak value.

한편, 상기 제2 신호값 범위는 상기 제1 신호값 범위보다 작게 설정되는 것이 바람직하다. 일 예로서, 상기 웨이퍼(10)의 에지 부위에 상기 노치 부위보다 작은 치핑 결함이 존재하는 경우 상기 치핑 결함에 대응하는 피크값은 상기 제2 신호값 범위를 만족할 수 있으며, 이로부터 해당 위치에 치핑 결함이 존재하는 것으로 예상될 수 있다.Meanwhile, the second signal value range is preferably set to be smaller than the first signal value range. As an example, when a chipping defect smaller than the notch portion exists in the edge portion of the wafer 10 , a peak value corresponding to the chipping defect may satisfy the second signal value range, and from this, the chipping at the corresponding position A defect can be expected to exist.

그러나, 상기 제1 신호값 범위를 만족하는 복수의 피크값들이 검출되는 경우, 상기 웨이퍼(10)의 에지 부위에 상기 노치 부위를 제외하고 상기 노치 부위와 유사한 크기의 치핑 결함이 적어도 하나 이상 존재하는 것으로 판단될 수 있다. 즉, 상기 노치 부위와 대응하는 하나의 피크값을 제외한 나머지 적어도 하나의 피크값과 대응하는 적어도 하나의 치핑 결함이 존재하는 것으로 판단될 수 있다. 또한, 상기 제1 신호값 범위를 초과하는 비정상적인 피크값이 검출되는 경우, 상기 비정상적인 피크값에 대응하는 웨이퍼(10)의 에지 부위에는 상기 노치 부위보다 큰 크기를 갖는 치핑 결함이 있는 것으로 판단될 수 있다.However, when a plurality of peak values satisfying the first signal value range are detected, at least one chipping defect having a size similar to that of the notch region is present in the edge region of the wafer 10 except for the notch region. can be judged to be That is, it may be determined that at least one chipping defect corresponding to at least one peak value other than one peak value corresponding to the notch portion exists. In addition, when an abnormal peak value exceeding the first signal value range is detected, it may be determined that the edge portion of the wafer 10 corresponding to the abnormal peak value has a chipping defect having a size larger than that of the notch portion. have.

다시 도 1을 참조하면, 상기 정렬 기준 위치와 결함 예상 위치를 검출한 후, S130 단계에서 상기 정렬 기준 위치를 이용하여 상기 웨이퍼(10)를 정렬할 수 있다. 이때, 상기 결함 예상 위치는 상기 정렬 기준 위치 즉 상기 웨이퍼(10)의 노치 부위로부터의 회전 각도와 거리 등을 포함할 수 있다.Referring back to FIG. 1 , after detecting the alignment reference position and the defect expected position, the wafer 10 may be aligned using the alignment reference position in step S130 . In this case, the predicted defect position may include the alignment reference position, that is, a rotation angle and a distance from the notch portion of the wafer 10 .

이어서, S140 단계에서 상기 웨이퍼(10)를 검사 챔버(112) 내부로 이송할 수 있다. 구체적으로, 상기 웨이퍼 이송 로봇(134)은 상기 정렬된 웨이퍼(10)를 상기 프리 얼라인 챔버(152)로부터 상기 검사 챔버(112) 내부의 척(114) 상으로 이송할 수 있다.Subsequently, in step S140 , the wafer 10 may be transferred into the inspection chamber 112 . Specifically, the wafer transfer robot 134 may transfer the aligned wafer 10 from the pre-alignment chamber 152 onto the chuck 114 inside the inspection chamber 112 .

상기 웨이퍼(10)가 상기 척(114) 상에 안착된 후, S150 단계에서 상기 결함 예상 위치에 대한 검사 이미지를 획득할 수 있다. 상기 검사 이미지는 상기 상부 카메라(118)에 의해 획득될 수 있으며, 상기 제어부는 상기 상부 카메라(118)를 상기 검출된 결함 예상 위치의 상부로 이동시킬 수 있다.After the wafer 10 is seated on the chuck 114 , an inspection image of the predicted defect position may be acquired in step S150 . The inspection image may be acquired by the upper camera 118 , and the controller may move the upper camera 118 to an upper portion of the detected defect predicted position.

계속해서, 상기 제어부는 S160 단계에서 상기 검사 이미지를 분석하여 상기 결함 예상 위치에서의 웨이퍼 에지 부위 결함을 검출할 수 있다. 상기 제어부는 상기 결함 예상 위치의 검사 이미지로부터 해당 에지 부위의 치핑 결함의 크기를 산출할 수 있으며, 산출된 결함의 크기에 따라 상기 결함 예상 위치에 결함이 실제로 존재하는지 여부를 판단할 수 있다.Subsequently, the controller may analyze the inspection image in step S160 to detect a wafer edge portion defect at the defect expected position. The controller may calculate the size of the chipping defect of the corresponding edge portion from the inspection image of the expected defect position, and may determine whether a defect actually exists at the expected defect position according to the calculated size of the defect.

도 5는 도 3에 도시된 상부 카메라에 의해 획득된 결함 예상 위치의 검사 이미지의 일 예를 보여주는 개략도이다.FIG. 5 is a schematic diagram showing an example of an inspection image of an expected defect position obtained by the upper camera shown in FIG. 3 .

도 5를 참조하면, 일 예로서, 상기 상부 카메라(118)에 의해 획득된 검사 이미지(30)는 상기 제어부에 의해 이진화 처리될 수 있으며, 이 경우 도시된 바와 같이 상기 웨이퍼(10)의 에지 부위(12)만 흑색으로 표시될 수 있다. 또한, 상기 제어부는 상기 웨이퍼(10)의 에지 부위(12)에 생성된 치핑 결함(14)의 크기를 산출할 수 있으며, 기 설정된 허용 범위를 기준으로 상기 검사 이미지로부터 검출된 치핑 결함(14)이 실제 결함인지 여부를 판단할 수 있다.Referring to FIG. 5 , as an example, the inspection image 30 acquired by the upper camera 118 may be binarized by the controller, and in this case, the edge portion of the wafer 10 as shown Only (12) can be displayed in black. In addition, the controller may calculate the size of the chipping defect 14 generated in the edge portion 12 of the wafer 10, and the chipping defect 14 detected from the inspection image based on a preset allowable range. It can be determined whether this is an actual defect or not.

다시 도 1을 참조하면, 상기와 같이 결함 예상 위치에서의 결함 여부를 판단한 후 S170 단계에서 상기 결함 예상 위치에서 결함이 검출되지 않는 경우 상기 웨이퍼(10) 상의 반도체 소자들을 상기 프로브 카드(116)의 탐침들에 접속시킨 후 상기 반도체 소자들을 전기적으로 검사할 수 있다.Referring back to FIG. 1 , after determining whether a defect exists at the expected defect position as described above, if a defect is not detected at the defect expected position in step S170 , the semiconductor devices on the wafer 10 are transferred to the probe card 116 . After connecting to the probes, the semiconductor devices can be electrically tested.

상기와 다르게, 상기 결함 예상 위치에서 웨이퍼(10)의 에지 부위 결함(14)이 검출되는 경우 상기 웨이퍼(10)에 대한 전기적인 검사 공정을 수행하지 않고 상기 웨이퍼(10)를 상기 검사 챔버(112)로부터 언로드할 수 있다.Unlike the above, when an edge portion defect 14 of the wafer 10 is detected at the defect expected position, the wafer 10 is transferred to the inspection chamber 112 without performing an electrical inspection process on the wafer 10 . ) can be unloaded from

한편, 상기 S120 단계에서 상기 웨이퍼(10)의 에지 부위(12)에 상기 노치 부위와 유사하거나 상기 노치 부위보다 큰 치핑 결함이 존재하는 것으로 판단되는 경우 상기 웨이퍼(10)는 상기 검사 챔버(112)로 이동되지 않고 상기 웨이퍼 수납 용기(20)에 재수납될 수 있다. 그러나, 상기와 다르게, 상기 결함이 존재하는 것으로 판단된 부위에 대하여 상기 검사 챔버(112) 내에서 상기 상부 카메라(118)를 이용한 검사 단계를 수행하여 상기 결함의 실제 크기와 형태 등을 확인 한 후 상기 수납 용기(20)로 언로드될 수도 있다.On the other hand, when it is determined in step S120 that a chipping defect similar to or larger than the notch portion exists in the edge portion 12 of the wafer 10, the wafer 10 is transferred to the inspection chamber 112 . It can be re-accommodated in the wafer storage container 20 without being moved to the . However, unlike the above, after checking the actual size and shape of the defect by performing the inspection step using the upper camera 118 in the inspection chamber 112 for the portion where the defect is determined to exist It may be unloaded into the storage container 20 .

상술한 바와 같은 본 발명의 실시예들에 따르면, 웨이퍼 검사 방법은, 웨이퍼(10)의 에지 부위(12)가 광 센서(156)와 대응하도록 상기 웨이퍼(10)를 위치시키는 단계와, 상기 웨이퍼(10)를 회전시키면서 상기 광 센서(156)를 이용하여 상기 웨이퍼(10)의 에지 부위(12)에서 적어도 하나의 결함 예상 위치를 검출하는 단계와, 상기 웨이퍼(10)의 검사를 위한 검사 챔버(112) 내부로 상기 웨이퍼(10)를 이송하는 단계와, 상기 검사 챔버(112) 내에 구비된 카메라(118)를 이용하여 상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계와, 상기 검사 이미지를 분석하여 상기 웨이퍼(10)의 에지 부위 결함(14)을 검출하는 단계와, 상기 결함 예상 위치에서 결함(14)이 검출되지 않는 경우 탐침들을 통해 상기 웨이퍼(10) 상의 반도체 소자들에 전기적인 검사 신호를 인가하여 상기 반도체 소자들을 전기적으로 검사하는 단계를 포함할 수 있다.According to the embodiments of the present invention as described above, the wafer inspection method includes the steps of: positioning the wafer 10 so that an edge portion 12 of the wafer 10 corresponds to an optical sensor 156; Detecting at least one expected defect position in the edge portion 12 of the wafer 10 using the optical sensor 156 while rotating (10), and an inspection chamber for inspection of the wafer (10) (112) transferring the wafer 10 to the inside; acquiring an inspection image for the expected defect position using a camera 118 provided in the inspection chamber 112; Analyzing and detecting edge portion defects 14 of the wafer 10, and electrical inspection of semiconductor devices on the wafer 10 through probes when the defect 14 is not detected at the expected defect position The method may include applying a signal to electrically test the semiconductor devices.

특히, 프리 얼라인 챔버(152) 내에 배치되는 광 센서(156)를 이용하여 결함 예상 위치를 검출하고, 검사 챔버(112) 내에 배치되는 카메라(118)를 이용하여 상기 결함 예상 위치에 실제로 결함(14)이 존재하는지를 정밀하게 검사할 수 있으므로, 별도의 검사 설비를 이용하지 않고도 웨이퍼(10)의 에지 부위 결함(14)을 빠르고 정확하게 검출할 수 있다.In particular, the predicted defect position is detected using the optical sensor 156 disposed in the pre-alignment chamber 152 , and the defect is actually located at the predicted defect position using the camera 118 disposed in the inspection chamber 112 . 14) can be precisely inspected, so that the edge portion defects 14 of the wafer 10 can be quickly and accurately detected without using a separate inspection facility.

결과적으로, 치핑 결함이 발생된 웨이퍼(10)를 검사하는 도중 상기 치핑 결함에 의해 검사 챔버(112) 내에서 상기 웨이퍼(10)가 파손되는 문제점을 원천적으로 방지할 수 있고, 또한 별도의 검사 설비를 이용하지 않으므로 상기 웨이퍼(10)의 에지 부위 결함(14)에 대한 검사 비용 및 검사 시간을 크게 감소시킬 수 있다.As a result, it is possible to fundamentally prevent the wafer 10 from being damaged in the inspection chamber 112 due to the chipping defect while inspecting the wafer 10 on which the chipping defect has occurred, and a separate inspection facility Since it is not used, the inspection cost and inspection time for the edge portion defects 14 of the wafer 10 can be greatly reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the following claims. You will understand that there is

10 : 기판 12 : 에지 부위
14 : 치핑 결함 20 : 수납 용기
30 : 검사 이미지 100 : 프로브 스테이션
110 : 검사 모듈 112 : 검사 챔버
114 : 척 116 : 프로브 카드
118 : 상부 카메라 119 : 하부 카메라
120 : 테스트 모듈 130 : 웨이퍼 이송 모듈
132 : 웨이퍼 이송 챔버 134 : 웨이퍼 이송 로봇
140 : 로드 포트 150 : 프리 얼라이너
152 : 프리 얼라인 챔버 154 : 회전척
156 : 광 센서 156A : 발광부
156B : 수광부10: substrate 12: edge portion
14: chipping defect 20: storage container
30: inspection image 100: probe station
110: test module 112: test chamber
114: chuck 116: probe card
118: upper camera 119: lower camera
120: test module 130: wafer transfer module
132: wafer transfer chamber 134: wafer transfer robot
140: load port 150: pre-aligner
152: pre-alignment chamber 154: rotary chuck
156: light sensor 156A: light emitting part
156B: light receiver

Claims (16)

웨이퍼의 에지 부위가 광 센서의 발광부와 수광부 사이에 배치되도록 상기 웨이퍼를 위치시키는 단계;
상기 웨이퍼를 회전시키면서 상기 수광부에 의해 측정되는 광량 신호를 이용하여 상기 웨이퍼의 에지 부위에서 상기 웨이퍼의 노치에 대응하는 정렬 기준 위치 및 결함이 있을 것으로 예상되는 적어도 하나의 결함 예상 위치를 검출하는 단계;
상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계; 및
상기 검사 이미지를 분석하여 상기 웨이퍼의 에지 부위 결함을 검출하는 단계를 포함하되,
상기 정렬 기준 위치와 상기 결함 예상 위치를 검출하는 단계는, 상기 광량 신호로부터 피크값들을 검출하는 단계와, 상기 피크값들 중 기 설정된 제1 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 정렬 기준 위치를 산출하는 단계와, 상기 피크값들 중 기 설정된 제2 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 결함 예상 위치를 검출하는 단계를 포함하며,
상기 제2 신호값 범위는 상기 제1 신호값 범위보다 작은 것을 특징으로 하는 웨이퍼 검사 방법.positioning the wafer such that an edge portion of the wafer is disposed between the light emitting portion and the light receiving portion of the optical sensor;
detecting an alignment reference position corresponding to the notch of the wafer at an edge portion of the wafer using a light amount signal measured by the light receiving unit while rotating the wafer and at least one expected defect position at which a defect is expected;
acquiring an inspection image for the expected defect location; and
Analyze the inspection image to detect an edge portion defect of the wafer,
The detecting of the alignment reference position and the predicted defect position may include detecting peak values from the light amount signal, and among the peak values, the wafer corresponding to a peak value satisfying a preset first signal value range. Calculating the alignment reference position using a rotation angle, and detecting the expected defect position using a rotation angle of the wafer corresponding to a peak value that satisfies a preset second signal value range among the peak values comprising steps,
and the second signal value range is smaller than the first signal value range. 삭제delete 제1항에 있어서, 상기 결합 예상 위치를 검출한 후 반도체 제조 공정을 위한 공정 챔버 내부로 상기 웨이퍼를 이송하는 단계를 더 포함하며,
상기 공정 챔버 내부에 배치된 카메라를 이용하여 상기 검사 이미지를 획득하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 1, further comprising: transferring the wafer into a process chamber for a semiconductor manufacturing process after detecting the expected bonding position;
A wafer inspection method, characterized in that the inspection image is acquired by using a camera disposed inside the process chamber. 제1항에 있어서, 상기 정렬 기준 위치를 이용하여 상기 웨이퍼를 정렬하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 1 , further comprising aligning the wafer using the alignment reference position. 삭제delete 삭제delete 제1항에 있어서, 상기 피크값들 중 상기 제1 신호값 범위를 초과하는 비정상적인 피크값이 검출되는 경우, 상기 비정상적인 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 1 , wherein when an abnormal peak value exceeding the first signal value range among the peak values is detected, it is determined that a defect exists in an edge portion of the wafer corresponding to the abnormal peak value. wafer inspection method. 제1항에 있어서, 상기 제1 신호값 범위를 만족하는 복수의 피크값들이 검출되는 경우, 상기 복수의 피크값들 중 하나를 제외한 나머지 적어도 하나의 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단하는 것을 특징으로 하는 웨이퍼 검사 방법.The defect of claim 1 , wherein when a plurality of peak values satisfying the first signal value range are detected, an edge portion of the wafer corresponding to at least one peak value other than one of the plurality of peak values has a defect. A wafer inspection method, characterized in that it is judged that there is 웨이퍼의 에지 부위가 광 센서의 발광부와 수광부 사이에 배치되도록 상기 웨이퍼를 위치시키는 단계;
상기 웨이퍼를 회전시키면서 상기 수광부에 의해 측정되는 광량 신호를 이용하여 상기 웨이퍼의 에지 부위에서 상기 웨이퍼의 노치에 대응하는 정렬 기준 위치 및 결함이 있을 것으로 예상되는 적어도 하나의 결함 예상 위치를 검출하는 단계;
상기 웨이퍼의 검사를 위한 검사 챔버 내부로 상기 웨이퍼를 이송하는 단계;
상기 검사 챔버 내에 구비된 카메라를 이용하여 상기 결함 예상 위치에 대한 검사 이미지를 획득하는 단계;
상기 검사 이미지를 분석하여 상기 웨이퍼의 에지 부위 결함을 검출하는 단계; 및
상기 결함 예상 위치에서 결함이 검출되지 않는 경우 탐침들을 통해 상기 웨이퍼 상의 반도체 소자들에 전기적인 검사 신호를 인가하여 상기 반도체 소자들을 전기적으로 검사하는 단계를 포함하되,
상기 정렬 기준 위치와 상기 결함 예상 위치를 검출하는 단계는, 상기 광량 신호로부터 피크값들을 검출하는 단계와, 상기 피크값들 중 기 설정된 제1 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 정렬 기준 위치를 산출하는 단계와, 상기 피크값들 중 기 설정된 제2 신호값 범위를 만족하는 피크값에 대응하는 상기 웨이퍼의 회전각을 이용하여 상기 결함 예상 위치를 검출하는 단계를 포함하며,
상기 제2 신호값 범위는 상기 제1 신호값 범위보다 작은 것을 특징으로 하는 웨이퍼 검사 방법.positioning the wafer such that an edge portion of the wafer is disposed between the light emitting portion and the light receiving portion of the optical sensor;
detecting an alignment reference position corresponding to the notch of the wafer at an edge portion of the wafer using a light amount signal measured by the light receiving unit while rotating the wafer and at least one expected defect position at which a defect is expected;
transferring the wafer into an inspection chamber for inspection of the wafer;
acquiring an inspection image of the expected defect location using a camera provided in the inspection chamber;
analyzing the inspection image to detect an edge portion defect of the wafer; and
Comprising the step of electrically inspecting the semiconductor elements by applying an electrical inspection signal to the semiconductor elements on the wafer through probes when a defect is not detected at the expected defect position,
The detecting of the alignment reference position and the predicted defect position may include detecting peak values from the light amount signal, and among the peak values, the wafer corresponding to a peak value satisfying a preset first signal value range. Calculating the alignment reference position using a rotation angle, and detecting the expected defect position using a rotation angle of the wafer corresponding to a peak value that satisfies a preset second signal value range among the peak values comprising steps,
and the second signal value range is smaller than the first signal value range. 제9항에 있어서, 상기 웨이퍼의 에지 부위 결함이 검출되는 경우 상기 웨이퍼를 상기 검사 챔버로부터 언로드하는 것을 특징으로 하는 웨이퍼 검사 방법.10. The method of claim 9, wherein the wafer is unloaded from the inspection chamber when an edge portion defect of the wafer is detected. 삭제delete 제9항에 있어서, 상기 광 센서는 상기 웨이퍼의 정렬을 위한 프리 얼라인 챔버 내에 구비되며,
상기 정렬 기준 위치를 이용하여 상기 웨이퍼를 정렬하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The method of claim 9, wherein the optical sensor is provided in a pre-alignment chamber for aligning the wafer,
Wafer inspection method, characterized in that it further comprises the step of aligning the wafer using the alignment reference position. 삭제delete 삭제delete 제9항에 있어서, 상기 피크값들 중 상기 제1 신호값 범위를 초과하는 비정상적인 피크값이 검출되는 경우, 상기 비정상적인 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단하는 것을 특징으로 하는 웨이퍼 검사 방법.10. The method of claim 9, wherein when an abnormal peak value exceeding the first signal value range among the peak values is detected, it is determined that a defect exists in an edge portion of the wafer corresponding to the abnormal peak value. wafer inspection method. 제9항에 있어서, 상기 제1 신호값 범위를 만족하는 복수의 피크값들이 검출되는 경우, 상기 복수의 피크값들 중 하나를 제외한 나머지 적어도 하나의 피크값에 대응하는 상기 웨이퍼의 에지 부위에는 결함이 존재하는 것으로 판단하는 것을 특징으로 하는 웨이퍼 검사 방법.The defect of claim 9 , wherein when a plurality of peak values satisfying the first signal value range are detected, an edge portion of the wafer corresponding to at least one peak value other than one of the plurality of peak values has a defect. A wafer inspection method, characterized in that it is determined that there is
KR1020170060455A 2017-05-16 2017-05-16 Method of inspecting a wafer KR102430478B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170060455A KR102430478B1 (en) 2017-05-16 2017-05-16 Method of inspecting a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170060455A KR102430478B1 (en) 2017-05-16 2017-05-16 Method of inspecting a wafer

Publications (2)

Publication Number Publication Date
KR20180125760A KR20180125760A (en) 2018-11-26
KR102430478B1 true KR102430478B1 (en) 2022-08-08

Family

ID=64603082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170060455A KR102430478B1 (en) 2017-05-16 2017-05-16 Method of inspecting a wafer

Country Status (1)

Country Link
KR (1) KR102430478B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102147210B1 (en) 2018-10-22 2020-08-24 엘지전자 주식회사 Controlling method for Artificial intelligence Moving robot
CN113053765A (en) * 2021-03-08 2021-06-29 常州雷射激光设备有限公司 Detection equipment for semiconductor diode chip
CN114193451A (en) * 2021-12-16 2022-03-18 上海华虹宏力半导体制造有限公司 Method for detecting scratch of mechanical arm

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084294A (en) 2004-09-15 2006-03-30 Kawasaki Heavy Ind Ltd Defect detection apparatus for semiconductor wafer
KR101015551B1 (en) * 2008-07-24 2011-02-17 세크론 주식회사 Wafer loading apparatus for prober and wafer loading method for prober using the same
JP2015195328A (en) * 2014-03-28 2015-11-05 株式会社ダイヘン Workpiece processing apparatus and workpiece transfer system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200277523Y1 (en) 1998-11-14 2002-07-18 이건환 Loading device of semiconductor wafer prober
KR20170000127A (en) 2015-06-23 2017-01-02 세메스 주식회사 Method of aligning wafer in probe station

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084294A (en) 2004-09-15 2006-03-30 Kawasaki Heavy Ind Ltd Defect detection apparatus for semiconductor wafer
KR101015551B1 (en) * 2008-07-24 2011-02-17 세크론 주식회사 Wafer loading apparatus for prober and wafer loading method for prober using the same
JP2015195328A (en) * 2014-03-28 2015-11-05 株式会社ダイヘン Workpiece processing apparatus and workpiece transfer system

Also Published As

Publication number Publication date
KR20180125760A (en) 2018-11-26

Similar Documents

Publication Publication Date Title
KR102430478B1 (en) Method of inspecting a wafer
KR101227812B1 (en) Method of inspecting light-emitting devices
WO2019163275A1 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device
KR20190016695A (en) Wafer alignment method and wafer inspection method using the same
KR102264851B1 (en) Fork robot and methode of calculating inserting distance of a fork
TW201906055A (en) Substrate carrying out method
KR100335491B1 (en) Wafer inspection system having recipe parameter library and method of setting recipe prameters for wafer inspection
US20070165211A1 (en) Semiconductor manufacturing apparatus, semiconductor surface inspection apparatus, and surface inspection method
KR102210515B1 (en) Movable vision examination system of wafer alignment condition
KR100576364B1 (en) Calibration apparatus for inspection object and method there of
KR20100074345A (en) Measuring apparatus for warpage wafer and method thereof
KR20160052198A (en) Method of obtaining location information of dies
KR101746292B1 (en) Method of aligning probe card
KR20170000127A (en) Method of aligning wafer in probe station
KR102554169B1 (en) Inspection method for via-hole of the wafer
KR101199733B1 (en) Probe station
KR20200065660A (en) Method of cleaning probe needles of probe card
KR102336909B1 (en) Method of inspecting a wafer
KR20200071672A (en) Inspection apparatus and inspection method
JP2006128440A (en) Semiconductor manufacturing equipment and method of manufacturing semiconductor device
KR102446956B1 (en) Method of detecting image noise of camera
KR20070000924A (en) Semiconductor wafer edge testing apparatus and wafer edge testing method
KR100722804B1 (en) Apparatus and method for inspecting a wafer
KR100748731B1 (en) Wafer inspection system for semiconductor manufacturing and interlock method
KR102134035B1 (en) Wafer Handling Apparatus Loaded with Components Capable of Inspecting Wafer Chipping and Robot Repeatability

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant