KR102424287B1 - 인체 통신을 위한 데이터 송신 장치, 그것의 프리앰블 생성 방법, 그리고 그것의 프레임 동기 방법 - Google Patents

Abstract

본 발명의 실시 예에 따른 인체 통신을 위한 송신 신호의 프리앰블 생성 방법은, 동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 변환 코드와 p 칩(p는 자연수)의 제 1 PRBS 부호를 사용하여 n 칩(n은 자연수)의 제 1 프리앰블 단위 블록을 생성하는 단계, 상기 주파수 확산 코드와 p' 칩의 제 2 PRBS 부호를 사용하여 n' 칩의 제 2 프리앰블 단위 블록을 생성하는 단계, 그리고 상기 제 1 프리앰블 단위 블록을 연속하여 반복적으로 배열하고, 상기 제 2 프리앰블 단위 블록을 후단에 배치하여 상기 송신 신호의 프리앰블을 구성하는 단계를 포함한다.

Description

인체 통신을 위한 데이터 송신 장치, 그것의 프리앰블 생성 방법, 그리고 그것의 프레임 동기 방법{DATA TRANSMISSION DEVICE FOR HUMAN BODY COMMUNICATION AND METHOD FOR GENERATING PREAMBLE AND METHOD FOR SYNCHRONIZING FRAME OF THE SAME}

본 발명은 전자 장치에 관한 것으로, 좀 더 상세하게는 인체 통신을 위한 데이터 송수신 장치, 그것의 프리앰블 생성 방법, 그리고 그것의 프레임 동기 방법에 관한 것이다.

인체 통신은 전도성을 갖는 인체를 통신 채널로 이용한다. 데이터는 인체의 한 부분에 연결되거나 인체 외부의 송신기를 이용하여 송신된다. 인체를 매질로 하여 송신된 데이터는 인체의 다른 부분에 연결된 또는 인체의 외부에 있는 수신기를 이용하여 복원된다. 인체 통신을 이용하면, 휴대 기기들 사이의 통신 또는 고정된 기기와 사용자 사이의 통신이 사용자의 접촉을 통해 수행될 수 있다. 예를 들면, 디지털 카메라, 스마트 폰과 같은 휴대용 디바이스들과 주변 전자 장치들과의 통신이 사용자의 접촉을 통해 수행될 수 있다. 프린터, 신용 카드 결재, TV 수신, 출입 시스템, 또는 교통 수단 탑승 시의 요금 결제 등이 사용자의 접촉을 통해 수행될 수 있다. 또한, 인체 피부에 부착되거나 또는 인체 내부에 삽입된 전자 장치들과의 통신을 인체를 매질로하여 수행될 수 있다.

대기는 전파를 등방성으로 전달하는 반면, 인체는 전파를 이방성으로 전달한다. 따라서, 인체의 임의의 위치에 존재하는 수신기는 송신기로부터 정확한 전파를 전달받기 어렵다. 인체를 통해 전달되는 전파는 공기를 통해 전달되는 전파보다 많은 에너지를 손실한다. 인체는 전도성을 가지므로, 인체는 주변 환경으로부터 간섭 신호를 전달받기 쉽다.

인체 통신의 물리 계층 구조와 요구 사항은 IEEE 802.15.6(WBAN) 표준에 제시되어 있다. WBAN(Wireless Body Area Networks) 표준의 주파수 선택 디지털 전송(FSDT) 방식을 사용하면, 최대 1.3125 Mbps의 데이터 전송이 가능하다. 그러나 이러한 방법에 따르면 전송 마스크에 제시된 3dB 대역폭(5.25 MHz)을 기준으로 하는 경우 주파수 효율성이 최대 0.25 bps/Hz로 제한된다. 전송 마스크를 만족시키기 위한 송신 필터와, 수신기에서 잡음을 제거하기 위한 수신 필터를 사용할 경우, 필터에 의한 부호간 간섭(ISI)이 발생한다. 따라서, 비트 검출 오율(BER) 성능이 열화되는 문제가 있다.

또한 인체를 매질로 하는 네트워크에서 디지털 신호를 송수신하는 경우, 높은 주파수 사용 효율(Spectral efficiency)이 중요하다. 높은 주파수 사용 효율을 달성하기 위해서는 전송 프레임의 동기를 위한 프리앰블(Preamble) 구조와, 프레임 동기 검출 알고리즘이 전제되어야 한다. 더불어, 낮은 구현 복잡도와 수신 신호의 복호 복잡도를 가지면서 비트 검출 오율(BER) 성능을 개선할 수 있는 데이터 송수신 장치 및 방법이 절실한 실정이다.

본 발명은 상술한 기술적 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 디지털 신호를 전송하는데 있어, 최대 주파수 사용 효율(1 bps/Hz)을 달성하기 위한 프레임 동기 검출을 위한 프리앰블(Preamble) 생성 방법을 제공하는데 있다.

본 발명의 다른 목적은, 상술한 구조의 프리앰블을 포함하는 프레임에서 정확한 프레임의 위치를 검출하기 위한 프레임 동기화 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 디지털 신호의 전송시에 효율적인 프레임 동기 검출 방법을 제공하고, 낮은 복잡도와 개선된 비트 오율(BER) 성능을 제공하기 위한 송신 장치 및 수신 장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 인체 통신을 위한 송신 신호의 프리앰블 생성 방법은, 동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 확산 코드와 p 칩의 제 1 PRBS 부호를 사용하여 n 칩의 제 1 프리앰블 단위 블록을 생성하는 단계, 상기 주파수 확산 코드와 p 칩의 제 2 PRBS 부호를 사용하여 n 칩의 제 2 프리앰블 단위 블록을 생성하는 단계, 그리고 상기 제 1 프리앰블 단위 블록을 복수회 반복적으로 배열하고, 상기 제 2 프리앰블 단위 블록을 후단에 배치하여 상기 송신 신호의 프리앰블을 구성하는 단계를 포함한다.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 인체 통신을 위한 수신 장치에서의 프레임 동기 방법은, 동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 확산 코드와 각각 서로 다른 의사 잡음 코드를 사용하여 생성된 제 1 프리앰블 단위 블록과 제 2 프리앰블 단위 블록을 포함하는 프리앰블을 포함하는 프레임을 수신하는 단계, 상기 제 1 프리앰블 단위 블록에 대해 송신 필터 또는 수신 필터의 왜곡을 적용한 제 3 프리앰블 단위 블록과 상기 프레임 간의 복수의 제 1 상관값들을 계산하고, 상기 복수의 제 1 상관값들이 기준 간격을 두고 미리 정해진 임계치를 기준 횟수 초과하는지를 검출하는 단계, 상기 제 1 상관값들이 미리 정해진 임계치를 기준 횟수 초과하는 경우, 상기 제 2 프리앰블 단위 블록에 대해 송신 필터 또는 수신 필터의 왜곡을 적용한 제 4 프리앰블 단위 블록과 상기 프레임 간의 복수의 제 2 상관값을 특정 칩 구간에서 계산하는 단계, 상기 복수의 제 2 상관값들 중에서 최대값에 대응하는 칩의 위치를 결정하는 단계, 그리고 상기 최대값의 위치에 대응하는 칩의 위치와 상기 제 1 프리앰블 단위 블록과 제 2 프리앰블 단위 블록의 길이를 참조하여 상기 프레임의 시작 칩의 위치를 결정하는 단계를 포함한다.

상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 인체 통신을 위한 송신 장치는, 동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 변환 코드와 p 칩의 제 1 PRBS 부호를 사용하여 n 칩의 제 1 프리앰블 단위 블록을 생성하고, 상기 주파수 변환 코드와 p 칩의 제 2 PRBS 부호를 사용하여 n 칩의 제 2 프리앰블 단위 블록을 생성하고, 복수의 상기 제 1 프리앰블 단위 블록 및 상기 제 2 프리앰블 단위 블록을 배열하여 프리앰블을 구성하는 프리앰블 생성기, 데이터를 입력받아 상기 주파수 변환 코드로 확산 처리하여 전송 데이터로 생성하는 데이터 생성기, 그리고 상기 프리앰블과 상기 전송 데이터를 결합하여 송신 신호로 출력하는 다중화기를 포함한다.

본 발명의 실시 예에 따른 인체 통신 시스템의 송수신 장치 및 프리앰블 처리 방법에 따르면, 3dB 대역폭 기준에서 송수신 신호의 최대 주파수 효율(1 bps/Hz)의 달성이 가능하다. 그리고 본 발명의 실시 예에 따른 프리앰블 구조 및 동기 검출 알고리즘을 통해 프리앰블에 대한 적합한 검출 성능을 제공할 수 있다.

더불어, 본 발명의 실시 예에 따른 인체 통신을 위한 데이터 송수신 방법을 사용하여 구현 복잡도를 최소화하고 신호 검출 성능의 획기적 개선이 가능하다.

도 1은 본 발명의 실시 예에 따른 인체 통신 시스템을 보여주는 블록도이다.
도 2는 본 발명의 송신 장치의 기능을 간략히 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 프리앰블의 구조를 간략히 보여주는 도면이다.
도 4는 도 3에 도시된 PRBS 부호의 확산에 따른 효과를 간략히 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 프리앰블 단위 블록의 생성 방법을 간략히 보여주는 순서도이다.
도 6a 및 도 6b는 각각 상술한 방식들에 의해서 생성된 송신 프리앰블의 형태를 예시적으로 보여주는 도면들이다.
도 7은 본 발명의 실시 예에 따른 프리앰블을 갖는 수신 데이터를 수신하는 수신부를 보여주는 블록도이다.
도 8은 도 7의 프레임 동기 검출부(310)에서 수행되는 프레임 동기 방법을 간략히 보여주는 순서도이다.
도 9는 본 발명의 프레임 동기 방법을 간략히 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 실시 예에 따른 프리앰블 신호의 자기 상관값을 간략히 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 프리앰블 단위 블록(A 셀)이 3번 반복되고 프리앰블 단위 블록(B 셀)이 이어지는 구조의 프리앰블에서 프레임 동기를 검출하는 방법을 보여주는 순서도이다.
도 12 및 도 13은 각각 프리앰블에 대한 상관값 계산 결과를 이용한 코어스 프레임 동기와 파인 프레임 동기 방법을 예시적인 경우에 따라 설명한 도면이다.
도 14는 A 셀과 B 셀의 길이가 다른 구조의 프리앰블에서의 프레임 동기를 검출하는 방법을 보여주는 순서도이다.
도 15는 길이가 다른 프리앰블 단위 블록들을 갖는 프리앰블에 대한 상관값 계산 결과를 이용한 코어스 프레임 동기와 파인 프레임 동기 방법을 설명한 도면이다.
도 16은 본 발명의 서로 다른 단위 블록(A 셀, B 셀)을 사용하는 프리앰블의 채널 상에서의 왜곡을 보여주는 도면이다.
도 17a 및 도 17b는 본 발명에 따른 송신 프리앰블 및 수신 프리앰블의 특징을 보여주는 도면들이다.
도 18은 본 발명의 데이터 송신장치의 예를 간략히 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 전송 마스크를 만족하기 위한 필터를 적용했을 경우, 협대역 디지털 전송(NBDT) 방식의 신호에 대한 전력 스펙트럼 밀도(PSD)를 보여주는 도면이다.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.

이하, 본 발명에 따른 바람직한 실시 예를 따를 때, 제안하는 발명의 효과와 기존의 방법보다 진보된 사항들에 대한 명확한 설명을 위해, 송수신기에 사용하는 동작 클록 주파수는 IEEE 802.15.6: wireless body area networks(WBAN)에서 국제 표준화된 인체 통신의 물리 계층 구조와 요구사항을 따라 42 MHz를 사용하는 것으로 가정한다. 도 1은 본 발명의 실시 예에 따른 인체 통신 시스템을 보여주는 블록도이다. 도 1을 참조하면, 인체 통신 시스템은 송신 장치(100), 인체(200), 그리고 수신 장치(300)를 포함할 수 있다.

송신 장치(100)는 인체(200)의 일 부분에 연결되어 외부로부터 전달된 데이터를 변조하여 인체(200)로 송신한다. 인체(200)는 송신 장치(100)로부터 전달된 신호를 수신 장치(300)로 전달하기 위한 채널로 작용한다. 수신 장치(300)는 인체(200)로부터 전달된 신호를 수신하고 데이터를 복원한다. 복원된 데이터는 외부로 전달될 수 있다.

송신 장치(100)는 본 발명의 실시 예에 따른 구조의 프리앰블(Preamble)을 생성할 수 있다. 그리고 수신 장치(300)는 송신 장치(100)에서 전송된 프레임으로부터 본 발명의 실시 예에 따른 동기 검출 방법을 통해 프레임의 시작 위치에 대한 적합한 검출 성능을 제공할 수 있다.

도 2는 본 발명의 송신 장치의 기능을 간략히 보여주는 블록도이다. 도 2를 참조하면, 송신 장치(100)는 프리앰블 생성기(110), 데이터 생성기(120), 그리고 다중화기(130)를 포함할 수 있다.

프리앰블 생성기(110)는 n개의 칩(Chip)으로 구성된 프리앰블 단위 블록 부호가 k번 반복되도록 프리앰블을 생성한다. 프리앰블의 단위 블록 부호는 p개(p는 2^m)의 칩으로 구성된 의사 랜덤 바이너리 시퀀스(Pseudo Random Binary Sequence: 이하, PRBS) 부호를 사용한다. 여기서, 프리앰블의 단위 블록 부호를 생성하기 위한 소스로 의사 랜덤 바이너리 시퀀스(PRBS) 부호의 종류로는 M-sequence, 골드 부호(Gold code), 왈쉬 부호(Walsh code) 등과 같이 다른 부호와의 상관성이 낮은 부호를 사용할 수 있다.

이때 첫 번째부터 k-1번째 프리앰블의 단위 블록 부호는 동일한 PRBS 부호를 사용하고, k번째 프리앰블의 단위 블록은 앞의 프리앰블 단위 블록에서 사용한 PRBS 부호와는 다른 PRBS 부호를 사용한다. 또한, k번째 프리앰블 단위 블록은 이전의 프리앰블 단위 블록들과 다른 길이로 구성될 수 있다. 여기서, 첫 번째부터 k-1번째 프리앰블의 단위 블록 부호를 A 셀, k번째 프리앰블 단위 블록 부호를 B 셀이라고 칭하기로 한다. 예를 들어 p가 64일 때, A 셀은 128-칩 PRBS 부호의 1~64번째 부호를 사용하고, B 셀은 128-칩 PRBS 부호의 65~128번째 부호를 사용할 수 있을 것이다.

또한 첫 번째부터 k-1번째 프리앰블 단위 블록의 길이와 k번째의 프리앰블 단위 블록의 길이는 다를 수 있다. 예를 들어 첫 번째부터 k-1번째 프리앰블은 64칩의 PRBS 부호를 사용하여 p가 64이고 k번째 프리앰블은 128칩 PRBS 부호를 사용하여 p가 128로 생성될 수 있다. 여기서 서로 다른 길이를 갖는 제 1 및 제 2 PRBS 부호는 서로 직교성을 갖도록 생성한다. 예를 들어 제 1 및 제 2 PRBS 부호를 생성하기 위한 생성 다항식(Generator polynomial)은 서로 달라야 한다. 따라서, 8칩 FSC를 사용하여 제 1 및 제 2 PRBS 부호 각각을 확산하면 첫 번째부터 k-1번째 프리앰블 단위 블록의 길이는 512가 되고 k번째 프리앰블 단위 블록의 길이는 1024가 된다.

이후, n/p개의 주파수 변환 코드(Frequency Shift Code: 이하, FSC)를 사용하여 스프레딩한 출력 신호를 프리앰블의 단위 블록 부호로 사용한다. 예를 들어 8칩으로 구성된 주파수 변환 코드(FSC)는 [01010101]이다. 이때 프리앰블의 대역폭은 '동작 클록 주파수(Operating Clock Frequency)…p/n'으로 정해질 수 있다. 프리앰블 생성기(110)의 특징은 후술하는 도 3에서 보다 상세히 설명될 것이다.

데이터 생성기(120)는 외부에서 제공되는 데이터에 대한 변조를 수행할 수 있다. 예를 들면, 데이터 생성기(120)는 외부로부터 전달된 데이터에 대해 채널 부호화를 수행할 수도 있을 것이다. 데이터 생성기(120)는 오류 정정을 위한 패리티 비트(Parity bit)들을 데이터에 추가하는 블록 부호화를 수행할 수도 있다. 데이터 생성기(120)는 전달된 데이터 및 이전에 전달된 데이터의 값에 따라 송신할 데이터를 결정하는 길쌈 부호화를 수행할 수 있다. 데이터 생성기(120)는 블록 부호화된 데이터를 대역 확산 방식으로 변조할 수도 있음은 잘 이해될 것이다.

다중화기(130)는 프리앰블 생성기(110)로부터 제공된 프리앰블과, 데이터 생성기(120)로부터 출력되는 변조된 데이터를 사용하여 프레임이나 패킷과 같은 디지털 전송 신호를 구성할 수 있다. 다중화기(130)는 프리앰블(140)과 데이터(150)가 조합된 디지털 전송 신호를 인체(200, 도 1 참조)에 전달한다.

도 3은 본 발명의 실시 예에 따른 프리앰블의 구조를 간략히 보여주는 도면이다. 도 3을 참조하면, 본 발명의 프리앰블(140)은 동작 클록 주파수와 전송 속도에 따라 길이가 조정되는 PRBS 부호 및 주파수 변환 코드(FSC)를 사용하여 생성된 복수의 단위 블록 부호들을 포함하도록 구성된다. 하나의 프리앰블 단위 블록(117)은 n개의 칩(Chip)으로 구성될 수 있다. 도시된 바와 같이 p개 칩의 PRBS 부호(112)는 n/p 칩의 주파수 변환 코드(FSC, 114)에 의해서 확산된다. p개 칩의 PRBS 부호(112)의 확산을 위해서 스프레더(116)는 n/p 칩의 주파수 변환 코드(FSC, 114)와 배타적 논리합(XOR) 연산을 수행하도록 구성될 수 있다. p개 칩의 PRBS 부호(112)가 n/p 칩의 주파수 변환 코드(FSC, 114)에 의해서 확산되면, 프리앰블 단위 블록 부호(117)로 생성될 것이다. 여기서, p개 칩의 PRBS 부호(112)는 골드 부호(Gold code), 왈쉬 부호(Walsh code), M-sequence 등과 같은 해당 다른 부호와의 상관성이 적은 부호로 대체될 수 있음은 잘 이해될 것이다.

확산 동작을 예시적으로 설명하면, 다음과 같다. [101] 정보 비트를 8 칩 주파수 변환 코드(FSC) [01010101]로 스프레더(116)에서 확산 처리를 수행하면, [10101010, 01010101, 10101010]의 확산된 출력 신호가 생성될 수 있다. 확산된 출력 신호는 정보 비트 [101]의 각 비트들과, 주파수 변환 코드(FSC) [01010101]의 배타적 논리합(XOR) 연산에 의해서 생성된다. 이때 프리앰블의 대역폭은 '동작 클록 주파수(Operating clock frequency)… p/n'으로 정해질 수 있다. 도 4는 도 3에 도시된 PRBS 부호의 확산에 따른 효과를 간략히 보여주는 도면이다. 도 4를 참조하면, 스프레더(116)에 의해서 확산되기 이전의 PRBS(112) 부호의 자기 상관(Autocorrelation)값은 하나의 피크(P)로 나타나는 상관 함수(112')로 나타낼 수 있다. 물론, 하나의 주기에서 PRBS(112) 부호의 자기 상관(Autocorrelation)값을 나타낸 것이라 하나의 피크가 나타나지만, 복수의 주기에서는 복수의 피크로 나타날 것이다.

하지만, 주파수 변환 코드(FSC) [01010101]에 의해서 PRBS(112) 부호가 확산된 프리앰블 단위 블록(117)의 경우, 하나의 주기에서도 복수의 피크들이 나타난다. 프리앰블 단위 블록(117)의 자기 상관 연산에서, 정확히 매칭되는 위치에서는 가장 높은 상관값을 나타내는 피크(P0)가 관찰될 것이다. 그리고 주변에는 상대적으로 낮은 상관값을 갖는 피크들(P1, P2, P3, P4)이 관찰될 것이다. 이러한 확산에 따른 피크들의 수의 증가는 주파수 변환(FSC)와의 연산에 의해서 파생되는 효과이다.

도 5는 본 발명의 실시 예에 따른 프리앰블 단위 블록의 생성 방법을 간략히 보여주는 순서도이다. 도 3 내지 도 5를 참조하면, 본 발명의 실시 예에 따른 송신 프리앰블은 동작 클록 주파수와 전송 속도에 따라 길이가 조정되는 주파수 변환 코드(FSC)와 PRBS 부호를 사용하여 생성된다. 주파수 변환 코드(FSC)와 PRBS 부호를 사용하여 프리앰블 단위 블록 부호를 생성하고, 생성된 프리앰블 단위 블록을 복수회 배열하면 본 발명의 송신 프리앰블이 생성될 수 있다.

S110 단계에서, 동작 클록 주파수와 전송 속도에 따라 길이가 조정되는 주파수 변환 코드(FSC)와 p 칩의 제 1 PRBS 부호를 사용하여 A 셀이 생성될 수 있다. A 셀은 제 1 프리앰블 단위 블록으로 칭하기로 한다. 여기서, A 셀이 n 칩인 경우에 주파수 변환 코드(FSC)는 n/p 칩으로 구성될 것이다.

S120 단계에서, 동작 클록 주파수와 전송 속도에 따라 길이가 조정되는 주파수 변환 코드(FSC)와 p' 칩의 제 2 PRBS 부호를 사용하여 B 셀이 생성될 수 있다. B 셀은 제 2 프리앰블 단위 블록으로 칭하기로 한다. 여기서, B 셀이 n 칩인 경우에 주파수 변환 코드(FSC)는 n/p' 칩으로 구성될 것이다. 그리고 제 2 PRBS 부호는 제 1 PRBS 부호와는 다른 코드열을 갖는다. 여기서, 제 2 PRBS 부호의 길이(p')은 제 1 PRBS 부호의 길이(p)와 같거나 클 수 있다. 예를 들면, p가 64 칩이라 가정하면, 제 1 PRBS 부호는 128 칩의 PRBS 부호의 1~64번째 부호에 대응하고, 제 2 PRBS 부호는 128 칩 PRBS 부호의 65~128번째 부호에 대응할 수 있다. 또는, 제 1 PRBS 부호의 길이(p)가 64 칩이라고 가정하고, 제 2 PRBS 부호의 길이(p')가 128칩이라고 가정할 수 있을 것이다. 여기서, 서로 다른 길이를 갖는 제 1 PRBS 부호와 제 2 PRBS 부호는 서로 직교성을 갖도록 생성한다. 예를 들어, 제 1 PRBS 부호와 제 2 PRBS 부호는 각각 서로 다른 생성 다항식(Generator polynomial)에 의해서 생성되어야 할 것이다.

S130 단계에서, A 셀에 대응하는 제 1 프리앰블 단위 블록을 복수 회(예를 들면, k-1회) 반복적으로 배열한다. 그리고 B 셀에 대응하는 제 2 프리앰블 단위 블록을 마지막에 추가하면, 송신 프리앰블이 구성될 것이다. 따라서, 송신 프리앰블은 n칩의 프리앰블 단위 블록들이 k개 배열되는 것으로 간주할 수 있다.

상술한 절차에 의해서 생성된 송신 프리앰블은 데이터를 통해서 형성된 프레임에 삽입되어 전송될 수 있다.

도 6a 및 도 6b는 각각 상술한 방식들에 의해서 생성된 송신 프리앰블의 형태를 예시적으로 보여주는 도면들이다.

도 6a를 참조하면, 프리앰블(140)은 동일한 길이를 갖는 제 1 PRBS 부호와 제 2 PRBS 부호를 사용하여 생성되는 프리앰블 단위 블록들(A 셀, B 셀)로 구성된다. 각각 n개의 칩(Chip)으로 구성되는 제 1 내지 제 k-1 프리앰블 단위 블록 부호들(141, 142, …, 143)은 제 1 PRBS 부호의 확산에 의해서 생성될 것이다. n개의 칩(Chip)으로 구성되는 제 k 프리앰블 단위 블록 부호(144)은 제 2 PRBS 부호의 확산에 의해서 생성될 수 있다. 즉, 프리앰블(140)은 프리앰블 단위 블록들(141, 142, …, 143, 144)에 의해서 'n×k'개의 칩으로 구성될 수 있을 것이다.

여기서, 제 1 PRBS 부호와 제 2 PRBS 부호는 서로 다른 생성 다항식으로 생성되어야 한다. 첫 번째부터 k-1 번째까지의 프리앰블 단위 블록들(141, 142, …, 143)은 동일한 제 1 PRBS 부호를 사용할 것이다. 그리고 k 번째 프리앰블 단위 블록(144)은 k-1 번째까지의 프리앰블 단위 블록들(141, 142, …, 143)에서 사용한 제 1 PRBS 부호와 다른 제 2 PRBS 부호를 사용한다. 예를 들면, p가 64라 가정하면, A 셀은 128 칩 PRBS 부호의 1~64번째 부호를 사용하고, B 셀은 128 칩 PRBS 부호의 65~128번째 부호를 사용하여 생성될 수 있다. 이러한 64칩 PRBS 부호들을 n/p 칩의 주파수 변환 코드(FSC)를 사용하여 확산하여 프리앰블 단위 블록들(141, 142, …, 143, 144)이 생성될 수 있다.

도 6b를 참조하면, 프리앰블(140')은 서로 다른 길이를 갖는 제 1 PRBS 부호와 제 2 PRBS 부호를 사용하여 생성되는 프리앰블 단위 블록들(A 셀, B 셀)로 구성된다. 첫 번째부터 k-2번째 프리앰블 단위 블록(A 셀)의 길이와 k-1번째의 프리앰블 단위 블록(B 셀)의 길이는 다를 수 있다. 예를 들어, 첫 번째부터 k-2번째까지의 프리앰블들은 64칩의 PRBS 부호를 사용하여 p가 64이고, k-1번째 프리앰블은 128칩 PRBS 부호를 사용하여 p가 128로 생성될 수 있다. 여기서, 서로 다른 길이를 갖는 제 1 및 제 2 PRBS 부호는 서로 직교성을 갖도록 생성한다. 예를 들어, 제 1 및 제 2 PRBS 부호를 생성하기 위한 생성 다항식(Generator polynomial)은 서로 달라야 한다. 따라서, 8칩 FSC를 사용하여 제 1 및 제 2 PRBS 부호 각각을 확산하면, 첫 번째부터 k-2번째 프리앰블 단위 블록의 길이는 512가 되고 k-1번째 프리앰블 단위 블록의 길이는 1024가 된다. 여기서, 프리앰블 단위 블록(B 셀)의 길이가 프리앰블 단위 블록(A 셀)의 2배인 경우를 예로 들어 본 발명의 프리앰블(140')의 구성 방법이 설명되었으나, 본 발명은 여기에 국한되지 않는다. 예를 들면, 프리앰블 단위 블록(B 셀)의 길이와 프리앰블 단위 블록(A 셀)의 길이가 다른 모든 경우가 본 발명의 특징에 포함될 수 있음은 잘 이해될 것이다.

도 7은 본 발명의 실시 예에 따른 프리앰블을 갖는 수신 데이터를 수신하는 수신부를 보여주는 블록도이다. 도 7을 참조하면, 수신부(300)는 본 발명의 서로 다른 프리앰블 단위 블록들(A 셀, B 셀)로 구성된 프리앰블을 수신하는 프레임 동기 검출부(310)와 데이터 복조부(320)를 포함한다. 더불어, 본 발명에서는 수신 데이터는 수신 신호를 0과 1의 바이너리 값으로 경판정(hard-decision)한 신호라고 가정한다.

프레임 동기 검출부(310)는 수신 데이터의 스트림에 대해 프리앰블을 이용하여 데이터 시작 구간을 검출할 것이다. 특히, 본 발명의 프레임 동기 검출부(310)는 송신 필터 및 수신 필터의 영향을 고려한 프리앰블 단위 블록(A 셀, B 셀)을 사용한다. 본 발명의 송신부(100)에서는 전송되는 프리앰블은 송신 필터와 수신부(300)에 포함되는 수신 필터에 의해서 실질적으로 왜곡을 포함할 것이다. 서로 다른 생성 다항식에 의해서 생성된 제 1 PRBS 부호와 제 2 PRBS 부호가 확산된 프리앰블 단위 블록(A 셀, B 셀)은 통신 시스템의 규정된 송신 필터와 수신 필터에 대해 일관된 왜곡 특성을 가지게 될 것이다. 따라서, 도 6a 및 도 6b에서 예시적으로 도시된 프리앰블 단위 블록(A 셀, B 셀)들에 대한 송신 필터 및 수신 필터의 왜곡을 적용한 값으로 제공된다. 즉, 프레임 동기 검출부(310)에서 상관 연산을 위해 제공되는 프리앰블 단위 블록(A 셀, B 셀)들은 송신부(100)에서 생성된 프리앰블 단위 블록(A 셀, B 셀)과는 다를 수 있다.

데이터 복조부(320)는 프레임 동기 검출부(310)에서 검출된 프레임 시작 구간부터 시작하여 데이터를 복조한다.

도 8은 도 7의 프레임 동기 검출부(310)에서 수행되는 프레임 동기 방법을 간략히 보여주는 순서도이다. 도 8을 참조하여, 송신 필터와 수신 필터의 신호 왜곡을 고려한 본 발명의 프레임 동기 방법이 설명될 것이다.

S210 단계에서, 프레임 동기 검출부(310)는 스트림으로 제공되는 수신 데이터를 수신할 것이다. 송신 데이터는 송신부(100)에서 송신 필터에 의해서 처리될 것이다. 그리고 데이터가 수신되면, 수신부(300)에서 수신 필터에 의해서 필터링한다. 따라서, 수신 데이터에는 송신 필터와 수신 필터에서 발생하는 왜곡이 포함될 것이다.

S220 단계에서, 수신 데이터 열과 프리앰블 단위 블록인 A 셀에 의한 코어스 프레임 동기가 수행된다. 여기서, A 셀은 상술한 송신 필터와 수신 필터의 왜곡 특성이 적용된 프리앰블 단위 블록이다. A 셀을 사용하여 상관값을 계산하고, 상관값이 이미 정의된 임계치를 초과하는지 검출될 것이다. 여기서, 프리앰블에서 A 셀은 적어도 2개 이상 존재할 것이다. 따라서, 복수의 A 셀들을 사용하여 프리앰블이 수신되었는지와 프리앰블의 개략적 위치가 검출될 수 있다.

S230 단계에서, 프레임 동기 검출부(310)는 S220 단계에서의 결과를 참조하여 프리앰블의 정확한 시작 위치를 검출한다. 즉, 수신 데이터 열과 B 셀의 상관값 계산을 통하여 가장 높은 상관값이 위치하는 칩의 위치를 검출할 것이다. 예를 들면, B 셀의 상관값들 중에서 최대우도(Maximum Likelihood: ML) 기법에 따라 정확한 피크의 위치를 검출하는 파인 프레임 동기 동작이 수행될 것이다. 프레임 동기 검출부(310)는 검출된 칩의 위치를 기준으로 B 셀과 A 셀의 수에 대응하는 칩들의 수를 뺀 값을 프리앰블의 시작 위치로 결정할 것이다.

도 9는 본 발명의 프레임 동기 방법을 간략히 보여주는 도면이다. 도 9를 참조하면, 동일한 길이를 갖는 3개의 A 셀들(311, 312, 313)과 1개의 B 셀(314)로 구성된 프리앰블에 대한 본 발명의 프레임 동기 동기 방법이 설명될 것이다. 여기서, 각각의 상관값 피크들에는 잡음이 존재하지 않는 것으로 가정할 것이다.

먼저, 프리앰블이 수신되면 프레임 동기 검출부(310, 도 7 참조)는 왜곡이 적용된 프리앰블 단위 블록들 중 A 셀(316)을 사용하여 수신 프리앰블과 상관값을 계산할 것이다. 예를 들면, 칩의 위치 k에서부터 A 셀(316)을 사용한 상관값 계산이 수행된다고 가정하자. 그러면, 수신 프리앰블(311)과 A 셀(316)이 중첩되는 칩 위치(m)에서 가장 큰 피크값이 검출될 것이다. 하지만, A 셀(316)에 의한 코어스 프레임 동기에서는 정확한 칩의 위치를 검출하기 위한 것이 아니라, 프리앰블의 수신 여부가 검출된다. 따라서, A 셀(316)에 의한 코어스 프레임 동기에서 셀들의 경계 부근에서 상관값이 임계치(Q)를 초과하는 횟수가 기준 횟수를 초과하면 프리앰블이 수신된 것으로 판단할 것이다. 즉, A 셀(316)과 프리앰블의 상관값 연산의 결과, 상관값의 레벨이 칩 위치들(m, m+n, m+2n) 부근에서 최소 2회 이상 임계치(Q)보다 큰값으로 검출되면, 프리앰블이 수신 된것으로 간주한다.

이어서, 프레임 동기 검출부(310)는 칩 위치(m+3n) 주변에서의 B 셀(317)을 사용한 상관값 계산이 수행될 것이다. 프레임 동기 검출부(310)는 칩 위치(m+3n) 주변에서의 상관값들 중에서 가장 큰 상관값을 검출할 것이다. 최대우도(Maximum Likelihood: ML) 기법에 따라 가장 큰 상관값이 결정되면, 가장 큰 상관값이 검출된 칩 위치(m+3n)에서 4개의 프리앰블 단위 블록들의 칩들 수(4n)만큼 뺀 위치를 프리앰블의 시작 위치로 결정될 수 있다.

도 10은 본 발명의 실시 예에 따른 실시 예에 따른 프리앰블 신호의 자기 상관값을 간략히 보여주는 도면이다. 도 10을 참조하면, 42 MHz의 동작 클록 주파수와 전송 마스크를 만족할 수 있도록 설정한 n=512, p=64, k=8 조건에서 프리앰블 신호의 자기 상관값이 도시되어 있다.

먼저, 프리앰블 신호의 자기 상관 값의 특성은 아래 수학식 1로 표현될 수 있다.

여기서, k는 k 번째 칩의 위치를, h는 프리앰블 앞과 뒤에 임의의 바이폴라(bipolar) 바이너리 신호를 삽입하여 생성한 모델링 신호이다. 즉, 바이너리 값이 '1'이면 '+1'로, 바이너리 값이 '0'이면 '-1'로 맵핑된 값이다. 수신 프리앰블의 딜레이 값이 '10500'로 주어졌을 때, 정확히 두 개의 프리앰블의 시작 위치가 일치하도록 하고, q는 프리앰블 단위 블록 부호를 나타낸다. 여기서, q도 바이폴라 바이너리 신호로 맵핑된 값이다. 즉, 바이너리 값이 '1'이면 '+1'로, 바이너리 값이 '0'이면 '-1'로 맵핑된 값이다.

자기 상관값을 나타내는 그래프(400)는 각각 A 셀과 B 셀을 q에 대응하는 프리앰블 단위 블록 부호로 하여 계산한 값을 나타낸다. 도시되었듯이, 각 프리앰블 단위 블록 부호가 겹쳐져서 시작 칩의 위치가 같아질 때, A 셀을 q에 해당하는 프리앰블 단위 블록 부호로 하여 계산한 값에 의해 칩의 위치가 각각 10501(인덱스 1.05), 11013(인덱스 1.1), 11525(인덱스 1.5)인 3 곳에서 상관값 피크(Peak)들이 발생한다. B 셀을 q에 대응하는 프리앰블 단위 블록 부호로 하여 계산한 값에 의해 칩의 위치가 12037(인덱스 1.2)인 1곳에서 상관값의 피크(peak)가 발생하는 것을 보여준다.

칩의 위치 인덱스가 10501인 지점의 자기 상관값의 구체적인 형태는 식별번호(410)로 도시되어 있다. 이때, A 셀을 프리앰블 단위 블록 부호로 하여 계산한 상관값은 곡선(412)의 형태로 확대될 수 있다. 반면, B 셀을 프리앰블 단위 블록 부호로 하여 계산한 상관값은 곡선(414)의 형태로 상대적으로 적은 크기로 나타날 수 있다.

칩의 위치 인덱스가 12037인 지점의 자기 상관값의 구체적인 형태는 식별번호(420)로 확대하여 도시되어 있다. 이때, B 셀을 프리앰블 단위 블록 부호로 하여 계산한 상관값은 곡선(422)의 형태로 확대될 수 있다. 반면, A 셀을 프리앰블 단위 블록 부호로 하여 계산한 상관값은 곡선(424)의 형태로 상대적으로 적은 크기로 나타남을 알 수 있다.

도 11은 본 발명의 실시 예에 따른 프리앰블 단위 블록(A 셀)이 3번 반복되고 프리앰블 단위 블록(B 셀)이 이어지는 구조의 프리앰블에서 프레임 동기를 검출하는 방법을 보여주는 순서도이다. 도 11을 참조하면, 본 발명의 프리앰블 구조에서 효과적으로 프리앰블을 검출하는 방법을 보여주는 순서도이다.

S310 단계에서 수신 장치(300)는 송수신 필터의 왜곡을 적용한 A 셀을 사용하여 수신된 신호와 상관값을 계산할 것이다. 이때, 상관값을 계산하기 위한 매트릭(Metric)은 아래 수학식 2로 나타낼 수 있다.

여기서, k는 k 번째 칩 위치, q는 프리앰블 단위 블록 부호를 나타낸다. 그리고 d는 경판정(Hard decision)에 의해서 검출된 수신 신호(수신 칩 신호)의 각 칩들에 대한 바이너리 값을 나타낸다. 여기서, d와 q는 바이폴라(bipolar) 바이너리 신호로 논리 '1'은 '+1'로, 논리 '0'은 -1로 맵핑한 값이다. 그리고 칩 위치(r)는 왜곡이 적용된 A 셀을 사용하여 상관값을 계산하기 시작한 칩의 위치를 나타낸다.

S315 단계에서, 칩 위치(k)가 칩 위치(i)로 마킹된다. 칩 위치(i)에서의 A 셀에 의한 상관값을 나타내는 매트릭(Metric)의 값은 칩 위치(k)에서의 매트릭과 동일한 값이다. 이러한 S315 단계의 부가는 칩 위치(k)에서 상관값이 임계치(Q)를 상회하는 경우에 관리의 편의를 위해서 정의되는 단계일 뿐, 특별한 의미가 있는 것은 아니다.

S320 단계에서, 계산된 i 번째 칩에서의 매트릭(Metric)의 크기가 미리 결정된 임계치 (Q)보다 큰지가 검출된다. 만일, i 번째 칩에서의 매트릭의 크기가 미리 결정된 임계치(Q)보다 크지 않다면(아니오), 절차는 칩 하나만큼 이동된 위치에서 매트릭을 계산하기 위하여 S325 단계로 이동한다. 반면, i 번째 칩에서의 매트릭의 크기가 미리 결정된 임계치(Q)보다 큰 경우(예), 프레임 동기 검출부(310)는 첫 번째 또는 두 번째 A 셀을 검출하였다고 가정하고 절차는 하나의 프리앰블 단위 블록만큼 이동된 위치에서 매트릭(Metric)을 계산하기 위하여 S330 단계로 이동한다.

S325 단계에서, 수신된 신호 상에서 k+1 번째 칩 위치로 A 셀이 이동될 것이다. 그리고 S310 단계에서 상관값에 대응하는 매트릭(Metric)이 계산될 것이다.

S330 단계에서, 매트릭을 계산하기 위한 셀의 위치가 프리앰블 단위 블록의 길이(n 칩)만큼 이동한다. 즉, 최초로 임계치(Q)를 초과하는 칩의 위치(i)에서 하나의 프리앰블 단위 블록(n 칩)만큼 증가된 칩 위치(i+n)로 이동한다. 이때의 칩 위치를 'x'로 나타내기로 한다.

S335 단계에서, A 셀이 하나의 프리앰블 단위 블록(n 칩)만큼 증가된 칩 위치(x=i+n)에서 매트릭 Metric(x)가 계산된다. 즉, 칩 위치(x)에서 A 셀을 사용하여 상관값이 계산된다. S340 단계에서, 상관값에 대응하는 매트릭 Metric(x)가 임계치(Q)를 초과하는지 검출된다. 만일, 매트릭 Metric(x)의 크기가 임계치(Q)보다 큰 경우(예 방향), 절차는 S370 단계로 이동한다. 하지만, 계산된 매트릭 Metric(x)의 크기가 임계치(Q)보다 크지 않은 경우, 절차는 S345 단계로 이동한다.

S345 단계, S347 단계, S335 단계, 그리고 S340 단계의 루프는 칩 위치(x=i+n) 부근에서 상관값이 임계치(Q)를 초과하는 것들이 존재하는지 검출하기 위한 동작이다. S345 단계에서, 칩 위치(x)가 미리 결정된 구간(i+n+2j, j는 상관값 피크 수에 의존, 즉, FSC 길이에 따라 달라짐)을 초과하는지 검출된다. 만일, 칩 위치(x)가 미리 결정된 구간(i+n+2j)을 초과하지 않은 것으로 판단되면(예 방향), 절차는 S347 단계, S335 단계, 그리고 S340 단계로 이어지는 동작 루프를 계속할 것이다. 하지만, 칩 위치(x)가 미리 결정된 구간(i+n+2j)을 초과한 것으로 판단되면(아니오 방향), 절차는 S350 단계로 이동한다.

S350 단계에서, 칩 위치(x)의 주변에서 상관값이 임계치(Q)를 초과하지 못하는 것으로 판단되었기 때문에, 프리앰블 단위 블록의 길이(n)만큼 이동한 추가적으로 이동한다. 즉, A 셀에 의한 추가적인 상관값 계산을 위해 프리앰블에서 세 번째 A 셀에 대응하는 칩 위치(i+2n)로 이동할 것이다.

S355 단계, S360 단계, S365 단계, 그리고 S367 단계의 루프는 연속된 A 셀들 중에서 세 번째 A 셀이 존재하는 것으로 예측되는 칩 위치(x=i+2n) 부근에서 상관값이 임계치(Q)를 초과하는 것들이 존재하는지 검출하기 위한 동작이다. S355 단계에서, A 셀을 사용하여 칩 위치(x=i+2n)에서 매트릭 Metric(x)가 계산된다. S360 단계에서, 매트릭 Metric(x)가 임계치(Q)를 초과하는지 검출된다. 만일, 매트릭 Metric(x)의 크기가 임계치(Q)보다 큰 경우(예 방향), 절차는 S380 단계로 이동한다. 하지만, 계산된 매트릭 Metric(x)의 크기가 임계치(Q)보다 크지 않은 경우, 절차는 S365 단계로 이동한다.

S365 단계에서, 칩 위치(x)가 미리 결정된 구간(i+2n+2j, j는 상관값 피크 수에 의존, 즉, FSC 길이에 따라 달라짐)을 초과하는지 검출된다. 만일, 칩 위치(x)가 미리 결정된 구간(i+2n+2j)을 초과하지 않은 것으로 판단되면(예 방향), 절차는 S367 단계, S355 단계, 그리고 S360 단계로 이어지는 동작 루프를 계속할 것이다. 하지만, 칩 위치(x)가 미리 결정된 구간(i+2n+2j)을 초과한 것으로 판단되면(아니오 방향), 절차는 S369 단계로 이동한다. 칩 위치(x)가 미리 결정된 구간(i+2n+2j)을 초과한 것으로 판단되었다는 의미는, 최초 1회의 피크를 검출한 이후, 연속적으로 피크가 검출될 것으로 예상되는 칩 위치들(i+n, i+2n) 주변에서 피크의 검출을 실패한 경우를 의미한다. 따라서, S369 단계에서, 칩 위치(i+2n+2j+1)에서 최초 A 셀을 이용한 상관값을 계산하기 위한 동작(S310 단계)으로 복귀한다.

S370 단계 및 S380 단계는 3개의 A 셀들 중에서 적어도 2개의 칩 위치가 검출된 것으로 판단된 경우에 왜곡이 적용된 B 셀을 이용하여 정확한 프리앰블 위치를 검출하기 위한 파인 프레임 동기를 위한 동작이다. S370 단계에서, B 셀로 수신 신호와의 상관값에 대응하는 매트릭 Metric(y)이 계산될 것이다. 여기서, A 셀에 의해서 첫 번째와 두 번째 프리앰블 단위 블록이 검출된 경우에 해당하므로, 칩의 위치(y)는 x+2n-l(여기서, l은 0을 포함하는 양의 정수)번째 칩부터 x+2n+2j 번째 칩 사이에 해당한다. 그리고 칩의 위치(y)는 A 셀에 의해서 두 번째와 세 번째 프리앰블 단위 블록이 검출된 경우에 해당하므로, x+n-l번째 칩부터 x+n+2j 번째 칩 사이의 해당한다. S380 단계는, A 셀에 의해서 첫 번째와 세 번째 프리앰블 단위 블록이 검출된 경우에 해당하므로, B 셀에 의한 상관값을 계산하기 위한 칩 위치(y)는 x+n-l 번째 칩부터 x+n+2j 번째 칩 사이의 해당한다.

S390 단계에서, B 셀을 이용하여 계산한 상관값이 가장 큰 칩의 위치가 검출될 것이다. 예를 들면, B 셀의 상관값들 중에서 최대우도(Maximum Likelihood: ML) 기법에 따라 정확한 피크의 위치를 검출하는 파인 프레임 동기 동작이 수행될 것이다. 프레임 동기 검출부(310)는 검출된 칩의 위치를 기준으로 B 셀과 A 셀의 수에 대응하는 칩들의 수를 뺀 값을 프리앰블의 시작 위치로 결정할 것이다. 예를 들면, 가장 큰 상관값을 갖는 칩의 위치로부터 4개의 프리앰블 단위 블록의 사이즈(4n)만큼 뺀 칩의 위치를 프리앰블 시작 칩으로 결정할 수도 있을 것이다.

이상에서는 본 발명의 프리앰블 구조에서 프리앰블 시작 칩의 위치를 검출하는 방법이 설명되었다.

도 12 및 도 13은 각각 프리앰블에 대한 상관값 계산 결과를 이용한 코어스 프레임 동기와 파인 프레임 동기 방법을 예시적인 경우에 따라 설명한 도면이다.

도 12를 참조하면, 연속된 칩 위치들(i, i+n)에서의 A 셀에 의한 상관값이 연속적으로 임계치(Q)를 초과하는 것으로 검출된 경우를 보여준다. 이 경우, 프리앰블이 수신된 것으로 판단하고 정확한 프리앰블의 위치를 검출하기 위한 B 셀을 사용한 상관값 계산을 칩 위치(y=x+2n) 주변에 대해서 수행한다.

도 13을 참조하면, 칩 위치(i)에서 노이즈에 의해서 A 셀에 의한 상관값이 임계치(Q)를 초과하는 것으로 검출된 경우가 도시되어 있다. 만일, 칩 위치(i)에서 상관값이 임계치(Q)를 초과하는 것으로 검출되면, 칩 위치(i+n) 주변(2j 범위)에서 추가적으로 A 셀에 의한 상관값들이 계산될 것이다. 이때, 칩 위치(i+n) 주변(2j 범위)에서 상관값이 임계치(Q)를 초과하는 것으로 검출되면, 이동된 칩 위치(y=i+3n)에서 B 셀에 의한 상관값이 계산될 것이다. 하지만, 칩 위치(i+n) 주변(2j 범위)에서 상관값이 임계치(Q)를 초과하지 못하는 것으로 검출되면, 칩 위치(i+2n)의 주변(2j 범위)에서 추가적으로 A 셀에 의한 상관값 계산이 수행될 것이다. 만일, 이때에도 칩 위치(i+2n) 주변(2j 범위)에서 상관값이 임계치(Q)를 초과하지 못하는 것으로 검출되면, 프리앰블이 수신되지 않은 것으로 판단될 것이다.

도 14는 A 셀과 B 셀의 길이가 다른 구조의 프리앰블에서의 프레임 동기를 검출하는 방법을 보여주는 순서도이다. 예를 들면, n 칩 길이의 프리앰블 단위 블록(A 셀)이 2번 반복되고 2n 칩 길이의 프리앰블 단위 블록(B 셀)이 이어지는 프리앰블에서 프레임 동기를 검출하는 방법을 보여준다. 도 14를 참조하면, 본 발명의 프리앰블 구조에서 효과적으로 프리앰블을 검출하는 방법을 보여주는 순서도이다.

S410 단계에서, 프레임 동기 검출부(310)는 송수신 필터에 의한 왜곡이 적용된 A 셀을 사용하여 수신된 신호와 상관값을 계산할 것이다. 이때, 상관값을 계산하기 위한 매트릭(Metric)은 상술한 수학식 2에 따라 계산될 수 있을 것이다.

S415 단계에서, 칩 위치(k)가 칩 위치(i)로 마킹된다. 칩 위치(i)에서의 A 셀에 의한 상관값을 나타내는 매트릭(Metric)의 값은 칩 위치(k)에서의 매트릭과 동일한 값이다. 이러한 S415 단계의 부가는 칩 위치(k)에서 상관값이 임계치(Q)를 상회하는 경우에 관리의 편의를 위해서 정의되는 단계일 뿐, 특별한 의미가 있는 것은 아니다.

S420 단계에서, 계산된 i 번째 칩에서의 매트릭(Metric)의 크기가 미리 결정된 임계치 (Q)보다 큰지가 검출된다. 만일, i 번째 칩에서의 매트릭의 크기가 미리 결정된 임계치(Q)보다 크지 않다면(아니오), 절차는 칩 하나만큼 이동된 위치에서 매트릭을 계산하기 위하여 S425 단계로 이동한다. 반면, i 번째 칩에서의 매트릭의 크기가 미리 결정된 임계치(Q)보다 큰 경우(예), 프레임 동기 검출부(310)는 첫 번째 A 셀을 검출하였다고 가정하고 절차는 하나의 프리앰블 단위 블록만큼 이동된 위치에서 매트릭(Metric)을 계산하기 위하여 S430 단계로 이동한다.

S425 단계에서, 수신된 신호 상에서 k+1 번째 칩 위치로 상관값 계산을 위해 A 셀이 이동될 것이다. 그리고 S410 단계에서 상관값에 대응하는 매트릭(Metric)이 계산될 것이다.

S430 단계에서, 매트릭을 계산하기 위한 셀의 위치가 프리앰블 단위 블록의 길이(n 칩)만큼 이동한다. 즉, 최초로 임계치(Q)를 초과하는 칩의 위치(i)에서 하나의 프리앰블 단위 블록(n 칩)만큼 증가된 칩 위치(i+n)로 이동한다. 이때의 칩 위치를 'x'로 나타내기로 한다.

S435 단계에서, A 셀이 하나의 프리앰블 단위 블록(n 칩)만큼 증가된 칩 위치(x=i+n)에서 매트릭 Metric(x)가 계산된다. 즉, 칩 위치(x)에서 A 셀을 사용하여 상관값이 계산된다. S440 단계에서, 상관값에 대응하는 매트릭 Metric(x)가 임계치(Q)를 초과하는지 검출된다. 만일, 매트릭 Metric(x)의 크기가 임계치(Q)보다 큰 경우(예 방향), 절차는 S450 단계로 이동한다. 하지만, 계산된 매트릭 Metric(x)의 크기가 임계치(Q)보다 크지 않은 경우, 절차는 S445 단계로 이동한다.

S445 단계, S447 단계, S435 단계, 그리고 S440 단계의 루프는 칩 위치(x=i+n) 부근에서 상관값이 임계치(Q)를 초과하는 것들이 존재하는지 검출하기 위한 동작이다. S445 단계에서, 칩 위치(x)가 미리 결정된 구간(i+n+2j, j는 상관값 피크 수에 의존, 즉, FSC 길이에 따라 달라짐)을 초과하는지 검출된다. 만일, 칩 위치(x)가 미리 결정된 구간(i+n+2j)을 초과하지 않은 것으로 판단되면(예 방향), 절차는 S447 단계, S435 단계, 그리고 S440 단계로 이어지는 동작 루프를 계속할 것이다. 하지만, 칩 위치(x)가 미리 결정된 구간(i+n+2j)을 초과한 것으로 판단되면(아니오 방향), 절차는 프리앰블이 수신되지 않은 것으로 판단하고, S446 단계를 경유하여 S410 단계로 복귀한다.

S450 단계에서, 2개의 A 셀들의 칩 위치가 모두 검출된 것으로 판단된 경우에 왜곡이 적용된 B 셀을 이용하여 정확한 프리앰블 위치를 검출하기 위한 파인 프레임 동기를 위한 동작이다. 먼저, 길이가 다른 왜곡이 적용된 B 셀로 수신 신호와의 상관값에 대응하는 매트릭 Metric(y)이 계산될 것이다. 여기서, 칩의 위치(y)는 x+2n-l(여기서, l은 0을 포함하는 양의 정수)번째 칩부터 x+2n+2j 번째 칩 사이에 해당한다.

S455 단계에서, B 셀을 이용하여 계산한 상관값이 가장 큰 칩의 위치가 검출될 것이다. 예를 들면, B 셀의 상관값들 중에서 최대우도(Maximum Likelihood: ML) 기법에 따라 정확한 피크의 위치를 검출하는 파인 프레임 동기 동작이 수행될 것이다. 프레임 동기 검출부(310)는 검출된 칩의 위치를 기준으로 B 셀과 A 셀의 수에 대응하는 칩들의 수를 뺀 값을 프리앰블의 시작 위치로 결정할 것이다. 예를 들면, 가장 큰 상관값을 갖는 칩의 위치로부터 4개의 프리앰블 단위 블록(A 셀)의 사이즈(4n)만큼 뺀 칩의 위치를 프리앰블 시작 칩으로 결정할 수도 있을 것이다.

이상에서는 본 발명의 프리앰블 구조에서 프리앰블 시작 칩의 위치를 검출하는 방법이 설명되었다.

도 15는 길이가 다른 프리앰블 단위 블록들을 갖는 프리앰블에 대한 상관값 계산 결과를 이용한 코어스 프레임 동기와 파인 프레임 동기 방법을 설명한 도면이다. 도 15를 참조하면, 연속된 칩 위치들(i, i+n)에서의 A 셀에 의한 상관값이 연속적으로 임계치(Q)를 초과하는 것으로 검출된 경우를 보여준다. 이 경우, 프리앰블이 수신된 것으로 판단하고 정확한 프리앰블의 위치를 검출하기 위한 B 셀을 사용한 상관값 계산을 칩 위치(y=x+2n=i+3n) 주변에 대해서 수행한다. B 셀의 길이가 A 셀의 길이보다 크므로, B 셀에 의한 상관값의 크기도 상대적으로 크게 검출될 것이다.

도 16은 본 발명의 서로 다른 단위 블록(A 셀, B 셀)을 사용하는 프리앰블의 채널 상에서의 왜곡을 보여주는 도면이다. 즉, 송신부(100)의 송신 필터와 수신부(300)에 구비된 수신 필터에 의한 비트 스트림의 왜곡을 보여주는 도면이다. 본 발명의 송신부(100)에서는 앞서 설명한 바와 같이 주파수 변환 코드(FSC)에 의해서 송신 프레임의 프리앰블은 확산되어 전송된다. 이러한 구조는 후술하는 도18에서 상세히 설명될 것이다. 즉, 송신부(100)와 수신부(300)의 필터들은 데이터 필드의 전송 방식을 따라 송신 필터와 수신 필터를 구비하게 될 것이다. 따라서, 확산 처리된 프리앰블의 경우 데이터 필드에 맞추어 설계된 송신 필터 및 수신 필터에 의한 왜곡에 노출될 수밖에 없다.

즉, 필터를 사용하지 않는 경우에 프리앰블 송신 신호가 점선으로 나타낸 파형으로 전송 된다고 가정하기로 한다. 그러면, 최종적으로 송신 필터 및 수신 필터에 의해서 처리되어 수신되는 수신 프리앰블의 파형은 직선으로 표시된 파형으로 나타날 수 있다. 실질적으로 왜곡이 발생한 부분(610)에 의해서 수신된 비트 스트림은 송신 비트 스트림과는 다르게 검출될 수 있다. 그러나 상술한 송신 필터와 수신 필터는 시스템에서 결정된 파라미터로 정의될 수 있으며, 프리앰블의 단위 블록(A 셀, B 셀)에 대해서는 일관된 왜곡 특성을 제공할 것이다. 따라서, 실험이나 시뮬레이션을 통해서 단위 블록들(A 셀, B 셀)은 송신 필터와 수신 필터를 경유한 값으로 획득될 수 있다. 프레임 동기 검출부(310, 도 7 참조)에서 상관값을 계산하기 위해 제공되는 단위 블록(A 셀, B 셀)들은 송신 필터 및 수신 필터의 왜곡 특성을 적용한 이후에 획득된 값들이다. 따라서, 프레임 동기 검출부(310, 도 7 참조)에서 상관값을 계산하기 위해 제공되는 단위 블록(A 셀, B 셀)들은 송신부(100)에서 프리앰블을 생성할 때 사용된 단위 블록(A 셀, B 셀)들과는 다른 값을 가질 것이다.

도 17a 및 도 17b는 본 발명에 따른 송신 프리앰블 및 수신 프리앰블의 특징을 보여주는 도면들이다. 도 17a는 필터링되지 않은 송신 프리앰블과 필터링된 수신 프리앰블 간의 자기 상관값을 보여주는 그래프이다. 도 17b는 필터링된 수신 프리앰블과, 필터에 의한 왜곡을 포함하는 수신 프리앰블 간의 자기 상관값을 보여주는 그래프이다.

도 17a를 참조하면, 칩 인덱스(10500, 11000, 11500) 부근에서 검출되는 복수의 피크들은 왜곡을 고려하지 않은 단위 블록 A 셀과 송신 필터 및 수신 필터에 의해 왜곡된 수신 프리앰블 간의 상관값 계산에 따른 것이다. 그리고 칩 인덱스(12000) 부근에서 검출되는 피크는 왜곡을 고려하지 않은 단위 블록 B 셀과 수신 프리앰블 간의 상관값 계산에 따른 것이다.

왜곡이 적용되지 않은 단위 블록 A 셀과 왜곡된 수신 프리앰블간의 상관 계산시 칩 인덱스(10501) 주변에서의 상관값(650)은 세부적으로 나타낼 수 있다. 필터를 통과한 수신 프리앰블과, 필터에 의한 신호 왜곡 효과를 포함하지 않은 단위 블록 A 셀 간의 자기 상관값 분포를 보면, 칩 인덱스(10501)일 때, 가장 높은 상관값 피크(peak)가 발생하여야 한다. 여기서, 상관값(650)에서 비슷한 레벨의 첨두치들이 존재하고, 비대칭적인 특성을 나타냄을 알 수 있다. 따라서, 적절한 레벨의 임계치(Q) 선택이 용이하지 않을 수도 있을 것이다. 이러한 상관값 특성은 왜곡이 적용되지 않은 단위 블록 B 셀과 왜곡된 수신 프리앰블간의 상관값에서도 동일하게 발생할 것이다. 최대우도 기법(Maximum Likelihood Detection)을 적용하여 상관값의 최대값을 찾기에도 용이하지 않을 것이다. 따라서, 수신 장치(300)에서 상관값을 계산할 때 사용하는 단위 블록은 송신 장치(100)에서 사용된 단위 블록이 아닌, 필터들을 통과하여 왜곡된 정보를 적용한 단위 블록을 사용해야 한다.

도 17b를 참조하면, 칩 인덱스(10500, 11000, 11500) 부근에서 검출되는 복수의 피크들은 송신 필터 및 수신 필터의 왜곡을 적용한 단위 블록 A 셀과 수신 프리앰블 간의 상관값 계산에 따른 것이다. 그리고 칩 인덱스(12000) 부근에서 검출되는 피크는 왜곡을 고려한 단위 블록 B 셀과 수신 프리앰블 간의 상관값 계산에 따른 것이다.

왜곡이 적용된 단위 블록 A 셀과 왜곡된 수신 프리앰블간의 상관 계산시 칩 인덱스(10501) 주변에서의 상관값(660)은 세부적으로 나타낼 수 있다. 여기서, 상관값(660)에서 최대값의 레벨이 명확하게 나타난다. 송신 및 수신 필터를 통과한 수신 프리앰블과, 필터에 의한 신호 왜곡 효과를 포함하는 단위 블록 A 셀 간의 자기 상관값 분포를 보면, 두 프리앰블의 시작 위치가 같은 칩 인덱스(10501)일 때, 가장 높은 상관값 피크(peak)가 발생하고 있음을 확인할 수 있다. 즉, 피크를 검출하기 위한 임계값(Q) 설정이 용이하고, 최대우도 기법(Maximum Likelihood Detection)의 적용시 정확한 피크 위치를 찾을 수 있음은 잘 이해될 것이다.

도 18은 본 발명의 데이터 송신장치의 예를 간략히 보여주는 블록도이다. 도 18을 참조하면, 본 발명의 실시 예에 따른 송신 장치(700)는 42 MHz 동작 클록 주파수(fop)를 사용하고, 1.3125 Mbps의 최대 전송 속도를 제공할 수 있다. 즉, 송신 장치(700)는 NB(협대역)-스프레더(720)와 송신 필터(750)를 포함할 수 있다.

이러한 구조의 송신 장치(700)에 의해서 데이터는 주파수 변환 코드(722, FSC)와 스프레더(724)에 의해 별다른 처리없이 직접적으로 확산(Spread)되어 출력될 수 있다. 그리고 출력된 신호는 송신 필터(750)를 통과하여 인체에 인가될 것이다. 이때, 1.3125 Mbps의 전송 속도 조건에서 한 개 비트의 데이터가 맵핑되는 부호, 즉, 심볼 부호의 길이는 32 칩으로 구성될 수 있다.

상술한 데이터 전송 방법에 대한 발명의 명칭을 협대역 디지털 전송(NBDT: Narrow Band Digital Transmission)이라 칭하기로 한다. 주파수 선택 디지털 전송(FSDT) 방식의 송신 장치에서의 송신 심볼 간의 최소 해밍 거리(Hamming distance)는 심볼 칩 수의 절반에 대응한다. 반면, 본 발명의 협대역 디지털 전송(NBDT: Narrow Band Digital Transmission) 방식의 송신 심볼 간의 최소 해밍 거리(Hamming distance)는 심볼 칩의 수와 같다. 동일한 전송 속도 조건에서 협대역 디지털 전송(NBDT: Narrow Band Digital Transmission) 방식의 송신 심볼의 길이는 주파수 선택 디지털 전송(FSDT) 방식의 송신 심볼 길이의 1/4에 해당한다. 하지만, 동일한 전송 속도 조건에서 협대역 디지털 전송(NBDT) 방식의 송신 심볼 간의 최소 해밍 거리(Hamming distance)는 주파수 선택 디지털 전송(FSDT) 방식에 비하여 심볼 길이의 1/4이 아니라 1/2만큼 감소할 수 있다. 또한, 예를 들어 전송 속도가 1.3125Mbps일 때, 협대역 디지털 전송(NBDT) 방식은 데이터 전송에 사용되는 심볼 집합이 정보 비트 1-비트당 32 칩으로 구성된 심볼 2개를 사용한다. 그리고, 기존의 주파수 선택 디지털 전송(FSDT) 방식에서는 직병렬 변환기(S2P)에 의해 정보 비트 4-비트당 128 칩으로 구성된 16개의 심볼 집합을 사용한다. 따라서, 수신기의 최대우도(Maximum Likelihood) 복호기에서 한 개의 정보 비트를 검출하기 위한 해밍 거리의 계산 길이는, 협대역 디지털 전송(NBDT) 방식에서는 32chip x 2심볼 = 64, 주파수 선택 디지털 전송(FSDT) 방식에서는 128chip x 16 심볼 / 4 비트 = 512가 된다. 따라서, 협대역 디지털 전송(NBDT) 방식은 주파수 선택 디지털 전송(FSDT) 방식에 비해 복호 검출 복잡도를 12.5%로 낮출 수 있다.

도 19는 본 발명의 실시 예에 따른 전송 마스크를 만족하기 위한 필터를 적용했을 경우, 협대역 디지털 전송(NBDT) 방식의 데이터 필드 신호에 대한 전력 스펙트럼 밀도(PSD)를 보여주는 도면이다. 여기서, 전송 속도는 1.3125 Mbps 인 것으로 가정한다.

도 19를 참조하면, 스펙트럼들(815, 825, 835)과 표준에서 제시한 전송 마스크(845)에서 3dB 대역이 감소된 전송 마스크가 도시되어 있다. 여기서, 기존의 표준에서 제시된 주파수 선택 디지털 전송(FSDT) 방식을 위한 전송 마스크의 3dB 대역은 5.25 MHz(18.375MHz~23.625MHz)이고, 협대역 디지털 전송(NBDT) 방식의 전송 마스크(845)의 3dB 대역은 약 1.3125MHz(20.34375MHz~21.65625MHz)로 정의될 수 있다. 스펙트럼(815)은 협대역 디지털 전송(NBDT) 방식의 송신 신호의 스펙트럼으로, 필터링이 적용되지 않은 경우의 전력 스펙트럼 밀도를 보여준다. 스펙트럼(825)은 송신 필터(TBPF)를 통과한 협대역 디지털 전송(NBDT) 방식의 송신 신호를 나타낸다. 스펙트럼(835)는 송신 필터(TBPF)와 수신 필터(RBPF)를 통과한 협대역 디지털 전송(NBDT) 방식의 송신 신호를 나타낸다.

이상에서는 본 발명의 협대역 디지털 전송(NBDT) 방식의 송신 신호들 각각 대해 다양한 단계에서의 전력 스펙트럼 밀도가 도시되었다. 협대역 디지털 전송(NBDT) 방식의 송신 신호들 각각을 필터링하는 송신 필터(TBPF)는 송신 신호의 왜곡을 최소화하기 위해 전송 마스크(845)에 일치하도록 파라미터들이 정의되어야 한다. 도시된 바와 같이, 협대역 디지털 전송(NBDT) 방식의 전송 마스크(845)의 3dB 대역(1.3125 MHz)은, 주파수 선택 디지털 전송(FSDT) 방식의 3dB 대역(5.25 MHz)에 비하여 1/4에 해당함을 알 수 있다. 따라서 3dB 대역 기준으로 협대역 디지털 전송(NBDT) 방식의 주파수 사용 효율은 주파수 선택 디지털 전송(FSDT) 방식에 비하여 4배 개선됨을 알 수 있다. 즉, 협대역 디지털 전송(NBDT) 방식은 1.3125 Mbps를 전송하는 주파수 대역 1.3125 MHz를 사용함으로써 주파수 사용 효율 1 bps/Hz를 달성 가능함을 확인할 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

1. 인체 통신을 위한 송신 신호의 프리앰블 생성 방법에 있어서:
   송신 장치의 프리앰블 생성기가 동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 변환 코드와 p 칩(p는 자연수)의 제 1 PRBS 부호를 사용하여 n 칩(n은 자연수)의 제 1 프리앰블 단위 블록을 생성하는 단계;
   상기 프리앰블 생성기가 상기 주파수 변환 코드와 p' 칩(p'은 자연수)의 제 2 PRBS 부호를 사용하여 n' 칩(n'은 자연수)의 제 2 프리앰블 단위 블록을 생성하는 단계; 그리고
   상기 프리앰블 생성기가 상기 제 1 프리앰블 단위 블록을 연속하여 반복적으로 배열하고, 상기 제 2 프리앰블 단위 블록을 후단에 배치하여 상기 송신 신호의 프리앰블을 구성하는 단계를 포함하되,
   상기 제 1 및 제 2 PRBS 부호의 길이의 값은 각각 p 및 p'이고,
   상기 제 1 및 제 2 프리앰블 단위 블록의 길이의 값은 각각 n 및 n'이고,
   상기 제 2 PRBS 부호의 길이의 값은 상기 제 1 PRBS 부호의 길이의 값과 같거나 큰 프리앰블 생성 방법.
2. 제 1 항에 있어서,
   상기 제 1 PRBS 부호 또는 제 2 PRBS 부호는 골드 코드(Gold code), M-시퀀스(M-sequence), 그리고 왈쉬 코드(Walsh code)를 포함하는 프리앰블 생성 방법.
3. 제 1 항에 있어서,
   상기 제 1 PRBS 부호는 2p 칩의 PRBS 부호의 첫 번째 칩과 p 번째 칩 사이의 코드값에 대응하고, 상기 제 2 PRBS 부호는 상기 PRBS 부호의 p+1 번째 칩과 2p 번째 칩 사이의 코드값에 대응하는 프리앰블 생성 방법.
4. 제 1 항에 있어서,
   상기 주파수 변환 코드는 논리 '1'과 논리 '0'이 교대로 반복되는 코드인 것을 특징으로 하는 프리앰블 생성 방법.
5. 제 1 항에 있어서,
   상기 제 1 프리앰블 단위 블록의 길이와 상기 제 2 프리앰블 단위 블록의 길이는 다른 값(n ≠n')을 갖는 프리앰블 생성 방법.
6. 제 5 항에 있어서,
   상기 주파수 변환 코드의 길이는 상기 제 1 프리앰블 단위 블록의 길이를 상기 제 1 PRBS 부호의 길이로 나눈 값에 대응하는 프리앰블 생성 방법.
7. 제 1 항에 있어서,
   상기 제 1 PRBS 부호와 상기 제 2 PRBS 부호는 서로 다른 생성 다항식(Generation Polynomial)으로부터 생성되는 프리앰블 생성 방법.
8. 제 1 항에 있어서,
   상기 동작 클록 주파수는 IEEE 802.15.6(WBAN) 표준에 따른 42MHz에 대응하는 프리앰블 생성 방법.
9. 인체 통신을 위한 수신 장치에서의 프레임 동기 방법에 있어서:
   동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 변환 코드와 각각 서로 다른 의사 잡음 코드를 사용하여 생성된 제 1 프리앰블 단위 블록과 제 2 프리앰블 단위 블록을 포함하는 프리앰블을 포함하는 프레임을 수신하는 단계;
   상기 제 1 프리앰블 단위 블록에 대해 송신 필터 또는 수신 필터의 왜곡을 적용한 제 3 프리앰블 단위 블록과 상기 프레임 간의 복수의 제 1 상관값들을 계산하고, 상기 복수의 제 1 상관값들이 기준 간격을 두고 미리 정해진 임계치를 기준 횟수 초과하는지를 검출하는 단계;
   상기 제 1 상관값들이 미리 정해진 임계치를 기준 횟수 초과하는 경우, 상기 제 2 프리앰블 단위 블록에 대해 송신 필터 또는 수신 필터의 왜곡을 적용한 제 4 프리앰블 단위 블록과 상기 프레임 간의 복수의 제 2 상관값을 특정 칩 구간에서 계산하는 단계;
   상기 복수의 제 2 상관값들 중에서 최대값에 대응하는 칩의 위치를 결정하는 단계; 그리고
   상기 최대값의 위치에 대응하는 칩의 위치와 상기 제 1 프리앰블 단위 블록과 제 2 프리앰블 단위 블록의 길이를 참조하여 상기 프레임의 시작 칩의 위치를 결정하는 단계를 포함하는 프레임 동기 방법.
10. 제 9 항에 있어서,
    상기 복수의 제 1 상관값들 중 상기 제 1 프리앰블 단위 블록의 길이를 간격으로 적어도 2회 상기 임계치를 초과하는 것으로 검출되면, 상기 복수의 제 2 상관값을 특정 칩 구간에서 계산하는 단계로 이동하는 프레임 동기 방법.
11. 제 10 항에 있어서,
    상기 복수의 제 1 상관값들 중 상기 제 1 프리앰블 단위 블록의 길이를 간격으로 2회 미만으로 상기 임계치를 초과하는 것으로 검출되면, 상기 프리앰블이 수신되지 않은 것으로 판단하는 프레임 동기 방법.
12. 제 9 항에 있어서,
    상기 제 1 프리앰블 단위 블록과 상기 제 2 프리앰블 단위 블록은 동일한 길이를 갖는 프레임 동기 방법.
13. 제 9 항에 있어서,
    상기 복수의 제 2 상관값들 중에서 최대값에 대응하는 칩의 위치는 최대우도 기법(Maximum Likelihood)에 따라 검출되는 프레임 동기 방법.
14. 인체 통신을 위한 송신 장치에 있어서:
    동작 클록 주파수 또는 전송 속도에 따라 길이가 조정되는 주파수 변환 코드와 p 칩의 제 1 PRBS 부호를 사용하여 n 칩의 제 1 프리앰블 단위 블록을 생성하고, 상기 주파수 변환 코드와 p 칩의 제 2 PRBS 부호를 사용하여 n 칩의 제 2 프리앰블 단위 블록을 생성하고, 복수의 상기 제 1 프리앰블 단위 블록 및 상기 제 2 프리앰블 단위 블록을 배열하여 프리앰블을 구성하는 프리앰블 생성기;
    데이터를 입력받아 상기 주파수 변환 코드로 확산 처리하여 전송 데이터로 생성하는 데이터 생성기; 그리고
    상기 프리앰블과 상기 전송 데이터를 결합하여 송신 신호로 출력하는 다중화기를 포함하는 송신 장치.
15. 제 14 항에 있어서,
    상기 주파수 변환 코드의 길이는 상기 동작 클록 주파수와 데이터 길이를 곱한 값에 상기 주파수 변환 코드 길이를 나눈 값이 미리 정해진 대역폭을 만족하는 조건으로 결정되는 송신 장치.
16. 제 14 항에 있어서,
    상기 데이터 생성기는 직-병렬(Serial-to-Parallel) 회로 없이 상기 전송 데이터를 생성하는 송신 장치.
17. 제 14 항에 있어서,
    상기 전송 데이터에 대해 전송 마스크 특성을 만족시키기 위해 상기 송신 신호를 필터링하여 출력하는 송신 필터를 더 포함하는 송신 장치.
18. 제 14 항에 있어서,
    상기 데이터 생성기는, 직렬로 제공되는 데이터를 상기 주파수 변환 코드로 직접 확산 처리하여 상기 송신 신호로 출력하는 협대역 확산기를 포함하는 송신 장치.
19. 제 18 항에 있어서,
    상기 데이터와 상기 주파수 변환 코드가 배타적 논리합 연산(XOR)에 의해서 상기 송신 신호로 출력되는 송신 장치.
20. 제 17 항에 있어서,
    상기 송신 필터는 IEEE 802.15.6(WBAN) 표준의 전송 마스크 특성에 따른 필터 파라미터를 갖는 송신 장치.

Images