KR102424202B1 - Semiconductor package and method for manufacturing the same - Google Patents

Semiconductor package and method for manufacturing the same Download PDF

Info

Publication number
KR102424202B1
KR102424202B1 KR1020200056064A KR20200056064A KR102424202B1 KR 102424202 B1 KR102424202 B1 KR 102424202B1 KR 1020200056064 A KR1020200056064 A KR 1020200056064A KR 20200056064 A KR20200056064 A KR 20200056064A KR 102424202 B1 KR102424202 B1 KR 102424202B1
Authority
KR
South Korea
Prior art keywords
magnetic layer
layer
semiconductor package
manufacturing
polymer layer
Prior art date
Application number
KR1020200056064A
Other languages
Korean (ko)
Other versions
KR20210137781A (en
Inventor
주기수
이승재
이규재
정세영
Original Assignee
엔트리움 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔트리움 주식회사 filed Critical 엔트리움 주식회사
Priority to KR1020200056064A priority Critical patent/KR102424202B1/en
Publication of KR20210137781A publication Critical patent/KR20210137781A/en
Application granted granted Critical
Publication of KR102424202B1 publication Critical patent/KR102424202B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape

Abstract

다양한 실시예에 따르면, 반도체 패키지의 제조 방법에 있어서, 자성층의 제1 면에 제1 폴리머층을 형성하는 과정; 상기 자성층의 제2 면에 포토 레지스트를 도포하고, 상기 포토 레지스트 위에 지정된 형태의 패턴을 포함하는 마스크를 부착하여 노광 공정 및 현상 공정을 수행하는 과정; 상기 현상 공정 이후, 상기 자성층이 적어도 두 부분으로 분리되도록 에칭 공정을 수행하는 과정; 상기 에칭 공정 이후, 상기 자성층의 상기 제2 면에 도포된 상기 포토 레지스트 및 상기 포토 레지스트에 부착된 상기 마스크를 제거하는 과정; 및 상기 포토 레지스트 및 상기 마스크의 제거 이후, 상기 적어도 두 부분으로 분리된 자성층의 제2 면, 상기 적어도 두 부분으로 분리된 자성층의 측면, 및 상기 자성층이 에칭되어 노출된 상기 제1 폴리머층의 일면에 제2 폴리머층을 형성하는 과정을 포함할 수 있다.According to various embodiments, there is provided a method of manufacturing a semiconductor package, the method comprising: forming a first polymer layer on a first surface of a magnetic layer; performing an exposure process and a developing process by applying a photoresist to the second surface of the magnetic layer and attaching a mask including a pattern having a specified shape on the photoresist; after the developing process, performing an etching process to separate the magnetic layer into at least two parts; removing the photoresist applied to the second surface of the magnetic layer and the mask attached to the photoresist after the etching process; and a second side of the magnetic layer separated into at least two parts after removal of the photoresist and the mask, a side surface of the magnetic layer separated into at least two parts, and one side of the first polymer layer exposed by etching the magnetic layer It may include the process of forming a second polymer layer.

Description

필름 구조체, 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}Film structure, semiconductor package, and manufacturing method thereof

본 발명은 필름 구조체, 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a film structure, a semiconductor package, and a method for manufacturing the same.

전자 장치의 소형화 및 경량화에 따라, 상기 전자 장치 내의 전자 부품, 예를 들어, 반도체 패키지의 집적도가 증가되고 있다. 이에 따라 발생될 수 있는 전자 부품의 전자파(EMI; electromagnetic interference) 간섭을 방지하기 위해, 전자 부품 자체에서의 전자파 차폐의 중요성이 증가하고 있다.According to the miniaturization and weight reduction of electronic devices, the degree of integration of electronic components in the electronic devices, for example, semiconductor packages, is increasing. Accordingly, in order to prevent electromagnetic interference (EMI) interference of electronic components that may be generated, the importance of electromagnetic wave shielding in electronic components itself is increasing.

종래에는 반도체 패키지의 제조 시, 차폐 효율이 우수한 금속 필름 형태인, 자성체를 포함하는 필름 구조체를 이용하고 있다. 예를 들어, 종래에는, 기판, 예를 들어, 인쇄회로기판(PCB; printed circuit board)에 접합된, 반도체 칩을 에폭시 몰딩한 이후, 그 위에 자성체를 포함하는 필름 구조체, 예를 들어, 5um 내지 100um 두께의 자성 금속 박막을, 접합하여, 다이싱(dicing)함으로써 반도체 패키지를 제조하고 있다. Conventionally, when manufacturing a semiconductor package, a film structure including a magnetic material in the form of a metal film having excellent shielding efficiency is used. For example, in the prior art, after epoxy molding a semiconductor chip, which is bonded to a substrate, for example, a printed circuit board (PCB), a film structure including a magnetic material thereon, for example, 5um to A semiconductor package is manufactured by bonding and dicing a 100um thick magnetic metal thin film.

그러나, 종래의 반도체 패키지의 제조를 위한 다이싱 시, 필름 구조체의 연성으로 인해 상기 필름 구조체의 커팅 면에 버(burr)가 발생하는 문제가 있어왔다. 이에 따라 후속 코딩 공정 진행이 불가능한 경우가 있었다. 또한, 상기 버의 발생에 의해 반도체 패키지의 자성층과 전도성층이 맞닿는 경우가 있었으며, 이에 따라, 와전류(eddy current)의 발생에 의해 차폐 효율이 감소하는 단점이 있었다. However, there has been a problem in that a burr occurs on a cutting surface of the film structure due to the ductility of the film structure during dicing for manufacturing a semiconductor package according to the related art. Accordingly, there were cases where it was impossible to proceed with the subsequent coding process. In addition, the magnetic layer and the conductive layer of the semiconductor package may come into contact with each other due to the generation of the burrs, and accordingly, there is a disadvantage in that the shielding efficiency is reduced due to the generation of eddy currents.

본 발명의 실시예는, 종래의 반도체 패키지의 제조 공정 중 다이싱 공정에서 필름 구조체에 버가 발생되는 문제를 해결할 수 있는 새로운 제조 공정에 따른 필름 구조체, 반도체 패키지 및 그 제조 방법을 제공할 수 있다.An embodiment of the present invention may provide a film structure, a semiconductor package, and a method of manufacturing the same according to a new manufacturing process that can solve the problem of burrs occurring in the film structure in the dicing process of the conventional semiconductor package manufacturing process. .

본 발명의 실시예에 따르면, 반도체 패키지의 제조 방법에 있어서, 자성층의 제1 면에 제1 폴리머층을 형성하는 과정; 상기 자성층의 제2 면에 포토 레지스트를 도포하고, 상기 포토 레지스트 위에 지정된 형태의 패턴을 포함하는 마스크를 부착하여 노광 공정 및 현상 공정을 수행하는 과정; 상기 현상 공정 이후, 상기 자성층이 적어도 두 부분으로 분리되도록 에칭 공정을 수행하는 과정; 상기 에칭 공정 이후, 상기 자성층의 상기 제2 면에 도포된 상기 포토 레지스트 및 상기 포토 레지스트에 부착된 상기 마스크를 제거하는 과정; 및 상기 포토 레지스트 및 상기 마스크의 제거 이후, 상기 적어도 두 부분으로 분리된 자성층의 제2 면, 상기 적어도 두 부분으로 분리된 자성층의 측면, 및 상기 자성층이 에칭되어 노출된 상기 제1 폴리머층의 일면에 제2 폴리머층을 형성하는 과정을 포함할 수 있다.According to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: forming a first polymer layer on a first surface of a magnetic layer; performing an exposure process and a developing process by applying a photoresist to the second surface of the magnetic layer and attaching a mask including a pattern having a specified shape on the photoresist; after the developing process, performing an etching process to separate the magnetic layer into at least two parts; removing the photoresist applied to the second surface of the magnetic layer and the mask attached to the photoresist after the etching process; and a second side of the magnetic layer separated into at least two parts after removal of the photoresist and the mask, a side surface of the magnetic layer separated into at least two parts, and one side of the first polymer layer exposed by etching the magnetic layer It may include the process of forming a second polymer layer.

본 발명의 실시예에 따르면, 상기 반도체 패키지의 제조 방법은 상기 제2 폴리머층의 형성에 따라 제조된 필름 구조체를, 기판 상의 반도체 칩의 보호층 상부면에, 배치하는 과정, 및 상기 필름 구조체의 배치에 따라 제조된 적층 구조체의 적어도 일부를 다이싱하여 반도체 패키지를 제조하는 과정을 더 포함할 수 있다.According to an embodiment of the present invention, in the method of manufacturing the semiconductor package, the film structure prepared according to the formation of the second polymer layer is disposed on the upper surface of the protective layer of the semiconductor chip on the substrate, and the film structure The method may further include manufacturing a semiconductor package by dicing at least a portion of the stacked structure manufactured according to the arrangement.

본 발명의 실시예에 따르면, 상기 필름 구조체를 배치하는 과정은, 상기 필름 구조체의 상기 제2 폴리머층을 상기 보호층의 상부면에 부착하는 과정을 포함할 수 있다.According to an embodiment of the present invention, the process of disposing the film structure may include attaching the second polymer layer of the film structure to the upper surface of the protective layer.

본 발명의 실시예에 따르면, 상기 적층 구조체의 적어도 일부를 다이싱하여 반도체 패키지를 제조하는 과정은, 상기 적층 구조체의 적층 방향으로, 상기 자성층의 상기 분리된 적어도 두 부분 사이를 다이싱하는 과정을 포함할 수 있다.According to an embodiment of the present invention, the process of manufacturing a semiconductor package by dicing at least a portion of the stacked structure includes dicing between the separated at least two portions of the magnetic layer in a stacking direction of the stacked structure. may include

본 발명의 실시예에 따르면, 상기 에칭 공정을 수행하는 과정은, 습식 에칭을 포함하며, 상기 습식 에칭에 기초하여, 상기 적어도 두 부분으로 분리된 자성층의 측면의 적어도 일부가 수직면 또는 경사면을 포함되도록 형성될 수 있다.According to an embodiment of the present invention, the process of performing the etching process includes wet etching, and based on the wet etching, at least a portion of a side surface of the magnetic layer separated into at least two parts includes a vertical surface or an inclined surface. can be formed.

본 발명의 실시예에 따르면, 반도체 패키지에 있어서, 기판; 상기 기판의 상부에 배치된 반도체 칩; 상기 반도체 칩의 보호층; 상기 보호층의 상부면에 배치되며, 자기장 차폐 기능을 갖는 자성층; 및 상기 자성층이 외부로 노출되지 않도록 상기 자성층을 둘러싸며 형성된 폴리머층을 포함하며, 상기 자성층의 측면의 적어도 일부는, 수직면 또는 적어도 하나의 기울기를 갖는 경사면을 포함할 수 있다.According to an embodiment of the present invention, there is provided a semiconductor package comprising: a substrate; a semiconductor chip disposed on the substrate; a protective layer of the semiconductor chip; a magnetic layer disposed on the upper surface of the protective layer and having a magnetic field shielding function; and a polymer layer formed to surround the magnetic layer so that the magnetic layer is not exposed to the outside, wherein at least a portion of a side surface of the magnetic layer may include a vertical surface or an inclined surface having at least one inclination.

본 발명의 실시예에 따르면, 상기 폴리머층의 상부에 배치된 전도성층을 더 포함할 수 있다.According to an embodiment of the present invention, it may further include a conductive layer disposed on the polymer layer.

본 발명의 실시예에 따르면, 필름 구조체는, 자성층; 및 상기 자성층이 외부로 노출되지 않도록 상기 자성층을 둘러싸며 형성된 폴리머층을 포함하며; 상기 자성층의 측면의 적어도 일부는, 수직면 또는 적어도 하나의 기울기를 갖는 경사면을 포함할 수 있다.According to an embodiment of the present invention, the film structure, the magnetic layer; and a polymer layer formed to surround the magnetic layer so that the magnetic layer is not exposed to the outside; At least a portion of a side surface of the magnetic layer may include a vertical surface or an inclined surface having at least one inclination.

본 발명의 실시예에 따른 필름 구조체, 반도체 패키지 및 그 제조 방법에 따르면, 자성층에 대한 사전 패터닝 공정으로 자성층과 컨포멀 코팅(conformal coating)층이 전기적으로 분리된 층으로 구현하여, 버-프리(burr-free)하고 전기적으로 고립된 자성층이 포함된 반도체 패키지를 제공할 수 있다.According to the film structure, the semiconductor package, and the method for manufacturing the same according to an embodiment of the present invention, the magnetic layer and the conformal coating layer are implemented as electrically separated layers through a pre-patterning process for the magnetic layer, so that the burr-free ( It is possible to provide a semiconductor package including a burr-free and electrically isolated magnetic layer.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 적층 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 필름 구조체를 나타낸 도면이다.
도 5는 도 4의 실시예에 따른 필름 구조체의 일부 단면을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 필름 구조체를 나타낸 도면이다.1 is a diagram illustrating a stacked structure of a semiconductor package according to an embodiment of the present invention.
2 is a flowchart illustrating a manufacturing process of a semiconductor package according to an embodiment of the present invention.
3 is a view for explaining a manufacturing process of a semiconductor package according to an embodiment of the present invention.
4 is a view showing a film structure according to an embodiment of the present invention.
5 is a view showing a partial cross-section of the film structure according to the embodiment of FIG.
6 is a view for explaining a manufacturing process of a semiconductor package according to an embodiment of the present invention.
7 is a view showing a film structure according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the art to which the present invention pertains It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.Terms used in this specification will be briefly described, and the present invention will be described in detail.

본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.The terms used in the present invention have been selected as currently widely used general terms as possible while considering the functions in the present invention, but these may vary depending on the intention or precedent of a person skilled in the art, the emergence of new technology, and the like. In addition, in a specific case, there is a term arbitrarily selected by the applicant, and in this case, the meaning will be described in detail in the description of the corresponding invention. Therefore, the term used in the present invention should be defined based on the meaning of the term and the overall content of the present invention, rather than the name of a simple term.

명세서 전체에서 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.When a part 'includes' a certain component throughout the specification, this means that other components may be further included, rather than excluding other components, unless otherwise stated.

아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명의 실시예들을 도면을 참조하여 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings, the embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the embodiments of the present invention. In describing embodiments of the present invention with reference to the drawings, if it is determined that a detailed description of a well-known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, the terms to be described later are terms defined in consideration of functions in an embodiment of the present invention, which may vary according to intentions or customs of users and operators. Therefore, the definition should be made based on the content throughout this specification.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 적층 구조를 도시한 도면이다.1 is a diagram illustrating a stacked structure of a semiconductor package according to an embodiment of the present invention.

도 1의 (a) 및 (b)를 참조하면, 반도체 패키지(100, 100')는 기판(110), 반도체 칩(120), 반도체 칩(120)의 보호층(130), 자성층(141) 및 폴리머층(143)을 포함할 수 있다.Referring to FIGS. 1A and 1B , semiconductor packages 100 and 100 ′ include a substrate 110 , a semiconductor chip 120 , a protective layer 130 of the semiconductor chip 120 , and a magnetic layer 141 . and a polymer layer 143 .

일 실시예에 따르면, 기판(110)의 상부에 반도체 칩(120) 및 반도체 칩(120)의 보호층(130)이 배치될 수 있다. 보호층(130)의 상부에 자성층(141) 및 폴리머층(143)이 배치될 수 있다. 예를 들어, 자성층(141) 및 폴리머층(143)을 포함하는 구성을 필름 구조체라고 할 수 있다.According to an embodiment, the semiconductor chip 120 and the protective layer 130 of the semiconductor chip 120 may be disposed on the substrate 110 . A magnetic layer 141 and a polymer layer 143 may be disposed on the protective layer 130 . For example, a configuration including the magnetic layer 141 and the polymer layer 143 may be referred to as a film structure.

예를 들어, 보호층(130)은 반도체 칩(120) 주위에 형성, 즉, 기판(110)에 부착되는 반도체 칩(120)의 하부면 이외의 부분을 둘러싸며 형성된 것일 수 있다. 보호층(130)의 상부면에 폴리머층(143)이 배치되며, 폴리머층(143)은 자성층(141)의 주위에 형성, 즉, 자성층(141)이 외부로 노출되지 않도록 자성층(141)을 둘러싸며 형성될 수 있다. For example, the protective layer 130 may be formed around the semiconductor chip 120 , that is, surrounding a portion other than the lower surface of the semiconductor chip 120 attached to the substrate 110 . A polymer layer 143 is disposed on the upper surface of the protective layer 130 , and the polymer layer 143 is formed around the magnetic layer 141 , that is, the magnetic layer 141 is formed so that the magnetic layer 141 is not exposed to the outside. may be formed around it.

도 1의 (a)를 참조하면, 자성층(141)의 상부면과 하부면은 편평하되, 상부면의 길이가 하부면의 길이보다 더 길며, 자성층(141)의 측면의 적어도 일부, 예를 들어, 제1 부분(144) 및 제2 부분(146)이 경사면(또는 라운딩 형태의 면이라도고 함)을 포함하여, 상기 제1 부분(144) 및 제2 부분(145)이 반도체 패키지(100)의 구성 요소들의 적층 방향에 대응하는, 내측부의 두께보다, 얇은 두께를 가질 수 있다. Referring to (a) of FIG. 1 , the upper and lower surfaces of the magnetic layer 141 are flat, but the length of the upper surface is longer than the length of the lower surface, and at least a portion of the side surface of the magnetic layer 141 , for example, , the first portion 144 and the second portion 146 include an inclined surface (also referred to as a rounded surface), so that the first portion 144 and the second portion 145 are formed in the semiconductor package 100 . It may have a thickness smaller than the thickness of the inner portion corresponding to the stacking direction of the components of .

도 1의 (b)를 참조하면, 자성층(141)의 상부면과 하부면은 편평하고 상부면과 하부면의 길이는 서로 유사(또는 동일 또는 대응이라고도 함)하며, 자성층(141)의 측면의 적어도 일부 예를 들어, 제1 부분(145) 및 제2 부분(147)은 각각 자성층(141)의 상부면과 하부면에 수직으로 형성되어, 상기 제1 부분(145) 및 제2 부분(147)이 반도체 패키지(100)의 구성 요소들의 적층 방향에 대응하는, 내측부의 두께와 유사(또는 동일 또는 대응이라고도 함)한 두께를 가질 수 있다.Referring to (b) of FIG. 1 , the upper and lower surfaces of the magnetic layer 141 are flat, and the lengths of the upper and lower surfaces are similar to each other (or referred to as the same or corresponding), and the side surface of the magnetic layer 141 is At least in part, for example, the first part 145 and the second part 147 are formed perpendicular to the upper surface and the lower surface of the magnetic layer 141 , respectively, so that the first part 145 and the second part 147 are formed. ) may have a thickness similar to (or identical to or corresponding to) the thickness of the inner portion corresponding to the stacking direction of the components of the semiconductor package 100 .

예를 들어, 상기 기판(110)은 인쇄회로기판(PCB; printed circuit board)을 포함할 수 있다. For example, the substrate 110 may include a printed circuit board (PCB).

예를 들어, 상기 보호층(130)은 에폭시 몰딩 컴파운드(EMC; epoxy molding compound)(130)를 포함할 수 있다. For example, the protective layer 130 may include an epoxy molding compound (EMC) 130 .

예를 들어, 상기 자성층(141)은 철(Fe)-니켈(Ni) 합금, 스틸(steel), 철-실리콘계 합금, 코발트(Co), 산화철(Fe2O3, Fe3O4), 산화크롬, 센더스트(sendust), 페라이트(ferrite), 퍼멀로이(permally), 나노결정립, 나노 입자상 자성체 또는 아몰퍼스 입자상 자성체 중 적어도 하나, 또는 그 혼합 입자를 포함할 수 있다. 상기 철(Fe)-니켈(Ni) 합금은 철(Fe), 니켈(Ni) 및 퍼멀로이(permalloy)를 포함할 수 있고, 스틸은 스테인리스 스틸을 포함할 수 있으며, 페라이트는 FeMn계 페라이트 또는 FeZn계 페라이트를 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 센더스트의 경우, 철에 알루미늄, 규소 등이 첨가된 합금의 파우더 형태의 자성입자를 가질 수 있는데, 이러한 자성입자들은 비정질 자성분말이나 나노결정립 자성분말을 포함하는 연자성 분말 등의 형태로 제공될 수 있다.For example, the magnetic layer 141 may include iron (Fe)-nickel (Ni) alloy, steel, iron-silicon-based alloy, cobalt (Co), iron oxide (Fe2O3, Fe3O4), chromium oxide, sendust (sendust). ), ferrite (ferrite), permalloy (permally), nanocrystal grains, at least one of nano-particle magnetic material or amorphous particulate magnetic material, or a mixed particle thereof. The iron (Fe)-nickel (Ni) alloy may include iron (Fe), nickel (Ni) and permalloy, the steel may include stainless steel, and the ferrite may include FeMn-based ferrite or FeZn-based It may include ferrite, but is not limited thereto. In the case of the sendust, it may have magnetic particles in the form of powder of an alloy in which aluminum, silicon, etc. are added to iron. These magnetic particles are provided in the form of soft magnetic powder including amorphous magnetic powder or nanocrystalline magnetic powder. can be

예를 들어, 폴리머층(143)은 폴리머 레진(polymer resin) 및 충전제(filler)를 포함할 수 있다. 상기 폴리머 레진은 반도체 패키지의 에폭시 몰딩 컴파운드 및 자성체인 마그네틱 메탈 포일(magnetic metal fiol)과의 부착이 우수하고, -55℃ 내지 125℃ 사이의 열 사이클링(thermal cycling)등의 신뢰성 테스트가 통과된 레진일 수 있다. 예를 들어, 상기 폴리머 레진은 에폭시(epoxy) 계, 아크릴(acryl) 계, 또는 우레탄(urethane) 계 등 메탈(metal) 부착력이 우수한 경화형 레진(resin)일 수 있다. 상기 충전제는, 폴리머층(143)의 두께 및 형상을 유지할 수 있으며, 모듈러스(modulus) 증대를 위한 세라믹(ceramic) 소재일 수 있다. 예를 들어, 상기 충전제는 최대 직경 25um 이하의 Al2O3, TiO2, SiO2 등의 세라믹 분말일 수 있다.For example, the polymer layer 143 may include a polymer resin and a filler. The polymer resin has excellent adhesion to the epoxy molding compound of the semiconductor package and magnetic metal foil, and a resin that has passed reliability tests such as thermal cycling between -55°C and 125°C. can be For example, the polymer resin may be an epoxy-based, acryl-based, or urethane-based curable resin having excellent adhesion to a metal, such as a resin. The filler may maintain the thickness and shape of the polymer layer 143 and may be a ceramic material for increasing the modulus. For example, the filler may be a ceramic powder of Al2O3, TiO2, SiO2, etc. having a maximum diameter of 25 μm or less.

한편, 상술한 도 1에는 도시하지 않았지만, 상기 반도체 패키지(100, 100')는 전도성층(미도시)을 더 포함할 수 있다. 예를 들어, 상기 폴리머층(143)의 상부면에 전도성층을 배치할 수 있다. 상기 전도성층은, 상기 인쇄회로기판(110)의 접지 전극과 전기적으로 연결될 수 있다.Meanwhile, although not shown in FIG. 1 , the semiconductor packages 100 and 100 ′ may further include a conductive layer (not shown). For example, a conductive layer may be disposed on the upper surface of the polymer layer 143 . The conductive layer may be electrically connected to the ground electrode of the printed circuit board 110 .

도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 흐름도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 도면이다.FIG. 2 is a flowchart illustrating a manufacturing process of a semiconductor package according to an embodiment of the present invention, and FIG. 3 is a diagram illustrating a manufacturing process of a semiconductor package according to an embodiment of the present invention.

201 과정에서 자성층의 제1 면에 제1 폴리머층을 형성할 수 있다.In step 201 , a first polymer layer may be formed on the first surface of the magnetic layer.

일 실시예에 따르면 도 3의 (a)와 같이 자성층(141)의 제1 면(31)에 제1 폴리머층(143-1)을 형성(또는 배치 또는 래미네이션(lamination)이라고도 함)할 수 있다.According to an embodiment, the first polymer layer 143-1 may be formed on the first surface 31 of the magnetic layer 141 as shown in FIG. have.

예를 들어, 상기 제1 폴리머층(143-1)의 배치는 폴리머 입자를 분사하는 스프레이 공정을 이용하거나, 또는 폴리머 입자를 포함하는 시트(sheet) 형태로 제작된 폴리머 시트를 부착하여 수행할 수 있다. 이외에도 종래의 다양한 기술을 통해 자성층(141)의 제1 면(31)에 제1 폴리머층(143-1)을 형성할 수 있다.For example, the disposition of the first polymer layer 143-1 may be performed by using a spray process for spraying polymer particles or by attaching a polymer sheet manufactured in the form of a sheet containing polymer particles. have. In addition, the first polymer layer 143 - 1 may be formed on the first surface 31 of the magnetic layer 141 through various conventional techniques.

203 과정에서 자성층의 제2 면에 포토 레지스트(photo resist)를 도포할 수 있다.In step 203 , a photo resist may be applied to the second surface of the magnetic layer.

일 실시예에 따르면 도 3의 (b)와 같이 자성층(141)의 제2 면(33)에 포토 레지스트(302)를 도포(또는 코팅이라고도 함)할 수 있다.According to an embodiment, as shown in (b) of FIG. 3 , the photoresist 302 may be applied (or also referred to as coating) on the second surface 33 of the magnetic layer 141 .

205 과정에서 포토 레지스트의 위에 마스크를 부착하고, 이후 노광 공정 및 현상 공정을 수행 할 수 있다.In step 205 , a mask is attached on the photoresist, and thereafter, an exposure process and a development process may be performed.

일 실시예에 따르면 도 3의 (c)와 같이 지정된 형태의 패턴을 포함하는 마스크(mask)(304)를 부착 후 노광 공정을 수행하여, 마스크(304)의 패턴과 대응되는 패턴을 형성할 수 있다. 예를 들어, 상기 마스크(304)의 패턴의 형태는, 반도체 패키지의 제조 공정에서의 적층 구조의 다이싱할 부분과 대응되도록 형성될 수 있으며, 제1 방향으로의 하나 이상의 라인 및/또는 상기 제1 방향과 소정의 각도만큼 차이가 나는 제2 방향으로의 하나 이상의 라인을 포함하는 패턴일 수 있다. 상기 노광 공정 이후 현상 공정을 통해 도 3의 (d)와 같이, 포토 레지스트(302)에 마스크(304)의 패턴과 대응되는 최종 패턴을 형성할 수 있다.According to an embodiment, as shown in FIG. 3C , a pattern corresponding to the pattern of the mask 304 may be formed by attaching a mask 304 including a pattern of a specified shape and performing an exposure process. have. For example, the shape of the pattern of the mask 304 may be formed to correspond to a portion to be diced of a stacked structure in a manufacturing process of a semiconductor package, and may include one or more lines in a first direction and/or the second pattern. The pattern may include one or more lines in the second direction that are different from the first direction by a predetermined angle. A final pattern corresponding to the pattern of the mask 304 may be formed on the photoresist 302 through a developing process after the exposure process, as shown in FIG. 3D .

207 과정에서 에칭(etching) 공정을 수행 할 수 있다.In step 207, an etching process may be performed.

일 실시예에 따르면, 습식 에칭을 통해 도 3의 (e)와 같이 자성층(101)이 적어도 두 부분으로 분리되도록, 자성층(101)의 하부면의 일부는 모두 식각되어 형태가 없을 수 있으며, 이에 따라 상기 자성층(101)의 하부면과 맞닿은 제1 폴리머층의 상부면의 일부(308)가 노출될 수 있다. 도 3의 (e)를 참조하면, 상기 식각에 따라, 분리된 자성층(101) 각각의 제1 면(31)이 제2 면(33)에 비해 길이가 더 길며, 식각된 측면부들인 분리된 자성층(101) 각각의 측면부들, 즉 제1 부분(144) 및 제2 부분(146)은 하나 이상의 기울기를 갖는 경사면을 포함할 수 있다. According to an embodiment, a portion of the lower surface of the magnetic layer 101 may be etched so that the magnetic layer 101 is separated into at least two parts through wet etching as shown in FIG. Accordingly, a portion 308 of the upper surface of the first polymer layer in contact with the lower surface of the magnetic layer 101 may be exposed. Referring to FIG. 3E , according to the etching, the first side 31 of each of the separated magnetic layers 101 is longer than the second side 33 , and the separated magnetic layer is the etched side portions. (101) Each of the side portions, that is, the first portion 144 and the second portion 146 may include an inclined surface having one or more inclinations.

209 과정에서 마스크 및 포토 레지스트를 제거할 수 있다.In step 209 , the mask and the photoresist may be removed.

일 실시예에 따르면, 상기 식각 공정 이후, 마스크(304) 및 포토 레지스트(302)를 제거함으로써, 도 3의 (f)와 같이, 제1 폴리머층(143-1)의 상부면의 일부(308)가 노출되며, 자성층(101)의 적어도 두 부분이 분리된 구조체가 형성될 수 있다. 상기 마스크(304) 및 포토 레지스트(302)의 제거는 추가 에칭 공정, 예를 들어, 습식 에칭을 통해 수행될 수 있다. According to an embodiment, by removing the mask 304 and the photoresist 302 after the etching process, as shown in FIG. 3(f), a portion 308 of the upper surface of the first polymer layer 143-1. ) is exposed, and a structure in which at least two portions of the magnetic layer 101 are separated may be formed. The removal of the mask 304 and the photoresist 302 may be performed through an additional etching process, for example, wet etching.

211 과정에서는 상기 에칭 공정에 따라 적어도 두 부분으로 분리된 자성층의 제2 면, 상기 적어도 두 부분으로 분리된 자성층의 측면 및 상기 자성층이 에칭되어 노출된 상기 제1 폴리머층의 일면에 제2 폴리머층을 형성할 수 있다.In step 211, a second polymer layer is formed on a second surface of the magnetic layer separated into at least two parts according to the etching process, a side surface of the magnetic layer separated into at least two parts, and one surface of the first polymer layer exposed by etching the magnetic layer. can form.

일 실시예에 따르면, 도 3의 (g)와 같이 적어도 두 부분으로 분리된 자성층(141)의 제2 면(33), 상기 적어도 두 부분으로 분리된 자성층의 측면 및 상술한 과정에 따라 노출된 제1 폴리머층(143)의 일부(308)에 제2 폴리머층(143-2)을 형성할 수 있다. 상술한 과정에 따라 식각된 자성층(141)의 부분은 상기 제2 폴리머층(143-2)에 의해 채워질 수 있으며, 상기 제2 폴리머층(143-2)의 상부면은 편평할 수 있다.According to an embodiment, the second surface 33 of the magnetic layer 141 separated into at least two parts as shown in FIG. A second polymer layer 143 - 2 may be formed on a portion 308 of the first polymer layer 143 . A portion of the magnetic layer 141 etched according to the above-described process may be filled with the second polymer layer 143 - 2 , and an upper surface of the second polymer layer 143 - 2 may be flat.

예를 들어, 상기 제2 폴리머층(143-2)의 배치는 폴리머 입자를 분사하는 스프레이 공정을 이용하거나, 또는 폴리머 입자를 포함하는 시트(sheet) 형태로 제작된 폴리머 시트를 부착하여 수행할 수 있다. 이외에도 종래의 다양한 기술을 통해 자성층(141)의 제2 면(33)에 제2 폴리머층(143-2)을 형성할 수 있다.For example, the arrangement of the second polymer layer 143-2 may be performed by using a spray process for spraying polymer particles or by attaching a polymer sheet manufactured in the form of a sheet containing polymer particles. have. In addition, the second polymer layer 143 - 2 may be formed on the second surface 33 of the magnetic layer 141 through various conventional techniques.

일 실시예에 따르면, 자성층(141), 제1 폴리머층(143-1) 및 제2 폴리머층(143-2)을 포함하는 구조체를 필름 구조체라고 할 수 있다. 또한, 상술한 제조 과정에 따르면, 상기 제1 폴리머층(143-1)의 일부 및 상기 제2 폴리머층(143-2)의 일부는 서로 부착될 수 있으며, 이에 따라, 상기 제1 폴리머층(143-1) 및 상기 제2 폴리머층(143-2)을 하나의 폴리머층이라고 할 수도 있다.According to an embodiment, a structure including the magnetic layer 141 , the first polymer layer 143 - 1 , and the second polymer layer 143 - 2 may be referred to as a film structure. In addition, according to the above-described manufacturing process, a part of the first polymer layer 143-1 and a part of the second polymer layer 143-2 may be attached to each other, and accordingly, the first polymer layer ( 143-1) and the second polymer layer 143-2 may be referred to as one polymer layer.

213 과정에서 기판 상에 배치된 반도체 칩의 보호층의 상부면에 자성층의 제2 면에 형성된 제2 폴리머층을 부착할 수 있다.In step 213 , the second polymer layer formed on the second surface of the magnetic layer may be attached to the upper surface of the passivation layer of the semiconductor chip disposed on the substrate.

일 실시예에 따르면, 도 3의 (h)와 같이 기판(110), 예를 들어, 인쇄회로기판(110) 상에 배치된 반도체 칩(120)의 보호층의 상부면(35)에 제2 폴리머층(143-2)을 부착하여, 적층 구조체(300)를 제작할 수 있다.According to one embodiment, as shown in (h) of FIG. 3 , the second on the upper surface 35 of the protective layer of the semiconductor chip 120 disposed on the substrate 110 , for example, the printed circuit board 110 . By attaching the polymer layer 143 - 2 , the laminate structure 300 may be manufactured.

예를 들어, 기판(110)의 상부에 반도체 칩(120)을 배치할 수 있다. 예를 들어, 기판(110)에 포함된 회로가 반도체 칩(120)과 전기적으로 연결될 수 있도록 접착 부재(미도시)가 이용될 수 있다. 이후, 에폭시 몰딩에 따라, 기판(110)의 상부에 배치된 반도체 칩(120)의 보호층(130)인 에폭시 몰딩 컴파운드(130)가 형성되도록 하여, 에폭시 몰딩 컴파운드(130)가 기판(110)의 상부에 배치되도록 할 수 있다. 이후, 에폭시 몰딩 컴파운드(130)의 상부면(35)에 폴리머층(143-2)을 부착하여, 상기 필름 구조체를 배치(또는 적층 또는 부착이라고도 함)할 수 있다.For example, the semiconductor chip 120 may be disposed on the substrate 110 . For example, an adhesive member (not shown) may be used so that a circuit included in the substrate 110 may be electrically connected to the semiconductor chip 120 . Then, according to the epoxy molding, the epoxy molding compound 130, which is the protective layer 130 of the semiconductor chip 120 disposed on the substrate 110, is formed, so that the epoxy molding compound 130 is formed on the substrate 110. It can be placed on top of Thereafter, by attaching the polymer layer 143-2 to the upper surface 35 of the epoxy molding compound 130, the film structure may be disposed (or laminated or attached).

215 과정에서 상술한 과정들을 통해 제작된 적층 구조체의 일부를 다이싱하여, 반도체 패키지를 제조할 수 있다.In operation 215 , a portion of the stacked structure manufactured through the above-described processes may be diced to manufacture a semiconductor package.

일 실시예에 따르면, 상술한 에칭 공정에 따라 자성층(101)이 식각되어 제거된 부분의 중앙과 대응되는, 적층 구조체(300)의 일부(37)를 기준으로, 적층 구조체(300)를 다이싱함으로써, 반도체 패키지(100)를 제조할 수 있다. 예를 들어, 상기 다이싱은, 회전하며 절단하는 기구, 예를 들어, 다이싱 블레이드에 의해 수행될 수 있다.According to an embodiment, the stacked structure 300 is diced based on a portion 37 of the stacked structure 300 , which corresponds to the center of the portion where the magnetic layer 101 is etched and removed according to the above-described etching process. By doing so, the semiconductor package 100 can be manufactured. For example, the dicing may be performed by a rotating and cutting mechanism, for example, a dicing blade.

한편, 도 3의 (g)는 필름 구조체의 일부가 생략된 형태로, 상술한 201 내지 211 과정에 따르면, 도 4 및 도 5와 같은 형태의 필름 구조체가 제조될 수 있다.On the other hand, (g) of FIG. 3 is a form in which a part of the film structure is omitted, and according to the processes 201 to 211 described above, the film structure of the form shown in FIGS. 4 and 5 may be manufactured.

도 4는 본 발명의 일 실시예에 따른 필름 구조체를 나타낸 도면이고, 도 5는 도 4의 실시예에 따른 필름 구조체의 일부 단면을 도시한 도면이다.4 is a view showing a film structure according to an embodiment of the present invention, Figure 5 is a view showing a partial cross-section of the film structure according to the embodiment of FIG.

도 4를 참조하면, 필름 구조체에 포함된 폴리머층(143)은 일부가 에칭되어 분리된 자성층(141) 각각의 주위에 형성, 즉, 자성층(141)이 외부로 노출되지 않도록 자성층(141)을 둘러싸며 형성된다고 할 수 있다. 또한, 분리된 자성층(141) 각각은 서로 지정된 거리만큼 이격되어 위치될 수 있다.4, the polymer layer 143 included in the film structure is partially etched and formed around each of the separated magnetic layers 141, that is, the magnetic layer 141 so that the magnetic layer 141 is not exposed to the outside. It can be said to be surrounded by In addition, each of the separated magnetic layers 141 may be spaced apart from each other by a specified distance.

예를 들어, 도 4와 같이, 자성층(141)의 제1 면(31)인 하부면(31)과 제2 면(33)인 상부면(33)은 편평하되, 상부면(33)의 길이가 하부면(31)의 길이보다 더 길며, 자성층(141)의 측면의 적어도 일부가 경사면을 포함하여, 상기 측면의 적어도 일부가 반도체 패키지(100)의 구성 요소들의 적층 방향에 대응하는, 내측부의 두께보다, 얇은 두께를 가질 수 있다. For example, as shown in FIG. 4 , the lower surface 31 that is the first surface 31 and the upper surface 33 that is the second surface 33 of the magnetic layer 141 are flat, but the length of the upper surface 33 . is longer than the length of the lower surface 31 , and at least a portion of the side surface of the magnetic layer 141 includes an inclined surface, so that at least a portion of the side surface corresponds to the stacking direction of the components of the semiconductor package 100 , the inner part It may have a thinner thickness than the thickness.

예를 들어, 도 5의 (a)는 도 4의 식별 번호 402 부분의 단면을 나타낸 도면으로, 도 5의 (a)를 참조하면, 자성층(141)의 측면, 즉, 식각된 부분은 한 개의 경사면(502)을 가질 수 있다. 도 5의 (b)는 도 5의 식별 번호 404 부분의 단면을 나타낸 도면으로, 도 5의 (b)를 참조하면, 자성층(141)의 측면, 즉, 식각된 부분은 복수개의 경사면(504, 506)을 가질 수 있다. 또한, 도 5를 참조하면, 자성층(141)의 어디에도 버(burr)가 발생되지 않음을 확인할 수 있다.For example, (a) of FIG. 5 is a view showing a cross-section of the identification number 402 of FIG. 4, and referring to FIG. 5 (a), the side of the magnetic layer 141, that is, the etched portion is one It may have an inclined surface 502 . 5 (b) is a view showing a cross-section of the identification number 404 of FIG. 5. Referring to FIG. 5 (b), the side surface of the magnetic layer 141, that is, the etched portion is a plurality of inclined surfaces 504, 506) may have. Also, referring to FIG. 5 , it can be seen that burrs are not generated anywhere in the magnetic layer 141 .

또한, 상술한 도 3의 실시예에 따라 제조된 반도체 패키지(100)에 포함된 자성층(141)의 형태는 식각된 측면의 적어도 일부가 기울기를 갖는 경사면을 포함하는 형태로 설명하였다. 그러나, 다른 실시예에 따르면, 반도체 패키지(100)에 포함된 자성층(141)의 형태는 다양하게 제조되도록 할 수 있다. 예를 들어, 도 6과 같은 공정을 통해, 제조된 반도체 패키지(100)에 포함된 자성층(141)의 형태에서 식각된 측면이 상부면과 하부면에 수직인 형태가 되도록 할 수 있다.In addition, the shape of the magnetic layer 141 included in the semiconductor package 100 manufactured according to the above-described embodiment of FIG. 3 has been described as a form in which at least a portion of the etched side includes an inclined surface having a slope. However, according to another embodiment, the shape of the magnetic layer 141 included in the semiconductor package 100 may be manufactured in various ways. For example, through the process shown in FIG. 6 , in the form of the magnetic layer 141 included in the manufactured semiconductor package 100 , the etched side surface may be perpendicular to the upper surface and the lower surface.

도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 도면이다. 도 7은 본 발명의 일 실시예에 따른 필름 구조체를 나타낸 도면이다.6 is a view for explaining a manufacturing process of a semiconductor package according to an embodiment of the present invention. 7 is a view showing a film structure according to an embodiment of the present invention.

도 6의 (a) 내지 도 6의 (i) 각각의 제조 과정은 도 3의 (a) 내지 도 3의 (i)와 각각 대응될 수 있으나, 도 3의 (e)와 도 6의 (e)에서의 습식 에칭 시의 에칭 시간 및 습식 에칭에 이용되는 용액의 양 중 적어도 하나의 조건이 상이하게 설정될 수 있다. 6 (a) to 6 (i) each manufacturing process may correspond to FIGS. 3 (a) to 3 (i), respectively, but FIGS. 3 (e) and 6 (e) ), at least one of an etching time during wet etching and an amount of a solution used for wet etching may be set differently.

이에 따라, 도 3의 (e)에서의 경우, 식각된 측면부들인 분리된 자성층(101) 각각의 측면부들, 즉, 제1 부분(144) 및 제2 부분(146)은 하나 이상의 기울기를 갖는 경사면을 포함하도록 하는 반면, 도 6의 (e)에서와 같이, 식각된 측면부들인 분리된 자성층(101) 각각의 측면부들, 즉 제1 부분(145) 및 제2 부분(147)은 각각 자성층(141)의 상부면과 하부면에 수직으로 형성되도록 할 수도 있다. 이에 따라, 형성된 필름 구조체는 도 6의 (g)와 같이, 측면이 수직으로 식각된 자성층(101)을 둘러싸는 형태로 폴리머층이 배치될 수 있다. 보다 상세하게는 도 7을 참조하면, 필름 구조체에 포함된 폴리머층(143)은 일부가 에칭되어 분리된 자성층(141) 각각의 주위에 형성, 즉, 자성층(141)이 외부로 노출되지 않도록 자성층(141)을 둘러싸며 형성된다고 할 수 있다. 또한, 분리된 자성층(141) 각각은 서로 지정된 거리만큼 이격되어 위치될 수 있다. 또한, 도 7을 참조하면, 자성층(141)의 제1 면(31)인 하부면(31)과 제2 면(33)인 상부면(33)은 편평하며, 상부면(33)의 길이와 하부면(31)의 길이는 서로 유사(또는 대응 또는 동일)하며, 자성층(141)의 측면은 하부면(31)과 상부면(33)에 수직일 수 있다. 따라서, 도 6의 (i)와 같은 반도체 패키지(100')가 제조될 수 있다.Accordingly, in the case of (e) of FIG. 3 , the side portions of the separated magnetic layer 101 that are the etched side portions, that is, the first portion 144 and the second portion 146 are inclined surfaces having one or more inclinations. On the other hand, as shown in (e) of FIG. 6 , the side portions of the separated magnetic layer 101 that are the etched side portions, that is, the first portion 145 and the second portion 147, are respectively the magnetic layer 141 . ) may be formed perpendicular to the upper and lower surfaces of the Accordingly, in the formed film structure, as shown in (g) of FIG. 6 , the polymer layer may be disposed in a form in which the side surrounds the vertically etched magnetic layer 101 . In more detail, referring to FIG. 7 , the polymer layer 143 included in the film structure is partially etched and formed around each of the separated magnetic layers 141 , that is, the magnetic layer 141 is not exposed to the outside. It can be said that it is formed around (141). In addition, each of the separated magnetic layers 141 may be spaced apart from each other by a specified distance. In addition, referring to FIG. 7 , the lower surface 31 that is the first surface 31 and the upper surface 33 that is the second surface 33 of the magnetic layer 141 are flat, and the length of the upper surface 33 and The length of the lower surface 31 may be similar to (or corresponding to, or equal to) each other, and the side surface of the magnetic layer 141 may be perpendicular to the lower surface 31 and the upper surface 33 . Accordingly, the semiconductor package 100 ′ as shown in (i) of FIG. 6 may be manufactured.

종래의 반도체 패키지의 제조 시 다이싱 공정에 따라 자성층에 버(burr)가 발생된 문제를 해소하여, 버-프리(burr-free) 공정을 구현할 수 있다. 또한, 제1 폴리머층(143-1) 및 제2 폴리머층(143-2)은 서로 맞닿을 수 있다. 또한, 자성층이, 기판의 접지 전극과 전기적으로 연결되는 전도성층과, 전기적으로 연결되지 않는 고립(isolation)되어 있는 형태가 되도록 할 수 있다. A burr-free process may be implemented by solving a problem in which a burr is generated in a magnetic layer according to a dicing process during the manufacturing of a conventional semiconductor package. Also, the first polymer layer 143 - 1 and the second polymer layer 143 - 2 may contact each other. In addition, the magnetic layer may be in a form in which the conductive layer is electrically connected to the ground electrode of the substrate, and the conductive layer is not electrically connected to each other.

본 발명에 첨부된 각 흐름도의 각 단계의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수도 있다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도의 각 단계에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 기록매체에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 기록매체에 저장된 인스트럭션들은 흐름도의 각 단계에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도의 각 단계에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.Combinations of each step in each flowchart attached to the present invention may be performed by computer program instructions. These computer program instructions may be embodied in a processor of a general purpose computer, special purpose computer, or other programmable data processing equipment, such that the instructions performed by the processor of the computer or other programmable data processing equipment provide the functions described in each step of the flowchart. It creates a means to do these things. These computer program instructions may also be stored in a computer-usable or computer-readable medium that may direct a computer or other programmable data processing equipment to implement a function in a particular manner, and thus the computer-usable or computer-readable medium. The instructions stored in the recording medium are also capable of producing an article of manufacture including instruction means for performing the functions described in each step of the flowchart. The computer program instructions may also be mounted on a computer or other programmable data processing equipment, such that a series of operational steps are performed on the computer or other programmable data processing equipment to create a computer-executed process to create a computer or other programmable data processing equipment. It is also possible that instructions for performing the processing equipment provide steps for performing the functions described in each step of the flowchart.

또한, 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시예들에서는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.Further, each step may represent a module, segment, or portion of code comprising one or more executable instructions for executing the specified logical function(s). It should also be noted that in some alternative embodiments it is also possible for the functions recited in the steps to occur out of order. For example, it is possible that two steps shown one after another may in fact be performed substantially simultaneously, or that the steps may sometimes be performed in the reverse order depending on the function in question.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 반도체 패키지 100': 반도체 패키지
110: 기판 120: 반도체 칩
130: 보호층 141: 자성층
143: 폴리머층100: semiconductor package 100': semiconductor package
110: substrate 120: semiconductor chip
130: protective layer 141: magnetic layer
143: polymer layer

Claims (8)

자성층의 제1 면에 제1 폴리머층을 형성하는 과정;
상기 자성층의 제2 면에 포토 레지스트를 도포하고, 상기 포토 레지스트 위에 지정된 형태의 패턴을 포함하는 마스크를 부착하여 노광 공정 및 현상 공정을 수행하는 과정;
상기 현상 공정 이후, 상기 자성층이 적어도 두 부분으로 분리되도록 에칭 공정을 수행하는 과정;
상기 에칭 공정 이후, 상기 자성층의 상기 제2 면에 도포된 상기 포토 레지스트 및 상기 포토 레지스트에 부착된 상기 마스크를 제거하는 과정; 및
상기 포토 레지스트 및 상기 마스크의 제거 이후, 상기 적어도 두 부분으로 분리된 자성층의 제2 면, 상기 적어도 두 부분으로 분리된 자성층의 측면, 및 상기 자성층이 에칭되어 노출된 상기 제1 폴리머층의 일면에 제2 폴리머층을 형성하는 과정을 포함하는,
반도체 패키지의 제조 방법.forming a first polymer layer on the first surface of the magnetic layer;
performing an exposure process and a developing process by applying a photoresist to the second surface of the magnetic layer and attaching a mask including a pattern having a specified shape on the photoresist;
after the developing process, performing an etching process to separate the magnetic layer into at least two parts;
removing the photoresist applied to the second surface of the magnetic layer and the mask attached to the photoresist after the etching process; and
After removal of the photoresist and the mask, a second side of the magnetic layer separated into at least two parts, a side surface of the magnetic layer separated into at least two parts, and one side of the first polymer layer exposed by etching the magnetic layer comprising the process of forming a second polymer layer,
A method of manufacturing a semiconductor package. 제 1항에 있어서,
상기 제2 폴리머층의 형성에 따라 제조된 필름 구조체를, 기판 상의 반도체 칩의 보호층 상부면에, 배치하는 과정, 및
상기 필름 구조체의 배치에 따라 제조된 적층 구조체의 적어도 일부를 다이싱하여 반도체 패키지를 제조하는 과정을 더 포함하는,
반도체 패키지의 제조 방법.The method of claim 1,
The process of disposing the film structure prepared according to the formation of the second polymer layer, on the upper surface of the protective layer of the semiconductor chip on the substrate, and
Further comprising the process of manufacturing a semiconductor package by dicing at least a portion of the laminated structure manufactured according to the arrangement of the film structure,
A method of manufacturing a semiconductor package. 제 2항에 있어서,
상기 필름 구조체를 배치하는 과정은,
상기 필름 구조체의 상기 제2 폴리머층을 상기 보호층의 상부면에 부착하는 과정을 포함하는,
반도체 패키지의 제조 방법.3. The method of claim 2,
The process of arranging the film structure,
Including the process of attaching the second polymer layer of the film structure to the upper surface of the protective layer,
A method of manufacturing a semiconductor package. 제 2항에 있어서,
상기 적층 구조체의 적어도 일부를 다이싱하여 반도체 패키지를 제조하는 과정은,
상기 적층 구조체의 적층 방향으로, 상기 자성층의 상기 분리된 적어도 두 부분 사이를 다이싱하는 과정을 포함하는,
반도체 패키지의 제조 방법.3. The method of claim 2,
The process of manufacturing a semiconductor package by dicing at least a portion of the stacked structure,
In the stacking direction of the stacked structure, comprising the process of dicing between the separated at least two portions of the magnetic layer,
A method of manufacturing a semiconductor package. 제 1항에 있어서,
상기 에칭 공정을 수행하는 과정은,
습식 에칭을 포함하며,
상기 습식 에칭에 기초하여, 상기 적어도 두 부분으로 분리된 자성층의 측면의 적어도 일부가 수직면 또는 경사면을 포함되도록 형성되는,
반도체 패키지의 제조 방법.The method of claim 1,
In the process of performing the etching process,
wet etching;
Based on the wet etching, at least a portion of a side surface of the magnetic layer separated into at least two parts is formed to include a vertical surface or an inclined surface,
A method of manufacturing a semiconductor package. 기판;
상기 기판의 상부에 배치된 반도체 칩;
상기 반도체 칩의 보호층;
상기 보호층의 상부면에 배치되며, 자기장 차폐 기능을 갖는 자성층; 및
상기 자성층이 외부로 노출되지 않도록 상기 자성층을 둘러싸며 형성된 폴리머층을 포함하며,
상기 자성층의 측면의 적어도 일부는, 상부면 또는 하부면에 대하여 적어도 하나의 기울기로 기울어진 경사면을 포함하는
반도체 패키지.Board;
a semiconductor chip disposed on the substrate;
a protective layer of the semiconductor chip;
a magnetic layer disposed on the upper surface of the protective layer and having a magnetic field shielding function; and
and a polymer layer formed surrounding the magnetic layer so that the magnetic layer is not exposed to the outside,
At least a portion of the side surface of the magnetic layer, including an inclined surface inclined at least one inclination with respect to the upper surface or the lower surface
semiconductor package. 제 6항에 있어서,
상기 폴리머층의 상부에 배치된 전도성층을 더 포함하는
반도체 패키지.7. The method of claim 6,
Further comprising a conductive layer disposed on the polymer layer
semiconductor package. 자성층; 및
상기 자성층이 외부로 노출되지 않도록 상기 자성층을 둘러싸며 형성된 폴리머층을 포함하며;
상기 자성층의 측면의 적어도 일부는, 상부면 또는 하부면에 대하여 적어도 하나의 기울기로 기울어진 경사면을 포함하는
필름 구조체.magnetic layer; and
a polymer layer formed surrounding the magnetic layer so that the magnetic layer is not exposed to the outside;
At least a portion of the side surface of the magnetic layer, including an inclined surface inclined at least one inclination with respect to the upper surface or the lower surface
film structure.
KR1020200056064A 2020-05-11 2020-05-11 Semiconductor package and method for manufacturing the same KR102424202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200056064A KR102424202B1 (en) 2020-05-11 2020-05-11 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056064A KR102424202B1 (en) 2020-05-11 2020-05-11 Semiconductor package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20210137781A KR20210137781A (en) 2021-11-18
KR102424202B1 true KR102424202B1 (en) 2022-07-25

Family

ID=78717344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056064A KR102424202B1 (en) 2020-05-11 2020-05-11 Semiconductor package and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR102424202B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6556452B2 (en) * 2012-10-04 2019-08-07 株式会社東芝 Magnetic sheet
WO2020085380A1 (en) * 2018-10-25 2020-04-30 株式会社村田製作所 Electronic component module and method for manufacturing electronic component module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6556452B2 (en) * 2012-10-04 2019-08-07 株式会社東芝 Magnetic sheet
WO2020085380A1 (en) * 2018-10-25 2020-04-30 株式会社村田製作所 Electronic component module and method for manufacturing electronic component module

Also Published As

Publication number Publication date
KR20210137781A (en) 2021-11-18

Similar Documents

Publication Publication Date Title
CN114156045B (en) Inductor component
JP5584011B2 (en) Manufacturing method of semiconductor package
JP4840373B2 (en) Semiconductor device and manufacturing method thereof
JP6500635B2 (en) Method of manufacturing coil component and coil component
US20190244743A1 (en) Inductor component and method of manufacturing same
JP6285617B1 (en) Integrated device package comprising a magnetic core inductor having a guard ring embedded in a package substrate
JP5547594B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
JP6740668B2 (en) Thin film inductor
US9386695B2 (en) Wiring substrate having multiple core substrates
TWI556272B (en) Electronic parts and manufacturing methods thereof
JP2016018885A (en) Inductor component and method for manufacturing the same
WO2016208305A1 (en) Method for producing coil part
JP2014123775A (en) Semiconductor package and method of manufacturing the same
CN102883521A (en) Carrier member and method for manufacturing same and method for manufacture of printed circuit board using same
KR102424202B1 (en) Semiconductor package and method for manufacturing the same
US20170287849A1 (en) Semiconductor device and method of manufacturing the same
US7640641B2 (en) Method for producing parts for passive electronic components and parts produced
JP7069739B2 (en) Coil parts and their manufacturing methods
KR102418337B1 (en) Film structure including magnetic material and method for manufacturing the same
KR102240759B1 (en) Electronic device and methods of fabricating the same
US20210297057A1 (en) Method for manufacturing electronic component module and electronic component module
CN112652445B (en) Inductor component
KR102403070B1 (en) Semiconductor package and method for manufacturing the same
KR102362040B1 (en) Shield film and semi-conductor device, and method for manufacturing the same
JP2005217221A (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant