KR102416965B1 - 전자식 착화 시스템 및 이의 제어 방법 - Google Patents

Abstract

실시 예는 전자식 착화 시스템 및 이의 제어 방법에 관한 것으로, 일 실시 예에 따른 전자식 착화 시스템은 스퀴브 소자의 우발 착화를 방지하고, 착화 전 스퀴브의 상태를 점검할 수 있다.

Description

전자식 착화 시스템 및 이의 제어 방법{Electronic ignition system and controlling method thereof}

실시 예들은 전자식 착화 시스템 및 이의 제어 방법에 관한 것으로, 더 상세하게는 착화 전원 장전 및 스퀴브 상태 점검할 수 있는 전자식 착화 시스템 및 이의 제어 방법에 관한 것이다.

종래의 전계효과 트랜지스터(FET)를 사용한 착화장치는 입력되는 전압의 상승속도(Power supply ramp rate)가 너무 높으면 전계효과 트랜지스터의 구조적 문제로 인해 존재할 수밖에 없는 기생 커패시턴스(parasitic capacitance)에 의해 순간적으로 턴온(turn-on)되는 현상이 발생한다. 이렇게 되면 예기치 않은 전류가 스퀴브에 공급되어 스퀴브를 우발 착화 시킬 수 있다.

또한, 종래의 착화 장치는 시험 전 스퀴브의 정상 여부를 확인하기 위해서는 점검자가 스퀴브 메타를 이용하여 시험체에 장착된 스퀴브의 저항을 직접 측정하여야 했다. 추진체와 탄두가 장착된, 만약 시험체가 폭발물이라면 시험체에 접근하여 이러한 작업을 수행하는 것은 매우 위험한 일이다. 또한, 이러한 방법은 시험체가 이동중일 때의 스퀴브 상태나 스퀴브 착화 신호 인가 후 스퀴브의 실제 착화 여부를 확인할 수 없다.

[선행기술문헌번호]

선행기술 1: 한국등록특허 10-0780808호

선행기술 2: 한국공개특허 2003-0050018호

실시 예들은 스퀴브 소자의 우발 착화를 방지하고, 착화 전 스퀴브의 상태를 점검할 수 있는 전자식 착화 시스템 및 이의 제어 방법을 제공하는 것이다.

상기 기술적 과제를 달성하기 위한, 일 실시 예에 따른 전자식 착화 시스템에 있어서, 착화장치에 공급되는 착화전원의 상승 시간을 지연시켜 주는 착화전원 감속회로; 상기 착화전원 감속회로에 의해 감속된 착화전원의 장전여부를 확인하는 장전 확인회로; 상기 착화전원 감속회로에 의해 감속된 장전전원을 스퀴브로 공급하는 착화전류 출력회로; 상기 스퀴브의 점검을 위해 스퀴브에 점검전류를 제공하는 스퀴브 점검전류 단속회로; 및 상기 점검전류가 상기 스퀴브에 흐르는지를 감지하는 스퀴브 상태 감지 회로를 포함한다.

상기 착화전원 감속회로는, 제1 트랜지스터와, 상기 제1 트랜지스터의 입력 소스 전극과 접지 사이에 접속된 제1 커패시터와 제1 저항, 상기 제1 트랜지스터의 출력 드레인 전극과 상기 접지 사이에 접속된 제2 커패시터를 포함하는 것을 특징으로 한다.

상기 제1 트랜지스터는 P채널 FET인 것을 특징으로 한다.

상기 장전 확인회로는, 제2 트랜지스터의 게이트 전극에 장전신호가 인가될 경우, 상기 제2 트랜지스터의 입력 소스 전극을 통해 상기 감속된 착화전원이 상기 장전 확인회로에 인가되는지 확인하고, 상기 제2 트랜지스터의 출력 드레인 전극을 통해 상기 감속된 장전전원이 상기 착화전류 출력회로에 인가되는 것을 특징으로 한다.

상기 장전 확인회로는, 상기 착화전원을 분압시키는 병렬 연결된 제2 및 제3 저항; 상기 장전전원을 분압시키는 병렬 연결된 제4 및 제5 저항; 상기 장전전원의 분압된 장전전압에 따라 턴온되는 제3 트랜지스터; 상기 제4 저항 및 상기 제3 트랜지스터의 입력 전극과 접속되고, 제1 광 다이오드 및 제4 트랜지스터를 포함하는 제1 포토커플러; 및 상기 제1 포토커플러로부터의 제1 출력 신호에 따라 상기 장전확인신호를 출력하는 제1 출력부를 포함한다.

상기 장전 확인회로는, 상기 장전전원의 분압된 장전전압이 상기 제3 트랜지스터의 게이트 전극에 인가되는 경우, 상기 착화전원의 분압된 착화전압이 상기 제1 포토커플러에 인가되어, 상기 장전확인신호를 출력하는 것을 특징으로 한다.

상기 스퀴브 점검전류 단속회로는, 스퀴브 상태확인신호가 인가되면 턴온되는 제5 트랜지스터; 상기 제5 트랜지스터가 턴온되어 소정의 전압이 인가되면 턴온되는 제2 포토커플러; 및 상기 제2 포토커플러가 턴온되는 경우, 스퀴브상태확인 전원이 인가되어 상기 스퀴브에 소정의 임계값 이하의 전류가 흐르도록 하는 스퀴브점검저항을 포함하는 것을 특징으로 한다.

상기 착화전류 출력회로는, 하이사이드 착화 신호에 따라 턴온되고, 상기 스퀴브의 일 전극에 접속되는 하이사이드 스위치; 로우사이드 착화 신호에 따라 턴온되고, 상기 스퀴브의 다른 전극에 접속되는 로우사이드 스위치를 포함하고, 상기 하이사이드 스위치 및 로우사이드 스위치가 모두 턴온되는 경우, 상기 감속된 장전전원을 상기 스퀴브에 인가하는 것을 특징으로 한다.

상기 스퀴브 상태 감지회로는, 상기 스퀴브의 다른 전극에 접속된 스퀴브상태확인저항; 상기 스퀴브상태확인저항과 접속된 제3 포토커플러; 상기 제3 포토커플러로부터의 제3 출력신호에 따라 스퀴브상태신호를 출력하는 제3 출력부를 포함하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위한, 다른 실시 예에 따른 하는 전자식 착화 시스템의 제어 방법에 있어서, 착화장치에 공급되는 착화전원의 상승 시간을 지연시켜 주는 단계; 상기 감속된 착화전원의 장전여부를 확인하는 단계; 상기 감속된 장전전원을 스퀴브로 공급하는 단계; 상기 스퀴브의 점검을 위해 스퀴브에 점검전류를 제공하는 단계; 및 상기 점검전류가 상기 스퀴브에 흐르는지를 감지하는 단계를 포함한다.

상기 기술적 과제를 달성하기 위한, 또 다른 실시 예에 따른 전자식 착화 시스템의 제어 방법에 있어서, 스퀴브상태확인신호를 인가하는 단계; 스퀴브상태신호가 정상인 경우, 장전신호를 인가하는 단계; 상기 착화전원 감속회로가 구동되는 단계; 장전전원을 제공하는 단계; 상기 장전확인신호가 정상출력되는 경우, 착화신호를 인가하는 단계; 상기 스퀴브상태확인신호를 인가하는 단계; 및 상기 스퀴브상태신호를 확인하는 단계를 포함한다.

상기 기술적 과제를 달성하기 위한, 상기 전자식 착화 시스템의 제어 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 포함한다.

실시 예에 따른 전자식 착화 시스템에서, 착화전원 감속회로는 전계효과 트랜지스터의 구조적 문제로 인해 존재할 수밖에 없는 기생 커패시턴스에 의해 스퀴브가 우발적으로 착화될 수 있는 현상을 방지할 수 있다.

또한, 장전 확인회로는 착화전원장전부의 회로 상태와 착화전원의 장전상태를 장치의 운용 전 또는 운용 중에 확인할 수 있도록 하였으며, A/D 변환기와 같은 복잡한 측정 회로를 사용하는 대신에 포토커플러를 사용하여 시스템의 소형화와 저가화가 가능하도록 한다.

또한, 스퀴브 상태 측정부는 스퀴브 상태 및 스퀴브를 연결해주는 커넥터, 배선 등의 연결 상태를 점검할 수 있으며, 포토커플러를 사용하여 회로를 단순화하였으며, 착화전원과 디지털 전원의 접지를 분리하여, 점검 중 착화 전원과 디지털 전원이 상호 간섭을 일으켜 오동작 하지 않으며, 착화전류 출력회로의 오동작에도 스퀴브 상태 측정부를 통해 큰 전류가 흐를 수 없도록 설계하여 스퀴브의 우발 착화를 막을 수 있다.

도 1은 일 실시 예에 따른 전자식 착화 시스템(100)의 개략 도이다.
도 2는 다른 실시 예에 따른 전자식 착화 시스템의 제어 방법을 설명하기 위한 흐름도이다.
도 3은 도 1에 도시된 착화전원 장전부(110)의 상세 회로도이다.
도 4는 도 1에 도시된 착화전류 출력회로(120)와 스퀴브 상태 측정부(140)의 상세 회로도이다.

본 실시 예들에서 사용되는 용어는 본 실시 예들에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 기술분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 임의로 선정된 용어도 있으며, 이 경우 해당 실시 예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 실시 예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 실시 예들의 전반에 걸친 내용을 토대로 정의되어야 한다.

실시 예들에 대한 설명에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 실시 예들에 기재된 “...부”의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.

본 실시 예들에서 사용되는 “구성된다”또는“포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.

하기 실시 예들에 대한 설명은 권리범위를 제한하는 것으로 해석되지 말아야 하며, 해당 기술분야의 당업자가 용이하게 유추할 수 있는 것은 실시 예들의 권리범위에 속하는 것으로 해석되어야 할 것이다. 이하 첨부된 도면들을 참조하면서 오로지 예시를 위한 실시 예들을 상세히 설명하기로 한다.

실시 예에 따른 전자식 착화 시스템은 착화장치에 공급되는 전압의 상승 시간을 지연시켜 기생 커패시턴스에 의해 전계효과 트랜지스터가 예기치 않게 턴온되는 현상을 방지할 수 있다. 또한 운용 전 운용절차 에서 착화전원 장전회로의 정상 여부와 스퀴브의 정상 여부를 자동으로 확인하여 운용할 수 있도록 하고 운용 중과 스퀴브의 착화 후 상태 역시 확인할 수 있다.

도 1은 일 실시 예에 따른 전자식 착화 시스템(100)의 개략 도이다.

도 1을 참조하면, 전자식 착화 시스템(100)은 착화전원 장전부(110), 착화전류출력회로(120), 스퀴브(130) 및 스퀴브 상태 측정부(140)를 포함한다. 여기서, 스퀴브(130)는 복수 개일 수 있으며, 복수 개의 스퀴브를 착화, 상태 측정을 위해, 각각의 스퀴브에 접속된 복수개의 착화전류출력회로, 복수개의 스퀴브 상태 측정부를 포함할 수 있다.

착화전원 장전부(110)는 착화전원을 인가받고, 장전신호에 따라 장전확인신호를 출력할 수 있다. 그리고, 장전전원을 착화전류출력회로(120)에 인가한다. 실시 예에서, 착화전원 장전부(110)는 전계효과 트랜지스터가 기생 커패시턴스에 의해 순간적으로 단락되는 현상을 방지하기 위한 회로와 착화전원이 필요시에만 착화장치에 장전되도록 제어하는 회로를 포함한다.

착화전류출력회로(120)는 착화신호에 따라 스퀴브에 착화전류를 인사하여 스퀴브를 착화시킨다.

스퀴브 상태 측정부(140)는 스퀴브 점검전류를 스퀴브에 흘려 스퀴브 상태를 감지하여 스퀴브 상태확인신호를 출력한다. 스퀴브 상태 측정부(140)는 스퀴브(130)에 미세한 전류를 흘려주는 스퀴브 점검전류 단속회로와 스퀴브(130)에 연결된 배선 및 스퀴브의 정상 여부를 측정하는 스퀴브 상태 감지 회로를 포함한다.

도 2는 다른 실시 예에 따른 전자식 착화 시스템의 제어 방법을 설명하기 위한 흐름도이다.

도 2를 참조하면, 단계 200에서, 스퀴브상태확인신호를 인가하여 스퀴브의 상태를 먼저 확인한다. 단계 202 내지 206에서, 스퀴브가 정상이면 장전신호를 인가하고 장전전원을 공급한다. 이때 장전전원은 착화전원 감속회로를 거치면서 전원의 상승속도가 감속된다. 단계 208 및 210에서, 장전전원을 공급하고, 장전 확인회로를 통해 장전상태를 확인한다. 단계 212에서, 장전상태가 정상이면, 착화신호를 인가하여 스퀴브를 착화시킨다. 단계 214 및 216에서, 스퀴브상태확인신호를 인가하여 스퀴브가 정상적으로 착화되었음을 확인한 후 종료한다.

도 3은 도 1에 도시된 착화전원 장전부(110)의 상세 회로도이다.

도 3을 참조하면, 착화전원 장전부(110)는 착화전원 감속회로(111)와 장전확인회로(112)를 포함한다.

착화전원 감속회로가 없는 상황에서 상승속도가 빠른 착화전원이 Q2(P-channel FET)에 입력될 경우 Q2에 내재된 기생 커패시턴스(

)는 순간적으로 도통이되고 Q2의 게이트-소스 전극 사이의 전압(

)은 다음 수학식 1과 같다.

[수학식 1]

이때,

가 임계전압(Vth)보다 작게되면, 즉

가 되면, Q2는 예기치 않게 턴온이 된다. 착화전원 입력단에 저항과 캐패시터로 구성되는 저역필터를 장착하면 이러한 현상을 방지한다. 하지만 필터의 저항이 고 용량의 착화전류를 견디기 위해서는 부피가 커지는 문제가 있어 공간 제약이 있는 소형 시스템에는 부적합한 방법이다. 또한 Q2에 공급되는 전압이 필터의 저항에 흐르는 전류량에 따라 변화하는 단점이 있다. 실시 예에서, 이러한 문제를 해결하기 위해 저항보다 부피가 작아 소형화에 유리하고, 고 전류가 흐를 때도 전압강하가 작은 장점이 있는 전계효과 트랜지스터를 저항대신에 사용한다.

P-channel 전계효과 트랜지스터의 경우

가 Vth 비해 충분히 작으면 완전히 턴온되어 출력저항이 수십 mΩ 정도로 작아진다. 정상적인 착화상황에서는

가 Vth에 비해 충분히 작게 제어되므로 착화전류가 많이 흐를 경우에도 전압 강하가 거의 없어 Q2에 손실없이 착화전원을 공급할 수 있다.

반면

가 Vth근처의 값을 갖게 되면 전계효과 트랜지스터의 출력저항은 수 Ω 정도로 커진다. 기생 커패시턴스로 인해 순간적으로 턴온되는 시점에서도

가 Vth 근처의 값을 가지므로 전계효과 트랜지스터의 출력저항은 수 Ω 정도로 커진다. 이렇게 저항이 커지는 특성을 이용하여 전계효과 트랜지스터의 출력(드레인)과 접지사이에 커패시터(C2)를 추가하게 되면 순간적으로 흐르는 전류의 차단이 가능한 RC 저역 필터를 만들 수 있다. 도 3에 도시된 것처럼, 착화전원 감속회로(111)는 전술한 전계효과 트랜지스터를 이용한 RC 저역필터로 구성되어 있다. Q1이 p-channel 전계효과 트랜지스터이고 커패시터(C2)가 전계효과 트랜지스터의 출력과 접지사이에 연결된 커패시터이다. 커패시터(C1)는 기생 커패시턴스에 의해 턴온되는 순간

의 하강시점을 지연시켜 Q1에 흐르는 전류를 감소시키는데 도움을 준다.

장전 확인회로(112)는 Q2의 게이트에 장전신호가 인가될 경우 착화전원이 Q2의 드레인에 출력되는지를 확인하는 역할을 수행한다. Q2가 턴온되면서 공급된 장전전원은 R6와 R7에 의해 분압되어 Q3를 턴온시키고 Q3가 턴온되면 착화전원의 일부가 R4를 통해 포토커플러 U1의 광 다이오드를 구동하게 되고 이는 U1의 트랜지스터를 턴온시켜 장전확인신호를 로우에서 하이로 출력하도록 한다. 포토커플러 U1은 착화전원의 접지를 디지털 회로의 접지와 분리하여 두 개의 전원이 상호 영향을 미치는 것을 차단하는 역할도 수행한다. 또한 A/D 변환 회로와 같은 복잡한 회로가 없으므로 회로가 단순해져 소형, 저가화에 유리하고 장전결과를 실시간으로 확인이 가능한 장점이 있다.

실시 예에서는, 포토커플러(U1)를 사용하지만, 이에 한정되지 않고, 솔리드 스테이트 계전기(SSR)를 구동시켜 장전확인 신호를 출력할 수 있음은 물론이다.

도 4는 도 1에 도시된 착화전류 출력회로(120)와 스퀴브 상태 측정부(140)의 상세 회로도이다.

도 4를 참조하면, 착화전류 출력회로(120), 스퀴브(130), 스퀴브 상태측정부(140)가 도시되어 있다. 스퀴브 상태 측정부(140)는 스퀴브 점검전류 단속회로(141)와 스퀴브 상태 감지회로(142)를 포함한다.

착화전류 출력회로(120)는 하이사이드 착화 신호에 따라 턴온되고, 상기 스퀴브의 일 전극에 접속되는 하이사이드 스위치(회로), 로우사이드 착화 신호에 따라 턴온되고, 스퀴브의 다른 전극에 접속되는 로우사이드 스위치(회로)를 포함한다. 착화전류 출력회로(120)는 하이사이드 스위치 및 로우사이드 스위치가 모두 턴온되는 경우, 도 3에 도시된 착화전원 장전부를 통해 감속된 장전전원을 스퀴브(130)에 인가한다.

스퀴브 점검전류 단속회로(141)는 트랜지스터(Q1), 포토커플러(U1), 저항소자들(R1 내지 R4)를 포함하고, 스퀴브 상태감지회로(142)는 포토커플러(U2), 저항 소자들(R5 및 R6) 및 인버터를 포함한다.

스퀴브상태확인신호가 인가되면 Q1이 턴온되고 R1을 통해 U1의 광 다이오드로 전류가 흘러 트랜지스터를 턴온시킨다. 이때 스퀴브상태확인전원은 R3와 스퀴브, R6를 거쳐 U2의 광 다이오드를 구동하게 되고 이는 U2의 트랜지스터를 턴온시켜 스퀴브상태가 정상임을 출력하도록 한다. 만약 스퀴브나 스퀴브를 연결하는 커넥터와 배선에 이상이 있다면 스퀴브상태확인전원은 U2의 광 다이오드까지 흐를 수 없으므로 스퀴브상태신호는 스퀴브 계통에 이상이 있음을 출력하게 된다.

점검전류는 스퀴브를 착화시킬 수 없도록 충분히 작아야 하며 R3에서 이러한 역할을 수행한다. R3는 고장을 대비하여 2개 이상의 저항으로 분할하여 사용할 수 있다. R6는 착화전류 출력회로에 착화신호가 인가되어 스퀴브에 정상적인 착화전류가 흐를 때 U2로 흐르는 전류의 양을 제한하여 광 다이오드를 보호하는 역할을 수행 할 뿐만 아니라 하이사이드 회로의 오동작으로 스퀴브에 착화전원이 공급될 경우 U2의 광 다이오드를 통해 큰 전류가 흐르지 못하도록 하여 오 착화를 방지한다.

실시 예에 따른 스퀴브 점검전류 단속회로는 포토커플러 또는 솔리드 스테이트 계전기로 구성할 수 있으며, 광 다이오드를 발광시키기 위해 소요되는 전류를 제어하는 회로와, 광 다이오드의 발광을 감지하여 포토트랜지스터가 스퀴브를 착화시킬 수 없는 충분히 작은 전류를 흘릴 수 있도록 제어한다.

실시 예에 따른 스퀴브 상태 감지 회로는 스퀴브에 착화전류가 흐를 때 포토커플러 또는 솔리드 스테이트 계전기의 광 다이오드로 흐르는 전류의 양을 제한하여 광 다이오드를 보호하는 역할과 더불어 착화전류 출력회로의 High Side 회로가 오동작함으로 인해 스퀴브에 착화전원이 공급될 경우, 포토커플러 또는 솔리드 스테이트 계전기의 광 다이오드를 통해 큰 전류가 흘러 스퀴브가 우발 착화되는 것을 방지할 수 있다.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형 가능하다. 그러므로 본 발명의 범위는 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

본 발명의 일 실시 예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행 가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스 될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비 분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비 분리형 매체를 모두 포함한다. 통신 매체는 전형적으로 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파와 같은 변조된 데이터 신호의 기타 데이터, 또는 기타 전송 메커니즘을 포함하며, 임의의 정보 전달 매체를 포함한다.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (12)

1. 전자식 착화 시스템에 있어서,
   착화장치에 공급되는 착화전원의 상승 시간을 지연시켜 주는 착화전원 감속회로;
   상기 착화전원 감속회로에 의해 감속된 착화전원의 장전여부를 확인하는 장전 확인회로;
   상기 착화전원 감속회로에 의해 감속된 장전전원을 스퀴브로 공급하는 착화전류 출력회로;
   상기 스퀴브의 점검을 위해 스퀴브에 점검전류를 제공하는 스퀴브 점검전류 단속회로; 및
   상기 점검전류가 상기 스퀴브에 흐르는지를 감지하는 스퀴브 상태 감지 회로를 포함하고,
   상기 착화전원 감속회로는,
   제1 트랜지스터와, 상기 제1 트랜지스터의 입력 소스 전극과 접지 사이에 접속된 제1 커패시터와 제1 저항, 상기 제1 트랜지스터의 출력 드레인 전극과 상기 접지 사이에 접속된 제2 커패시터를 포함하는 것을 특징으로 하는 전자식 착화 시스템.
2. 삭제
3. 제 1 항에 있어서,
   상기 제1 트랜지스터는 P채널 FET인 것을 특징으로 하는 전자식 착화 시스템.
4. 제 1 항에 있어서,
   상기 장전 확인회로는,
   제2 트랜지스터의 게이트 전극에 장전신호가 인가될 경우, 상기 제2 트랜지스터의 입력 소스 전극을 통해 상기 감속된 착화전원이 상기 장전 확인회로에 인가되는지 확인하고,
   상기 제2 트랜지스터의 출력 드레인 전극을 통해 상기 감속된 장전전원이 상기 착화전류 출력회로에 인가되는 것을 특징으로 하는 전자식 착화 시스템.
5. 제 4 항에 있어서,
   상기 장전 확인회로는,
   상기 착화전원을 분압시키는 병렬 연결된 제2 및 제3 저항;
   상기 장전전원을 분압시키는 병렬 연결된 제4 및 제5 저항;
   상기 장전전원의 분압된 장전전압에 따라 턴온되는 제3 트랜지스터;
   상기 제4 저항 및 상기 제3 트랜지스터의 입력 전극과 접속되고, 제1 광 다이오드 및 제4 트랜지스터를 포함하는 제1 포토커플러; 및
   상기 제1 포토커플러로부터의 제1 출력 신호에 따라 상기 장전확인신호를 출력하는 제1 출력부를 포함하는 전자식 착화 시스템.
6. 제 5 항에 있어서,
   상기 장전 확인회로는,
   상기 장전전원의 분압된 장전전압이 상기 제3 트랜지스터의 게이트 전극에 인가되는 경우, 상기 착화전원의 분압된 착화전압이 상기 제1 포토커플러에 인가되어, 상기 장전확인신호를 출력하는 것을 특징으로 하는 전자식 착화 시스템.
7. 제 1 항에 있어서,
   상기 스퀴브 점검전류 단속회로는,
   스퀴브 상태확인신호가 인가되면 턴온되는 제5 트랜지스터;
   상기 제5 트랜지스터가 턴온되어 소정의 전압이 인가되면 턴온되는 제2 포토커플러; 및
   상기 제2 포토커플러가 턴온되는 경우, 스퀴브상태확인 전원이 인가되어 상기 스퀴브에 소정의 임계값 이하의 전류가 흐르도록 하는 스퀴브점검저항을 포함하는 것을 특징으로 하는 전자식 착화 시스템.
8. 제 7 항에 있어서,
   상기 착화전류 출력회로는,
   하이사이드 착화 신호에 따라 턴온되고, 상기 스퀴브의 일 전극에 접속되는 하이사이드 스위치;
   로우사이드 착화 신호에 따라 턴온되고, 상기 스퀴브의 다른 전극에 접속되는 로우사이드 스위치를 포함하고,
   상기 하이사이드 스위치 및 로우사이드 스위치가 모두 턴온되는 경우, 상기 감속된 장전전원을 상기 스퀴브에 인가하는 것을 특징으로 하는 전자식 착화 시스템.
9. 제 8 항에 있어서,
   상기 스퀴브 상태 감지회로는,
   상기 스퀴브의 다른 전극에 접속된 스퀴브상태확인저항;
   상기 스퀴브상태확인저항과 접속된 제3 포토커플러;
   상기 제3 포토커플러로부터의 제3 출력신호에 따라 스퀴브상태신호를 출력하는 제3 출력부를 포함하는 것을 특징으로 하는 전자식 착화 시스템.
10. 전자식 착화 시스템의 제어 방법에 있어서,
    착화장치에 공급되는 착화전원의 상승 시간을 지연시켜 주는 단계;
    상기 감속된 착화전원의 장전여부를 확인하는 단계;
    상기 감속된 장전전원을 스퀴브로 공급하는 단계;
    상기 스퀴브의 점검을 위해 스퀴브에 점검전류를 제공하는 단계; 및
    상기 점검전류가 상기 스퀴브에 흐르는지를 감지하는 단계를 포함하고,
    상기 상승 시간을 지연시켜 주는 착화전원 감속회로는,
    제1 트랜지스터와, 상기 제1 트랜지스터의 입력 소스 전극과 접지 사이에 접속된 제1 커패시터와 제1 저항, 상기 제1 트랜지스터의 출력 드레인 전극과 상기 접지 사이에 접속된 제2 커패시터를 포함하는 것을 특징으로 하는 전자식 착화 시스템의 제어 방법.
11. 제 1 항에 따른 전자식 착화 시스템의 제어 방법에 있어서,
    스퀴브상태확인신호를 인가하는 단계;
    스퀴브상태신호가 정상인 경우, 장전신호를 인가하는 단계;
    상기 착화전원 감속회로가 구동되는 단계;
    장전전원을 제공하는 단계;
    상기 장전확인신호가 정상출력되는 경우, 착화신호를 인가하는 단계;
    상기 스퀴브상태확인신호를 인가하는 단계; 및
    상기 스퀴브상태신호를 확인하는 단계를 포함하는 전자식 착화 시스템의 제어 방법.
12. 제 10 항 또는 제 11 항에 따른 전자식 착화 시스템의 제어 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.
    

Images