KR102414833B1 - Multilayer ceramic electronic component - Google Patents

Multilayer ceramic electronic component Download PDF

Info

Publication number
KR102414833B1
KR102414833B1 KR1020200043758A KR20200043758A KR102414833B1 KR 102414833 B1 KR102414833 B1 KR 102414833B1 KR 1020200043758 A KR1020200043758 A KR 1020200043758A KR 20200043758 A KR20200043758 A KR 20200043758A KR 102414833 B1 KR102414833 B1 KR 102414833B1
Authority
KR
South Korea
Prior art keywords
ceramic body
plating layer
nickel plating
layers
internal electrodes
Prior art date
Application number
KR1020200043758A
Other languages
Korean (ko)
Other versions
KR20200043323A (en
Inventor
박경일
배범철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180105914A external-priority patent/KR102101704B1/en
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200043758A priority Critical patent/KR102414833B1/en
Publication of KR20200043323A publication Critical patent/KR20200043323A/en
Application granted granted Critical
Publication of KR102414833B1 publication Critical patent/KR102414833B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 유전체층을 사이에 두고 일 측면과 타 측면으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 세라믹 바디의 제1 및 제2 외측에 각각 배치된 제1 및 제2 외부전극; 을 포함하며, 제1 외부전극은 제1 주석 도금층을 포함하고, 세라믹 바디의 제1 외측과 제1 주석 도금층의 사이에 배치되고 치밀도가 89% 이상 93% 이하인 제1 니켈 도금층을 포함하고, 제2 외부전극은 제2 주석 도금층을 포함하고, 세라믹 바디의 제2 외측과 제2 주석 도금층의 사이에 배치되고 치밀도가 89% 이상 93% 이하인 제2 니켈 도금층을 포함한다.According to an embodiment of the present invention, a multilayer ceramic electronic component includes: a ceramic body including first and second internal electrodes stacked so as to be alternately exposed to one side and the other with a dielectric layer interposed therebetween; and first and second external electrodes respectively disposed on the first and second outer sides of the ceramic body to be connected to corresponding internal electrodes among the first and second internal electrodes; wherein the first external electrode includes a first tin plating layer and is disposed between the first outer side of the ceramic body and the first tin plating layer and includes a first nickel plating layer having a density of 89% or more and 93% or less, The second external electrode includes a second tin plating layer, and a second nickel plating layer disposed between the second outer side of the ceramic body and the second tin plating layer and having a density of 89% or more and 93% or less.

Description

적층 세라믹 전자부품 {Multilayer ceramic electronic component}Multilayer ceramic electronic component

본 발명은 적층 세라믹 전자부품에 관한 것이다.The present invention relates to a multilayer ceramic electronic component.

적층 세라믹 전자부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 IT부품으로서 널리 사용되고 있으며, 고신뢰성, 고강도 특성을 가져서 전장부품으로서도 널리 사용되고 있다.Multilayer ceramic electronic components are widely used as IT parts for computers, PDA's, mobile phones, etc. due to their small size, high capacity, and easy mounting.

적층 세라믹 전자부품에 포함된 외부전극은 적층 세라믹 전자부품의 외부로 노출되는 전극이므로 신뢰성, 강도에 큰 영향을 줄 수 있다.Since the external electrode included in the multilayer ceramic electronic component is an electrode exposed to the outside of the multilayer ceramic electronic component, reliability and strength may be greatly affected.

일본 특허제4147657호Japanese Patent No. 4147657 대한민국 공개특허공보 제10-2009-0102120호Republic of Korea Patent Publication No. 10-2009-0102120

본 발명은 외부전극에 포함된 니켈 도금층의 치밀도가 최적화되어 외부전극 신뢰성과 실장 신뢰성이 개선된 적층 세라믹 전자부품을 제공하는 것이다.An object of the present invention is to provide a multilayer ceramic electronic component having improved external electrode reliability and mounting reliability by optimizing the density of a nickel plating layer included in an external electrode.

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 상기 유전체층을 사이에 두고 일 측면과 타 측면으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 각각 배치된 제1 및 제2 외부전극; 을 포함하며, 상기 제1 외부전극은 제1 주석 도금층을 포함하고, 상기 세라믹 바디의 제1 외측과 상기 제1 주석 도금층의 사이에 배치되고 치밀도가 89% 이상 93% 이하인 제1 니켈 도금층을 포함하고, 상기 제2 외부전극은 제2 주석 도금층을 포함하고, 상기 세라믹 바디의 제2 외측과 상기 제2 주석 도금층의 사이에 배치되고 치밀도가 89% 이상 93% 이하인 제2 니켈 도금층을 포함한다.According to an embodiment of the present invention, a multilayer ceramic electronic component includes: a ceramic body including a dielectric layer and first and second internal electrodes stacked to be alternately exposed to one side and the other with the dielectric layer interposed therebetween; and first and second external electrodes respectively disposed on the first and second outer sides of the ceramic body to be connected to corresponding internal electrodes among the first and second internal electrodes; wherein the first external electrode includes a first tin plating layer, and a first nickel plating layer disposed between the first outer side of the ceramic body and the first tin plating layer and having a density of 89% or more and 93% or less. wherein the second external electrode includes a second tin plating layer, and a second nickel plating layer disposed between the second outer side of the ceramic body and the second tin plating layer and having a density of 89% or more and 93% or less do.

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 외부전극에 포함된 니켈 도금층의 치밀도의 최적화에 따라 개선된 외부전극 신뢰성과 개선된 실장 신뢰성을 가질 수 있다.The multilayer ceramic electronic component according to an embodiment of the present invention may have improved external electrode reliability and improved mounting reliability by optimizing the density of the nickel plating layer included in the external electrode.

도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품을 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 S 영역 확대도이다.
도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 실장형태를 예시한 사시도이다.
도 5a는 니켈 치밀도가 99%인 니켈 도금층을 예시한 SEM 도면이다.
도 5b는 니켈 치밀도가 95%인 니켈 도금층을 예시한 SEM 도면이다.
도 5c는 니켈 치밀도가 92%인 니켈 도금층을 예시한 SEM 도면이다.
도 5d는 니켈 치밀도가 81%인 니켈 도금층을 예시한 SEM 도면이다.
도 5e는 니켈 치밀도가 99%인 니켈 도금층이 부풀어오른 형태를 예시한 SEM 도면이다.
도 5f는 니켈 치밀도가 92%인 니켈 도금층이 부풀어오르지 않은 형태를 예시한 SEM 도면이다.
도 5g는 니켈 치밀도가 95%인 니켈 도금층의 실장 양호 상태를 예시한 도면이다.
도 5h는 니켈 치밀도가 81%인 니켈 도금층의 실장 불량 상태를 예시한 도면이다.1 is a perspective view illustrating a multilayer ceramic electronic component according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA′ of FIG. 1 .
FIG. 3 is an enlarged view of region S of FIG. 2 .
4 is a perspective view illustrating a mounting form of a multilayer ceramic electronic component according to an embodiment of the present invention.
5A is an SEM diagram illustrating a nickel plating layer having a nickel density of 99%.
5B is an SEM diagram illustrating a nickel plating layer having a nickel density of 95%.
5C is an SEM diagram illustrating a nickel plating layer having a nickel density of 92%.
5D is an SEM diagram illustrating a nickel plating layer having a nickel density of 81%.
FIG. 5e is an SEM diagram illustrating a form in which a nickel plating layer having a nickel density of 99% is inflated.
5f is an SEM diagram illustrating a form in which the nickel plating layer having a nickel density of 92% does not swell.
5G is a view illustrating a good mounting state of a nickel plating layer having a nickel density of 95%.
5H is a diagram illustrating a poor mounting state of a nickel plating layer having a nickel density of 81%.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and the thickness is enlarged to clearly express various layers and regions, and components having the same function within the scope of the same idea are referred to as the same. It is explained using symbols.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain element, it means that other elements may be further included, rather than excluding other elements, unless otherwise stated.

본 발명의 실시형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.When the direction of the cube is defined in order to clearly describe the embodiments of the present invention, L, W, and T indicated in the drawings indicate a longitudinal direction, a width direction, and a thickness direction, respectively. Here, the thickness direction may be used as the same concept as the stacking direction in which the dielectric layers are stacked.

이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.Hereinafter, a multilayer ceramic electronic component according to an exemplary embodiment of the present invention will be described, and in particular, a multilayer ceramic capacitor will be described, but the present invention is not limited thereto.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이며, 도 2는 도 1의 A-A' 단면도이고, 도 3은 도 2의 S 영역 확대도이다.1 is a perspective view illustrating a multilayer ceramic electronic component according to an exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line A-A' of FIG. 1 , and FIG. 3 is an enlarged view of region S of FIG. 2 .

도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은, 세라믹 바디(110) 및 제1 및 제2 외부전극(131, 132)을 포함한다.1 to 3 , a multilayer ceramic electronic component 100 according to an embodiment of the present invention includes a ceramic body 110 and first and second external electrodes 131 and 132 .

세라믹 바디(110)는 길이 방향(L)의 양 측면, 폭 방향(W)의 양 측면 및 두께 방향(T)의 양 측면을 갖는 육면체로 형성될 수 있다. 이러한 세라믹 바디(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성하여 형성되며, 이러한 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수(1개 이상)가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.The ceramic body 110 may be formed as a hexahedron having both sides in the length direction L, both sides in the width direction W, and both sides in the thickness direction T. The ceramic body 110 is formed by laminating a plurality of dielectric layers 111 in the thickness direction (T) and then firing, and the shape and size of the ceramic body 110 and the number of stacked dielectric layers 111 (one or more). ) is not limited to that shown in this embodiment.

세라믹 바디(110)에 배치된 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.The plurality of dielectric layers 111 disposed on the ceramic body 110 are in a sintered state, and the boundary between the adjacent dielectric layers 111 may be integrated to the extent that it is difficult to check without using a scanning electron microscope (SEM). can

예를 들어, 세라믹 바디(110)는 육면체에서 8개 꼭지점이 둥근 형태를 가질 수 있다. 이에 따라, 세라믹 바디(110)의 내구성, 신뢰성은 향상될 수 있으며, 상기 꼭지점에서의 제1 및 제2 외부전극(131, 132)의 구조적 신뢰성을 향상시킬 수 있다.For example, the ceramic body 110 may have a shape in which eight vertices are rounded in a hexahedron. Accordingly, durability and reliability of the ceramic body 110 may be improved, and structural reliability of the first and second external electrodes 131 and 132 at the vertices may be improved.

유전체층(111)은 그 두께를 적층 세라믹 전자부품(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 세라믹 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.The thickness of the dielectric layer 111 may be arbitrarily changed according to the capacitance design of the multilayer ceramic electronic component 100 , and a ceramic powder having a high dielectric constant, for example, barium titanate (BaTiO 3 ) based or strontium titanate (SrTiO 3 ) based It may include a powder, but the present invention is not limited thereto. In addition, various ceramic additives, organic solvents, plasticizers, binders, dispersants, and the like may be added to the ceramic powder according to the purpose of the present invention.

유전체층(111) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다.The average particle diameter of the ceramic powder used to form the dielectric layer 111 is not particularly limited and may be adjusted to achieve the object of the present invention, but may be adjusted to, for example, 400 nm or less.

예를 들어, 유전체층(111)은 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되지 않는다.For example, the dielectric layer 111 may be formed by providing a plurality of ceramic sheets by applying and drying a slurry formed including a powder such as barium titanate (BaTiO 3 ) on a carrier film. The ceramic sheet may be formed by preparing a slurry by mixing ceramic powder, a binder, and a solvent, and preparing the slurry in a sheet shape having a thickness of several μm by a doctor blade method, but is not limited thereto.

제1 및 제2 내부전극(121, 122)은 각각 서로 다른 극성을 갖는 적어도 하나의 제1 내부전극(121)과 적어도 하나의 제2 내부전극(122)으로 구성될 수 있으며, 세라믹 바디(110)의 두께 방향(T)으로 적층되는 복수의 유전체층(111)을 사이에 두고 소정의 두께로 형성될 수 있다.The first and second internal electrodes 121 and 122 may include at least one first internal electrode 121 and at least one second internal electrode 122 having different polarities, respectively, and may include a ceramic body 110 . ) may be formed to a predetermined thickness with a plurality of dielectric layers 111 stacked in the thickness direction T therebetween.

상기 제1 내부전극(121)과 제2 내부전극(122)은 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 세라믹 바디(110)의 길이 방향(L)의 일 측면과 타 측면으로 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.One side of the first internal electrode 121 and the second internal electrode 122 in the longitudinal direction L of the ceramic body 110 is printed along the stacking direction of the dielectric layer 111 by printing a conductive paste including a conductive metal. It may be formed to be alternately exposed to the other side and may be electrically insulated from each other by the dielectric layer 111 disposed in the middle.

즉, 제1 및 제2 내부 전극(121, 122)은 세라믹 바디(110)의 길이 방향 양 측면으로 번갈아 노출되는 부분을 통해 세라믹 바디(110)의 길이 방향(L)의 양 측면에 형성된 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.That is, the first and second internal electrodes 121 and 122 are first formed on both side surfaces of the ceramic body 110 in the longitudinal direction L through portions alternately exposed to both sides of the ceramic body 110 in the longitudinal direction. and the second external electrodes 131 and 132 , respectively.

예를 들어, 제1 및 제2 내부전극(121, 122)은 입자 평균 크기가 0.1 내지 0.2 ㎛이고 40 내지 50 중량%의 도전성 금속 분말을 포함하는 내부전극용 도전성 페이스트에 의해 형성될 수 있으나, 이에 한정되지 않는다.For example, the first and second internal electrodes 121 and 122 may be formed of a conductive paste for internal electrodes having an average particle size of 0.1 to 0.2 μm and containing 40 to 50% by weight of conductive metal powder, However, the present invention is not limited thereto.

상기 세라믹 시트 상에 상기 내부전극용 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부전극 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 상기 내부 전극 패턴이 인쇄된 세라믹 시트를 200 내지 300층 적층하고, 압착, 소성하여 세라믹 바디(110)를 제작할 수 있다. The internal electrode pattern may be formed by applying the conductive paste for internal electrodes on the ceramic sheet by a printing method or the like. The method for printing the conductive paste may use a screen printing method or a gravure printing method, but the present invention is not limited thereto. The ceramic body 110 may be manufactured by laminating 200 to 300 layers of the ceramic sheet on which the internal electrode pattern is printed, pressing and firing.

따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.Accordingly, when a voltage is applied to the first and second external electrodes 131 and 132 , electric charges are accumulated between the first and second internal electrodes 121 and 122 facing each other, and in this case, the electrostatic charge of the multilayer ceramic capacitor 100 . The capacitance is proportional to the area of the overlapping regions of the first and second internal electrodes 121 and 122 .

즉, 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적이 극대화될 경우 동일 사이즈의 커패시터라도 정전 용량은 극대화될 수 있다.That is, when the area of the overlapping regions of the first and second internal electrodes 121 and 122 is maximized, the capacitance may be maximized even for capacitors of the same size.

이러한 제1 및 제2 내부 전극(121, 122)의 폭은 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 바디(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The widths of the first and second internal electrodes 121 and 122 may be determined depending on the use, for example, in consideration of the size of the ceramic body 110, may be determined to be in the range of 0.2 to 1.0 μm, according to the present invention. This is not limited thereto.

유전체층(111)의 두께는 제1 및 제2 내부 전극(121, 122) 사이의 간격에 대응되므로, 적층 세라믹 전자부품(100)의 정전 용량은 유전체층(111)의 두께가 짧을수록 클 수 있다.Since the thickness of the dielectric layer 111 corresponds to the gap between the first and second internal electrodes 121 and 122 , the capacitance of the multilayer ceramic electronic component 100 may increase as the thickness of the dielectric layer 111 decreases.

세라믹 바디(110)의 내전압 특성은 제1 및 제2 내부 전극(121, 122)의 간격이 길수록 향상될 수 있다.The withstand voltage characteristic of the ceramic body 110 may be improved as the distance between the first and second internal electrodes 121 and 122 increases.

만약 적층 세라믹 전자부품(100)이 전장부품과 같이 높은 내전압 특성이 요구될 경우, 적층 세라믹 전자부품(100)은 유전체층(111)의 평균두께가 제1 및 제2 내부전극(121, 122)의 평균두께의 2배를 초과하도록 설계될 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 높은 내전압 특성을 가져서 전장부품으로 사용될 수 있다.If the multilayer ceramic electronic component 100 requires high withstand voltage characteristics like an electronic component, in the multilayer ceramic electronic component 100 , the average thickness of the dielectric layer 111 is that of the first and second internal electrodes 121 and 122 . It can be designed to exceed twice the average thickness. Accordingly, the multilayer ceramic electronic component 100 may have a high withstand voltage characteristic and may be used as an electrical component.

한편, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.Meanwhile, the conductive metal included in the conductive paste forming the first and second internal electrodes 121 and 122 is nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), lead (Pb), or Platinum (Pt) or the like may be used alone or an alloy thereof, but the present invention is not limited thereto.

제1 및 제2 외부전극(131, 132)은 각각 제1 및 제2 내부전극(121, 122)에 연결되도록 세라믹 바디(110)의 외측에 배치될 수 있으며, 제1 및 제2 내부전극(121, 122)과 기판 사이를 전기적으로 연결시키도록 구성될 수 있다.The first and second external electrodes 131 and 132 may be disposed outside the ceramic body 110 to be connected to the first and second internal electrodes 121 and 122, respectively, and the first and second internal electrodes ( 121, 122) and the substrate may be configured to electrically connect.

제1 및 제2 외부전극(131, 132) 각각은 구조적 신뢰성, 기판실장 용이성, 외부에 대한 내구도, 내열성, 등가직렬저항값(Equivalent Series Resistance, ESR) 중 적어도 일부를 위해 제1 및 제2 니켈 도금층(131c, 132c)을 포함한다.Each of the first and second external electrodes 131 and 132 is formed of first and second nickel for at least a portion of structural reliability, board mounting ease, external durability, heat resistance, and Equivalent Series Resistance (ESR). and plating layers 131c and 132c.

제1 및 제2 니켈 도금층(131c, 132c)은 스퍼터 또는 전해 도금(Electric Deposition)같이 도금액, 수소 가스, 수분이 동반되는 공정에 따라 형성될 수 있다. 이에 따라, 수소 가스, 수분은 제1 및 제2 외부전극(131, 132)에서 제1 및 제2 니켈 도금층(131c, 132c)의 내측 영역으로 침투할 수 있다.The first and second nickel plating layers 131c and 132c may be formed according to a process in which a plating solution, hydrogen gas, and moisture are accompanied, such as sputtering or electroplating (Electric Deposition). Accordingly, hydrogen gas and moisture may penetrate from the first and second external electrodes 131 and 132 to inner regions of the first and second nickel plating layers 131c and 132c.

만약 제1 및 제2 니켈 도금층(131c, 132c)의 니켈 치밀도가 높을 경우, 제1 및 제2 니켈 도금층(131c, 132c)의 내측 영역으로 침투한 수소 가스, 수분은 제1 및 제2 니켈 도금층(131c, 132c)의 높은 니켈 치밀도로 인해 제1 및 제2 외부전극(131, 132)의 외부로 나가지 못할 수 있다. 제1 및 제2 외부전극(131, 132)의 외부로 나가지 못한 수소 가스, 수분은 후에 팽창하여 제1 및 제2 외부전극(131, 132)의 구조적 신뢰성을 저하시킬 수 있다.If the nickel density of the first and second nickel plating layers 131c and 132c is high, hydrogen gas and moisture penetrating into the inner regions of the first and second nickel plating layers 131c and 132c are the first and second nickel Due to the high nickel density of the plating layers 131c and 132c, the first and second external electrodes 131 and 132 may not be able to go out. Hydrogen gas and moisture, which have not been able to exit the first and second external electrodes 131 and 132 , expand later, and may deteriorate structural reliability of the first and second external electrodes 131 and 132 .

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 제1 및 제2 외부전극(131, 132)의 수소 가스, 수분이 외부로 나갈 수 있을 정도의 니켈 치밀도를 가지는 제1 및 제2 니켈 도금층(131c, 132c)을 포함함으로써, 수소 가스, 수분에 따라 후에 부풀어오르는 것을 방지할 수 있으며, 구조적 신뢰성을 향상시킬 수 있다.The multilayer ceramic electronic component 100 according to an embodiment of the present invention includes the first and second external electrodes 131 and 132 having a nickel density sufficient to allow hydrogen gas and moisture to escape to the outside. 2 By including the nickel plating layers 131c and 132c, it is possible to prevent swelling after hydrogen gas and moisture, and structural reliability can be improved.

하기의 표 1은 제1 및 제2 니켈 도금층(131c, 132c)의 니켈 치밀도에 따른 외부전극 부풀어오름 불량율을 나타낸다.Table 1 below shows the defective rate of swelling of the external electrode according to the nickel density of the first and second nickel plating layers 131c and 132c.

Figure 112020037281401-pat00001
Figure 112020037281401-pat00001

표 1을 참조하면, 제1 및 제2 니켈 도금층(131c, 132c)의 니켈 치밀도가 93% 이하일 경우, 제1 및 제2 니켈 도금층(131c, 132c)은 외부전극 부풀어오름 불량을 방지할 수 있다.Referring to Table 1, when the nickel density of the first and second nickel plating layers 131c and 132c is 93% or less, the first and second nickel plating layers 131c and 132c may prevent external electrode swelling. have.

한편, 제1 및 제2 니켈 도금층(131c, 132c)의 니켈 치밀도가 너무 낮을 경우, 제1 및 제2 니켈 도금층(131c, 132c)은 실장시의 불량(예: 솔더연결 끊김)을 유발할 수 있다.On the other hand, if the nickel density of the first and second nickel plating layers 131c and 132c is too low, the first and second nickel plating layers 131c and 132c may cause defects (eg, solder connection break) during mounting. have.

표 1을 참조하면, 제1 및 제2 니켈 도금층(131c, 132c)의 니켈 치밀도가 89% 이상일 경우, 제1 및 제2 니켈 도금층(131c, 132c)은 실장시의 납땜 불량을 방지할 수 있다.Referring to Table 1, when the nickel density of the first and second nickel plating layers 131c and 132c is 89% or more, soldering failure of the first and second nickel plating layers 131c and 132c can be prevented during mounting. have.

따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 니켈 치밀도가 89% 이상 93% 이하인 제1 및 제2 니켈 도금층을 포함함으로써, 외부전극 부풀어오름 불량과 실장시의 불량을 모두 방지할 수 있다.Therefore, the multilayer ceramic electronic component 100 according to an embodiment of the present invention includes the first and second nickel plating layers having a nickel density of 89% or more and 93% or less, thereby reducing external electrode swelling and mounting defects. all can be prevented.

한편, 제1 및 제2 외부전극(131, 132) 각각은 각각 제1 및 제2 내부전극(121, 122)과 제1 및 제2 니켈 도금층(131c, 132c)의 사이에 배치되고 적어도 일부분이 세라믹 바디(110)의 외측에 접촉하는 제1 및 제2 베이스 전극층(131a, 132a)을 더 포함할 수 있다.Meanwhile, each of the first and second external electrodes 131 and 132 is disposed between the first and second internal electrodes 121 and 122 and the first and second nickel plating layers 131c and 132c, respectively, and at least a portion thereof is First and second base electrode layers 131a and 132a contacting the outside of the ceramic body 110 may be further included.

제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 니켈 도금층(131c, 132c)에 비해 상대적으로 제1 및 제2 내부전극(121, 122)에 쉽게 결합될 수 있으므로, 제1 및 제2 내부전극(121, 122)에 대한 접촉저항을 줄일 수 있다.Since the first and second base electrode layers 131a and 132a can be easily coupled to the first and second internal electrodes 121 and 122 compared to the first and second nickel plating layers 131c and 132c, the first and second base electrode layers 131a and 132a can be easily coupled to each other. and contact resistance with respect to the second internal electrodes 121 and 122 may be reduced.

제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 외부전극(131, 132)에서 제1 및 제2 니켈 도금층(131c, 132c)의 내측영역에 배치될 수 있다.The first and second base electrode layers 131a and 132a may be disposed in inner regions of the first and second nickel plating layers 131c and 132c in the first and second external electrodes 131 and 132 .

예를 들어, 제1 및 제2 베이스 전극층(131a, 132a)은 각각 적층 세라믹 전자부품(100)의 외부로 노출되지 않도록 제1 및 제2 니켈 도금층(131c, 132c)과 제1 및 제2 도전성 수지층(131b, 132b)에 의해 덮힐 수 있다.For example, the first and second base electrode layers 131a and 132a are respectively formed with the first and second nickel plating layers 131c and 132c and the first and second conductivity so as not to be exposed to the outside of the multilayer ceramic electronic component 100 , respectively. It may be covered by the resin layers 131b and 132b.

제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 니켈 도금층(131c, 132c)이 형성되기 전에 전처리 수세에 따라 수분을 표면에 분포할 수 있다.Before the first and second nickel plating layers 131c and 132c are formed, moisture may be distributed on the surfaces of the first and second base electrode layers 131a and 132a according to pretreatment washing.

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 제1 및 제2 베이스 전극층(131a, 132a)의 표면에 분포된 수분이 제1 및 제2 니켈 도금층(131c, 132c)을 통해 외부로 나오게 할 수 있다. 이에 따라, 외부전극 부풀어오름 불량은 방지될 수 있다.In the multilayer ceramic electronic component 100 according to an embodiment of the present invention, moisture distributed on the surfaces of the first and second base electrode layers 131a and 132a is transferred to the outside through the first and second nickel plating layers 131c and 132c. can come out with Accordingly, an external electrode swelling defect can be prevented.

예를 들어, 제1 및 제2 베이스 전극층(131a, 132a)은 금속 성분이 포함된 페이스트에 딥핑(dipping)하는 방법이나 세라믹 바디(110)의 두께 방향(T)의 적어도 일면 상에 도전성 금속을 포함하는 도전성 페이스트를 인쇄하는 방법으로 형성될 수 있으며, 시트(Sheet) 전사, 패드(Pad) 전사 방식에 의해 형성될 수도 있다.For example, the first and second base electrode layers 131a and 132a may be formed by dipping in a paste containing a metal component or by depositing a conductive metal on at least one surface in the thickness direction T of the ceramic body 110 . It may be formed by a method of printing the included conductive paste, or may be formed by a sheet transfer or a pad transfer method.

예를 들어, 제1 및 제2 베이스 전극층(131a, 132a)은 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 단독 또는 이들의 합금일 수 있다.For example, the first and second base electrode layers 131a and 132a may include copper (Cu), nickel (Ni), palladium (Pd), platinum (Pt), gold (Au), silver (Ag), or lead (Pb). ) may be alone or an alloy thereof.

한편, 제1 및 제2 외부전극(131, 132) 각각은 각각 제1 및 제2 베이스 전극층(131a, 132a)과 제1 및 제2 니켈 도금층(131c, 132c)의 사이에 배치된 제1 및 제2 도전성 수지층(131b, 132b)을 더 포함할 수 있다.Meanwhile, the first and second external electrodes 131 and 132 are respectively disposed between the first and second base electrode layers 131a and 132a and the first and second nickel plating layers 131c and 132c, respectively. The second conductive resin layers 131b and 132b may be further included.

제1 및 제2 도전성 수지층(131b, 132b)은 제1 및 제2 니켈 도금층(131c, 132c)에 비해 상대적으로 높은 유연성을 가지므로, 외부의 물리적 충격이나 적층 세라믹 전자부품(100)의 휨 충격으로부터 보호할 수 있으며, 기판 실장시에 가해지는 응력이나 인장 스트레스를 흡수하여 외부전극에 크랙이 발생하는 것을 방지할 수 있다.Since the first and second conductive resin layers 131b and 132b have relatively high flexibility compared to the first and second nickel plating layers 131c and 132c, external physical shock or warpage of the multilayer ceramic electronic component 100 may occur. It is possible to protect against impact, and it is possible to prevent cracks from occurring in the external electrode by absorbing stress or tensile stress applied during substrate mounting.

제1 및 제2 도전성 수지층(131b, 132b)은 제1 및 제2 니켈 도금층(131c, 132c)의 도금시의 수소 가스, 수분을 함유할 수 있다.The first and second conductive resin layers 131b and 132b may contain hydrogen gas and moisture when the first and second nickel plating layers 131c and 132c are plated.

본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 제1 및 제2 도전성 수지층(131b, 132b)에 분포된 수소 가스, 수분이 제1 및 제2 니켈 도금층(131c, 132c)을 통해 외부로 나오게 할 수 있다. 이에 따라, 외부전극 부풀어오름 불량은 방지될 수 있다.In the multilayer ceramic electronic component 100 according to an embodiment of the present invention, hydrogen gas and moisture distributed in the first and second conductive resin layers 131b and 132b form the first and second nickel plating layers 131c and 132c. can be brought out through Accordingly, an external electrode swelling defect can be prevented.

예를 들어, 제1 및 제2 도전성 수지층(131b, 132b)은 글래스(glass)나 에폭시(epoxy) 수지와 같이 높은 유연성을 가지는 수지에 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 도전성 입자가 함유된 구조를 가져서 높은 유연성과 높은 전도도를 가질 수 있다.For example, the first and second conductive resin layers 131b and 132b may include copper (Cu), nickel (Ni), or palladium (Pd) in a resin having high flexibility such as glass or epoxy resin. , platinum (Pt), gold (Au), silver (Ag) or lead (Pb) having a structure containing conductive particles, such as, can have high flexibility and high conductivity.

한편, 제1 및 제2 외부전극(131, 132) 각각은 각각 제1 및 제2 니켈 도금층(131c, 132c)의 외측에 배치되는 제1 및 제2 주석 도금층(131d, 132d)을 더 포함할 수 있다. 제1 및 제2 주석 도금층(131d, 132d)은 구조적 신뢰성, 기판실장 용이성, 외부에 대한 내구도, 내열성, 등가직렬저항값 중 적어도 일부를 더욱 향상시킬 수 있다.Meanwhile, each of the first and second external electrodes 131 and 132 may further include first and second tin plating layers 131d and 132d disposed outside the first and second nickel plating layers 131c and 132c, respectively. can The first and second tin plating layers 131d and 132d may further improve at least some of structural reliability, board mounting easiness, external durability, heat resistance, and equivalent series resistance.

한편, 제1 및 제2 니켈 도금층(131c, 132c)은 각각 0.5㎛ 이상의 두께를 가질 수 있다. 이에 따라, 제1 및 제2 외부전극(131, 132)의 실장 신뢰도를 효율적으로 확보될 수 있다.Meanwhile, each of the first and second nickel plating layers 131c and 132c may have a thickness of 0.5 μm or more. Accordingly, the mounting reliability of the first and second external electrodes 131 and 132 may be efficiently secured.

또한, 제1 및 제2 니켈 도금층(131c, 132c)은 각각 제1 및 제2 베이스 전극층(131a, 132a) 각각의 두께보다 더 작은 두께를 가질 수 있다. 이에 따라, 제1 및 제2 외부전극(131, 132)의 비용 대비 신뢰성은 향상될 수 있으며, 휨 강도를 효율적으로 확보할 수 있다.Also, the first and second nickel plating layers 131c and 132c may have a thickness smaller than the thickness of each of the first and second base electrode layers 131a and 132a, respectively. Accordingly, the cost-to-cost reliability of the first and second external electrodes 131 and 132 may be improved, and flexural strength may be efficiently secured.

도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 실장형태를 예시한 사시도이다.4 is a perspective view illustrating a mounting form of a multilayer ceramic electronic component according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 각각 제1 및 제2 외부전극(131, 132)에 연결된 제1 및 제2 솔더(230)를 포함하여 기판(210)에 전기적으로 연결될 수 있다.Referring to FIG. 4 , a multilayer ceramic electronic component 100 according to an embodiment of the present invention includes first and second solders 230 connected to first and second external electrodes 131 and 132 , respectively, and includes a substrate. It may be electrically connected to 210 .

예를 들어, 기판(210)은 제1 및 제2 전극패드(221, 222)를 포함할 수 있으며, 제1 및 제2 솔더(230)는 각각 제1 및 제2 전극패드(221, 222) 상에 배치될 수 있다.For example, the substrate 210 may include first and second electrode pads 221 and 222 , and the first and second solder 230 may include first and second electrode pads 221 and 222 , respectively. may be placed on the

만약 세라믹 바디(110)의 꼭지점이 둥글 경우, 제1 및 제2 솔더(230)는 세라믹 바디(110)의 둥근 꼭지점에 따른 여유공간에 채워짐에 따라 제1 및 제2 외부전극(131, 132)에 대해 안정적으로 연결될 수 있다.If the vertices of the ceramic body 110 are round, the first and second solders 230 are filled in the free space according to the round vertices of the ceramic body 110, so that the first and second external electrodes 131 and 132 are formed. can be reliably connected to

제1 및 제2 솔더(230)는 리플로우(reflow) 과정에 따라 제1 및 제2 외부전극(131, 132)에 더욱 긴밀히 결합될 수 있는데, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 89% 이상의 니켈 치밀도를 가지는 니켈 도금층을 포함함으로써, 리플로우시의 제1 및 제2 솔더(230)의 끊김을 방지할 수 있다. The first and second solders 230 may be more tightly coupled to the first and second external electrodes 131 and 132 according to a reflow process, and the multilayer ceramic electronic component according to an embodiment of the present invention. Since (100) includes a nickel plating layer having a nickel density of 89% or more, it is possible to prevent breakage of the first and second solders 230 during reflow.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.Accordingly, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

100 : 적층 세라믹 커패시터
110 : 세라믹 바디
111 : 유전체층
121, 122 : 제 1 및 제 2 내부전극
131, 132 : 제 1 및 제 2 외부전극
131a, 132a : 제1 및 제2 베이스 전극층
131b, 132b: 제1 및 제2 도전성 수지층
131c, 132c: 제1 및 제2 니켈 도금층
131d, 132d: 제1 및 제2 주석 도금층
210: 기판
221, 222: 제1 및 제2 전극패드
230: 솔더100: multilayer ceramic capacitor
110: ceramic body
111: dielectric layer
121, 122: first and second internal electrodes
131, 132: first and second external electrodes
131a, 132a: first and second base electrode layers
131b and 132b: first and second conductive resin layers
131c, 132c: first and second nickel plating layers
131d and 132d: first and second tin plating layers
210: substrate
221, 222: first and second electrode pads
230: solder

Claims (9)

유전체층과 상기 유전체층을 사이에 두고 일 측면과 타 측면으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 및
상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 각각 배치된 제1 및 제2 외부전극; 을 포함하며,
상기 제1 외부전극은 제1 주석 도금층을 포함하고, 상기 세라믹 바디의 제1 외측과 상기 제1 주석 도금층의 사이에 배치되고 치밀도가 89% 이상 93% 이하인 제1 니켈 도금층을 포함하고,
상기 제2 외부전극은 제2 주석 도금층을 포함하고, 상기 세라믹 바디의 제2 외측과 상기 제2 주석 도금층의 사이에 배치되고 치밀도가 89% 이상 93% 이하인 제2 니켈 도금층을 포함하는 적층 세라믹 전자부품.
a ceramic body including a dielectric layer and first and second internal electrodes stacked to be alternately exposed to one side and the other with the dielectric layer interposed therebetween; and
first and second external electrodes respectively disposed on first and second outer sides of the ceramic body to be connected to corresponding internal electrodes among the first and second internal electrodes; includes,
The first external electrode includes a first tin plating layer, and a first nickel plating layer disposed between the first outer side of the ceramic body and the first tin plating layer and having a density of 89% or more and 93% or less,
wherein the second external electrode includes a second tin plating layer, the multilayer ceramic including a second nickel plating layer disposed between the second outer side of the ceramic body and the second tin plating layer and having a density of 89% or more and 93% or less Electronic parts.
 제1항에 있어서,
상기 제1 외부전극은 상기 제1 니켈 도금층과 상기 세라믹 바디의 제1 외측의 사이에 배치된 제1 도전성 수지층을 더 포함하고,
상기 제2 외부전극은 상기 제2 니켈 도금층과 상기 세라믹 바디의 제2 외측의 사이에 배치된 제2 도전성 수지층을 더 포함하는 적층 세라믹 전자부품.
According to claim 1,
The first external electrode further includes a first conductive resin layer disposed between the first nickel plating layer and the first outer side of the ceramic body,
The second external electrode may further include a second conductive resin layer disposed between the second nickel plating layer and a second outer side of the ceramic body.
 제2항에 있어서,
상기 제1 외부전극은 상기 제1 도전성 수지층과 상기 세라믹 바디의 제1 외측의 사이에 배치된 제1 베이스 전극층을 더 포함하고,
상기 제2 외부전극은 상기 제2 도전성 수지층과 상기 세라믹 바디의 제2 외측의 사이에 배치된 제2 베이스 전극층을 더 포함하는 적층 세라믹 전자부품.
3. The method of claim 2,
The first external electrode further includes a first base electrode layer disposed between the first conductive resin layer and the first outer side of the ceramic body,
The second external electrode may further include a second base electrode layer disposed between the second conductive resin layer and a second outer side of the ceramic body.
 제3항에 있어서,
상기 제1 및 제2 니켈 도금층은 각각 상기 제1 및 제2 베이스 전극층 각각의 두께보다 더 작은 두께를 가지는 적층 세라믹 전자부품.
4. The method of claim 3,
Each of the first and second nickel plating layers has a thickness smaller than a thickness of each of the first and second base electrode layers.
 제4항에 있어서,
상기 제1 및 제2 니켈 도금층은 각각 0.5㎛ 이상의 두께를 가지는 적층 세라믹 전자부품.
5. The method of claim 4,
The first and second nickel plating layers each have a thickness of 0.5 μm or more.
 제5항에 있어서,
상기 제1 및 제2 내부전극 사이에 배치된 유전체층의 평균두께는 상기 제1 및 제2 내부전극의 평균두께의 2배를 초과하는 적층 세라믹 전자부품.
6. The method of claim 5,
An average thickness of the dielectric layer disposed between the first and second internal electrodes is greater than twice an average thickness of the first and second internal electrodes.
 제2항에 있어서,
상기 제1 니켈 도금층은 상기 제1 도전성 수지층 및 상기 제1 주석 도금층에 접하고,
상기 제2 니켈 도금층은 상기 제2 도전성 수지층 및 상기 제2 주석 도금층에 접하는 적층 세라믹 전자부품.
3. The method of claim 2,
the first nickel plating layer is in contact with the first conductive resin layer and the first tin plating layer;
The second nickel plating layer is in contact with the second conductive resin layer and the second tin plating layer.
 제7항에 있어서,
상기 제1 및 제2 니켈 도금층은 에폭시(epoxy) 수지에 접하는 적층 세라믹 전자부품.
8. The method of claim 7,
The first and second nickel plating layers are in contact with an epoxy resin.
 제8항에 있어서,
상기 세라믹 바디는 육면체에서 8개 꼭지점이 둥근 형태이고,
상기 제1 및 제2 외부전극은 각각 상기 세라믹 바디의 대응되는 4개 꼭지점을 덮도록 배치된 적층 세라믹 전자부품.9. The method of claim 8,
The ceramic body has a round shape with eight vertices in a hexahedron,
The first and second external electrodes are respectively disposed to cover four corresponding vertices of the ceramic body.
KR1020200043758A 2018-09-05 2020-04-10 Multilayer ceramic electronic component KR102414833B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200043758A KR102414833B1 (en) 2018-09-05 2020-04-10 Multilayer ceramic electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180105914A KR102101704B1 (en) 2018-09-05 2018-09-05 Multilayer ceramic electronic component
KR1020200043758A KR102414833B1 (en) 2018-09-05 2020-04-10 Multilayer ceramic electronic component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105914A Division KR102101704B1 (en) 2018-09-05 2018-09-05 Multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
KR20200043323A KR20200043323A (en) 2020-04-27
KR102414833B1 true KR102414833B1 (en) 2022-06-30

Family

ID=82214903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200043758A KR102414833B1 (en) 2018-09-05 2020-04-10 Multilayer ceramic electronic component

Country Status (1)

Country Link
KR (1) KR102414833B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034648A (en) * 1996-11-08 1998-08-05 김영귀 Plating method of car door handle
JP4147657B2 (en) 1998-12-21 2008-09-10 住友金属鉱山株式会社 Nickel powder for internal electrode paste of multilayer ceramic capacitor
KR100930192B1 (en) 2008-03-25 2009-12-07 삼성전기주식회사 Multilayer Ceramic Capacitors
KR101444536B1 (en) * 2012-10-18 2014-09-24 삼성전기주식회사 Multi-Layered Ceramic Electronic Component And Manufacturing Method Thereof
KR101630050B1 (en) * 2014-07-25 2016-06-13 삼성전기주식회사 Multi-layered ceramic electronic part
KR20170088794A (en) * 2017-07-19 2017-08-02 삼성전기주식회사 Laminated ceramic electronic parts and manufacturing method thereof

Also Published As

Publication number Publication date
KR20200043323A (en) 2020-04-27

Similar Documents

Publication Publication Date Title
KR102068804B1 (en) Multilayer ceramic electronic component
KR102129920B1 (en) Multilayer ceramic electronic component and interposer included therein
KR102586070B1 (en) Multilayer ceramic electronic component
KR102270303B1 (en) Multilayered capacitor and board having the same mounted thereon
US11676766B2 (en) Multilayer capacitor
KR20190121217A (en) Multilayer ceramic electronic component
KR102409107B1 (en) Multilayer ceramic electronic component
KR102029597B1 (en) Multilayer ceramic electronic component
KR102096464B1 (en) Multilayer ceramic electronic component
KR20190121169A (en) Multilayer ceramic electronic component
KR102048155B1 (en) Multilayer ceramic electronic component
KR102263865B1 (en) Multilayer ceramic electronic component
KR102414833B1 (en) Multilayer ceramic electronic component
KR102101704B1 (en) Multilayer ceramic electronic component
KR102442833B1 (en) Multilayer ceramic electronic component
CN111029148B (en) Multilayer ceramic electronic component
KR102449363B1 (en) Multilayer ceramic electronic component
KR20200080208A (en) Multilayer ceramic electronic component and interposer included therein
KR20200040540A (en) Multilayer ceramic electronic component
KR20190121197A (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant