KR102414266B1 - 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법 - Google Patents

마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법 Download PDF

Info

Publication number
KR102414266B1
KR102414266B1 KR1020200050885A KR20200050885A KR102414266B1 KR 102414266 B1 KR102414266 B1 KR 102414266B1 KR 1020200050885 A KR1020200050885 A KR 1020200050885A KR 20200050885 A KR20200050885 A KR 20200050885A KR 102414266 B1 KR102414266 B1 KR 102414266B1
Authority
KR
South Korea
Prior art keywords
micro
nanopin
layer
led
electrode line
Prior art date
Application number
KR1020200050885A
Other languages
English (en)
Other versions
KR20210132465A (ko
Inventor
도영락
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020200050885A priority Critical patent/KR102414266B1/ko
Priority to US17/997,255 priority patent/US20230187418A1/en
Priority to PCT/KR2021/005310 priority patent/WO2021221438A1/ko
Priority to CN202180031155.XA priority patent/CN115735279A/zh
Publication of KR20210132465A publication Critical patent/KR20210132465A/ko
Application granted granted Critical
Publication of KR102414266B1 publication Critical patent/KR102414266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 풀-컬러 LED 디스플레이에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 소자를 이용한 풀-컬러 LED 디스플레이 및 이의 제조방법에 관한 것이다.

Description

마이크로-나노핀 LED 소자를 이용한 풀-컬러 LED 디스플레이 및 이의 제조방법{Full-color diplay using micro-nano-fin light-emitting diodes and method for manufacturing thereof}
본 발명은 풀-컬러 LED 디스플레이에 관한 것이며, 보다 구체적으로는 마이크로-나노핀 LED 소자를 이용한 풀-컬러 LED 디스플레이 및 이의 제조방법에 관한 것이다.
마이크로-LED와 나노-LED는 우수한 색감과 높은 효율을 구현할 수 있고, 친환경적이고, 수명이 긴 자발광 소자이므로 디스플레이의 핵심 소재로 사용되고 있으며, 마이크로-LED 디스플레이 또는 나노-LED 디스플레이를 스마트폰, TV 등과 같은 다양한 디스플레이에 응용하기 위한 연구 개발이 계속되고 있다. 또한, 최근에는 마이크로-LED나 나노-LED 디스플레이를 상용화하기 위해서 새로운 구조나 새로운 패터닝 제조공정에 대한 연구가 활발히 이루어지고 있다.
최근에 이르러 적색, 녹색 및 청색 마이크로-LED를 이용한 100 인치 이상의 TV용 대형 디스플레이가 상용화 되었고, 향후에는 청색의 마이크로-LED나 나노-LED를 이용하여 구현된 청색 서브픽셀과 상기 청색의 LED를 통해 양자점을 발광시켜서 구현된 적색 및 녹색 서브픽셀을 통해 풀-컬러를 구현한 TV를 상용화할 예정이다. 더불어 적색, 녹색, 청색 나노-LED 디스플레이 TV 또한 상용화할 예정에 있다.
마이크로-LED 디스플레이는 고성능 특성과 이론적인 수명과 효율이 매우 길고 높은 장점을 가지나 8K 분해능을 갖는 디스플레이로 개발될 경우 거의 일억 개에 가까운 서브픽셀 각각에 적색 마이크로-LED, 녹색 마이크로-LED 및 청색 마이크로-LED를 일대일로 대응시켜야 하므로 마이크로-LED 디스플레이를 제조하는 pick place 기술로는 높은 단가와 높은 공정 불량률, 낮은 생산성을 고려할 때 공정기술의 한계로 스마트폰에서 TV에 이르는 진정한 의미의 고해상도 상용 디스플레이를 제조하기 어려운 실정이다. 더불어 나노-LED를 마이크로-LED와 같은 pick and place 기술로 서브픽셀에 낱개로 일일이 배치시키는 것은 더욱 어려운 실정이다.
이러한 난점을 극복하기 위하여 등록특허공보 제10-1436123호는 서브픽셀에 나노로드형 LED가 혼합된 용액을 투하한 뒤 두 정렬 전극 사이에 전계(electric field)를 형성시켜 나노로드형 LED 소자들을 전극 상에 자기 정렬시킴으로써 서브픽셀을 형성하는 공법을 통해 제조된 디스플레이를 개시한다. 그러나 개시된 디스플레이는 나노로드형 LED 소자의 p형 반도체층과, n형 반도체층에 전류를 인가하는 전극이 수평방향으로 이격해 존재하므로 서브픽셀 제작 시 어드레스를 위한 가로, 세로 전극 배열이 쉽지 않은 문제가 있다. 또한, 개시된 디스플레이에 사용된 나노로드형 LED는 광이 추출되는 면적이 적어 효율이 좋지 않아서 목적하는 효율을 발현하기 위해서는 많은 개수의 LED를 실장시켜야 하는 문제가 있고, 나노로드형 LED 자체의 제조공정 상 불가피한 결함 발생 가능성이 높은 문제가 있다.
나노로드 자체의 불가피한 결함에 대해 구체적으로 설명하면, 나노로드형 LED 소자는 LED 웨이퍼를 나노패턴공정과 드라이에칭/Ÿ‡에칭을 혼합해서 top-down 방법으로 제조하거나 기판 위에 직접 bottom-up 방법으로 성장시키는 방법이 알려져 있다. 이러한 나노로드형 LED는 LED 장축이 적층방향 즉, p-GaN/InGaN 다중양자우물(MQW)/n-GaN 적층구조에서 각 층의 적층방향과 일치하므로 발광면적이 좁고, 발광면적이 좁기 때문에 상대적으로 표면결함이 효율 저하에 큰 영향을 미치며, 정자-정공의 재결합 속도를 최적화하기가 어려워서 발광효율이 원래 웨이퍼가 갖고 있던 효율보다 크게 낮아지는 문제가 있다.
따라서, 서브픽셀 제작시 어드레스를 위한 전극배치를 보다 용이하게 구현할 수 있고, 전계를 이용해서 마이크로, 나노 단위의 초소형 소자를 쉽게 배열 할 수 있을 뿐만 아니라 발광면적이 넓고, 표면 결함에 의한 효율 저하가 최소화 또는 방지되며, 전자-정공의 재결합 속도가 최적화된 새로운 LED 소재를 기반으로 하는 디스플레이에 대한 개발이 시급한 실정이다.
등록특허공보 제10-1436123호
본 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 발광면적을 증가시켜 고효율을 유지하고 휘도가 높은 마이크로-나노핀 LED 소자를 이용한 풀-컬러 LED 디스플레이 및 이의 제조방법을 제공하는데 목적이 있다.
또한, 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하를 최소화하고, 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하를 방지할 수 있는 마이크로-나노핀 LED 소자를 이용한 풀-컬러 LED 디스플레이 및 이의 제조방법을 제공하는데 다른 목적이 있다.
나아가, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하게 개량된 마이크로-나노핀 LED 소자를 이용한 풀-컬러 LED 디스플레이 및 이의 제조방법을 제공하는데 또 다른 목적이 있다.
더불어, 디스플레이의 서브픽셀을 구현 시 어드레스를 위한 전극 배열을 보다 용이하게 설계하고 구현할 수 있는 풀-컬러 LED 디스플레이 및 이의 제조방법을 제공하는데 다른 목적이 있다.
상술한 과제를 해결하기 위하여 본 발명의 제1구현예는 (1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)마다 실질적으로 동일한 광색을 발광하며 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계, (2) 자기정렬된 마이크로-나노핀 LED 소자들 상부와 접촉하도록 상부 전극라인을 형성시키는 단계, 및 (3) 상기 다수 개의 서브픽셀 공간마다 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인 상에 색변환층을 패터닝하는 단계를 포함하는 풀-컬러 LED 디스플레이 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 (1) 단계는 1-1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인을 준비하는 단계, 1-2) 실질적으로 동일한 광색을 발광하고 두께보다 긴 길이를 가지며 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자를 다수 개 포함하는 용액을 상기 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간에 투입시키는 단계, 및 1-3) 상기 하부 전극라인에 조립전압을 인가시켜서 하부 전극라인 상의 각각의 서브픽셀 공간 내 위치하는 전극 상에 적어도 2개의 상기 마이크로-나노핀 LED 소자가 접촉하도록 다수 개의 마이크로-나노핀 소자를 자기정렬 시키는 단계를 포함할 수 있다.
또한, 상기 광색은 청색, 백색 또는 UV일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자는 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 제2도전성 반도체층 상에는 전극층, 또는 제1분극유도층이 소자의 길이방향 일단측에 형성되고, 타단측에 상기 제1분극유도층과 전기적 극성이 상이한 제2분극유도층 형성된 분극유도층을 더 포함할 수 있다.
또한, 상기 다수 개의 전극 사이의 간격은 마이크로-나노핀 LED 소자 길이 보다 작을 수 있다.
또한, 상기 마이크로-나노핀 LED 소자를 자기정렬 시키는 단계와 상부 전극라인을 형성시키는 단계 사이에, 하부 전극 라인과 접촉된 각각의 마이크로-나노핀 LED 소자의 반도체층과 하부 전극라인을 연결하는 통전용 금속층을 형성시키는 단계 및 자기정렬된 마이크로-나노핀 LED 소자 상부면을 덮지 않는 두께로 하부 전극라인 상에 절연층을 형성시키는 단계를 더 포함할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 길이와 두께의 비는 3:1 이상일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면에는 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성될 수 있다.
또한, 본 발명 제1구현예는 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인, 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 소자로서 상기 하부 전극라인 상에 형성된 다수 개의 서브픽셀 공간(sub-pixel sites)마다 적어도 2개의 소자가 포함되며 포함된 전체 소자가 실질적으로 동일한 광색을 발광하는 마이크로-나노핀 LED 소자들, 상기 마이크로-나노핀 LED 소자들 상부와 접촉하도록 배치되는 상부 전극라인, 및 상기 다수 개의 서브픽셀 공간마다 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인 상에 패터닝된 색변환층을 포함하는 풀-컬러 LED 디스플레이를 제공한다.
본 발명의 일 실시예에 의하면, 상기 마이크로-나노핀 LED 소자 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자 너비는 두께보다 크거나 같을 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과할 수 있다.
또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚ 일 수 있다.
또한, 상기 광활성층의 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것일 수 있다. 또한, 상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 30% 이하의 길이를 갖도록 형성될 수 있다.
또한, 상기 서브픽셀 공간은 단위면적이 30㎛×30㎛ 이하일 수 있으므로 고해상도가 가능하다.
또한, 본 발명 제2구현예는 (a) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)이 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 광색을 나타내도록 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 청색 마이크로-나노핀 LED 소자, 녹색 마이크로-나노핀 LED 소자 및 적색 마이크로-나노핀 LED 소자를 포함시키되, 상기 서브픽셀 공간마다 실질적으로 동일한 광색을 발광하는 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계. 및 (b) 자기정렬된 마이크로-나노핀 LED 소자들 상부와 접촉하도록 상부 전극라인을 형성시키는 단계를 포함하는 풀-컬러 LED 디스플레이 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 (a) 단계는 a-1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인을 준비하는 단계, a-2) 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 청색 마이크로-나노핀 LED 소자, 녹색 마이크로-나노핀 LED 소자 및 적색 마이크로-나노핀 LED 소자를 다수 개로 포함하는 용액을 상기 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간에 투입시키는 단계, a-3) 상기 하부 전극라인에 조립전압을 인가시켜서 하부 전극라인 상의 각각의 서브픽셀 공간 내 위치하는 전극 상에 실질적으로 동일한 광색을 발광하는 적어도 2개의 마이크로-나노핀 LED 소자가 접촉하도록 다수 개의 마이크로-나노핀 소자를 자기정렬 시키는 단계를 포함할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자는 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작은 로드형의 소자일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 제2도전성 반도체층 상에는 전극층, 또는 제1분극유도층이 소자의 길이방향 일단측에 형성되고, 타단측에 상기 제1분극유도층과 전기적 극성이 상이한 제2분극유도층 형성된 분극유도층을 더 포함할 수 있다.
또한, 상기 다수 개의 전극 사이의 간격은 마이크로-나노핀 LED 소자 길이 보다 작을 수 있다.
또한, 상기 마이크로-나노핀 LED 소자를 자기정렬 시키는 단계와 상부 전극라인을 형성시키는 단계 사이에, 하부 전극 라인과 접촉된 각각의 마이크로-나노핀 LED 소자의 반도체층과 하부 전극라인을 연결하는 통전용 금속층을 형성시키는 단계 및 자기정렬된 마이크로-나노핀 LED 소자 상부면을 덮지 않는 두께로 하부 전극라인 상에 절연층을 형성시키는 단계를 더 포함할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 길이와 두께의 비는 3:1 이상일 수 있다.
또한, 또한, 상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면에는 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성될 수 있다.
또한, 본 발명의 제2구현예는 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인, 각각 독립적으로 청색, 녹색 또는 적색을 발광하며, 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 소자들로서, 상기 하부 전극라인 상에 형성된 다수 개의 서브픽셀 공간(sub-pixel sites)이 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 색을 나타내도록 서브픽셀 공간마다 실질적으로 동일한 광색을 발광하는 적어도 2개의 소자가 배치되는 다수 개의 마이크로-나노핀 LED 소자, 및 상기 다수 개의 마이크로-나노핀 LED 소자 상부와 접촉하도록 배치된 상부 전극라인을 포함하는 풀-컬러 LED 디스플레이를 제공한다.
본 발명의 일 실시예에 의하면, 상기 마이크로-나노핀 LED 소자 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚일 수 있다.
또한, 상기 마이크로-나노핀 LED 소자 너비는 두께보다 크거나 같을 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과할 수 있다.
또한, 상기 제1도전성 반도체층 및 제2도전성 반도체층 중 어느 하나는 p형 GaN반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN반도체층 두께는 10 ~ 350 ㎚, 상기 n형 GaN반도체층 두께는 100 ~ 3000 ㎚, 광활성층의 두께는 30 ~ 200 ㎚ 일 수 있다.
또한, 상기 광활성층의 노출면을 피복하도록 상기 소자의 측면 상에 형성된 보호피막을 더 포함할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것일 수 있다. 또한, 상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 50% 이하의 길이를 갖도록 형성될 수 있다.
또한, 상기 서브픽셀 공간은 단위면적이 100㎛×100㎛ 이하일 수 있으므로 고해상도가 가능하다.
이하, 본 발명에서 사용한 용어에 대해 정의한다.
본 발명에 따른 구현예의 설명에 있어서, 각 층, 영역, 패턴 또는 구조물들이 기판, 각 층, 영역, 패턴들의 "위(on)", "상부", "상", "아래(under)", "하부", "하"에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "상부", "상", "아래(under)", "하부", "하"는 "directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명에 따른 구현예의 설명에 있어서, "접촉"의 의미는 구성1과 구성2가 직접 구조적 연결되거나 구성3을 포함하여 간접적으로 구조적 연결되는 경우를 모두 포함하는 의미이다. 예를 들어, "하부 전극라인에 접촉된 제1도전성 반도체층"의 의미는 제1도전성 반도체층이 직접 하부 전극라인에 연결된 경우뿐만 아니라, 제1도전성 반도체층 상에 전극층이 형성되고, 상기 전극층과 하부 전극라인이 직접 연결됨에 따라서 제1도전성 반도체층이 간접적으로 하부 전극라인에 연결된 경우를 모두 포함한다. 또한, 상기 본 발명의 구현예 설명에 있어서 "전기적 연결"이란, 전극라인에 구동전원을 인가했을 때 마이크로-나노핀LED 소자가 발광할 수 있는 발광 가능 상태를 의미한다.
본 발명에 따른 풀-컬러 LED 디스플레이는 종래의 로드형 LED 소자에 대비해 발광면적을 증가시켜 높은 휘도와 광효율을 달성하는 마이크로-나노핀 LED 소자를 기반으로 하므로 휘도 및 발광효율에 있어서 매우 우수하다. 또한 사용된 LED 소자의 발광면적을 증가시키면서도 표면에 노출된 광활성층 면적은 크게 줄여서 표면결함에 의한 효율 저하 및 이로 이한 디스플레이 휘도 저하를 방지 또는 최소화할 수 있다. 나아가 사용된 LED 소자가 전자 및 정공 속도의 불균일에 따른 전자-정공 재결합 효율 저하 및 이로 인한 발광 효율 저하가 최소화 되며, 전계에 의해 전극 상에 소자를 자기정렬 시키는 공법에 매우 적합하기 때문에 디스플레이를 보다 용이하게 구현할 수 있다. 더불어 서브픽셀을 구현하는 전극배열을 쉽고 단순하게 설계할 수 있고, 동시에 구현하는 것에도 어려움이 없어서 다양한 디스플레이에 널리 응용될 수 있다.
도 1 내지 2는 본 발명의 제1구현예에 따른 풀-컬러 LED 디스플레이에 대한 평면모식도 및 도 1의 X-X' 경계선에 따른 단면모식도,
도 3 내지 4는 본 발명의 제2구현예에 따른 풀-컬러 LED 디스플레이에 대한 평면모식도 및 도 3의 Y-Y' 경계선에 따른 단면모식도,
도 5a 및 5b는 각각 두께방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 본 발명의 일 실시예에 포함된 마이크로-나노핀 LED 소자의 모식도 및 길이방향으로 제1도전성 반도체층, 광활성층, 제2도전성 반도체층이 적층된 수평배열 로드형 소자의 모식도,
도 6 내지 8은 본 발명의 일 실시예에 포함되는 마이크로-나노핀 LED 소자의 사시도, X-X' 경계선에 따른 단면도, 및 Y-Y' 경계선에 따른 단면도,
도 9는 도 6에 따른 마이크로-나노핀 LED 소자 제조공정 모식도,
도 10 내지 12는 본 발명의 일 실시예에 포함되는 다른 마이크로-나노핀 LED 소자의 사시도, X-X' 경계선에 따른 단면도, 및 Y-Y' 경계선에 따른 단면도,
도 13은 도 10에 따른 마이크로-나노핀 LED 소자 제조공정 모식도, 그리고
도 14는 본 발명의 일 실시예에 포함되는 하부 전극라인과 마이크로-나노핀 LED 소자 간의 접촉 양상에 대한 단면 모식도이다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 또한, 후술하는 디스플레이에 대한 설명 중 일반적인 설명의 경우 본 발명의 발명자에 의한 대한민국 특허출원번호 제10-2011-0040925호, 제10-2013-0080412호가 참조로 삽입됨을 밝혀둔다.
먼저 본 발명의 제1구현예에 따른 디스플레이로서, 실질적으로 동일한 광색을 발광하는 LED 소자들로 구현된 풀-컬러 LED 디스플레이에 대해서 설명한다.
도 1 및 도 2를 참고하여 설명하면, 본 발명의 제1구현예에 따른 풀-컬러 LED 디스플레이(1000)는 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극(211,212,213,214)을 포함하는 하부 전극라인(200), 상기 하부 전극라인(200) 상에 형성된 다수 개의 서브픽셀 공간(sub-pixel sites)(S1,S2)마다 적어도 2개의 소자가 포함되며 포함된 전체 소자가 실질적으로 동일한 광색을 발광하는 마이크로-나노핀 LED 소자들(101,102,103,104), 상기 마이크로-나노핀 LED 소자들(101,102,103,104) 상부와 접촉하도록 배치되는 상부 전극라인(300), 및 상기 다수 개의 서브픽셀 공간마다 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인(300) 상에 패터닝된 색변환층(700)을 포함하여 구현된다.
먼저, 각 구성의 구체적 설명에 앞서서 마이크로-나노핀 LED 소자를 자기정렬시키고 발광시키기 위한 전극라인에 대해서 설명한다.
본 발명의 제1구현예에 따른 디스플레이(1000)는 마이크로-나노핀 LED 소자(101,102,103,104)를 사이에 두고 상부와 하부에 대향하여 배치되는 상부 전극라인(300)과 하부 전극라인(200)을 포함하며, 상부 전극라인(300)과 하부 전극라인(200)은 수평방향으로 배열된 것이 아니기 때문에 한정된 면적의 평면 내에 수평방향으로 초소형의 두께, 폭인 전극을 마이크로, 또는 나노 단위 간격을 갖도록 2종의 전극을 배치시키는 복잡한 전극라인을 갖는 종래의 전계 유도를 통해서 소자가 자기정렬되어 구현된 디스플레이에 대비해 전극 설계가 매우 단순하고, 구현도 용이하다. 또한, TFT 배열도 용이하므로 액티브 매트릭스 구동 뿐만 아니라 x-y 매트릭스 구동인 패시브 매트릭스 구동도 가능해지므로 다양한 종류의 디스플레이 구현이 훨씬 쉬워지는 이점이 있다.
상기 하부 전극라인(200)은 마이크로-나노핀 LED 소자(101,102,103,104,105)의 두께방향 상부면 또는 하부면이 접촉하도록 마이크로-나노핀 LED 소자들을 자가정렬 시키기 위한 조립 전극인 동시에, 후술하는 상부 전극라인(300)과 함께 마이크로-나노핀 LED 소자를 발광 시키기 위해 구비되는 구동전극 중 하나로써 기능한다. 종래의 전계 유도를 통해서 소자가 자기정렬되어 구현된 디스플레이 역시 수평방향으로 이격된 전극들 상에 초소형 LED 가 실장되는데, 동일한 전극, 즉 수평방향으로 이격된 전극을 구동전극으로도 사용하여 초소형 LED 소자가 발광함에 따라서 결국 하부 전극라인만으로 조립전극과 구동전극이 가능한 반면에 상기 하부 전극라인(200)은 조립전극으로 기능하나, 하부 전극라인(200)만으로는 마이크로-나노핀 LED 소자를 발광시킬 수 없는 점에서 종래의 전계 유도를 통한 디스플레이와 구별된다.
상기 하부 전극라인(200)은 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극(211,212,213,214)을 포함한다. 마이크로-나노핀 LED 소자(101,102,103,104)를 발광 시키기 위해 구비되는 구동전극으로써 하부 전극라인(200)은 마이크로-나노핀 LED 소자의 두께 방향 일면이 전기적으로 연결되면 되므로 수평방향으로 이격시켜서 많은 개수로 전극을 설계할 필요성이 적으나, 마이크로-나노핀 LED 소자를 전극 상에 자기정렬 시키기 위한 조립전극으로서의 기능 상 소자의 길이를 고려해 적절히 설정된 개수 및 간격으로 전극(211,212,213,214)을 포함할 수 있다.
한편, 인접하는 전극 간(211,212)의 간격은 마이크로-나노핀 LED 소자(102)의 길이보다 작을 수 있는데, 만일 마이크로-나노핀 LED 소자의 길이 보다 인접한 두 전극 간 간격이 같거나 넓을 경우 마이크로-나노핀 LED 소자가 인접하는 두 전극 사이에 끼워진 형태로 자기정렬 될 수 있고, 이 경우 전극 측면과 마이크로-나노핀 LED 소자의 측면에 노출된 광활성층 간의 접촉에 따른 전기적 단락이 발생할 우려가 커서 바람직하지 못하다.
상기 하부 전극라인(200)에 포함된 다수 개의 전극(211,212,213,214)은 수평방향으로 이격된 배치라면 구체적인 전극 배치에 제한이 없으며, 일 예로 다수 개의 전극이 일방향으로 소정의 간격만큼 이격해서 나란하게 배치되는 구조를 가질 수 있다.
또한, 상기 상부 전극라인(300)은 상기 하부 전극라인(200) 상에 실장된 마이크로-나노핀 LED 소자들(102,103,104)의 상부와 전기적 접촉되도록 설계되는 경우 개수, 배치, 형상 등에 제한은 없다. 다만 도 1과 같이 만일 하부 전극라인(200)이 일 방향으로 나란하게 배열된 경우 상부 전극라인(300) 상기 일방향에 수직이 되도록 배열될 수 있으며, 이러한 전극배치는 종래에 디스플레이에 널리 사용된 전극배치로써 종래의 디스플레이 분야의 전극배치 및 제어 기술을 그대로 사용할 수 있는 이점이 있다.
한편, 도 1은 상부 전극라인(300)이 일부 소자만 덮도록 도시했으나, 이는 설명을 용이하게 하기 위해 생략한 것으로써, 마이크로-나노핀 LED 소자의 상부에 배치되는 도시되지 않은 상부 전극라인(300)이 더 있음을 밝혀둔다.
상기 하부 전극라인(200) 및 상부 전극라인(300)은 통상적인 디스플레이에 사용되는 전극의 재질, 형상, 폭, 두께를 가질 수 있으며, 공지된 방법을 이용해 제조할 수 있으므로 본 발명은 구체적으로 이를 제한하지 않는다. 일예로 상기 전극은 알루미늄, 크롬, 금, 은, 구리, 그래핀, ITO, 또는 이들의 합금 등일 수 있고, 폭은 2 ~ 50㎛, 두께는 0.1 ~ 100㎛ 수 있으나, 목적하는 디스플레이의 크기 등을 고려해 적절히 변경될 수 있다.
다음으로 상술한 하부 전극라인(200)과 상부 전극라인(300) 사이에 배치된 마이크로-나노핀 LED 소자(101,102,103,104)에 대해서 설명한다. 상기 마이크로-나노핀 LED 소자(101,102,103,104)는 하부 전극라인(200) 상의 다수 개의 서브픽셀(S1,S2)에 적어도 2개 포함되도록 배치되며, 이를 통해 각 서브픽셀 당 배치된 마이크로-나노핀 LED 소자 중 불량이 발생한 소자가 포함되는 경우에도 모든 서브픽셀에 소정의 광을 발광시킬 수 있어서 디스플레이의 불량화소 발생을 최소화 또는 방지할 수 있다.
상기 서브픽셀당 구비되는 마이크로-나노핀 LED 소자는 실질적으로 동일한 광색을 발광한다. 이때, 실질적으로 동일한 광색란 발광되는 광의 파장이 완전히 동일함을 의미하지는 않고, 통상적으로 동일한 광색이라고 칭할 수 있는 파장영역에 속하는 광을 의미한다. 일예로, 광색이 청색인 경우 420 ~ 470 ㎚의 파장영역에 속하는 광을 발광하는 마이크로-나노핀 LED 소자는 모두 실질적으로 동일한 광색을 발광한다고 볼 수 있다. 본 발명의 제1구현예에 따른 디스플레이에 구비되는 마이크로-나노핀 LED 소자가 발광하는 광색은 일예로, 청색, 백색, 또는 UV일 수 있다.
한편, 도 1에는 통상적인 디스플레이에 구비되는 데이터전극, 게이트전극 등의 전극배치가 도시되지 않았으나 도시되지 않은 전극의 배치는 통상적인 디스플레이에서 사용되는 전극의 배치가 채용될 수 있다. 디스플레이의 전극배치에 따라 결정되는 서브픽셀이 형성되는 공간(서브픽셀 위치(sub-pixel sites))은 하부 전극라인 상에 형성될 수 있다. 일예로, 도 1은 인접한 두 전극 상 일정영역에 서브픽셀 공간(S1,S2)이 형성되는 것으로 도시했으나, 이에 제한되는 것은 아니다.
또한, 상기 서브픽셀 공간은 단위면적이 100㎛×100㎛ 이하, 다른 일예로 30㎛×30㎛ 이하, 또 다른 일예로 20㎛×20㎛ 이하 일 수 있는데, 이와 같은 크기의 단위면적은 LED를 이용한 디스플레이의 단위 서브픽셀 면적 보다 감소된 것으로 LED가 차지하는 면적비를 최소화 하면서 대면적화를 도모할 수 있고, 이를 통해 고해상도의 디스플레이를 구현하기에 유리할 수 있다. 한편, 각각의 서브픽셀 공간의 단위면적은 서로 상이할 수도 있다. 또한 상기 서브픽셀 공간들의 표면에 별도의 표면처리를 하거나, 홈을 형성할 수도 있다.
이러한 서브픽셀 공간에 적어도 2개 배치되는 상기 마이크로-나노핀 LED 소자(101,102,103,104)는 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 소자이다. 보다 구체적으로 도 5a는 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(1)로서, 상호 수직하는 X, Y, Z축을 기준으로 X축 방향을 길이, Y축 방향을 너비, Z축 방향을 두께라고 할 때 마이크로-나노핀 LED 소자(1)는 길이와 너비로 이루어진 X-Y 평면에서 소정의 모양을 가지며, 상기 평면에 수직한 방향이 두께 방향이 되고, 소자의 길이가 장축이고 두께가 단축인 로드형의 소자로서, 두께방향으로 제1도전성 반도체층(2), 광활성층(3), 제2도전성 반도체층(4)이 순차적으로 적층된 소자일 수 있다. 이러한 구조의 마이크로-나노핀 LED 소자(1)는 측면에 노출되는 부분의 광활성층(3) 두께를 얇게 하더라도 길이와 너비로 이루어진 평면으로 인해서 보다 넓은 발광면적을 확보할 수 있는 이점이 있다. 또한, 이로 인해 본 발명의 일 실시예에 포함되는 마이크로-나노핀 LED 소자(1)의 발광면적은 마이크로-나노핀 LED 소자 종단면의 면적의 2배를 초과하는 넓은 발광면적을 가질 수 있다. 여기서 종단면이란 길이방향인 X축 방향에 평행한 단면으로서, 너비가 일정한 소자의 경우 상기 X-Y 평면일 수 있다.
구체적으로 도 5a와 도 5b를 대비하여 설명하면, 도 5a에 도시된 마이크로-나노핀 LED 소자(1)와 도 5b에 도시된 수평배열 로드형 소자(1')는 모두 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 구조를 가지며, 길이(ℓ)와 두께(m)가 동일하고, 광활성층의 두께(h) 역시 동일한 로드형의 소자이다. 다만, 제1 로드형 소자(1)는 수직방향인 두께방향으로 제1도전성 반도체층(2), 광활성층(3) 및 제2도전성 반도체층(4)이 적층된 반면에 수평배열 로드형 소자(1')는 수평방향인 길이방향으로 각 층이 적층된 것에 구조적으로 차이가 있다.
그러나 두 소자(1,1')는 발광면적에 있어서 큰 차이가 있으며, 일예로, 길이(ℓ)를 4500㎚, 두께(m)를 600㎚, 광활성층(3) 두께(h)를 100㎚로 가정 시 발광면적에 해당하는 제1 로드형 소자(1)의 광활성층(3)의 겉넓이와 제2 로드형 소자(1')의 광활성층(3) 겉넓이 비는 6.42㎛2: 0.75㎛2로, 마이크로-나노핀 LED 소자인 제1 로드형 소자(1)의 발광면적이 8.56배 더 크다. 또한, 전체 광활성층의 발광 면적에서 외부로 노출된 광활성층(3)의 표면적의 비율은 제1 로드형 소자(1)가 제2 로드형 소자(1')와 비슷하지만, 광활성층(3)의 노출되지 않은 표면적 절대값이 훨씬 커지므로 노출된 표면의 엑시톤에 미치는 영향은 훨씬 줄어들게 되어서, 마이크로-나노핀 LED 소자인 제1 로드형 소자(1)가 수평배열 로드형 소자인 제2 로드형 소자(1')에 대비해서 표면결함이 엑시톤에 미치는 영향이 훨씬 작아지므로 발광효율 및 휘도에 있어서 마이크로-나노핀 LED 소자인 제1 로드형 소자(1)가 수평배열 로드형 소자인 제2 로드형 소자(1')에 대비해 현저히 우수하다고 평가할 수 있다.
더불어 수평배열 로드형 소자(1')의 경우 두께 방향으로 도전성 반도체층과 광활성층이 적층된 웨이퍼를 두께 방향으로 식각해 구현되는데, 결국 긴 소자 길이는 웨이퍼 두께에 대응하고, 소자의 길이를 증가시키기 위해서는 식각되는 깊이의 증가가 불가피한데 식각 깊이가 클수록 소자 표면의 결함발생 가능성이 높아지고, 결국 수평배열 로드형 소자(1')는 노출된 광활성층의 면적이 마이크로-나노핀 LED 소자(1)에 대비해 작더라도 표면 결함 발생가능성이 더 커서 표면 결함에 발생가능성 증가에 따른 발광효율 저하까지 고려했을 때 마이크로-나노핀 LED 소자(1)가 발광효율 및 휘도에 있어서 월등히 우수할 수 있다.
나아가 제1도전성 반도체층(2)과 제2도전성반도체층(4) 중 어느 하나에서 주입된 정공과, 다른 하나에서 주입된 전자의 이동거리는 마이크로-나노핀 LED 소자(1)가 수평배열 소자(1')에 대비해 짧고, 이로 인해 전자 및/또는 정공 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다. 또한, 수평배열 소자(1')의 경우 원형 로드형 구조로 인한 강한 광 경로 거동이 발생하므로 전자-정공으로 생성된 광의 경로가 길이방향으로 공명을 하여 발광이 길이방향 양 끝단에서 발광하므로 소자가 누워서 배치되는 경우 강한 측면 발광 프로파일에 의해 전면 발광효율이 좋지 못한 반면에, 마이크로-나노핀 LED 소자(1)의 경우 상부면과 하부면에서 발광하므로 우수한 전면 발광효율 발현 및 이로 인한 디스플레이의 전면 휘도를 향상시킬 수 있는 이점이 있다.
본 발명의 일 실시예에 포함되는 마이크로-나노핀 LED 소자에서 상기 평면은 도 5a에서는 직사각형을 도시했으나, 이에 제한되는 것은 아니며, 마름모, 평행사변형, 사다리꼴 등 일반적인 사각형의 형상에서부터 타원형 등에 이르기까지 제한 없이 채용될 수 있음을 밝혀둔다.
또한, 본 발명의 일 실시예에 의한 마이크로-나노핀 LED 소자(1,101,102,103,104)는 길이와 너비가 마이크로 또는 나노 단위의 크기를 갖는데, 일예로 소자의 길이는 1000 ~ 10000 ㎚일 수 있고, 너비는 100 ~ 3000㎚일 수 있다. 또한, 두께는 100 ~ 3000 ㎚일 수 있다. 상기 길이와 너비는 평면의 형상에 따라서 그 기준이 상이할 수 있고, 일예로 상기 평면이 마름모, 평행사변형일 경우 두 대각선 중 하나가 길이, 다른 하나가 너비일 수 있으며, 사다리꼴일 경우 높이, 윗변 및 밑변 중 긴 것이 길이, 긴 것에 수직한 짧은 것이 너비 일수 있다. 또는 상기 평면의 형상이 타원일 경우 타원의 장축이 길이, 단축이 너비일 수 있다.
이때, 마이크로-나노핀 LED 소자(1,101,102,103,104)의 길이와 두께의 비율은 3:1 이상, 보다 바람직하게는 6:1 이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자(100)의 길이와 두께 비율이 3:1 미만으로 길이가 작아질 경우 전계를 통해서 소자를 전극 상에 자기정렬시키기 어려울 수 있고, 소자가 전극 상에서 고정이 되지 않아 공정 결함에 의해 생기는 전기적인 접촉 단락이 야기 될 우려가 있다. 다만, 길이와 두께의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 통해 자기정렬이 되는 돌림힘에 대한 최적화 등 본 발명의 목적을 달성하기에 유리할 수 있다.
또한, 상기 평면에서 길이와 너비의 비율 역시 바람직하게는 3:1 이상, 보다 바람직하게는 6:1이상으로 길이가 더 클 수 있으며, 이를 통해 전계를 통해 전극에 보다 용이하게 자기정렬 시킬 수 있는 이점이 있다. 다만, 길이와 너비의 비율은 15:1 이하일 수 있으며, 이를 통해 전계를 통해 자기정렬이 되는 돌림힘에 대한 최적화에 유리할 수 있다.
또한, 상기 마이크로-나노핀 LED 소자(1,101,102,103,104)의 너비는 두께보다 크거나 같을 수 있는데, 이를 통해 마이크로-나노핀 LED 소자(1,101,102,103,104)가 후술하는 풀-컬러 디스플레이 제조방법 중 전계를 이용해 하부 전극라인의 두 전극 상에 정렬될 때, 옆으로 누워서 정렬되는 것을 최소화 또는 방지할 수 있는 이점이 있다. 만일 마이크로-나노핀 LED 소자가 옆으로 누워서 정렬할 경우 일단과 타단이 서로 다른 두 전극에 각각 접촉하는 정렬 및 실장을 달성하더라도 소자의 측면에 노출된 광활성층이 전극과 접촉함에 따라서 발생하는 전기적 단락으로 인해서 소자가 발광되지 않을 수 있고, 이로 인해 디스플레이 휘도를 감소시키거나, 불량화소를 생성시킬 수 있는 우려가 있다.
또한, 상기 마이크로-나노핀 LED 소자(1,101,102,103,104)는 길이방향 양단의 크기가 상이한 소자일 수 있으며, 일예로 길이인 높이가 윗변과 밑변보다 큰 등변 사다리꼴인 사각의 평면을 갖는 로드형 소자일 수 있고, 윗변과 밑변의 길이 차이에 따라서 결과적으로 소자의 길이방향 양 단에 축적되는 양전하와 음전하의 차이가 발생할 수 있고, 이를 통해 전계에 의해 자기정렬이 보다 용이할 수 있는 이점이 있다.
또한, 도 6 내지 8 및 도 10 내지 12에서 도시된 것과 같이 마이크로-나노핀 LED 소자(108,109)의 제1도전성 반도체층(10) 하부면은 소정의 폭과 두께를 갖는 돌출부(11)가 소자의 길이방향으로 형성될 수 있다. 상기 돌출부(11)는 후술하는 제조방법에 대한 설명에서 구체적으로 설명하나, 두께방향으로 웨이퍼를 식각한 뒤, 식각된 LED 부분을 웨이퍼 상에서 떼어내기 위해서 식각된 LED 부분 하단부 양 측면에서부터 안쪽으로 수평방향으로 식각한 결과 생성될 수 있다. 상기 돌출부(11)는 마이크로-나노핀 LED 소자(108,109)의 전면 발광 추출에 대한 개선 기능을 수행하는데 도움을 줄 수 있다. 또한, 상기 돌출부(11)는 마이크로-나노핀 LED 소자(108,109)가 하부 전극라인(200) 상에 자기정렬 시, 돌출부(11)가 형성된 소자 일면에 대향하는 반대면(예를 들어 제2도전성 반도체층의 노출면)이 하부 전극라인(200) 상에 위치하도록 정렬을 제어하는데 도움을 줄 수 있다. 나아가 상기 반대면이 하부 전극라인(200) 상에 위치한 뒤, 마이크로-나노핀 LED 소자(108,109)의 돌출부(11)가 형성된 상부면에는 상부 전극라인(300)이 형성되게 되는데, 상기 돌출부(11)는 형성되는 상부 전극라인(300)과 접촉면적을 증가시킴에 따라서 상부 전극라인(300)과 마이크로-나노핀 LED 소자(108,109) 간의 기계적 결합력을 개선시키기에 유리할 수 있다.
이때, 상기 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(108,109) 너비의 50% 이하, 보다 바람직하게는 30% 이하로 형성될 수 있고, 이를 통해 LED 웨이퍼 상에 식각된 마이크로-나노핀 LED 소자 부분의 분리가 보다 용이할 수 있다. 만일 마이크로-나노핀 LED 소자(108,109) 너비의 50%를 초과해서 돌출부가 형성되는 경우 LED 웨이퍼 상에서 식각된 마이크로-나노핀 LED 소자 부분이 용이하지 않을 수 있고, 목적한 부분이 아닌 부분에서 분리가 발생해 양산성이 저하될 수 있으며, 다수 개 생성된 마이크로-나노핀 LED 소자의 균일성이 저하될 우려가 있다. 한편, 돌출부(11)의 너비는 마이크로-나노핀 LED 소자(108,109) 너비의 10% 이상으로 형성될 수 있다. 만일 돌출부의 너비가 마이크로-나노핀 LED 소자(108,109) 너비의 10% 미만으로 형성될 경우 LED 웨이퍼 상에서 분리는 용이할 수 있으나, 후술하는 측면 식각 시(도 9(g)/도 9(i), 도 13(h)/도 13(i) 참조) 과도한 식각에 따라서 식각되지 않아야 할 제1도전성 반도체층의 일부까지 식각될 우려가 있으며, 상술한 돌출부(11)에 따른 효과를 발현하지 못할 수 있다. 또한 습식 식각 용액에 의해 분리가 될 우려가 있으며, 강한 염기성질을 가지는 고위험성 식각 용액 내에 분산되어 있는 마이크로-나노핀 LED 소자를 습식 식각 용액과 분리하여 세정해야 하는 문제가 발생할 수 있다. 한편, 상기 돌출부(11)의 두께는 제1도전성 반도체층 두께의 10 ~ 30%만큼의 두께를 가질 수 있으며, 이를 통해서 제1도전성 반도체층을 목적하는 두께 및 품질로 형성시킬 수 있으며, 상술한 돌출부(11)를 통한 효과를 발현하기에 보다 유리할 수 있다. 여기서 상기 제1도전성 반도체층의 두께란 돌출부가 형성되지 않은 제1도전성 반도체층 하부면을 기준으로 한 두께를 의미한다.
구체적인 일예로 상기 돌출부(11)의 너비는 50 ~ 300㎚, 두께는 50 ~ 400㎚ 일 수 있다.
본 발명의 일 실시예에 의하면, 마이크로-나노핀 LED 소자(1,101,102,103,104)는 제2도전성 반도체층(4) 상에 전극층, 또는 제1분극유도층이 소자의 길이방향 일단측에 형성되고, 타단측에 상기 제1분극유도층과 전기적 극성이 상이한 제2분극유도층 형성된 분극유도층을 더 포함할 수 있다.
도 6 내지 8을 참조하여 제2도전성 반도체층(30) 상에 전극층(40)이 형성된 마이크로-나노핀 LED 소자(108)를 기준으로 각 층에 대해서 구체적으로 설명하면, 마이크로-나노핀 LED 소자(108)는 제1도전성 반도체층(10)과 제2도전성 반도체층(30)을 포함한다. 사용되는 도전성 반도체층은 디스플레이에 사용되는 통상의 LED 소자에 채용된 도전성 반도체층인 경우 제한 없이 사용될 수 있다. 본 발명의 바람직한 일 실시예에 따르면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 n형 반도체층을 적어도 하나 포함하고, 다른 도전성 반도체층은 p형 반도체층을 적어도 하나 포함할 수 있다.
상기 제1도전성 반도체층(10)이 n형 반도체층을 포함하는 경우 상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면 상기 제1도전성 반도체층(10)의 두께는 1.5 ~ 5㎛일 수 있으나 이에 제한되지 않는다.
상기 제2도전성 반도체층(30)이 p형 반도체층을 포함하는 경우 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN등에서 어느 하나 이상이 선택될 수 있으며, 제 2도전성 도펀트(예: Mg)가 도핑될 수 있다. 본 발명의 바람직한 일구현예에 따르면, 상기 제2 도전성 반도체층(30)의 두께는 0.01 ~ 0.30㎛일 수 있으나 이에 제한되지 않는다.
본 발명의 일 실시예에 의하면, 상기 제1도전성 반도체층(10) 및 제2도전성 반도체층(30) 중 어느 하나는 p형 GaN 반도체층을 포함하고, 다른 하나는 n형 GaN 반도체층을 포함하며, 상기 p형 GaN 반도체층 두께는 10 ~ 300 ㎚, 상기 n형 GaN 반도체층 두께는 100 ~ 3000 ㎚일 수 있고, 이를 통해서 p형 GaN 반도체층으로 주입된 정공과 n형 GaN 반도체층으로 주입된 전자의 이동거리가 도 5b와 같이 길이방향으로 반도체층과 광활성층이 적층된 로드형 소자에 대비해 짧아지고, 이로 인해 이동 중 벽면의 결함에 의해서 전자 및/또는 정공이 포획될 확률이 적어져 발광손실을 최소화할 수 있으며, 전자-정공 속도 불균형에 의한 발광손실 역시 최소화시키기에 유리할 수 있다.
다음으로 상기 광활성층(20)은 제1도전성 반도체층(10) 상부에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 광활성층(20)은 조명, 디스플레이 등에 사용되는 통상의 LED 소자에 포함되는 광활성층인 경우 제한 없이 사용될 수 있다. 상기 광활성층(20)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 광활성층(20)으로 이용될 수 있다. 이러한 광활성층(20)은 소자에 전계를 인가하였을 때, 광활성층 위, 아래에 각각 위치하는 도전성 반도체층으로부터 광활성층으로 이동하는 전자와 정공이 광활성층에서 전자-정공 쌍의 결합이 발생하고 이로 인해 발광하게 된다. 본 발명의 바람직한 일실예에 따르면 상기 광활성층(20)의 두께는 30 ~ 300 ㎚일 수 있으나 이에 제한되지 않는다.
다음으로 상술한 제2도전성 반도체층(30) 상에 더 형성되는 전극층(40)은 디스플레이에 사용되는 통상의 LED 소자에 포함되는 전극층의 경우 제한 없이 사용될 수 있다. 상기 전극층(40)은 Cr, Ti, Al, Au, Ni, ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합한 재질이 사용될 수 있으나 바람직하게는 발광손실을 최소화하기 위해 투명한 재질일 수 있으며, 이에 일예로 ITO일 수 있다. 또한 전극층(40)의 두께는 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다.
또한, 본 발명의 일 실시예에 의하면, 상기 광활성층(20)의 노출면을 피복하도록 상기 마이크로-나노핀 LED 소자(108)의 측면 상에 형성된 보호피막(50)을 더 포함할 수 있다. 상기 보호피막(50)은 광활성층(20)의 노출면을 보호하기 위한 막으로서, 적어도 광활성층(20)의 노출면을 모두 피복하고, 일예로 마이크로-나노핀 LED 소자(108)의 양 측면과, 전단면 및 후단면을 모두 피복할 수 있다. 상기 보호피막(50)은 바람직하게는 질화규소(Si3N4), 이산화규소(SiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화지르코늄(ZrO2), 산화이트륨(Y2O3) 및 이산화티타늄(TiO2), 질화알루미늄(AlN) 및 질화갈륨(GaN) 중 어느 하나 이상을 포함할 수 있으며, 보다 바람직하게는 상기 성분으로 이루어지나 투명한 것일 수 있으며, 다만 이에 한정되지 않는다. 본 발명의 바람직한 일 실시예에 따르면 상기 보호피막의 두께는 5nm ~ 100nm 일 수 있으나 이에 제한되지 않는다.
도 6 내지 도 8인 마이크로-나노핀 LED 소자(108)는 후술되는 제조방법으로 제조될 수 있으나, 이에 제한되는 것은 아니다. 구체적으로 마이크로-나노핀 LED 소자(108)는 (L1) 기판 상에 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 순차적으로 적층된 LED 웨이퍼를 준비하는 단계, (L2) 상기 LED 웨이퍼의 제2도전성 반도체층 상에 전극층을 형성시키는 단계, 및 (L3) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥을 형성시키는 단계, 및 (L4) 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 포함하여 수행될 수 있다.
도 9를 참조하여 설명하면, 먼저 본 발명의 (L1) 단계로서 기판(미도시) 상에 제1도전성 반도체층(10), 광활성층(20) 및 제2도전성 반도체층(30)이 순차적으로 적층된 LED 웨이퍼(51)를 준비하는 단계를 수행할 수 있다.
먼저 LED 웨이퍼(51) 내 상기 제1도전성 반도체(10)의 두께는 상술한 마이크로-나노핀 LED 소자(100)에서의 제1도전성 반도체층(10)의 두께보다 두꺼울 수 있다. 또한, 상기 LED 웨이퍼(51) 내 각 층은 c-plane 결정구조를 가질 수 있다.
또한, 상기 LED 웨이퍼(51)는 세정공정을 수행한 것일 수 있는데, 상기 세정공정은 통상적인 웨이퍼의 세정용액과 세정공정을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 상기 세정용액은 일예로 이소프로필알코올, 아세톤 및 염산일 수 있으나 이에 제한되는 것은 아니다.
다음으로 (L2) 단계로서, 도 9의 (b)와 같이 상기 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전극층(40)을 형성시키는 단계를 수행할 수 있다. 상기 전극층(40)은 반도체층 상에 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 상기 전극층(40)의 재질은 상술한 것과 같이 일예로 ITO일 수 있으며, 약 150㎚의 두께로 형성될 수 있다. 상기 전극층(40)은 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 전극층의 두께, 재질 등을 고려하여 적절히 조정할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 본 발명의 (L3) 단계로서, 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직인 두께가 상기 길이보다 작도록 LED 웨이퍼(51)를 두께방향으로 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행할 수 있다.
상기 (L3) 단계는 구체적으로 L3-1) 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 9(c)), L3-2) 상기 패턴을 따라서 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계(도 9(d)), L3-3) 상기 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계(도 9(e)), 3-4) 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 9(f)의 A)이 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계(도 9(f)), L3-5) 노출된 제1도전성 반도체층 상부(도 9(f)의 A)를 통해서 상기 제1도전성 반도체층(10)을 두께 방향으로 더 식각시켜서 절연피막(62)이 형성된 마이크로-나노핀 LED 기둥의 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분(도 9(g)의 B)을 형성시키는 단계(도 9(g)), L3-6) 측면이 노출된 상기 제1도전성 반도체층 부분(도 9(g)의 B)을 양 측면에서 중앙쪽으로 식각시키는 단계(도 9(i)), 및 L3-7) 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계(도 9(j))를 포함하여 수행될 수 있다.
먼저, L3-1) 단계로서 낱 개의 소자가 나노 또는 마이크로 크기인 길이와 너비를 갖는 소정의 모양을 가지는 평면이도록 전극층(40) 상부면에 마스크 패턴층(61)을 형성시키는 단계(도 9(c))를 수행할 수 있다.
상기 마스크 패턴층(61)은 구현되는 LED 소자의 목적하는 평면 형상이 되도록 패터닝된 층으로서 LED 웨이퍼 식각 시 사용되는 공지된 방법 및 재질로 형성될 수 있다. 상기 마스크 패턴층(61)은 일예로 SiO2 하드 마스크 패턴층일 수 있으며, 이를 형성시키는 방법을 간략히 설명하면, 전극층(40) 상에 패터닝되지 않은 SiO2 하드 마스크층을 형성하는 단계, 상기 SiO2 하드 마스크층 상에 금속층을 형성하는 단계, 상기 금속층 상에 소정의 패턴을 형성시키는 단계, 상기 패턴을 따라서 상기 금속층과 SiO2 하드 마스크층을 식각시키는 단계, 및 금속층을 제거하는 단계를 통해 형성될 수 있다.
상기 마스크층은 마스크 패턴층(61)의 유래가 되는 층으로써 일예로 SiO2는 증착을 통해서 형성될 수 있다. 상기 마스크층의 두께는 0.5 ~ 3㎛로 형성될 수 있으며, 일예로 1.2㎛로 형성될 수 있다. 또한, 상기 금속층은 일예로 알루미늄층일 수 있고, 상기 알루미늄층은 증착을 통해서 형성될 수 있다. 형성된 금속층 상에 형성되는 소정의 패턴은 마스크 패턴층의 패턴을 구현하기 위한 것으로써, 통상적인 방법으로 형성된 패턴일 수 있다. 일예로 상기 패턴은 감광성 물질을 이용한 포토리소그래피를 통해서 형성되거나 또는 공지된 나노 임프린팅 공법, 레이저 간섭 리소그래피, 전자빔 리소그래피 등을 통해서 형성된 패턴일 수 있다. 이후 형성된 패턴을 따라서 금속층과 SiO2 하드 마스크층을 식각시키는 단계를 수행하는데, 일예로 상기 금속층은 ICP(inductively coupled plasma: 유도 결합 플라즈마), SiO2 하드 마스크층이나 임플린팅된 폴리머층은 RIE(reactive ion etching: 반응성 이온 에칭)와 같은 건식식각법을 이용해 식각될 수 있다.
다음으로 식각된 SiO2 하드 마스크층 상부에 존재하는 금속층, 기타 감광성물질층 또는 임프린트 공법에 따라 남아 있는 폴리머층을 제거하는 단계를 수행할 수 있다. 상기 제거는 재질에 따라 통상적인 습식식각이나 건식 식각 방법을 통해서 수행할 수 있고, 본 발명은 이에 대한 구체적인 설명은 생략한다.
도 9(c)는 전극층(40) 상에 SiO2 하드 마스크층(61)이 패터닝된 평면도로서, 이후 3-2) 단계로 도 5 (d)와 같이 상기 패턴을 따라서 LED 웨이퍼(51) 두께방향으로 제1도전성 반도체층(10) 일부 두께까지 식각하여 다수 개의 마이크로-나노핀 LED 기둥(52)을 형성시키는 단계를 수행할 수 있다. 상기 식각은 ICP와 같은 통상적인 건식식각법을 통해서 수행할 수 있다.
이후 3-3) 단계로 도 9(e)와 같이 상기 마이크로-나노핀 LED 기둥(52)의 노출된 측면을 피복하도록 절연피막(62)을 형성시키는 단계를 수행할 수 있다. 측면에 피복되는 절연피막(62)은 증착을 통해서 형성될 수 있고, 그 재질은 일예로 SiO2일 수 있으나 이에 제한되는 것은 아니다. 상기 절연피막(62)은 측면 마스크층으로 기능하며, 구체적으로 도 9(i)와 같이 마이크로-나노핀 LED 기둥(52)을 분리시키기 위해 제1도전성 반도체층 부분(B)을 식각하는 공정에서 마이크로-나노핀 LED 기둥(52) 측면을 잔존시키고, 식각공정에 따른 손상을 방지하는 기능을 수행한다. 상기 절연피막(62)은 두께가 100 ~ 600㎚일 수 있으나 이에 제한되는 것은 아니다.
다음으로 3-4) 단계로서 도 9(f)와 같이 인접하는 마이크로-나노핀 LED 기둥(52) 사이의 제1도전성 반도체층(10) 상부면(도 9(f)의 A)이 노출되도록 제1도전성 반도체층(10) 상부에 형성된 절연피막(62) 일부를 제거시키는 단계를 수행할 수 있다. 상기 절연피막(62)의 제거는 재질을 고려해 적절한 에칭법을 통해 수행될 수 있고, 일예로 SiO2인 절연피막(62)은 RIE와 같은 건식식각을 통해서 제거될 수 있다.
다음으로 L3-5) 단계로서, 도 9(g)와 같이 노출된 제1도전성 반도체층 상부(도 9(f)의 A)를 통해서 상기 제1도전성 반도체층(10)을 두께 방향으로 더 식각시켜서 절연피막(62)이 형성된 마이크로-나노핀 LED 기둥의 제1도전성 반도체층 하방으로 소정의 두께만큼 측면이 노출된 제1도전성 반도체층 부분(도 9(g)의 B)을 형성시키는 단계를 수행한다. 상술한 것과 같이 제1도전성 반도체층(10)의 노출된 부분(B)은 후술하는 단계에서 기판에 수평한 방향으로 측면 식각이 이루어지는 부분이다. 제1도전성 반도체층(10)을 두께방향으로 더 식각하는 공정은 일예로 ICP와 같은 건식식각법에 의할 수 있다.
이후 L3-6) 단계로 도 9(i)와 같이 측면이 노출된 상기 제1도전성 반도체층 부분(도 9(g)의 B)을 기판에 수평한 방향으로 측면식각시키는 단계를 수행할 수 있다. 상기 측면식각은 습식에칭을 통해 수행될 수 있고, 일예로 상기 습식식각은 수산화테트라메틸암모늄(TMAH) 용액을 이용해 60 ~ 100℃의 온도로 수행될 수 있다.
이후 측면방향으로 이루어진 습식식각이 이루어진 뒤, L3-7) 단계로 도 9(j)와 같이 전극층(40) 상부에 배치된 마스크 패턴층(61)과 측면을 피복하는 절연피막(62)을 제거시키는 단계를 수행할 수 있다. 상부에 배치된 마스크 패턴층(61)과 절연피막(62)의 재질은 모두 SiO2일 수 있으며, 습식식각을 통해 제거될 수 있다. 일예로 상기 습식식각은 BOE(Buffer oxide etchant)를 이용하여 수행될 수 있다.
본 발명의 일 실시예에 의하면, 상술한 (L3) 단계와 (L4) 단계 사이에 (L5) 단계로서, 다수 개의 마이크로-나노핀 LED 기둥 측면에 보호피막(50)을 형성시키는 단계를 더 수행할 수 있다. 상기 보호피막(50)은 도 9(k)와 같이 일예로 증착을 통해서 형성될 수 있고, 두께는 10 ~ 100㎚, 일예로 40㎚로 형성될 수 있으며, 재질은 일예로 알루미나일 수 있다. 알루미나를 사용할 경우 상기 증착의 일예로 ALD(원자층 증착) 공법을 사용할 수 있다. 또한, 증착된 보호피막(50)을 다수 개의 마이크로-나노핀 LED 기둥 측면에만 형성되게 하기 위해서 측면을 제외한 나머지 부분에 위치하는 보호피막(50)은 식각, 일예로 ICP를 통한 건식식각법으로 제거될 수 있다. 한편, 도 9(l)은 상기 보호피막(50)이 측면 전체를 둘러싸는 것과 같이 도시했으나, 측면에서 광활성층을 제외한 나머지 부분 전부 또는 일부에는 상기 보호피막(50)이 형성되지 않을 수 있음을 밝혀둔다.
다음으로 본 발명에 따른 (L4) 단계로서, 도 9(m)과 같이 상기 다수 개의 마이크로-나노핀 LED 기둥을 상기 기판으로부터 분리시키는 단계를 수행할 수 있다. 상기 분리는 절단기구를 이용한 컷팅 또는 접착성 필름을 이용한 분리일 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
한편, 상술한 도 6 내지 도 8과 다르게 도 10 내지 도 12에 도시된 것과 같이 마이크로-나노핀 LED 소자(109)는 제2도전성 반도체층(30) 상에 제1분극유도층(41)이 소자의 길이방향 일단측에 형성되고, 타단측에 상기 제1분극유도층(41)과 전기적 극성이 상이한 제2분극유도층(42)이 형성된 분극유도층(43)을 더 포함할 수 있다. 도 10 내지 도 12에 도시된 마이크로-나노핀 소자(109)는 도 6 내지 8에 도시된 마이크로-나노핀 소자(108)와 대비하여 제2도전성 반도체층(30) 상에 전극층(40) 대신에 분극유도층(43)이 형성된 것에 차이가 있다.
상기 분극유도층(43)은 소자의 길이방향으로 양 단이 서로 상이한 전기적 극성을 갖도록 함으로써 전계에 의한 자기정렬을 보다 용이하게 하는 층인 동시에, 금속 등의 재질을 사용할 경우 도전성을 높여줘서 전극층으로써 기능을 겸할 수 있다. 상기 분극유도층(43)은 소자 길이방향을 따라서 일단측에 제1분극유도층(41)이 배치되며, 타단측에 제2분극유도층(42)이 배치될 수 있으며, 상기 제1분극유도층(41)과 제2분극유도층(42)은 전기적 극성이 서로 상이할 수 있다. 일예로 상기 제1분극유도층(41)은 ITO이며, 제2분극유도층(42) 금속 또는 반도체일 수 있다. 또한, 상기 분극유도층(43)의 두께는 50 ~ 500㎚일 수 있으나 이에 제한되지 않는다. 상기 제1분극유도층(41)과 제2분극유도층(42)은 제2도전성 반도체층(30)의 상부면을 2등분 하여 동일한 면적으로 배치될 수 있으나 이에 제한되는 것은 아니며, 제1분극유도층(41)과 제2분극유도층(42) 중 어느 하나가 더 큰 면적으로 배치될 수도 있다.
상기 분극유도층(43)은 상술한 (L2) 단계 대신에 (M2) 단계로서 LED 웨이퍼(51)의 제2도전성 반도체층(30) 상에 전기적 극성이 서로 상이한 영역이 인접하도록 패터닝된 분극유도층(43)을 형성시키는 단계를 수행함을 통해 구비될 수 있다.
보다 구체적으로 (M2) 단계를 도 13을 참조하여 설명하면, (M2) 단계는 M 2-1) 도 13(b)에 도시된 것과 같이 제2도전성 반도체층(30) 상에 제1분극유도층(41)을 형성시키는 단계, M2-2) 상기 제1분극유도층(41)을 소정의 패턴을 따라서 두께방향으로 식각하는 단계 및 도 13(c1), 도 13(c2) 에 도시된 것과 같이 M2-3) 식각된 음각의 부분에 제2분극유도층(42)을 형성시키는 단계를 포함하여 수행될 수 있다.
먼저 M2-1) 단계로서, 제2도전성 반도체층(30) 상에 제1분극유도층(41)을 형성시키는 단계를 수행할 수 있다. 상기 제1분극유도층(41)은 반도체층 상에 형성되는 통상의 전극층일 수 있고, 일예로 Cr, Ti, Ni, Au, ITO 등일 수 있고, 바람직하게는 투명성 측면에서 ITO일 수 있다. 제1분극유도층(41)은 전극을 형성하는 통상적인 방법을 통해 형성될 수 있으며, 일 예로 스퍼터링을 통한 증착으로 형성될 수 있다. 일예로 ITO가 사용될 경우, 약 150㎚의 두께로 증착될 수 있고, 증착공정 후 급속 열처리(rapid thermal annealing) 공정을 더 거칠 수 있으며, 일예로 600℃, 10분간 처리될 수 있으나 제1분극유도층(41)의 두께, 재질 등을 고려하여 적절히 조절할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
다음으로 M2-2) 단계로서 상기 제1분극유도층(41)을 소정의 패턴을 따라서 두께방향으로 식각하는 단계를 수행한다. 당해 단계는 후술하는 제2분극유도층(42)이 형성될 지점을 마련하는 단계로서, 소자 내 제1분극유도층(41)과 제2분극유도층(42)의 면적비율, 배치 형태를 고려해서 상기 패턴이 형성될 수 있다. 일예로 상기 패턴은 도 13(d)에서 확인할 수 있듯이 제1분극유도층(41)과 제2분극유도층(42)이 나란하게 교호적으로 배치되도록 형성될 수 있다. 상기 패턴은 통상적인 포토리소그래피 공법이나 나노임프린팅 공법 등을 적절히 응용해 형성시킬 수 있으므로 본 발명은 이에 대한 구체적 설명은 생략한다.
상기 식각은 선택되는 제1분극유도층(41)의 재질을 고려해 적절한 공지된 식각방법을 채용하여 수행될 수 있다. 일예로 상기 제1분극유도층(41)이 ITO일 경우 습식식각을 통해 식각될 수 있다. 이때 식각되는 두께는 제2도전성 반도체층(30) 상부면까지 식각 즉, 두께방향으로 ITO가 모두 식각될 수 있으나 이에 제한되는 것은 아니다. 구체적으로 두께방향으로 ITO 일부만 식각되고, 식각된 음각의 부분에 제2분극유도층(42)이 형성될 수 있고, 이 경우 ITO인 제1분극유도층(41)과 제2분극유도층(42)이 적층된 2층 구조로 소자의 일단 상부층이 형성될 수도 있음을 밝혀둔다.
다음으로 M2-3) 단계로서, M2-3) 식각된 음각의 부분에 제2분극유도층(42)을 형성시키는 단계를 수행할 수 있다. 상기 제2분극유도층(42)은 선택된 제1분극유도층(41)과 전기적 극성이 상이한 재질이면서, 통상적인 LED에 사용되는 물질의 경우 제한 없이 사용할 수 있으며, 일 예로 금속 또는 반도체일 수 있고, 구체적으로 니켈이나 크롬일 수 있다. 이들의 형성방법은 증착 등 재질에 맞춰 공지된 방법을 적절히 채용할 수 있어서 본 발명은 이에 대해 특별히 한정하지 않는다.
한편, 마이크로-나노핀 LED 소자(101,102,103,104)는 도 1 및 도 2에 도시된 것과 같이 하부 전극라인(200)의 인접하는 두 전극(201,202) 상에 각 층이 적층된 두께방향의 일면, 즉 제1도전성 반도체층 또는 제2도전성 반도체층이 양단이 접촉하도록 배치될 수 있다. 또한, 전극층(40)이나, 분극유도층(43)을 더 포함하는 경우에는 도 14에 도시된 것과 같이 제1마이크로-나노핀 LED 소자(108)는 전극층(40)이 기판(402) 상에 형성된 하부 전극라인 상부면에 접촉하도록 배치되거나, 또는 제1도전성 반도체층이 하부 전극라인 상부면에 접촉하도록 배치되고, 전극층(40)은 상부 전극라인(미도시)에 접촉하도록 배치될 수 있다. 한편, 분극유도층(43)을 더 포함한 제2마이크로-나노핀 LED 소자(109)의 경우 분극유도층(43)이 하부 전극라인 상부면에 배치될 수 있다. 다만, 다수 개로 제2마이크로-나노핀 LED 소자(109)를 포함하는 경우 모든 제2마이크로-나노핀 LED 소자(109)의 분극유도층(43)이 하부 전극라인 상부면에 접촉하도록 배치되는 것은 아니며, 제1마이크로-나노핀 LED 소자(108)에 대비해 높은 확률로 분극유도층(43)이 하부 전극라인과 접촉하도록 배치될 수 있음을 밝혀둔다.
본 발명의 일 실시예에 의하면, 도 2에 도시된 것과 같이 하부 전극라인(200) 상에 배치된 마이크로-나노핀 LED 소자(102,103,104) 간의 접촉 저항을 감소시키기 위하여 하부 전극 라인(200)과 접촉한 마이크로-나노핀 LED 소자(102,103,104)의 도전성 반도체층과 하부 전극라인(200) 간을 연결하는 통전용 금속층(500)을 더 포함할 수 있다. 상기 통전용 금속층은(500)은 은, 알루미늄, 금 등의 도전성 금속층일 수 있으며, 일예로 두께 약 10㎚로 형성될 수 있다.
또한, 하부 전극라인(200) 상에 자기정렬된 마이크로-나노핀 LED 소자(102,103,104)와, 그 상부와 전기적 접촉하는 상부 전극라인(300) 사이 공간에 절연층(600)을 더 포함할 수 있다. 상기 절연층(600)은 수직방향으로 대향하는 두 전극라인(200,300) 간의 전기적 접촉을 방지하며, 상부 전극라인(300)의 구현을 보다 용이하게 하는 기능을 수행한다.
또한, 도 2에 도시된 것과 같이 상부 전극라인(300) 상에는 다수 개의 서브픽셀 공간마다 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 청색 색변환층(711), 녹색 색변환층(712) 및 적색 색변환층(713)이 패터닝된 색변환층(700)을 포함한다. 상기 청색 색변환층(711), 녹색 색변환층(712) 및 적색 색변환층(713)은 구비되는 마이크로-나노핀 LED 소자(102,103,104)가 발광하는 광의 파장을 고려해서 색변환층을 통과한 광이 청색, 녹색 및 적색을 띠도록 변환시키는 공지된 색변환층일 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다. 한편, 상기 마이크로-나노핀 LED 소자(102,103,104)가 청색을 발광하는 소자일 경우 청색 색변환층(711)이 불필요하므로 색변환층(700)은 녹색 색변환층 및 적색 색변환층을 포함할 수 있다.
또한, 상술한 색변환층(700)을 보호하기 위한 보호층(800)이 더 구비될 수 있고, 상기 보호층(800)은 색변환층(700)이 구비되는 통상적인 디스플레이에서 사용되는 보호층을 적절히 채용할 수 있으므로 본 발명은 이에 대해 특별히 한정하지 않는다.
상술한 본 발명의 제1구현예에 따른 풀-컬러 디스플레이는 (1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)마다 실질적으로 동일한 광색을 발광하며 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계, (2) 자기정렬된 마이크로-나노핀 LED 소자들 상부와 접촉하도록 상부 전극라인을 형성시키는 단계, 및 (3) 상기 다수 개의 서브픽셀 공간마다 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인 상에 색변환층을 패터닝하는 단계를 포함하여 제조될 수 있다.
먼저, (1) 단계로서, 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)마다 실질적으로 동일한 광색을 발광하며 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계를 수행한다.
본 발명의 일 실시예에 의하면, 상기 (1) 단계는 1-1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인을 준비하는 단계, 1-2) 실질적으로 동일한 광색을 발광하고 두께보다 긴 길이를 가지며 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자를 다수 개 포함하는 용액을 상기 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간에 투입시키는 단계, 및 1-3) 상기 하부 전극라인에 조립전압을 인가시켜서 하부 전극라인 상의 각각의 서브픽셀 공간 내 위치하는 전극 상에 적어도 2개의 상기 마이크로-나노핀 LED 소자가 접촉하도록 다수 개의 마이크로-나노핀 소자를 자기정렬 시키는 단계를 포함하여 수행될 수 있다. 상기 1-2) 단계는 일예로 잉크 상의 상기 용액을 잉크젯을 이용해 투입할 수 있다. 또한, 상기 1-3) 단계는 조립 전압을 인가하여 전계를 이용해 다수 개의 마이크로-나노핀 LED 소자를 자기정렬 시키는 단계로서, 인가되는 조립전압의 세기, 종류 등은 본 발명의 발명자에 의한 대한민국 특허출원번호 제10-2013-0080412호, 제10-2016-0092737호, 제10-2016-0073572호 등이 참조로 삽입될 수 있다.
상기 (1) 단계와 (2) 단계 사이에 하부 전극 라인과 접촉된 각각의 마이크로-나노핀 LED 소자의 반도체층과 하부 전극라인을 연결하는 통전용 금속층을 형성시키는 단계 및 자기정렬된 마이크로-나노핀 LED 소자 상부면을 덮지 않는 두께로 하부 전극라인 상에 절연층을 형성시키는 단계를 더 포함할 수 있다.
상기 통전용 금속층은 감광성 물질을 이용한 포토리소그래피 공정을 응용해 통전용 금속층이 증착될 라인을 패터닝한 후 통전용 금속층을 증착시키거나, 또는 증착된 금속층을 패터닝한 후 식각시켜 제조할 수 있다. 당해 공정은 공지된 방법을 적절히 채용하여 수행할 수 있으며, 본 발명의 발명자에 의한 대한민국 특허출원 제10-2016-0181410호가 참조로 삽입될 수 있다.
통전용 금속층을 형성한 후 자기정렬된 마이크로-나노핀 LED 소자 상부면을 덮지 않는 두께로 하부 전극라인 상에 절연층을 형성시키는 단계를 수행할 수 있다. 상기 절연층은 공지된 절연재료의 증착을 통해 형성될 수 있고, 일예로 SiO2, SiNx와 같은 절연재료를 PECVD 공법을 통해 증착하거나, AlN, GaN와 같은 절연재료를 MOCVD 공법을 통해 증착하거나, Al2O, HfO2, ZrO2 등의 절연재료를 ALD 공법을 통해 증착시킬 수 있다. 한편, 상기 절연층은 자기정렬된 마이크로-나노핀 LED 소자의 상부면을 덮지 않는 두께로 형성될 수 있는데, 이를 위해서 상부면을 덮지 않는 두께까지 증착을 통해 절연층을 형성시키거나 또는 상부면을 덮는 두께까지 증착시킨 뒤 소자의 상부면이 노출될때까지 건식식각을 수행할 수도 있다.
다음으로 (2)단계로서, 자기정렬된 마이크로-나노핀 LED 소자들 상부와 접촉하도록 상부 전극라인을 형성시키는 단계를 수행한다. 상기 상부 전극라인은 공지된 포토리소그래피를 이용한 전극라인 패터닝 후 전극물질을 증착 또는 전극물질을 증착 후 건식 및/또는 습식 식각시켜서 구현할 수 있다.
다음으로 (3) 단계로 상기 다수 개의 서브픽셀 공간마다 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인 상에 색변환층을 패터닝하는 단계를 수행한다.
서브픽셀 공간에 구비되는 마이크로-나노핀 LED 소자가 청색, 백색 또는 UV인 광색을 출사할 수 있는데, 이 경우 컬러영상을 시현하기 위하여 출사되는 광색과 다른 광색의 광으로 변환시킬 수 있는 색변환층을 서브픽셀 공간들 상부에 구비시키는 단계이다. 바람직하게는 색순도를 더욱 높여 색재현성을 향상시키고, 색변환층에서의 후면발광을 전면으로 되도록 색변환된 광, 일예로 녹색/적색의 전면발광효율을 향상시키기 위하여 서브픽셀 공간 상부에 단파장투과필터를 형성시키고, 상기 단파장투과필터 상부 중 일영역에 색변환층을 형성시킬 수 있다.
마이크로-나노핀 LED 소자가 청색 LED 소자일 때를 기준해서 설명하면, 상부 전극라인 상부에 단파장투과필터를 형성시킬 수 있고, 만일 상부 전극라인 형성된 평면이 평탄하지 않을 경우 상부 전극라인이 형성된 평면을 평탄화시키기 위한 평탄화층을 더 형성시킨 뒤, 상기 평탄화층 상부에 단파장 투과필터를 형성시킬 수 있다. 상기 단파장 투과필터는 고굴절/저굴절 재료의 박막을 반복시킨 다층막일 수 있으며, 상기 다층막의 구성은 청색을 투과시키고, 청색보다 긴 파장의 광색은 반사시키기 위하여 [(0.125)SiO2/(0.25)TiO2/(0.125)SiO2]m(m =반복층수, m은 5이상) 일 수 있다. 또한 단파장 투과필터의 두께는 0.5 내지 10 ㎛일 수 있으나 이에 제한되지 않는다. 상기 단파장 투과필터의 형성방법은 e-빔(e-beam), 스퍼터링, 및 원자증착법 중 어느 하나의 방법일 수 있으나 이에 제한되는 것은 아니다.
다음으로 단파장투과필터 상에 색변환층을 형성시킬 수 있는데, 색변환층은 구체적으로 서브픽셀 공간들 중 일부 선택된 서브픽셀 공간들에 대응하는 단파장 투과필터 상에 녹색 색변환층을 패터닝하고, 나머지 서브픽셀 공간들 중 일부 선택된 서브픽셀 공간들에 대응하는 단파장 투과필터 상에 적색 색변환층을 패터닝하여 형성시킬 수 있다. 상기 패터닝을 형성하는 방법은 스크린 프린팅 공법, 포토리소그래피(photolithography) 및 디스펜싱으로 이루어진 군에서 선택된 어느 하나 이상의 방법에 의할 수 있다. 한편, 상기 녹색 변환층과 적색 변환층의 패터닝 순서는 제한이 없으며 동시에 형성되거나 역순으로 형성되는 것도 가능하다. 또한, 생기 적색 색변환층 및 녹색 색변환층은 조명, 디스플레이 분야에서 공지된 색변환층, 일예로 컬러필터 또는 청색 LED 소자에 의해 여기되어 목적하는 광색으로 변환시킬 수 있는 형광체 등의 색변환물질을 포함할 수 있으며, 공지된 색변환물질을 사용할 수 있다. 일예로, 상기 녹색 색변환층(1930)은 녹색 형광물질을 포함하는 형광층 있고 구체적으로는 SrGa2S4:Eu, (Sr,Ca)3SiO5:Eu, (Sr,Ba,Ca)SiO4:Eu, Li2SrSiO4:Eu, Sr3SiO4:Ce,Li,
Figure 112020043247275-pat00001
-SiALON:Eu, CaSc2O4:Ce, Ca3Sc2Si3O12:Ce, Caα-SiALON:Yb, Caα-SiALON:Eu, Liα-SiALON:Eu, Ta3Al5O12:Ce, Sr2Si5N8:Ce, (Ca,Sr,Ba)Si2O2N2:Eu, Ba3Si6O12N2:Eu, γ-AlON:Mn 및 γ-AlON:Mn,Mg 로 이루어진 군에서 선택된 어느 하나 이상의 형광체를 포함할 수 있으나 이에 제한되는 것은 아니다. 또한 상기 녹색 색변환층(1930)은 녹색 양자점물질을 포함하는 형광층 있고 구체적으로는 CdSe/ZnS, InP/ZnS, InP/GaP/ZnS, InP/ZnSe/ZnS, Peroviskite 녹색 나노결정 로 이루어진 군에서 선택된 어느 하나 이상의 양자점을 포함할 수 있으나 이에 제한되는 것은 아니다.
또한, 상기 적색 색변환층(1940)은 적색 형광물질을 포함하는 형광층일 수 있고, 구체적으로 (Sr,Ca)AlSiN3:Eu, CaAlSiN3:Eu, (Sr,Ca)S:Eu, CaSiN2:Ce, SrSiN2:Eu, Ba2Si5N8:Eu, CaS:Eu, CaS:Eu,Ce, SrS:Eu, SrS:Eu,Ce 및 Sr2Si5N8:Eu로 이루어진 군에서 선택된 어느 하나 이상의 형광체를 포함할 수 있으나 이에 제한되는 것은 아니다. 또한 상기 적색 색변환층(1930)은 적색 양자점물질을 포함하는 형광층 있고 구체적으로는 CdSe/ZnS, InP/ZnS, InP/GaP/ZnS, InP/ZnSe/ZnS, Peroviskite 적색 나노결정 로 이루어진 군에서 선택된 어느 하나 이상의 양자점을 포함할 수 있으나 이에 제한되는 것은 아니다.
일부 서브픽셀 영역은 단파장투과필터만이 최상층에 배치되고 수직상부에 녹색 색변환층 및 적색 색변환층이 형성되지 않는데, 이러한 영역에서는 청색광이 조사될 수 있다. 반면에 단파장투과필터 상부에 녹색 색변환층이 형성된 일부 서브픽셀 공간 영역은 녹색 변환층을 통해 녹색광이 조사될 수 있다. 또한 나머지 서브픽셀 공간 영역은 단파장투과필터 상부에 적색 변환층이 형성됨에 따라 적색광이 조사될 수 있고, 이를 통해 컬러-바이-블루 LED 디스플레이를 구현할 수 있다.
또한, 바람직하게는 녹색 및 적색 색변환층을 포함한 상부에 장파장 투과필터를 더 형성할 수 있으며, 상기 장파장 투과필터는 소자에서 발광된 청색 광과 색변환된 녹색/적색 광이 혼합되어서 색순도가 떨어지는 것을 방지하기 위한 필터로 기능한다. 상기 장파장 투과필터는 상기 녹색 색변환층 및 적색 색변환층의 일부 또는 전부의 상부에 형성될 수 있고, 바람직하게는 녹색/적색 색변환층 상에만 형성될 수 있다. 이때 사용 가능한 장파장 투과필터는 청색을 반사시키는 장파장 투과 및 단파장 반사의 목적을 달성할 수 있는 고굴절/저굴절 재료의 박막을 반복시킨 다층막일 수 있으며, 구성은 [(0.125)TiO2/(0.25)SiO2/(0.125)TiO2]m(m =반복층수, m은 5이상)일 수 있다. 또한 장파장 투과필터(1950)의 두께는 0.5 내지 10 ㎛일 수 있으나 이에 제한되지 않는다. 상기 장파장 투과필터의 형성방법은 전자빔(e-beam), 스퍼터링 및 원자증착법 중 어느 하나의 방법일 수 있으나 이에 제한되는 것은 아니다. 또한, 녹색/적색 색변환층 상부에만 장파장투과 필터를 형성시키기 위해서는 녹색/적색 색변환층을 노출시키고 그 이외는 마스킹할 수 있는 메탈 마스크를 사용하여 목적하는 영역에만 장파장 투과 필터를 형성시킬 수 있다.
다음으로 도 3 및 도 4를 참조하여 본 발명 제2 구현예에 따른 풀-컬러 디스플레이에 대해서 설명하면, 풀-컬러 LED 디스플레이(2000)는 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인(201), 각각 독립적으로 청색, 녹색 또는 적색을 발광하는 소자들로서, 상기 하부 전극라인(201) 상에 형성된 다수 개의 서브픽셀 공간(sub-pixel sites)(S3,34,S5)이 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 색을 나타내도록 서브픽셀 공간(S3,34,S5)마다 실질적으로 동일한 광색을 발광하는 적어도 2개의 소자가 배치되는 다수 개의 마이크로-나노핀 LED 소자(105,106,107), 및 상기 다수 개의 마이크로-나노핀 LED 소자(105,106,107) 상부와 접촉하도록 배치된 상부 전극라인(301)을 포함하여 구현된다.
상술한 제1 구현예에 따른 풀-컬러 디스플레이(1000)는 실질적으로 동일한 광색을 발광하는 마이크로-나노핀 LED 소자(102,103,104)를 포함한 반면에 제2 구현예에 따른 풀-컬러 디스플레이(2000)는 사용된 마이크로-나노핀 LED 소자들(105,106,107)이 각각 독립적으로 청색, 녹색 및 적색을 발광하는 소자를 사용한 것에 차이가 있으며, 서브픽셀 공간(S3,S4,S5)마다 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 색을 발광할 수 있는 소자가 적어도 2개 배치된다. 또한, 서브픽셀 공간(S3,S4,S5)에 배치된 소자 자체가 목적하는 청색, 녹색 또는 적색을 발광하므로 상부 전극라인(301) 상에 별도의 색변환층은 불필요하다. 한편, 제2 구현예에 따른 풀-컬러 LED 디스플레이(2000) 역시 하부 전극라인(201)과 마이크로-나노핀 LED 소자(105,106,107) 간의 접촉 부분의 저항을 감소시키기 위한 통전용 금속층(501)과, 하부 전극라인(201)과 상부 전극라인(301) 사이를 채우는 절연층(601)을 더 포함할 수 있다.
상술한 제2 구현예에 따른 풀-컬러 LED 디스플레이(2000)는 (a) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)이 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 광색을 나타내도록 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 청색 마이크로-나노핀 LED 소자, 녹색 마이크로-나노핀 LED 소자 및 적색 마이크로-나노핀 LED 소자를 포함시키되, 상기 서브픽셀 공간마다 실질적으로 동일한 광색을 발광하는 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계, 및 (b) 자기정렬된 마이크로-나노핀 LED 소자들 상부와 접촉하도록 상부 전극라인을 형성시키는 단계를 포함하여 구현될 수 있다.
또한, 상기 (a) 단계는 a-1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인을 준비하는 단계, a-2) 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 청색 마이크로-나노핀 LED 소자, 녹색 마이크로-나노핀 LED 소자 및 적색 마이크로-나노핀 LED 소자를 다수 개로 포함하는 용액을 상기 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간에 투입시키는 단계, a-3) 상기 하부 전극라인에 조립전압을 인가시켜서 하부 전극라인 상의 각각의 서브픽셀 공간 내 위치하는 전극 상에 실질적으로 동일한 광색을 발광하는 적어도 2개의 마이크로-나노핀 LED 소자가 접촉하도록 다수 개의 마이크로-나노핀 소자를 자기정렬 시키는 단계를 포함하여 제조될 수 있다. 이들 각 단계에 대한 설명은 상술한 제1 구현예에 따른 풀-컬러 LED 디스플레이의 제조방법에 대한 설명과 동일하므로 이하 구체적인 설명은 생략한다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
1,101,102,103,104,105,106,107,108,109: 마이크로-나노핀 LED 소자
200: 하부 전극라인 300: 상부 전극라인
400,401: 기판 500,501: 통전용 금속층
600.601: 절연층 700: 색변환층
800: 보호층 1000,2000: 풀-컬러 LED 디스플레이

Claims (16)

  1. (1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)마다 동일한 광색을 발광하며, 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작고, 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계;
    (2) 자기정렬된 마이크로-나노핀 LED 소자 상부와 접촉하도록 상부 전극라인을 형성시키는 단계; 및
    (3) 상기 다수 개의 서브픽셀 공간마다 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인 상에 색변환층을 패터닝하는 단계를 포함하는 풀-컬러 LED 디스플레이 제조방법.
  2. 제1항에 있어서, 상기 (1) 단계는
    1-1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인을 준비하는 단계;
    1-2) 동일한 광색을 발광하고 두께보다 긴 길이를 가지며 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 마이크로-나노핀 LED 소자를 다수 개 포함하는 용액을 상기 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간에 투입시키는 단계; 및
    1-3) 상기 하부 전극라인에 조립전압을 인가시켜서 하부 전극라인 상의 각각의 서브픽셀 공간 내 위치하는 전극 상에 적어도 2개의 상기 마이크로-나노핀 LED 소자가 접촉하도록 다수 개의 마이크로-나노핀 소자를 자기정렬 시키는 단계를 포함하는 것을 특징으로 하는 풀-컬러 LED 디스플레이 제조방법.
  3. 제1항에 있어서,
    상기 광색은 청색, 백색 또는 UV인 풀-컬러 LED 디스플레이 제조방법.
  4. (a) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간(sub-pixel sites)이 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 광색을 나타내도록 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작고, 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 청색 마이크로-나노핀 LED 소자, 녹색 마이크로-나노핀 LED 소자 및 적색 마이크로-나노핀 LED 소자를 포함시키되, 상기 서브픽셀 공간마다 동일한 광색을 발광하는 마이크로-나노핀 LED 소자가 적어도 2개 포함되도록 자기정렬시키는 단계; 및
    (b) 자기정렬된 마이크로-나노핀 LED 소자 상부와 접촉하도록 상부 전극라인을 형성시키는 단계;를 포함하는 풀-컬러 LED 디스플레이 제조방법.
  5. 제4항에 있어서, 상기 (a) 단계는
    a-1) 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인을 준비하는 단계;
    a-2) 소자 길이가 두께보다 크고 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 청색 마이크로-나노핀 LED 소자, 녹색 마이크로-나노핀 LED 소자 및 적색 마이크로-나노핀 LED 소자를 다수 개로 포함하는 용액을 상기 하부 전극라인 상에 형성되는 다수 개의 서브픽셀 공간에 투입시키는 단계;
    a-3) 상기 하부 전극라인에 조립전압을 인가시켜서 하부 전극라인 상의 각각의 서브픽셀 공간 내 위치하는 전극 상에 동일한 광색을 발광하는 적어도 2개의 마이크로-나노핀 LED 소자가 접촉하도록 다수 개의 마이크로-나노핀 소자를 자기정렬 시키는 단계를 포함하는 것을 특징으로 하는 풀-컬러 LED 디스플레이 제조방법.
  6. 삭제
  7. 제1항 또는 제4항에 있어서,
    상기 마이크로-나노핀 LED 소자의 제2도전성 반도체층 상에는 전극층, 또는 제1분극유도층이 소자의 길이방향 일단측에 형성되고, 타단측에 상기 제1분극유도층과 전기적 극성이 상이한 제2분극유도층이 형성된 분극유도층을 더 포함하는 것을 특징으로 하는 풀-컬러 LED 디스플레이 제조방법.
  8. 제1항 또는 제4항에 있어서, 마이크로-나노핀 LED 소자를 자기정렬 시키는 단계와 상부 전극라인을 형성시키는 단계 사이에,
    하부 전극 라인과 접촉된 각각의 마이크로-나노핀 LED 소자의 반도체층과 하부 전극라인을 연결하는 통전용 금속층을 형성시키는 단계 및
    자기정렬된 마이크로-나노핀 LED 소자 상부면을 덮지 않는 두께로 하부 전극라인 상에 절연층을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 풀-컬러 LED 디스플레이 제조방법.
  9. 제1항 또는 제4항에 있어서,
    상기 마이크로-나노핀 LED 소자의 길이와 두께의 비는 3:1 이상인 것을 특징으로 하는 풀-컬러 LED 디스플레이 제조방법.
  10. 제1항 또는 제4항에 있어서,
    상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 폭과 두께를 갖는 돌출부가 소자의 길이방향으로 형성된 것을 특징으로 하는 풀-컬러 LED 디스플레이 제조방법.
  11. 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인;
    나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작고, 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 소자로서 상기 하부 전극라인 상에 형성된 다수 개의 서브픽셀 공간(sub-pixel sites)마다 적어도 2개의 소자가 포함되며, 포함된 전체 소자가 동일한 광색을 발광하는 마이크로-나노핀 LED 소자들;
    상기 마이크로-나노핀 LED 소자들 상부와 접촉하도록 배치되는 상부 전극라인; 및
    상기 다수 개의 서브픽셀 공간마다 청색, 녹색 및 적색 중 어느 한 색을 발현하는 서브픽셀 공간이 되도록 상기 상부 전극라인 상에 패터닝된 색변환층을 포함하는 풀-컬러 LED 디스플레이.
  12. 소정의 간격을 두고 수평방향으로 이격된 다수 개의 전극을 포함하는 하부 전극라인;
    각각 독립적으로 청색, 녹색 또는 적색을 발광하며, 나노 또는 마이크로 크기인 길이와 너비를 갖는 평면을 가지며, 상기 평면에 수직한 두께가 상기 길이보다 작고, 두께방향으로 제1도전성 반도체층, 광활성층 및 제2도전성 반도체층이 적층된 소자들로서, 상기 하부 전극라인 상에 형성된 다수 개의 서브픽셀 공간(sub-pixel sites)이 각각 독립적으로 청색, 녹색 및 적색 중 어느 한 색을 나타내도록 서브픽셀 공간마다 동일한 광색을 발광하는 적어도 2개의 소자가 배치되는 다수 개의 마이크로-나노핀 LED 소자; 및
    상기 다수 개의 마이크로-나노핀 LED 소자 상부와 접촉하도록 배치된 상부 전극라인을 포함하는 풀-컬러 LED 디스플레이.
  13. 제11항 또는 제12항에 있어서,
    상기 마이크로-나노핀 LED 소자 길이는 1000 ~ 10000 ㎚이고, 두께는 100 ~ 3000 ㎚인 것을 특징으로 하는 풀-컬러 LED 디스플레이.
  14. 제11항 또는 제12항에 있어서,
    상기 마이크로-나노핀 LED 소자의 제1도전성 반도체층 하부면은 소정의 너비와 두께를 갖는 돌출부가 소자의 길이방향으로 형성되며, 상기 돌출부의 너비는 마이크로-나노핀 LED 소자 너비 대비 50% 이하로 형성된 것을 특징으로 하는 풀-컬러 LED 디스플레이.
  15. 제11항 또는 제12항에 있어서,
    상기 마이크로-나노핀 LED 소자의 발광면적은 마이크로-나노핀 LED 소자 종단면 면적의 2배를 초과하는 것을 특징으로 하는 풀-컬러 LED 디스플레이.
  16. 제11항 또는 제12항에 있어서,
    상기 서브픽셀 공간은 단위면적이 100㎛×100㎛ 이하인 것을 특징으로 하는 풀-컬러 LED 디스플레이.
KR1020200050885A 2020-04-27 2020-04-27 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법 KR102414266B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200050885A KR102414266B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
US17/997,255 US20230187418A1 (en) 2020-04-27 2021-04-27 Full-color led display using micro-nanopin led elements, and method for producing same
PCT/KR2021/005310 WO2021221438A1 (ko) 2020-04-27 2021-04-27 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
CN202180031155.XA CN115735279A (zh) 2020-04-27 2021-04-27 利用了Micro-Nano PIN LED元件的全彩LED显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200050885A KR102414266B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20210132465A KR20210132465A (ko) 2021-11-04
KR102414266B1 true KR102414266B1 (ko) 2022-06-29

Family

ID=78373761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200050885A KR102414266B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법

Country Status (4)

Country Link
US (1) US20230187418A1 (ko)
KR (1) KR102414266B1 (ko)
CN (1) CN115735279A (ko)
WO (1) WO2021221438A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4447111A1 (en) * 2021-12-08 2024-10-16 LG Electronics Inc. Display device comprising semiconductor light-emitting element, and manufacturing method therefor
WO2023182538A1 (ko) * 2022-03-21 2023-09-28 엘지전자 주식회사 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
KR20240094240A (ko) * 2022-12-15 2024-06-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR102167942B1 (ko) * 2013-12-27 2020-10-20 엘지디스플레이 주식회사 발광다이오드어셈블리와 이의 제조방법 및 그를 포함한 액정표시장치
KR102673721B1 (ko) * 2016-11-07 2024-06-11 삼성전자주식회사 Led 패널 및 그 제조 방법
KR20200015082A (ko) * 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법

Also Published As

Publication number Publication date
WO2021221438A1 (ko) 2021-11-04
US20230187418A1 (en) 2023-06-15
KR20210132465A (ko) 2021-11-04
CN115735279A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
KR102414266B1 (ko) 마이크로-나노핀 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
CN102386200A (zh) 发光单元阵列与投影系统
US20230223492A1 (en) Micro-nanopin led element and method for producing same
US20240021769A1 (en) Full-color led display and manufacturing method thereof
KR102629568B1 (ko) 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
US20230130620A1 (en) High-resolution ultra-thin led display for ar and vr devices and manufacturing method thereof
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
KR102332350B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102345917B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR102359042B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102332349B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR102378757B1 (ko) 마이크로-나노핀 led 소자를 포함하는 광원 및 이를 포함하는 기기
KR102097865B1 (ko) 발광소자
KR102713725B1 (ko) Ar, vr 기기용 고해상도 초박형 led 디스플레이 및 이의 제조방법
KR102537613B1 (ko) 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
KR102551869B1 (ko) 로드형 led 소자 수직배치형 전극 어셈블리, 이의 제조방법 및 이를 포함하는 광원
CN108008574A (zh) 背光模组及液晶显示装置
US20230197703A1 (en) Direct-current-drivable full-color light-emitting diode display and method of manufacturing the same
KR102174004B1 (ko) 발광소자
US20220310878A1 (en) Ultra-thin led electrode assembly and method for manufacturing thereof
US20240355968A1 (en) Light emitting element and light emitting device
CN116417446A (zh) 具有非对称面的发光二极管结构物
KR20240105669A (ko) 투명 초박형 led 디스플레이 및 이의 제조방법
CN114127963A (zh) 发光元件、用于制造发光元件的方法以及显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right