KR102410165B1 - 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법 - Google Patents

뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102410165B1
KR102410165B1 KR1020200117070A KR20200117070A KR102410165B1 KR 102410165 B1 KR102410165 B1 KR 102410165B1 KR 1020200117070 A KR1020200117070 A KR 1020200117070A KR 20200117070 A KR20200117070 A KR 20200117070A KR 102410165 B1 KR102410165 B1 KR 102410165B1
Authority
KR
South Korea
Prior art keywords
electrode
lithium
synaptic device
current
active layer
Prior art date
Application number
KR1020200117070A
Other languages
English (en)
Other versions
KR20210047804A (ko
Inventor
김태환
전영표
이정헌
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to US17/075,937 priority Critical patent/US11532799B2/en
Publication of KR20210047804A publication Critical patent/KR20210047804A/ko
Application granted granted Critical
Publication of KR102410165B1 publication Critical patent/KR102410165B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H01L45/1253
    • H01L45/1233
    • H01L45/145
    • H01L45/149
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845Carbon or carbides

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법에 관한 것으로서, 일실시예에 따른 뉴런 거동 모방 시냅스 소자는 표면에 리튬이 도핑된 제1 전극과, 제1 전극 상에 형성되고 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층 및 활성층 상에 형성된 제2 전극을 포함한다.

Description

뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법{ELECTRONIC SYNAPTIC DEVICES WITH MIMICKING NEURON BEHAVIORS AND MANUFACTURING METHOD THEREOF}
본 발명은 뉴런 거동 모방 시냅스 소자에 관한 것으로, 보다 상세하게는 단기 기억에서 장기 기억으로의 전환의 어려움을 해결할 수 있는 시냅스 소자에 관한 것이다.
비휘발성 메모리를 기반으로 한 뉴로모픽 소자로, 간단한 구조와 높은 밀도의 통합 특성 및 빠른 동작 특성에 기초하는 양전극 저항 메모리 소자가 주목을 받고 있다.
저항 메모리 소자는 최소 두 가지 이상의 전도성 상태가 있는 소자를 의미한다. 높은 전도도 상태(저저항 상태)와 낮은 전도도 상태(고저항 상태)를 인가전압에 따라 변화할 수 있으며, 이러한 특성은 재기록할 수 있는 비휘발성 메모리 분야에 적용하기에 이상적이다.
저항 메모리 소자 관련 연구의 중요한 이슈는 긴 지속 시간 및 빠른 응답 속도와 함께 큰 온/오프(on/off) 비율을 얻는 것이다. 필라멘트 이론을 기반으로 저항 메모리 메커니즘은 금속 필라멘트의 형성(formation)과 파열(rupture)의 상태 변화를 바탕으로 큰 온/오프 비율과 긴 지속 시간 구현에 기여할 수 있다.
은(Ag) 이나 금(Au) 나노 파티클을 이용한 저항 메모리 소자는 은 및 금 나노 파티클의 축척을 통하여 필라멘트를 형성하고, 이를 바탕으로 큰 저항 변화를 나타내며 형성과정에서 높은 전도도 상태의 최고 전류의 변화를 바탕으로 뉴런 거동 모방 기능인 학습 및 기억 상태를 구현한다.
기존 저항 메모리 기반의 시냅스 소자는 은이나 금 나노 파티클을 이용한 높은 전도도 상태 및 낮은 전도도 상태간의 상전이하는 방법을 이용하여 필라멘트 형성 과정에서의 전류의 크기 변화를 기반으로 시냅스 강화 및 억제 현상을 구현함으로써, 강화 및 억제 현상에 따른 전류 변화량이 작다는 문제가 있다.
또한, 이를 해결하기 위해 많은 양의 금속 나노파티클을 사용하는 경우에는 높은 전도도와 낮은 전도도의 상변화 전압의 간격이 작기 때문에 소자가 너무 민감하게 반응한다는 문제가 있다.
한국공개특허 제10-2019-0062819호, "저항변화 메모리 소자 및 그 동작방법"
본 발명은 필라멘트 이론을 기초로 하는 강화-억제 과정에서 단기 기억과 장기 기억간의 전환 특성과 입력 전압에 따른 출력 전류의 마진을 개선할 수 있는 뉴런 거동 모방 시냅스 소자 및 이의 제조 방법을 제공하고자 한다.
또한, 본 발명은 높은 전도도와 낮은 전도도의 상태 변화와 함께 리튬의 화학적 산화-환원 반응을 통해 소자의 저항 변화를 야기하며, 이를 통해 효과적으로 시냅스 거동 특성의 강화와 억제 현상을 구현할 수 있는 뉴런 거동 모방 시냅스 소자 및 이의 제조 방법을 제공하고자 한다.
본 발명의 일실시예에 따른 뉴런 거동 모방 시냅스 소자는 표면에 리튬이 도핑된 제1 전극과, 제1 전극 상에 형성되고 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층 및 활성층 상에 형성된 제2 전극을 포함할 수 있다.
일측에 따르면, 제1 전극은 전극 물질 상에 리튬 산화물층이 표면 처리된 전극일 수 있다.
일측에 따르면, 활성층은 리튬 산화물층의 산화-환원 반응에 의한 제1 전극 및 제2 전극 중 적어도 하나의 전극의 일함수(work function)의 변화를 통해 저항이 변화할 수 있다.
일측에 따르면, 활성층은 금속 나노 파티클에 기초한 금속 필라멘트의 형성 여부에 따라 저항이 변화할 수 있다.
일측에 따르면, 전해질 고분자는 폴리비닐피로리돈(polyvinylpyrrolidone; PVP), 폴리에틸렌글리콜(polyethylen glycol; PEO), 폴리에틸렌이민(poly (ethylene imine); PEI), 폴리에틸렌술파이드(poly(ethylene sulphide); PES), 폴리비닐아세테이트(poly(vinyl acetate); PVAc) 및 폴리에틸렌석시네이트(poly(ethylene succinate); PESc) 중 적어도 하나의 물질을 포함할 수 있다.
일측에 따르면, 금속 나노 파티클은 백금(Pt), 팔라듐(Pd), 은(Ag) 및 금(Au) 중 적어도 하나의 물질을 포함할 수 있다.
일측에 따르면, 금속 나노 파티클은 사육면체(tetrahexahedron), 육팔면체(hexoctahedron) 및 이십사면체(trisoctahedron) 중 적어도 하나의 형태 및 2nm 내지 20nm의 크기로 형성될 수 있다.
본 발명의 일실시예에 따른 뉴런 거동 모방 시냅스 소자의 제조방법은 표면에 리튬이 도핑된 제1 전극을 형성하는 단계와, 제1 전극 상에 형성되고, 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층을 형성하는 단계 및 활성층 상에 형성된 제2 전극을 형성하는 단계를 포함할 수 있다.
일측에 따르면, 제1 전극은 전극 물질 상에 리튬 산화물층이 표면 처리된 전극일 수 있다.
일측에 따르면, 제1 전극을 형성하는 단계는 전극 물질 상에 리튬 퀴놀레이트(lithium quinolate; Liq)층을 도포하는 단계 및 리튬 퀴놀레이트층을 열처리하여 리튬 퀴놀레이트층 표면에 리튬 산화물층을 형성하는 단계를 더 포함할 수 있다.
일측에 따르면, 활성층은 리튬 산화물층의 산화-환원 반응에 의한 제1 전극 및 제2 전극 중 적어도 하나의 전극의 일함수(work function)의 변화를 통해 저항이 변화할 수 있다.
일측에 따르면, 활성층은 금속 나노 파티클에 기초한 금속 필라멘트의 형성 여부에 따라 저항이 변화할 수 있다.
일실시예에 따르면, 본 발명은 필라멘트 이론을 기초로 하는 강화-억제 과정에서 단기 기억과 장기 기억간의 전환 특성과 입력 전압에 따른 출력 전류의 마진을 개선할 수 있다.
일실시예에 따르면, 본 발명은 높은 전도도와 낮은 전도도의 상태 변화와 함께 리튬의 화학적 산화-환원 반응을 통해 소자의 저항 변화를 야기하며, 이를 통해 효과적으로 시냅스 거동 특성의 강화와 억제 현상을 구현할 수 있다.
도 1은 일실시예에 따른 시냅스 소자를 설명하기 위한 도면이다.
도 2는 일실시예에 따른 시냅스 소자의 구동예를 설명하기 위한 도면이다.
도 3은 일실시예에 따른 시냅스 소자와 기존 시냅스 소자간의 전류-전압 특성의 비교 결과를 설명하기 위한 도면이다.
도 4는 일실시예에 따른 시냅스 소자와 기존 시냅스 소자간의 전압 스윙 횟수에 따른 전류 변화 특성의 비교 결과를 설명하기 위한 도면이다.
도 5는 일실시예에 따른 시냅스 소자의 전압 스윙 횟수에 따른 전류 변화 특성을 설명하기 위한 도면이다.
도 6은 일실시예에 따른 시냅스 소자의 제조방법을 설명하기 위한 도면이다.
도 7a 내지 도 7e는 일실시예에 따른 시냅스 소자의 제조방법에 대한 예시를 설명하기 위한 도면이다.
도 8은 일실시예에 따른 시냅스 소자의 제조방법에서 리튬 산화물층을 형성하는 예시를 설명하기 위한 도면이다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 일실시예에 따른 시냅스 소자를 설명하기 위한 도면이다.
도 1을 참조하면, 일실시예에 따른 시냅스 소자(100)는 필라멘트 이론을 기초로 하는 강화-억제 과정에서 단기 기억과 장기 기억간의 전환과 입력전압에 따른 출력 전류의 마진이 낮다는 기존 시냅스 소자의 단점을 해결하기 위해, 전해질 고분자와 리튬을 첨가하여 리튬의 산화-환원 과정을 통해 소자의 저항을 더욱 크게 변화시키며, 이를 통해 단기 기억과 장기 기억 모방 효과를 더 잘 나타내고 소자의 저항 상태를 보다 효과적으로 전환할 수 있다.
구체적으로, 일실시예에 따른 시냅스 소자(100)는 리튬을 전극 표면에 도핑하는 방식과 금속 나노 파티클을 사용하는 매질로 전해질 고분자를 사용함으로써, 금속 나노 파티클 필라멘트와 리튬 전달이 동시에 일어나게 하여 저항 메모리의 높은 전도도 중에 뉴로모픽 소자의 강화 및 억제 과정이 리튬 전달에 의해 더 효과적으로 일어나는 구조로 구현될 수 있다.
이를 위해 일실시예에 따른 시냅스 소자(100)는 제1 전극(110), 활성층(120) 및 제2 전극(130)을 포함할 수 있다.
일실시예에 따른 제1 전극(110)은 표면에 리튬이 도핑될 수 있다.
일측에 따르면, 제1 전극(110)은 전극 물질(111) 상에 리튬 산화물층(112)이 표면 처리된 전극일 수 있다.
예를 들면, 제1 전극(110)의 전극 물질(111)은 ITO(indium tin oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), IGZO(In,Ga-doped ZnO), MZO(Mg-doped ZnO), Mo-doped ZnO, Al-doped MgO, Ga-doped MgO, F-doped SnO2, Nb-doped TiO2, 구리-알루미늄 산화물(CuAlO2), 그래핀, dCNT(discrete carbon nanotubes), mCNT(multi-walled carbon nanotube), CNT(carbon nanotube), 산화그래핀 및 버크민스터풀러렌(C60) 중 적어도 하나의 물질을 포함할 수 있다.
또한, 제1 전극(110)의 전극 물질(111)은 CuAlO2/Ag/CuAlO2, ITO/Ag/ITO, ZnO/Ag/ZnO, ZnS/Ag/ZnS, TiO2/Ag/TiO2, ITO/Au/ITO, WO3/Ag/WO3 및 MoO3/Ag/MoO3 중 적어도 하나의 다층구조체로 구현될 수도 있다.
리튬 산화물층(112)은 제1 전극(110)의 전극 물질(111) 표면에 리튬 퀴놀레이트(lithium quinolate; Liq)층을 도포하고, 도포된 리튬 퀴놀레이트층을 기설정된 온도에서 열처리하여 형성될 수 있다.
일실시예에 따른 활성층(120)은 제1 전극(120) 상에 형성되며, 전해질 고분자(121) 및 적어도 하나의 금속 나노 파티클(122)을 구비할 수 있다.
예를 들면, 전해질 고분자는 폴리비닐피로리돈(polyvinylpyrrolidone; PVP), 폴리에틸렌글리콜(polyethylen glycol; PEO), 폴리에틸렌이민(poly (ethylene imine); PEI), 폴리에틸렌술파이드(poly(ethylene sulphide); PES), 폴리비닐아세테이트(poly(vinyl acetate); PVAc) 및 폴리에틸렌석시네이트(poly(ethylene succinate); PESc) 중 적어도 하나의 물질을 포함할 수 있다.
또한, 전해질 고분자(121)는 poly(α,β,β-trifluorostyrene)막, 술폰화 폴리비닐불소막, 그래프트 이오노머막 및 과불소화 술폰이미드 이오노머막 중 적어도 하나의 전도성 높은 막을 포함할 수 있다.
일측에 따르면, 금속 나노 파티클(122)은 백금(Pt), 팔라듐(Pd), 은(Ag) 및 금(Au) 중 적어도 하나의 물질을 포함할 수 있다.
일측에 따르면, 금속 나노 파티클(122)은 사육면체(tetrahexahedron), 육팔면체(hexoctahedron) 및 이십사면체(trisoctahedron) 중 적어도 하나의 형태로 구현될 수 있다. 또한, 금속 나노 파티클(122)은 2nm 내지 20nm의 크기로 형성될 수 있다.
일측에 따르면, 활성층(120)은 리튬 산화물층(112)의 산화-환원 반응에 의한 제1 전극(110) 및 제2 전극(130) 중 적어도 하나의 전극의 일함수(work function) 변화를 통해 저항이 변화할 수 있다.
또한, 활성층(120)은 금속 나노 파티클(122)에 기초한 금속 필라멘트의 형성 여부에 따라 저항이 변화할 수 있다.
다시 말해, 활성층(120)은 제1 전극(110) 및 제2 전극(130)을 통해 인가되는 입력 전압에 따른 높은 전도도와 낮은 전도도 상태의 상태 변화 외에도 입력 전압에 따른 리튬의 화학적 산화-환원을 통하여 전극의 일함수가 변하게 되어 소자의 저항 변화를 가져올 수 있으며, 이를 통해 효과적인 시냅스 거동 특성의 강화와 억제 현상을 구현 할 수 있다.
구체적으로, 시냅스 소자(100)는 필라멘트 현상으로 시냅스를 구현할 때 나타나는 단기 기억과 장기 기억 현상 구현의 어려움을 리튬 이온을 이용하여 개선할 수 있다.
다시 말해, 시냅스 소자(100)는 낮은 전도도 상황에서의 리튬 이온의 전이를 통해 단기 기억 강화 모방을 명확히 구분하고, 높은 전도도 상황에서의 리튬 이온의 전이를 통해 장기 기억 강화 모방을 명확히 구분할 수 있다. 또한, 시냅스 소자(100)는 음의 전압 상태에서 리튬 이온이 반대 전극으로 전이를 일으키기 때문에 억제 상태에서의 변화량의 크기도 크게 제어할 수 있다.
일실시예에 따른 제2 전극(130)은 활성층(120) 상에 형성될 수 있다. 예를 들면, 제2 전극(130)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 텅스텐(W), 니켈(Ni), 아연(Zn), 타이타늄(Ti), 지르코늄(Zr), 플루오린화 수소(Hf), 카드뮴(Cd) 및 팔라듐(Pd) 중 적어도 하나의 전극물질을 포함할 수 있다.
또한, 제2 전극(130)의 전극 물질은 CuAlO2/Ag/CuAlO2, ITO/Ag/ITO, ZnO/Ag/ZnO, ZnS/Ag/ZnS, TiO2/Ag/TiO2, ITO/Au/ITO, WO3/Ag/WO3 및 MoO3/Ag/MoO3 중 적어도 하나의 다층구조체로 구현될 수도 있다.
한편, 제1 전극(110) 및 제2 전극(130) 중 적어도 하나의 표면에는 전극간의 단락전류를 막기 위해 방해층(blocking layer)이 소정의 두께로 코팅될 수 있다.
예를 들면, 방해층은 실리카, 알루미나, 타이타니아 등의 나노입자를 제1 전극(110) 및 제2 전극(130) 중 적어도 하나의 표면에 스핀 코팅하여 형성될 수 있다.
도 2는 일실시예에 따른 시냅스 소자의 구동예를 설명하기 위한 도면이다.
도 2를 참조하면, 도 2의 (a)는 낮은 전도도 상태(off 상태)에서의 시냅스 소자를 도시하고, 도 2의 (b)는 높은 전도도 상태(on 상태)에서의 시냅스 소자를 도시한다.
도 2의 (a)에 따르면, 일실시예에 따른 시냅스 소자는 제1 전극 및 제2 전극을 통해 기설정된 제1 입력전압이 인가되면, 높은 소자 저항으로 인해 낮은 전도도 상태가 되어, 활성층을 통해 작은 전류가 흐를 수 있다.
이때, 시냅스 소자에서는 리튬의 산화 반응으로 인한 일부 리튬 이온의 전이로 인해 추가적인 제1 전류가 발생될 수 있으며, 이를 통해 억제 현상에서의 변화량의 크기를 크게 제어할 수 있다.
도 2의 (b)에 따르면, 일실시예에 따른 시냅스 소자는 제1 전극 및 제2 전극을 통해 기설정된 제2 입력전압이 인가되면, 활성층에서 금속 나노 파티클에 기초하는 필라멘트를 형성하여 소자 저항을 낮출 수 있다. 즉, 시냅스 소자는 낮은 소자 저항으로 인해 높은 전도도 상태가 될 수 있다.
이때, 시냅스 소자에서는 리튬의 산화 반응으로 인한 다수의 리튬 이온의 전이로 인해 제1 전류 보다 큰 크기를 갖는 추가적인 제2 전류가 발생될 수 있으며, 이를 통해 강화 현상이 더 강하게 나타날 수 있다.
즉, 일실시예에 따른 시냅스 소자는 전해질 고분자와 리튬을 첨가하여 리튬의 산화-환원 과정을 통해 소자의 강화 및 억제 현상을 보다 효과적으로 구현할 수 있다.
도 3은 일실시예에 따른 시냅스 소자와 기존 시냅스 소자간의 전류-전압 특성의 비교 결과를 설명하기 위한 도면이다.
도 3을 참조하면, 도 3의 (a)는 ITO 전극(제1 전극), PVP(전도성 고분자) 및 은 전극(제2 전극)으로 구성되는 기존 시냅스 소자의 전류-전압 특성을 도시하고, 도 3의 (b)는 표면에 리튬이 도핑된 ITO 전극(제1 전극), PVP(전도성 고분자) 및 은 전극(제2 전극)으로 구성되는 일실시예에 따른 시냅스 소자의 전류-전압 특성을 도시한다.
도 3의 (a) 및 (b)에 따르면, 리튬이 도핑된 ITO 전극을 사용하는 일실시예에 따른 시냅스 소자가 기존 시냅스 소자보다 전압의 따른 전류의 변화가 선형적이며, 진류값 또한 크게 나타나는 것을 확인할 수 있다.
도 4는 일실시예에 따른 시냅스 소자와 기존 시냅스 소자간의 전압 스윙 횟수에 따른 전류 변화 특성의 비교 결과를 설명하기 위한 도면이다.
도 4를 참조하면, 도 4의 (a)는 ITO 전극(제1 전극), PVP(전도성 고분자) 및 은 전극(제2 전극)으로 구성되는 기존 시냅스 소자의 전압 스윙 횟수에 따른 전류 변화 특성을 도시하고, 도 4의 (b)는 표면에 리튬이 도핑된 ITO 전극(제1 전극), PVP(전도성 고분자) 및 은 전극(제2 전극)으로 구성되는 일실시예에 따른 시냅스 소자의 전압 스윙 횟수에 따른 전류 변화 특성을 도시한다.
도 4의 (a) 및 (b)에 따르면, 일실시예에 따른 시냅스 소자는 0V, 1V 및 -1V의 전압 변화를 여러 번 반복하여 구동하면, 기존 시냅스 소자와 다르게 소자 저항이 크게 변화하는 것을 확인할 수 있었으며, 이를 통해 리튬 이온의 확산(diffusion) 효과를 관찰할 수 있었다.
도 5는 일실시예에 따른 시냅스 소자의 전압 스윙 횟수에 따른 전류 변화 특성을 설명하기 위한 도면이다.
도 5를 참조하면, 도 5의 (a)는 일실시예에 따른 시냅스 소자의 전압 스윙 횟수(1st 내지 7th)에 따른 전류 변화 특성을 도시하고, 도 5의 (b)는 도 5의 (a)에서 3rd 내지 7th에 대응되는 전류 변화 특성의 확대도를 도시한다.
도 5의 (a) 및 (b)에 따르면, 일실시예에 따른 시냅스 소자는 리튬 이온의 확산에 의해 고저항 상태(high resistive state, HRS)에서 저저항 상태(low resistive state, LRS)로 전이되어도 전류 강화현상이 나타나는 것을 확인할 수 있다.
다시 말해, 일실시예에 따른 시냅스 소자는 기존 시냅스 소자 대비 더 높은 전류 강화 현상을 관찰할 수 있으며, 이를 통해 일실시예에 따른 시냅스 소자가 기존 대비 간단한 구조(리튬이 도핑된 전극)의 추가를 통해 시냅스의 가소성 특성을 보다 효과적으로 구현하는 것을 확인할 수 있다.
도 6은 일실시예에 따른 시냅스 소자의 제조방법을 설명하기 위한 도면이다.
다시 말해, 도 6은 도 1 내지 도 5를 통해 설명한 일실시예에 따른 시냅스 소자의 제조방법을 설명하는 도면으로, 이후 도 6을 통해 설명하는 내용 중 도 1 내지 도 5를 통해 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 610 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 표면에 리튬이 도핑된 제1 전극을 형성할 수 있다.
일측에 따르면, 제1 전극은 전극 물질 상에 리튬 산화물층이 표면 처리된 전극일 수 있다.
예를 들면, 제1 전극의 전극 물질은 ITO(indium tin oxide), AZO(Al-doped ZnO), GZO(Ga-doped ZnO), IGZO(In,Ga-doped ZnO), MZO(Mg-doped ZnO), Mo-doped ZnO, Al-doped MgO, Ga-doped MgO, F-doped SnO2, Nb-doped TiO2, 구리-알루미늄 산화물(CuAlO2), 그래핀, dCNT(discrete carbon nanotubes), mCNT(multi-walled carbon nanotube), CNT(carbon nanotube), 산화그래핀 및 버크민스터풀러렌(C60) 중 적어도 하나의 물질을 포함할 수 있다.
또한, 제1 전극의 전극 물질은 CuAlO2/Ag/CuAlO2, ITO/Ag/ITO, ZnO/Ag/ZnO, ZnS/Ag/ZnS, TiO2/Ag/TiO2, ITO/Au/ITO, WO3/Ag/WO3 및 MoO3/Ag/MoO3 중 적어도 하나의 다층구조체로 구현될 수도 있다.
다음으로, 620 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 제1 전극 상에 형성되고, 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층을 형성할 수 있다.
예를 들면, 전해질 고분자는 폴리비닐피로리돈(polyvinylpyrrolidone; PVP), 폴리에틸렌글리콜(polyethylen glycol; PEO), 폴리에틸렌이민(poly (ethylene imine); PEI), 폴리에틸렌술파이드(poly(ethylene sulphide); PES), 폴리비닐아세테이트(poly(vinyl acetate); PVAc) 및 폴리에틸렌석시네이트(poly(ethylene succinate); PESc) 중 적어도 하나의 물질을 포함할 수 있다.
또한, 금속 나노 파티클은 백금(Pt), 팔라듐(Pd), 은(Ag) 및 금(Au) 중 적어도 하나의 물질을 포함할 수 있다.
금속 나노 파티클은 사육면체(tetrahexahedron), 육팔면체(hexoctahedron) 및 이십사면체(trisoctahedron) 중 적어도 하나의 형태로 구현될 수 있다. 또한, 금속 나노 파티클은 2nm 내지 20nm의 크기로 형성될 수 있다.
다음으로, 630 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 활성층 상에 형성된 제2 전극을 형성할 수 있다.
예를 들면, 제2 전극은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 텅스텐(W), 니켈(Ni), 아연(Zn), 타이타늄(Ti), 지르코늄(Zr), 플루오린화 수소(Hf), 카드뮴(Cd) 및 팔라듐(Pd) 중 적어도 하나의 전극물질을 포함할 수 있다.
또한, 제2 전극(130)의 전극 물질은 CuAlO2/Ag/CuAlO2, ITO/Ag/ITO, ZnO/Ag/ZnO, ZnS/Ag/ZnS, TiO2/Ag/TiO2, ITO/Au/ITO, WO3/Ag/WO3 및 MoO3/Ag/MoO3 중 적어도 하나의 다층구조체로 구현될 수도 있다.
일측에 따르면, 활성층은 리튬 산화물층의 산화-환원 반응에 의한 제1 전극 및 제2 전극 중 적어도 하나의 전극의 일함수(work function)의 변화를 통해 저항이 변화할 수 있다. 또한, 활성층은 금속 나노 파티클에 기초한 금속 필라멘트의 형성 여부에 따라 저항이 변화할 수 있다.
구체적으로, 일실시예에 따른 시냅스 소자는 필라멘트 현상으로 시냅스를 구현할 때 나타나는 단기 기억과 장기 기억 현상 구현의 어려움을 리튬 이온을 이용하여 개선할 수 있다.
다시 말해, 시냅스 소자는 낮은 전도도 상황에서의 리튬 이온의 전이를 통해 단기 기억 강화 모방을 명확히 구분하고, 높은 전도도 상황에서의 리튬 이온의 전이를 통해 장기 기억 강화 모방을 명확히 구분할 수 있다. 또한, 시냅스 소자는 음의 전압 상태에서 리튬 이온이 반대 전극으로 전이를 일으키기 때문에 억제 상태에서의 변화량의 크기도 크게 제어할 수 있다.
일실시예에 따른 시냅스 소자의 제조방법은 이후 실시예 도 7a 내지 도 7e를 통해 보다 구체적으로 설명하기로 한다.
도 7a 내지 도 7e는 일실시예에 따른 시냅스 소자의 제조방법에 대한 예시를 설명하기 위한 도면이다.
도 7a 내지 도 7e를 참조하면, 710 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 제1 전극의 전극물질(715)을 형성할 수 있다.
예를 들면, 제1 전극의 전극물질(715)은 글래스(glass) 기판 상에 형성된 ITO(indium tin oxide)일 수 있다.
일측에 따르면, 710 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 ITO 물질이 형성된 글래스 기판에 대한 클리닝(cleaning), 건조 및 자외선(UV) 처리를 하는 전처리 과정을 수행할 수 있다.
예를 들면, 클리닝 과정은 아세톤(acetone), 이소 프로필 알코올(isopropyl alcohol) 및 탈이온수(deionized water)에 ITO 물질이 형성된 글래스 기판을 기설정된 시간동안 침지시킨 상태에서 초음파 처리하여 수행될 수 있다.
또한, 자외선 처리 과정은 ITO 물질이 형성된 글래스 기판에 약 200nm 내지 700nm 파장의 자외선을 조사하여, 표면에 잔존하는 오염 물질을 제거할 수 있다.
720 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 전극 물질(715) 상에 리튬 퀴놀레이트층(lithium quinolate layer; Liq) (725)을 도포할 수 있다.
730 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 리튬 퀴놀레이트층(725)을 기설정된 온도 범위 내에서 열처리하여 리튬 퀴놀레이트층(725) 표면에 리튬 산화물층(735)을 형성할 수 있다.
740 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 리튬 산화물층(735) 상에 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층(745)을 형성할 수 있다.
750 단계에서 일실시예에 따른 시냅스 소자의 제조방법은 활성층(745) 상에 제2 전극(755)을 형성할 수 있다.
도 8은 일실시예에 따른 시냅스 소자의 제조방법에서 리튬 산화물층을 형성하는 예시를 설명하기 위한 도면이다.
도 8을 참조하면, 참조부호 800에서 일실시예에 따른 시냅스 소자의 제조방법은 제1 전극의 전극 물질(810) 및 전극 물질(810) 상에 리튬 퀴놀레이트층(820)을 형성한 구조체를 기설정된 온도 범위 내에서 열처리하여, 리튬 퀴놀레이트층(820)의 표면에 리튬 산화물층(830)을 형성할 수 있다.
결국, 본 발명을 이용하면, 필라멘트 이론을 기초로 하는 강화-억제 과정에서 단기 기억과 장기 기억간의 전환 특성과 입력 전압에 따른 출력 전류의 마진을 개선할 수 있다.
또한, 높은 전도도와 낮은 전도도의 상태 변화와 함께 리튬의 화학적 산화-환원 반응을 통해 소자의 저항 변화를 야기하며, 이를 통해 효과적으로 시냅스 거동 특성의 강화와 억제 현상을 구현할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 시냅스 소자 110: 제1 전극
111: 전극 물질 112: 리튬 산화물층
120: 활성층 121: 전해질 고분자
122: 금속 나노 파티클 130: 제2 전극

Claims (12)

  1. 표면에 리튬이 도핑된 제1 전극;
    상기 제1 전극 상에 형성되고, 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층 및
    상기 활성층 상에 형성된 제2 전극
    을 포함하고,
    상기 활성층은,
    상기 제1 전극 및 상기 제2 전극을 통해 인가되는 입력 전압에 따른 상기 금속 나노 파티클에 기초한 금속 필라멘트의 형성 여부와, 상기 입력 전압에 따른 상기 리튬의 산화-환원 반응에 기초하여 저항이 변화하되,
    억제 과정에 따른 제1 입력 전압이 인가되면, 상기 금속 필라멘트가 미형성된 상태에서 상기 리튬의 산화 반응으로 인한 추가적인 제1 전류가 발생되고,
    강화 과정에 따른 제2 입력전압이 인가되면, 상기 금속 필라멘트가 형성된 상태에서 상기 리튬의 산화 반응으로 인한 추가적인 제2 전류가 발생되며,
    상기 제2 전류는 상기 제1 전류보다 큰 크기를 갖는 전류인 뉴런 거동 모방 시냅스 소자.
  2. 제1항에 있어서,
    상기 제1 전극은,
    전극 물질 상에 리튬 산화물층이 표면 처리된 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자.
  3. 제2항에 있어서,
    상기 활성층은,
    상기 리튬 산화물층의 산화-환원 반응에 의한 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 일함수(work function)의 변화를 통해 저항이 변화하는 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 전해질 고분자는,
    폴리비닐피로리돈(polyvinylpyrrolidone; PVP), 폴리에틸렌글리콜(polyethylen glycol; PEO), 폴리에틸렌이민(poly (ethylene imine); PEI), 폴리에틸렌술파이드(poly(ethylene sulphide); PES), 폴리비닐아세테이트(poly(vinyl acetate); PVAc) 및 폴리에틸렌석시네이트(poly(ethylene succinate); PESc) 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자.
  6. 제1항에 있어서,
    상기 금속 나노 파티클은,
    백금(Pt), 팔라듐(Pd), 은(Ag) 및 금(Au) 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자.
  7. 제1항에 있어서,
    상기 금속 나노 파티클은,
    사육면체(tetrahexahedron), 육팔면체(hexoctahedron) 및 이십사면체(trisoctahedron) 중 적어도 하나의 형태 및 2nm 내지 20nm의 크기로 형성되는 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자.
  8. 표면에 리튬이 도핑된 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 형성되고, 전해질 고분자 및 적어도 하나의 금속 나노 파티클을 구비하는 활성층을 형성하는 단계 및
    상기 활성층 상에 형성된 제2 전극을 형성하는 단계
    를 포함하고,
    상기 활성층은,
    상기 제1 전극 및 상기 제2 전극을 통해 인가되는 입력 전압에 따른 상기 금속 나노 파티클에 기초한 금속 필라멘트의 형성 여부와, 상기 입력 전압에 따른 상기 리튬의 산화-환원 반응에 기초하여 저항이 변화하되,
    억제 과정에 따른 제1 입력 전압이 인가되면, 상기 금속 필라멘트가 미형성된 상태에서 상기 리튬의 산화 반응으로 인한 추가적인 제1 전류가 발생되고,
    강화 과정에 따른 제2 입력전압이 인가되면, 상기 금속 필라멘트가 형성된 상태에서 상기 리튬의 산화 반응으로 인한 추가적인 제2 전류가 발생되며,
    상기 제2 전류는 상기 제1 전류보다 큰 크기를 갖는 전류인 뉴런 거동 모방 시냅스 소자의 제조방법.
  9. 제8항에 있어서,
    상기 제1 전극은,
    전극 물질 상에 리튬 산화물층이 표면 처리된 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자의 제조방법.
  10. 제9항에 있어서,
    상기 제1 전극을 형성하는 단계는,
    전극 물질 상에 리튬 퀴놀레이트(lithium quinolate; Liq)층을 도포하는 단계 및
    상기 리튬 퀴놀레이트층을 열처리하여 상기 리튬 퀴놀레이트층 표면에 리튬 산화물층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 뉴런 거동 모방 시냅스 소자의 제조방법.
  11. 제9항에 있어서,
    상기 활성층은,
    상기 리튬 산화물층의 산화-환원 반응에 의한 상기 제1 전극 및 상기 제2 전극 중 적어도 하나의 전극의 일함수(work function)의 변화를 통해 저항이 변화하는 것을 특징으로 하는
    뉴런 거동 모방 시냅스 소자의 제조방법.
  12. 삭제
KR1020200117070A 2019-10-22 2020-09-11 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법 KR102410165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/075,937 US11532799B2 (en) 2019-10-22 2020-10-21 Neuron behavior-imitating electronic synapse device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20190131745 2019-10-22
KR1020190131745 2019-10-22

Publications (2)

Publication Number Publication Date
KR20210047804A KR20210047804A (ko) 2021-04-30
KR102410165B1 true KR102410165B1 (ko) 2022-06-20

Family

ID=75740716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200117070A KR102410165B1 (ko) 2019-10-22 2020-09-11 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102410165B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102157B1 (ko) * 2005-09-16 2012-01-02 삼성전자주식회사 금속 나노 입자를 이용한 휘발성 음저항 소자
KR20130127078A (ko) * 2012-05-14 2013-11-22 한양대학교 산학협력단 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법
KR20140088369A (ko) * 2013-01-02 2014-07-10 삼성디스플레이 주식회사 유기 발광 표시 장치
DE102014113030A1 (de) * 2014-09-10 2016-03-10 Infineon Technologies Ag Speicherschaltungen und ein Verfahren zum Bilden einer Speicherschaltung
KR20190062819A (ko) 2017-11-29 2019-06-07 서울대학교산학협력단 저항변화 메모리 소자 및 그 동작방법

Also Published As

Publication number Publication date
KR20210047804A (ko) 2021-04-30

Similar Documents

Publication Publication Date Title
Dai et al. Recent advances in transistor‐based artificial synapses
Rehman et al. Decade of 2D-materials-based RRAM devices: a review
Rahmani et al. Effect of interlayer on resistive switching properties of SnO2-based memristor for synaptic application
Qian et al. Direct observation of conducting filaments in tungsten oxide based transparent resistive switching memory
Gao et al. Implementation of complete Boolean logic functions in single complementary resistive switch
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
CN109148683B (zh) 一种基于黑磷和黑磷氧化物的范德华异质结忆阻器
Simanjuntak et al. Neutral oxygen irradiation enhanced forming-less ZnO-based transparent analog memristor devices for neuromorphic computing applications
CN109659433B (zh) 一种易失和非易失电阻转变行为可调控的忆阻器及其制备方法
Wang et al. Conducting-interlayer SiO x memory devices on rigid and flexible substrates
Qi et al. Effect of electrode area on resistive switching behavior in translucent solution-processed AlOx based memory device
KR101588980B1 (ko) 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
Zhang et al. Tunable resistive switching in 2D MXene Ti3C2 nanosheets for non-volatile memory and neuromorphic computing
Yun et al. Artificial synapse characteristics of a ZnO-based memristor with a short-term memory effect
US11532799B2 (en) Neuron behavior-imitating electronic synapse device and method of fabricating the same
Wang et al. Hybrid oxide brain-inspired neuromorphic devices for hardware implementation of artificial intelligence
Dias et al. Bipolar resistive switching in Si/Ag nanostructures
Sung et al. Biosynaptic devices based on chicken egg albumen: graphene quantum dot nanocomposites
Jung et al. Multistate resistive switching characteristics of ZnO nanoparticles embedded polyvinylphenol device
Arya Lekshmi et al. Multilevel non‐volatile memory based on Al2O3/ZnO bilayer device
KR102410165B1 (ko) 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법
CN105322091B (zh) 一种光写入阻变存储单元及其制备、操作方法和应用
Ji et al. Improved resistive and synaptic switching performances in bilayer ZrOx/HfOx devices
KR101869378B1 (ko) 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
Chiu Resistance Switching Characteristics in ZnO‐Based Nonvolatile Memory Devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant