KR102408903B1 - Pixel and Organic Light Emitting Display Device Using the Same - Google Patents

Pixel and Organic Light Emitting Display Device Using the Same Download PDF

Info

Publication number
KR102408903B1
KR102408903B1 KR1020170111198A KR20170111198A KR102408903B1 KR 102408903 B1 KR102408903 B1 KR 102408903B1 KR 1020170111198 A KR1020170111198 A KR 1020170111198A KR 20170111198 A KR20170111198 A KR 20170111198A KR 102408903 B1 KR102408903 B1 KR 102408903B1
Authority
KR
South Korea
Prior art keywords
light emitting
node
organic light
electrode
emitting diode
Prior art date
Application number
KR1020170111198A
Other languages
Korean (ko)
Other versions
KR20190024318A (en
Inventor
임동혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170111198A priority Critical patent/KR102408903B1/en
Publication of KR20190024318A publication Critical patent/KR20190024318A/en
Application granted granted Critical
Publication of KR102408903B1 publication Critical patent/KR102408903B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3265
    • H01L27/3276
    • H01L51/5004
    • H01L51/5016
    • H01L51/5024
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 휘도를 안정하게 유지하게 위해 구동 트랜지스터의 문턱 전압을 보상하는 구조에서, 구동 트랜지스터와 접속된 유기 발광 다이오드 자체가 갖는 용량 특성으로 인한 문턱 전압의 변화를 방지하고, 영역별 색감 편차를 방지한 유기 발광 표시 장치에 관한 것이다.The present invention prevents a change in threshold voltage due to the capacitance characteristic of an organic light emitting diode connected to the driving transistor itself in a structure that compensates the threshold voltage of the driving transistor to stably maintain luminance, and prevents color deviation by region The present invention relates to an organic light emitting display device.

Description

화소 및 이를 포함한 유기 발광 표시 장치 {Pixel and Organic Light Emitting Display Device Using the Same}Pixel and Organic Light Emitting Display Device Using the Same

본 발명은 휘도를 안정하게 유지하게 위해 구동 트랜지스터의 문턱 전압을 보상하는 구조에서, 구동 트랜지스터와 접속된 유기 발광 다이오드 자체가 갖는 용량 특성으로 인한 문턱 전압의 변화를 방지하고, 영역별 색감 편차를 방지한 유기 발광 표시 장치에 관한 것이다.The present invention prevents a change in threshold voltage due to the capacitance characteristic of an organic light emitting diode connected to the driving transistor itself in a structure that compensates the threshold voltage of the driving transistor to stably maintain luminance, and prevents color deviation by region The present invention relates to an organic light emitting display device.

평판 표시 장치(Flat Panel Display)는 소형화 및 경량화에 유리한 장점으로 인해 데스크탑 컴퓨터의 모니터뿐만 아니라, 노트북 컴퓨터, PDA 등의 휴대용 컴퓨터나 휴대 전화 단말기 등에 폭넓게 이용되고 있다. 이러한 평판 표시 장치로는 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Panel Device), 전계 방출표시장치(FED: Field Emission Display) 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 있다.BACKGROUND ART Flat panel displays are widely used not only for monitors of desktop computers, but also for portable computers such as notebook computers, PDAs, and mobile phone terminals due to their advantages in miniaturization and weight reduction. Examples of the flat panel display include a liquid crystal display device (LCD), a plasma display panel device (FED), a field emission display device (FED), and an organic light emitting display device (OLED). ), etc.

이 중 유기 발광 표시 장치는 응답속도가 빠르고, 발광 효율이 높은 휘도를 표현할 수 있으며 시야각이 큰 장점이 있다.Among them, the organic light emitting diode display has advantages of fast response speed, high luminance efficiency, and a large viewing angle.

일반적으로 유기 발광 표시 장치는 스캔 신호에 의해서 턴온(turn-on)되는 트랜지스터를 이용하여 데이터 전압을 구동 트랜지스터의 게이트 전극에 인가하고, 구동 트랜지스터에 공급되는 데이터 전압을 스토리지 캐패시터에 충전한다. 그리고, 발광제어신호를 이용하여 스토리지 캐패시터에 충전된 데이터 전압을 출력함으로써 유기 발광 다이오드를 발광시킨다. 즉, 유기발광 다이오드에 공급되는 전류는 구동 트랜지스터의 게이트 전극에 인가되는 데이터 전압에 의해 조절될 수 있다.In general, an organic light emitting diode display applies a data voltage to a gate electrode of a driving transistor using a transistor turned on by a scan signal, and charges a data voltage supplied to the driving transistor to a storage capacitor. Then, the organic light emitting diode emits light by outputting the data voltage charged to the storage capacitor using the light emission control signal. That is, the current supplied to the organic light emitting diode may be adjusted by the data voltage applied to the gate electrode of the driving transistor.

그런데, 제조공정의 특성상 서브 화소들에 형성되는 각각의 구동 트랜지스터는 문턱 전압(Vth)의 편차가 발생한다. 구동 트랜지스터의 문턱 전압의 편차에 의해 유기 발광 다이오드에 공급되는 전류는 설계된 값과 다른 값이 제공될 수 있고, 이에 따라 발광하는 휘도가 원하는 값과 달라질 수 있다. 이러한 문턱 전압(Vth)의 편차를 방지하기 위해, 일반적으로 유기 발광 표시 장치는 유기 발광 다이오드와 구동 트랜지스터의 접속부의 전위는 센싱되어, 보상하는 방식을 적용한다.However, the threshold voltage Vth of each driving transistor formed in the sub-pixels varies due to the characteristics of the manufacturing process. The current supplied to the organic light emitting diode may have a different value than the designed value due to the deviation of the threshold voltage of the driving transistor, and accordingly, the luminance of light emission may be different from the desired value. In order to prevent the deviation of the threshold voltage Vth, in general, the organic light emitting diode display senses the potential of the connection portion between the organic light emitting diode and the driving transistor and applies a compensation method.

하지만 각 서브 화소별로 구동 트랜지스터와 유기 발광 다이오드의 접속부에 보상 회로를 구비하여 보상을 적용하여도, 구동 트랜지스터 외의 유기 발광 다이오드 자체의 불안정성으로 보상 단계에서 오히려 유기 발광 다이오드가 기생 용량으로 작용하여, 정확한 보상이 이루어지지 못하게 되며, 이는 결과적으로 발광 구간에서 영역별 색감 차를 유발하는 요인이 될 수 있다.However, even when compensation is applied by providing a compensation circuit at the connection between the driving transistor and the organic light emitting diode for each sub-pixel, the organic light emitting diode acts as a parasitic capacitance in the compensation step due to the instability of the organic light emitting diode itself other than the driving transistor. Compensation cannot be made, and as a result, it may become a factor inducing a color difference for each region in the light emitting section.

본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로, 휘도를 안정하게 유지하게 위해 구동 트랜지스터의 문턱 전압을 보상하는 구조에서, 구동 트랜지스터와 접속된 유기 발광 다이오드 자체가 갖는 용량 특성으로 인한 문턱 전압의 변화를 방지하고, 영역별 색감 편차를 방지한 유기 발광 표시 장치에 관한 것이다.The present invention has been devised to solve the above problems, and in a structure for compensating for the threshold voltage of a driving transistor to stably maintain luminance, The present invention relates to an organic light emitting display device that prevents change and prevents color deviation for each area.

본 발명의 화소는 기판 상에, 일 방향으로 구비된 게이트 라인 및 상기 게이트 라인과 교차하는 데이터 라인과 전원 전압 라인과, 상기 게이트 라인에 공급된 스캔 신호에 의해 제어되며, 상기 데이터 라인과 제 1 노드 사이에 연결된 스위칭 트랜지스터와, 상기 제 1 노드와 제 1 스토리지 전극이 연결되고, 제 2 스토리지 전극이 제 2 노드와 연결된 스토리지 캐패시터와, 상기 제 1 노드에 공급된 신호에 의해 제어되며, 상기 전원 전압 라인과 상기 제 2 노드 사이에 위치하며, 구동 트랜지스터 및 상기 제 2 노드와 접속된 제 1 전극 및 상기 제 1 전극과 대향된 제 2 전극과, 상기 제 1 전극과 제 2 전극 사이에 제 1 함량비의 전자 수송성 호스트와, 상기 제 1 함량비보다 큰 제 2 함량비를 갖는 정공 수송성 호스트 및 도펀트를 포함한 발광층을 갖는 유기 발광 다이오드를 포함한다.The pixel of the present invention is controlled by a gate line provided in one direction on a substrate, a data line and a power voltage line intersecting the gate line, and a scan signal supplied to the gate line, the data line and the first A switching transistor connected between nodes, a storage capacitor connected to the first node and a first storage electrode, and a storage capacitor having a second storage electrode connected to a second node, and a signal supplied to the first node, the power supply a first electrode positioned between a voltage line and the second node, a driving transistor, a first electrode connected to the second node, a second electrode opposite to the first electrode, and a first electrode between the first electrode and the second electrode An organic light emitting diode having an electron transporting host having a content ratio, a hole transporting host having a second content ratio greater than the first content ratio, and a light emitting layer including a dopant.

여기서, 상기 제 2 노드는 보상 단계에서 전압 값이 센싱되며, 상기 보상 단계에서 상기 제 1 노드와 제 2 노드의 전압 차는 상기 구동 트랜지스터의 문턱 전압으로 정의되어 보상이 수행될 수 있다.Here, a voltage value of the second node is sensed in the compensation step, and a voltage difference between the first node and the second node is defined as a threshold voltage of the driving transistor in the compensation step, so that compensation may be performed.

상기 제 1 함량비와 제 2 함량비는 1:1 보다 크고, 1:2보다 작거나 같을 수 있다.The first content ratio and the second content ratio may be greater than 1:1 and less than or equal to 1:2.

상기 구동 트랜지스터는 NMOS 트랜지스터이며, 상기 유기 발광 다이오드의 도펀트는 인광 도펀트이다.The driving transistor is an NMOS transistor, and the dopant of the organic light emitting diode is a phosphorescent dopant.

여기서, 상기 정공 수송성 호스트의 LUMO는 -2.9eV 내지 -2.0eV이며, 상기 전자 수송성 호스트의 LUMO는 상기 정공 수송성 호스트의 LUMO보다 하측에 위치하며, -3.4eV 내지 -2.8eV이고, 상기 정공 수송성 호스트의 HOMO는 -5.9eV 내지 -5.0eV이며, 상기 전자 수송성 호스트의 HOMO는 -6.7eV 내지 -6.0eV일 수 있다.Here, the LUMO of the hole transporting host is -2.9eV to -2.0eV, the LUMO of the electron transporting host is located below the LUMO of the hole transporting host, -3.4eV to -2.8eV, and the hole transporting host The HOMO of -5.9eV to -5.0eV, and the HOMO of the electron transporting host may be -6.7eV to -6.0eV.

그리고, 상기 화소는 발광 신호에 의해 제어되며, 상기 전원 전압 라인과 구동 트랜지스터 사이에 위치하는 발광 제어 트랜지스터와, 센싱 신호에 의해 제어되며, 초기화 라인과 상기 제 2 노드 사이에 위치한 센싱 트랜지스터 및 상기 전원 전압 라인과 상기 발광 제어 트랜지스터의 접속부와 상기 제 2 노드 사이에 구비된 보상 캐패시터를 더 포함할 수 있다.The pixel is controlled by a light emitting signal, a light emission control transistor positioned between the power supply voltage line and the driving transistor, a sensing signal controlled by a sensing signal, and a sensing transistor positioned between an initialization line and the second node, and the power source A compensation capacitor may be further included between the voltage line and the connection portion of the light emission control transistor and the second node.

또한, 상기 도펀트는 500nm 내지 640nm에서 발광 피크를 가질 수 있다.In addition, the dopant may have an emission peak at 500 nm to 640 nm.

또한, 본 발명의 유기 발광 표시 장치는 상술한 화소를 복수개의 포함한 기판을 갖고, 상기 각 화소의 유기 발광 다이오드는, 상기 제 1 전극과 발광층 사이에 공통으로 정공 수송층을 더 갖고, 상기 발광층과 제 2 전극 사이에 공통으로 전자 수송층을 더 가질 수 있다.In addition, the organic light emitting display device of the present invention has a substrate including a plurality of the above-described pixels, and the organic light emitting diode of each pixel further has a hole transport layer in common between the first electrode and the light emitting layer, and the light emitting layer and the second light emitting layer It may further have an electron transport layer in common between the two electrodes.

본 발명의 화소 및 유기 발광 표시 장치는 다음과 같은 효과가 있다.The pixel and organic light emitting display device of the present invention have the following effects.

각 서브 화소에는 구동 박막 트랜지스터와 이와 접속된 유기 발광 다이오드가 구비되며, 적어도 어느 서브 화소의 유기 발광 다이오드 내 발광층은 인광 도펀트와, 정공 수송성의 제 1 호스트와 전자 수송성의 제 2 호스트를 포함하며, 상기 제 1 호스트가 제 2 호스트의 함량비보다 더 많아, 구동 트랜지스터의 소스 팔로워 동작에 따른 보상 단계에서 유기 발광 다이오드가 기생 캐패시터로 작용하지 않아, 보상의 정확성을 높일 수 있다.Each sub-pixel includes a driving thin film transistor and an organic light emitting diode connected thereto, and the light emitting layer in the organic light emitting diode of at least one sub pixel includes a phosphorescent dopant, a first host for hole transport, and a second host for transporting electrons, Since the content ratio of the first host is greater than that of the second host, the organic light emitting diode does not act as a parasitic capacitor in the compensation step according to the source-follower operation of the driving transistor, thereby increasing the accuracy of compensation.

또한, 보상의 정확도가 높아 화면의 영역별 색감 편차를 방지할 수 있으며, 수명 향상 및 효율 향상을 꾀할 수 있다.In addition, since the compensation accuracy is high, color deviation for each area of the screen can be prevented, and lifespan and efficiency can be improved.

도 1은 본 발명의 유기 발광 표시 장치를 나타낸 평면도
도 2는 도 1의 각 서브 화소의 등가 회로도
도 3은 도 2의 타이밍도
도 4는 도 2의 유기 발광 다이오드의 일 형태를 나타낸 단면도
도 5는 비교예의 유기 발광 다이오드 적용시 유기 발광 표시 장치의 화이트 구현 상태를 나타낸 도면
도 6은 비교예의 유기 발광 다이오드 적용시 CV 특성을 나타낸 그래프
도 7은 다양한 실험예에 따른 유기 발광 다이오드의 CV 특성을 나타낸 그래프
도 8은 본 발명의 유기 발광 다이오드의 발광층과 주변층의 밴드 다이어그램
도 9는 비교예 및 제 1 내지 제 3 실험예에 따른 좌우 색편차를 나타낸 그래프
도 10은 비교예 및 제 3 실험예의 문턱 전압 보상율을 나타낸 그래프
도 11은 본 발명의 유기 발광 표시 장치의 일예를 나타낸 단면도
1 is a plan view illustrating an organic light emitting diode display according to the present invention;
FIG. 2 is an equivalent circuit diagram of each sub-pixel of FIG. 1 ;
3 is a timing diagram of FIG. 2
4 is a cross-sectional view illustrating one form of the organic light emitting diode of FIG. 2 ;
5 is a view showing a white realization state of an organic light emitting diode display when an organic light emitting diode of a comparative example is applied;
6 is a graph showing CV characteristics when the organic light emitting diode of Comparative Example is applied;
7 is a graph showing CV characteristics of organic light emitting diodes according to various experimental examples;
8 is a band diagram of a light emitting layer and a peripheral layer of an organic light emitting diode of the present invention;
9 is a graph showing left and right color deviations according to Comparative Examples and Experimental Examples 1 to 3;
10 is a graph showing the threshold voltage compensation rate of Comparative Example and Experimental Example 3
11 is a cross-sectional view illustrating an example of an organic light emitting diode display according to the present invention;

발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 다양한 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 다양한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 다양한 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서 본 발명은 청구항의 범주에 의해 정의된다.Advantages and features of the invention, and methods of achieving them, will become apparent with reference to the various embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the various embodiments disclosed below, but will be implemented in various different forms, and only the various embodiments of the present invention make the disclosure of the present invention complete, and in the technical field to which the present invention pertains It is provided to fully inform those of ordinary skill in the scope of the invention. Accordingly, the invention is defined by the scope of the claims.

본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining various embodiments of the present invention are exemplary, and thus the present invention is not limited to the matters shown in the drawings. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated.

본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components included in various embodiments of the present invention, it is interpreted as including an error range even if there is no separate explicit description.

본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In describing various embodiments of the present invention, in the case of describing the positional relationship, for example, two When the positional relationship of parts is described, one or more other parts may be positioned between the two parts unless 'directly' or 'directly' is used.

본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In describing various embodiments of the present invention, in the case of describing a temporal relationship, for example, a temporal precedence relationship such as 'after', 'next to', 'after', 'before', etc. When is described, a case that is not continuous may be included unless 'directly' or 'directly' is used.

본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.In describing various embodiments of the present invention, 'first ~', 'second ~', etc. may be used to describe various components, but these terms are only used to distinguish between the same and similar components. to be. Accordingly, in the present specification, elements modified by 'first to' may be the same as elements modified by 'second to' within the technical spirit of the present invention, unless otherwise specified.

본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다. Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the various embodiments may be implemented independently of each other or may be implemented together in a related relationship. may be

한편, 본 명세서에서 유기 발광 다이오드는 일 예로 단일 스택으로 구비하였지만, 전하 생성층을 사이에 구비한 복수개의 스택의 형태로도 형성될 수 있다. 각 스택은 실시예에서 특정 구조로 제한하지 않는 한 정공 수송층과, 전자 수송층을 포함하는 유기층 및 정공 수송층과 전자 수송층 사이에 배치되는 유기 발광층을 포함하는 단위 구조를 의미한다. 유기층에는 정공 주입층, 전자 저지층, 정공 저지층 및 전자 주입층 등이 더 포함될 수도 있으며, 이 밖에도 유기 발광 소자의 구조나 설계에 따라 다른 유기층들이 더 포함될 수 있다.Meanwhile, although the organic light emitting diode is provided as a single stack in the present specification, it may also be formed in the form of a plurality of stacks having a charge generating layer therebetween. Each stack means a unit structure including a hole transport layer, an organic layer including an electron transport layer, and an organic light emitting layer disposed between the hole transport layer and the electron transport layer, unless limited to a specific structure in Examples. The organic layer may further include a hole injection layer, an electron blocking layer, a hole blocking layer, and an electron injection layer, and in addition, other organic layers may be further included according to the structure or design of the organic light emitting device.

먼저, 본 발명의 유기 발광 표시 장치 및 이에 구비된 서브 화소들의 회로 동작에 대해 살펴본다.First, circuit operations of the organic light emitting diode display of the present invention and sub-pixels included therein will be described.

도 1은 본 발명의 유기 발광 표시 장치를 나타낸 소자를 평면도이며, 도 2는 도 1의 각 서브 화소의 등가 회로도이다.1 is a plan view of an element illustrating an organic light emitting diode display according to the present invention, and FIG. 2 is an equivalent circuit diagram of each sub-pixel of FIG. 1 .

도 1을 참조하면, 본 발명에 유기 발광 표시 장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(120) 및 스캔 구동부(130,140)가 포함된다.Referring to FIG. 1 , an organic light emitting diode display according to the present invention includes a display panel 100 , a timing controller 110 , a data driver 120 , and scan drivers 130 and 140 .

표시패널(100)은 서브 픽셀들이 형성되는 표시영역(100A)과 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시영역(100A)은 복수 개의 서브 화소(P)를 포함하고, 각각의 서브 화소(P)들이 표시하는 계조를 기반으로 영상을 표시한다. 그리고, 서브 화소(P)들은 수평라인들 각각에 복수 개가 배열되어, 매트릭스 형태로 배치된다. 각각의 서브 화소(P)들은 서로 직교하는 데이터 라인부(DL) 및 게이트 라인부(GL)와 접속한다. 도 2를 참조하면, 각 서브 화소(P)에 접속하는 데이터 라인부(DL)는 초기화 라인(14a) 및 데이터 라인(14b)을 포함하고, 게이트 라인부(GL)는 이전단 게이트라인(GL(n-1)), 현재단 게이트라인(GL(n)) 및 에미션 라인(15c)을 포함한다. 서브 화소(P)들 각각은 유기발광다이오드(OLED), 구동트랜지스터(DT) 및 제 1 내지 제 3 트랜지스터(T1, T2, T3), 스토리지 캐패시터(Cst) 및 보조 캐패시터(Csub)를 포함한다. 구동트랜지스터(DT) 및 제1 내지 제3 트랜지스터(T1, T2, T3)는 산화물 반도체층이나 폴리 실리콘을 반도체층으로 포함한 박막 트랜지스터(Thin Film Transistor; 이하, TFT)로 구현될 수 있다.The display panel 100 includes a display area 100A in which sub-pixels are formed and a non-display area 100B in which various signal lines or pads are formed outside the display area 100A. The display area 100A includes a plurality of sub-pixels P, and displays an image based on a gradation displayed by each of the sub-pixels P. In addition, a plurality of sub-pixels P are arranged on each of the horizontal lines to form a matrix. Each of the sub-pixels P is connected to the data line part DL and the gate line part GL orthogonal to each other. Referring to FIG. 2 , the data line part DL connected to each sub-pixel P includes an initialization line 14a and a data line 14b, and the gate line part GL is the previous gate line GL. (n-1)), a current stage gate line GL(n), and an emission line 15c. Each of the sub-pixels P includes an organic light emitting diode OLED, a driving transistor DT, first to third transistors T1 , T2 , and T3 , a storage capacitor Cst, and an auxiliary capacitor Csub. The driving transistor DT and the first to third transistors T1 , T2 , and T3 may be implemented as thin film transistors (hereinafter, TFTs) including an oxide semiconductor layer or polysilicon as a semiconductor layer.

타이밍 콘트롤러(110)는 영상보드에 연결된 LVDS 또는 MIPI 인터페이스 수신회로 등을 통해 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DLCK) 등의 타이밍신호를 입력받는다. The timing controller 110 provides timing signals such as a vertical sync signal (Vsync), a horizontal sync signal (Hsync), a data enable signal (DE), and a dot clock (DLCK) through an LVDS or MIPI interface receiving circuit connected to the image board. is input.

타이밍 콘트롤러(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC) 및 스캔 구동부(130, 140)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성한다.The timing controller 110 includes a data control signal DDC for controlling the operation timing of the data driver 120 based on the input timing signal and a gate control signal for controlling the operation timing of the scan drivers 130 and 140 ( GDC) is created.

데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마전압으로 변환하여 데이터전압을 생성하고, 데이터전압을 표시패널(100)의 데이터 라인들(14b)을 통해 공급한다.The data driver 120 includes a plurality of source drive integrated circuits (ICs). The source drive ICs receive digital video data RGB and a source timing control signal DDC from the timing controller 110 . The source drive ICs generate a data voltage by converting the digital video data RGB into a gamma voltage in response to the source timing control signal DDC, and transmit the data voltage through the data lines 14b of the display panel 100 . supply

스캔 구동부(130,140)는 레벨 시프터(130) 및 쉬프트 레지스터(140)를 포함한다. 스캔 구동부(130)는 레벨 시프터(130)와 쉬프트 레지스터(140)가 구분되고, 쉬프트 레지스터(140)가 표시패널(100)의 비표시영역(100B)에 형성되는 게이트-인-패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.The scan drivers 130 and 140 include a level shifter 130 and a shift register 140 . In the scan driver 130 , the level shifter 130 and the shift register 140 are separated, and the shift register 140 is formed in the non-display area 100B of the display panel 100 . Panel; hereinafter GIP) is formed.

레벨 시프터(130)는 레벨 시프터(130)는 IC 형태로 표시패널(100) 에 접속되는 인쇄회로기판(미도시)에 형성된다. 레벨 시프터(130)는 타이밍 콘트롤러(11)의 제어 하에 클럭 신호들(CLK) 및 스타트 신호(VST)를 레벨 쉬프팅한 후 쉬프트 레지스터(140)에 공급한다. 쉬프트 레지스터(140)는 GIP 방식에 의해 표시패널(100)의 비표시영역(100B)에서 다수의 박막 트랜지스터(이하 TFT)조합으로 형성된다. 쉬프트 레지스터(140)는 클럭신호들(CLK) 및 스타트신호(VST)에 대응하여 스캔 신호를 시프트하고 출력하는 스테이지들로 구성된다. 쉬프트 레지스터(140)에 포함된 스테이지들은 출력단들을 통해 스캔 신호(Scan) 및 발광제어신호(EM)를 순차적으로 출력한다.The level shifter 130 is formed on a printed circuit board (not shown) connected to the display panel 100 in the form of an IC. The level shifter 130 level-shifts the clock signals CLK and the start signal VST under the control of the timing controller 11 , and then supplies them to the shift register 140 . The shift register 140 is formed by a combination of a plurality of thin film transistors (hereinafter, TFTs) in the non-display area 100B of the display panel 100 by the GIP method. The shift register 140 includes stages that shift and output the scan signal in response to the clock signals CLK and the start signal VST. Stages included in the shift register 140 sequentially output the scan signal Scan and the emission control signal EM through output terminals.

유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)로부터 공급되는 구동 전류(Ioled)에 의해 발광한다. 유기 발광 다이오드(OLED)의 애노드 전극과 캐소드 전극 사이에는 다층의 유기 화합물층이 형성된다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 정공 수송층과 발광층 사이에는 전자 저지층(Electron Blocking Layer, EBL)가 더 구비될 수 있고, 발광층과 전자 수송층 사이에는 정공 저지층(Hole Blocking Layer, HBL)이 더 구비될 수 있다. 경우에 따라, 정공 주입층과 전자 주입층은 생략될 수도 있다. 상기 유기 발광 다이오드(OLED)의 제 1 전극(애노드 전극)은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 제 2 전극(캐소드 전극)은 저전압 단자 혹은 접지단(VSS)에 연결된다.The organic light emitting diode OLED emits light by the driving current Ioled supplied from the driving transistor DT. A multi-layered organic compound layer is formed between the anode electrode and the cathode electrode of the organic light emitting diode (OLED). The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) and an electron injection layer (Electron Injection layer, EIL). An electron blocking layer (EBL) may be further provided between the hole transport layer and the light emitting layer, and a hole blocking layer (HBL) may be further provided between the light emitting layer and the electron transport layer. In some cases, the hole injection layer and the electron injection layer may be omitted. A first electrode (anode electrode) of the organic light emitting diode (OLED) is connected to a source electrode of the driving transistor DT, and a second electrode (cathode electrode) is connected to a low voltage terminal or a ground terminal (VSS).

구동 트랜지스터(DT)는 자신의 게이트-소스 간의 전압(Vgs)으로 유기 발광 다이오드(OLED)에 인가되는 구동전류를 제어한다. 이를 위해서 구동 트랜지스터(DT)의 게이트 전극은 데이터 전압(Vdata)을 공급하는 데이터 라인(14b)과 제 3 트랜지스터(T3)를 개재하여 연결되고, 드레인 전극은 전원 전압 라인(VDL)의 입력단에 제 1 트랜지스터(T1)를 개재하여 연결되며, 소스 전극은 저전압 단자 혹은 접지단(Vss)와 유기 발광 다이오드(OLED)를 사이에 두고 연결된다. The driving transistor DT controls a driving current applied to the organic light emitting diode OLED by its gate-source voltage Vgs. To this end, the gate electrode of the driving transistor DT is connected to the data line 14b supplying the data voltage Vdata via the third transistor T3, and the drain electrode is connected to the input terminal of the power supply voltage line VDL. 1 is connected through the transistor T1, and the source electrode is connected with the low voltage terminal or the ground terminal Vss and the organic light emitting diode (OLED) interposed therebetween.

상기 초기화 라인(14a)은 보상에 관계된 라인으로, 상기 초기화 라인(14a)과, 구동 트랜지스터(DT)의 소스 및 유기 발광 다이오드(OLED)의 접속 노드인 제 2 노드(n2) 사이에 제 2 트랜지스터(T2)(센싱트랜지스터)가 구비되며, 상기 제 2 트랜지스터(T2)의 게이트 전극은 이전 게이트 라인(GL(n-1))과 연결된다. 경우에 따라, 상기 제 2 트랜지스터(T2)의 게이트 전극은 별도의 센싱 신호(SENSE)를 인가 받을 수 있다.The initialization line 14a is a line related to compensation, and is a second transistor between the initialization line 14a and a second node n2 that is a connection node between the source of the driving transistor DT and the organic light emitting diode OLED. T2 (sensing transistor) is provided, and the gate electrode of the second transistor T2 is connected to the previous gate line GL(n-1). In some cases, the gate electrode of the second transistor T2 may receive a separate sensing signal SENSE.

제1 트랜지스터(T1)(발광 제어 트랜지스터)는 발광제어신호(EM)에 응답하여, 구동전압(VDD) 입력단과 구동트랜지스터(DT) 간의 전류 경로를 제어한다. 이를 위해서 제 1 트랜지스터(ST1)의 게이트 전극은 발광 라인(EL)에, 드레인 전극은 구동전압(VDD) 입력단에, 소스전극은 구동 트랜지스터(DT)에 연결된다. The first transistor T1 (light emission control transistor) controls a current path between the driving voltage VDD input terminal and the driving transistor DT in response to the emission control signal EM. To this end, the gate electrode of the first transistor ST1 is connected to the light emitting line EL, the drain electrode is connected to the driving voltage VDD input terminal, and the source electrode is connected to the driving transistor DT.

제2 트랜지스터(T2)는 이전단 스캔신호(Scan(n-1))에 응답하여, 초기화라인(14a)으로부터 제공받는 초기화전압(Vini)을 제2 노드(n2)로 제공한다. 이를 위해서 제2 트랜지스터(T2)의 게이트 전극은 이전단 게이트라인(GL(n-1))에, 드레인전극은 초기화 라인(14a)에 소스 전극은 제 2 노드(n2)에 연결된다. The second transistor T2 provides the initialization voltage Vini received from the initialization line 14a to the second node n2 in response to the previous stage scan signal Scan(n-1). To this end, the gate electrode of the second transistor T2 is connected to the previous gate line GL(n-1), the drain electrode is connected to the initialization line 14a, and the source electrode is connected to the second node n2.

제3 트랜지스터(T3)(스위칭 트랜지스터)는 현재단 스캔신호(Scan(n))에 응답하여, 데이터라인(14b)으로부터 제공받는 기준전압(Vref) 또는 데이터전압(Vdata)을 구동트랜지스터(DT)에 제공한다. 이를 위해서, 제3 트랜지스터(T3)의 게이트 전극은 현재단 게이트라인(GLn)에, 드레인전극은 데이터라인(14b)에, 소스전극은 구동트랜지스터(DT)에 연결된다. The third transistor T3 (switching transistor) drives the reference voltage Vref or the data voltage Vdata provided from the data line 14b in response to the current stage scan signal Scan(n) to the driving transistor DT. provided to To this end, the gate electrode of the third transistor T3 is connected to the current gate line GLn, the drain electrode is connected to the data line 14b, and the source electrode is connected to the driving transistor DT.

스토리지 캐패시터(Cst)는 데이터라인(14b)으로부터 제공받는 데이터전압(Vdata)을 한 프레임동안 유지하여 구동트랜지스터(DT)가 일정한 전압을 유지하도록 한다. 이를 위해서 스토리지 캐패시터(Cst)는 구동트랜지스터(DT)의 게이트 전극과 소스 전극에 연결된다. 보조 캐패시터(Csub)는 제2 노드(n2)에서 스토리지 캐패시터(Cst)와 병렬로 연결되어, 소스 팔로워(source-follower)로 동작하는 구동 트랜지스터의 제 1 노드(n1)에 공급되는 전압의 효율을 높여준다. The storage capacitor Cst maintains the data voltage Vdata received from the data line 14b for one frame so that the driving transistor DT maintains a constant voltage. To this end, the storage capacitor Cst is connected to the gate electrode and the source electrode of the driving transistor DT. The auxiliary capacitor Csub is connected in parallel with the storage capacitor Cst at the second node n2 to increase the efficiency of the voltage supplied to the first node n1 of the driving transistor operating as a source-follower. raises it

경우에 따라, 상기 서브 화소의 회로 구성 중 제 1 트랜지스터(T1)(발광 제어 트랜지스터) 및 제 2 트랜지스터(T2)(센싱 트랜지스터)와 보상 캐패시터(Csub)는 생략될 수 있지만, 제 1 노드(n2) 및 제 2 노드(n3)의 준위를 안정화하며, 초기화 상태에서 보상 수행이 가능하도록, 이들 트랜지스터를 구비하는 구조가 바람직하다. 이하의 타이밍도는 상술한 제 1 내지 제 2 트랜지스터(T1, T2) 및 보상 캐패시터(Csub)를 구비한 형태에서의 구동을 설명한다.In some cases, the first transistor T1 (emission control transistor), the second transistor T2 (sensing transistor), and the compensation capacitor Csub may be omitted from the circuit configuration of the sub-pixel, but the first node n2 ) and the level of the second node n3 are stabilized, and a structure including these transistors is preferable so that compensation can be performed in the initialization state. The following timing diagram describes driving in a form including the above-described first to second transistors T1 and T2 and the compensation capacitor Csub.

이와 같은 유기발광다이오드 표시장치에서 영상표시기간 동안의 서브 화소(P) 동작을 살펴보면 다음과 같다.The operation of the sub-pixel P during the image display period in such an organic light emitting diode display device is as follows.

도 3은 도 2의 타이밍도이다.3 is a timing diagram of FIG. 2 .

서브 화소(P)에 인가되는 신호들은 발광 스캔 신호(SCAN), 발광제어 신호(EM), 전원 전압(VDD), 기준 전압(Vref) 또는 데이터 전압 신호(Vdata)들이 있으며, 도 3은 이들 신호의 변화에 따라 구동 트랜지스터(DT)의 게이트 전극에 해당하는 제 1 노드(n1)와 소스 전극에 해당하는 제 2 노드(n2)에서 전위변화를 나타낸다.Signals applied to the sub-pixel P include an emission scan signal SCAN, an emission control signal EM, a power supply voltage VDD, a reference voltage Vref, or a data voltage signal Vdata, and FIG. 3 shows these signals. In accordance with the change of , a potential change is indicated at the first node n1 corresponding to the gate electrode of the driving transistor DT and the second node n2 corresponding to the source electrode.

도 3을 참조하면, 본 발명에 따른 서브 화소(P)의 동작은 구동트랜지스터(DT)의 게이트-소스 전위(Vgs)를 특정 전압으로 초기화하는 초기화기간(Ti), 구동트랜지스터(DT)의 문턱전압을 검출 및 저장하는 샘플링기간(Ts), 데이터전압(Vdata)을 인가하는 라이팅 기간(Tw), 문턱전압과 데이터전압(Vdata)을 이용하여 유기발광다이오드(OLED)에 인가되는 구동 전류를 문턱전압과 무관하게 보상하여 발광하는 발광기간(Te)을 포함한다.Referring to FIG. 3 , the operation of the sub-pixel P according to the present invention includes an initialization period Ti for initializing the gate-source potential Vgs of the driving transistor DT to a specific voltage, and the threshold of the driving transistor DT. The sampling period (Ts) for detecting and storing the voltage, the writing period (Tw) for applying the data voltage (Vdata), and the threshold voltage and the data voltage (Vdata) are used to limit the driving current applied to the organic light emitting diode (OLED). It includes a light-emitting period Te in which light is emitted by compensating regardless of the voltage.

초기화기간(Ti) 동안에 제2 트랜지스터(T2)는 이전단 스캔신호(Scan[n-1]) 또는 센싱 신호(SENSE)에 응답하여 초기화라인(14a)으로부터 제공받는 초기화 전압(Vini)을 제2 노드(n2)에 공급한다. 따라서, 제2 노드(n2)는 구동트랜지스터(DT)의 소스 전극에 상당하여, 제 2 노드(n2)는 초기화 전압(Vini)의 전위를 갖는다. 그리고 제3 트랜지스터(T3)는 현재단 스캔신호(Scan[n])에 응답하여 데이터 라인(14b)으로부터 제공받는 기준전압(Vref)을 구동트랜지스터(DT)의 게이트전극의 제1 노드(n1)에 공급한다. 따라서, 제1 노드(n1)는 기준전압(Vref)의 전위를 갖는다.During the initialization period Ti, the second transistor T2 applies the initialization voltage Vini received from the initialization line 14a in response to the previous stage scan signal Scan[n-1] or the sensing signal SENSE to the second stage. It is supplied to the node n2. Accordingly, the second node n2 corresponds to the source electrode of the driving transistor DT, and the second node n2 has a potential of the initialization voltage Vini. In addition, the third transistor T3 applies the reference voltage Vref received from the data line 14b in response to the current stage scan signal Scan[n] to the first node n1 of the gate electrode of the driving transistor DT. supply to Accordingly, the first node n1 has a potential of the reference voltage Vref.

초기화기간(Ti)에서 제2 노드(n2)에 공급되는 초기화전압(Vini)은 서브 화소(P)를 일정 수준으로 초기화하기 위한 것으로서, 이때 초기화전압(Vini)의 크기는 유기 발광 다이오드(OLED)가 발광하지 않도록 유기 발광 다이오드(OLED)의 동작전압 보다 작은 전압 값으로 설정된다. 예컨대, 초기화전압(Vini)은 -1V 내지 +1(V)의 크기를 갖는 전압, 보다 바람직하게는 0V 이하의 값으로 설정할 수 있다. 그러나, 후술되는 바와 같이, 유기 발광 다이오드(OLED)는 자체가 일종의 캐패시터로, 양 전극 사이에 포함된 유기물 성분에 의해 초기 기생 용량을 유발할 수 있다.In the initialization period Ti, the initialization voltage Vini supplied to the second node n2 is to initialize the sub-pixel P to a certain level, and in this case, the magnitude of the initialization voltage Vini is the organic light emitting diode (OLED). is set to a voltage value smaller than the operating voltage of the organic light emitting diode (OLED) so as not to emit light. For example, the initialization voltage Vini may be set to a voltage having a magnitude of -1V to +1 (V), more preferably 0V or less. However, as will be described later, the organic light emitting diode (OLED) itself is a kind of capacitor, and may induce an initial parasitic capacitance by an organic material included between both electrodes.

이후, 샘플링기간(Ts) 동안에, 제3 트랜지스터(T3)는 현재단 스캔신호(Scan[n])에 응답하여 데이터라인(14b)으로부터 제공받는 기준전압(Vref)을 제1 노드(n1)로 공급한다. 그리고 제1 트랜지스터(T1)는 발광제어신호(EM)에 응답하여 턴온되어 전원 전압(VDD)을 구동트랜지스터(DT)로 공급한다. 이때, 구동트랜지스터 게이트 전극인 제 1 노드(n1)는 기준전압(Vref)을 유지한다. 그리고, 제2 노드(n2)가 플로팅(floating) 상태임에 따라서, 제 2 노드(n2)의 전위는 전원 전압 라인(VDL)에서, 제1 트랜지스터(T1)와 구동트랜지스터(DT)를 통해 흐르는 전류가 축적되어, 센싱된다. 샘플링기간(Ts)을 통해서 상기 제 2 노드(n2)에는, 전위가 상승하여 기준전압(Vref)과 구동트랜지스터(DT)의 문턱전압(Vth) 간의 차이(Vref-Vth)에 해당하는 크기를 갖는 전압으로 포화(saturation)된다. 즉, 샘플링 기간(Ts)을 거쳐, 구동트랜지스터(DT)의 게이트-소스 간의 전위 차, 즉, 제 1 노드(n2)와 제 2 노드(n2)의 전압 차는 문턱전압(Vth)의 크기가 되며, 포화된 전압은 스토리지 캐패시터(Cst)에 저장된다.Thereafter, during the sampling period Ts, the third transistor T3 transfers the reference voltage Vref provided from the data line 14b to the first node n1 in response to the current stage scan signal Scan[n]. supply In addition, the first transistor T1 is turned on in response to the emission control signal EM to supply the power supply voltage VDD to the driving transistor DT. In this case, the first node n1 serving as the gate electrode of the driving transistor maintains the reference voltage Vref. And, as the second node n2 is in a floating state, the potential of the second node n2 flows from the power supply voltage line VDL through the first transistor T1 and the driving transistor DT. Current is accumulated and sensed. In the second node n2 through the sampling period Ts, the potential rises to have a magnitude corresponding to the difference (Vref-Vth) between the reference voltage Vref and the threshold voltage Vth of the driving transistor DT. It is saturated with voltage. That is, through the sampling period Ts, the potential difference between the gate and the source of the driving transistor DT, that is, the voltage difference between the first node n2 and the second node n2, becomes the threshold voltage Vth. , the saturated voltage is stored in the storage capacitor Cst.

라이팅 기간(Tw) 동안에 제1 및 제2 트랜지스터(T1, T2)는 턴-오프 된다. 그리고 제3 트랜지스터(T3)는 턴-온되면서 데이터라인(14b)으로부터 제공받는 데이터전압(Vdata)을 제1 노드(n1)로 공급한다. 이 때, 제 2 트랜지스터는 턴온프로 플로팅(floating) 상태로, 제2 노드(n2)의 전압은 스토리지 커패시터(Cst) 및 보조커패시터(Csub)의 비율에 의해서 커플링 (Coupling)되어서 상승하거나 하강한다.During the writing period Tw, the first and second transistors T1 and T2 are turned off. In addition, the third transistor T3 is turned on and supplies the data voltage Vdata received from the data line 14b to the first node n1. At this time, the second transistor is turned on and in a floating state, and the voltage of the second node n2 is coupled by the ratio of the storage capacitor Cst and the auxiliary capacitor Csub to rise or fall. do.

발광기간(Te) 동안에 제2 트랜지스터(T2)는 턴-오프 상태를 유지하고, 제3 트랜지스터(T3)는 턴-오프되며, 제1 트랜지스터(T1)는 턴-온된다. 발광기간 동안에 스토리지 커패시터(Cst)에 저장된 데이터전압(Vdata)은 유기 발광 다이오드(OLED)로 공급되고, 이에 따라서 유기 발광 다이오드(OLED)는 데이터전압(Vdata)에 비례하는 밝기로 발광한다. 이 때, 라이팅 기간(Tw)에서 결정된 제1 노드(n1) 및 제2 노드(n2)의 전압에 의해서 구동트랜지스터(DT)에 전류가 흐르게 되어 유기 발광 다이오드(OLED)로 원하는 전류가 공급되고, 이에 따라서 유기 발광 다이오드(OLED)는 데이터전압(Vdata)에 의해 밝기를 조절할 수 있다.During the light emission period Te, the second transistor T2 is turned off, the third transistor T3 is turned off, and the first transistor T1 is turned on. During the light emission period, the data voltage Vdata stored in the storage capacitor Cst is supplied to the organic light emitting diode OLED, and accordingly, the organic light emitting diode OLED emits light with a brightness proportional to the data voltage Vdata. At this time, a current flows in the driving transistor DT by the voltages of the first node n1 and the second node n2 determined in the writing period Tw, and a desired current is supplied to the organic light emitting diode OLED, Accordingly, the brightness of the organic light emitting diode OLED can be controlled by the data voltage Vdata.

즉, 본 발명의 서브 화소(P)에서 상기 구동 트랜지스터(DT)는 게이트 소스 전압(Vgs)으로 유기 발광 다이오드(OLED)에 인가되는 구동 전류(Ioled)를 제어한다.That is, in the sub-pixel P of the present invention, the driving transistor DT controls the driving current Ioled applied to the organic light emitting diode OLED with the gate source voltage Vgs.

그런데, 이러한 소스 팔로워 방식을 따른 NMOS 트랜지스터 경우, 발광 전 초기 보상 구간(샘플링 및 라이팅 구간)에서, 구동 트랜지스터의 게이트-소스간에 구비된 스토리지 캐패시터(Cst) 외에, 구동 트랜지스터의 소스 전극인 제 2 노드(n2)측에 접속된 유기 발광 다이오드(OLED)가 자체가 갖는 불안정성으로 인해 유기 발광 다이오드(OLED)가 제 2 노드(n2)에서 기생 캐패시터로 작용하여, 상기 구동 트랜지스터의 소스 전극, 즉, 제 2 노드(n2)에서의 전압 값을 변동시킬 수 있다. 이는 구동 트랜지스터의 게이트 소스 전압(Vgs)이 스토리지 캐패시터 외의 기생 캐패시터로 변화가 일어남을 의미한다. 특히, 이러한 구동 트랜지스터의 게이트 소스간 전압의 변동에 의해 초기 보상 구간에 있어서, 영역별 보상 값에 편차를 유발할 수 있다. 또한, 각 픽셀 라인에서 순차적으로 구동 트랜지스터의 소스 노드 측의 전압 값을 센싱하는 내부 보상이나 외부 보상 방식을 적용하는 구조에서, 센싱이 순차 진행될수록 보상 값의 동일 픽셀 라인의 한쪽 끝과 다른 쪽 끝의 편차가 더 늘어나는 문제가 있다. 이를 통해 한 픽셀 라인에서 각 서브 화소별 보상 값의 편차를 갖는 보상 구조에서는, 보상을 수행하여 보상된 구동 전류를 유기 발광 다이오드에 공급하여도, 보상 값의 영역별 편차로 영역별 색감 편차를 유발할 수 있다. 또한, 제 2 노드(n2)에서의 기생 용량에 의해 잘못된 보상 적용으로 정확한 보상이 패널 전체에서 이루어지지 않아, 구동 트랜지스터의 요구되는 문턱 전압이나 이동도의 보상이 적절하지 않아 효율 및 수명이 저하되는 원인이 되기도 한다.However, in the case of the NMOS transistor following the source follower method, in the initial compensation period (sampling and writing period) before light emission, in addition to the storage capacitor (Cst) provided between the gate and the source of the driving transistor, the second node serving as the source electrode of the driving transistor Due to the instability of the organic light emitting diode (OLED) connected to the (n2) side, the organic light emitting diode (OLED) acts as a parasitic capacitor at the second node (n2), so that the source electrode of the driving transistor, that is, the first The voltage value at the second node n2 may be changed. This means that the gate-source voltage (Vgs) of the driving transistor is changed to a parasitic capacitor other than the storage capacitor. In particular, in the initial compensation period, a deviation may be caused in the compensation value for each region due to a change in the voltage between the gate and source of the driving transistor. Also, in a structure in which an internal compensation or an external compensation method of sequentially sensing the voltage value of the source node of the driving transistor is applied in each pixel line, one end and the other end of the same pixel line of the compensation value as the sensing progresses sequentially There is a problem that the deviation of the is further increased. Accordingly, in a compensation structure having a deviation in the compensation value for each sub-pixel in one pixel line, even when the compensation is performed and the compensated driving current is supplied to the organic light emitting diode, the deviation of the compensation value for each region may cause color deviation for each region. can In addition, due to incorrect compensation applied by the parasitic capacitance at the second node n2 , accurate compensation is not made in the entire panel, so that the required threshold voltage or mobility of the driving transistor is not properly compensated, resulting in reduced efficiency and lifespan. It can also be a cause

이하, 상기 유기 발광 다이오드의 구체적인 구성을 살펴본다.Hereinafter, a detailed configuration of the organic light emitting diode will be described.

도 4는 도 2의 유기 발광 다이오드의 일 형태를 나타낸 단면도이다.4 is a cross-sectional view illustrating one form of the organic light emitting diode of FIG. 2 .

도 4와 같이, 유기 발광 다이오드는 서로 대향하는 제 1 전극(10)과 제 2 전극(70)과, 그 사이에 구비되는 유기물 스택을 포함한다.As shown in FIG. 4 , the organic light emitting diode includes a first electrode 10 and a second electrode 70 facing each other, and an organic material stack provided therebetween.

유기물 스택에는, 실질적으로 각 서브 화소(P)마다 전자와 정공이 재결합하여 발광이 이루어지는 발광층(40)을 기본 구성으로 하여, 서브 화소들에 제 1 전극(10)과 발광층(40) 사이에 공통되는 정공 관련 공통층 및 발광층(40)과 제 2 전극(70) 사이에 공통되는 전자 관련 공통층이 포함된다.In the organic material stack, a light emitting layer 40 in which light is emitted by recombination of electrons and holes for substantially each sub-pixel P is a basic configuration, and the first electrode 10 and the light emitting layer 40 are common to the sub-pixels. A hole-related common layer and an electron-related common layer common between the light emitting layer 40 and the second electrode 70 are included.

상기 정공 관련 공통층으로는 제 1 전극(10)에서는 차례로 형성되는 정공 주입층(20) 및 정공 수송층(30)을 들 수 있다. 각 서브 화소에서는 해당하는 발광층의 색파장의 공진 조건을 맞추기 위해, 제 1 전극(10)으로부터 거리를 조절하도록, 정공 수송층(30)이 다른 두께로 구비되거나, 부가 정공 수송층을 더 구비할 수도 있다.The hole-related common layer may include a hole injection layer 20 and a hole transport layer 30 that are sequentially formed in the first electrode 10 . In each sub-pixel, the hole transport layer 30 may be provided with a different thickness, or an additional hole transport layer may be further provided to adjust the distance from the first electrode 10 in order to match the resonance condition of the color wavelength of the corresponding light emitting layer. .

또한, 정공 수송층(30)과 발광층(40) 사이에는, 발광층(40)으로부터 전자 혹은 엑시톤(exciton)이 정공 수송층(30)으로 넘어감을 방지하기 위해 전자 저지층(EBL: Electron Blocking Layer)이 더 구비될 수 있다.In addition, between the hole transport layer 30 and the light emitting layer 40 , an electron blocking layer (EBL) is further provided to prevent electrons or excitons from passing from the light emitting layer 40 to the hole transport layer 30 . can be provided.

한편, 전자 관련 공통층으로는 상기 발광층(40)에서부터 차례로, 전자 수송층(50) 및 전자 주입층(60)을 구비할 수 있다. 경우에 따라, 전자 주입층(60)은 무기물로만 형성될 수 있으며, 이 경우, 전자 주입층(60)은 제 2 전극(70)의 형성공정에서 연속하여 함께 형성할 수도 있다.Meanwhile, as the electron-related common layer, the electron transport layer 50 and the electron injection layer 60 may be sequentially provided from the emission layer 40 . In some cases, the electron injection layer 60 may be formed of only an inorganic material. In this case, the electron injection layer 60 may be continuously formed together in the process of forming the second electrode 70 .

또한, 발광층(40)과 전자 수송층(50)의 사이에는 정공 저지층(미도시)을 구비하여, 발광층(40)의 정공이 전자 수송층(50)으로 넘어감을 방지할 수 있다.In addition, a hole blocking layer (not shown) may be provided between the light emitting layer 40 and the electron transport layer 50 to prevent holes in the light emitting layer 40 from passing into the electron transport layer 50 .

한편, 도 4에 도시한 유기 발광 다이오드(OLED)의 발광층(40)에는 정공 수송성의 제 1 호스트(h1)와 전자 수송성의 제 2 호스트(h2)의 혼합된 호스트에 도펀트(d)가 포함되어 있다.On the other hand, in the light emitting layer 40 of the organic light emitting diode (OLED) shown in FIG. 4, a dopant (d) is included in a mixed host of the hole transporting first host (h1) and the electron transporting second host (h2). have.

발광층(40)에서 제 1, 제 2 호스트(h1, h2)는 상기 도펀트(d)의 밴드갭을 포함하도록 각각 HOMO, LUMO 값을 갖는 재료로 이루어진다. 여기서, 서로 다른 이종의 제 1, 제 2 호스트(h1, h2)를 발광층(40)에서 사용한 이유는 도펀트(d)로 넓은 밴드갭을 갖는 인광 도펀트를 이용하기 때문이다.In the emission layer 40 , the first and second hosts h1 and h2 are made of materials having HOMO and LUMO values to include the band gap of the dopant d, respectively. Here, the reason why the first and second hosts h1 and h2 different from each other are used in the emission layer 40 is because a phosphorescent dopant having a wide bandgap is used as the dopant d.

일반적으로 형광 도펀트를 이용하는 발광층이나, 인광 도펀트라 하더라도 밴드갭이 좁은 인광 도펀트 이용시에는 상기 발광층의 호스트는 단일의 전자 수송성 호스트를 포함한다. 이는 유기 발광 다이오드가 전류 구동형으로, 제 1, 제 2 전극 사이에 정공 캐리어의 주도로 이루어지기 때문에, 발광층에서는 상대적으로 부족한 전자 이동도를 보충하기 위해 전자 수송성 호스트를 포함하는 것이다.In general, when a light emitting layer using a fluorescent dopant or a phosphorescent dopant having a narrow band gap is used, the host of the light emitting layer includes a single electron transporting host. This is because the organic light emitting diode is a current-driven type, and is mainly formed by hole carriers between the first and second electrodes, and thus includes an electron transporting host in the light emitting layer to compensate for the relatively insufficient electron mobility.

여기서, 상기 정공 수송성의 제 1 호스트(h1)는 정공 이동도(hole mobility)(hm1)는 전자 이동도(em1)보다 10배 이상 큰 것으로, 상대적으로 재료 내에서 정공의 이동도가 전자의 이동도보다 크기 때문에 명명된 것이며, 상기 전자 수송성의 제 2 호스트(h2)는 전자 이동도(em2)가 정공 이동도(hm2)보다 10배 이상 큰 특성을 가지기 때문에, 명명된 것이다. 그리고, 제 1, 제 2 호스트(h1, h2)를 비교시, 상기 제 1 호스트(h1)의 정공 이동도(hole mobility)(hm1)는 상기 제 2 호스트(h2)의 정공 이동도(hole mobility)(hm2)보다 100배 이상 크며, 상기 제 2 호스트(h2) 전자 이동도(em2)는 상기 제 1 호스트의 전자 이동도(em1)보다 100배 이상 크다.Here, the hole mobility (hm1) of the first host (h1) having the hole transport property is 10 times or more greater than the electron mobility (em1), and the hole mobility in the material is relatively higher than that of the electrons. It is named because it is larger than the figure, and the second host (h2) having the electron transport property is named because the electron mobility (em2) is 10 times greater than the hole mobility (hm2). And, when comparing the first and second hosts h1 and h2, the hole mobility hm1 of the first host h1 is the hole mobility hm1 of the second host h2. ) (hm2), the second host (h2) electron mobility (em2) is greater than 100 times greater than the electron mobility (em1) of the first host.

특히, 이와 같이, 이종의 호스트(h1, h2)를 구비하여 발광층(40)을 형성시, 도펀트의 밴드갭을 포함하도록 혼합된 호스트들이 충분히 LUMO 값은 크고(절대값으로 작고), HOMO 값은 작게 되는(절대 값으로는 큰) 넓은 에너지 밴드갭을 가질 수 있으며, 이를 통해 인접한 정공 수송층(30)으로부터 정공 전달이 용이하며 인접한 전자 수송층(50)으로부터 전자 전달이 용이하고, 도펀트의 발광 구현이 가능하기 때문이다.In particular, when the light emitting layer 40 is formed with the heterogeneous hosts h1 and h2 as described above, the LUMO values of the hosts mixed to include the band gap of the dopant are sufficiently large (small in absolute values), and the HOMO values are It can have a wide energy bandgap that becomes small (large in absolute value), and through this, hole transport from the adjacent hole transport layer 30 is easy, electron transport from the adjacent electron transport layer 50 is easy, and the dopant emits light because it is possible

한편, 유기 발광 다이오드는 상술한 바와 같이, 구동 트랜지스터(DT)의 소스 전극(제 2 노드: n2)과 연결되어, 구동 전류가 공급된다. 그리고, 구동 트랜지스터(DT)는 NMOS 트랜지스터의 소스 팔로워 구동을 이용하여 초기 보상이 적용되는데, 이 때, 유기 발광 다이오드의 발광층의 호스트로 단일의 전자 수송성 호스트만을 이용하거나 이종의 호스트를 이용한 경우라도 전자 수송성 호스트의 비율이 높을 때는, 발광 전 초기 보상 구간(샘플링(Ts) 및 라이팅 구간(Tw))에서도 유기 발광 다이오드(OLED)가 기생 캐패시턴스로 작용하여 상기 제 2 노드(n2)에 전위를 불안정하게 할 수 있다.Meanwhile, as described above, the organic light emitting diode is connected to the source electrode (second node: n2) of the driving transistor DT, and a driving current is supplied thereto. In addition, initial compensation is applied to the driving transistor DT by using the source-follower driving of the NMOS transistor. When the ratio of the transporting host is high, even in the initial compensation period (sampling (Ts) and lighting period (Tw)) before light emission, the organic light emitting diode (OLED) acts as a parasitic capacitance to make the potential unstable at the second node (n2). can do.

도 5는 비교예의 유기 발광 다이오드 적용시 유기 발광 표시 장치의 화이트 구현 상태를 나타낸 도면이며, 도 6은 비교예의 유기 발광 다이오드 적용시 CV 특성을 나타낸 그래프이다.5 is a diagram illustrating a white realization state of an organic light emitting diode display when the organic light emitting diode of the comparative example is applied, and FIG. 6 is a graph showing the CV characteristics when the organic light emitting diode of the comparative example is applied.

도 5와 같이, 비교예의 유기 발광 다이오드는 발광층의 호스트로 전자 수송성의 호스트만을 이용하거나 이종의 호스트를 이용하더라도 전자 수송성의 호스트의 비율이 높은 것으로, 제 2 노드와 연결된 센싱 트랜지스터(T2)가 턴온프 상태라도, 유기 발광 다이오드의 발광층의 전자 수송성 호스트로 인해 약한 기생 캐패시턴스(Coled)가 발생하고, 이로 인해 초기 보상 구간에, 제 1 노드(n1)에, 'Cst1+Coled' 의 용량으로 보상이 반영되어, 구동 트랜지스터(DT)에 요구되는 문턱 전압(Vth) 값의 편차가 발생하며, 한 픽셀 라인에 위치하는 복수개의 서브 화소들에 순차적으로 보상이 이루어질 때, 한 픽셀 라인의 일측 끝의 서브 화소 대비 타측 끝의 서브 화소에서 보상이 적용된 문턱 전압 편차가 크기 때문에, 이로 인해 보상 효율이 떨어지며 색감차가 발현된다.As shown in FIG. 5 , the organic light emitting diode of the comparative example uses only an electron transport host as a host of the light emitting layer or uses a heterogeneous host, with a high ratio of electron transport hosts, and the sensing transistor T2 connected to the second node turns Even in the on-off state, a weak parasitic capacitance (Coled) occurs due to the electron transporting host of the light emitting layer of the organic light emitting diode, and due to this, compensation is performed in the initial compensation section, at the first node (n1), with the capacity of 'Cst1 + Coled' As a result, a deviation of the threshold voltage Vth required for the driving transistor DT occurs, and when compensation is sequentially performed on a plurality of sub-pixels positioned in one pixel line, the sub-pixel at one end of one pixel line Since the difference in the threshold voltage to which compensation is applied is large in the sub-pixel at the other end compared to the pixel, the compensation efficiency is lowered and a color difference is expressed.

도 6을 살펴보면, 비교예(발광층의 호스트로 전자 수송성의 호스트만을 이용하거나 이종의 호스트를 이용하더라도 전자 수송성의 호스트의 비율이 높은 것)에서, 예를 들어, 유기 발광 다이오드의 제 1 전극(애노드 전극)에 인가하는 전압 값을 -3V에서, 7V로 변화하여, 제 1 노드(n1)에 충전되는 캐패시턴스 값을 살펴보면, 0V 이하에서도 캐패시턴스의 증가가 있는 것을 볼 수 있는데, 이는 제 1 전극(애노드 전극)제 접속한 제 2 노드(n2)에 인접한 센싱 트랜지스터(T2)의 구동 없이도, 캐패시턴스의 증가가 있음을 의미한다. 그리고, 이는 유기 발광 다이오드가 발광층에 전자 캐리어 수송성이 큰 전자 수송성 호스트만을 사용하거나 상대적으로 정공 수송성 호스트 대비 전자 수송성 호스트를 많이 사용하기 때문에 발생하는 것으로 해석된다. 또한, 상기 제 1 전극(애노드 전극)에 인가된 전압 값이 0V 이하일 때, 캐패시턴스의 증가가 있는 점을 네거티브 쉬프트(negative shift)라 하며, 본 발명의 화소 및 유기 발광 표시 장치를 이러한 네거티브 쉬프트(negative shift)를 제거하고자 한다.Referring to FIG. 6 , in a comparative example (a thing with a high ratio of an electron-transporting host even if only an electron-transporting host is used as the host of the light-emitting layer or a heterogeneous host is used), for example, the first electrode (anode) of the organic light emitting diode Looking at the capacitance value charged in the first node n1 by changing the voltage value applied to the electrode) from -3V to 7V, it can be seen that there is an increase in the capacitance even at 0V or less, which is the first electrode (anode) electrode) means that the capacitance is increased even without driving the sensing transistor T2 adjacent to the second node n2 connected to the second node n2 . And, this is interpreted as occurring because the organic light emitting diode uses only an electron transporting host having a high electron carrier transporting property in the light emitting layer or uses a relatively large amount of an electron transporting host compared to a hole transporting host. In addition, when the voltage value applied to the first electrode (anode electrode) is 0V or less, the point in which the capacitance increases is referred to as a negative shift, and the pixel and the organic light emitting display of the present invention are subjected to such a negative shift ( negative shift) is to be removed.

본 발명의 화소에서는 유기 발광 다이오드의 발광층의 혼합된 호스트의 비를 조절하여 상술한 문제를 해결하고자 한다.In the pixel of the present invention, the above-mentioned problem is solved by adjusting the ratio of the mixed host of the emission layer of the organic light emitting diode.

도 7은 다양한 실험예에 따른 구동 트랜지스터의 제 1 노드의 CV 특성을 나타낸 그래프이다.7 is a graph illustrating CV characteristics of a first node of a driving transistor according to various experimental examples.

도 7에서는, 비교예 및 제 1 내지 제 3 실험예를 나타낸 것이며, 비교예 및 제 1 내지 제 3 실험예는 각각 제 1 호스트와 제 2 호스트의 함량 비를 1:1.5, 1:1, 1.5:1, 2:1로 하였다. 상기 함량비는 발광층에 포함되는 각 호스트의 질량 비(wt ratio)를 나타낸다.7 shows Comparative Examples and Experimental Examples 1 to 3, Comparative Examples and Experimental Examples 1 to 3 have a content ratio of the first host and the second host of 1:1.5, 1:1, 1.5, respectively. :1, 2:1. The content ratio represents a mass ratio (wt ratio) of each host included in the light emitting layer.

비교예에 대비하여, 점차 제 1 호스트(정공 수송성 호스트)의 함량을 늘릴 경우, 점차적으로 음의 전압에서 캐패시턴스의 증가가 발생되지 않음을 확인할 수 있다. 특히, 제 1 호스트(정공 수송성 호스트)의 함량비가 제 2 호스트(전자 수송성 호스트)의 함량비가 1:1보다 크거나 2:1보다 작거나 같을 때, 적어도 음의 전압에서 캐패시턴스의 증가가 없음을 실험을 통해 확인할 수 있다.Compared to the comparative example, when the content of the first host (hole-transporting host) is gradually increased, it can be seen that the capacitance does not gradually increase at a negative voltage. In particular, when the content ratio of the first host (hole-transporting host) is greater than 1:1 or less than or equal to 2:1 of the second host (electron-transporting host), there is no increase in capacitance at least at a negative voltage. This can be verified through experimentation.

하기 표 1은 비교예와 제 1 내지 제 3 실험예에서, 비교예의 구동 전압, 휘도 및 수명(초기 대비 95%의 휘도로 떨어졌을 때의 시간)을 비교한 것인데, 구동 전압은 제 1 호스트의 함량을 늘릴수록 상승이 발생하지만, 수명은 제 1 내지 제 3 실험예에서 모두 개선됨을 확인할 수 있다. 즉, 구동 전압은 상기 제 1 호스트: 제 2 호스트 함량비를 2:1 이하로 적용하는 제한을 가져야 구동 전압의 상승을 방지할 수 있음을 의미한다. 휘도는 제 1 내지 제 3 실험예 적용시 비교예와 동일 수준이거나 부분적인 상승이 있음을 알 수 있다.Table 1 below compares the driving voltage, luminance, and lifespan (time when the luminance of 95% compared to the initial stage) of the comparative example in Comparative Examples and Experimental Examples 1 to 3 is compared, and the driving voltage is the content of the first host It can be seen that the increase occurs as the number increases, but the lifespan is improved in all of the first to third experimental examples. That is, the driving voltage must have a limit in which the content ratio of the first host to the second host is 2:1 or less to prevent an increase in the driving voltage. It can be seen that the luminance is at the same level as in the comparative example or has a partial increase when the first to third experimental examples are applied.

실험예Experimental example 발광층의 호스트 함량비
(제 1 호스트 함량비: 제 2 호스트 함량비)
Host content ratio of light emitting layer
(1st host content ratio: 2nd host content ratio)
구동 전압(V)Driving voltage (V) 휘도(Cd/A)Luminance (Cd/A) 수명(비교예를 100%로 함)Lifespan (Comparative example is 100%)
비교예comparative example 1:1.51:1.5 3.83.8 132.7132.7 100%100% 제 1 실험예 Experiment 1 1:11:1 4.14.1 142.1142.1 120%120% 제 2 실험예 2nd Experimental Example 1.5:11.5:1 4.34.3 142.4142.4 110%110% 제 3 실험예3rd Experimental Example 2:12:1 4.74.7 142.8142.8 120%120%

본 발명의 유기 발광 다이오드의 발광층에 적용하는 호스트의 물성은 다음과 같다.The physical properties of the host applied to the light emitting layer of the organic light emitting diode of the present invention are as follows.

도 8은 본 발명의 유기 발광 다이오드의 발광층과 주변층의 밴드 다이어그램이다.8 is a band diagram of a light emitting layer and a peripheral layer of an organic light emitting diode of the present invention.

도 8과 같이, 유기 발광 다이오드의 발광층(40) 내의 상기 정공 수송성의 제 1 호스트(h1)의 LUMO 준위(L1)는 -2.9eV 내지 -2.0eV이며, 상기 전자 수송성 제 2 호스트의 LUMO 준위(L2)는 상기 정공 수송성 제 1 호스트(h1)의 LUMO(L1)보다 하측에 위치하며, -3.4eV 내지 -2.8eV이다. 또한, 상기 정공 수송성 제 1 호스트(h1)의 HOMO 준위(H1)는 -5.9eV 내지 -5.0eV이며, 상기 전자 수송성 제 2 호스트(h2)의 HOMO 준위(H2)는 -6.7eV 내지 -6.0eV이다.As shown in Figure 8, the LUMO level (L1) of the first host (h1) of the hole transporting property in the light emitting layer 40 of the organic light emitting diode is -2.9eV to -2.0eV, and the LUMO level of the electron transporting second host ( L2) is located below the LUMO (L1) of the hole transporting first host (h1), and is -3.4 eV to -2.8 eV. In addition, the HOMO level (H1) of the hole transporting first host (h1) is -5.9 eV to -5.0 eV, and the HOMO level (H2) of the electron transporting second host (h2) is -6.7 eV to -6.0 eV to be.

상기 발광층(40)과 인접한 정공 수송층 혹은 전자 저지층의 HOMO 준위는 상기 제 1 호스트(h1)의 HOMO 준위(H1)와 0.01eV 내지 0.25eV 의 차(ΔH)를 갖는 것으로, 정공 수송층 혹은 전지 저지층으로부터 발광층(40)으로 정공 주입이 용이하다. 또한, 발광층(40)과 인접한 전자 수송층(50)의 LUMO 준위는 제 2 호스트(h2)의 LUMO 준위(L2)와 0.01eV 내지 0.25eV 의 차(ΔL)를 갖는 것으로, 전자 수송층(50)으로부터 발광층(40)으로 정공 주입이 용이하다.The HOMO level of the hole transport layer or electron blocking layer adjacent to the light emitting layer 40 has a difference (ΔH) between the HOMO level (H1) of the first host (h1) and 0.01 eV to 0.25 eV, and the hole transport layer or the battery blocking layer Hole injection from the layer into the light emitting layer 40 is easy. In addition, the LUMO level of the electron transport layer 50 adjacent to the light emitting layer 40 has a difference (ΔL) between the LUMO level (L2) of the second host h2 and 0.01 eV to 0.25 eV, from the electron transport layer 50 Hole injection into the light emitting layer 40 is easy.

예를 들어, 상기 제 1 호스트(h1)는 TCTA, CBP 계열의 재료일 수 있으며, 제 호스트(h2)는 TpBi, TBFTrz, CzTrz 계열의 계열의 재료일 수 있다. 그러나, 이와 같이 열거된 재료에 한하지 않으며, 치환기를 변경하여, 상술한 HOMO 준위, LUMO 준위 특성과 이동도 특성을 갖는다면, 유기 발광층에 이용되는 다른 호스트로도 변경될 수 있을 것이다.For example, the first host h1 may be a TCTA or CBP-based material, and the second host h2 may be a TpBi, TBFTrz, or CzTrz-based material. However, it is not limited to the materials listed as above, and by changing the substituent, if it has the above-described HOMO level, LUMO level characteristics and mobility characteristics, it may be changed to other hosts used in the organic light emitting layer.

이하에서는, 비교예와 실험예들에서의 좌우 색편차 및 문턱 전압의 보상율의 효과를 살펴본다.Hereinafter, effects of the left and right color deviation and the threshold voltage compensation rate in Comparative Examples and Experimental Examples will be examined.

도 9는 비교예 및 제 1 내지 제 3 실험예에 따른 좌우 색편차를 나타낸 그래프이며, 도 10은 비교예 및 제 3 실험예의 문턱 전압 보상율을 나타낸 그래프이다.9 is a graph showing left and right color deviations according to Comparative Examples and Experimental Examples 1 to 3, and FIG. 10 is a graph illustrating threshold voltage compensation rates of Comparative Examples and Experimental Examples 3 and 3. Referring to FIG.

도 9 및 표 2와 같이, 비교예와 제 1 내지 제 3 실험예들은 화면의 좌우 영역(픽셀 라인의 일끝과 타끝)에서, ΔX 색좌표에서의 거의 변화가 없지만, ΔY 색좌표는 비교예, 제 1 실험예는 0.025 이상의 값을 가지고, 이에 대비하여, 제 2 및 제 3 실험예는 0.015의 값을 갖는 것으로, 제 2, 제 3 실험예에서 색편차가 상대적으로 비교예 및 제 1 실험예보다 줄어듦을 확인할 수 있다.9 and Table 2, in the comparative example and the first to third experimental examples, there is little change in ΔX color coordinates in the left and right regions of the screen (one end and the other end of the pixel line), but the ΔY color coordinates are the comparative examples, first Experimental example has a value of 0.025 or more, in contrast, the second and third experimental examples have a value of 0.015. can confirm.

실험예Experimental example 발광층 호스트 함량비
(제 1 호스트 함량비: 제 2 호스트 함량비)
Light emitting layer host content ratio
(1st host content ratio: 2nd host content ratio)
좌우 ΔX 색좌표 편차Left and right ΔX color coordinate deviation 좌우 ΔY 색좌표 편차Left and right ΔY color coordinate deviation
비교예comparative example 1:1.51:1.5 0.0080.008 0.0280.028 제 1 실험예Experiment 1 1:11:1 0.0070.007 0.0250.025 제 2 실험예2nd Experimental Example 1.5:11.5:1 0.0070.007 0.0150.015 제 3 실험예3rd Experimental Example 2:12:1 0.0080.008 0.0150.015

도 10은 비교예와 제 3 실험예의 구동 트랜지스터의 문턱 전압 보상율을 비교한 것으로, 여기서, 문턱 전압 보상율은 "(1-ΔVgs*ΔVth)*100%"로 계산된다. 즉, 구동 트랜지스터의 게이트-소스 간 전압 변동률(ΔVgs )과 문턱 전압의 변동률(ΔVth )이 클 경우 그 값이 작으며, 게이트-소스 간 전압 변동률(ΔVgs )과 문턱 전압의 변동률(ΔVth )이 작을 때, 그 값이 큰 것으로, 이는 게이트-소스간 전압과 문턱 전압이 영역별로 변동이 적을 때, 문턱 전압 보상율이 큼을 의미한다.10 is a comparison of the threshold voltage compensation ratios of the driving transistors of the comparative example and the third experimental example, where the threshold voltage compensation ratio is calculated as "(1-ΔVgs*ΔVth)*100%". That is, when the gate-source voltage change rate (ΔVgs ) and the threshold voltage change rate (ΔVth ) of the driving transistor are large, the values are small, and the gate-source voltage change rate (ΔVgs ) and the threshold voltage change rate (ΔVth ) are small. When the value is large, it means that the threshold voltage compensation rate is large when the gate-source voltage and the threshold voltage vary little by region.

도 10을 살펴보면, 비교예에서는 이러한 문턱 전압율이 67.3%인데, 반해, 본 발명의 제 3 실험예 적용시 이는 93.7%로 상승하여, 26.3%로 문턱 전압 보상률이 비교예 대비 상승하였음을 의미한다. 즉, 본 발명의 화소 및 유기 발광 표시 장치는 유기 발광 다이오드 내의 발광층의 이종 호스트 성분비를 조절하여, 발광층에 기인된 제 1, 제 2 노드에서의 캐패시턴스 변동 요인을 줄이거나 방지하여, 화면의 영역별 색감 편차를 줄인 것이다.Referring to FIG. 10 , in the comparative example, this threshold voltage rate is 67.3%, whereas when the third experimental example of the present invention is applied, it rises to 93.7%, meaning that the threshold voltage compensation rate is increased to 26.3% compared to the comparative example. . That is, the pixel and the organic light emitting display device of the present invention control the heterogeneous host component ratio of the light emitting layer in the organic light emitting diode to reduce or prevent capacitance fluctuation factors at the first and second nodes caused by the light emitting layer, thereby reducing or preventing each area of the screen. This will reduce the color variation.

한편, 상술한 비교예 및 제 1 내지 제 3 실험예는 인광 도펀트로 500nm 내지 640nm 의 발광 피크를 갖는 유기 발광 다이오드에 대해 실험한 것이다. 이와 같이, 선택적으로 500nm 이상의 가시광 이상의 발광 피크를 갖는 인광 발광층을 포함한 유기 발광 다이오드에 대해 실험을 적용한 이유는, 이보다 낮은 저파장 발광층의 경우, 현재까지 개발된 재료 중 고효율과 고수명이 확보된 인광 도펀트에 대한 연구가 미진하여, 청색 파장의 발광층은 주로 형광층으로 구현하여 이종 호스트 사용의 요구가 없기 때문이다. 고수명, 고효율의 청색의 인광 재료가 공급된다면 430nm 내지 490nm의 파장을 적용하는 발광층을 포함하여 유기 발광 다이오드에도 적용이 가능할 것이다.On the other hand, the above-described Comparative Examples and the first to third experimental examples are experiments on the organic light emitting diode having an emission peak of 500 nm to 640 nm as a phosphorescent dopant. As such, the reason for applying the experiment to the organic light emitting diode including the phosphorescent light emitting layer having an emission peak of visible light of 500 nm or more is as follows. This is because there is no need to use a heterogeneous host because the research on the blue wavelength light emitting layer is mainly implemented as a fluorescent layer. If a long-life, high-efficiency blue phosphorescent material is supplied, it will be applicable to an organic light emitting diode including a light emitting layer applying a wavelength of 430 nm to 490 nm.

도 11은 본 발명의 유기 발광 표시 장치의 일예를 나타낸 단면도이다.11 is a cross-sectional view illustrating an example of an organic light emitting diode display according to the present invention.

도 11과 같이, 본 발명의 유기 발광 표시 장치는 기판(300) 상에 복수개의 서브 화소(R-sub, G-sub, B-sub)를 구비하며, 각 서브 화소에, 구동 트랜지스터(DT)와 연결된 유기 발광 다이오드를 포함할 수 있다.11 , the organic light emitting diode display according to the present invention includes a plurality of sub-pixels R-sub, G-sub, and B-sub on a substrate 300 , and in each sub-pixel, a driving transistor DT It may include an organic light emitting diode connected to.

도시된 서브 화소의 예는, 적색 서브 화소(R-sub), 녹색 서브 화소(G-sub) 및 청색 서브 화소(B-sub)만을 도시하였으나, 이에 한하지 않으며, 추가로 백색 서브 화소를 더 구비할 수도 있고, 경우에 따른 다른 색상의 서브 화소로 조합하여 백색을 구현할 수도 있다.In the illustrated sub-pixel example, only the red sub-pixel R-sub, the green sub-pixel G-sub, and the blue sub-pixel B-sub are illustrated, but the present invention is not limited thereto. It may be provided, or white may be realized by combining sub-pixels of different colors according to the case.

그리고, 각 서브 화소(R-sub, G-sub, B-sub)는 구동 트랜지스터(DT)와 접속된 제 1 전극(210)과, 이어 차례로 형성되는 정공 수송층(220), 정공 수송층, 발광층(241, 242, 243), 전자 수송층(250) 및 제 2 전극(260)을 구비할 수 있다.In addition, each of the sub-pixels R-sub, G-sub, and B-sub includes a first electrode 210 connected to the driving transistor DT, followed by a hole transport layer 220, a hole transport layer, and a light emitting layer ( 241 , 242 , and 243 , an electron transport layer 250 , and a second electrode 260 may be provided.

적색 서브 화소(R-sub) 및 녹색 서브 화소(G-sub)는 각각 적색 발광층(241)과 녹색 발광층(242)의 색파장의 공진 조건을 맞추기 위해, 제 1 전극(210)의 표면으로부터 이격 거리를 청색 발광층(243)과 다르게 하기 위해 보조 정공 수송층(231, 232)을 더 구비할 수 있으며, 적색 발광층(241)과 녹색 발광층(242)의 보조 정공 수송층(231, 232)은 서로 다른 두께일 수 있다.The red sub-pixel R-sub and the green sub-pixel G-sub are spaced apart from the surface of the first electrode 210 to meet the resonance condition of the color wavelengths of the red light emitting layer 241 and the green light emitting layer 242, respectively. Auxiliary hole transport layers 231 and 232 may be further provided to make the distance from the blue light emitting layer 243 different, and the auxiliary hole transport layers 231 and 232 of the red light emitting layer 241 and the green light emitting layer 242 have different thicknesses. can be

한편, 구동 트랜지스터(DT)을 포함한 박막 트랜지스터 어레이(2050)의 단면 구성을 살펴보면, 이는 기판(300) 상에, 아몰퍼스 실리콘 또는 폴리 실리콘 또는 산화물 반도체로 이루어진 반도체층(201)과, 상기 반도체층(201) 상에 게이트 절연막(202)을 개재하여 형성된 게이트 전극(203)과, 상기 반도체층(201)의 양단과 접속된 드레인 전극(205a) 및 소스 전극(205b)을 포함한 구동 트랜지스터(DT)를 포함하여 이루어진다. 동일 어레이 공정에서, 스위칭 트랜지스터(T3) 및/또는 센싱 트랜지스터(T2), 발광 제어 트랜지스터(T1)이 구비될 수 있다. On the other hand, looking at the cross-sectional configuration of the thin film transistor array 2050 including the driving transistor DT, it is a semiconductor layer 201 made of amorphous silicon or polysilicon or oxide semiconductor on the substrate 300, and the semiconductor layer ( A driving transistor DT including a gate electrode 203 formed on 201 with a gate insulating layer 202 interposed therebetween, and a drain electrode 205a and a source electrode 205b connected to both ends of the semiconductor layer 201, made including In the same array process, the switching transistor T3 and/or the sensing transistor T2 and the emission control transistor T1 may be provided.

또한, 박막 트랜지스터 어레이(2050)에는 상기 반도체층(201)과 드레인 전극(205a) 및 소스 전극(205b)의 층간은 접속부를 제외하여 층간 절연막(204)이 구비되며, 상기 소스 전극(205b)의 상의 콘택홀 일부를 제외하여, 소스 전극(205b) 및 드레인 전극(205a)을 덮는 보호막(206)을 더 구비하며, 상기 콘택홀을 통해 구동 트랜지스터(DT) 상의 각 서브 화소에 구비된 유기 발광 다이오드의 제 1 전극(210)이 상기 소스 전극(205b)과 접속한다.In addition, the thin film transistor array 2050 includes an interlayer insulating film 204 excluding a connection portion between the semiconductor layer 201 and the drain electrode 205a and the source electrode 205b, and An organic light emitting diode provided in each sub-pixel on the driving transistor DT through the contact hole, further comprising a passivation layer 206 covering the source electrode 205b and the drain electrode 205a except for a part of the contact hole thereon. The first electrode 210 of the is connected to the source electrode 205b.

상술한 유기 발광 표시 장치에서, 각 서브 화소에는 구동 박막 트랜지스터와 이와 접속된 유기 발광 다이오드가 구비되며, 적어도 어느 서브 화소의 유기 발광 다이오드 내 발광층은 인광 도펀트와, 정공 수송성의 제 1 호스트와 전자 수송성의 제 2 호스트를 포함하며, 상기 제 1 호스트가 제 2 호스트의 함량비보다 더 많아, 구동 트랜지스터의 소스 팔로워 동작에서 보상 단계에서 유기 발광 다이오드가 기생 캐패시터로 작용하지 않아, 보상의 정확성을 높이고, 이에 따라 영역별 색감 편차를 방지함과 함께, 수명 향상 및 효율 향상을 꾀할 수 있다.In the above-described organic light emitting display device, each sub-pixel includes a driving thin film transistor and an organic light emitting diode connected thereto, and the light emitting layer in the organic light emitting diode of at least one sub pixel includes a phosphorescent dopant, a hole transporting first host and electron transporting properties. of a second host, wherein the content ratio of the first host is greater than the content ratio of the second host, so that the organic light emitting diode does not act as a parasitic capacitor in the compensation step in the source follower operation of the driving transistor, thereby increasing the accuracy of compensation; Accordingly, color deviation for each region can be prevented, and lifespan and efficiency can be improved.

그리고, 상기 유기 발광 다이오드의 발광층이 상술한 도 4와 같은, 정공 수송성의 제 1 호스트(h1)와 전자 수송성의 제 2 호스트(h2) 및 도펀트(d)를 포함한 구성을 갖지 않은 경우, 그 발광층에는 단일 수송성의 호스트와 도펀트를 포함할 수 있다. 이 경우, 단일 수송성의 호스트는 전자 수송성 호스트 또는 정공 수송성 호스트일 수 있으며, 그 이동도는 구비된 도펀트의 성질에 따라 변경될 수 있다. 예를 들어, 도 11에서, 녹색 발광층(242)은 상술한 함량비를 갖는 제 1 호스트(h1)와 제 2 호스트(h2) 및 도펀트로 이루어지며, 청색 발광층(243) 및 적색 발광층(241)은 단일 수송성 호스트와 각 색상을 발광하는 도펀트로 이루어질 수도 있다.And, when the light emitting layer of the organic light emitting diode does not have a configuration including the hole transporting first host (h1), the electron transporting second host (h2) and the dopant (d) as in FIG. 4, the light emitting layer may contain a single transportable host and a dopant. In this case, the single-transporting host may be an electron-transporting host or a hole-transporting host, and the mobility may be changed according to the properties of the dopant provided. For example, in FIG. 11 , the green light emitting layer 242 includes the first host h1 and the second host h2 and a dopant having the above-described content ratio, and includes a blue light emitting layer 243 and a red light emitting layer 241 . Silver may consist of a single transporting host and a dopant emitting each color.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 다양한 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 다양한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Therefore, the various embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the various embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be interpreted by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

10: 제 1 전극 20: 정공 주입층
30: 정공 수송층 40: 발광층
50: 전자 수송층 60: 전자 주입층
70: 제 2 전극
10: first electrode 20: hole injection layer
30: hole transport layer 40: light emitting layer
50: electron transport layer 60: electron injection layer
70: second electrode

Claims (10)

기판 상에, 일 방향으로 구비된 게이트 라인 및 상기 게이트 라인과 교차하는 데이터 라인과 전원 전압 라인;
상기 게이트 라인에 인가된 스캔 신호에 의해 제어되며, 상기 데이터 라인과 제 1 노드 사이에 연결된 스위칭 트랜지스터;
상기 제 1 노드와 제 1 스토리지 전극이 연결되고, 제 2 스토리지 전극이 제 2 노드와 연결된 스토리지 캐패시터;
상기 제 1 노드에 공급된 신호에 의해 제어되며, 상기 전원 전압 라인과 상기 제 2 노드 사이에 위치하며, 구동 트랜지스터;
상기 제 2 노드와 접속된 제 1 전극 및 상기 제 1 전극과 대향된 제 2 전극과, 상기 제 1 전극과 제 2 전극 사이에 제 1 함량비의 전자 수송성 호스트와, 상기 제 1 함량비보다 큰 제 2 함량비를 갖는 정공 수송성 호스트 및 도펀트를 포함한 발광층을 갖는 유기 발광 다이오드;
발광 신호에 의해 제어되며, 상기 전원 전압 라인과 구동 트랜지스터 사이에 위치하는 발광 제어 트랜지스터;
센싱 신호에 의해 제어되며, 초기화 라인과 상기 제 2 노드 사이에 위치한 센싱 트랜지스터; 및
상기 전원 전압 라인과 상기 발광 제어 트랜지스터의 접속부와 상기 제 2 노드 사이에 구비된 보상 캐패시터를 포함하는 화소.
a gate line disposed in one direction on a substrate, a data line and a power voltage line intersecting the gate line;
a switching transistor controlled by a scan signal applied to the gate line and connected between the data line and a first node;
a storage capacitor connected to the first node and a first storage electrode, and a second storage electrode connected to a second node;
a driving transistor controlled by a signal supplied to the first node and positioned between the power supply voltage line and the second node;
A first electrode connected to the second node, a second electrode facing the first electrode, and an electron transporting host having a first content ratio between the first electrode and the second electrode, wherein the first content ratio is greater than the first content ratio an organic light emitting diode having a light emitting layer including a hole transporting host having a second content ratio and a dopant;
a light emission control transistor controlled by a light emission signal and positioned between the power supply voltage line and the driving transistor;
a sensing transistor controlled by a sensing signal and positioned between an initialization line and the second node; and
and a compensation capacitor provided between a connection portion between the power supply voltage line and the emission control transistor and the second node.
제 1항에 있어서,
상기 제 2 노드는 보상 단계에서 전압 값이 센싱되며, 상기 보상 단계에서 상기 제 1 노드와 제 2 노드의 전압 차는 상기 구동 트랜지스터의 문턱 전압으로 정의되어 보상이 수행되는 화소.
The method of claim 1,
A pixel in which a voltage value of the second node is sensed in a compensation step, and a voltage difference between the first node and the second node is defined as a threshold voltage of the driving transistor in the compensation step and compensation is performed.
제 1항에 있어서,
상기 제 1 함량비와 제 2 함량비는 1:1 보다 크고, 1:2보다 작거나 같은 화소.
The method of claim 1,
A pixel wherein the first content ratio and the second content ratio are greater than 1:1 and less than or equal to 1:2.
제 1항에 있어서,
상기 구동 트랜지스터는 NMOS 트랜지스터이며,
상기 도펀트는 인광 도펀트인 화소.
The method of claim 1,
The driving transistor is an NMOS transistor,
The dopant is a phosphorescent dopant.
제 1항에 있어서,
상기 정공 수송성 호스트의 LUMO는 -2.9eV 내지 -2.0eV이며, 상기 전자 수송성 호스트의 LUMO는 상기 정공 수송성 호스트의 LUMO보다 하측에 위치하며, -3.4eV 내지 -2.8eV이고,
상기 정공 수송성 호스트의 HOMO는 -5.9eV 내지 -5.0eV이며, 상기 전자 수송성 호스트의 HOMO는 -6.7eV 내지 -6.0eV인 화소.
The method of claim 1,
The LUMO of the hole transporting host is -2.9eV to -2.0eV, the LUMO of the electron transporting host is located below the LUMO of the hole transporting host, and -3.4eV to -2.8eV,
The HOMO of the hole transporting host is -5.9eV to -5.0eV, and the HOMO of the electron transporting host is -6.7eV to -6.0eV.
삭제delete 제 1항에 있어서,
상기 도펀트는 500nm 내지 640nm에서 발광 피크를 갖는 화소.
The method of claim 1,
The dopant is a pixel having an emission peak at 500 nm to 640 nm.
기판 상에, 일 방향으로 구비된 복수개의 게이트 라인 및 상기 게이트 라인들과 교차하여 서브 화소를 정의하는 복수개의 데이터 라인과 전원 전압 라인;
상기 서브 화소들 각각은
상기 게이트 라인에 인가된 스캔 신호에 의해 제어되며, 상기 데이터 라인과 제 1 노드 사이에 연결된 스위칭 트랜지스터;
상기 제 1 노드와 제 1 스토리지 전극이 연결되고, 제 2 스토리지 전극이 제 2 노드와 연결된 스토리지 캐패시터;
상기 제 1 노드에 공급된 신호에 의해 제어되며, 상기 전원 전압 라인과 상기 제 2 노드 사이에 위치하며, 구동 트랜지스터;
상기 제 2 노드와 접속된 제 1 전극 및 상기 제 1 전극과 대향된 제 2 전극과, 상기 제 1 전극과 제 2 전극 사이에 발광층을 포함한 유기 발광 다이오드;
발광 신호에 의해 제어되며, 상기 전원 전압 라인과 구동 트랜지스터 사이에 위치하는 발광 제어 트랜지스터;
센싱 신호에 의해 제어되며, 초기화 라인과 상기 제 2 노드 사이에 위치한 센싱 트랜지스터; 및
상기 전원 전압 라인과 상기 발광 제어 트랜지스터의 접속부와 상기 제 2 노드 사이에 구비된 보상 캐패시터를 구비하며,
상기 서브 화소들 중 적어도 어느 하나는, 유기 발광 다이오드의 발광층이 제 1 함량비의 전자 수송성 호스트와, 상기 제 1 함량비보다 큰 제 2 함량비를 갖는 정공 수송성 호스트 및 도펀트를 포함한 유기 발광 표시 장치.
a plurality of gate lines disposed in one direction and a plurality of data lines and power supply voltage lines intersecting the gate lines to define sub-pixels on a substrate;
Each of the sub-pixels is
a switching transistor controlled by a scan signal applied to the gate line and connected between the data line and a first node;
a storage capacitor connected to the first node and a first storage electrode, and a second storage electrode connected to a second node;
a driving transistor controlled by a signal supplied to the first node and positioned between the power supply voltage line and the second node;
an organic light emitting diode including a first electrode connected to the second node, a second electrode facing the first electrode, and a light emitting layer between the first electrode and the second electrode;
a light emission control transistor controlled by a light emission signal and positioned between the power supply voltage line and the driving transistor;
a sensing transistor controlled by a sensing signal and positioned between an initialization line and the second node; and
and a compensation capacitor provided between a connection part of the power supply voltage line and the light emission control transistor and the second node,
In at least one of the sub-pixels, an organic light emitting layer of the organic light emitting diode includes an electron transporting host having a first content ratio, a hole transporting host having a second content ratio greater than the first content ratio, and a dopant .
제 8항에 있어서,
상기 유기 발광 다이오드의 발광층이 제 1 함량비의 전자 수송성 호스트와, 상기 제 1 함량비보다 큰 제 2 함량비를 갖는 정공 수송성 호스트 및 도펀트를 포함한 서브 화소들과 다른 서브 화소는, 단일 수송성 호스트와 도펀트를 포함한 유기 발광 표시 장치.
9. The method of claim 8,
The sub-pixels different from the sub-pixels in which the emission layer of the organic light emitting diode includes an electron transporting host having a first content ratio, a hole transporting host having a second content ratio greater than the first content ratio, and a dopant, a single transporting host and An organic light emitting diode display including a dopant.
제 8항에 있어서,
상기 각 서브 화소의 유기 발광 다이오드는,
상기 제 1 전극과 발광층 사이에 정공 수송층을 더 갖고,
상기 발광층과 제 2 전극 사이에 전자 수송층을 더 갖는 것을 특징으로 하는 유기 발광 표시 장치.
9. The method of claim 8,
The organic light emitting diode of each sub-pixel,
Further comprising a hole transport layer between the first electrode and the light emitting layer,
The organic light emitting display device of claim 1, further comprising an electron transport layer between the light emitting layer and the second electrode.
KR1020170111198A 2017-08-31 2017-08-31 Pixel and Organic Light Emitting Display Device Using the Same KR102408903B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170111198A KR102408903B1 (en) 2017-08-31 2017-08-31 Pixel and Organic Light Emitting Display Device Using the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170111198A KR102408903B1 (en) 2017-08-31 2017-08-31 Pixel and Organic Light Emitting Display Device Using the Same

Publications (2)

Publication Number Publication Date
KR20190024318A KR20190024318A (en) 2019-03-08
KR102408903B1 true KR102408903B1 (en) 2022-06-15

Family

ID=65800809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111198A KR102408903B1 (en) 2017-08-31 2017-08-31 Pixel and Organic Light Emitting Display Device Using the Same

Country Status (1)

Country Link
KR (1) KR102408903B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101950848B1 (en) * 2012-12-21 2019-02-22 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR101594679B1 (en) * 2013-06-26 2016-02-17 엘지디스플레이 주식회사 Organic light emitting diode display device
KR102066096B1 (en) * 2013-12-30 2020-02-11 엘지디스플레이 주식회사 Organic light emitting diode display device and method for driving the same
KR102362839B1 (en) * 2015-10-28 2022-02-15 삼성디스플레이 주식회사 Organic light emitting device, fabrication method of the same and organic light emitting display device including the same
KR102582157B1 (en) * 2015-12-24 2023-09-22 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Method for Driving the Same
KR102429137B1 (en) * 2015-12-31 2022-08-03 엘지디스플레이 주식회사 Organic light emitting display device and method for driving the same

Also Published As

Publication number Publication date
KR20190024318A (en) 2019-03-08

Similar Documents

Publication Publication Date Title
US10971071B2 (en) Organic light emitting display panel having sub-pixels with different coupling capacitors
JP4396848B2 (en) Luminescent display device
US8334825B2 (en) Organic light emitting display for suppressing images sticking and compensating a threshold voltage
JP5135519B2 (en) Organic electroluminescence display
EP3327712A1 (en) Display device and method of compensating for deterioration of the same
JP7100577B2 (en) Display devices and electronic devices
KR101320107B1 (en) Organic light emitting device
US11114034B2 (en) Display device
KR20050104817A (en) A display for light emitting, and a pixel circuit thereof
US11996049B2 (en) Pixel and display apparatus including the same
US11830439B2 (en) Display apparatus
CN114078444B (en) Pixel circuit and display device using the same
KR102408903B1 (en) Pixel and Organic Light Emitting Display Device Using the Same
TWI797683B (en) Pixel and organic light emitting display device comprising the same
US11024821B2 (en) Organic light-emitting display device
US20240090263A1 (en) Display panel
US11929033B2 (en) Display device
US20220209159A1 (en) Organic light-emitting diode and display device using same
US20230200134A1 (en) Organic light-emitting display device
KR20230092488A (en) Panel circuit and display device comprising panel circuit
KR20230160694A (en) Pixel and Display apparatus
KR20220088132A (en) Organic light emitting display device
CN117079589A (en) Pixel and display device comprising same
KR20230102601A (en) Display device
KR20220089994A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right