KR102403226B1 - 화소 및 이를 포함하는 표시장치 - Google Patents

화소 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102403226B1
KR102403226B1 KR1020180036833A KR20180036833A KR102403226B1 KR 102403226 B1 KR102403226 B1 KR 102403226B1 KR 1020180036833 A KR1020180036833 A KR 1020180036833A KR 20180036833 A KR20180036833 A KR 20180036833A KR 102403226 B1 KR102403226 B1 KR 102403226B1
Authority
KR
South Korea
Prior art keywords
transistor
node
voltage
power source
scan
Prior art date
Application number
KR1020180036833A
Other languages
English (en)
Other versions
KR20190115143A (ko
Inventor
현채한
이승규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180036833A priority Critical patent/KR102403226B1/ko
Priority to US16/212,382 priority patent/US10699637B2/en
Publication of KR20190115143A publication Critical patent/KR20190115143A/ko
Application granted granted Critical
Publication of KR102403226B1 publication Critical patent/KR102403226B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Abstract

본 발명의 실시예에 따른 화소는 유기 발광 다이오드; 제1 노드의 전압에 대응하여 제2 노드와 연결된 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터; 데이터선과 상기 제2 노드 사이에 연결되며, 게이트 전극이 제1 주사선에 연결되는 제2 트랜지스터; 상기 제1 전원과 제3 노드 사이에 연결되며, 상기 제2 트랜지스터와 턴-온기간이 중첩되지 않는 제3 트랜지스터; 상기 제3 노드에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제4 트랜지스터; 상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터; 및 상기 데이터선과 상기 제3 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.

Description

화소 및 이를 포함하는 표시장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예는 화소 및 이를 포함하는 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등과 같은 표시장치(Display Device)의 사용이 증가하고 있다.
유기전계발광 표시장치는 전류 또는 전압에 의해 휘도가 제어되는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 포함한다. 여기서, 유기 발광 다이오드는 전계를 형성하는 양극층 및 음극층, 전계에 의해 발광하는 유기 발광재료를 포함한다.
유기전계발광 표시장치는 한 프레임에서 정해진 발광기간 동안 복수의 화소를 발광시켜 영상을 표시한다.
본 발명의 해결하고자 하는 과제는 화질을 개선시킬 수 있는 화소 및 이를 포함하는 표시장치를 제공하는 것이다.
본 발명의 실시예에 따른 화소는 유기 발광 다이오드; 제1 노드의 전압에 대응하여 제2 노드와 연결된 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터; 데이터선과 상기 제2 노드 사이에 연결되며, 게이트 전극이 제1 주사선에 연결되는 제2 트랜지스터; 상기 제1 전원과 제3 노드 사이에 연결되며, 상기 제2 트랜지스터와 턴-온기간이 중첩되지 않는 제3 트랜지스터; 상기 제3 노드에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제4 트랜지스터; 상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터; 및 상기 데이터선과 상기 제3 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
또한, 상기 제4 트랜지스터는, 상기 제3 노드와 상기 데이터선 사이에 연결될 수 있다.
또한, 상기 제4 트랜지스터는, 상기 제3 노드와 상기 제1 전원 사이에 연결될 수 있다.
또한, 상기 제4 트랜지스터는, 상기 제3 노드와 제4 전원 사이에 연결될 수 있다.
또한, 상기 제4 전원은, 소정 범위의 정전압일 수 있다.
또한, 화소는 상기 제1 트랜지스터의 제2 전극과 상기 제1 노드 사이에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제5 트랜지스터; 상기 제1 노드와 제3 전원 사이에 연결되며, 게이트 전극이 제2 주사선에 연결되는 제6 트랜지스터; 및 상기 유기 발광 다이오드의 애노드 전극과 상기 제3 전원 사이에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제7 트랜지스터를 더 포함할 수 있다.
또한, 화소는 상기 제1 전원과 상기 제2 노드 사이에 연결되며, 게이트 전극이 발광 제어선에 연결되는 제8 트랜지스터; 및 상기 유기 발광 다이오드의 상기 애노드 전극과 상기 제1 트랜지스터의 상기 제2 전극 사이에 연결되며, 게이트 전극이 상기 발광 제어선에 연결되는 제9 트랜지스터를 더 포함할 수 있다.
또한, 상기 제1 주사선은 i(i는 자연수)번째 주사선이고, 상기 제2 주사선은 i-1번째 주사선일 수 있다.
또한, 상기 제3 트랜지스터의 게이트 전극은 발광 제어선에 연결될 수 있다.
또한, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터 중 적어도 하나는 P채널 MOS 트랜지스터일 수 있다.
본 발명의 실시예에 따른 표시장치는 주사선들, 발광 제어선들, 및 데이터선들에 연결된 화소들; 상기 주사선들을 통하여 상기 화소들로 주사 신호들을 공급하는 주사 구동부; 상기 발광 제어선들을 통하여 상기 화소들로 발광 제어 신호들을 공급하는 발광 구동부; 및 상기 데이터선들을 통하여 상기 화소들로 데이터 신호들을 공급하는 데이터 구동부를 포함하고, 상기 화소들 중 i(i는 자연수)번째 발광 제어선, i번째 주사선 및 j(j는 자연수)번째 데이터선에 연결된 화소는, 유기 발광 다이오드; 제1 노드의 전압에 대응하여 제2 노드와 연결된 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터; 상기 j번째 데이터선과 상기 제2 노드 사이에 연결되며, 게이트 전극이 i번째 주사선에 연결되는 제2 트랜지스터; 상기 제1 전원과 제3 노드 사이에 연결되며, 게이트 전극이 i번째 발광 제어선에 연결되는 제3 트랜지스터; 상기 제3 노드에 연결되며, 게이트 전극이 상기 i번째 주사선에 연결되는 제4 트랜지스터; 상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터; 및 상기 데이터선과 상기 제3 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
또한, 상기 제2 트랜지스터의 턴-온 기간은 상기 제3 트랜지스터의 턴-온 기간과 중첩되지 않는다.
또한, 상기 제4 트랜지스터는, 상기 제3 노드와 상기 데이터선 사이에 연결될 수 있다.
또한, 상기 제4 트랜지스터는, 상기 제3 노드와 상기 제1 전원 사이에 연결될 수 있다.
또한, 상기 제4 트랜지스터는, 상기 제3 노드와 제4 전원 사이에 연결될 수 있다.
또한, 상기 제4 전원은, 소정 범위의 정전압일 수 있다.
또한, 상기 주사 구동부는, 상기 주사 신호들을 상기 화소들로 순차적으로 공급할 수 있다.
또한, 상기 발광 구동부는, 상기 발광 제어 신호들을 상기 화소들로 순차적으로 공급할 수 있다.
본 발명의 실시예에 따른 화소 및 이를 포함하는 표시장치는 화질을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 2a 내지 2c는 본 발명의 실시예에 따른 화소를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 화소의 구동방법을 나타내는 파형도이다.
도 4는 본 발명의 실시예에 따른 표시장치의 구동방법을 나타내는 도면이다.
도 5는 도 4에 도시된 표시장치의 구동방법을 나타내는 파형도이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함할 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함할 수 있다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 따른 표시장치(100)를 나타내는 도면이다.
도 1을 참조하면, 표시장치(100)는 화소부(110), 주사 구동부(120), 데이터 구동부(130), 발광 구동부(140), 전원 공급부(150) 및 타이밍 제어부(160)를 포함할 수 있다.
도 1에서는 주사 구동부(120), 데이터 구동부(130), 발광 구동부(140), 전원 공급부(150), 및 타이밍 제어부(160)가 개별적으로 도시되었으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
주사 구동부(120), 데이터 구동부(130), 발광 구동부(140), 전원 공급부(150), 및 타이밍 제어부(160)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 같은 다양한 방식에 의하여 설치될 수 있다.
화소부(110)는 표시장치(100)의 표시영역에 대응될 수 있다. 예컨대, 표시장치(100)는 표시영역을 통해 영상을 표시할 수 있다.
화소부(110)는 주사선들(S1 내지 Sn)(n은 자연수)에 연결될 수 있다. 따라서, 화소부(110)는 주사 구동부(120)로부터 주사선들(S1 내지 Sn)을 통해 주사 신호들을 수신할 수 있다.
화소부(110)는 데이터선들(D1 내지 Dm)(m은 자연수)에 연결될 수 있다. 따라서, 화소부(110)는 데이터 구동부(130)로부터 데이터선들(D1 내지 Dm)을 통해 데이터 신호들을 수신할 수 있다.
화소부(110)는 발광 제어선들(E1 내지 En)에 연결될 수 있다. 따라서, 화소부(110)는 발광 구동부(130)로부터 발광 제어선들(E1 내지 En)을 통해 발광 제어 신호들을 수신할 수 있다.
화소부(110)는 전원 공급부(150)로부터 제1 전원(ELVDD), 제2 전원(ELVSS) 및 제3 전원(Vref)을 수신할 수 있다.
화소부(110)는 화소(PXL)들을 포함할 수 있다.
화소(PXL)들은 매트릭스 구조로 배열될 수 있다. 예컨대, 화소(PXL)들은 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)이 교차하는 영역에 배치될 수 있다. 실시예에 따라, 화소(PXL)들은 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)이 교차하는 영역에 배치될 수 있다.
한편, 도 1에서는 각각 n개의 주사선들(S1 내지 Sn) 및 발광 제어선들(E1 내지 En)이 도시되었지만, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 구동의 안정성을 위하여, 더미 주사선들 또는 더미 발광 제어선들이 추가로 형성될 수 있다.
화소(PXL)들은 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 연결될 수 있다.
주사선들(S1 내지 Sn) 및 발광 제어선들(E1 내지 En)은 화소행마다 형성되고, 데이터선들(D1 내지 Dm)은 화소열마다 형성될 수 있다.
화소(PXL)들은 주사선들(S1 내지 Sn)을 통해 주사 신호들을 수신하고, 발광 제어선들(E1 내지 En)을 통해 발광 제어 신호들을 수신하고, 데이터선들(D1 내지 Dm)을 통해 데이터 신호들을 수신할 수 있다.
화소(PXL)들은 공급되는 데이터 신호에 대응한 전압을 저장할 수 있다.
화소(PXL)들은 제1 전원(ELVDD), 제2 전원(ELVSS) 및 제3 전원(Vref)을 공급받을 수 있다.
화소(PXL)들은, 저장된 전압에 기초하여, 제1 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있으며, 이때 유기 발광 다이오드는 구동 전류의 양에 대응하는 휘도의 빛을 생성할 수 있다.
화소(PXL)들은 프레임 단위로 구동될 수 있다.
주사 구동부(120)는 타이밍 제어부(160)로부터 주사 구동 제어 신호를 수신할 수 있다. 예컨대, 주사 구동 제어 신호는 클럭 신호들 및 주사 시작 신호를 포함할 수 있다. 주사 시작 신호는 주사 신호들의 공급 타이밍을 제어하며, 클럭 신호들은 주사 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
주사 구동부(120)는 주사 구동 제어 신호에 기초하여, 주사 신호들을 생성할 수 있다. 예컨대, 주사 신호들은 화소(PXL)들에 포함된 트랜지스터들에 대한 게이트-온 전압을 가질 수 있다.
주사 구동부(120)는 주사선들(S1 내지 Sn)에 연결될 수 있다.
주사 구동부(120)는 주사 신호들을 주사선들(S1 내지 Sn)로 공급할 수 있다. 예컨대, 주사 구동부(120)는 주사 신호들을 주사선들(S1 내지 Sn)로 순차적으로 공급할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 주사 구동부(120)는 주사 신호들을 주사선들(S1 내지 Sn)로 일괄적으로 공급할 수 있다.
본 명세서에서, 주사 신호가 공급되는 것은 주사 신호가 게이트-온 전압을 갖는 것을 의미한다.
데이터 구동부(130)는 타이밍 제어부(160)로부터 데이터 구동 제어 신호 및 영상 데이터를 수신할 수 있다. 예컨대, 데이터 구동 제어 신호는 소스 시작 신호, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등이 포함할 수 있다. 소스 시작 신호는 데이터 구동부(130)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여, 데이터 구동부(130)의 샘플링 동작을 제어할 수 있다. 소스 출력 인에이블 신호는 데이터 구동부(130)의 출력 타이밍을 제어할 수 있다.
데이터 구동부(130)는 데이터 구동 제어 신호 및 영상 데이터에 기초하여, 데이터 신호들을 생성할 수 있다. 예컨대, 데이터 신호들은 영상 데이터에 상응하는 소정 범위의 전압을 가질 수 있다.
데이터 구동부(130)는 데이터선들(D1 내지 Dm)에 연결될 수 있다.
데이터 구동부(130)는 데이터 신호들을 데이터선들(D1 내지 Dm)로 공급할 수 있다. 예컨대, 데이터 구동부(130)는, 순차적으로 공급되는 주사 신호들에 동기되도록, 데이터 신호들을 주사선들(D1 내지 Dm)로 공급할 수 있다.
본 명세서에서, 데이터 신호가 공급되는 것은 데이터 신호가 영상 데이터에 상응하는 소정 범위의 전압을 갖는 것을 의미한다.
발광 구동부(140)는 타이밍 제어부(160)로부터 발광 구동 제어 신호를 수신할 수 있다. 예컨대, 발광 구동 제어 신호는 클럭 신호들 및 발광 시작 신호를 포함할 수 있다. 발광 시작 신호는 발광 제어 신호들의 공급 타이밍을 제어하며, 클럭 신호들은 발광 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
발광 구동부(140)는 발광 구동 제어 신호에 기초하여, 발광 제어 신호들을 생성할 수 있다. 예컨대, 발광 제어 신호들은 화소(PXL)들에 포함된 트랜지스터들에 대한 게이트-온 전압을 가질 수 있다.
발광 구동부(140)는 발광 제어선들(E1 내지 En)에 연결될 수 있다.
발광 구동부(140)는 발광 제어 신호들을 발광 제어선들(E1 내지 En)로 공급할 수 있다. 예컨대, 발광 구동부(140)는 발광 제어 신호들을 발광 제어선들(E1 내지 En)로 순차적으로 공급할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 발광 구동부(140)는 발광 제어 신호들을 발광 제어선들(E1 내지 En)로 일괄적으로 공급할 수 있다.
본 명세서에서, 발광 제어 신호가 공급되는 것은 발광 제어 신호가 게이트-온 전압을 갖는 것을 의미한다.
전원 공급부(150)는 타이밍 제어부(160)로부터 전원 공급 제어 신호를 수신할 수 있다.
전원 공급부(150)는 전원 공급 제어 신호에 기초하여, 제1 전원(ELVDD), 제2 전원(ELVSS) 및 제3 전원(Vref)을 화소부(110)로 공급할 수 있다.
전원 공급부(150)는 제1 전원(ELVDD), 제2 전원(ELVSS) 및 제3 전원(Vref) 각각의 전압을 결정할 수 있다.
화소(PXL)들이 소정의 빛을 방출하는 발광기간동안, 제1 전원(ELVDD) 및 제2 전원(ELVSS)은 화소(PXL)들에 구동전류를 발생시킬 수 있는 전압을 가질 수 있다.
실시예에 따라, 제1 전원(ELVDD)은 제2 전원(ELVDD)의 전압보다 높은 전압을 가질 수 있다.
제1 전원(ELVDD) 및 제2 전원(ELVSS) 각각은 하이 레벨 전압 또는 로우 레벨 전압 중 어느 하나를 가질 수 있다.
제3 전원(Vref)은 기설정된 전압을 가질 수 있다. 예컨대, 제3 전원(Vref)은 데이터 신호의 전압보다 낮은 전압을 가질 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 제1 전원(ELVDD), 제2 전원(ELVSS) 및 제3 전원(Vref) 각각은 소정 범위의 전압을 가질 수 있다.
타이밍 제어부(160)는 호스트 시스템(미도시)으로부터 영상 데이터 및 타이밍 신호들(예컨대, 수직동기신호, 수평동기신호, 데이터 인에이블 신호 및 클럭신호 등)를 수신할 수 있다.
타이밍 제어부(160)는 영상 데이터 및 타이밍 신호들에 기초하여, 표시장치(100)의 각 구성요소들(예컨대, 화소부(110), 주사 구동부(120), 데이터 구동부(130), 발광 구동부(140) 및 전원 공급부(150))를 제어할 수 있다.
예컨대, 타이밍 제어부(160)는 주사 구동부(120)로 주사 구동 제어 신호를 전송하고, 데이터 구동부(130)로 데이터 구동 제어 신호를 전송하고, 발광 구동부(140)로 발광 구동 제어 신호를 전송하고, 전원 공급부(150)로 전원 공급 제어 신호를 전송할 수 있다.
도 2a는 본 발명의 일 실시예에 따른 화소(PXL)를 나타내는 도면이다.
설명의 편의를 위하여, 도 2a에서는 도 1에 도시된 화소(PXL)들 중에서, i-1번째 주사선(Si-1), i번째 주사선(Si), i번째 발광 제어선(Ei) 및 j번째 데이터선(Dj)에 연결된 화소(PXL)가 대표적으로 도시된다.
도 2a를 참조하면, 화소(PXL)는 유기 발광 다이오드(OLED) 및 화소 회로(PXC)를 포함할 수 있다.
유기 발광 다이오드(OLED)의 애노드 전극은 화소 회로(PXC)에 연결되고, 캐소드 전극은 제2 전원(ELVSS)에 연결될 수 있다.
유기 발광 다이오드(OLED)는 화소 회로(PXC)로부터 공급되는 구동 전류에 대응하여 소정 휘도의 빛을 생성할 수 있다.
유기 발광 다이오드(OLED)는 기본색(primary color) 중 하나의 빛을 내는 발광층을 포함할 수 있다. 예컨대, 기본색은 적색, 녹색, 청색 및 백색 중 적어도 하나를 포함할 수 있다.
유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
화소 회로(PXC)는 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있다.
화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제2 노드(N2)에 연결되고, 제2 전극은 제9 트랜지스터(T9)에 연결될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여, 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있다.
여기서, 제1 노드(N1)는 제1 트랜지스터(T1)의 게이트 전극, 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제1 커패시터(C1)에 공통적으로 연결된 노드를 의미한다. 제2 노드(N2)는 제2 트랜지스터(T2), 제8 트랜지스터(T8) 및 제1 트랜지스터(T1)의 제1 전극에 공통적으로 연결된 노드를 의미한다.
제2 트랜지스터(T2)는 j번째 데이터선(Dj) 및 제2 노드(N2) 사이에 연결될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 주사선(Si)에 연결될 수 있다. 제2 트랜지스터(T2)는 i번째 주사 신호(SSi)가 i번째 주사선(Si)으로 공급되면 턴-온될 수 있다.
제2 트랜지스터(T2)가 턴-온되면, j번째 데이터선(Dj) 및 제2 노드(N2)는 전기적으로 연결될 수 있다. 따라서, j번째 데이터선(Dj)으로 공급되는 데이터 신호(DAT)는 제2 노드(N2)로 인가될 수 있다.
제3 트랜지스터(T3)는 제1 전원(ELVDD) 및 제3 노드(N3; 기준 노드) 사이에 연결될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 발광 제어선(Ei)에 연결될 수 있다. 제3 트랜지스터(T3)는 i번째 발광 제어 신호(ESi)가 i번째 발광 제어선(Ei)으로 공급되면 턴-온될 수 있다.
예컨대, 제3 트랜지스터(T3)의 턴-온 기간은 제2 트랜지스터(T2)의 턴-온 기간과 중첩되지 않을 수 있다.
제3 트랜지스터(T3)가 턴-온되면, 제1 전원(ELVDD) 및 제3 노드(N3)는 전기적으로 연결될 수 있다. 따라서, 제1 전원(ELVDD)의 전압은 제3 노드(N3)로 인가될 수 있다.
제4 트랜지스터(T4)는 j번째 데이터선(Dj) 및 제3 노드(N3) 사이에 연결될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 i번째 주사선(Si)에 연결될 수 있다. 제4 트랜지스터(T4)는 i번째 주사 신호(SSi)가 i번째 주사선(Si)으로 공급되면 턴-온될 수 있다.
제4 트랜지스터(T4)가 턴-온되면, j번째 데이터선(Dj) 및 제3 노드(N3)는 전기적으로 연결될 수 있다. 따라서, j번째 데이터선(Dj)의 데이터 신호(DAT)의 전압은 제3 노드(N3)로 인가될 수 있다. 이때, 제3 노드(N3)는 데이터 신호(DAT)의 전압으로 초기화 될 수 있다.
실시예에 따라, 제3 노드(N3)는 유기 발광 다이오드(OLED)의 발광 기간 전에 초기화 될 수 있다.
여기서, 제3 노드(N3)는 제2 커패시터(C2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)에 공통적으로 연결된 노드일 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제2 전극 및 제1 노드(N1) 사이에 연결될 수 있다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 i번째 주사선(Si)에 연결될 수 있다. 제5 트랜지스터(T5)는 i번째 주사 신호(SSi)가 i번째 주사선(Si)으로 공급되면 턴-온될 수 있다.
제5 트랜지스터(T5)가 턴-온되면, 제1 트랜지스터(T1)의 제2 전극 및 제1 노드(N1)는 전기적으로 연결될 수 있다. 따라서, 제1 트랜지스터(T1)는 다이오드 형태로 연결될 수 있다.
제6 트랜지스터(T6)는 제1 노드(N1) 및 제3 전원(Vref) 사이에 연결될 수 있다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 i-1번째 주사선(Si-1)에 연결될 수 있다. 제6 트랜지스터(T6)는 i-1번째 주사 신호(SSi-1)가 i-1번째 주사선(Si-1)으로 공급되면 턴-온될 수 있다.
제6 트랜지스터(T6)가 턴-온되면, 제1 노드(N1) 및 제3 전원(Vref)은 전기적으로 연결될 수 있다. 따라서, 제3 전원(Vref)은 제1 노드(N1)으로 인가될 수 있다. 이때, 제1 노드(N1)는 제3 전원(Vref)의 전압으로 초기화 될 수 있다.
다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제6 트랜지스터(T6)의 게이트 전극은 i번째 주사선(Si)보다 이전에 주사신호를 공급하는 주사선들(S1 내지 Si-1) 중 어느 하나에 연결될 수 있다.
제7 트랜지스터(T7)는 유기 발광 다이오드(OLED)의 애노드 전극 및 제3 전원(Vref) 사이에 연결될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 i번째 주사선(Si)에 연결될 수 있다. 제7 트랜지스터(T7)는 i번째 주사 신호(SSi)가 i번째 주사선(Si)으로 공급되면 턴-온될 수 있다.
제7 트랜지스터(T7)가 턴-온되면, 유기 발광 다이오드(OLED)의 애노드 전극 및 제3 전원(Vref)은 전기적으로 연결될 수 있다. 따라서, 제3 전원(Vref)은 유기 발광 다이오드(OLED)의 애노드 전극으로 인가될 수 있다. 이때, 유기 발광 다이오드(OLED)의 애노드 전극은 제3 전원(Vref)의 전압으로 초기화 될 수 있다.
제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 구동 전류의 경로에 위치할 수 있다.
제8 트랜지스터(T8)는 제2 노드(N2) 및 제1 전원(ELVDD) 사이에 연결될 수 있다. 그리고, 제8 트랜지스터(T8)의 게이트 전극은 i번째 발광 제어선(Ei)에 연결될 수 있다. 제8 트랜지스터(T8)는 i번째 발광 제어 신호(ESi)가 i번째 발광 제어선(Ei)으로 공급되면 턴-온될 수 있다.
제9 트랜지스터(T9)는 유기 발광 다이오드(OLED)의 애노드 전극 및 제2 전원(ELVSS) 사이에 연결될 수 있다. 그리고, 제9 트랜지스터(T9)의 게이트 전극은 i번째 발광 제어선(Ei)에 연결될 수 있다. 제9 트랜지스터(T9)는 i번째 발광 제어 신호(ESi)가 i번째 발광 제어선(Ei)으로 공급되면 턴-온될 수 있다.
제1 커패시터(C1)는 제1 전원(ELVDD) 및 제1 노드(N1) 사이에 연결될 수 있다. 제1 커패시터(C1)는 데이터 신호(DAT) 및 제1 트랜지스터(T1)의 문턱 전압에 대응되는 전압을 저장할 수 있다.
제2 커패시터(C2)는 j번째 데이터선(Dj) 및 제3 노드(N3) 사이에 연결될 수 있다.
도 2a에 도시된 바와 같이, 유기 발광 다이오드(OLED)의 애노드 전극 및 캐소드 전극 사이에 다이오드 기생 커패시터(Coled)가 형성될 수 있다. 다이오드 기생 커패시터(Coled)에 저장된 전하들은 유기 발광 다이오드(OLED)의 애노드 전극으로 제3 전원(Vref)의 전압이 인가될 때 초기화 될 수 있다. 이러한 동작은 본 명세서에서 유기 발광 다이오드(OLED)의 애노드 전극이 초기화된 것으로 표현된다.
또한, 제1 노드(N1) 및 제3 노드(N3) 사이에 제1 기생 커패시터(CP1)가 형성되고, 제1 노드(N1) 및 j번째 데이터선(Dj) 사이에 제2 기생 커패시터(CP2)가 형성될 수 있다.
제1 기생 커패시터(CP1)에 저장된 전하들은 제3 노드(N3)로 정전압(예컨대, 데이터 신호(DAT)의 전압, 제1 전원(ELVDD)의 전압 등)이 인가될 때 초기화 될 수 있다. 이러한 동작은 본 명세서에서 제3 노드(N3)가 초기화 된 것으로 표현된다.
본 명세서에서 커플링이란, 커패시터 양단의 노드들 중 어느 하나의 전압 변경에 의해, 다른 하나의 노드의 전압도 변경되는 것을 의미할 수 있다.
제1 노드(N1) 및 제3 노드(N3)에 제1 기생 커패시터(CP1)로 인하여 커플링이 발생할 수 있다.
제1 노드(N1) 및 j번째 데이터선(Dj)에 제2 기생 커패시터(CP2)로 인하여 커플링이 발생할 수 있다.
제3 노드(N3) 및 j번째 데이터선(Dj)에 제2 커패시터(C2)로 인하여 커플링이 발생할 수 있다.
따라서, j번째 데이터선(Dj), 제1 노드(N1) 및 제3 노드(N3) 중 어느 하나의 전압이 변경되는 경우, 나머지 둘 중 적어도 하나의 전압도 변경될 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9) 중 적어도 하나는 P채널 MOS(Metal-Oxide-Semiconductor) 트랜지스터로 구현될 수 있다. P채널 MOS 트랜지스터에 대한 게이트-온 전압은 로우 레벨 전압일 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9) 중 적어도 하나는 N채널 MOS 트랜지스터로 구현될 수 있다. N채널 MOS 트랜지스터에 대한 게이트-온 전압은 하이 레벨 전압일 수 있다.
도 2b는 본 발명의 다른 일 실시예에 따른 화소(PXL')를 나타내는 도면이다.
설명의 중복을 방지하기 위하여, 도 2a에서 설명된 화소(PXL)와의 차이점을 중심으로 설명한다.
도 2b에 도시된 화소(PXL')는 제4 트랜지스터(T4')가 제1 전원(ELVDD) 및 제3 노드(N3) 사이에 연결된다는 점에서 도 2a에 도시된 화소(PXL)와 차이가 있다.
즉, 도 2b에 도시된 화소(PXL')의 화소 회로(PXC')는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4'), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
제4트랜지스터(T4')는 제1 전원(ELVDD) 및 제3 노드(N3) 사이에 연결될 수 있다. 그리고, 제4 트랜지스터(T4')의 게이트 전극은 i번째 주사선(Si)에 연결될 수 있다. 제4 트랜지스터(T4')는 i번째 주사 신호(SSi)가 i번째 주사선(Si)으로 공급되면 턴-온될 수 있다.
제4 트랜지스터(T4')가 턴-온되면, 제1 전원(ELVDD) 및 제3 노드(N3)는 전기적으로 연결될 수 있다. 따라서, 제1 전원(ELVDD)의 전압은 제3 노드(N3)로 인가될 수 있다.
도 2c는 본 발명의 다른 일 실시예에 따른 화소(PXL'')를 나타내는 도면이다.
설명의 중복을 방지하기 위하여, 도 2a에서 설명된 화소(PXL)와의 차이점을 중심으로 설명한다.
도 2c에 도시된 화소(PXL'')는 제4 트랜지스터(T4'')가 제4 전원(Va) 및 제3 노드(N3) 사이에 연결된다는 점에서 도 2a에 도시된 화소(PXL)와 차이가 있다.
즉, 도 2b에 도시된 화소(PXL'')의 화소 회로(PXC'')는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4''), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
제4 트랜지스터(T4'')는 제4 전원(Va) 및 제3 노드(N3) 사이에 연결될 수 있다. 그리고, 제4 트랜지스터(T4'')의 게이트 전극은 i번째 주사선(Si)에 연결될 수 있다. 제4 트랜지스터(T4'')는 i번째 주사 신호(SSi)가 i번째 주사선(Si)으로 공급되면 턴-온될 수 있다. 예컨대, 제4 전원(Va)은 소정 범위의 정전압을 가질 수 있다.
제4 트랜지스터(T4'')가 턴-온되면, 제4 전원(Va) 및 제3 노드(N3)는 전기적으로 연결될 수 있다. 따라서, 제4 전원(Va)의 전압은 제3 노드(N3)로 인가될 수 있다.
도 3은 본 발명의 실시예에 따른 화소(PXL)의 구동방법을 나타내는 파형도이다.
도 2a 및 3을 참조하면, 화소(PXL)는 프레임 기간(FP) 동안 하나의 영상을 표시할 수 있다. 표시장치(100)에 포함된 화소(PXL)들은 프레임 단위로 구동될 수 있다.
도 3에서는, 프레임 기간(FP) 동안의 i번째 발광 제어선(Ei)의 전압, i-1번째 주사선(Si-1)의 전압, i번째 주사선(Si)의 전압 및 데이터 신호(DAT)의 전압이 도시된다.
이하에서, i번째 발광 제어 신호(ESi), i-1번째 주사 신호(SSi-1) 및 i번째 주사 신호(SSi)는 게이트-온 전압을 갖고, 데이터 신호(DAT)는 영상 데이터에 상응하는 소정 범위의 전압을 갖는 것으로 설명한다.
도 2a 및 3에서, 제1 내지 제9 트랜지스터들(T1 내지 T9)가 P채널 MOS 트랜지스터로 구현된 실시예가 대표적으로 설명된다. 따라서, 게이트-온 전압은 로우 레벨 전압으로 도시되고, 게이트-오프 전압은 하이 레벨 전압으로 도시된다.
도 3에 도시된 화소(PXL)의 구동방법의 실시예에 따르면, 프레임 기간(FP)은 비발광 기간(SP1) 및 발광 기간(SP2)을 포함할 수 있다.
비발광 기간(SP1) 및 발광 기간(SP2)은 차례로 이어질 수 있다.
비발광 기간(SP1) 동안, i-1번째 주사 신호(SSi-1) 및 i번째 주사 신호(SSi)가 순차적으로 공급될 수 있다. 또한, 주사선들(S1 내지 Sn)(도 1 참조)로 공급되는 주사 신호들에 동기하여 데이터 신호(DAT)가 공급될 수 있다.
먼저, i-1번째 주사 신호(SSi-1)가 공급되면, 제6 트랜지스터(T6)가 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면, 제1 노드(N1)는 제3 전원(Vref)의 전압으로 초기화 될 수 있다.
그 다음, i번째 주사 신호(SSi)가 공급되면, 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제7 트랜지스터(T7)가 턴-온될 수 있다.
제2 트랜지스터(T2)가 턴-온되면, j번째 데이터선(Dj)으로 공급되는 데이터 신호(DAT)의 전압은 제2 노드(N2)로 인가될 수 있다.
제4 트랜지스터(T4)가 턴-온되면, j번째 데이터선(Dj)으로 공급되는 데이터 신호(DAT)의 전압은 제3 노드(N3)로 인가될 수 있다. 따라서, 제3 노드(N3)는 데이터 신호(DAT)의 전압으로 초기화 될 수 있다.
이때, 상술한 바와 같이, 도 2b에 도시된 화소(PXL')의 제3 노드(N3)는 제1 전원(ELVDD)의 전압으로 초기화되고, 도 2c에 도시된 화소(PXL'')의 제3 노드(N3)는 제4 전원(Va)의 전압으로 초기화될 수 있다.
제5 트랜지스터(T5)가 턴-온되면, 제1 트랜지스터(T1)는 다이오드 형태로 연결될 수 있다. 이때, 데이터 신호(DAT)의 전압에서 제1 트랜지스터(T1)의 문턱전압을 감한 전압은 제1 노드(N1)로 인가될 수 있다. 따라서, 제1 커패시터(C1)는 제1 전원(ELVDD)의 전압 및 제1 노드(N1)에 인가된 전압의 차에 상응하는 전압을 저장할 수 있다. 이와 같이, 제1 트랜지스터(T1)의 문턱 전압은 보상될 수 있다.
제7 트랜지스터(T7)가 턴-온되면, 제3 전원(Vref)의 전압은 유기 발광 다이오드(OLED)의 애노드 전극으로 인가될 수 있다. 따라서, 유기 발광 다이오드(OLED)의 애노드 전극은 제3 전원(Vref)의 전압으로 초기화 될 수 있다.
발광 기간(SP2) 동안, i번째 발광 제어 신호(ESi)가 공급될 수 있다.
i번째 발광 제어 신호(ESi)가 공급되면, 제3 트랜지스터(T3), 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)가 턴-온될 수 있다.
제8 트랜지스터(T8) 및 제9 트랜지스터(T9)가 턴-온되면, 구동 전류는 유기 발광 다이오드(OLED)를 경유하여 흐르게 되고, 유기 발광 다이오드(OLED)는 소정의 빛을 생성할 수 있다. 따라서, 화소(PXL)는 발광할 수 있다.
제3 트랜지스터(T3)가 턴-온되면, 제1 전원(ELVDD)은 제3 노드(N3)으로 인가될 수 있다. 따라서, 제3 노드(N3)는 제1 전원(ELVDD)의 전압을 유지할 수 있다.
도 3에서 설명된, 도 2a에 도시된 화소(PXL)의 구동방법은 도 2b에 도시된 화소(PXL') 및 도 2c에 도시된 화소(PXL'')에 적용될 수 있다. 다만, 도 2b에 도시된 화소(PXL') 및 도 2c에 도시된 화소(PXL'')의 구동방법은, 제4 트랜지스터(T4’또는 T4'')가 턴-온될 때, 제1 전원(ELVDD)의 전압 또는 제4 전원(Va)의 전압이 제3 노드(N3)로 인가된다는 점에서 도 2a에 도시된 화소(PXL)의 구동방법과 차이가 있다.
도 4는 본 발명의 실시예에 따른 표시장치의 구동방법을 나타내는 도면이다.
도 4에서는, 설명의 편의를 위하여, 표시장치에 포함된 화소부(110), r번째 화소(PXLr)(r은 자연수), a번째 화소(PXLa)(a는 r보다 큰 자연수) 및 b번째 화소(PXLb)(b는 a보다 큰 자연수)가 도시된다.
도 4를 참조하면, r번째 화소(PXLr), a번째 화소(PXLa) 및 b번째 화소(PXLb)는 동일한 화소열에 위치할 수 있다.
이하에서, 본 발명의 표시장치의 구동방법을 보다 명확하게 나타내기 위하여, r번째 화소(PXLr)는 저명도(예컨대, 검은색)의 광을 방출하기 위한 화소이고, a번째 화소(PXLa) 및 b번째 화소(PXLb)는 고명도(예컨대, 백색)의 광을 방출하기 위한 화소인 것으로 가정한다.
r번째 화소(PXLr), a번째 화소(PXLa) 및 b번째 화소(PXLb)는 j번째 데이터선(Dj)에 연결될 수 있다.
r번째 화소(PXLr)는 r번째 발광 제어선(Er)에 연결되고, a번째 화소(PXLa)는 a번째 발광 제어선(Ea)에 연결되고, b번째 화소(PXLb)는 b번째 발광 제어선(Eb)에 연결될 수 있다.
도 2a 내지 3에서 설명된 화소(PXL)의 구조와 동작에 대한 설명은 r번째 화소(PXLr), a번째 화소(PXLa) 및 b번째 화소(PXLb) 각각에 적용될 수 있다.
도 5는 도 4에 도시된 표시장치(100)의 구동방법을 나타내는 파형도다.
도 5에서는, 프레임 신호(FS)의 전압, j번째 데이터선(Dj)의 전압, a번째 주사선(Sa)의 전압, a번째 발광 제어선(Ea)의 전압, a번째 화소(PXLa)의 제1 노드(N1a)(이하, 제1a 노드(N1a))의 전압, a번째 화소(PXLa)의 제3 노드(N3a)(이하, 제3a 노드(N3a))의 전압, b번째 주사선(Sb)의 전압, b번째 발광 제어선(Eb)의 전압, b번째 화소(PXLb)의 제1 노드(N1b)(이하, 제1b 노드(N1b))의 전압 및 b번째 화소(PXLb)의 제3 노드(N3b)(이하, 제3b 노드(N3b))의 전압이 도시된다.
도 1 내지 5를 참조하면, 프레임 신호(FS)는 도 3에 도시된 프레임 기간(FP)에 대응되는 신호일 수 있다. 즉, 프레임 신호(FS)가 공급된 순간부터 다시 프레임 신호(FS)가 공급된 순간까지의 기간의 길이는 도 3에 도시된 프레임 기간(FP)의 길이와 같을 수 있다.
본 발명의 실시예에 따른 표시장치(100)의 프레임은 화소행 별로 설정될 수 있다. 예컨대, 표시장치(100)는 순차 발광 방식으로 구동될 수 있다.
도 5에 도시되지 않았으나, 프레임 신호(FS)가 공급되면 주사선들(S1 내지 Sn)로 주사 신호들이 순차적으로 공급될 수 있다. 이때, 데이터신호들은 주사 신호들에 동기하여 공급될 수 있다.
r번째 화소(PXLr), a번째 화소(PXLa) 및 b번째 화소(PXLb) 각각에 대응되는 제r 데이터 신호(DATr), 제a 데이터 신호(DATa) 및 제b 데이터 신호(DATb)는 상응하는 주사 신호들에 동기되어 j번째 데이터선(Dj)으로 공급될 수 있다.
이때, 제r 데이터 신호(DATr)는 제1 데이터 전압(DV1)을 갖고, 제a 데이터 신호(DATa) 및 제b 데이터 신호(DATb)는 제2 데이터 전압(DV2)을 가질 수 있다.
예컨대, 제1 데이터 전압(DV1)은 제2 데이터 전압(DV2) 보다 클 수 있다.
제1 기간(P1) 동안, 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, b번째 발광 제어 신호(ESb)는 b번째 발광 제어선(Eb)으로 공급될 수 있다.
b번째 발광 제어 신호(ESb)가 b번째 발광 제어선(Eb)으로 공급되면, 제3b 노드(N3b)는 제3b-1 전압(N3bV1)을 가질 수 있다. 예컨대, 제3b-1 전압(N3bV1)은 제1 전원(ELVDD)의 전압일 수 있다. 즉, 제1 기간(P1) 동안, 제3b 노드(N3b)는 직접적으로 인가되는 제3b-1 전압(N3bV1), 즉 제1 전원(ELVDD)의 전압을 유지할 수 있다.
한편, 제1 기간(P1) 동안, 제1a 노드(N1a)는 제1a-1 전압(N1aV1)을 갖고, 제3a 노드(N3a)는 제3a-1 전압(N3aV1)을 갖고, 제1b 노드(N1b)는 제1b-1 전압(N1bV1)을 가질 수 있다.
제2 기간(P2) 동안, 제r 데이터 신호(DATr)의 제1 데이터 전압(DV1)은 j번째 데이터선(Dj)으로 공급되고, b번째 발광 제어 신호(ESb)는 b번째 발광 제어선(Eb)로 공급될 수 있다.
도 3에서 설명한 바와 같이, j번째 데이터선(Dj)의 전압이 제2 데이터 전압(DV2)에서 제1 데이터 전압(DV1)으로 상승되었으므로, 제1a 노드(N1a), 제3a 노드(N3a) 및 제1b 노드(N1b) 각각과 j번째 데이터선(Dj)에 커플링이 발생할 수 있다.
제1a 노드(N1a) 및 j번째 데이터선(Dj)에 제2 기생 커패시터(CP2)에 의한 커플링이 발생하면, 제1a 노드(N1a)의 전압은 제1a-1 전압(N1aV1)에서 제1a-2 전압(N1aV2)로 상승될 수 있다.
제3a 노드(N3a) 및 j번째 데이터선(Dj)에 제2 커패시터(C2)에 의한 커플링이 발생하면, 제3a 노드(N3a)의 전압은 제3a-1 전압(N3aV1)에서 제3a-2 전압(N1aV2)로 상승될 수 있다.
제1b 노드(N1b) 및 j번째 데이터선(Dj)에 제2 기생 커패시터(CP2)에 의한 커플링이 발생하면, 제1b 노드(N1b)의 전압은 제1b-1 전압(N1bV1)에서 제1b-2 전압(N1bV2)로 상승될 수 있다.
한편, 제3b 노드(N3b)의 경우, b번째 발광 제어 신호(ESb)가 b번째 발광 제어선(Eb)으로 공급되므로, 제2 기간(P2) 동안, 제3b 노드(N3b)는 직접적으로 인가되는 제3b-1 전압(N3bV1), 즉 제1 전원(ELVDD)의 전압을 유지할 수 있다.
예컨대, 제1a-2 전압(N1aV2)은 제1a-1 전압(N1aV1) 보다 크고, 제3a-2 전압(N3aV2)은 제3a-1 전압(N3aV1) 보다 크고, 제1b-2 전압(N1bV2)은 제1b-1 전압(N1bV1)의 전압보다 클 수 있다.
제3 기간(P3) 동안, 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급될 수 있다.
도 3에서 설명한 바와 같이, 도 3에서 설명한 바와 같이, j번째 데이터선(Dj)의 전압이 제1 데이터 전압(DV1)에서 제2 데이터 전압(DV2)으로 하강되었으므로, 제1a 노드(N1a), 제3a 노드(N3a), 제1b 노드(N1b) 및 제3b 노드(N3b) 각각과 j번째 데이터선(Dj)에 커플링이 발생할 수 있다.
또한, 제1a 노드(N1a)와 제3a 노드(N3a)에 커플링이 발생하고 및 제1b 노드(N1b) 및 제3b 노드(N3b)에 커플링이 발생할 수 있다.
제1a 노드(N1a) 및 j번째 데이터선(Dj)에 커플링이 발생하고, 제1a 노드(N1a) 및 제3a 노드(N3a)에 커플링이 발생하면, 제1a 노드(N1a)의 전압은 제1a-2 전압(N1aV2)에서 제1a-3 전압(N1aV3)으로 하강될 수 있다.
제3a 노드(N3a) 및 j번째 데이터선(Dj)에 커플링이 발생하고, 제1a 노드(N1a) 및 제3a 노드(N3a)에 커플링이 발생하면, 제3a 노드(N3a)의 전압은 제3a-2 전압(N3aV2)에서 제3a-1 전압(N1aV1)으로 하강될 수 있다.
제1b 노드(N1b) 및 j번째 데이터선(Dj)에 커플링이 발생하고, 제1b 노드(N1b) 및 제3b 노드(N3b)에 커플링이 발생하면, 제1b 노드(N1b)의 전압은 제1b-2 전압(N1bV2)에서 제1b-3 전압(N1bV3)으로 하강될 수 있다.
제3b 노드(N3b) 및 j번째 데이터선(Dj)에 커플링이 발생하고, 제1b 노드(N1b) 및 제3b 노드(N3b)에 커플링이 발생하면, 제3b 노드(N3b)의 전압은 제3b-1 전압(N3bV1)에서 제3b-2 전압(N3bV2)으로 하강될 수 있다.
예컨대, 제1a-3 전압(N1aV3)은 제1a-1 전압(N1aV1) 보다 작고, 제1b-3 전압(N1bV3)은 제1b-1 전압(N1bV1)의 전압보다 작고, 제3b-2 전압(N2bV2)은 제3b-1 전압(N2bV1) 보다 작을 수 있다.
제4 기간(P4) 동안, 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, 제1a 노드(N1a)는 제3 전원(Vref)의 전압으로 초기화 될 수 있다.
이때, 제3 전원(Vref)의 전압은 제1a 노드(N1a)으로 직접 인가되므로, 제1a 노드(N1a)는 제1a-3 전압(N1aV3)에서 제1a-4 전압(N1aV4), 즉 제3 전원(Vref)의 전압으로 하강할 수 있다.
한편, 제4 기간(P4) 동안, 제3a 노드(N3a)는 제3a-1 전압(N3aV1)을 갖고, 제1b 노드(N1b)는 제1b-3 전압(N1bV3)을 갖고, 제3b 노드(N3b)는 제3b-2 전압(N2bV2)을 가질 수 있다.
예컨대, 제1a-4 전압(N1aV4)은 제1a-3 전압(N1aV3) 보다 작을 수 있다.
제5 기간(P5) 동안, 제a 데이터 신호(DATa)의 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, a번째 주사 신호(SSa)는 a번째 주사선(Sa)으로 공급될 수 있다.
도 3에서 설명한 바와 같이, 제a 데이터 신호(DATa)에서 구동 트랜지스터의 문턱 전압이 보상된 전압은 제1a 노드(N1a)로 인가될 수 있다. 설명의 편의를 위하여, 도 5에서는 제1a 노드(N1a)는 대략적으로 제1a-3 전압(N1aV3)을 갖는 것으로 도시된다.
또한, a번째 화소(PXLa)의 제4 트랜지스터(T4)가 턴-온됨에 따라, 제3a 노드(N3a)는 제3a-3 전압(N3aV3)으로 초기화될 수 있다.
도 5에서 제3a-3 전압(N3aV3)은 제3a-1 전압(N3aV1) 보다 작은 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제3a-3 전압(N3aV3)은 제1 전원(ELVDD)의 전압, 제2 데이터 전압(DV2) 및 제4 전원(Va)의 전압 중 어느 하나 일 수 있다.
한편, 제5 기간(P5) 동안, 제1b 노드(N1b)는 제1b-3 전압(N1bV3)을 갖고, 제3b 노드(N3b)는 제3b-2 전압(N2bV2)을 가질 수 있다.
제6 기간(P6) 동안, 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, a번째 발광 제어 신호(ESa)는 a번째 발광 제어선(Ea)으로 공급될 수 있다.
a번째 발광 제어 신호(ESa)가 a번째 발광 제어선(Ea)으로 공급되면, 제3a 노드(N3a)는 제3a-1 전압(N3aV1)을 가질 수 있다. 예컨대, 제3a-1 전압(N3aV1)은 제1 전원(ELVDD)의 전압일 수 있다. 즉, 제6 기간(P6) 동안, 제3a 노드(N3a)는 직접적으로 인가되는 제3a-1 전압(N3aV1), 즉 제1 전원(ELVDD)의 전압을 유지할 수 있다.
도 3에서 설명한 바와 같이, 제1a 노드(N1a)와 제3a 노드(N3a)에 제1 기생 커패시터(CP1)에 의한 커플링이 발생할 수 있다.
제1a 노드(N1a)와 제3a 노드(N3a)에 커플링이 발생하면, 제1a 노드(N1a)의 전압은 제1a-3 전압(N1aV3)에서 제1a-1 전압(N1aV1)으로 상승될 수 있다.
한편, 제6 기간(P6) 동안, 제1b 노드(N1b)는 제1b-3 전압(N1bV3)을 갖고, 제3b 노드(N3b)는 제3b-2 전압(N3bV2)을 가질 수 있다.
제7 기간(P7) 동안, 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, a번째 발광 제어 신호(ESa)는 a번째 발광 제어선(Ea)으로 공급되며, 제1b 노드(N1b)는 제3 전원(Vref)의 전압으로 초기화 될 수 있다.
이때, 제3 전원(Vref)의 전압은 제1b 노드(N1b)으로 직접 인가되므로, 제1b 노드(N1b)는 제1b-3 전압(N1bV3)에서 제1b-4 전압(N1bV4), 즉 제3 전원(Vref)의 전압으로 하강할 수 있다.
제3a 노드(N3a)의 경우, a번째 발광 제어 신호(ESa)가 a번째 발광 제어선(Ea)으로 공급되므로, 제7 기간(P7) 동안, 제3a 노드(N3a)는 직접적으로 인가되는 제3a-1 전압(N3aV1), 즉 제1 전원(ELVDD)의 전압을 유지할 수 있다.
한편, 제7 기간(P7) 동안, 제1a 노드(N1a)는 제1a-1 전압(N1aV1)을 갖고, 제3b 노드(N3b)는 제3b-2 전압(N2bV2)을 가질 수 있다.
예컨대, 제1b-4 전압(N1bV4)은 제1b-3 전압(N1bV3) 보다 작을 수 있다.
제8 기간(P8) 동안, 제b 데이터 신호(DATb)의 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, a번째 발광 제어 신호(ESa)는 a번째 발광 제어선(Ea)으로 공급되며, b번째 주사 신호(SSb)는 b번째 주사선(Sb)으로 공급될 수 있다.
제3a 노드(N3a)의 경우, a번째 발광 제어 신호(ESa)가 a번째 발광 제어선(Ea)으로 공급되므로, 제8 기간(P8) 동안, 제3a 노드(N3a)는 직접적으로 인가되는 제3a-1 전압(N3aV1), 즉 제1 전원(ELVDD)의 전압을 유지할 수 있다.
도 3에서 설명한 바와 같이, 제b 데이터 신호(DATb)에서 구동 트랜지스터의 문턱 전압이 보상된 전압은 제1b 노드(N1b)로 인가될 수 있다. 설명의 편의를 위하여, 도 5에서는 제1b 노드(N1b)는 간략하게 제1b-3 전압(N1bV3)을 갖는 것으로 도시된다.
또한, b번째 화소(PXLb)의 제4 트랜지스터(T4)가 턴-온됨에 따라, 제3b 노드(N3b)는 제3b-3 전압(N3aV3)으로 초기화될 수 있다.
도 5에서 제3b-3 전압(N3bV3)은 제3b-1 전압(N3bV1) 보다 작은 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 제3b-3 전압(N3bV3)은 제1 전원(ELVDD)의 전압, 제2 데이터 전압(DV2) 및 제4 전원(Va)의 전압 중 어느 하나 일 수 있다.
한편, 제8 기간(P8) 동안, 제1a 노드(N1a)는 제1a-1 전압(N1aV1)을 가질 수 있다.
제9 기간(P9) 동안, 제2 데이터 전압(DV2)은 j번째 데이터선(Dj)으로 공급되고, b번째 발광 제어 신호(ESb)는 b번째 발광 제어선(Eb)으로 공급될 수 있다.
b번째 발광 제어 신호(ESb)가 b번째 발광 제어선(Eb)으로 공급되면, 제3b 노드(N3b)는 제3b-1 전압(N3bV1)을 가질 수 있다. 예컨대, 제3b-1 전압(N3bV1)은 제1 전원(ELVDD)의 전압일 수 있다. 즉, 제9 기간(P9) 동안, 제3b 노드(N3b)는 직접적으로 인가되는 제3b-1 전압(N3bV1), 즉 제1 전원(ELVDD)의 전압을 유지할 수 있다.
도 3에서 설명한 바와 같이, 제1b 노드(N1b)와 제3b 노드(N3b)에 제1 기생 커패시터(CP1)에 의한 커플링이 발생할 수 있다.
제1b 노드(N1b)와 제3b 노드(N3b)에 커플링이 발생하면, 제1b 노드(N1b)의 전압은 제1b-3 전압(N1bV3)에서 제1b-1 전압(N1bV1)으로 상승될 수 있다.
한편, 제9 기간(P9) 동안, 제1a 노드(N1a)는 제1a-1 전압(N1aV1)을 갖고, 제3a 노드(N3a)는 제3a-1 전압(N3aV1)을 가질 수 있다.
본 발명의 실시예에 따른 표시장치(100)는 발광 기간(SP2) 전에 제3 노드(N3)를 데이터 신호(DAT)의 전압, 제1 전원(ELVDD)의 전압 및 제4 전원(Va)의 전압 중 어느 하나로 초기화할 수 있다. 이에 따라, 본 발명의 실시예에 따른 표시장치(100)는 화소열에 위치한 화소들(PXL) 사이에 커플링 영향(예컨대, 노드 전압 변화)의 차이를 최소화할 수 있다. 따라서, 본 발명의 실시예에 따른 표시장치(100)는 발광 기간(SP2) 동안의 크로스 토크(Cross-talk)를 방지할 수 있고, 고스트 이미지의 표시 현상을 억제함으로써, 결과적으로 화질을 개선할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 표시장치
110: 화소부
120: 주사 구동부
130: 데이터 구동부
140: 발광 구동부
150: 전원 공급부
160: 타이밍 제어부
PXL, PXL', PXL'': 화소

Claims (18)

  1. 유기 발광 다이오드;
    제1 노드의 전압에 대응하여 제2 노드와 연결된 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터;
    데이터선과 상기 제2 노드 사이에 연결되며, 게이트 전극이 제1 주사선에 연결되는 제2 트랜지스터;
    상기 제1 전원과 제3 노드 사이에 연결되며, 상기 제2 트랜지스터와 턴-온기간이 중첩되지 않는 제3 트랜지스터;
    상기 제3 노드에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제4 트랜지스터;
    상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터; 및
    상기 데이터선과 상기 제3 노드 사이에 연결되는 제2 커패시터를 포함하는 화소.
  2. 제1항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 노드와 상기 데이터선 사이에 연결되는 화소.
  3. 제1항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 노드와 상기 제1 전원 사이에 연결되는 화소.
  4. 제1항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 노드와 제4 전원 사이에 연결되는 화소.
  5. 제4항에 있어서,
    상기 제4 전원은, 소정 범위의 정전압인 화소.
  6. 제1항에 있어서,
    상기 제1 트랜지스터의 제2 전극과 상기 제1 노드 사이에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제5 트랜지스터;
    상기 제1 노드와 제3 전원 사이에 연결되며, 게이트 전극이 제2 주사선에 연결되는 제6 트랜지스터; 및
    상기 유기 발광 다이오드의 애노드 전극과 상기 제3 전원 사이에 연결되며, 게이트 전극이 상기 제1 주사선에 연결되는 제7 트랜지스터를 더 포함하는 화소.
  7. 제6항에 있어서,
    상기 제1 전원과 상기 제2 노드 사이에 연결되며, 게이트 전극이 발광 제어선에 연결되는 제8 트랜지스터; 및
    상기 유기 발광 다이오드의 상기 애노드 전극과 상기 제1 트랜지스터의 상기 제2 전극 사이에 연결되며, 게이트 전극이 상기 발광 제어선에 연결되는 제9 트랜지스터를 더 포함하는 화소.
  8. 제7항에 있어서,
    상기 제1 주사선은 i(i는 자연수)번째 주사선이고, 상기 제2 주사선은 i-1번째 주사선인 화소.
  9. 제1항에 있어서,
    상기 제3 트랜지스터의 게이트 전극은 발광 제어선에 연결되는 화소.
  10. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 상기 제4 트랜지스터 중 적어도 하나는 P채널 MOS 트랜지스터인 화소.
  11. 주사선들, 발광 제어선들, 및 데이터선들과 연결되는 화소들;
    상기 주사선들을 통하여 상기 화소들로 주사 신호들을 공급하는 주사 구동부;
    상기 발광 제어선들을 통하여 상기 화소들로 발광 제어 신호들을 공급하는 발광 구동부; 및
    상기 데이터선들을 통하여 상기 화소들로 데이터 신호들을 공급하는 데이터 구동부를 포함하고,
    상기 화소들 중 i(i는 자연수)번째 발광 제어선, i번째 주사선 및 j(j는 자연수)번째 데이터선에 연결된 화소는,
    유기 발광 다이오드;
    제1 노드의 전압에 대응하여 제2 노드와 연결된 제1 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터;
    상기 j번째 데이터선과 상기 제2 노드 사이에 연결되며, 게이트 전극이 i번째 주사선에 연결되는 제2 트랜지스터;
    상기 제1 전원과 제3 노드 사이에 연결되며, 게이트 전극이 i번째 발광 제어선에 연결되는 제3 트랜지스터;
    상기 제3 노드에 연결되며, 게이트 전극이 상기 i번째 주사선에 연결되는 제4 트랜지스터;
    상기 제1 전원과 상기 제1 노드 사이에 연결되는 제1 커패시터; 및
    상기 데이터선과 상기 제3 노드 사이에 연결되는 제2 커패시터를 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 제2 트랜지스터의 턴-온 기간은 상기 제3 트랜지스터의 턴-온 기간과 중첩되지 않는 표시장치.
  13. 제11항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 노드와 상기 데이터선 사이에 연결되는 표시장치.
  14. 제11항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 노드와 상기 제1 전원 사이에 연결되는 표시장치.
  15. 제11항에 있어서, 상기 제4 트랜지스터는,
    상기 제3 노드와 제4 전원 사이에 연결되는 표시장치.
  16. 제15항에 있어서,
    상기 제4 전원은, 소정 범위의 정전압인 표시장치.
  17. 제11항에 있어서,
    상기 주사 구동부는, 상기 주사 신호들을 상기 화소들로 순차적으로 공급하는 표시장치.
  18. 제11항에 있어서,
    상기 발광 구동부는, 상기 발광 제어 신호들을 상기 화소들로 순차적으로 공급하는 표시장치.
KR1020180036833A 2018-03-29 2018-03-29 화소 및 이를 포함하는 표시장치 KR102403226B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180036833A KR102403226B1 (ko) 2018-03-29 2018-03-29 화소 및 이를 포함하는 표시장치
US16/212,382 US10699637B2 (en) 2018-03-29 2018-12-06 Pixel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180036833A KR102403226B1 (ko) 2018-03-29 2018-03-29 화소 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20190115143A KR20190115143A (ko) 2019-10-11
KR102403226B1 true KR102403226B1 (ko) 2022-05-30

Family

ID=68055447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036833A KR102403226B1 (ko) 2018-03-29 2018-03-29 화소 및 이를 포함하는 표시장치

Country Status (2)

Country Link
US (1) US10699637B2 (ko)
KR (1) KR102403226B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR102591507B1 (ko) * 2019-07-22 2023-10-23 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102636598B1 (ko) * 2019-12-13 2024-02-13 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9370075B2 (en) * 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP5669440B2 (ja) * 2010-05-25 2015-02-12 株式会社ジャパンディスプレイ 画像表示装置
KR101710656B1 (ko) * 2010-08-02 2017-02-28 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101869056B1 (ko) * 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR102023598B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102006382B1 (ko) * 2013-04-17 2019-08-02 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR20140132504A (ko) * 2013-05-08 2014-11-18 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
EP3098804A3 (en) * 2015-05-28 2016-12-21 LG Display Co., Ltd. Organic light emitting display
KR102397982B1 (ko) * 2015-07-06 2022-05-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치

Also Published As

Publication number Publication date
KR20190115143A (ko) 2019-10-11
US20190304365A1 (en) 2019-10-03
US10699637B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
US11922883B2 (en) Pixel, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR102338948B1 (ko) 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
US10872570B2 (en) Electroluminescent display device for minimizing a voltage drop and improving image quality and driving method thereof
KR101399159B1 (ko) 유기발광 표시장치
JP5612988B2 (ja) 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置
KR102353894B1 (ko) 유기발광 표시장치
KR102470504B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US9761172B2 (en) Organic light emitting diode display device and driving method thereof
KR102485163B1 (ko) 표시장치
KR102081993B1 (ko) 유기전계발광 표시장치와 그 구동방법
KR102406609B1 (ko) 화소 및 이를 포함하는 유기전계발광 표시장치
KR100952827B1 (ko) 화소 및 그를 이용한 유기전계발광표시장치
KR102206602B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102648750B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102403226B1 (ko) 화소 및 이를 포함하는 표시장치
WO2014101719A1 (zh) 像素电路、显示装置及其驱动方法
KR102090189B1 (ko) 유기전계발광 표시장치와 그 구동방법
KR20190093827A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102470026B1 (ko) 화소 및 화소를 포함하는 유기발광 표시장치
CN116343681A (zh) 显示装置
KR101938001B1 (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR20220067297A (ko) 표시 장치
KR102601828B1 (ko) 유기 발광 표시 장치 및 그 동작 방법
US11217170B2 (en) Pixel-driving circuit and driving method, a display panel and apparatus
KR20080088702A (ko) 화소회로, 표시패널 및 이를 구비한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant