KR102403150B1 - Apparatus for semiconductor switch - Google Patents

Apparatus for semiconductor switch Download PDF

Info

Publication number
KR102403150B1
KR102403150B1 KR1020200136969A KR20200136969A KR102403150B1 KR 102403150 B1 KR102403150 B1 KR 102403150B1 KR 1020200136969 A KR1020200136969 A KR 1020200136969A KR 20200136969 A KR20200136969 A KR 20200136969A KR 102403150 B1 KR102403150 B1 KR 102403150B1
Authority
KR
South Korea
Prior art keywords
switching
semiconductor
loss
signal
semiconductor devices
Prior art date
Application number
KR1020200136969A
Other languages
Korean (ko)
Other versions
KR20220052712A (en
Inventor
구본관
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020200136969A priority Critical patent/KR102403150B1/en
Publication of KR20220052712A publication Critical patent/KR20220052712A/en
Application granted granted Critical
Publication of KR102403150B1 publication Critical patent/KR102403150B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/13—Modifications for switching at zero crossing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

본 발명은 서로 병렬 접속되는 복수의 반도체 소자; 및 구동 신호를 받아 상기 복수의 반도체 소자 각각을 스위치 온 상태 또는 스위치 오프 상태로 전환하는 구동부를 포함하고, 상기 구동부는 상기 복수의 반도체 소자의 스위치 온 상태로의 전환 시기 또는 스위치 오프 상태로의 전환 시기를 다르게 조절하고, 스위칭 온 손실이 발생되는 반도체 소자의 수와 스위칭 오프 손실이 발생되는 반도체 소자의 수는 모드 신호에 따라 결정되는 반도체 스위치 장치에 관한 것이다.The present invention provides a plurality of semiconductor devices connected in parallel to each other; and a driving unit configured to receive a driving signal to switch each of the plurality of semiconductor devices into a switched-on state or a switched-off state, wherein the driving unit switches the plurality of semiconductor devices to a switched-on state or a switched-off state The present invention relates to a semiconductor switch device in which timing is differently controlled, and the number of semiconductor elements generating a switching-on loss and the number of semiconductor elements generating a switching-off loss are determined according to a mode signal.

Description

반도체 스위치 장치{APPARATUS FOR SEMICONDUCTOR SWITCH}Semiconductor switch device {APPARATUS FOR SEMICONDUCTOR SWITCH}

본 발명은 반도체 스위치 장치에 관한 것으로, 보다 상세하게는 병렬 연결되는 복수의 반도체 소자를 이용한 반도체 스위치 장치에 관한 것이다.The present invention relates to a semiconductor switch device, and more particularly, to a semiconductor switch device using a plurality of semiconductor devices connected in parallel.

반도체 스위치는 전기적인 신호로 반도체 소자의 상태를 변화시켜 기계적인 스위치의 온(ON), 오프(OFF)와 같은 기능을 수행하는 스위치 장치를 의미한다. 반도체 스위치에서 발생되는 손실은 도통손실(Conduction loss)와 스위칭 손실(Switching loss)가 있다. 스위칭 손실이란, 스위치가 온에서 오프 또는 오프에서 온으로 상태변경 시 스위칭을 위한 과도 시간이 요구되는데, 이 과도 시간 중에 전압과 전류의 곱이 0이 아닌 상태가 발생되어 생기는 손실이다.The semiconductor switch refers to a switch device that performs functions such as ON and OFF of a mechanical switch by changing the state of a semiconductor element with an electrical signal. Loss generated in a semiconductor switch includes a conduction loss and a switching loss. The switching loss is a loss caused by the occurrence of a state in which the product of voltage and current is not 0 during the transient time required for switching when the switch changes state from on to off or off to on.

종래의 반도체 스위치 장치는 병렬 연결되는 반도체 소자를 동시에 온 또는 오프 상태로 변경하여 동시에 스위칭이 되도록 설정되기 때문에, 병렬 연결된 복수의 반도체 소자 모두에서 스위칭 온 또는 오프 손실이 발생되는 문제가 있다.Since the conventional semiconductor switch device is set to be switched simultaneously by changing the parallel-connected semiconductor elements to an on or off state at the same time, there is a problem in that a switching on or off loss occurs in all of a plurality of parallel-connected semiconductor elements.

또한, 스위칭 온 손실 및 스위칭 오프 손실이 일부 반도체 소자에만 집중되어 반도체 스위치의 수명이 단축되고 내구성이 저하되는 문제가 있다.In addition, there is a problem in that the switching-on loss and the switching-off loss are concentrated only in some semiconductor devices, thereby shortening the lifespan of the semiconductor switch and reducing durability.

본 발명은 병렬 연결되는 복수의 반도체 소자의 스위칭 손실을 저감하는 반도체 스위치 장치를 제공하고자 한다.An object of the present invention is to provide a semiconductor switch device that reduces switching loss of a plurality of semiconductor devices connected in parallel.

본 발명이 해결하고자 하는 과제가 상술한 과제로 제한되는 것은 아니며, 언급되지 아니한 과제들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above-mentioned problems, and the problems not mentioned will be clearly understood by those of ordinary skill in the art to which the present invention belongs from the present specification and the accompanying drawings. .

본 발명에 따른 반도체 스위치 장치가 개시된다.A semiconductor switch device according to the present invention is disclosed.

본 발명에 따른 반도체 스위치 장치는 서로 병렬 접속되는 복수의 반도체 소자; 및 구동 신호를 받아 상기 복수의 반도체 소자 각각을 스위치 온 상태 또는 스위치 오프 상태로 전환하는 구동부를 포함하고, 상기 구동부는 상기 복수의 반도체 소자의 스위치 온 상태로의 전환 시기 또는 스위치 오프 상태로의 전환 시기를 다르게 조절하고, 스위칭 온 손실이 발생되는 반도체 소자의 수와 스위칭 오프 손실이 발생되는 반도체 소자의 수는 모드 신호에 따라 결정될 수 있다.A semiconductor switch device according to the present invention includes a plurality of semiconductor elements connected to each other in parallel; and a driving unit configured to receive a driving signal to switch each of the plurality of semiconductor devices into a switched-on state or a switched-off state, wherein the driving unit switches the plurality of semiconductor devices to a switched-on state or a switched-off state The timing is adjusted differently, and the number of semiconductor devices generating the switching-on loss and the number of semiconductor devices generating the switching-off loss may be determined according to the mode signal.

일 실시 예에 의하면, 상기 모드 신호는 외부로부터 제공될 수 있다.According to an embodiment, the mode signal may be provided from the outside.

일 실시 예에 의하면, 상기 모드 신호는 상기 복수의 반도체 소자에 인가되는 전류의 크기에 의해 결정될 수 있다.According to an embodiment, the mode signal may be determined by the magnitude of the current applied to the plurality of semiconductor devices.

일 실시 예에 의하면, 상기 모드 신호는 상기 복수의 반도체 소자에 인가되는 전류의 크기가 커질수록 상기 스위칭 온 손실이 발생되는 반도체 소자의 수가 증가하도록 설정될 수 있다.According to an embodiment, the mode signal may be set to increase the number of semiconductor devices in which the switching-on loss occurs as the magnitude of the current applied to the plurality of semiconductor devices increases.

일 실시 예에 의하면, 상기 복수의 반도체 소자에 인가되는 전류의 크기는 제1전류와, 상기 제1전류보다 큰 제2전류를 포함하고, 상기 제1전류가 인가될 경우의 스위칭 온 손실이 발생되는 반도체 소자의 수는 상기 제2전류가 인가될 경우의 스위칭 온 손실이 발생되는 반도체 소자의 수보다 작을 수 있다.According to an embodiment, the magnitude of the current applied to the plurality of semiconductor devices includes a first current and a second current greater than the first current, and a switching-on loss occurs when the first current is applied. The number of semiconductor elements used may be smaller than the number of semiconductor elements in which a switching-on loss occurs when the second current is applied.

일 실시 예에 의하면, 상기 모드 신호는 상기 구동부에서 생성될 수 있다.According to an embodiment, the mode signal may be generated by the driving unit.

일 실시 예에 의하면, 상기 구동부는 상기 반도체 소자에 인가되는 전류의 크기를 측정하여 모드 신호를 생성하는 모드 신호 생성부를 포함하고, 상기 모드 신호 생성부는 측정된 상기 전류의 크기가 클수록 상기 스위칭 온 손실이 발생되는 반도체 소자의 수가 증가하도록 제어할 수 있다.According to an embodiment, the driving unit includes a mode signal generator configured to generate a mode signal by measuring a magnitude of a current applied to the semiconductor device, and the mode signal generator may include a mode signal generator that generates the switching-on loss as the magnitude of the measured current increases. The number of generated semiconductor devices can be controlled to increase.

일 실시 예에 의하면, 상기 복수의 반도체 소자는 제1 내지 제4반도체 소자를 포함하고, 상기 제1 내지 제4반도체 소자는 상기 구동 신호가 제공되는 전체 구간에서 작동되고, 상기 제1 내지 제4반도체 소자 각각은 상기 전체 구간동안 동일한 수의 반도체 스위칭 온 손실 또는 반도체 스위칭 오프 손실이 발생될 수 있다.According to an embodiment, the plurality of semiconductor devices includes first to fourth semiconductor devices, the first to fourth semiconductor devices are operated in an entire section to which the driving signal is provided, and the first to fourth semiconductor devices are operated. Each of the semiconductor devices may generate the same number of semiconductor switching-on losses or semiconductor switching-off losses during the entire period.

일 실시 예에 의하면, 상기 복수의 반도체 소자는 제1 내지 제4반도체 소자를 포함하고, 상기 제1 내지 제4반도체 소자는 상기 구동 신호가 제공되는 전체 구간에서 작동되고, 상기 구동 신호는 상기 전체 구간 동안 스위치 온 신호와 스위치 오프 신호를 교대로 반복하여 제공하고, 상기 전체 구간은 상기 스위치 온 신호와 상기 스위치 오프 신호를 교대로 반복되는 제1 내지 제4구간을 포함하고, 상기 스위칭 온 손실이 발생되는 반도체 소자의 수는 상기 제1 내지 제4구간 각각에서 동일하고, 상기 스위칭 오프 손실이 발생되는 반도체 소자의 수는 상기 제1 내지 제4구간 각각에서 동일할 수 있다.According to an embodiment, the plurality of semiconductor devices includes first to fourth semiconductor devices, and the first to fourth semiconductor devices operate in an entire period in which the driving signal is provided, and the driving signal is A switch-on signal and a switch-off signal are provided alternately and repeatedly during a section, and the entire section includes first to fourth sections in which the switch-on signal and the switch-off signal are alternately repeated, and the switching-on loss is The number of generated semiconductor devices may be the same in each of the first to fourth sections, and the number of semiconductor devices generating the switching-off loss may be the same in each of the first to fourth sections.

일 실시 예에 의하면, 상기 구동부는 상기 인가되는 전류의 크기가 임계 크기를 초과한 경우 상기 복수의 반도체 소자는 동시에 스위치 온 및 스위치 오프 상태로 전환할 수 있다.According to an embodiment, when the magnitude of the applied current exceeds a threshold magnitude, the driving unit may simultaneously switch the plurality of semiconductor devices into switched-on and switched-off states.

본 발명에 따른 반도체 스위치 장치는 병렬 연결되는 복수의 반도체 소자의 스위칭 손실을 저감할 수 있다.The semiconductor switch device according to the present invention can reduce the switching loss of a plurality of semiconductor elements connected in parallel.

또한, 모드 신호에 따라 스위칭 온 손실 또는 스위칭 오프 손실이 발생되는 반도체 소자의 수를 조절하여 스위칭 손실을 최소화할 수 있다.Also, it is possible to minimize the switching loss by adjusting the number of semiconductor devices that generate switching-on loss or switching-off loss according to the mode signal.

또한, 스위칭 손실의 분배를 통해 반도체 소자의 동작에 의한 피로도(Fatigue)를 분배하여 반도체 소자 또는 반도체 스위치 장치의 수명을 연장할 수 있다.In addition, by distributing the switching loss, fatigue caused by the operation of the semiconductor device may be distributed, thereby extending the lifespan of the semiconductor device or the semiconductor switch device.

본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.Effects of the present invention are not limited to the above-described effects, and effects not mentioned will be clearly understood by those of ordinary skill in the art to which the present invention pertains from the present specification and accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 스위치 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 스위치 장치의 인가 전류와 모드 신호 사이의 관계를 도시한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 반도체 스위치 장치의 제1모드 신호에서의 구동 신호와 반도체 소자 사이의 관계를 나타낸 타이밍 도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 스위치 장치의 제2모드 신호에서의 구동 신호와 반도체 소자 사이의 관계를 나타낸 타이밍 도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 스위치 장치의 구성도이다.1 is a block diagram of a semiconductor switch device according to an embodiment of the present invention.
2 is a graph illustrating a relationship between an applied current and a mode signal of a semiconductor switch device according to an embodiment of the present invention.
3 is a timing diagram illustrating a relationship between a driving signal and a semiconductor device in a first mode signal of a semiconductor switch device according to an embodiment of the present invention.
4 is a timing diagram illustrating a relationship between a driving signal and a semiconductor device in a second mode signal of a semiconductor switch device according to an embodiment of the present invention.
5 is a block diagram of a semiconductor switch device according to another embodiment of the present invention.

본 명세서에서 사용되는 용어와 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것이므로, 본 발명이 용어와 도면에 의해 한정되는 것은 아니다.The terms used in this specification and the accompanying drawings are for easy description of the present invention, and therefore the present invention is not limited by the terms and drawings.

본 발명에 이용되는 기술 중 본 발명의 사상과 밀접한 관련이 없는 공지의 기술에 관한 자세한 설명은 생략한다.Among the techniques used in the present invention, detailed description of known techniques that are not closely related to the spirit of the present invention will be omitted.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 또한, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.Hereinafter, with reference to the accompanying drawings, the embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein. In addition, in describing a preferred embodiment of the present invention in detail, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, the same reference numerals are used throughout the drawings for parts having similar functions and functions.

어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 구체적으로, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다."Including" a certain component means that other components may be further included, rather than excluding other components, unless otherwise stated. Specifically, terms such as “comprise” or “have” are intended to designate that a feature, number, step, action, component, part, or combination thereof described in the specification is present, and includes one or more other features or It should be understood that the existence or addition of numbers, steps, operations, components, parts, or combinations thereof does not preclude the possibility of addition.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소도 제1구성요소로 명명될 수 있다.Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The singular expression includes the plural expression unless the context clearly dictates otherwise. In addition, shapes and sizes of elements in the drawings may be exaggerated for clearer description.

본 명세서 전체에서 사용되는 '~부' 및 '~모듈' 은 적어도 하나의 기능이나 동작을 처리하는 단위로서, 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부' 및 '~모듈'이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부' 및 '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.As used throughout this specification, '~ unit' and '~ module' are units that process at least one function or operation, and may refer to, for example, hardware components such as software, FPGA, or ASIC. However, '~ part' and '~ module' are not meant to be limited to software or hardware. '~unit' and '~module' may be configured to reside on an addressable storage medium or configured to regenerate one or more processors.

일 예로서 '~부' 및 '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함할 수 있다. 구성요소와 '~부' 및 '~모듈'에서 제공하는 기능은 복수의 구성요소 및 '~부' 및 '~모듈'들에 의해 분리되어 수행될 수도 있고, 다른 추가적인 구성요소와 통합될 수도 있다.As an example, '~part' and '~module' refer to components such as software components, object-oriented software components, class components and task components, processes, functions, properties, may include procedures, subroutines, segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays and variables. A component and a function provided by '~ unit' and '~ module' may be performed separately by a plurality of components and '~ unit' and '~ module', or may be integrated with other additional components. .

본 발명에 따른 반도체 스위치 장치(10)는 전력 변환기에 사용되는 반도체 스위치일 수 있다. 반도체 스위치 장치(10)는 병렬 연결되는 스위치를 활용하는 모든 전력 변환기에 사용될 수 있다. 반도체 스위치 장치(10)는 반도체 스위치가 사용되는 산업에 적용될 수 있다. 반도체 스위치 장치(10)는 자동차 산업, 가전 산업, 기타 에너지 산업에서 활용될 수 있다. 반도체 스위치 장치(10)는 전기 자동차에 활용될 수 있다.The semiconductor switch device 10 according to the present invention may be a semiconductor switch used in a power converter. The semiconductor switch device 10 may be used in any power converter utilizing a switch connected in parallel. The semiconductor switch device 10 may be applied to an industry in which a semiconductor switch is used. The semiconductor switch device 10 may be utilized in an automobile industry, a home appliance industry, and other energy industries. The semiconductor switch device 10 may be utilized in an electric vehicle.

반도체 스위치 장치(10)는 도체 소자를 포함할 수 있다. 반도체 소자는 스위칭 소자로 이름할 수 있다. 반도체 소자는 후술하는 구동부(100)의 구동 신호에 의해 턴온(turn-on) 또는 턴오프(turn-off)되는 소자일 수 있다. 반도체 소자는 온, 오프 제어가능 소자(Controllable device)를 포함할 수 있다. 반도체 소자는 단방향 전류 소자(Unidirectional current-flow device)를 포함할 수 있다. 반도체 소자는 양방향 전류 소자(bidirectional current-flow device)를 포함할 수 있다. 반도체 소자는 다이오드, GTO, BJT, MOSFET, IGBT, IGCT, FET 중 적어도 하나의 반도체 소자를 포함할 수 있다. 다만, 이에 제한되지 않으며, 반도체 스위치 장치에 사용가능한 SCR 등의 다른 반도체 소자를 포함할 수 있다.The semiconductor switch device 10 may include a conductor element. The semiconductor device may be referred to as a switching device. The semiconductor device may be a device that is turned on or off by a driving signal of the driving unit 100 to be described later. The semiconductor device may include an on/off controllable device. The semiconductor device may include a unidirectional current-flow device. The semiconductor device may include a bidirectional current-flow device. The semiconductor device may include at least one semiconductor device selected from among diodes, GTOs, BJTs, MOSFETs, IGBTs, IGCTs, and FETs. However, the present invention is not limited thereto, and may include other semiconductor devices such as an SCR that can be used in a semiconductor switch device.

반도체 소자는 복수의 반도체 소자를 포함할 수 있다. 복수의 반도체 소자는 서로 병렬 연결될 수 있다. 복수의 반도체 소자는 병렬 연결되는 4개의 반도체 소자를 포함할 수 있다. 다만, 이에 제한되지 않으며 본 발명에 따른 반도체 스위치 장치(10)는 3개 이상의 반도체 소자를 포함 수 있다. The semiconductor device may include a plurality of semiconductor devices. A plurality of semiconductor devices may be connected to each other in parallel. The plurality of semiconductor devices may include four semiconductor devices connected in parallel. However, the present invention is not limited thereto, and the semiconductor switch device 10 according to the present invention may include three or more semiconductor elements.

이하에서 본 발명의 일 실시예에 따른 반도체 스위치 장치(10)의 구성에 대해 도면을 참조하여 상세히 설명한다.Hereinafter, the configuration of the semiconductor switch device 10 according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명에 따른 반도체 스위치 장치의 구성도이다.1 is a block diagram of a semiconductor switch device according to the present invention.

도 1을 참조하면, 복수의 반도체 소자는 서로 병렬 연결될 수 있다. 복수의 반도체 소자는 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4)를 포함할 수 있다. 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4)는 서로 병렬 연결될 수 있다. 구체적으로, 제1반도체 소자(Q1)는 제2반도체 소자(Q2)와 병렬 접속될 수 있다. 제1반도체 소자(Q1)는 제3반도체 소자(Q3)와 병렬 접속될 수 있다. 제1반도체 소자(Q1)는 제4반도체 소자(Q4)와 병렬 접속될 수 있다.Referring to FIG. 1 , a plurality of semiconductor devices may be connected in parallel to each other. The plurality of semiconductor devices may include first to fourth semiconductor devices Q1, Q2, Q3, and Q4. The first to fourth semiconductor devices Q1 , Q2 , Q3 , and Q4 may be connected in parallel to each other. Specifically, the first semiconductor device Q1 may be connected in parallel with the second semiconductor device Q2. The first semiconductor element Q1 may be connected in parallel with the third semiconductor element Q3 . The first semiconductor device Q1 may be connected in parallel with the fourth semiconductor device Q4.

도 1을 참조하면, 반도체 스위치 장치(10)는 구동부(100)를 포함할 수 있다. 구동부(100)는 외부로부터 구동 신호(DS)를 받을 수 있다. 구동 신호(DS)는 병렬 연결된 반도체 소자들의 종합적인 ON, OFF 신호를 의미할 수 있다. 구동 신호(DS)는 반도체 스위치 장치(10)의 종합적인 ON, OFF 신호를 의미할 수 있다. 구체적으로, 구동 신호(DS)가 로우 레벨(Low level)에서 하이 레벨(High level)로 변경될 경우, 병렬 연결된 반도체 소자들은 스위칭 온 상태로 전환될 수 있다. 구동 신호(DS)가 하이 레벨(High level)에서 로우 레벨(Low level)로 변경될 경우, 병렬 연결된 반도체 소자들은 스위칭 오프 상태로 전환될 수 있다. 구동 신호(DS)는 복수의 반도체 소자가 스위칭 온 상태 또는 스위칭 오프 상태로 전환되는 타이밍을 제공하는 신호일 수 있다. 하이 레벨의 구동 신호(DS)는 온 지령으로 칭할 수 있고, 로우 레벨의 구동 신호(DS)는 오프 지령으로 칭할 수 있다. 구동 신호(DS)는 구동부(100)에 온 지령과 오프 지령을 교대로 반복하여 제공할 수 있다.Referring to FIG. 1 , the semiconductor switch device 10 may include a driving unit 100 . The driving unit 100 may receive a driving signal DS from the outside. The driving signal DS may refer to comprehensive ON and OFF signals of parallel-connected semiconductor devices. The driving signal DS may mean a comprehensive ON and OFF signal of the semiconductor switch device 10 . Specifically, when the driving signal DS is changed from a low level to a high level, the parallel-connected semiconductor devices may be switched to a switched-on state. When the driving signal DS is changed from a high level to a low level, the parallel-connected semiconductor devices may be switched to a switched-off state. The driving signal DS may be a signal providing timing when the plurality of semiconductor devices are switched to a switched-on state or a switched-off state. The high level driving signal DS may be referred to as an on command, and the low level driving signal DS may be referred to as an off command. The driving signal DS may alternately and repeatedly provide an on command and an off command to the driving unit 100 .

도 1을 참조하면, 구동부(100)는 구동 신호 수신부(110)를 포함할 수 있다. 구동 신호 수신부(110)는 외부로부터 제공되는 구동 신호(DS)를 수신할 수 있다. 구동 신호 수신부(110)는 구동 신호(DS)의 하이 레벨 신호와 로우 레벨 신호를 수신할 수 있다 구동 신호 수신부(110)는 구동 신호(DS)의 온 지령과 오프 지령을 수신할 수 있다. 구동 신호 수신부(110)는 수신한 구동 신호(DS)를 후술하는 게이트 신호 생성부(130)로 제공할 수 있다.Referring to FIG. 1 , the driving unit 100 may include a driving signal receiving unit 110 . The driving signal receiver 110 may receive the driving signal DS provided from the outside. The driving signal receiving unit 110 may receive a high level signal and a low level signal of the driving signal DS. The driving signal receiving unit 110 may receive an ON command and an OFF command of the driving signal DS. The driving signal receiving unit 110 may provide the received driving signal DS to the gate signal generating unit 130 to be described later.

도 1을 참조하면, 구동부(100)는 모드 신호 수신부(120)를 포함할 수 있다. 모드 신호(Mode)는 외부로부터 제공받을 수 있다. 모드 신호 수신부(120)는 제공받은 모드 신호(Mode)를 후술하는 게이트 신호 생성부(130)로 전달할 수 있다. 모드 신호(Mode)는 반도체 스위치 장치(10)에 인가되는 전류(Ic)의 크기에 따라 스위칭 온 손실과 스위치 오프 손실이 발생되는 반도체 소자의 수를 조절하는 신호일 수 있다. 스위칭 온 손실이란, 스위치 오프 상태에서 스위치 온 상태로 전환될 때 반도체 소자에서 발생되는 손실을 의미할 수 있다. 또한, 스위치 오프 손실이란, 스위치 온 상태에서 스위치 오프 상태로 전환될 때 반도체 소자에서 발생되는 손실을 의미할 수 있다. 이때, 반도체 스위치 장치(10)에 인가되는 전류(Ic)의 크기란, 반도체 스위치 장치(10)가 설치되는 전력 장치에서 요구되는 전류의 크기를 의미할 수 있다. 모드 신호(Mode)는 인가되는 전류(Ic)의 크기가 작을수록 스위칭 온 손실이 발생되는 반도체 소자의 수와 스위칭 오프 손실이 발생되는 반도체 소자의 수를 작게 설정할 수 있다. 반대로, 모드 신호(Mode)는 인가되는 전류(Ic)의 크기가 클수록 스위칭 온 손실이 발생되는 반도체 소자의 수와 스위칭 오프 손실이 발생되는 반도체 소자의 수를 많게 설정할 수 있다. 또한, 모드 신호(Mode)는 반도체 온 손실이 발생되는 반도체 소자의 수와 반도체 오프 손실이 발생되는 반도체 소자의 수를 동일하게 설정 또는 다르게 설정할 수 있다.Referring to FIG. 1 , the driving unit 100 may include a mode signal receiving unit 120 . The mode signal Mode may be provided from the outside. The mode signal receiver 120 may transmit the received mode signal Mode to the gate signal generator 130 to be described later. The mode signal Mode may be a signal for controlling the number of semiconductor elements in which switching-on loss and switch-off loss occur according to the magnitude of the current Ic applied to the semiconductor switch device 10 . The switching-on loss may mean a loss generated in the semiconductor device when the switch-on state is switched from the switched-off state to the switched-on state. Also, the switch-off loss may mean a loss generated in the semiconductor device when the switch-off state is switched from the switched-on state to the switched-off state. In this case, the magnitude of the current Ic applied to the semiconductor switch device 10 may mean the magnitude of the current required by the power device in which the semiconductor switch device 10 is installed. The mode signal Mode may set the number of semiconductor devices generating a switching-on loss and a number of semiconductor devices generating a switching-off loss to be smaller as the magnitude of the applied current Ic decreases. Conversely, as the magnitude of the applied current Ic increases, as for the mode signal Mode, the number of semiconductor devices in which switching-on loss occurs and the number of semiconductor devices in which switching-off loss occurs may be set to increase. In addition, as for the mode signal Mode, the number of semiconductor devices generating the semiconductor on loss and the number of semiconductor devices generating the semiconductor off loss may be set to be the same or set differently.

이하, 도 2를 참조하여 모드 신호(Mode)에 대하여 상세히 설명한다. Hereinafter, the mode signal Mode will be described in detail with reference to FIG. 2 .

도 2는 본 발명에 따른 반도체 스위치 장치의 인가 전류와 모드 신호 사이의 관계를 도시한 그래프이다.2 is a graph illustrating a relationship between an applied current and a mode signal of a semiconductor switch device according to the present invention.

도 2는 4개의 반도체 소자가 서로 병렬 연결되는 반도체 스위치 장치(10)에서 반도체 스위치 장치(10)에 인가되는 전류(Ic)의 크기에 따른 모드 신호에 대한 그래프이다. x축은 반도체 스위치 장치(10)에 인가되는 전류(Ic)의 크기를 의미하고, y축은 모드 신호(Mode)를 의미한다. On은 스위칭 온 손실이 발생되는 반도체 스위치 소자의 수를 의미하고, Off는 스위칭 오프 손실이 발생되는 반도체 스위치 소자의 수를 의미한다. 예를 들어, 'On:1'은 병렬 연결된 복수의 반도체 소자 중 1개의 반도체 소자에서 스위칭 온 손실이 발생되는 것을 의미하고, 'Off:1'은 병렬 연결된 복수의 반도체 소자 중 1개의 반도체 소자에서 스위칭 오프 손실이 발생되는 것을 의미한다.2 is a graph of a mode signal according to a magnitude of a current Ic applied to the semiconductor switch device 10 in the semiconductor switch device 10 in which four semiconductor elements are connected in parallel to each other. The x-axis means the magnitude of the current Ic applied to the semiconductor switch device 10 , and the y-axis means the mode signal Mode. On means the number of semiconductor switch elements in which a switching-on loss occurs, and Off means the number of semiconductor switch elements in which a switching-off loss occurs. For example, 'On:1' means that a switching-on loss occurs in one semiconductor device among a plurality of parallel-connected semiconductor devices, and 'Off:1' means that a switching-on loss occurs in one semiconductor device among a plurality of parallel-connected semiconductor devices. This means that a switching-off loss occurs.

도 2를 참조하면, 반도체 스위치 장치(10)에 제1전류(Ic1)가 인가될 경우, 모드 신호(Mode)는 제1모드 신호(Mode 1)를 구동부(100)에 제공할 수 있다. 이 경우, 구동부(100)의 모드 신호 수신부(120)에서 제1모드 신호(Mode 1)를 수신할 수 있다. 제1모드 신호(Mode 1)는 병렬 연결되는 복수의 반도체 소자 중 1개의 반도체 소자에서 스위칭 온 손실과 스위칭 오프 손실이 발생되도록 설정된 신호일 수 있다. 이때, 스위칭 온 손실이 발생되는 반도체 소자와 스위칭 오프가 발생되는 반도체 소자는 다를 수 있다. 예를 들어, 제1 내지 제4반도체 소자가 병렬 연결될 경우, 제1반도체 소자에서 스위칭 온 손실이 발생될 경우, 제2 내지 제4반도체 소자 중 어느 하나의 반도체 소자에서 스위칭 오프 손실이 발생될 수 있다. 다만, 이에 제한되지 않으며, 스위칭 온 손실이 발생되는 반도체 소자와 스위칭 오프가 발생되는 반도체 소자는 동일할 수 있다.Referring to FIG. 2 , when the first current Ic1 is applied to the semiconductor switch device 10 , the mode signal Mode may provide the first mode signal Mode 1 to the driver 100 . In this case, the mode signal receiving unit 120 of the driving unit 100 may receive the first mode signal Mode 1 . The first mode signal Mode 1 may be a signal set such that a switching-on loss and a switching-off loss occur in one semiconductor element among a plurality of semiconductor elements connected in parallel. In this case, the semiconductor device in which the switching-on loss occurs and the semiconductor device in which the switching-off occurs may be different. For example, when the first to fourth semiconductor devices are connected in parallel, when a switching-on loss occurs in the first semiconductor device, a switching-off loss may occur in any one of the second to fourth semiconductor devices. have. However, the present invention is not limited thereto, and the semiconductor device in which the switching-on loss occurs and the semiconductor device in which the switching-off occurs may be the same.

다시 도 2를 참조하면, 모드 신호(Mode)는 반도체 스위치 장치(10)에서 요구하는 전류의 크기가 제1전류(Ic1)인 경우 제1모드 신호(Mode 1)를 구동부(100)에 제공할 수 있다. 제1모드 신호(Mode 1)는, 앞서 상술한 대로, 1개의 스위칭 온 손실과 1개의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 모드 신호(Mode)는 반도체 스위치 장치(10)에서 요구하는 전류의 크기가 제2전류(Ic2)일 경우 제2모드 신호(Mode 2)를 구동부(100)에 제공할 수 있다. 제2모드 신호(Mode 2)는 2개의 스위칭 온 손실과 1개의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 반도체 스위치 장치(10)에 인가되는 제2전류(Ic2)의 크기는 반도체 스위치 장치(10)에 인가되는 제1전류(Ic1)의 크기보다 클 수 있다. 제3모드 신호(Mode 3)는 반도체 스위치 장치(10)에서 요구하는 전류의 크기가 제3전류(Ic3)일 경우 3개의 스위칭 온 손실과 2개의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 반도체 스위치 장치(10)에 인가되는 제3전류(Ic3)의 크기는 반도체 스위치 장치(10)에 인가되는 제2전류(Ic2)의 크기보다 클 수 있다. 제4모드 신호(Mode 4)는 반도체 스위치 장치(10)에서 요구하는 전류의 크기가 제4전류(Ic4)일 경우 4개의 스위칭 온 손실과 4개의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 반도체 스위치 장치(10)에 인가되는 제4전류(Ic4)의 크기는 반도체 스위치 장치(10)에 인가되는 제3전류(Ic3)의 크기보다 클 수 있다. 또한, 제4모드 신호(Mode 4)에서는 병렬 연결된 4개의 반도체 소자 전부에서 스위칭 온 손실 및 스위칭 오프 손실이 발생될 수 있다. 이는, 반도체 스위칭 장치(10)에 인가되는 전류(Ic)의 크기가 작을 경우에는, 복수의 반도체 소자 사이에서 스위칭 온되는 타이밍을 어긋나게 하여 복수의 반도체 소자 중 일부만 스위칭 온 상태로 전환하는 것이 복수의 반도체 소자 모두를 동시에 스위칭 온 상태로 전환하는 것보다 스위칭 온 손실이 적게 발생된다. 그러나, 복수의 반도체 소자에 인가되는 전류(Ic)의 크기가 클 경우에는 복수의 반도체 소자 모두를 동시에 스위칭 온 시키는 것이 타이밍을 어긋나게 스위칭 온 시키는 것 보다 스위칭 온 손실이 적게 발생된다. 따라서, 본 발명에 따른 반도체 스위치 장치(10)는 인가되는 전류(Ic)의 크기에 따라 모드 신호를 적절히 선택하여 스위칭 온 손실이 발생되는 반도체 소자의 수와 스위칭 오프 손실이 발생되는 반도체 소자의 수를 조절하고 있다. 이를 통해, 인가되는 전류(Ic)의 크기에 따라 스위칭 온 손실을 최소화할 수 있는 효과가 있다.Referring back to FIG. 2 , the mode signal Mode provides the first mode signal Mode 1 to the driver 100 when the magnitude of the current required by the semiconductor switch device 10 is the first current Ic1 . can As described above, the first mode signal Mode 1 may be a signal for controlling one switching-on loss and one switching-off loss to occur. The mode signal Mode may provide the second mode signal Mode 2 to the driving unit 100 when the magnitude of the current required by the semiconductor switch device 10 is the second current Ic2 . The second mode signal Mode 2 may be a signal for controlling two switching-on losses and one switching-off loss to occur. In this case, the magnitude of the second current Ic2 applied to the semiconductor switch device 10 may be greater than the magnitude of the first current Ic1 applied to the semiconductor switch device 10 . The third mode signal Mode 3 may be a signal for controlling three switching-on losses and two switching-off losses to occur when the magnitude of the current required by the semiconductor switch device 10 is the third current Ic3 . In this case, the magnitude of the third current Ic3 applied to the semiconductor switch device 10 may be greater than the magnitude of the second current Ic2 applied to the semiconductor switch device 10 . The fourth mode signal Mode 4 may be a signal for controlling four switching-on losses and four switching-off losses to occur when the magnitude of the current required by the semiconductor switch device 10 is the fourth current Ic4 . In this case, the magnitude of the fourth current Ic4 applied to the semiconductor switch device 10 may be greater than the magnitude of the third current Ic3 applied to the semiconductor switch device 10 . Also, in the fourth mode signal Mode 4, switching-on loss and switching-off loss may occur in all four semiconductor devices connected in parallel. This is because, when the magnitude of the current Ic applied to the semiconductor switching device 10 is small, switching-on timing among the plurality of semiconductor elements is shifted so that only some of the plurality of semiconductor elements are switched to the switched-on state. A switching-on loss is less than that of switching all of the semiconductor devices to the switched-on state at the same time. However, when the magnitude of the current Ic applied to the plurality of semiconductor devices is large, switching on all of the plurality of semiconductor devices at the same time generates less switching-on loss than switching on with a timing shift. Accordingly, the semiconductor switch device 10 according to the present invention appropriately selects a mode signal according to the magnitude of the applied current Ic, so that the number of semiconductor elements in which a switching-on loss occurs and the number of semiconductor elements in which a switching-off loss occurs. is regulating Through this, there is an effect of minimizing the switching-on loss according to the magnitude of the applied current Ic.

반면, 스위칭 오프 손실의 경우에는, 복수의 반도체 소자에 인가되는 전류(Ic)의 크기에 따르지 않는다. 즉, 스위칭 오프되는 타이밍을 어긋나게 하여 복수의 반도체 소자 중 일부만 턴오프 상태로 전환하는 것이 동시에 턴오프 상태로 전화하는 것보다 스위칭 오프 손실이 적게 발생된다. 따라서, 본 발명에 따른 반도체 스위치 장치(10)는 제2모드 신호(Mode 2)와 제3모드 신호(Mode 3)에서 스위칭 온 손실이 발생되는 반도체 소자보다 스위칭 오프 손실이 발생되는 반도체 소자의 수를 작도록 설정하였다. 이를 통해, 인가되는 전류(Ic)의 크기에 따라 스위칭 오프 손실을 최소화할 수 있다.On the other hand, in the case of the switching-off loss, it does not depend on the magnitude of the current Ic applied to the plurality of semiconductor devices. That is, switching off only some of the plurality of semiconductor elements to the turn-off state by shifting the switching-off timing causes less switching-off loss than switching to the turn-off state at the same time. Accordingly, in the semiconductor switch device 10 according to the present invention, the number of semiconductor devices in which switching-off loss occurs compared to the semiconductor devices in which switching-on loss occurs in the second mode signal Mode 2 and the third mode signal Mode 3 . was set to be small. Through this, it is possible to minimize the switching-off loss according to the magnitude of the applied current Ic.

본 발명에 따른 반도체 스위치 장치(10)는 4개의 반도체 소자가 병렬 연결되는 것을 일 예로 들었으나, 이에 제한되는 것은 아니다. 또한, 본 발명에 따른 모드 신호(Mode)는 4개의 종류의 신호로 구분하고 있으나 이에 제한되는 것은 아니며, 병렬 연결되는 반도체 소자의 개수 또는 인가되는 전류(Ic)의 크기에 따라 다양하게 설정될 수 있다.In the semiconductor switch device 10 according to the present invention, four semiconductor elements are connected in parallel as an example, but the present invention is not limited thereto. In addition, the mode signal (Mode) according to the present invention is divided into four types of signals, but is not limited thereto, and can be variously set according to the number of parallel-connected semiconductor devices or the magnitude of the applied current (Ic). have.

다시 도 1을 참조하면, 구동부(100)는 구동 신호(DS)의 레벨에 따라 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4)를 온 상태 또는 오프 상태로 전환할 수 있는 게이트 신호를 생성할 수 있다. 이하에서는, 반도체 소자를 온 상태로 전환하는 게이트 신호를 게이트 온 신호로 칭하고, 반도체 소자를 오프 상태로 전환하는 게이트 신호를 게이트 오프 신호라 칭한다.Referring back to FIG. 1 , the driver 100 is a gate signal capable of turning the first to fourth semiconductor devices Q1 , Q2 , Q3 , and Q4 into an on state or an off state according to the level of the driving signal DS. can create Hereinafter, a gate signal for turning the semiconductor device into an on state is referred to as a gate-on signal, and a gate signal for turning the semiconductor device into an off-state is referred to as a gate-off signal.

구동부(100)는 게이트 신호를 생성하는 게이트 신호 생성부(130)를 포함할 수 있다. 게이트 신호 생성부(130)는 구동 신호 수신부(110)로부터 구동 신호(DS)를 수신할 수 있다. 게이트 신호 생성부(130)는 하이 레벨의 구동 신호(DS)를 수신한 경우, 게이트 온 신호를 생성하여 복수의 반도체 소자로 제공할 수 있다. 이때, 게이트 신호 생성부(130)는 게이트 온 신호를 복수의 반도체 소자로 제공할 때, 복수의 반도체 소자 중 일부가 나머지 반도체 소자보다 먼저 스위칭 온 상태로 전환되도록 타이밍을 조절하여 제공할 수 있다. 이 경우, 먼저 게이트 온 신호를 제공받은 반도체 소자가 먼저 온 상태로 전환되고, 나머지 반도체 소자는, 먼저 게이트 온 신호를 제공받은 반도체 소자가 스위칭 온 된 상태에서 온 상태로 전환될 수 있다. 이를 통해, 먼저 게이트 온 신호를 제공받은 반도체 소자에서만 스위칭 온 손실이 발생되고, 나머지 반도체 소자에서는 스위칭 온 손실이 발생되지 않을 수 있다. 즉, 복수의 반도체 소자가 동시에 스위칭 온 되는 경우보다 스위칭 온 손실을 저감하는 효과가 있다.The driver 100 may include a gate signal generator 130 that generates a gate signal. The gate signal generator 130 may receive the driving signal DS from the driving signal receiver 110 . When receiving the high-level driving signal DS, the gate signal generator 130 may generate a gate-on signal and provide it to a plurality of semiconductor devices. In this case, when the gate-on signal is provided to the plurality of semiconductor devices, the gate signal generator 130 may adjust the timing so that some of the plurality of semiconductor devices are switched to a switched-on state before the other semiconductor devices. In this case, the semiconductor device receiving the gate-on signal first may be switched to an on state, and the other semiconductor devices may be switched from the semiconductor device receiving the gate-on signal first being switched on to the on state. Through this, the switching-on loss may occur only in the semiconductor device to which the gate-on signal is first provided, and the switching-on loss may not occur in the other semiconductor devices. That is, there is an effect of reducing the switching-on loss compared to a case in which a plurality of semiconductor elements are simultaneously switched on.

게이트 신호 생성부(130)는 로우 레벨의 구동 신호(DS)를 수신한 경우, 게이트 오프 신호를 생성하여 복수의 반도체 소자로 제공할 수 있다. 게이트 신호 생성부(130)는 게이트 오프 신호를 복수의 반도체 소자로 제공할 때, 복수의 반도체 소자 중 일부가 나머지 반도체 소자보다 늦게 오프 상태로 전환되도록 타이밍을 조절하여 제공할 수 있다. 이 경우, 다른 반도체 소자보다 늦게 게이트 오프 신호를 수신한 반도체 소자에서만 스위칭 오프 손실이 발생될 수 있다. 보다 상세히, 먼저 게이트 오프 신호를 제공받은 반도체 소자가 먼저 오프 상태로 전환될 때, 늦게 게이트 오프 신호를 제공받은 반도체 소자는 온 상태를 유지하고 있어 반도체 스위치 장치(10)가 온 상태이므로, 먼저 게이트 오프 신호를 제공받은 반도체 소자는 양 단에 걸리는 전압이 0에 가까운 상태에서 오프 상태로 전환되어 스위칭 오프 손실이 발생되지 않을 수 있다. 즉, 복수의 반도체 소자가 동시에 스위칭 오프 되는 경우보다 스위칭 오프 손실을 저감하는 효과가 있다.When receiving the low-level driving signal DS, the gate signal generator 130 may generate a gate-off signal and provide it to a plurality of semiconductor devices. When the gate-off signal is provided to the plurality of semiconductor devices, the gate signal generator 130 may adjust the timing so that some of the plurality of semiconductor devices are switched to the off state later than the other semiconductor devices. In this case, switching-off loss may occur only in the semiconductor device that has received the gate-off signal later than other semiconductor devices. In more detail, when the semiconductor device receiving the gate-off signal first is switched to the off state, the semiconductor device receiving the gate-off signal late maintains the on state and the semiconductor switch device 10 is in the on state, so that the gate first In the semiconductor device receiving the off signal, a switching-off loss may not occur because the voltage across both ends is switched to the off state from a state close to zero. That is, there is an effect of reducing the switching-off loss compared to a case in which a plurality of semiconductor elements are simultaneously switched off.

게이트 신호 생성부(130)는 모드 신호(Mode)를 수신할 수 있다. 게이트 신호 생성부(130)는 모드 신호(Mode)에 따라 스위칭 온 손실이 발생될 반도체 소자와 스위칭 오프 손실이 발생될 소자를 조절할 수 있다. 게이트 신호 생성부(130)는 모드 신호(Mode)에 따라 먼저 스위칭 온 상태로 전환될 반도체 소자와 스위칭 오프 상태로 전환된 반도체 소자를 선택할 수 있다. 게이트 신호 생성부(130)는 모드 신호(Mode)에 의해 결정되는 스위칭 온 손실의 수에 맞춰 구동 신호(DS)와 동시에 스위칭 온 또는 오프 상태로 전환되도록 게이트 온 신호 또는 게이트 오프 신호를 반도체 소자에 전송할 수 있다. 즉, 게이트 신호 생성부(130)는 모드 신호(Mode)와 구동 신호(DS)를 조합하여 게이트 온 신호 또는 게이트 오프 신호를 반도체 소자에 제공할 수 있다. The gate signal generator 130 may receive a mode signal Mode. The gate signal generator 130 may adjust a semiconductor device in which a switching-on loss is generated and a device in which a switching-off loss is generated according to the mode signal Mode. The gate signal generator 130 may first select a semiconductor device to be switched to a switched-on state and a semiconductor device to be switched to a switched-off state according to the mode signal Mode. The gate signal generator 130 transmits a gate-on signal or a gate-off signal to the semiconductor device to be switched on or off simultaneously with the driving signal DS according to the number of switching-on losses determined by the mode signal Mode. can be transmitted That is, the gate signal generator 130 may provide a gate-on signal or a gate-off signal to the semiconductor device by combining the mode signal Mode and the driving signal DS.

이하에서 본 발명에 따른 반도체 스위치 장치(10)의 동작에 대해 도면을 참조하여 상세히 설명한다.Hereinafter, the operation of the semiconductor switch device 10 according to the present invention will be described in detail with reference to the drawings.

도 3은 본 발명에 따른 반도체 스위치 장치의 제1모드 신호에서의 구동 신호와 반도체 소자 사이의 관계를 나타낸 타이밍 도이고, 도 4는 본 발명에 따른 반도체 스위치 장치의 제2모드 신호에서의 구동 신호와 반도체 소자 사이의 관계를 나타낸 타이밍 도이다. 도 3 및 도 4의 타이밍 도는 4개의 반도체 소자(Q1, Q2, Q3, Q4)가 병렬 연결되는 반도체 스위치 장치(10)에서의 타이밍 도를 나타내고 있으나, 이에 제한되는 것은 아니며, 3개 이하의 반도체 소자 또는 5개 이상의 반도체 소자가 병렬 연결되는 반도체 스위치 장치에도 적용될 수 있다.3 is a timing diagram illustrating a relationship between a driving signal and a semiconductor element in a first mode signal of a semiconductor switch device according to the present invention, and FIG. 4 is a driving signal in a second mode signal of a semiconductor switch device according to the present invention. It is a timing diagram showing the relationship between the and semiconductor devices. 3 and 4 show timing diagrams in the semiconductor switch device 10 in which four semiconductor elements Q1, Q2, Q3, and Q4 are connected in parallel, but the present invention is not limited thereto. It can also be applied to a semiconductor switch device in which an element or five or more semiconductor elements are connected in parallel.

이하에서는 도 3을 참고하여 제1모드 신호(Mode 1)에서의 반도체 스위치 장치(10)의 작동을 설명한다. 도 3의 x축은 시간 축을 나타내고, y축은 구동 신호(DS)의 온 지령 또는 오프 지령에 따라 반도체 소자(Q1, Q2, Q3, Q4)의 온 또는 오프 상태로 전환 여부를 나타내며, 상향 화살표는 스위칭 온 손실을, 하향 화살표는 스위칭 오프 손실을 나타낸다. x축의 제1 내지 제4구간(T1, T2, T3, T4)은 구동 신호(DS)의 온 지령과 오프 지령이 반복되는 구간 또는 구동 신호(DS)의 온 지령과 오프 지령이 반복되는 사이클을 의미할 수 있다.Hereinafter, an operation of the semiconductor switch device 10 in the first mode signal Mode 1 will be described with reference to FIG. 3 . The x-axis of FIG. 3 represents the time axis, the y-axis represents whether the semiconductor devices Q1, Q2, Q3, and Q4 are switched on or off according to an on command or an off command of the driving signal DS, and the up arrow indicates switching On losses, down arrows indicate switching off losses. The first to fourth sections T1, T2, T3, and T4 of the x-axis represent a section in which the on command and the off command of the driving signal DS are repeated or a cycle in which the on command and the off command of the driving signal DS are repeated. can mean

제1모드 신호(Mode 1)는, 앞서 상술한 대로, 한 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4) 각각은 제1 내지 제4구간(T1, T2, T3, T4)에서 한 번의 스위칭 온 손실 및 한 번의 스위칭 오프 손실이 발생될 수 있다. 이때, 구동부(100)는 병렬 연결된 복수의 반도체 소자 각각이 제1 내지 제4구간(T1, T2, T3, T4)에서 한 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 즉, 제1반도체 소자(Q1)는 제1 내지 제4구간(T1, T2, T3, T4)에서 한 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 제2반도체 소자(Q2)는 제1 내지 제4구간(T1, T2, T3, T4)에서 한 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 제3반도체 소자(Q3)는 제1 내지 제4구간(T1, T2, T3, T4)에서 한 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 제4반도체 소자(Q4)는 제1 내지 제4구간(T1, T2, T3, T4)에서 한 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 이 경우, 스위칭 온 손실과 스위칭 오프 손실을 복수의 반도체 소자(Q1, Q2, Q3, Q4)에 분배할 수 있고, 이를 통해 반도체 소자의 온 또는 오프 동작에 의한 피로도(Fatigue)를 골고루 분배하여 각 반도체 소자 및 반도체 스위치 장치의 수명을 연장시킬 수 있는 효과가 있다.As described above, the first mode signal Mode 1 may be a signal for controlling one switching-on loss and one switching-off loss to occur. At this time, in each of the first to fourth semiconductor devices Q1, Q2, Q3, and Q4, one switching-on loss and one switching-off loss are generated in the first to fourth periods T1, T2, T3, and T4. can At this time, the driver 100 generates a gate-on signal and a gate-on signal and a gate-on signal so that each of the plurality of parallel-connected semiconductor devices generates one switching-on loss and one switching-off loss in the first to fourth periods T1, T2, T3, and T4. The timing of the off signal can be adjusted. That is, in the first semiconductor device Q1, one switching-on loss and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In the second semiconductor device Q2, one switching-on loss and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In the third semiconductor device Q3, one switching-on loss and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In the fourth semiconductor device Q4 , one switching-on loss and one switching-off loss may occur in the first to fourth periods T1 , T2 , T3 , and T4 . In this case, the switching-on loss and the switching-off loss can be distributed to the plurality of semiconductor devices Q1, Q2, Q3, and Q4, and through this, the fatigue caused by the on or off operation of the semiconductor device is evenly distributed to each There is an effect that can extend the life of the semiconductor element and the semiconductor switch device.

또한, 구동부(100)는 제1구간(T1)에서 스위칭 온 손실과 스위칭 오프 손실이 각각 한 번씩 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 3을 참고하면, 구동부(100)는 게이트 온 신호를 제1반도체 소자(Q1)에 먼저 인가하여 제1반도체 소자(Q1)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제3반도체 소자(Q3)에 늦게 인가하여 제3반도체 소자(Q3)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다. In addition, the driving unit 100 applies a gate-on signal and a gate-off signal to the plurality of semiconductor devices Q1 , Q2 , Q3 , and Q4 such that the switching-on loss and the switching-off loss occur once each in the first period T1 . timing can be adjusted. As an example, referring to FIG. 3 , the driver 100 applies a gate-on signal to the first semiconductor device Q1 first to control the switching-on loss to occur in the first semiconductor device Q1, and to provide a gate-off signal. The third semiconductor device Q3 may be applied late to control so that a switching-off loss occurs in the third semiconductor device Q3.

구동부(100)는 제2구간(T2)에서 스위칭 온 손실과 스위칭 오프 손실이 각각 한 번씩 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 3을 참고하면, 구동부(100)는 게이트 온 신호를 제2반도체 소자(Q2)에 먼저 인가하여 제2반도체 소자(Q2)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제4반도체 소자(Q4)에 늦게 인가하여 제4반도체 소자(Q4)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다.The driver 100 controls the timing of the gate-on signal and the gate-off signal applied to the plurality of semiconductor devices Q1 , Q2 , Q3 , and Q4 so that the switching-on loss and the switching-off loss occur once each in the second period T2 . can be adjusted. As an example, referring to FIG. 3 , the driver 100 applies the gate-on signal to the second semiconductor device Q2 first to control the switching-on loss to occur in the second semiconductor device Q2, and to control the gate-off signal. It is possible to control so that a switching-off loss occurs in the fourth semiconductor device Q4 by applying it to the fourth semiconductor device Q4 later.

구동부(100)는 제3구간(T3)에서 스위칭 온 손실과 스위칭 오프 손실이 각각 한 번씩 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 3을 참고하면, 구동부(100)는 게이트 온 신호를 제3반도체 소자(Q3)에 먼저 인가하여 제3반도체 소자(Q3)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제1반도체 소자(Q1)에 늦게 인가하여 제1반도체 소자(Q1)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다.The driver 100 controls the timing of the gate-on signal and the gate-off signal applied to the plurality of semiconductor devices Q1, Q2, Q3, and Q4 so that the switching-on loss and the switching-off loss occur once each in the third period T3. can be adjusted. As an example, referring to FIG. 3 , the driving unit 100 applies a gate-on signal to the third semiconductor device Q3 first to control the switching-on loss to occur in the third semiconductor device Q3, and transmits the gate-off signal. It is possible to control the switching-off loss to occur in the first semiconductor device Q1 by applying it to the first semiconductor device Q1 later.

구동부(100)는 제4구간(T4)에서 스위칭 온 손실과 스위칭 오프 손실이 각각 한 번씩 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 3을 참고하면, 구동부(100)는 게이트 온 신호를 제4반도체 소자(Q4)에 먼저 인가하여 제4반도체 소자(Q4)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제2반도체 소자(Q2)에 늦게 인가하여 제2반도체 소자(Q2)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다. 이 경우, 스위칭 온 손실과 스위칭 오프 손실을 복수의 반도체 소자(Q1, Q2, Q3, Q4)에 분배할 수 있고, 이를 통해 반도체 소자의 온 또는 오프 동작에 의한 피로도(Fatigue)를 골고루 분배하여 각 반도체 소자 및 반도체 스위치 장치의 수명을 연장시킬 수 있는 효과가 있다.The driver 100 controls the timing of the gate-on signal and the gate-off signal applied to the plurality of semiconductor devices Q1 , Q2 , Q3 , and Q4 so that the switching-on loss and the switching-off loss occur once each in the fourth period T4 . can be adjusted. As an example, referring to FIG. 3 , the driver 100 applies the gate-on signal to the fourth semiconductor device Q4 first to control the switching-on loss to occur in the fourth semiconductor device Q4, and to control the gate-off signal. It is possible to control so that switching-off loss is generated in the second semiconductor device Q2 by applying it to the second semiconductor device Q2 later. In this case, the switching-on loss and the switching-off loss can be distributed to the plurality of semiconductor devices Q1, Q2, Q3, and Q4, and through this, the fatigue caused by the on or off operation of the semiconductor device is evenly distributed to each There is an effect that can extend the life of the semiconductor element and the semiconductor switch device.

이하에서는 도 4를 참고하여 제2모드 신호(Mode 2)에서의 반도체 스위치 장치(10)의 작동을 설명한다. 도 4의 x축은 시간 축을 나타내고, y축은 구동 신호(DS)의 온 지령 또는 오프 지령에 따라 복수의 반도체 소자(Q1, Q2, Q3, Q4)의 온 또는 오프 상태로 전환 여부를 나타내며, 상향 화살표는 스위칭 온 손실의 발생을, 하향 화살표는 스위칭 오프 손실의 발생을 나타낸다. x축의 제1 내지 제4구간(T1, T2, T3, T4)은 구동 신호(DS)의 온 지령과 오프 지령이 반복되는 구간 또는 구동 신호(DS)의 온 지령과 오프 지령이 반복되는 사이클을 의미할 수 있다.Hereinafter, an operation of the semiconductor switch device 10 in the second mode signal Mode 2 will be described with reference to FIG. 4 . 4 , the x-axis represents the time axis, and the y-axis represents whether the plurality of semiconductor devices Q1, Q2, Q3, and Q4 are switched on or off according to an on or off command of the driving signal DS, and an upward arrow is the occurrence of switching-on loss, and the down arrow indicates the occurrence of switching-off loss. The first to fourth sections T1, T2, T3, and T4 of the x-axis represent a section in which the on command and the off command of the driving signal DS are repeated or a cycle in which the on command and the off command of the driving signal DS are repeated. can mean

제2모드 신호(Mode 2)는, 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4) 각각은 제1 내지 제4구간(T1, T2, T3, T4) 전체에서 두 번의 스위칭 온 손실 및 한 번의 스위칭 오프 손실이 발생될 수 있다. 이때, 구동부(100)는 병렬 연결된 복수의 반도체 소자 각각이 제1 내지 제4구간(T1, T2, T3, T4) 전체에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 즉, 제1반도체 소자(Q1)는 제1 내지 제4구간(T1, T2, T3, T4)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 제2반도체 소자(Q2)는 제1 내지 제4구간(T1, T2, T3, T4)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 제3반도체 소자(Q3)는 제1 내지 제4구간(T1, T2, T3, T4)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 제4반도체 소자(Q4)는 제1 내지 제4구간(T1, T2, T3, T4)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생될 수 있다. 이 경우, 스위칭 온 손실과 스위칭 오프 손실을 복수의 반도체 소자(Q1, Q2, Q3, Q4)에 분배할 수 있고, 이를 통해 반도체 소자의 온 또는 오프 동작에 의한 피로도(Fatigue)를 골고루 분배하여 각 반도체 소자 및 반도체 스위치 장치의 수명을 연장시킬 수 있는 효과가 있다.The second mode signal Mode 2 may be a signal for controlling two switching-on losses and one switching-off loss to occur. At this time, in each of the first to fourth semiconductor devices Q1, Q2, Q3, and Q4, two switching-on losses and one switching-off loss occur throughout the first to fourth sections T1, T2, T3, and T4. can be At this time, the driving unit 100 generates a gate-on signal and a single switching-off loss so that each of the plurality of parallel-connected semiconductor devices generates two switching-on losses and one switching-off loss throughout the first to fourth sections T1, T2, T3, and T4. The timing of the gate-off signal can be adjusted. That is, in the first semiconductor device Q1, two switching-on losses and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In the second semiconductor device Q2, two switching-on losses and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In the third semiconductor device Q3, two switching-on losses and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In the fourth semiconductor device Q4, two switching-on losses and one switching-off loss may occur in the first to fourth periods T1, T2, T3, and T4. In this case, the switching-on loss and the switching-off loss can be distributed to the plurality of semiconductor devices Q1, Q2, Q3, and Q4, and through this, the fatigue caused by the on or off operation of the semiconductor device is evenly distributed to each There is an effect that can extend the life of the semiconductor element and the semiconductor switch device.

또한, 구동부(100)는 제1구간(T1)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 4를 참고하면, 구동부(100)는 게이트 온 신호를 제1 및 제4반도체 소자(Q1, Q4)에 먼저 인가하여 제1 및 제4반도체 소자(Q1, Q4)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제3반도체 소자(Q3)에 늦게 인가하여 제3반도체 소자(Q3)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다. In addition, the driving unit 100 applies a gate-on signal and a gate-off signal applied to the plurality of semiconductor devices Q1 , Q2 , Q3 , and Q4 such that two switching-on losses and one switching-off loss occur in the first period T1 . You can adjust the timing of the signal. For example, referring to FIG. 4 , the driver 100 applies a gate-on signal to the first and fourth semiconductor devices Q1 and Q4 first, and the switching-on loss in the first and fourth semiconductor devices Q1 and Q4 is is controlled to occur, and a switching-off loss may be generated in the third semiconductor device Q3 by applying the gate-off signal to the third semiconductor device Q3 later.

구동부(100)는 제2구간(T2)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 4를 참고하면, 구동부(100)는 게이트 온 신호를 제1 및 제2반도체 소자(Q1, Q2)에 먼저 인가하여 제1 및 제2반도체 소자(Q1, Q2)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제4반도체 소자(Q4)에 늦게 인가하여 제4반도체 소자(Q4)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다.The driver 100 controls the gate-on signal and gate-off signal applied to the plurality of semiconductor devices Q1, Q2, Q3, Q4 so that two switching-on losses and one switching-off loss occur in the second period T2. You can adjust the timing. For example, referring to FIG. 4 , the driving unit 100 first applies a gate-on signal to the first and second semiconductor devices Q1 and Q2 to cause switching-on losses in the first and second semiconductor devices Q1 and Q2. is controlled to be generated, and the gate-off signal is applied to the fourth semiconductor device Q4 late to control so that a switching-off loss is generated in the fourth semiconductor device Q4.

구동부(100)는 제3구간(T3)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 4를 참고하면, 구동부(100)는 게이트 온 신호를 제2 및 제3반도체 소자(Q2, Q3)에 먼저 인가하여 제2 및 제3반도체 소자(Q2, Q3)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제1반도체 소자(Q1)에 늦게 인가하여 제1반도체 소자(Q1)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다.The driver 100 controls the gate-on signal and the gate-off signal applied to the plurality of semiconductor devices Q1, Q2, Q3, Q4 so that two switching-on losses and one switching-off loss occur in the third period T3. You can adjust the timing. As an example, referring to FIG. 4 , the driver 100 applies the gate-on signal to the second and third semiconductor devices Q2 and Q3 first, and the switching-on loss in the second and third semiconductor devices Q2 and Q3 is is controlled to occur, and a switching-off loss may be generated in the first semiconductor device Q1 by applying the gate-off signal to the first semiconductor device Q1 later.

구동부(100)는 제4구간(T4)에서 두 번의 스위칭 온 손실과 한 번의 스위칭 오프 손실이 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 일 예로, 도 4를 참고하면, 구동부(100)는 게이트 온 신호를 제3 및 제4반도체 소자(Q3, Q4)에 먼저 인가하여 제3 및 제4반도체 소자(Q3, Q4)에서 스위칭 온 손실이 발생되도록 제어하고, 게이트 오프 신호를 제2반도체 소자(Q2)에 늦게 인가하여 제2반도체 소자(Q2)에서 스위칭 오프 손실이 발생되도록 제어할 수 있다. 이 경우, 스위칭 온 손실과 스위칭 오프 손실을 복수의 반도체 소자(Q1, Q2, Q3, Q4)에 분배할 수 있고, 이를 통해 반도체 소자의 온 또는 오프 동작에 의한 피로도(Fatigue)를 골고루 분배하여 각 반도체 소자 및 반도체 스위치 장치의 수명을 연장시킬 수 있는 효과가 있다.The driver 100 controls the gate-on signal and gate-off signal applied to the plurality of semiconductor devices Q1, Q2, Q3, Q4 so that two switching-on losses and one switching-off loss occur in the fourth period T4. You can adjust the timing. For example, referring to FIG. 4 , the driver 100 applies the gate-on signal to the third and fourth semiconductor devices Q3 and Q4 first, and the switching-on loss in the third and fourth semiconductor devices Q3 and Q4 is is controlled to occur, and a switching-off loss may be generated in the second semiconductor device Q2 by applying the gate-off signal to the second semiconductor device Q2 later. In this case, the switching-on loss and the switching-off loss can be distributed to the plurality of semiconductor devices Q1, Q2, Q3, and Q4, and through this, the fatigue caused by the on or off operation of the semiconductor device is evenly distributed to each There is an effect that can extend the life of the semiconductor element and the semiconductor switch device.

제3모드 신호(Mode 3)는, 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4) 각각은 제1 내지 제4구간(T1, T2, T3, T4) 전체에서 세 번의 스위칭 온 손실 및 두 번의 스위칭 오프 손실이 발생될 수 있다. 이때, 구동부(100)는 병렬 연결된 복수의 반도체 소자 각각이 제1 내지 제4구간(T1, T2, T3, T4) 전체에서 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생되도록 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 즉, 제1반도체 소자(Q1)는 제1 내지 제4구간(T1, T2, T3, T4)에서 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생될 수 있다. 제2반도체 소자(Q2)는 제1 내지 제4구간(T1, T2, T3, T4)에서 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생될 수 있다. 제3반도체 소자(Q3)는 제1 내지 제4구간(T1, T2, T3, T4)에서 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생될 수 있다. 제4반도체 소자(Q4)는 제1 내지 제4구간(T1, T2, T3, T4)에서 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생될 수 있다. 또한, 구동부(100)는 제1 내지 제4구간(T1, T2, T3, T3) 각각에서 세 번의 스위칭 온 손실과 두 번의 스위칭 오프 손실이 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 이 경우, 스위칭 온 손실과 스위칭 오프 손실을 복수의 반도체 소자(Q1, Q2, Q3, Q4)에 분배할 수 있고, 이를 통해 반도체 소자의 온 또는 오프 동작에 의한 피로도(Fatigue)를 골고루 분배하여 각 반도체 소자 및 반도체 스위치 장치의 수명을 연장시킬 수 있는 효과가 있다.The third mode signal Mode 3 may be a signal for controlling to generate three switching-on losses and two switching-off losses. At this time, in each of the first to fourth semiconductor devices Q1, Q2, Q3, and Q4, three switching-on losses and two switching-off losses occur throughout the first to fourth sections T1, T2, T3, and T4. can be At this time, the driving unit 100 generates a gate-on signal and a second switching-off loss so that each of the plurality of parallel-connected semiconductor devices generates three switching-on losses and two switching-off losses throughout the first to fourth sections T1, T2, T3, and T4. The timing of the gate-off signal can be adjusted. That is, in the first semiconductor device Q1, three switching-on losses and two switching-off losses may occur in the first to fourth periods T1, T2, T3, and T4. In the second semiconductor device Q2, three switching-on losses and two switching-off losses may occur in the first to fourth periods T1, T2, T3, and T4. In the third semiconductor device Q3, three switching-on losses and two switching-off losses may occur in the first to fourth periods T1, T2, T3, and T4. In the fourth semiconductor device Q4, three switching-on losses and two switching-off losses may occur in the first to fourth periods T1, T2, T3, and T4. In addition, the driving unit 100 generates a plurality of semiconductor devices Q1, Q2, Q3, Q4 such that three switching-on losses and two switching-off losses occur in each of the first to fourth sections T1, T2, T3, and T3. ), the timing of the gate-on signal and the gate-off signal applied to it can be adjusted. In this case, the switching-on loss and the switching-off loss can be distributed to the plurality of semiconductor devices Q1, Q2, Q3, and Q4, and through this, the fatigue caused by the on or off operation of the semiconductor device is evenly distributed to each There is an effect that can extend the life of the semiconductor element and the semiconductor switch device.

제4모드 신호(Mode 4)는, 네 번의 스위칭 온 손실과 네 번의 스위칭 오프 손실이 발생되도록 제어하는 신호일 수 있다. 이때, 제1 내지 제4반도체 소자(Q1, Q2, Q3, Q4) 각각은 제1 내지 제4구간(T1, T2, T3, T4) 전체에서 네 번의 스위칭 온 손실 및 네 번의 스위칭 오프 손실이 발생될 수 있다. 이때, 구동부(100)는 병렬 연결된 복수의 반도체 소자 각각이 제1 내지 제4구간(T1, T2, T3, T4) 전체에서 네 번의 스위칭 온 손실과 네 번의 스위칭 오프 손실이 발생되도록 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다. 또한, 구동부(100)는 제1 내지 제4구간(T1, T2, T3, T3) 각각에서 네 번의 스위칭 온 손실과 네 번의 스위칭 오프 손실이 발생되도록 복수의 반도체 소자(Q1, Q2, Q3, Q4)로 인가되는 게이트 온 신호 및 게이트 오프 신호의 타이밍을 조절할 수 있다.The fourth mode signal Mode 4 may be a signal for controlling to generate four switching-on losses and four switching-off losses. At this time, in each of the first to fourth semiconductor devices Q1, Q2, Q3, and Q4, four switching-on losses and four switching-off losses occur throughout the first to fourth sections T1, T2, T3, and T4. can be At this time, the driving unit 100 generates a gate-on signal and a gate-on signal such that each of the plurality of parallel-connected semiconductor devices generates four switching-on losses and four switching-off losses throughout the first to fourth periods T1, T2, T3, and T4. The timing of the gate-off signal can be adjusted. In addition, the driving unit 100 generates a plurality of semiconductor devices Q1, Q2, Q3, Q4 such that four switching-on losses and four switching-off losses occur in each of the first to fourth sections T1, T2, T3, and T3. ), the timing of the gate-on signal and the gate-off signal applied to it can be adjusted.

이하에서 본 발명의 다른 실시예에 따른 반도체 스위치 장치(10)의 구성에 대해 도면을 참조하여 상세히 설명한다.Hereinafter, the configuration of the semiconductor switch device 10 according to another embodiment of the present invention will be described in detail with reference to the drawings.

도 5은 본 발명의 다른 실시예에 따른 반도체 스위치 장치의 구성도이다.5 is a block diagram of a semiconductor switch device according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 반도체 스위치 장치(10)는 본 발명의 일 실시예에 따른 반도체 스위치 장치(10)와 모드 신호 수신부(110)를 제외하고는 동일한 구성을 갖는다. 이하에서는, 동일 구성에 대하여는 동일한 도면 부호를 부여하고 자세한 설명은 생략한다.The semiconductor switch device 10 according to another embodiment of the present invention has the same configuration as the semiconductor switch device 10 according to the embodiment except for the mode signal receiver 110 . Hereinafter, the same reference numerals are assigned to the same components, and detailed descriptions thereof are omitted.

다른 실시예에 따른 반도체 스위치 장치(10)는 구동부(100)를 포함할 수 있다. 구동부(100)는 구동 신호 수신부(110), 게이트 신호 생성부(130), 모드 신호 생성부(140)를 포함할 수 있다. 구동 신호 수신부(110)와 게이트 신호 생성부(130)는 일 실시예에 따른 반도체 스위치 장지(10)의 구성과 동일한 것으로 자세한 설명을 생략한다.The semiconductor switch device 10 according to another embodiment may include a driving unit 100 . The driving unit 100 may include a driving signal receiving unit 110 , a gate signal generating unit 130 , and a mode signal generating unit 140 . The driving signal receiving unit 110 and the gate signal generating unit 130 are the same as those of the semiconductor switch device 10 according to an embodiment, and thus detailed descriptions thereof will be omitted.

모드 신호 생성부(140)는 반도체 스위치 장치(10)에 인가되는 전류(Ic)의 크기를 측정할 수 있다. 모드 신호 생성부(140)는 반도체 스위치 장치(10)에 인가되는 전류(Ic)의 크기를 측정하여 모드 신호(Mode)를 생성할 수 있다. 모드 신호 생성부(140)는 인가되는 전류(Ic)의 크기에 따라 다른 모드 신호(Mode)를 생성할 수 있다. 모드 신호 생성부(140)는 제1전류(Ic1)가 인가될 경우 제1모드 신호(Mode 1)를 생성하고, 제2전류(Ic2)가 인가될 경우 제2모드 신호(Mode 2)를 생성하고, 제3전류(Ic3)가 인가될 경우 제3모드 신호(Mode 3)를 생성하고, 제4전류(Ic4)가 인가될 경우 제4모드 신호(Mode 4)를 생성할 수 있다. 모드 신호 생성부(140)는 생성된 모드 신호(Mode)를 게이트 신호 생성부(130)에 제공할 수 있다.The mode signal generator 140 may measure the magnitude of the current Ic applied to the semiconductor switch device 10 . The mode signal generator 140 may generate the mode signal Mode by measuring the magnitude of the current Ic applied to the semiconductor switch device 10 . The mode signal generator 140 may generate a different mode signal Mode according to the magnitude of the applied current Ic. The mode signal generator 140 generates a first mode signal Mode 1 when a first current Ic1 is applied, and generates a second mode signal Mode 2 when a second current Ic2 is applied. In addition, when the third current Ic3 is applied, the third mode signal Mode 3 may be generated, and when the fourth current Ic4 is applied, the fourth mode signal Mode 4 may be generated. The mode signal generator 140 may provide the generated mode signal Mode to the gate signal generator 130 .

본 발명에 따른 반도체 스위치 장치(10)는 병렬 연결되는 복수의 반도체 소자의 스위칭 손실을 저감할 수 있다. 또한, 모드 신호(Mode)에 따라 스위칭 온 손실 또는 스위칭 오프 손실이 발생되는 반도체 소자의 수를 조절하여 스위칭 손실을 최소화할 수 있다. 또한, 스위칭 손실의 분배를 통해 반도체 소자의 동작에 의한 피로도(Fatigue)를 분배하여 반도체 소자 또는 반도체 스위치 장치의 수명을 연장할 수 있다.The semiconductor switch device 10 according to the present invention can reduce the switching loss of a plurality of semiconductor devices connected in parallel. In addition, the switching loss may be minimized by adjusting the number of semiconductor devices that generate a switching-on loss or a switching-off loss according to the mode signal Mode. In addition, by distributing the switching loss, fatigue caused by the operation of the semiconductor device may be distributed, thereby extending the lifespan of the semiconductor device or the semiconductor switch device.

본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.Effects of the present invention are not limited to the above-described effects, and effects not mentioned will be clearly understood by those of ordinary skill in the art to which the present invention pertains from the present specification and accompanying drawings.

이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명까지 미치는 것임을 이해하여야 한다.The above embodiments are presented to help the understanding of the present invention, and do not limit the scope of the present invention, and it should be understood that various modified embodiments therefrom also fall within the scope of the present invention. The technical protection scope of the present invention should be determined by the technical spirit of the claims, and the technical protection scope of the present invention is not limited to the literal description of the claims itself, but is substantially equivalent to the technical value. It should be understood that it extends to the invention of

10: 반도체 스위칭 장치
100: 구동부
Q1, Q2, Q3, Q4: 제1 내지 제4반도체 소자
DS: 구동신호
Mode 1: 제1모드 신호
Mode 2: 제2모드 신호
Mode 3: 제3모드 신호
Mode 4: 제4모드 신호10: semiconductor switching device
100: drive unit
Q1, Q2, Q3, Q4: first to fourth semiconductor devices
DS: drive signal
Mode 1: 1st mode signal
Mode 2: 2nd mode signal
Mode 3: 3rd mode signal
Mode 4: 4th mode signal

Claims (10)

서로 병렬 접속되는 복수의 반도체 소자; 및
구동 신호를 받아 상기 복수의 반도체 소자 각각을 스위치 온 상태 또는 스위치 오프 상태로 전환하는 구동부를 포함하고,
상기 구동부는 상기 복수의 반도체 소자의 스위치 온 상태로의 전환 시기 또는 스위치 오프 상태로의 전환 시기를 다르게 조절하고,
상기 복수의 반도체 소자는 제1 내지 제4반도체 소자를 포함하고,
상기 제1 내지 제4반도체 소자 중 선행적으로 상기 스위치 온 상태로 전환되는 상기 반도체 소자에서는 스위칭 온 손실이 발생하고,
상기 제1 내지 제4반도체 소자 중 후행적으로 상기 스위치 오프 상태로 전환되는 상기 반도체 소자에서는 스위칭 오프 손실이 발생되되,
상기 제1 내지 제4반도체 소자는 상기 구동 신호가 제공되는 전체 구간에서 작동되고,
상기 제1 내지 제4반도체 소자 각각에서는 상기 전체 구간동안 동일한 수의 상기 스위칭 온 손실 또는 상기 스위칭 오프 손실이 발생되는 반도체 스위치 장치.a plurality of semiconductor elements connected to each other in parallel; and
and a driving unit configured to receive a driving signal and switch each of the plurality of semiconductor devices to a switched-on state or a switched-off state,
The driving unit differently adjusts the switching timing of the plurality of semiconductor devices to the switched-on state or the switching timing to the switched-off state,
The plurality of semiconductor devices includes first to fourth semiconductor devices,
A switching-on loss occurs in the semiconductor device that is switched to the switched-on state in advance among the first to fourth semiconductor devices,
A switching-off loss is generated in the semiconductor device that is subsequently switched to the switched-off state among the first to fourth semiconductor devices,
The first to fourth semiconductor devices are operated in the entire section to which the driving signal is provided,
In each of the first to fourth semiconductor devices, the same number of the switching-on loss or the switching-off loss is generated during the entire period. 제1항에 있어서,
상기 전체 구간 동안 상기 스위칭 온 손실이 발생되는 상기 반도체 소자의 수와 상기 전체 구간 동안 상기 스위칭 오프 손실이 발생되는 상기 반도체 소자의 수는 외부로부터 제공되는 모드 신호에 따라 결정되는 반도체 스위치 장치.According to claim 1,
The number of the semiconductor elements generating the switching-on loss during the entire period and the number of the semiconductor elements generating the switching-off loss during the entire period are determined according to a mode signal provided from the outside. 제2항에 있어서,
상기 모드 신호는 상기 복수의 반도체 소자에 인가되는 전류의 크기에 의해 결정되는 반도체 스위치 장치.3. The method of claim 2,
The mode signal is determined by the magnitude of the current applied to the plurality of semiconductor devices. 제2항에 있어서,
상기 모드 신호는 상기 복수의 반도체 소자에 인가되는 전류의 크기가 커질수록 상기 스위칭 온 손실이 발생되는 반도체 소자의 수가 증가하도록 설정되는 반도체 스위치 장치.3. The method of claim 2,
The mode signal is set such that the number of semiconductor elements generating the switching-on loss increases as the magnitude of the current applied to the plurality of semiconductor elements increases. 제2항에 있어서,
상기 복수의 반도체 소자에 인가되는 전류의 크기는 제1전류와, 상기 제1전류보다 큰 제2전류를 포함하고,
상기 제1전류가 인가될 경우의 스위칭 온 손실이 발생되는 반도체 소자의 수는 상기 제2전류가 인가될 경우의 스위칭 온 손실이 발생되는 반도체 소자의 수보다 적은 반도체 스위치 장치.3. The method of claim 2,
The magnitude of the current applied to the plurality of semiconductor devices includes a first current and a second current greater than the first current,
The number of semiconductor elements generating a switching-on loss when the first current is applied is less than the number of semiconductor elements generating a switching-on loss when the second current is applied. 제2항에 있어서,
상기 모드 신호는 상기 구동부에서 생성되는 반도체 스위치 장치.3. The method of claim 2,
The mode signal is a semiconductor switch device generated by the driving unit. 제6항에 있어서,
상기 구동부는 상기 반도체 소자에 인가되는 전류의 크기를 측정하여 모드 신호를 생성하는 모드 신호 생성부를 포함하고,
상기 모드 신호 생성부는 측정된 상기 전류의 크기가 클수록 상기 스위칭 온 손실이 발생되는 반도체 소자의 수가 증가하도록 제어하는 반도체 스위치 장치.7. The method of claim 6,
The driving unit includes a mode signal generator for generating a mode signal by measuring the magnitude of the current applied to the semiconductor device,
The mode signal generator controls the number of semiconductor devices generating the switching-on loss to increase as the measured current increases. 삭제delete 제1항에 있어서,
상기 구동 신호는 상기 전체 구간 동안 스위치 온 신호와 스위치 오프 신호를 교대로 반복하여 제공하고,
상기 전체 구간은 상기 스위치 온 신호와 상기 스위치 오프 신호를 교대로 반복되는 제1 내지 제4구간을 포함하고,
상기 스위칭 온 손실이 발생되는 반도체 소자의 수는 상기 제1 내지 제4구간 각각에서 동일하고,
상기 스위칭 오프 손실이 발생되는 반도체 소자의 수는 상기 제1 내지 제4구간 각각에서 동일한 반도체 스위치 장치.According to claim 1,
The driving signal alternately and repeatedly provides a switch-on signal and a switch-off signal during the entire period,
The entire section includes first to fourth sections in which the switch-on signal and the switch-off signal are alternately repeated,
The number of semiconductor devices in which the switching-on loss occurs is the same in each of the first to fourth sections,
The number of semiconductor devices in which the switching-off loss occurs is the same in each of the first to fourth sections. 제1항에 있어서,
상기 구동부는 상기 반도체 소자에 인가되는 전류의 크기가 임계 크기를 초과한 경우 상기 복수의 반도체 소자 각각은 동시에 스위치 온 및 스위치 오프 상태로 전환하는 반도체 스위치 장치.According to claim 1,
The driving unit is a semiconductor switch device for switching each of the plurality of semiconductor devices to a switched-on and switched-off state at the same time when the magnitude of the current applied to the semiconductor device exceeds a threshold value.
KR1020200136969A 2020-10-21 2020-10-21 Apparatus for semiconductor switch KR102403150B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200136969A KR102403150B1 (en) 2020-10-21 2020-10-21 Apparatus for semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200136969A KR102403150B1 (en) 2020-10-21 2020-10-21 Apparatus for semiconductor switch

Publications (2)

Publication Number Publication Date
KR20220052712A KR20220052712A (en) 2022-04-28
KR102403150B1 true KR102403150B1 (en) 2022-05-27

Family

ID=81446839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200136969A KR102403150B1 (en) 2020-10-21 2020-10-21 Apparatus for semiconductor switch

Country Status (1)

Country Link
KR (1) KR102403150B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399908A (en) * 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
JP2001016083A (en) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd Switching control method, switching circuit, electronic component for switching, and electronic component for switching control

Also Published As

Publication number Publication date
KR20220052712A (en) 2022-04-28

Similar Documents

Publication Publication Date Title
CN205725692U (en) For driving the gate driver circuit of power switch
KR100353293B1 (en) Driving method and circuit device of series circuit semiconductor switch
JP6172175B2 (en) Switching circuit and semiconductor device
EP3029821B1 (en) Semiconductor device and power conversion device
US20190326903A1 (en) Drive circuit, power module and electric power conversion system
JP2021064933A (en) External adjustment of drive control of switch
JP2009011013A (en) Power conversion equipment
US11218083B2 (en) Semiconductor device and method for driving the same
Shahverdi et al. Active gate drive solutions for improving SiC JFET switching dynamics
JP4971603B2 (en) Driving method of voltage-driven semiconductor switching element
JP6314053B2 (en) Power conversion apparatus and control method thereof
KR102403150B1 (en) Apparatus for semiconductor switch
US9490794B1 (en) Dynamic shutdown protection circuit
CN111130514B (en) Control method and control device for switching device
JP2006238547A (en) Drive circuit of voltage drive element
JP2016213659A (en) Semiconductor switch circuit
JP2020096444A (en) Switching circuit
JP6739865B2 (en) Semiconductor device
WO2016192799A1 (en) Parallel-coupled switching devices and switch-mode power converter
JP6166790B2 (en) System and method for control of power semiconductor devices
CN113765339A (en) Method for avoiding parasitic oscillations in parallel semiconductor switches and corresponding device
JP4765375B2 (en) Power converter drive circuit
JPH07322600A (en) Semiconductor switching circuit
WO2018100647A1 (en) Gate driving circuit
US11831305B2 (en) Circuit arrangement for switching switch elements

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant