KR102402421B1 - 표시 장치 및 표시 장치의 데이터 보상 방법 - Google Patents

표시 장치 및 표시 장치의 데이터 보상 방법 Download PDF

Info

Publication number
KR102402421B1
KR102402421B1 KR1020170116167A KR20170116167A KR102402421B1 KR 102402421 B1 KR102402421 B1 KR 102402421B1 KR 1020170116167 A KR1020170116167 A KR 1020170116167A KR 20170116167 A KR20170116167 A KR 20170116167A KR 102402421 B1 KR102402421 B1 KR 102402421B1
Authority
KR
South Korea
Prior art keywords
display area
characteristic data
display
pixel
normal
Prior art date
Application number
KR1020170116167A
Other languages
English (en)
Other versions
KR20190029833A (ko
Inventor
황종광
표시백
정재원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170116167A priority Critical patent/KR102402421B1/ko
Priority to US16/101,680 priority patent/US10810937B2/en
Priority to CN201811055008.2A priority patent/CN109493798B/zh
Publication of KR20190029833A publication Critical patent/KR20190029833A/ko
Application granted granted Critical
Publication of KR102402421B1 publication Critical patent/KR102402421B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 표시 패널 및 보상 회로를 포함한다. 상기 표시 패널은 노말부와 상기 노말부로부터 돌출된 노치부를 포함한다. 상기 표시 패널에는 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의될 수 있다. 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함하고, 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함할 수 있다. 상기 보상 회로는 상기 제1 내지 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 내지 제3 입력 신호들을 수신하고, 상기 제1 내지 제3 입력 신호들의 계조값을 보상할 수 있다. 상기 보상 회로는 상기 제1 및 제3 입력 신호들을 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호를 상기 화소 특성 데이터와 서로 다른 시드 데이터를 근거로 보상할 수 있다.

Description

표시 장치 및 표시 장치의 데이터 보상 방법{DISPLAY APPARATUS AND DATA COMPENSATING METHOD THEREOF}
본 발명은 표시 장치 및 표시 장치의 데이터 보상 방법에 관한 것으로, 비정형 구조를 갖는 표시 장치 및 표시 장치의 데이터 보상 방법에 관한 것이다.
최근 들어, 영상을 표시하는 표시 패널을 구비한 전자 장치가 증가하고 있다. 스마트폰, 노트북, 텔레비전과 같이 영상을 표시하는 기능이 필수적인 전자 장치뿐만 아니라, 냉장고, 세탁기, 프린터 등에 표시 패널이 채용되는 제품이 증가하고 있다.
표시 패널은 전자 장치의 형상에 따라 또는 전자 장치 제조사의 요구에 따라 다양한 형상을 가질 수 있다.
일반적인 사각형상을 갖는 표시 패널에 비해 비정형화된 형상을 갖는 표시 패널은 영역에 따라 휘도가 달라질 수 있다.
본 발명의 목적은 비정형화된 형상을 갖는 표시 패널에서 표시되는 영상의 휘도를 균일하게 제어할 수 있는 표시 장치 및 표시 장치의 데이터 보상 방법을 제공하는 것이다.
본 발명의 실시예에 따른 표시 장치는 표시 패널 및 보상 회로를 포함한다.
상기 표시 패널은 노말부와 상기 노말부로부터 돌출된 노치부를 포함한다. 상기 표시 패널에는 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의될 수 있다. 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함할 수 있다. 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함할 수 있다.
상기 보상 회로는 상기 제1 내지 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 내지 제3 입력 신호들을 수신하고, 상기 제1 내지 제3 입력 신호들의 계조값을 보상할 수 있다.
상기 보상 회로는 상기 제1 및 제3 입력 신호들을 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호를 상기 화소 특성 데이터와 서로 다른 시드 데이터를 근거로 보상할 수 있다.
상기 노말부는 사각 형상을 가질 수 있다. 상기 노치부는 상기 노말부의 일측의 제1 모서리에서 돌출된 제1 노치부 및 상기 노말부의 상기 일측의 제2 모서리에서 돌출되고, 상기 제1 노치부와 이격된 제2 노치부를 포함할 수 있다.
상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분될 수 있다.
상기 표시 패널은 상기 복수의 화소들 중 대응하는 화소들에 연결된 제1 내지 제3 주사 라인들 및 상기 비표시 영역에 배치되고 서로 이격된 제1 및 제2 주사 구동 회로들을 포함할 수 있다. 상기 제1 주사 라인은 상기 노말부 내에 배치되고, 상기 제2 주사 라인은 상기 제1 노치부 내에 배치되고, 상기 제3 주사 라인은 상기 제2 노치부 내에 배치될 수 있다.
상기 제1 주사 라인의 일단은 상기 제1 주사 구동 회로에 연결되고, 상기 제1 주사 라인의 타단은 상기 제2 주사 구동 회로에 연결될 수 있다. 상기 제2 주사 라인은 상기 제1 주사 구동 회로에 연결될 수 있다. 상기 제3 주사 라인은 상기 제2 주사 구동 회로에 연결될 수 있다.
본 발명의 일 실시예에서 상기 보상 회로는, 메모리, 산출부, 및 보상부를 포함할 수 있다.
상기 메모리는 상기 제1 및 제3 표시 영역들의 휘도 정보를 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹 단위로 갖는 상기 화소 특성 데이터를 저장할 수 있다.
상기 산출부는 상기 화소 특성 데이터에 근거하여 상기 제2 표시 영역의 휘도 정보를 상기 화소 그룹 단위로 갖는 시드 데이터를 산출할 수 있다.
상기 보상부는 상기 제1 및 제3 입력 신호들을 상기 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호는 상기 시드 데이터를 근거로 보상할 수 있다.
상기 산출부는 상기 제1 표시 영역의 상기 화소 그룹의 휘도 정보와 상기 제3 표시 영역의 상기 화소 그룹의 휘도 정보를 보간하여 상기 시드 데이터를 산출할 수 있다.
상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분될 수 있다. 상기 시드 데이터는 상기 제2 표시 영역의 상기 제2 방향 위치에 따라 선형적으로 변경되는 오프셋 보상값을 가질 수 있다.
본 발명의 일 실시예에서 상기 보상 회로는, 메모리, 산출부, 및 보상부를 포함할 수 있다.
상기 메모리는 상기 제1 및 제3 표시 영역들의 휘도 정보를 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹 단위로 갖는 상기 화소 특성 데이터 및 상기 제2 표시 영역과 중첩하는 상기 화소들 각각의 휘도 정보를 갖는 영역 특성 데이터를 저장할 수 있다.
상기 산출부는 상기 화소 특성 데이터 및 영역 특성 데이터에 근거하여 상기 제2 표시 영역의 휘도 정보를 상기 화소 그룹 단위로 갖는 시드 데이터를 산출할 수 있다.
상기 보상부는 상기 제1 및 제3 입력 신호들을 상기 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호는 상기 시드 데이터를 근거로 보상할 수 있다.
상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 상기 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분될 수 있다. 상기 시드 데이터는 상기 제2 표시 영역의 상기 제2 방향 위치에 따라 커브 형상의 오프셋 보상값을 가질 수 있다.
상기 산출부는 상기 영역 특성 데이터에 근거하여 상기 제2 표시 영역의 상기 제2 방향 위치에 따른 상기 오프셋 보상값의 상기 커브 형상을 산출할 수 있다. 상기 산출부는 상기 제1 표시 영역의 상기 화소 그룹의 휘도 정보와 상기 제3 표시 영역의 상기 화소 그룹의 휘도 정보를 이용하여 상기 시드 데이터의 상기 오프셋 보상값의 범위를 결정할 수 있다.
본 발명의 실시예에 따른 표시 장치는 표시 패널 및 보상 회로를 포함할 수 있다.
상기 표시 패널은 노말부와 상기 노말부로부터 돌출된 노치부를 포함할 수 있다. 상기 표시 패널에는 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의될 수 있다. 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함할 수 있다. 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함할 수 있다.
상기 보상 회로는 상기 제1 내지 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 내지 제3 입력 신호들을 수신하고, 상기 제1 내지 제3 입력 신호들의 계조값을 보상할 수 있다. 상기 보상 회로는 화소 특성 데이터가 저장된 메모리를 포함할 수 있다.
상기 보상 회로는 상기 제1 및 제3 입력 신호들에 상기 화소 특성 데이터의 오프셋 보상값을 보상하고, 상기 제2 입력 신호에 상기 화소 특성 데이터의 상기 오프셋 보상값과 다른 값을 보상할 수 있다.
본 발명의 실시예에 따른 표시 장치의 데이터 보상 방법은, 노말부와 상기 노말부로부터 돌출된 노치부를 포함하고, 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의되고, 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함하고, 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함하는 표시 패널을 제공하는 단계; 상기 제1 및 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 및 제3 입력 신호를 화소 특성 데이터를 근거로 보상하는 단계; 및 상기 제2 표시 영역에서 표시되는 영상 정보를 갖는 제2 입력 신호를 상기 화소 특성 데이터와 다른 시드 데이터를 근거로 보상하는 단계를 포함할 수 있다.
표시 장치의 데이터 보상 방법은, 메모리에 저장된 상기 화소 특성 데이터를 근거로 상기 시드 데이터를 산출하는 단계를 더 포함할 수 있다.
상기 시드 데이터를 산출하는 단계는 상기 제1 표시 영역의 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹의 휘도 정보와 상기 제3 표시 영역의 상기 화소 그룹의 휘도 정보를 보간하여 상기 시드 데이터를 산출할 수 있다.
표시 장치의 데이터 보상 방법은, 메모리에 저장된 상기 화소 특성 데이터와 영역 특성 데이터를 근거로 상기 시드 데이터를 산출하는 단계를 더 포함할 수 있다.
상기 시드 데이터를 산출하는 단계는 상기 영역 특성 데이터를 근거로 상기 제2 표시 영역의 위치에 따른 오프셋 보상값의 커브 형상을 산출할 수 있다.
본 발명의 실시예에 따른 표시 장치 및 표시 장치의 데이터 보상 방법에 의하면, 표시 패널이 비정형화된 형상을 갖더라도 표시 패널에서 표시되는 영상의 휘도를 균일하게 제어할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치의 일부 구성을 도시한 평면도이다.
도 3는 도 2의 하나의 화소의 등가 회로도이다.
도 4는 도 2의 표시 패널을 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 도 2의 보상 회로를 도시한 블록도이다.
도 6은 본 발명의 실시예에 따른 표시 장치에서 제1 내지 제3 표시 영역들의 화소들에 대응하는 입력 신호를 화소 특성 데이터를 기초로 보상한 경우의 표시 장치의 휘도와 입력 신호를 보상하지 않은 경우의 표시 장치의 휘도를 측정하여 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에서 제1 방향 위치에 따른 휘도와 제1 방향 위치에 따른 화소 특성 데이터 및 시드 데이터에 대응하는 오프셋 보상값을 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치에서 도 2의 구동 회로칩을 도시한 블록도이다.
도 9은 도 8의 구동 회로칩을 포함하는 본 발명의 다른 실시예에 따른 표시 장치에서 제1 방향 위치에 따른 휘도와 제1 방향 위치에 따른 화소 특성 데이터 및 시드 데이터가 갖는 오프셋 보상값을 도시한 도면이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 표시 장치의 데이터 보상 방법을 도시한 순서도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합 된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
본 발명의 일 실시예서 표시 장치(1000)는 스마트폰, 태블릿PC, PMP, 노트북 등 다양한 전자 장치일 수 있다. 도 1에서 표시 장치(1000)는 스마트폰인 것을 예시적으로 도시하였다.
도 1을 참조하면, 표시 장치(1000)의 표시면(IS)에 영상이 표시되는 표시 영역(DA0)과 표시 영역(DA0)에 인접한 비표시 영역(NDA0)이 정의된다. 표시 영역(DA0)은 영상이 표시되는 영역이다. 비표시 영역(NDA0)은 영상이 표시되지 않는 영역이다. 표시 장치(1000)의 표시면(IS)은 표시 장치(1000)의 최외곽면이고, 사용자가 바라보는 면일 수 있다.
표시 장치(1000)는 스피커(SP)와 카메라 모듈(CM)을 포함할 수 있다. 스피커(SP)와 카메라 모듈(CM)은 비표시 영역(NDA0)에 중첩하게 배치되고, 표시 영역(DA0)과 중첩하지 않는다
표시 영역(DA0)은 사각 형상의 적어도 일측이 돌출된 형상을 가질 수 있다. 구체적인 내용은 후술된다. 비표시 영역(NDA0)은 표시 영역(DA0)을 둘러싸는 형상을 갖는 것을 예시적으로 도시하였다. 다만, 이에 제한되는 것은 아니고, 표시 영역(DA0)과 비표시 영역(NDA0)은 다양한 형상을 가질 수 있다.
도 1에 도시된 것과 같이, 이미지(IM)가 표시되는 표시면(IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(IS)의 법선 방향, 즉 표시 장치(1000)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
도 2는 도 1의 표시 장치의 일부 구성을 도시한 평면도이다.
도 2를 참조하면, 표시 장치(1000)는 표시 패널(DP) 및 구동 회로 칩(DIC)을 포함한다.
표시 패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함한다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드를 포함한다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
표시 패널(DP)은 평면상에서 표시 영역(DA)과 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(DP)은 표시 영역(DA)에서 영상을 표시하고, 비표시 영역(NDA)에서 영상을 표시하지 않을 수 있다. 도 2에 도시된 표시 영역(DA) 및 비표시 영역(NDA)은 도 1에 도시된 표시 영역(DA0) 및 비표시 영역(NDA0)에 각각 대응한다. 다만, 표시 패널(DP)의 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(1000)의 표시 영역(DA0) 및 비표시 영역(NDA0)과 반드시 동일할 필요는 없고, 표시 패널(DP)의 구조/디자인에 따라 변경될 수 있다.
표시 패널(DP)은 화소(PX), 복수의 신호 라인들, 및 주사 구동 회로(GDC1, GDC2)를 포함할 수 있다.
화소(PX)는 표시 영역(DA)에 배치되어 영상을 표시 할 수 있다. 화소(PX)는 복수 개로 제공될 수 있고, 매트릭스 형태로 배열되거나, 펜타일 형태와 같은 비 매트릭스 형태로 배열될 수 있다.
신호 라인들은 주사 라인(SL1~SL3), 데이터 라인(DL), 및 전원 라인(PL)을 포함할 수 있다. 데이터 라인(DL), 및 전원 라인(PL)은 복수 개로 제공되나, 도 2에서는 예시적으로 하나씩 도시하였다. 주사 라인(SL1~SL3)은 3 이상으로 제공되나 도 2에서는 예시적으로 3개를 도시하였다.
표시 패널(DP)은 노말부(NP)와 노치부(NTP1, NTP2)를 포함할 수 있다. 노말부(NP)와 노치부(NTP)는 일체의 형상을 가지며, 표시 패널(DP)의 형상을 설명하기 위해 나뉜 구성들이다.
노말부(NP)는 사각 형상을 가질 수 있다. 노치부(NTP1, NTP2)는 노말부(NP)의 일측에서 돌출될 수 있다. 노치부(NTP1, NTP2)의 개수는 제한되지 않으나, 본 발명의 실시예에서 노치부(NTP1, NTP2)는 제1 및 제2 노치부들(NTP1, NTP2)을 포함하는 것을 예시적으로 도시하였다. 제1 및 제2 노치부들(NTP1, NTP2) 사이의 영역에 도 1을 참조하여 설명한 카메라 모듈(CM)과 스피커(SP)가 배치될 수 있다.
제1 노치부(NTP1)는 제1 방향(DR1)으로 노말부(NP)의 일측(AA1)의 제1 모서리에서 제1 방향(DR1)으로 돌출된다. 제2 노치부(NTP2)는 제1 방향(DR1)으로 노말부(NP)의 일측(AA1)의 제2 모서리에서 제1 방향(DR1)으로 돌출된다. 제1 및 제2 노치부들(NTP1, NTP2)은 제2 방향(DR2)으로 서로 이격될 수 있다.
도 2에서 주사 라인(SL1~SL3)은 제1 내지 제3 주사 라인들(SL1~SL3)을 포함한다. 제1 주사 라인(SL1)은 노말부(NP) 내에 배치되고, 제2 주사 라인(SL2)은 제1 노치부(NTP1) 내에 배치되고, 제3 주사 라인(SL3)은 제2 노치부(NTP2) 내에 배치될 수 있다. 제1 주사 라인(SL1)은 제2 및 제3 주사 라인들(SL2, SL3) 보다 긴 길이를 가질 수 있다.
제1 내지 제3 주사 라인들(SL1~SL3), 데이터 라인(DL), 및 전원 라인(PL)은 화소(PX)에 연결된다. 데이터 라인(DL), 및 전원 라인(PL)은 구동 회로 칩(DIC)에 연결되어 구동 신호를 수신할 수 있다.
주사 구동 회로(GDC1, GDC2)는 제1 주사 구동 회로(GDC1) 및 제2 주사 구동 회로(GDC2)를 포함할 수 있다. 제1 주사 구동 회로(GDC1) 및 제2 주사 구동 회로(GDC2)는 비표시 영역(NDA)에 배치될 수 있다. 제1 주사 구동 회로(GDC1)는 노말부(NP)와 제1 노치부(NTP1) 내에 배치될 수 있다. 제2 주사 구동 회로(GDC2)는 노말부(NP)와 제2 노치부(NTP2) 내에 배치될 수 있다.
제1 및 제2 주사 구동 회로들(GDC1, GDC2)은 주사 신호를 생성하고, 생성된 주사 신호를 제1 내지 제3 주사 라인들(SL1~SL3)에 출력할 수 있다.
제1 및 제2 주사 구동 회로들(GDC1, GDC2)은 제1 주사 라인(SL1)의 양단에 연결된다. 제1 및 제2 주사 구동 회로들(GDC1, GDC2)은 제1 주사 라인(SL)에 인가된 주사 신호의 딜레이에 의한 충전 불량을 방지하기 제1 주사 라인(SL1)의 양단에서 주사 신호를 제1 주사 라인(SL1)에 인가한다.
제1 주사 구동 회로(GDC1)는 제2 주사 라인(SL2)의 일단에 연결되고, 제2 주사 구동 회로(GDC2)는 제3 주사 라인(SL3)의 일단에 연결된다. 제2 및 제3 주사 라인들(SL2, SL3) 각각은 제1 및 제2 노치부들(NTP1, NTP2) 각각에 배치되어, 제1 및 제2 주사 구동 회로들(GDC1, GDC2) 중 대응하는 주사 구동 회로로부터 주사 신호를 수신한다. 제2 및 제3 주사 라인들(SL2, SL3)은 제1 주사 라인(SL1)에 비해 짧은 길이를 가지므로, 제1 주사 라인(SL1)에서 발생할 수 있는 주사 신호 딜레이로 인한 충전 불량은 문제되지 않는다.
제1 및 제2 주사 구동회로들(GDC1, GDC2)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
구동 회로 칩(DIC)은 비표시 영역(NDA)에 배치될 수 있다. 구동 회로 칩(DIC)은 비표시 영역(NDA)에 직접 실장될 수 있으나, 이에 제한되는 것은 아니고, 비표시 영역(NDA)에 구비된 패드를 통해 연결된 연성인쇄회로기판(미도시)에 실장될 수 있다. 구동 회로 칩(DIC)은 표시 패널(DP)의 구동에 필요한 신호를 제공한다. 즉, 구동 회로 칩(DIC)은 데이터 라인(DL) 및 전원 라인(PL)에 신호를 제공할 수 있다. 구동 회로 칩(DIC)은 데이터 라인(DL)에 데이터 신호를 제공하는 소스 드라이버 집적 회로일 수 있다.
본 발명의 실시예에서, 구동 회로 칩(DIC)은 보상 회로(미도시)를 포함할 수 있다. 보상 회로는 표시 영역(DA)에서 표시할 영상 정보를 갖는 입력 신호를 수신하고, 입력 신호를 보상하여 보상 데이터를 출력할 수 있다. 보상 회로의 구체적인 내용은 후술된다.
본 발명의 실시예에서, 보상 회로(미도시)는 구동 회로 칩(DIC) 내에 포함되는 것을 예시적으로 설명하나, 이에 제한되는 것은 아니고, 보상 회로(미도시)는 별도의 인쇄회로기판에 구비되거나, 표시 패널(DP)의 비표시 영역(NDA)에 배치될 수 있다.
도시하지는 않았으나, 표시 장치(1000)는 표시 패널(DP)에 연결된 연성인쇄회로기판(미도시)을 더 포함할 수 있다. 연성인쇄회로기판은 구동 회로 칩(DIC)의 동작에 필요한 신호를 구동 회로칩(DIC)에 제공할 수 있다.
도 3는 도 2의 하나의 화소의 등가 회로도이다.
본 발명의 일 실시예에 따른 하나의 화소(PX)는 복수의 트랜지스터들(T1~T7), 스토리지 커패시터(Cst), 및 유기 발광 소자(organic light emitting diode, OLED)를 포함할 수 있다.
박막트랜지스터들(T1~T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 및 바이패스 트랜지스터(T7)를 포함한다.
화소(PX)는 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)에 n번째 주사 신호(Sn)를 전달하는 제1 주사 라인(14), 초기화 트랜지스터(T4)에 n-1번째 주사 신호(Sn-1)를 전달하는 제2 주사 라인(24), 바이패스 트랜지스터(T7)에 n+1번째 주사 신호(Sn+1)를 전달하는 제3 주사 라인(34), 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 라인(15), 데이터 신호(Dm)를 전달하는 데이터 라인(16), 전원전압(ELVDD)을 전달하는 전원 라인(26), 구동 트랜지스터(T1)를 초기화 하는 초기화 전압(Vint)을 전달하는 초기화 라인(22)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(C1)과 연결된다. 구동 트랜지스터(T1)의 소스 전극(S1)은 제1 발광 제어 트랜지스터(T5)를 경유하여 전원 라인(26)과 연결된다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 제2 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 제1 주사 라인(14)과 연결된다. 스위칭트랜지스터(T2)의 소스 전극(S2)은 데이터 라인(16)과 연결된다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되고, 제1 발광 제어 트랜지스터(T5)를 경유하여 전원 라인(26)과 연결된다. 스위칭 트랜지스터(T2)는 제1 주사 라인(14)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온 되어 데이터 라인(16)으로 전달된 데이터 신호(Dm)를 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 제1 주사 라인(14)에 연결되어 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되고, 제2 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드와 연결된다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 제1 전극(C1), 초기화 트랜지스터(T4)의 소스 전극(S4) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 보상 트랜지스터(T3)는 제1 주사 라인(14)을 통해 전달받은 n번째 주사 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결(diode connection)시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 제2 주사 라인(24)과 연결된다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 초기화 라인(22)에 연결된다. 초기화 트랜지스터(T4)의 소스 전극(S4)은 스토리지 커패시터(Cst)의 제1 전극(C1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 초기화 트랜지스터(T4)는 제2 주사 라인(24)을 통해 전달받은 n-1번째 주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시킨다.
제1 발광 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 라인(15)과 연결된다. 제1 발광 제어 트랜지스터(T5)는 전원 라인(26)과 구동 트랜지스터(T1) 사이에 연결될 수 있다. 제1 발광 제어 트랜지스터(T5)의 소스 전극(S5)은 전원 라인(26)과 연결된다. 제1 발광 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)과 연결된다. 제1 발광 제어 트랜지스터(T5)의 게이트 전극(G5)에 발광 제어 신호(En)이 인가됨에 따라 제1 발광 제어 트랜지스터(T5)는 턴 온되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐른다. 제1 발광 제어 트랜지스터(T5)는 유기발광 다이오드(OLED)에 구동 전류(Id)가 흐르는 타이밍을 결정할 수 있다.
제2 발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 라인(15)과 연결된다. 제2 발광 제어 트랜지스터(T6)는 구동 트랜지스터(T1)와 유기발광 다이오드(OLED) 사이에 연결될 수 있다. 제2 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결된다. 제2 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드와 전기적으로 연결된다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)는 발광 라인(15)을 통해 전달받은 발광 제어 신호(En)에 따라 턴 온된다. 제2 발광 제어 트랜지스터(T6)의 게이트 전극(G6)에 발광 제어 신호(En)이 인가됨에 따라 제2 발광 제어 트랜지스터(T6)는 턴 온되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐른다. 제2 발광 제어 트랜지스터(T6)는 유기발광 다이오드(OLED)에 구동 전류(Id)가 흐르는 타이밍을 결정할 수 있다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 제3 주사 라인(34)에 연결된다. 바이패스 트랜지스터(T7)의 소스 전극(S7)은 유기 발광 소자(OLED)의 애노드에 연결된다. 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 라인(22)에 연결된다. 바이패스 트랜지스터(T7)는 제3 주사 라인(34)을 통해 전달받은 n+1번째 주사 신호(Sn+1)에 따라 턴 온되어 유기 발광 소자(OLED)의 애노드를 초기화시킨다.
스토리지 커패시터(Cst)의 제2 전극(C2)은 전원 라인(26)에 연결된다. 스토리지 커패시터(Cst)의 제1 전극(C1)은 구동 트랜지스터(T1)의 게이트 전극(G1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 연결된다.
유기 발광 소자(OLED)의 캐소드는 기준 전압(ELVSS)을 수신한다. 유기 발광 소자(OLED)는 구동 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광한다.
본 발명의 다른 실시예에서, 화소(PX)를 구성하는 트랜지스터들(T1~T7)의 개수와 연결관계는 다양하게 변경될 수 있다.
도 4는 도 2의 표시 패널을 도시한 평면도이다.
도 2 및 도 4를 참조하면, 표시 패널(DP)의 표시 영역(DA)은 제1 내지 제3 표시 영역들(DA1~DA3)을 포함할 수 있다.
제1 표시 영역(DA1)은 평면상에서 제1 및 제2 노치부들(NTP1, NTP2) 내에 정의될 수 있다. 제2 표시 영역(DA2)은 평면상에서 노말부(NP), 제1 및 제2 노치부들(NTP1, NTP2)과 중첩하게 정의될 수 있다. 제2 표시 영역(DA2)의 일부는 노말부(NP)와 중첩하고, 제2 표시 영역(DA2)의 다른 일부는 제1 및 제2 노치부들(NTP1, NTP2)과 중첩할 수 있다. 제3 표시 영역(DA3)은 노말부(NP) 내에 정의될 수 있다. 제1 내지 제3 표시 영역들(DA1~DA3)은 제2 방향(DR2)으로 연장된 가상의 선을 기준으로 나뉠 수 있다. 제2 표시 영역(DA2)은 제1 방향(DR1)으로 제1 및 제3 표시 영역들(DA1, DA3) 사이에 정의될 수 있다.
화소(PX)는 제1 표시 영역(DA1) 내에 배치된 제1 화소(PX1), 제2 표시 영역(DA2) 내에 배치된 제2 화소(PX2), 및 제3 표시 영역(DA3) 내에 배치된 제3 화소(PX3)를 포함할 수 있다. 제1 내지 제3 화소들(PX1~PX3) 각각은 복수 개로 제공될 수 있다.
제1 주사 라인(SL1)은 노말부(NP) 내에 배치되고, 제3 표시 영역(DA3)과 중첩한다. 제2 및 제3 주사 라인들(SL2, SL3)은 제2 및 제3 노치부들(NTP1, NTP2) 내에 각각 배치되고, 제1 표시 영역(DA1)과 중첩할 수 있다.
제1 주사 라인(SL1)은 제2 및 제3 주사 라인들(SL2, SL3)에 비해 긴 길이를 가지므로, 저항값이 크다. 제1 주사 라인(SL1)에 인가된 주사 신호의 딜레이 값이 제2 및 제3 주사 라인들(SL2, SL3)에 인가된 주사 신호의 딜레이 값 보다 크다. 제1 주사 라인(SL1)에 인가된 주사 신호의 펄스-온 구간이 제2 및 제3 주사 라인들(SL2, SL3)에 인가된 주사 신호의 펄스-온 구간 보다 짧다.
도 3을 참조하여 설명한 구동 트랜지스터(T1)가 PMOS 트랜지스터인 경우, 제1 주사 라인(SL1)에 인가된 주사 신호의 펄스-온 구간이 상대적으로 짧아 구동 트랜지스터(T1)의 게이트 전압이 상대적으로 낮고, 유기 발광 소자(OLED)에 흐르는 전류가 상대적으로 높아 제1 주사 라인(SL1)에 연결된 제3 화소(PX3)의 유기 발광 소자(OLED)는 상대적으로 높은 휘도로 발광한다.
즉, 제1 표시 영역(DA1) 및 제3 표시 영역(DA3)에 배치된 제1 및 제3 화소들(PX1, PX3)의 휘도는 서로 상이하고, 본 발명의 실시예에서, 제1 표시 영역(DA1)에 배치된 제1 화소(PX1)의 휘도는 제3 표시 영역(DA3)에 배치된 제3 화소(PX3)의 휘도 보다 작을 수 있다. 제2 표시 영역(DA2)에 배치된 제2 화소(PX2)의 휘도는 제3 표시 영역(DA3)으로부터 제1 표시 영역(DA1)으로 인접할수록 어두워진다.
본 발명의 실시예에서, 제1 내지 제3 표시 영역들(DA1~DA3)에 배치된 제1 내지 제3 화소들(PX1~PX3)에 인가되는 데이터 신호는 제1 내지 제3 표시 영역들(DA1~DA3)의 휘도 편차를 고려하여 보상된다. 구체적인 내용은 후술된다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 도 2의 보상 회로(CCL)를 도시한 블록도이다.
도 2 및 도 5를 참조하면, 보상 회로(CCL)는 메모리(100), 산출부(200), 및 보상부(300)를 포함할 수 있다.
메모리(100)는 화소 특성 데이터(PFD)를 저장한다. 화소 특성 데이터(PFD)는 표시 패널(DP)의 서로 인접한 복수의 화소들(PX)을 갖는 화소 그룹의 휘도 정보를 포함할 수 있다. 예를 들어, 화소 특성 데이터(PFD)는 4x4의 매트릭스 형태로 배열된 화소들(PX)을 포함하는 화소 그룹 단위의 휘도 정보를 포함할 수 있다. 하나의 화소 그룹 내의 화소들(PX)은 모두 동일한 휘도 정보를 가질 수 있다. 하나의 화소 그룹에 포함되는 화소들(PX)의 개수는 다양하게 설정될 수 있다. 화소 특성 데이터(PFD)는 일정한 계조의 영상을 표시하는 표시 패널(DP)을 촬영하여, 화소(PX) 마다 휘도 특성을 측정한 후 화소 그룹 단위로 휘도 정보를 산출한 데이터일 수 있다.
메모리(100)는 플래시 메모리 또는 비순차 접근 메모리(RAM)일 수 있다.
산출부(200)는 제2 표시 영역(DA2)에 배치된 제2 화소들(PX2)에 인가되는 입력 신호를 보상하기 위한 시드 데이터(SFD)를 산출한다. 본 발명의 일 실시예에서 산출부(200)는 메모리(100)로부터 화소 특성 데이터(PFD)를 독출하고, 제1 표시 영역(DA1)과 제3 표시 영역(DA3)의 제1 및 제3 화소들(PX1, PX3)의 휘도 정보에 근거하여 시드 데이터(SFD)를 산출할 수 있다. 산출부(200)는 제1 표시 영역(DA1)의 화소 그룹의 휘도 정보와 제3 표시 영역(DA3)의 화소 그룹의 휘도 정보를 제1 방향(DR1)을 따라 보간하여 제2 화소(PX2)의 제1 방향(DR1)으로 위치에 따른 시드 데이터(SFD)를 산출할 수 있다. 시드 데이터(SFD)는 복수의 제2 화소들(PX2)을 포함하는 화소 그룹 단위의 오프셋 보상값을 갖고, 하나의 화소 그룹 단위에 포함된 제2 화소들(PX2)의 개수는 화소 특성 데이터(PFD)의 화소 그룹에 포함된 화소들의 개수와 실질적으로 동일할 수 있다.
산출부(200)는 시드 데이터(SFD)를 보상부(300)에 출력한다.
보상부(300)는 입력 신호(Di)를 수신하고, 화소 특성 데이터(PFD)와 시드 데이터(SFD)를 근거로 입력 신호(Di)을 보상한다. 입력 신호(Di)는 표시 패널(DP)의 휘도 특성과 무관한 영상의 정보를 포함할 수 있다. 보상부(300)는 입력 신호(Di)가 보상된 보상 데이터(Dc)를 출력한다. 이후 보상 데이터(Dc)는 전압 신호인 데이터 신호로 변환되어 데이터 라인(도 3의 16)에 인가될 수 있다.
보상부(300)는 입력 신호(Di)를 보상할 때, 제1 내지 제3 표시 영역들(DA1~DA3) 마다 서로 다른 보상 방식을 적용할 수 있다.
보상부(300)는 제1 및 제3 표시 영역들(DA1, DA3)에 배치된 제1 및 제3 화소들(PX1, PX3)에 대응하는 입력 신호(Di)의 계조값을 화소 특성 데이터(PFD)를 근거로 보상하고, 제2 표시 영역(DA2)에 배치된 제2 화소들(PX2)에 대응하는 입력 신호(Di)의 계조값을 시드 데이터(SFD)를 근거로 보상한다. 이하, 제1 내지 제3 표시 영역들(DA1~DA3)에 배치된 제1 내지 제3 화소들(PX1~PX3)에 대응하는 입력 신호(Di)는 각각 제1 내지 제3 입력 신호로 정의한다.
구체적으로, 보상부(300)는 화소 특성 데이터(PFD) 중 보상 대상인 제1 표시 영역(DA1) 내의 제1 화소(PX1)가 포함된 화소 그룹의 휘도 정보에 해당하는 오프셋 보상값을 보상 대상인 제1 화소(PX1)의 제1 입력 신호에 보상한다.
또한, 보상부(300)는 화소 특성 데이터(PFD) 중 보상 대상인 제3 표시 영역(DA3) 내의 제3 화소(PX3)가 포함된 화소 그룹의 휘도 정보에 해당하는 오프셋 보상값을 보상 대상인 제3 화소(PX3)의 제3 입력 신호에 보상한다.
보상부(300)는 시드 데이터(SFD) 중 보상 대상인 제2 표시 영역(DA2) 내의 제2 화소(PX2)의 휘도 정보에 해당하는 오프셋 보상값을 보상 대상인 제2 화소(PX2)의 제2 입력 신호에 보상한다. 즉, 보상부(300)는 제2 입력 신호에 화소 특성 데이터(PFD)의 오프셋 보상값과 다른 값을 보상한다.
도 6은 본 발명의 실시예에 따른 표시 장치에서 제1 내지 제3 표시 영역들의 화소들에 대응하는 입력 신호를 화소 특성 데이터를 기초로 보상한 경우의 표시 장치의 휘도와 입력 신호를 보상하지 않은 경우의 표시 장치의 휘도를 측정하여 도시한 도면이다.
도 6에서 원을 연결한 선은 입력 신호를 보상하지 않은 경우의 표시 장치의 휘도를 나타내고, 마름모를 연결한 선은 입력 신호를 화소 특성 데이터를 기초로 보상한 경우의 표시 장치의 휘도를 나타낸다. 도 6에서 화소들의 휘도를 원 또는 마름모로 표시하고 데이터 보상 전후 인접한 화소들의 휘도를 연결하여 도시하였다.
도 6에서 가로축은 도 4의 표시 패널에서 제1 방향(DR1) 위치를 나타내고, 세로축은 휘도를 나타낸다.
도 5 및 도 6을 참조하면, 입력 신호를 보상하지 않은 경우, 제1 표시 영역(DA1) 및 제3 표시 영역(DA3)은 대략적인 휘도 차이(△H)가 있다. 하지만, 화소 특성 데이터(PFD)를 기초로 데이터 보상을 수행한 경우에 실질적으로 제1 및 제3 표시 영역들(DA1, DA3) 사이에 휘도 차이가 발생하지 않고, 제1 표시 영역(DA1) 및 제3 표시 영역(DA3) 각각 내에서도 휘도가 급격하게 변화되는 영역이 발견되지 않는다.
제2 표시 영역(DA2)의 경우, 화소 특성 데이터(PFD)를 기초로 데이터 보상을 수행하는 경우에 도 2를 참조하여 설명한 노말부(NP)와 노치부(NTP1, NTP2)의 경계 영역(AR1)에서 휘도가 급격히 떨어져 제2 방향(DR2)으로 연장되는 라인이 시인될 수 있다.
따라서, 본 발명의 실시예에서, 제2 표시 영역(DA2)에 배치된 제2 화소들(PX2)에 대응하는 입력 신호(Di)는 화소 특성 데이터(PFD)를 근거로 보상하지 않고, 제1 및 제3 표시 영역들(DA1, DA3)의 휘도 정보를 근거로 산출된 시드 데이터(SFD)를 근거로 보상한다.
따라서, 본 발명의 실시예에서 따른 표시 장치(도 2의 1000)에 의하면, 제1 내지 제3 표시 영역들(DA1~DA3)에서 표시되는 영상의 휘도를 균일하게 제어할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에서 제1 방향 위치에 따른 휘도(LFS)와 제1 방향 위치에 따른 화소 특성 데이터 및 시드 데이터에 대응하는 오프셋 보상값(OFS)을 도시한 도면이다. 도 7에서 표시된 하나의 원 또는 마름모는 도 4를 참조하여 설명한 하나의 화소 그룹의 휘도 정보 또는 하나의 화소 그룹에 입가되는 입력 신호의 오프셋 보상값일 수 있다.
도 4, 도 5, 및 도 7을 참조하면, 화소 특성 데이터(PFD)와 시드 데이터(SFD)에 대응하는 오프셋 보상값(OFS)은 표시 장치(1000)의 휘도를 보상하기 위한 것이므로, 표시 장치의 휘도(LFS)에 반비례하는 값을 가질 수 있다.
제1 및 제3 표시 영역(DA1, DA3)에 대응하는 화소 특성 데이터(PFD)는 메모리(100)에 저장된 값이다. 제2 표시 영역(DA2)에 대응하는 시드 데이터(SFD)는 화소 특성 데이터(PFD)를 보간하여 산출된 값이다.
본 발명의 실시예에서, 시드 데이터(SFD)는 제1 및 제3 표시 영역들(DA1, DA3) 사이에서 보상 대상인 제2 화소(PX2)의 제1 방향(DR1) 위치가 변경됨에 따라 선형적으로 변경되는 오프셋 보상값을 가질 수 있다. 시드 데이터(SFD)는 제2 표시 영역(DA2)의 휘도과 관계없이 제1 및 제3 표시 영역(DA1, DA3)에 대응하는 화소 특성 데이터(PFD)에 의해 결정된다.
본 발명의 실시예에 따른 표시 장치(1000)에 의하면, 제2 표시 영역(DA2)을 복수의 제2 화소들(PX2)을 포함하는 화소 그룹 단위로 보상하더라도 제2 표시 영역(DA2) 내에서 제1 방향(DR1) 위치에 관계 없이 휘도를 일정하게 제어할 수 있다. 또한, 노말부(NP)와 노치부(NTP1, NTP2)의 경계 영역(AR1)에서 제2 방향(DR2)으로 연장되는 라인이 시인되는 것을 방지할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치에서 도 2의 구동 회로칩을 도시한 블록도이다.
도 4 및 도 8을 참조하면, 보상 회로(CCL1)는 메모리(110), 산출부(210), 및 보상부(310)를 포함할 수 있다.
본 발명의 다른 실시예에 따른 보상 회로(CCL1)는 도 5를 참조하여 설명한 보상 회로(CCL)와 실질적으로 유사하므로 차이점을 중심으로 설명하고, 설명하지 않은 부분은 도 5의 설명에 따른다.
메모리(110)는 화소 특성 데이터(PFD)와 영역 특성 데이터(PFE)를 저장한다. 영역 특성 데이터(PFE)는 제2 표시 영역(DA2)의 제2 화소들(PX2) 각각의 휘도 정보를 포함할 수 있다. 영역 특성 데이터(PFE)는 일정한 계조의 영상을 표시하는 표시 패널(DP)을 촬영하여, 제2 표시 영역(DA2)에 배치된 화소의 휘도 정보를 산출한 데이터일 수 있다.
산출부(210)는 시드 데이터(SFD1)를 산출한다. 본 실시예에서 산출부(210)는 메모리(110)로부터 화소 특성 데이터(PFD) 및 영역 특성 데이터(PFE)를 독출하고, 화소 특성 데이터(PFD) 및 영역 특성 데이터(PFE)에 근거하여 시드 데이터(SFD1)를 산출할 수 있다. 산출부(210)는 제1 표시 영역(DA1)의 화소 그룹의 휘도 정보와 제3 표시 영역(DA3)의 화소 그룹의 휘도 정보를 이용하여 오프셋 보상값의 범위를 결정하고, 영역 특성 데이터(PFE)에 근거하여 제1 방향(DR1)으로 제2 표시 영역(DA2)의 제2 화소들(PX2)의 위치에 따른 오프셋 보상값의 커브 형상을 산출한다.
보상부(310)는 제1 및 제3 표시 영역들(DA1, DA3)에 배치된 제1 및 제3 화소들(PX1, PX3)에 대응하는 입력 신호(Di)는 화소 특성 데이터(PFD)를 근거로 보상하고, 제2 표시 영역(DA2)에 배치된 제2 화소들(PX2)에 대응하는 입력 신호(Di)는 시드 데이터(SFD1)를 근거로 보상한다.
도 9은 도 8의 구동 회로칩을 포함하는 본 발명의 다른 실시예에 따른 표시 장치에서 제1 방향 위치에 따른 휘도(LFS1)와 제1 방향 위치에 따른 화소 특성 데이터 및 시드 데이터가 갖는 오프셋 보상값(OFS1)을 도시한 도면이다. 도 9에서 표시된 하나의 원 또는 마름모는 도 4를 참조하여 설명한 하나의 화소 그룹의 휘도 정보 또는 하나의 화소 그룹에 입가되는 입력 신호의 오프셋 보상값일 수 있다.
도 8 및 도 9를 참조하면, 화소 특성 데이터(PFD)와 시드 데이터(SFD)가 갖는 오프셋 보상값(OFS1)은 표시 장치(1000)의 휘도를 보상하기 위한 것이므로, 표시 장치의 휘도(LFS1)에 반비례하는 값을 가질 수 있다.
제1 및 제3 표시 영역(DA1, DA3)에 대응하는 화소 특성 데이터(PFD)는 메모리(100)에 저장된 값이다. 제2 표시 영역(DA2)에 대응하는 시드 데이터(SFD)는 화소 특성 데이터(PFD) 및 영역 특성 데이터(PFE)를 근거로 산출된 값이다. 영역 특성 데이터(PFE)는 제2 표시 영역(DA2)의 각 제2 화소(PX2)의 휘도 정보를 포함하므로, 제1 방향(DR1)으로 제2 표시 영역(DA2)의 휘도 정보를 더욱 정확하게 갖고 있다. 본 발명의 실시예에서, 시드 데이터(SFD)는 커브 곡선 형태의 오프셋 보상값을 가질 수 있다.
도 8에 도시된 보상 회로(CCL1)를 포함하는 본 발명의 실시예에 따른 표시 장치에 의하면, 제2 표시 영역(DA2)의 휘도 특성을 고려하여 제2 표시 영역(DA2) 내에서 제1 방향(DR1) 위치에 관계 없이 휘도를 일정하게 제어할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 데이터 보상 방법을 도시한 순서도이다.
도 10을 참조하면, 표시 장치의 데이터 보상 방법(S100)은 노말부와 노치부를 갖는 표시 패널을 제공하는 단계(S10); 화소 특성 데이터를 근거로 제1 및 제3 입력 신호를 보상하는 단계(S20); 및 시드 데이터를 근거로 제2 입력 신호를 보상하는 단계(S30)를 포함한다.
표시 패널(DP)은 도 2 및 도 4를 참조하여 설명하였으므로, 구체적인 설명은 생략한다.
S20 단계 및 S30 단계는 도 5 또는 도 8을 참조하여 설명한 보상 회로(CCL, CCL1)에 의해 수행될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치의 데이터 보상 방법을 도시한 순서도이다.
도 11을 참조하면, 표시 장치의 데이터 보상 방법(S200)은 노말부와 노치부를 갖는 표시 패널을 제공하는 단계(S11); 화소 특성 데이터를 근거로 시드 데이터를 산출하는 단계(S15); 화소 특성 데이터를 근거로 제1 및 제3 입력 신호를 보상하는 단계(S21); 및 시드 데이터를 근거로 제2 입력 신호를 보상하는 단계(S31)를 포함한다.
도 11의 표시 장치의 데이터 보상 방법(S200)은 도 5를 참조하여 설명한 보상 회로(CCL)에 의해 수행될 수 있다. 보상 회로(CCL)의 데이터 보상 방법은 도 5 및 도 7을 참조하여 설명하였으므로, 구체적인 내용은 생략한다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치의 데이터 보상 방법을 도시한 순서도이다.
도 12을 참조하면, 표시 장치의 데이터 보상 방법(S300)은 노말부와 노치부를 갖는 표시 패널을 제공하는 단계(S12); 화소 특성 데이터를 및 영역 특성 데이터를 근거로 시드 데이터를 산출하는 단계(S17); 화소 특성 데이터를 근거로 제1 및 제3 입력 신호를 보상하는 단계(S22); 및 시드 데이터를 근거로 제2 입력 신호를 보상하는 단계(S32)를 포함한다.
도 12의 표시 장치의 데이터 보상 방법(S300)은 도 8을 참조하여 설명한 보상 회로(CCL1)에 의해 수행될 수 있다. 보상 회로(CCL1)의 데이터 보상 방법은 도 8 및 도 9를 참조하여 설명하였으므로, 구체적인 내용은 생략한다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 표시 장치 100: 메모리
200: 산출부 300: 보상부
DP: 표시 패널 CCL: 보상 회로
DA: 표시 영역 NDA: 비표시 영역

Claims (20)

  1. 노말부와 상기 노말부로부터 돌출된 노치부를 포함하고, 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의되고, 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함하고, 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함하는 표시 패널; 및
    상기 제1 내지 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 내지 제3 입력 신호들을 수신하고, 상기 제1 내지 제3 입력 신호들의 계조값을 보상하는 보상 회로를 포함하고,
    상기 보상 회로는 상기 제1 및 제3 입력 신호들을 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호를 상기 화소 특성 데이터와 서로 다른 시드 데이터를 근거로 보상하는 표시 장치.
  2. 제1 항에 있어서,
    상기 노말부는 사각 형상을 갖고,
    상기 노치부는 상기 노말부의 일측의 제1 모서리에서 돌출된 제1 노치부 및 상기 노말부의 상기 일측의 제2 모서리에서 돌출되고, 상기 제1 노치부와 이격된 제2 노치부를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 상기 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분되는 표시 장치.
  4. 제2 항에 있어서,
    상기 표시 패널은 상기 복수의 화소들 중 대응하는 화소들에 연결된 제1 내지 제3 주사 라인들 및 상기 비표시 영역에 배치되고 서로 이격된 제1 및 제2 주사 구동 회로들을 포함하고,
    상기 제1 주사 라인은 상기 노말부 내에 배치되고, 상기 제2 주사 라인은 상기 제1 노치부 내에 배치되고, 상기 제3 주사 라인은 상기 제2 노치부 내에 배치된 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 주사 라인의 일단은 상기 제1 주사 구동 회로에 연결되고, 상기 제1 주사 라인의 타단은 상기 제2 주사 구동 회로에 연결되고,
    상기 제2 주사 라인은 상기 제1 주사 구동 회로에 연결되고,
    상기 제3 주사 라인은 상기 제2 주사 구동 회로에 연결된 표시 장치.
  6. 제1 항에 있어서,
    상기 보상 회로는
    상기 제1 및 제3 표시 영역들의 휘도 정보를 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹 단위로 갖는 상기 화소 특성 데이터를 저장하는 메모리;
    상기 화소 특성 데이터에 근거하여 상기 제2 표시 영역의 휘도 정보를 상기 화소 그룹 단위로 갖는 시드 데이터를 산출하는 산출부; 및
    상기 제1 및 제3 입력 신호들을 상기 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호는 상기 시드 데이터를 근거로 보상하는 보상부를 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 산출부는 상기 제1 표시 영역의 상기 화소 그룹의 휘도 정보와 상기 제3 표시 영역의 상기 화소 그룹의 휘도 정보를 보간하여 상기 시드 데이터를 산출하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분되고,
    상기 시드 데이터는 상기 제2 표시 영역의 상기 제2 방향 위치에 따라 선형적으로 변경되는 오프셋 보상값을 갖는 표시 장치.
  9. 제1 항에 있어서,
    상기 보상 회로는
    상기 제1 및 제3 표시 영역들의 휘도 정보를 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹 단위로 갖는 상기 화소 특성 데이터 및 상기 제2 표시 영역과 중첩하는 상기 화소들 각각의 휘도 정보를 갖는 영역 특성 데이터를 저장하는 메모리;
    상기 화소 특성 데이터 및 영역 특성 데이터에 근거하여 상기 제2 표시 영역의 휘도 정보를 상기 화소 그룹 단위로 갖는 시드 데이터를 산출하는 산출부; 및
    상기 제1 및 제3 입력 신호들을 상기 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호는 상기 시드 데이터를 근거로 보상하는 보상부를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분되고,
    상기 시드 데이터는 상기 제2 표시 영역의 상기 제2 방향 위치에 따라 커브 형상의 오프셋 보상값을 갖는 표시 장치.
  11. 제10항에 있어서,
    상기 산출부는 상기 영역 특성 데이터에 근거하여 상기 제2 표시 영역의 상기 제2 방향 위치에 따른 상기 커브 형상의 상기 오프셋 보상값을 산출하고,
    상기 산출부는 상기 제1 표시 영역의 상기 화소 그룹의 휘도 정보와 상기 제3 표시 영역의 상기 화소 그룹의 휘도 정보를 이용하여 상기 시드 데이터의 상기 오프셋 보상값의 범위를 결정하는 표시 장치.
  12. 노말부와 상기 노말부로부터 돌출된 노치부를 포함하고, 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의되고, 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함하고, 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함하는 표시 패널; 및
    상기 제1 내지 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 내지 제3 입력 신호들을 수신하고, 상기 제1 내지 제3 입력 신호들의 계조값을 보상하고, 화소 특성 데이터가 저장된 메모리를 포함하는 보상 회로를 포함하고,
    상기 보상 회로는 상기 제1 및 제3 입력 신호들에 상기 화소 특성 데이터의 오프셋 보상값을 보상하고, 상기 제2 입력 신호에 상기 화소 특성 데이터의 상기 오프셋 보상값과 다른 값을 보상하는 표시 장치.
  13. 제12항에 있어서,
    상기 노말부는 사각 형상을 갖고,
    상기 노치부는 상기 노말부의 일측의 제1 모서리에서 돌출된 제1 노치부 및 상기 노말부의 상기 일측의 제2 모서리에서 돌출되고, 상기 제1 노치부와 이격된 제2 노치부를 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 내지 제3 표시 영역들은 제1 방향으로 서로 인접하고, 상기 노말부의 상기 일측에 평행한 제2 방향으로 연장된 가상의 선을 기준으로 구분되는 표시 장치.
  15. 제12 항에 있어서,
    상기 보상 회로는
    상기 제1 및 제3 표시 영역들의 휘도 정보를 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹 단위로 갖는 상기 화소 특성 데이터를 저장하는 메모리;
    상기 화소 특성 데이터에 근거하여 상기 제2 표시 영역의 휘도 정보를 상기 화소 그룹 단위로 갖는 시드 데이터를 산출하는 산출부; 및
    상기 제1 및 제3 입력 신호들을 상기 화소 특성 데이터를 근거로 보상하고, 상기 제2 입력 신호는 상기 시드 데이터를 근거로 보상하는 보상부를 포함하는 표시 장치.
  16. 노말부와 상기 노말부로부터 돌출된 노치부를 포함하고, 표시 영역과 상기 표시 영역에 인접한 비표시 영역이 정의되고, 상기 표시 영역은 상기 노말부 내에 정의된 제1 표시 영역, 상기 노말부와 중첩하는 일부와 상기 노치부와 중첩하는 다른 일부를 갖는 제2 표시 영역, 및 상기 노치부 내에 정의된 제3 표시 영역을 포함하고, 상기 노말부 및 상기 노치부 각각은 복수의 화소들을 포함하는 표시 패널을 제공하는 단계;
    상기 제1 및 제3 표시 영역들 각각에서 표시되는 영상 정보를 갖는 제1 및 제3 입력 신호를 화소 특성 데이터를 근거로 보상하는 단계; 및
    상기 제2 표시 영역에서 표시되는 영상 정보를 갖는 제2 입력 신호를 상기 화소 특성 데이터와 다른 시드 데이터를 근거로 보상하는 단계를 포함하는 표시 장치의 데이터 보상 방법.
  17. 제16 항에 있어서,
    메모리에 저장된 상기 화소 특성 데이터를 근거로 상기 시드 데이터를 산출하는 단계를 더 포함하는 표시 장치의 데이터 보상 방법.
  18. 제17 항에 있어서,
    상기 시드 데이터를 산출하는 단계는 상기 제1 표시 영역의 상기 복수의 화소들 중 일부 화소들을 포함하는 화소 그룹의 휘도 정보와 상기 제3 표시 영역의 상기 화소 그룹의 휘도 정보를 보간하여 상기 시드 데이터를 산출하는 표시 장치의 데이터 보상 방법.
  19. 제16 항에 있어서,
    메모리에 저장된 상기 화소 특성 데이터와 영역 특성 데이터를 근거로 상기 시드 데이터를 산출하는 단계를 더 포함하는 표시 장치의 데이터 보상 방법.
  20. 제19 항에 있어서,
    상기 시드 데이터를 산출하는 단계는 상기 영역 특성 데이터를 근거로 상기 제2 표시 영역의 위치에 따른 오프셋 보상값의 커브 형상을 산출하는 표시 장치의 데이터 보상 방법.
KR1020170116167A 2017-09-11 2017-09-11 표시 장치 및 표시 장치의 데이터 보상 방법 KR102402421B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170116167A KR102402421B1 (ko) 2017-09-11 2017-09-11 표시 장치 및 표시 장치의 데이터 보상 방법
US16/101,680 US10810937B2 (en) 2017-09-11 2018-08-13 Display apparatus and method of compensating for data thereof
CN201811055008.2A CN109493798B (zh) 2017-09-11 2018-09-11 显示装置及其补偿数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170116167A KR102402421B1 (ko) 2017-09-11 2017-09-11 표시 장치 및 표시 장치의 데이터 보상 방법

Publications (2)

Publication Number Publication Date
KR20190029833A KR20190029833A (ko) 2019-03-21
KR102402421B1 true KR102402421B1 (ko) 2022-05-27

Family

ID=65632237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170116167A KR102402421B1 (ko) 2017-09-11 2017-09-11 표시 장치 및 표시 장치의 데이터 보상 방법

Country Status (3)

Country Link
US (1) US10810937B2 (ko)
KR (1) KR102402421B1 (ko)
CN (1) CN109493798B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440978B1 (ko) * 2017-10-31 2022-09-08 삼성디스플레이 주식회사 표시장치 및 이의 동작방법
US20190164489A1 (en) * 2017-11-30 2019-05-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Notch cutting oled display panel and oled display
KR102509257B1 (ko) * 2017-12-11 2023-03-10 엘지디스플레이 주식회사 표시 장치
CN109979369B (zh) * 2017-12-14 2023-02-28 矽创电子股份有限公司 显示画面的补偿电路及决定显示画面的补偿区域的方法
KR102424857B1 (ko) 2018-02-28 2022-07-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치 구동 방법
KR102480483B1 (ko) 2018-04-04 2022-12-26 삼성디스플레이 주식회사 전압값 설정 장치 및 전압값 설정 방법
CN108682308A (zh) * 2018-07-27 2018-10-19 京东方科技集团股份有限公司 显示面板及其显示方法、显示装置
CN109166458B (zh) * 2018-09-30 2021-02-02 武汉天马微电子有限公司 显示面板和显示装置
CN109559691B (zh) * 2018-12-05 2020-12-29 惠科股份有限公司 显示面板和显示装置
US11100839B2 (en) * 2019-03-22 2021-08-24 Apple Inc. Noise compensation for displays with non-rectangular borders
CN110112189B (zh) * 2019-04-25 2021-03-23 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110136647B (zh) * 2019-05-13 2021-04-13 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置
CN110767140B (zh) * 2019-05-31 2021-02-26 昆山国显光电有限公司 显示面板的显示控制方法、显示控制装置及显示设备
KR20210134150A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 장치 및 이의 감마 보정 방법
CN111768740B (zh) * 2020-06-17 2022-04-19 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置
KR20220067650A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094892A1 (en) 2003-11-04 2005-05-05 Samsung Electronics Co., Ltd. Method and apparatus for enhancing local luminance of image, and computer-readable recording medium for storing computer program
US20140347596A1 (en) 2011-12-06 2014-11-27 SHARP KABUSHIKI KAISHA a corporation Backlight unit and liquid-crystal display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070074792A (ko) * 2006-01-10 2007-07-18 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
KR101720342B1 (ko) 2010-11-16 2017-03-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101988355B1 (ko) * 2012-09-10 2019-09-25 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
US20150279325A1 (en) * 2014-03-26 2015-10-01 Samsung Display Co., Ltd. System and method for storing and retrieving pixel parameters in a display panel
KR102274517B1 (ko) * 2014-11-10 2021-07-09 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20170010141A (ko) * 2015-07-15 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102465008B1 (ko) * 2016-01-20 2022-11-09 삼성디스플레이 주식회사 얼룩 보정 장치, 이 얼룩 보정 장치를 이용한 얼룩 보정 방법, 및 이 얼룩 보정 장치를 포함하는 디스플레이 시스템
US9843736B2 (en) * 2016-02-26 2017-12-12 Essential Products, Inc. Image capture with a camera integrated display
US10490122B2 (en) * 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094892A1 (en) 2003-11-04 2005-05-05 Samsung Electronics Co., Ltd. Method and apparatus for enhancing local luminance of image, and computer-readable recording medium for storing computer program
US20140347596A1 (en) 2011-12-06 2014-11-27 SHARP KABUSHIKI KAISHA a corporation Backlight unit and liquid-crystal display device

Also Published As

Publication number Publication date
US20190080648A1 (en) 2019-03-14
US10810937B2 (en) 2020-10-20
CN109493798A (zh) 2019-03-19
KR20190029833A (ko) 2019-03-21
CN109493798B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
KR102402421B1 (ko) 표시 장치 및 표시 장치의 데이터 보상 방법
US10170037B2 (en) Controller, organic light-emitting display panel, organic light-emitting display device, and method of driving the same
US10453396B2 (en) Bendable display panel and bendable display device including the same
CN108257555B (zh) 电致发光显示器及其驱动装置
US10249231B2 (en) Display device and optical compensation method of a display device
US10181292B2 (en) Compensation margin control device, organic light emitting display device, and method of driving the same
US9812062B2 (en) Display apparatus and method of driving the same
US20170193923A1 (en) Organic light emitting display panel, organic light emitting display device, and method of driving organic light emitting display device
US9472137B2 (en) Organic light emitting display device
KR102368078B1 (ko) 유기발광 표시장치 및 그 구동방법
US9858865B2 (en) Display device having a data driver for sensing a voltage level difference and method of driving the same
KR102298339B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 유기 발광 다이오드 디스플레이 장치의 광학 보상 방법
US10186195B2 (en) Organic light emitting display device and driving method thereof
US20140307002A1 (en) Organic light emitting diode display and method of driving the same
KR20170064142A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
CN112669744A (zh) 显示设备和驱动该显示设备的方法
KR20150116959A (ko) 화소 및 화소의 구동 방법
KR20220080312A (ko) 표시장치, 컨트롤러 및 디스플레이 구동 방법
US10939557B2 (en) Organic light emitting display apparatus
KR102430386B1 (ko) 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로
KR102463843B1 (ko) 컨트롤러, 유기발광표시장치 및 유기발광표시장치의 구동 방법
US11049456B2 (en) Light emitting display apparatus
KR20180024376A (ko) 유기발광표시장치
KR20200036781A (ko) 픽셀 전원 보상 회로와 이를 이용한 표시장치
KR102434376B1 (ko) 유기발광표시패널 및 유기발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant