KR102402024B1 - Display device with a built-in touch screen and method for fabricating the same - Google Patents

Display device with a built-in touch screen and method for fabricating the same Download PDF

Info

Publication number
KR102402024B1
KR102402024B1 KR1020150172205A KR20150172205A KR102402024B1 KR 102402024 B1 KR102402024 B1 KR 102402024B1 KR 1020150172205 A KR1020150172205 A KR 1020150172205A KR 20150172205 A KR20150172205 A KR 20150172205A KR 102402024 B1 KR102402024 B1 KR 102402024B1
Authority
KR
South Korea
Prior art keywords
electrode
contact hole
pattern
touch
layer
Prior art date
Application number
KR1020150172205A
Other languages
Korean (ko)
Other versions
KR20170065881A (en
Inventor
곽희영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150172205A priority Critical patent/KR102402024B1/en
Publication of KR20170065881A publication Critical patent/KR20170065881A/en
Application granted granted Critical
Publication of KR102402024B1 publication Critical patent/KR102402024B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L27/323
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 표시장치는, 복수개의 게이트 라인, 복수개의 데이터 라인, 각 서브픽셀에 배치된 박막 트랜지스터, 평탄화층 일부가 제거된 콘택홀을 구비하고, 콘택홀의 내측 경사면에는 보호층과 연결패턴이 적층 배치되도록 함으로써, 콘택 불량을 방지한 효과가 있다.
또한, 본 발명의 표시장치 제조방법은, 박막 트랜지스터를 형성하는 단계, 박막트랜지스터의 소스전극 또는 드레인전극을 노출하는 콘택홀을 형성하는 단계를 포함하고, 서브픽셀 내의 제1전극(화소전극), 터치센싱라인 및 평탄화층을 한번의 마스크 공정으로 형성함으로써, 마스크 공정 저감과 공정 택 타임(Tac Time)을 줄일 수 있는 효과가 있다.
A display device according to the present invention includes a plurality of gate lines, a plurality of data lines, a thin film transistor disposed in each subpixel, and a contact hole from which a part of a planarization layer is removed, and a protective layer and a connection pattern are laminated on an inner inclined surface of the contact hole. By disposing it, there is an effect of preventing contact failure.
In addition, the method for manufacturing a display device of the present invention includes forming a thin film transistor, forming a contact hole exposing a source electrode or a drain electrode of the thin film transistor, a first electrode (pixel electrode) in a subpixel; By forming the touch sensing line and the planarization layer in one mask process, there is an effect of reducing the mask process and the process tac time.

Description

터치스크린 내장형 표시장치 및 제조방법{DISPLAY DEVICE WITH A BUILT-IN TOUCH SCREEN AND METHOD FOR FABRICATING THE SAME}Display device with built-in touch screen and manufacturing method

본 발명은 터치스크린 내장형 표시장치 및 제조방법에 관한 것이다.The present invention relates to a touch screen embedded display device and a manufacturing method.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Various display devices such as an organic light emitting display device (OLED) are being used.

이러한 표시장치는, 버튼, 키보드, 마우스 등의 통상적인 입력방식에서 탈피하여, 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력방식을 제공한다.Such a display device provides a touch-based input method that allows a user to easily and intuitively and conveniently input information or commands by breaking away from a conventional input method such as a button, a keyboard, and a mouse.

이러한 터치 기반의 입력 방식을 제공하기 위해서는, 사용자의 터치 유무를 파악하고 터치 좌표를 정확하게 검출할 수 있어야 한다.In order to provide such a touch-based input method, it is necessary to detect the presence or absence of a user's touch and to accurately detect the touch coordinates.

이를 위해, 종래에는, 저항막 방식, 커패시턴스 방식, 전자기 유도 방식, 적외선 방식, 초음파 방식 등의 다양한 터치 방식 중 하나의 터치 방식을 채용하여 터치 센싱을 제공한다.To this end, conventionally, touch sensing is provided by employing one of various touch methods such as a resistive film method, a capacitance method, an electromagnetic induction method, an infrared method, an ultrasonic method, and the like.

또한, 표시 장치에 터치 스크린을 적용함에 있어서, 표시장치 내에 터치 센서를 내장시키는 개발이 이루어지는데, 특히 하부 기판에 형성된 공통 전극을 터치 전극으로 활용하는 인셀(In-Cell) 타입의 표시장치가 개발되고 있다.In addition, when a touch screen is applied to a display device, a touch sensor is embedded in the display device. In particular, an in-cell type display device using a common electrode formed on a lower substrate as a touch electrode has been developed. is becoming

그런데 인셀 타입의 표시장치는 터치 전극과 연결되는 별도의 터치센싱라인을 형성해야 하므로 세부 추가 공정을 필요로 하여 높은 제조비용 및 제조 시간이 길어지는 단점이 있다.However, since the in-cell type display device needs to form a separate touch sensing line connected to the touch electrode, it requires a detailed additional process, which has disadvantages in that high manufacturing cost and long manufacturing time are required.

본 발명은, 서브픽셀 내의 제1전극(화소전극), 터치센싱라인 및 평탄화층을 한번의 마스크 공정으로 형성함으로써, 마스크 공정 저감과 공정 택 타임(Tac Time)을 줄일 수 있는 터치스크린 내장형 표시장치 및 제조방법을 제공함에 그 목적이 있다.The present invention provides a display device with a built-in touch screen that can reduce the mask process and process tac time by forming the first electrode (pixel electrode), the touch sensing line, and the planarization layer in the sub-pixel in one mask process. and to provide a manufacturing method.

또한, 본 발명은, 박막 트랜지스터의 소스전극(또는 드레인전극)을 노출하는 콘택홀 영역과 콘택홀 영역에 형성된 보호층의 일부를 제거하는 보호층 콘택홀 영역이 일부 중첩되지 않도록 함으로써, 평탄화층의 과식각에 의한 화소전극(제1전극)과 소스전극(또는 드레인전극) 사이의 콘택 불량을 방지한 터치스크린 내장형 표시장치 및 제조방법을 제공함에 다른 목적이 있다.In addition, according to the present invention, the contact hole region exposing the source electrode (or drain electrode) of the thin film transistor and the protective layer contact hole region for removing a portion of the protective layer formed in the contact hole region do not partially overlap, so that the planarization layer is formed. Another object of the present invention is to provide a touch screen-embedded display device and a manufacturing method for preventing contact failure between a pixel electrode (first electrode) and a source electrode (or drain electrode) due to over-etching.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 표시장치는, 기판 상에 제1방향으로 배치된 복수개의 게이트 라인, 상기 기판 상에 제2방향으로 배치된 복수개의 데이터 라인, 상기 게이트 라인과 상기 데이터 라인이 교차되어 정의된 각 서브픽셀에 배치된 박막 트랜지스터, 상기 박막 트랜지스터와 평탄화층을 사이에 두고 이격 배치된 제1전극, 상기 제1전극과 보호층을 사이에 두고 중첩 배치된 제2전극, 상기 평탄화층 상에 상기 제1전극과 이격 배치되고 상기 제2전극과 연결되는 터치센싱라인, 상기 박막 트랜지스터의 소스전극 또는 드레인 전극을 노출시키기 위해 상기 평탄화층 일부가 제거된 콘택홀을 구비하고, 상기 콘택홀 내측에 배치되어 상기 제1전극과 소스전극 또는 드레인 전극을 전기적으로 연결하는 연결패턴을 포함하며, 상기 콘택홀의 내측 경사면 중 제1경사면 상에는 연결패턴이 배치되어 있고, 제2경사면에는 보호층과 연결패턴이 적층 배치됨으로써, 평탄화층의 과식각에 의한 화소전극(제1전극)과 소스전극(또는 드레인전극) 사이의 콘택 불량을 방지한 효과가 있다.A display device of the present invention provides a plurality of gate lines disposed on a substrate in a first direction, a plurality of data lines disposed on the substrate in a second direction, and the gate line A thin film transistor disposed in each sub-pixel defined by crossing the data line, a first electrode spaced apart from the thin film transistor and a planarization layer therebetween, and a first electrode disposed overlapping with the first electrode and a protective layer therebetween A contact hole from which a part of the planarization layer is removed to expose two electrodes, a touch sensing line spaced apart from the first electrode on the planarization layer and connected to the second electrode, and a source electrode or drain electrode of the thin film transistor and a connection pattern disposed inside the contact hole to electrically connect the first electrode and the source electrode or the drain electrode, wherein the connection pattern is disposed on a first inclined surface among the inner inclined surfaces of the contact hole, and a second Since the protective layer and the connecting pattern are stacked on the inclined surface, there is an effect of preventing contact failure between the pixel electrode (first electrode) and the source electrode (or drain electrode) due to over-etching of the planarization layer.

또한, 본 발명의 표시장치 제조방법은, 기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터가 형성된 기판 상에 제1보호층, 평탄화층, 제1금속층 및 제2금속층을 순차적으로 형성하는 단계, 상기 제2금속층이 형성된 기판 전면에 감광막을 형성하고, 노광영역이 적어도 3개 이상인 마스크를 이용하여 제1패턴, 제2패턴 및 제3패턴으로 구성된 제1감광막패턴을 형성하는 단계, 상기 제1감광막패턴을 이용하여 식각공정을 진행하여 상기 평탄화층 상에 제1전극, 터치센싱라인 및 박막트랜지스터의 소스전극 또는 드레인전극을 노출하는 제1콘택홀을 형성하는 단계, 상기 터치센싱라인이 형성된 기판 상에 제2보호층을 형성한 다음, 마스크 공정을 진행하여 데이터패드를 노출하는 제2콘택홀, 게이트패드를 노출하는 제3콘택홀, 상기 터치센싱라인을 노출하는 제4콘택홀 및 상기 제2보호층 콘택홀을 형성하는 단계, 상기 제2보호층이 형성된 기판 상에 투명성 도전물질을 형성한 다음 마스크공정에 따라 상기 제1전극과 제2보호층을 사이에 두고 중첩되는 제2전극 및 제1콘택홀 영역에서 제1전극과 박막 트랜지스터의 소스전극 또는 드레인전극을 연결하는 연결패턴을 형성하는 단계를 포함함으로써, 서브픽셀 내의 제1전극(화소전극), 터치센싱라인 및 평탄화층을 한번의 마스크 공정으로 형성함으로써, 마스크 공정 저감과 공정 택 타임(Tac Time)을 줄일 수 있는 효과가 있다.In addition, the method for manufacturing a display device of the present invention includes the steps of forming a thin film transistor on a substrate, and sequentially forming a first protective layer, a planarization layer, a first metal layer, and a second metal layer on the substrate on which the thin film transistor is formed. , forming a photoresist film on the entire surface of the substrate on which the second metal layer is formed, and forming a first photoresist film pattern comprising a first pattern, a second pattern, and a third pattern using a mask having at least three exposure areas; Forming a first contact hole exposing a first electrode, a touch sensing line, and a source electrode or a drain electrode of a thin film transistor on the planarization layer by performing an etching process using one photoresist pattern, the touch sensing line is formed After forming a second protective layer on a substrate, a mask process is performed to expose a second contact hole exposing the data pad, a third contact hole exposing the gate pad, a fourth contact hole exposing the touch sensing line, and the Forming a second passivation layer contact hole, forming a transparent conductive material on the substrate on which the second passivation layer is formed, and then using a mask process to overlap the first electrode and the second passivation layer and forming a connection pattern connecting the first electrode and the source electrode or the drain electrode of the thin film transistor in the first contact hole region, thereby forming the first electrode (pixel electrode), the touch sensing line, and the planarization layer in the sub-pixel. By forming in one mask process, there is an effect of reducing the mask process and reducing the process tac time.

본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 서브픽셀 내의 제1전극(화소전극), 터치센싱라인 및 평탄화층을 한번의 마스크 공정으로 형성함으로써, 마스크 공정 저감과 공정 택 타임(Tac Time)을 줄일 수 있는 효과가 있다.The touch screen embedded display device and the manufacturing method according to the present invention form the first electrode (pixel electrode), the touch sensing line, and the planarization layer in the sub-pixel in one mask process, thereby reducing the mask process and reducing the process tac time. ) can be reduced.

또한, 본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 박막 트랜지스터의 소스전극(또는 드레인전극)을 노출하는 콘택홀 영역과 콘택홀 영역에 형성된 보호층의 일부를 제거하는 보호층 콘택홀 영역이 일부 중첩되지 않도록 함으로써, 평탄화층의 과식각에 의한 화소전극(제1전극)과 소스전극(또는 드레인전극) 사이의 콘택 불량을 방지한 효과가 있다.In addition, the touch screen embedded display device and the manufacturing method according to the present invention include a contact hole region exposing a source electrode (or a drain electrode) of a thin film transistor and a protective layer contact hole region in which a portion of the protective layer formed in the contact hole region is removed. By preventing the partial overlap, contact failure between the pixel electrode (first electrode) and the source electrode (or drain electrode) due to over-etching of the planarization layer is prevented.

도 1은 본 발명에 따른 터치스크린 내장형 표시장치의 구성도이다.
도 2는 본 발명에 따른 터치스크린 내장형 표시장치에서, 터치 모드 시 발생하는 커패시턴스 성분(Cself, Cpara1, Cpara2)을 나타낸 도면이다.
도 3은 본 발명에 따른 터치스크린 내장형 표시장치에 포함된 표시패널의 평면도이다.
도 4는 본 발명의 실시예에 따른 터치스크린 내장형 표시장치가 액정표시장치인 경우 표시패널의 단면도를 예시적으로 나타낸 도면이다.
도 5는 본 발명에 따른 터치스크린 내장형 표시장치에 포함된 표시패널의 다른 평면도이다.
도 6은 본 발명에 따른 터치스크린 내장형 표시장치 제조공정이 줄어드는 모습을 도시한 도면이다.
도 7은 본 발명의 일 실시예에 의한 터치스크린 내장형 표시장치의 서브픽셀 영역, 데이터패드 영역 및 게이트패드 영역의 구조를 보여주는 단면도이다.
도 8a 내지 도 12b는 본 발명에 따른 터치스크린 내장형 표시장치의 제조공정을 도시한 도면이다.
도 13a 내지 도 13h는 본 발명에 따른 터치스크린 내장형 표시장치 제조공정 중 화소전극과 터치센싱라인 형성 공정을 도시한 도면이다.
도 14a 및 도 14b는 본 발명에 따른 터치스크린 내장형 표시장치 제조공정 중 제2보호층의 콘택홀 형성 구조를 설명하기 위한 도면이다.
도 15는 본 발명에 따른 터치스크린 내장형 표시장치의 제1콘택홀(C1) 영역에서 제1전극과 연결패턴의 전기적 연결 구조를 설명하기 위한 도면이다.
1 is a block diagram of a touch screen built-in display device according to the present invention.
2 is a diagram illustrating capacitance components (Cself, Cpara1, Cpara2) generated in a touch mode in a touch screen embedded display device according to the present invention.
3 is a plan view of a display panel included in the touch screen embedded display device according to the present invention.
4 is a view exemplarily showing a cross-sectional view of a display panel when the touch screen built-in display device according to an embodiment of the present invention is a liquid crystal display device.
5 is another plan view of a display panel included in the touch screen embedded display device according to the present invention.
6 is a view illustrating a reduction in the manufacturing process of the touch screen embedded display device according to the present invention.
7 is a cross-sectional view showing the structures of a sub-pixel area, a data pad area, and a gate pad area of a touch screen embedded display device according to an embodiment of the present invention.
8A to 12B are diagrams illustrating a manufacturing process of a touch screen embedded display device according to the present invention.
13A to 13H are diagrams illustrating a process of forming a pixel electrode and a touch sensing line in a manufacturing process of a display device with a built-in touch screen according to the present invention.
14A and 14B are diagrams for explaining a structure of forming a contact hole of a second protective layer during a manufacturing process of a display device with a built-in touch screen according to the present invention.
15 is a view for explaining an electrical connection structure of the first electrode and the connection pattern in the first contact hole (C1) region of the touch screen embedded display device according to the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when the temporal relationship is described as 'after', 'following', 'after', 'before', etc., 'immediately' or 'directly' Unless ' is used, cases that are not continuous may be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. And in the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals refer to like elements throughout.

도 1은 본 발명에 따른 터치스크린 내장형 표시장치(100)의 구성도이다. 1 is a block diagram of a touch screen embedded display device 100 according to the present invention.

도 1을 참조하면, 본 발명에 따른 터치스크린 내장형 표시장치(100)는, 화상 표시 기능(디스플레이 기능)과 터치 센싱 기능을 제공할 수 있는 표시장치이다.Referring to FIG. 1 , a display device with a built-in touch screen 100 according to the present invention is a display device capable of providing an image display function (display function) and a touch sensing function.

이러한 본 발명에 따른 터치스크린 내장형 표시장치(100)는, 일 예로, 터치 입력에 대한 터치 센싱 기능을 갖는 TV, 모니터 등의 중대형 디바이스이거나, 스마트 폰, 태블릿 등의 모바일 디바이스일 수도 있다.The touch screen-embedded display device 100 according to the present invention may be, for example, a medium-to-large device such as a TV or monitor having a touch sensing function for a touch input, or a mobile device such as a smart phone or a tablet.

도 1을 참조하면, 본 발명에 따른 터치스크린 내장형 표시장치(100)는, 디스플레이 기능을 제공하기 위하여, 표시패널(110), 데이터 드라이버(120), 게이트 드라이버(130) 및 컨트롤러(140) 등을 포함한다.Referring to FIG. 1 , a touch screen embedded display device 100 according to the present invention provides a display function, such as a display panel 110 , a data driver 120 , a gate driver 130 , a controller 140 , and the like. includes

표시패널(110)은, 제1방향(예: 열 방향)으로 배치된 다수의 데이터 라인(DL)과, 제2방향(예: 행 방향)으로 배치된 다수의 게이트 라인(GL)을 포함할 수 있다.The display panel 110 may include a plurality of data lines DL arranged in a first direction (eg, a column direction) and a plurality of gate lines GL arranged in a second direction (eg, a row direction). can

데이터 드라이버(120)는 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 드라이버(120)는 '소스 드라이버'라고도 한다.The data driver 120 drives a plurality of data lines DL. Here, the data driver 120 is also referred to as a 'source driver'.

게이트 드라이버(130)는 다수의 게이트 라인(GL)을 구동한다. 여기서, 게이트 드라이버(130)는 '스캔 드라이버'라고도 한다.The gate driver 130 drives the plurality of gate lines GL. Here, the gate driver 130 is also referred to as a 'scan driver'.

컨트롤러(140)는 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는데, 이를 위해, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급한다.The controller 140 controls the data driver 120 and the gate driver 130 , and for this purpose, various control signals are supplied to the data driver 120 and the gate driver 130 .

이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.The controller 140 starts scanning according to the timing implemented in each frame, converts the input image data input from the outside to match the data signal format used by the data driver 120 , and outputs the converted image data, , to control the data operation at an appropriate time according to the scan.

이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다.The controller 140 may be a timing controller used in a typical display technology or a control device that further performs other control functions including a timing controller.

게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.The gate driver 130 sequentially supplies a scan signal of an on voltage or an off voltage to the plurality of gate lines GL under the control of the controller 140 .

데이터 드라이버(120)는, 게이트 드라이버(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다.When a specific gate line is opened by the gate driver 130 , the data driver 120 converts the image data received from the controller 140 into an analog data voltage and supplies it to the plurality of data lines DL.

데이터 드라이버(120)는, 도 1에서 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.Although the data driver 120 is located only on one side (eg, upper or lower side) of the display panel 110 in FIG. 1 , the data driver 120 is located on both sides (eg, upper and lower sides) of the display panel 110 according to a driving method and a panel design method. ) may be located in

게이트 드라이버(130)는, 도 1에서 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 디스플레이 패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.Although the gate driver 130 is located only on one side (eg, left or right) of the display panel 110 in FIG. 1 , the gate driver 130 is located on both sides (eg, left and right side) of the display panel 110 according to a driving method, a panel design method, etc. It may be located on the right side).

전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.The above-described controller 140, along with the input image data, includes a vertical sync signal (Vsync), a horizontal sync signal (Hsync), an input data enable (DE: Data Enable) signal, various types including a clock signal (CLK), etc. Timing signals are received from the outside (eg host system).

본 발명에 따른 터치스크린 내장형 표시장치(100)는 액정표시장치(Liquid Crystal Display Device), 유기발광 표시장치(Organic Light Emitting Display Device), 플라즈마 표시장치(Plasma Display Device) 등의 다양한 타입의 장치일 수 있다. 일 예로, 액정 분자를 수평으로 배열해, 이를 제자리에서 회전시키며 화면을 표현하는 방식으로, 고해상도, 저전력, 광시야각 등에 유리한 장점을 가지는 IPS(In-Plane Switching) 방식의 액정표시장치일 수 있다. 더욱 구체적으로는, AH-IPS(Advanced High Performance-IPS) 방식의 액정표시장치일 수 있다.The touch screen embedded display device 100 according to the present invention is a device of various types, such as a liquid crystal display device, an organic light emitting display device, and a plasma display device. can For example, it may be an IPS (In-Plane Switching) liquid crystal display device that has advantages such as high resolution, low power, and a wide viewing angle by arranging liquid crystal molecules horizontally and rotating them in place to express the screen. More specifically, the LCD may be an Advanced High Performance-IPS (AH-IPS) type liquid crystal display.

표시패널(110)에 배치되는 각 서브픽셀(SP)은 트랜지스터 등의 회로 소자를 포함하여 구성될 수 있다.Each subpixel SP disposed on the display panel 110 may include a circuit element such as a transistor.

한편, 본 발명에 따른 터치스크린 내장형 표시장치(100)는, 터치 센싱 기능을 제공하기 위한 터치 시스템을 포함할 수 있다.Meanwhile, the touch screen embedded display device 100 according to the present invention may include a touch system for providing a touch sensing function.

도 1을 참조하면, 터치 시스템은, 터치 센서(Touch Sensor)로서 역할을 하는 다수의 터치 전극(TE)과, 다수의 터치 전극(TE)을 구동하여 터치를 센싱하는 터치 회로(150) 등을 포함할 수 있다. Referring to FIG. 1 , the touch system includes a plurality of touch electrodes TE serving as a touch sensor, and a touch circuit 150 for sensing a touch by driving the plurality of touch electrodes TE. may include

터치 회로(150)는 터치 구동 신호를 다수의 터치 전극(TE)에 순차적으로 공급함으로써, 다수의 터치 전극(TE)을 순차적으로 구동할 수 있다.The touch circuit 150 may sequentially drive the plurality of touch electrodes TE by sequentially supplying the touch driving signal to the plurality of touch electrodes TE.

이후, 터치 회로(150)는 터치 구동 신호가 인가된 터치 전극으로부터 터치 센싱 신호를 수신한다.Thereafter, the touch circuit 150 receives the touch sensing signal from the touch electrode to which the touch driving signal is applied.

터치 회로(150)는 다수의 터치 전극(TE) 각각으로부터 수신된 터치 센싱 신호를 토대로 터치 유무 및 터치 좌표를 산출할 수 있다.The touch circuit 150 may calculate the presence or absence of a touch and touch coordinates based on a touch sensing signal received from each of the plurality of touch electrodes TE.

여기서, 터치 구동 신호는, 일 예로, 둘 이상의 전압 레벨을 갖는 펄스 변조 신호의 파형을 가질 수 있다.Here, the touch driving signal may have, for example, a waveform of a pulse modulation signal having two or more voltage levels.

다수의 터치 전극(TE) 각각으로부터 수신된 터치 센싱 신호는, 해당 터치 전극의 주변에서 손가락, 펜 등의 포인터에 의한 터치 발생 유무에 따라 달라질 수 있다.A touch sensing signal received from each of the plurality of touch electrodes TE may vary depending on whether or not a touch is generated by a pointer such as a finger or a pen in the vicinity of the corresponding touch electrode.

터치 회로(150)는 터치 센싱 신호를 토대로 터치 전극(TE)에서의 커패시턴스 변화량(또는 전압 변화량 또는 전하량 변화) 등을 알아내어 터치 유무 및 터치 좌표를 얻어낼 수 있다.The touch circuit 150 may obtain a touch presence and touch coordinates by finding out an amount of capacitance change (or a change in voltage or a change in charge) in the touch electrode TE based on the touch sensing signal.

도 1을 참조하면, 다수의 터치 전극(TE) 각각으로 터치 구동 신호를 공급하기 위하여, 각 터치 전극(TE)에는 센싱라인(SL)이 연결되어 있다.Referring to FIG. 1 , in order to supply a touch driving signal to each of the plurality of touch electrodes TE, a sensing line SL is connected to each of the touch electrodes TE.

그리고, 다수의 터치 전극(TE) 각각으로 터치 구동 신호를 순차적으로 공급하기 위하여, 터치 시스템은 다수의 터치 전극(TE) 각각에 연결된 센싱라인(SL)을 터치회로(150)에 순차적으로 연결해주는 스위치 회로(160)를 더 포함할 수 있다.And, in order to sequentially supply a touch driving signal to each of the plurality of touch electrodes TE, the touch system sequentially connects the sensing lines SL connected to each of the plurality of touch electrodes TE to the touch circuit 150 A switch circuit 160 may be further included.

이러한 스위치 회로(160)는 적어도 하나의 멀티플렉서(Multiplexer)로 구성될 수 있다.The switch circuit 160 may include at least one multiplexer.

한편, 도 1을 참조하면, 다수의 터치 전극(TE) 각각은 블록 형태로 되어 있을 수 있다.Meanwhile, referring to FIG. 1 , each of the plurality of touch electrodes TE may have a block shape.

또한, 각 터치 전극(TE)은 하나의 서브픽셀(SP) 영역의 크기와 동일하거나 대응되는 크기일 수도 있다. Also, each touch electrode TE may have the same size as or corresponding to the size of one sub-pixel SP area.

이와 다르게, 각 터치 전극(TE)은, 도 1에 도시된 바와 같이, 서브픽셀(SP)의 영역의 크기보다 큰 크기일 수도 있다.Alternatively, each touch electrode TE may have a size larger than the size of the area of the subpixel SP, as shown in FIG. 1 .

즉, 각 터치 전극(TE)의 영역은, 둘 이상의 서브픽셀(SP)의 영역과 대응되는 크기를 가질 수 있다.That is, an area of each touch electrode TE may have a size corresponding to an area of two or more subpixels SP.

한편, 도 1을 참조하면, 전술한 다수의 터치 전극(TE)은 표시패널(110)에 내장되어 배치될 수 있다.Meanwhile, referring to FIG. 1 , the plurality of touch electrodes TE described above may be embedded in the display panel 110 .

이러한 의미에서, 표시패널(110)은 터치스크린 또는 터치스크린 패널을 내장한다고 할 수 있다. 즉, 표시패널(110)은, 인-셀(In-cell) 타입 또는 온-셀(On-cell) 타입의 터치스크린 내장형 표시패널일 수 있다.In this sense, the display panel 110 may be said to have a built-in touch screen or a touch screen panel. That is, the display panel 110 may be an in-cell type or an on-cell type touch screen embedded display panel.

한편, 본 발명에 따른 터치스크린 내장형 표시장치(100)는, 디스플레이 기능을 제공하기 위하여 디스플레이 모드로 동작할 수도 있고, 터치 센싱 기능을 제공하기 위하여 터치 모드로 동작할 수도 있다. Meanwhile, the touch screen embedded display device 100 according to the present invention may operate in a display mode to provide a display function, or may operate in a touch mode to provide a touch sensing function.

이와 관련하여, 다수의 터치 전극(TE)은, 터치 모드 구간에서는 터치 센서로서 동작하지만, 디스플레이 모드 구간에서는 디스플레이 모드 전극으로 사용될 수도 있다.In this regard, the plurality of touch electrodes TE operate as touch sensors in the touch mode section, but may also be used as display mode electrodes in the display mode section.

예를 들어, 디스플레이 모드 구간에서, 다수의 터치 전극(TE)은, 디스플레이 모드 전극의 일 예로서, 공통전압(Vcom)이 인가되는 공통 전극으로 동작할 수 있다.For example, in the display mode section, the plurality of touch electrodes TE may operate as a common electrode to which the common voltage Vcom is applied, as an example of the display mode electrodes.

여기서, 공통전압(Vcom)은 화소 전극에 인가되는 화소 전압과 대응되는 전압이다.Here, the common voltage Vcom is a voltage corresponding to the pixel voltage applied to the pixel electrode.

한편, 표시패널(110)에 내장되어 배치되는 다수의 터치 전극(TE)은, 도 1에 도시된 바와 같이, N(N≥2)행 M(M≥2)열의 매트릭스 타입으로 배치될 수 있다.Meanwhile, the plurality of touch electrodes TE embedded in the display panel 110 may be arranged in a matrix type of N (N ≥ 2) rows and M (M ≥ 2) columns, as shown in FIG. 1 . .

도 2는 본 발명에 따른 터치스크린 내장형 표시장치(100)에서, 터치 모드 시 발생하는 커패시턴스 성분(Cself, Cpara1, Cpara2)을 나타낸 도면이다.2 is a diagram illustrating capacitance components (Cself, Cpara1, Cpara2) generated in a touch mode in the touch screen embedded display device 100 according to the present invention.

도 2를 참조하면, 터치 모드에서는 터치 전극 역할을 하고, 디스플레이 모드에서는 화소 전극과 액정 커패시터를 형성하는 공통 전극(Vcom 전극) 역할을 하는 복수의 터치 전극(TE)은, 터치 모드에서, 터치 유무 및 터치 좌표 등을 검출하기 위해, 손가락 및 펜 등의 포인터와 자기 커패시턴스(Cself)를 형성한다. 한편 공통 전극 역할을 하는 복수의 터치 전극(TE)은 게이트라인 및 데이터라인과도 기생 커패시턴스(Cpara1, Cpara2)를 형성할 수 있으나 자기 커패시턴스에 비해 매우 작아 무시할 수 있다.Referring to FIG. 2 , a plurality of touch electrodes TE serving as a touch electrode in the touch mode and a common electrode (Vcom electrode) forming a pixel electrode and a liquid crystal capacitor in the display mode are provided with a touch in the touch mode. and a pointer such as a finger and a pen and self-capacitance (Cself) to detect touch coordinates and the like. Meanwhile, the plurality of touch electrodes TE serving as a common electrode may form parasitic capacitances Cpara1 and Cpara2 with the gate line and the data line as well, but they are very small compared to the self-capacitance and can be ignored.

아래에서는, 본 발명의 실시예에 따른 터치스크린 내장형 표시장치(100)에 포함된 표시패널(110), 공통 전극 및 터치 전극 역할을 모두 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)으로의 공통 전압 및 터치 구동 신호의 인가 방식, 데이터라인(DL)으로의 데이터 전압 및 터치 구동 신호(또는 이와 대응되는 신호)의 인가 방식, 게이트라인(GL)으로의 데이터 전압 및 터치 구동 신호(또는 이와 대응되는 신호)의 인가 방식 등에 대하여, 더욱 상세하게 설명한다.Below, a plurality of touch electrodes TE11 to TE14, TE21 to TE24, TE31 serving as a display panel 110, a common electrode, and a touch electrode included in the touch screen embedded display device 100 according to an embodiment of the present invention. ~TE34), a method of applying a common voltage and a touch driving signal, a method of applying a data voltage and a touch driving signal (or a signal corresponding thereto) to the data line DL, and a data voltage and touch to the gate line GL A method of applying the driving signal (or a signal corresponding thereto) and the like will be described in more detail.

도 3은 본 발명에 따른 터치스크린 내장형 표시장치에 포함된 표시패널의 평면도이다.3 is a plan view of a display panel included in the touch screen embedded display device according to the present invention.

도 3을 참조하면, 표시패널(110)은, 전술한 바와 같이, 복수의 데이터라인(DL), 복수의 게이트라인(GL) 및 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)이 형성되어 있다.Referring to FIG. 3 , as described above, the display panel 110 includes a plurality of data lines DL, a plurality of gate lines GL, and a plurality of touch electrodes TE11 to TE14, TE21 to TE24, TE31 to TE34. ) is formed.

또한, 이러한 표시패널(110)은, 전술한 바와 같이, 디스플레이 모드로 동작할 수도 있고, 터치 모드로 동작할 수도 있다.Also, as described above, the display panel 110 may operate in a display mode or in a touch mode.

이와 관련하여, 표시패널(110)에 형성된 복수의 데이터라인(DL) 및 복수의 게이트라인(GL)은, 표시패널(110)이 디스플레이 패널 역할을 하기 위한 구성이다.In this regard, the plurality of data lines DL and the plurality of gate lines GL formed on the display panel 110 are configured so that the display panel 110 serves as a display panel.

그리고, 표시패널(110)에 형성된 복수의 터치 전극(TE11~S14, TE21~TE24, TE31~TE34)은, 표시패널(110)이 디스플레이 패널 역할과 터치스크린 패널 역할을 모두 하기 위한 구성이다.In addition, the plurality of touch electrodes TE11 to S14 , TE21 to TE24 , and TE31 to TE34 formed on the display panel 110 are configured so that the display panel 110 serves both as a display panel and as a touch screen panel.

더욱 상세하게 설명하면, 표시패널(110)이 디스플레이 패널 역할을 하는 경우, 즉, 표시패널(110)의 구동모드가 디스플레이 모드인 경우, 복수의 전극(TE11~TE14, TE21~TE24, TE31~TE34)은, 공통 전압(Vcom: Common Voltage)이 인가되어, 화소 전극(제1전극, 미도시)과 대향하는 "공통 전극(Common Electrode, 또는 "Vcom 전극"이라고도 함)"이 된다.More specifically, when the display panel 110 functions as a display panel, that is, when the driving mode of the display panel 110 is the display mode, the plurality of electrodes TE11 to TE14, TE21 to TE24, TE31 to TE34 ) becomes a "common electrode (also referred to as a "Vcom electrode") facing the pixel electrode (a first electrode, not shown) to which a common voltage (Vcom) is applied.

그리고, 표시패널(110)이 터치스크린 패널 역할을 하는 경우, 즉, 표시패널(110)의 구동모드가 터치 모드인 경우, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)은, 터치 구동 전압이 인가되고, 터치 포인터(예: 손가락, 펜 등)와 커패시터를 형성하며, 이렇게 형성된 커패시터의 커패시턴스가 측정되는 "터치 전극"이 된다. And, when the display panel 110 serves as a touch screen panel, that is, when the driving mode of the display panel 110 is the touch mode, the plurality of touch electrodes TE11 to TE14, TE21 to TE24, TE31 to TE34 are , a touch driving voltage is applied, and a touch pointer (eg, a finger, a pen, etc.) and a capacitor are formed, and the capacitance of the capacitor thus formed becomes a “touch electrode” to be measured.

다시 말해, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)은, 디스플레이 모드에서는 공통 전극(Vcom 전극) 역할을 하고, 터치 모드에서는 터치 전극 역할을 하는 것이다.In other words, the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 serve as a common electrode (Vcom electrode) in the display mode, and serve as a touch electrode in the touch mode.

이러한 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)으로는, 디스플레이 모드 시, 공통 전압(Vcom)이 인가되고, 터치 모드 시, 터치 구동 신호가 인가된다.In the display mode, the common voltage Vcom is applied to the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34, and in the touch mode, a touch driving signal is applied.

따라서, 도 3에 도시된 바와 같이, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)으로의 공통 전압 또는 터치 구동 신호의 전달을 위해, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)에는 센싱라인들(SL11~SL14, SL21~SL24, SL31~SL34)이 연결될 수 있다.Accordingly, as shown in FIG. 3 , in order to transfer a common voltage or a touch driving signal to the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34, the plurality of touch electrodes TE11 to TE14 and TE21 Sensing lines SL11 to SL14, SL21 to SL24, and SL31 to SL34 may be connected to ~TE24, TE31 to TE34).

이에 따라, 터치 모드 시, 센싱라인들(SL11~SL14, SL21~SL24, SL31~SL34)을 통해, 터치 회로(150)와 스위칭 회로(160)에서 생성된 터치 구동 신호(Vtd)가 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)의 전체 또는 일부로 전달되고, 디스플레이 모드 시, 센싱라인들(SL11~SL14, SL21~SL24, SL31~SL34)을 통해, 공통 전압 공급부(미도시)에서 공급된 공통 전압(Vcom)이 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)으로 인가된다.Accordingly, in the touch mode, the touch driving signal Vtd generated by the touch circuit 150 and the switching circuit 160 is applied to the plurality of touches through the sensing lines SL11 to SL14, SL21 to SL24, and SL31 to SL34. It is transmitted to all or part of the electrodes TE11 to TE14, TE21 to TE24, TE31 to TE34, and in display mode, through the sensing lines SL11 to SL14, SL21 to SL24, SL31 to SL34, a common voltage supply unit (not shown) ) is applied to the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34.

도 3을 참조하면, 표시패널(110)에 형성된 복수의 데이터라인(DL) 및 복수의 게이트라인(GL)의 교차 지점마다 대응되어 하나의 서브픽셀(SP: Subpixel)로 정의된다. 여기서, 각 서브픽셀은 적색(R) 서브픽셀, 녹색(G) 서브픽셀, 청색(B) 서브픽셀, 백색(W) 서브픽셀 등 중 하나일 수 있다.Referring to FIG. 3 , each intersecting point of the plurality of data lines DL and the plurality of gate lines GL formed on the display panel 110 corresponds to one subpixel (SP). Here, each sub-pixel may be one of a red (R) sub-pixel, a green (G) sub-pixel, a blue (B) sub-pixel, and a white (W) sub-pixel.

도 3을 참조하면, 공통 전극 및 터치 전극 역할을 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 각각이 형성되는 영역(이하에서는, 단위 터치 전극 영역이라고도 함)에는, 둘 이상의 서브픽셀(SP)가 정의될 수 있다. 즉, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 중 하나의 전극은 둘 이상의 서브픽셀(SP)과 대응된다.Referring to FIG. 3 , in an area (hereinafter, also referred to as a unit touch electrode area) in which each of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 serving as a common electrode and a touch electrode is formed, two The above sub-pixels SP may be defined. That is, one electrode of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 corresponds to two or more subpixels SP.

예를 들어, 공통 전극 및 터치 전극 역할을 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 각각이 형성된 1개의 영역(단위 터치 전극 영역)에는, 24*3 개의 데이터라인(DL)과 24 개의 게이트라인(GL)이 배치되어, 24*3*24 개의 서브픽셀(SP)이 정의될 수 있다.For example, 24*3 data lines ( DL) and 24 gate lines GL are disposed to define 24*3*24 sub-pixels SP.

한편, 공통 전극 및 터치 전극 역할을 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 각각은, 도 3에 도시된 바와 같이, 블록 모양의 패턴일 수도 있고, 경우에 따라서는, 각 서브픽셀(SP)과 대응되는 영역에 빗살 모양의 패턴을 포함하는 패턴일 수도 있다.Meanwhile, each of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 serving as a common electrode and a touch electrode may have a block-shaped pattern as shown in FIG. 3 , and in some cases , may be a pattern including a comb-tooth-shaped pattern in an area corresponding to each sub-pixel SP.

공통 전극 및 터치 전극 역할을 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 각각이 빗살 모양 부분을 포함하는 패턴인 경우에도 본 발명을 적용할 수 있다.The present invention may also be applied to a case in which each of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 serving as a common electrode and a touch electrode is a pattern including a comb-toothed portion.

도 4는 본 발명의 실시예에 따른 터치스크린 내장형 표시장치(100)가 액정표시장치인 경우 표시패널의 단면도를 예시적으로 나타낸 도면이다.4 is a view exemplarily showing a cross-sectional view of a display panel when the touch screen embedded display device 100 according to an embodiment of the present invention is a liquid crystal display device.

도 4는 공통 전극 및 터치 전극 역할을 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 중 하나의 전극이 형성된 영역(단위 터치 전극 영역)에 대하여 나타낸 단면도이다.4 is a cross-sectional view illustrating an area (unit touch electrode area) in which one of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 serving as a common electrode and a touch electrode is formed.

도 4를 참조하면, 터치스크린 내장형 표시장치(100)에 포함된 표시패널(110)에는, 일 예로, 하부 기판(400)에 게이트라인(402)이 제1방향(가로방향, 도 3에서 좌우 방향)으로 형성되고, 그 위에 게이트 절연층(Gate Insulator, 404)이 형성된다.Referring to FIG. 4 , in the display panel 110 included in the touch screen embedded display device 100 , for example, a gate line 402 is formed on a lower substrate 400 in a first direction (horizontal direction, left and right in FIG. 3 ). direction), and a gate insulating layer (Gate Insulator, 404) is formed thereon.

게이트 절연층(404) 위에 데이터라인(406)이 제2방향(세로방향, 도 3에서 지면에 대한 수직방향)으로 형성되고, 그 위에, 제1보호층(408)이 형성된다.A data line 406 is formed on the gate insulating layer 404 in a second direction (vertical direction, a direction perpendicular to the ground in FIG. 3 ), and a first protective layer 408 is formed thereon.

제1보호층(408) 위에, 각 서브픽셀 영역의 화소 전극(410)과 센싱라인(412)이 형성되고, 그 위에, 제2보호층(414)이 형성될 수 있다. 여기서, 센싱라인(412)은 공통 전극 및 터치 전극 역할을 하는 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 각각에서 스위칭 회로(160)까지 연결되어, 디스플레이 모드에서는, 공통 전압 공급부에서 생성된 공통 전압(Vcom)을 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)으로 전달해주고, 터치 모드에서는, 터치 회로(150), 스위치 회로(160)에서 생성된 터치 구동 신호를 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)으로 전달해준다.A pixel electrode 410 and a sensing line 412 of each sub-pixel region may be formed on the first passivation layer 408 , and a second passivation layer 414 may be formed thereon. Here, the sensing line 412 is connected from each of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 serving as the common electrode and the touch electrode to the switching circuit 160, and in the display mode, the common voltage The common voltage Vcom generated by the supply is transferred to the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34, and in the touch mode, the touch generated by the touch circuit 150 and the switch circuit 160 The driving signal is transmitted to the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34.

제2보호층(414) 위에, 공통 전극 및 터치 전극 역할을 하는 하나의 전극(416)이 형성되고, 그 위에, 액정층(418)이 형성된다. 여기서, 공통 전극 및 터치 전극 역할을 하는 하나의 전극(416)은, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 중 하나로서, 블록 모양을 갖는 패턴일 수 있다.One electrode 416 serving as a common electrode and a touch electrode is formed on the second protective layer 414 , and a liquid crystal layer 418 is formed thereon. Here, one electrode 416 serving as a common electrode and a touch electrode is one of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34, and may be a pattern having a block shape.

액정층(418) 위에, 블랙 매트릭스(Black Matrix, 419a), 칼라 필터(Color Filter, 419b) 등이 형성되는 상부 기판(420)이 위치한다. An upper substrate 420 on which a black matrix 419a, a color filter 419b, and the like is formed is positioned on the liquid crystal layer 418 .

도 4에서 액정 표시장치에 대해 설명을 하고 있으나 본 발명은 이에 한정되지 않으며 터치패널과 결합 가능한 다양한 표시장치에 적용할 수 있다.Although the liquid crystal display is described in FIG. 4 , the present invention is not limited thereto and may be applied to various display devices that can be combined with a touch panel.

도 5는 본 발명에 따른 터치스크린 내장형 표시장치(100)에 포함된 표시패널의 다른 평면도이다.5 is another plan view of a display panel included in the touch screen embedded display device 100 according to the present invention.

도 5를 참조하면, 도 3과 다르게, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34) 각각에 연결되어 터치 구동 신호 또는 공통 전압을 전달해주는 센싱라인(SL11~SL14, SL21~SL24, SL31~SL34)이 게이트라인(GL)이 형성되는 제2방향(예: 가로방향)과 평행하게 형성될 수도 있다.Referring to FIG. 5 , unlike in FIG. 3 , sensing lines SL11 to SL14, SL21 to connected to each of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 transmit a touch driving signal or a common voltage. SL24 and SL31 to SL34 may be formed parallel to the second direction (eg, a horizontal direction) in which the gate line GL is formed.

이러한 경우, 도 1의 터치 회로(150) 및 스위치 회로(160)에서 생성된 터치 구동 신호 또는 공통 전압 공급부에서 생성 또는 공급된 공통 전압은, 게이트라인과 평행하게 형성된 센싱라인들(SL11~SL14, SL21~SL24, SL31~SL34)을 통해, 복수의 터치 전극(TE11~TE14, TE21~TE24, TE31~TE34)의 전체 또는 일부로 전달될 수 있다.In this case, the touch driving signal generated by the touch circuit 150 and the switch circuit 160 of FIG. 1 or the common voltage generated or supplied from the common voltage supply unit is applied to the sensing lines SL11 to SL14 formed parallel to the gate line. Through SL21 to SL24 and SL31 to SL34, all or part of the plurality of touch electrodes TE11 to TE14, TE21 to TE24, and TE31 to TE34 may be transmitted.

이하, 도 1 내지 도 5에서 살펴본 공통 전극으로 터치 구동 신호를 전달해주는 센싱라인(도 3 또는 도 5의 SL11~SL14, SL21~SL24, SL31~SL34, 이하 터치센싱라인)을 제조하기 위한 제조 공정 과정을 살펴보고, 이 제조공정을 저감하는 본 발명의 제조 공정 과정을 살펴본다.Hereinafter, a manufacturing process for manufacturing a sensing line (SL11 to SL14, SL21 to SL24, SL31 to SL34, hereinafter touch sensing line in FIGS. 3 or 5) that transmits a touch driving signal to the common electrode shown in FIGS. 1 to 5 . Looking at the process, look at the manufacturing process of the present invention to reduce this manufacturing process.

터치센싱라인은 공정 과정에서 도전금속층(M3L, 또는 제3도전층)에서 형성될 수 있다.The touch sensing line may be formed in the conductive metal layer (M3L or the third conductive layer) during the process.

앞서 살펴본 인셀 터치에서 그룹화된 또는 블럭화된 공통 전압을 제공하는 터치 전극을 형성하기 위해서 별도의 터치센싱라인의 형성이 필요하기 때문에 별도의 마스크수가 증가할 수 있다.In the aforementioned in-cell touch, since a separate touch sensing line is required to form a grouped or blocked touch electrode providing a common voltage, the number of separate masks may increase.

본 발명에서는 박막 트랜지스터의 활성화층과 소스/드레인 전극들을 하나의 마스크 공정으로 진행하고, 서브픽셀에 배치되는 제1전극(화소 전극), 터치센싱라인을 위한 도전금속층, 그리고 박막 트랜지스터 상에 형성되는 박막 트랜지스터 보호층(평탄화 층 또는 오버코트 층)을 한번의 마스크 공정으로 형성함으로써, 공정수를 줄였다.In the present invention, the activation layer and the source/drain electrodes of the thin film transistor are processed through a single mask process, and the first electrode (pixel electrode) disposed on the sub-pixel, the conductive metal layer for the touch sensing line, and the thin film transistor are formed on the By forming the thin film transistor protective layer (planarization layer or overcoat layer) in one mask process, the number of steps is reduced.

본 발명이 적용될 수 있는 기판(back plane)에 생성되는 박막 트랜지스터(Thin-Film Transistor)의 예시로는 비정질 실리콘(amorphous Silicon, 이하 'a-Si'라 함), 금속 산화물(oxide) 및 폴리실리콘(poly silicon)이 있으며, 폴리 실리콘에는 저온폴리실리콘(low temperature poly silicon, 이하 'LTPS'라 함)과 고온 폴리실리콘(High temperature poly silicon, 이하 'HTPS'라 함) 등이 될 수 있으나, 이에 한정되는 것은 아니다.Examples of a thin-film transistor (Thin-Film Transistor) generated on a substrate (back plane) to which the present invention can be applied include amorphous silicon (hereinafter referred to as 'a-Si'), metal oxide, and polysilicon. (poly silicon), and polysilicon may include low temperature polysilicon (hereinafter referred to as 'LTPS') and high temperature polysilicon (hereinafter referred to as 'HTPS'). It is not limited.

도 6은 본 발명에 따른 터치스크린 내장형 표시장치 제조공정이 줄어드는 모습을 도시한 도면이다.6 is a view illustrating a reduction in the manufacturing process of the touch screen embedded display device according to the present invention.

도 6을 참조하면, 일반적으로 터치스크린 내장형 표시장치를 형성하는 공정은 게이트라인, 박막트랜지스터의 게이트전극 및 게이트패드 등을 형성하기 위한 제1마스크공정(Mask#1), 각 서브픽셀에 형성되는 박막트랜지스터의 활성화층을 형성하기 위한 제2마스크공정(Mask#2), 상기 활성화층 상에 소스전극과 드레인 전극을 형성하기 위한 제3마스크공정(Mask#3), 박막트랜지스터를 보호하기 위한 제1보호층 및 평탄화층을 형성하기 위한 제4마스크공정(Mask#4), 각 서브픽셀에 화소전극(제1전극)을 형성하기 위한 제5마스크공정(Mask#5), 터치센싱라인을 형성하기 위한 제6마스크공정(Mask#6), 화소전극과 터치센싱라인 상에 제2보호층을 형성하기 위한 제7마스크공정(Mask#7) 및 터치전극(공통전극)을 형성하기 위한 제8마스크공정(Mask#8) 으로 이루어진다.Referring to FIG. 6 , in general, a process of forming a touch screen embedded display device includes a first mask process (Mask#1) for forming a gate line, a gate electrode of a thin film transistor, a gate pad, and the like, which are formed in each sub-pixel. A second mask process (Mask#2) for forming an activation layer of the thin film transistor, a third mask process (Mask #3) for forming a source electrode and a drain electrode on the activation layer, a first process for protecting the thin film transistor 1A fourth mask process (Mask#4) for forming a protective layer and a planarization layer, a fifth mask process (Mask#5) for forming a pixel electrode (first electrode) in each sub-pixel, and a touch sensing line are formed A sixth mask process (Mask#6) for forming a second protective layer on the pixel electrode and the touch sensing line, a seventh mask process (Mask#7) for forming a touch electrode (common electrode), and an eighth process for forming a touch electrode (common electrode) A mask process (Mask#8) is performed.

이와 같이, 터치스크린 내장형 표시장치를 형성하기 위해서는 별도의 터치센싱라인을 형성해야 하기 때문에 공정 수가 증가하는 단점이 있다.As described above, since a separate touch sensing line needs to be formed in order to form a touch screen-embedded display device, there is a disadvantage in that the number of processes increases.

또한, 마스크 공정수가 증가하면 생산 택 타임(Tac Time)이 증가하여 생산효율이 저하되는 문제가 있고, 아울러 공정 중 발생할 수 있는 다양한 오염 또는 파티클들에 의해 불량 발생율이 높아지는 문제가 있다.In addition, when the number of mask processes increases, there is a problem in that production efficiency is lowered due to an increase in the production tac time, and there is a problem in that the defect generation rate is increased due to various contamination or particles that may occur during the process.

본 발명에서는 회절마스크 또는 하프톤 마스크를 이용하여 활성화층 및 소스전극과 드레인전극 형성 공정을 하나의 마스크공정으로 진행하고, 제1보호층, 평탄화층, 화소전극 및 터치센싱라인 형성공정을 3개 이상의 서로 다른 노광영역을 구비한 회절마스크 또는 하프톤 마스크를 이용하여 한번의 마스크공정으로 형성함으로써, 마스크공정 수를 줄인 효과가 있다.In the present invention, using a diffraction mask or a halftone mask, the activation layer, the source electrode, and the drain electrode forming process are performed in one mask process, and the first protective layer, the planarization layer, the pixel electrode, and the touch sensing line forming process are performed in three steps. By using the diffraction mask or halftone mask having the above different exposure areas to form in one mask process, there is an effect of reducing the number of mask processes.

또한, 본 발명에서는 박막트랜지스터의 소스전극(또는 드레인전극)과 대응되는 평탄화층에 형성된 콘택홀과 콘택홀 영역에 형성된 보호층의 콘택홀(아래에서 PC)을 서로 일부만 중첩(보호층 콘택홀(PC)를 시프트)시킴으로써, 보호층 콘택홀 형성시 평탄화층의 과식각으로 인한 화소전극과 소스전극(또는 드레인전극)의 전기적 콘택 불량을 방지한 효과가 있다.In addition, in the present invention, the contact hole formed in the planarization layer corresponding to the source electrode (or drain electrode) of the thin film transistor and the contact hole (PC from below) of the protective layer formed in the contact hole region partially overlap each other (protective layer contact hole ( PC), to prevent electrical contact failure between the pixel electrode and the source electrode (or drain electrode) due to over-etching of the planarization layer when the contact hole of the protective layer is formed.

도 7은 본 발명의 일 실시예에 의한 터치스크린 내장형 표시장치의 서브픽셀 영역, 데이터패드 영역 및 게이트 패드 영역의 구조를 보여주는 단면도이다.7 is a cross-sectional view illustrating structures of a sub-pixel area, a data pad area, and a gate pad area of a touch screen embedded display device according to an embodiment of the present invention.

게이트 패드 영역 및 데이터 패드 영역은 서브픽셀 영역에서 박막 트랜지스터를 형성하는 재료들과 동일한 재료를 박막 트랜지스터의 형성 공정시 동시에 형성될 수 있다.The gate pad region and the data pad region may be simultaneously formed of the same material as materials for forming the thin film transistor in the subpixel region during the thin film transistor forming process.

도 7을 참조하면, 본 발명의 터치스크린 내장형 표시장치의 서브픽셀 영역은, 기판(700) 상에 게이트전극(702), 게이트전극(702) 상에 게이트 절연층(710), 활성화층(또는 액티브층, 712), 소스전극(724) 및 드레인전극(726)으로 구성된 박막 트랜지스터가 배치되어 있다. 상기 소스전극과 드레인전극은 서로 바뀌어 명명될 수 있다.Referring to FIG. 7 , the sub-pixel region of the touch screen embedded display device of the present invention includes a gate electrode 702 on a substrate 700 , a gate insulating layer 710 on the gate electrode 702 , and an activation layer (or A thin film transistor including an active layer, 712 , a source electrode 724 , and a drain electrode 726 is disposed. The source electrode and the drain electrode may be named interchangeably.

상기 게이트전극(702)은 제1게이트전극패턴(702a)과 제2게이트전극패턴(702b)의 이중 금속패턴들 또는 복수의 금속패턴들로 구성될 수 있다. 또한, 금속패턴들은 도전성 금속패턴과 투명 도전물질패턴이 혼합된 구조로 형성될 수 있다.The gate electrode 702 may include double metal patterns or a plurality of metal patterns of the first gate electrode pattern 702a and the second gate electrode pattern 702b. In addition, the metal patterns may be formed in a structure in which a conductive metal pattern and a transparent conductive material pattern are mixed.

또한, 상기 게이트 절연층(710) 상에는 데이터라인(714)이 배치되는데, 데이터라인(714)은 제1데이터라인패턴(714a)과 제2데이터라인패턴(714b)의 이중 패턴들로 형성될 수 있다. 제1데이터라인패턴(714a)은 복수의 금속패턴들로 구성될 수 있다. 또한, 금속패턴들은 도전성 금속패턴과 투명 도전물질패턴이 혼합된 구조로 형성될 수 있다.Also, a data line 714 is disposed on the gate insulating layer 710 , and the data line 714 may be formed of double patterns of a first data line pattern 714a and a second data line pattern 714b. have. The first data line pattern 714a may include a plurality of metal patterns. In addition, the metal patterns may be formed in a structure in which a conductive metal pattern and a transparent conductive material pattern are mixed.

제2데이터라인패턴(714b)은 본 발명에서는 소스전극(724)과 드레인전극(726) 및 활성화층(712)을 하나의 마스크 공정으로 형성하기 때문에 활성화층과 동일한 재질의 패턴일 수 있다.The second data line pattern 714b may be formed of the same material as the activation layer since the source electrode 724, the drain electrode 726, and the activation layer 712 are formed through a single mask process in the present invention.

상기 박막 트랜지스터와 데이터라인(714) 상에는 제1보호층(720)과 평탄화층(730)이 배치되어 있고, 박막 트랜지스터의 소스전극(724) 영역에는 제1콘택홀(C1)이 형성되어 있다. 상기 평탄화층(730)은 유기막 재질로 구성된 오버코트층(Overcoat)일 수 있다.A first passivation layer 720 and a planarization layer 730 are disposed on the thin film transistor and the data line 714 , and a first contact hole C1 is formed in the source electrode 724 region of the thin film transistor. The planarization layer 730 may be an overcoat layer made of an organic film material.

또한, 상기 평탄화층(730) 상에는 제1전극(740a)과 제2전극(770a)이 제2보호층(760)을 사이에 두고 서로 중첩 배치되어 있다. 상기 제1콘택홀(C1) 영역에는 제2전극(770a)과 동일 물질로 형성되고, 제1전극(740a)과 소스전극(724)을 서로 전기적으로 연결하는 연결패턴(770c)이 배치되어 있다.Also, on the planarization layer 730 , a first electrode 740a and a second electrode 770a are disposed to overlap each other with a second protective layer 760 interposed therebetween. A connection pattern 770c formed of the same material as the second electrode 770a and electrically connecting the first electrode 740a and the source electrode 724 to each other is disposed in the region of the first contact hole C1. .

특히, 본 발명에서는 평탄화층(730)에 제1콘택홀(C1)을 형성하고, 제1콘택홀(C1)을 포함하여 평탄화층(730) 상에 제2보호층(760)이 형성되는데, 상기 제1콘택홀(C1) 영역에 형성된 제2보호층(760)을 제거할 때(제2보호층 콘택홀 형성시), 제2보호층(760)의 제거영역은 제1콘택홀(C1)과 일부만 중첩되도록 시프트 된다.In particular, in the present invention, the first contact hole C1 is formed in the planarization layer 730, and the second protective layer 760 is formed on the planarization layer 730 including the first contact hole C1. When the second protective layer 760 formed in the first contact hole C1 region is removed (when the second protective layer contact hole is formed), the area where the second protective layer 760 is removed is the first contact hole C1 . ) and only partially overlapped.

따라서, 도면에 도시된 바와 같이, 제1콘택홀(C1)의 내측에는 제2보호층(760)이 형성되지 않은 제1경사면(S1)과 제2보호층(760)이 존재하는 제2경사면(S2)을 구비하게 된다. 도 14a 내지 도 15에서 구체적으로 설명하겠지만, 제1경사면(S1)은 제2보호층(760)을 제거하기 위한 식각 공정에 노출되기 때문에 과식각되어, 제1전극(740a)의 가장자리 하측에 언더 컷 구조가 형성된다.Accordingly, as shown in the drawing, the first inclined surface S1 on which the second protective layer 760 is not formed and the second inclined surface on which the second protective layer 760 are present inside the first contact hole C1. (S2) is provided. As will be described in detail with reference to FIGS. 14A to 15 , the first inclined surface S1 is over-etched because it is exposed to an etching process for removing the second protective layer 760 , and is under the edge of the first electrode 740a. A cut structure is formed.

이러한 언더 컷은 연결패턴(770c)과 제1전극(740a) 사이의 콘택 불량을 야기하여, 제1전극(740a)과 소스전극(724)이 전기적 연결 되지 못하는 문제를 발생시킨다.This undercut causes a contact failure between the connection pattern 770c and the first electrode 740a, and thus causes a problem that the first electrode 740a and the source electrode 724 cannot be electrically connected.

하지만, 본 발명에서는 제1콘택홀(C1) 영역에 제2보호층(760)의 일부를 남겨두기 때문에 제2경사면(S2) 상에 형성된 제2보호층(760)을 따라 형성된 연결패턴(770c)은 제1경사면(S1) 영역과 달리 단선 없이 제1전극(740a)의 측면 방향에서 제1전극(740a)과 전기적으로 콘택 된다.(도 15 참조)However, in the present invention, since a portion of the second protective layer 760 is left in the region of the first contact hole C1, the connection pattern 770c formed along the second protective layer 760 formed on the second inclined surface S2. ) is in electrical contact with the first electrode 740a in the lateral direction of the first electrode 740a without disconnection, unlike the region of the first inclined surface S1 (see FIG. 15 ).

따라서, 본 발명은 제1콘택홀(C1) 영역에서의 소스전극(724) 노출을 위한 식각 공정으로 인하여 발생될 수 있는 제1전극(724)과 연결패턴(770c)의 콘택 불량을 방지할 수 있는 효과가 있다.Accordingly, the present invention can prevent a contact defect between the first electrode 724 and the connection pattern 770c that may occur due to an etching process for exposing the source electrode 724 in the first contact hole C1 region. there is an effect

또한, 상기 데이터라인(714)과 중첩되는 평탄화층(730) 상에는 터치센싱라인(750)이 배치되어 있다. 상기 터치센싱라인(750)과 평탄화층(730) 사이에는 제1터치연결패턴(740b)이 배치되고, 상기 터치센싱라인(750) 상에는 제2터치연결패턴(770b)이 배치되어 있다.In addition, a touch sensing line 750 is disposed on the planarization layer 730 overlapping the data line 714 . A first touch connection pattern 740b is disposed between the touch sensing line 750 and the planarization layer 730 , and a second touch connection pattern 770b is disposed on the touch sensing line 750 .

상기 터치센싱라인(750)은 제2터치연결패턴(770b)과 접촉하여 터치 구동 신호를 제2전극(770a)으로 전달한다. 제2전극(770a)은 디스플레이 모드시 공통 전극 또는 터치 모드시 터치 전극으로 기능하는 전극이다.The touch sensing line 750 comes in contact with the second touch connection pattern 770b to transmit a touch driving signal to the second electrode 770a. The second electrode 770a is an electrode that functions as a common electrode in the display mode or a touch electrode in the touch mode.

아울러, 데이터 패드 영역에는 게이트 절연층(710) 상에 데이터패드(716)가 배치되어 있고, 데이터패드(716)는 제1데이터패드패턴(716a)과 제2데이터패드패턴(716b)의 이중 패턴들로 형성될 수 있다.In addition, in the data pad region, a data pad 716 is disposed on the gate insulating layer 710 , and the data pad 716 has a double pattern of a first data pad pattern 716a and a second data pad pattern 716b . can be formed with

상기 제1데이터패드패턴(716a)은 복수의 금속패턴들로 구성될 수 있다. 또한, 금속패턴들은 도전성 금속패턴과 투명 도전물질패턴이 혼합된 구조로 형성될 수 있다.The first data pad pattern 716a may include a plurality of metal patterns. In addition, the metal patterns may be formed in a structure in which a conductive metal pattern and a transparent conductive material pattern are mixed.

제2데이터패드패턴(716b)은 본 발명에서는 소스전극(724)과 드레인 전극(726) 및 활성화층(712)을 하나의 마스크 공정으로 형성하기 때문에 활성화층과 동일 재질의 패턴일 수 있다.The second data pad pattern 716b may be formed of the same material as the active layer since the source electrode 724, the drain electrode 726, and the activation layer 712 are formed through a single mask process in the present invention.

상기 데이터패드(716)는 제1 및 제2 보호층들(720, 760)이 제거되어 형성된 제2콘택홀(C2)을 통하여 데이터패드 콘택전극(770d)과 전기적으로 연결된다.The data pad 716 is electrically connected to the data pad contact electrode 770d through the second contact hole C2 formed by removing the first and second protective layers 720 and 760 .

또한, 게이트패드 영역에는 기판(700) 상에 게이트패드(704)가 배치되어 있고, 게이트패드(704)는 제1게이트패드패턴(704a)과 제2게이트패드패턴(704b)의 이중 금속패턴들 또는 복수의 금속패턴들로 구성될 수 있다. 또한, 금속패턴들은 도전성 금속패턴과 투명 도전물질패턴이 혼합된 구조로 형성될 수 있다.In addition, a gate pad 704 is disposed on the substrate 700 in the gate pad region, and the gate pad 704 includes double metal patterns of the first gate pad pattern 704a and the second gate pad pattern 704b. Alternatively, it may be composed of a plurality of metal patterns. In addition, the metal patterns may be formed in a structure in which a conductive metal pattern and a transparent conductive material pattern are mixed.

상기 게이트패드(704)는 게이트 절연층(710), 제1 보호층(720) 및 제2 보호층들(760)이 제거되어 형성된 제3콘택홀(C3)을 통하여 게이트패드 콘택전극(770e)과 전기적으로 연결되어 있다.The gate pad 704 has a gate pad contact electrode 770e through a third contact hole C3 formed by removing the gate insulating layer 710 , the first passivation layer 720 , and the second passivation layers 760 . is electrically connected to

본 발명의 터치스크린 내장형 표시장치는 NxP개의 박막 트랜지스터와, 이들 박막 트랜지스터의 소스전극 또는 드레인전극과 이격하여 연결되는 NxP개의 제1전극(740a, 일 실시예로 화소전극), 그리고 제1전극과 대향하며 다수의 화소 전체, 즉 N개의 서브픽셀 전체에 동일한 신호를 제공하는 P개의 제2전극(770a, 일 실시예로 공통전극)의 구성을 기본으로 한다.The display device with a built-in touch screen of the present invention includes NxP thin film transistors, NxP first electrodes 740a (eg, pixel electrodes in one embodiment) connected to the source electrode or drain electrode of these thin film transistors apart from each other, and the first electrode and It is based on the configuration of P number of second electrodes 770a (common electrode in an embodiment) that face each other and provide the same signal to all of the plurality of pixels, that is, all of the N sub-pixels.

특히, 본 발명에서는 복수의 제2전극(770a)에서는 터치 구동 신호가 전달될 수 있다. 도 1의 터치 회로(150)는 표시패널(110)의 구동모드가 터치 모드인 경우, 복수의 제2전극(770a)의 전체 또는 일부로 터치 구동 신호를 인가한다. 그리고 데이터 드라이버(120)는 구동모드가 디스플레이 모드인 경우, 복수의 데이터라인(DL)으로 데이터 전압을 공급하며, 게이트 드라이버(130)는 구동모드가 디스플레이 모드인 경우, 복수의 게이트라인(GL)으로 스캔 신호를 순차적으로 공급하여 디스플레이 모드와 터치 모드로 동작할 수 있다.In particular, in the present invention, a touch driving signal may be transmitted to the plurality of second electrodes 770a. When the driving mode of the display panel 110 is the touch mode, the touch circuit 150 of FIG. 1 applies a touch driving signal to all or a part of the plurality of second electrodes 770a. In addition, the data driver 120 supplies data voltages to the plurality of data lines DL when the driving mode is the display mode, and the gate driver 130 provides the plurality of gate lines GL when the driving mode is the display mode. to sequentially supply scan signals to operate in display mode and touch mode.

또한, 본 발명의 터치스크린 내장형 표시장치는, 2번의 마스크 공정으로 진행하였던, 박막 트랜지스터의 활성화층(712) 형성 공정과 소스 및 드레인 전극(724, 726) 형성 공정을 회절 마스크 또는 하프톤 마스크를 이용한 하나의 마스크 공정으로 진행함으로써, 마스크 공정수를 줄였다.In addition, in the display device with a built-in touch screen of the present invention, a diffraction mask or a halftone mask is used in the process of forming the activation layer 712 of the thin film transistor and the process of forming the source and drain electrodes 724 and 726, which were performed in two mask processes. By proceeding with one mask process used, the number of mask processes was reduced.

또한, 본 발명의 터치스크린 내장형 표시장치는, 평탄화층(730) 형성 후 콘택홀 형성 공정, 제1전극(740a: 화소전극) 형성 공정 및 제2보호층(760) 형성 후 콘택홀 형성 공정을 적어도 3개 이상의 서로 다른 노광영역을 구비한 하프톤 마스크 또는 회절 마스크를 이용한 하나의 마스크 공정으로 진행함으로써, 마스크 공정수를 줄였다. 이와 관련해서는, 도 13a 내지 도 13h에서 상세히 설명한다.In addition, in the display device with a built-in touch screen of the present invention, a process of forming a contact hole after forming the planarization layer 730 , a process of forming a first electrode 740a (pixel electrode), and a process of forming a contact hole after forming the second protective layer 760 are performed. By proceeding with one mask process using a halftone mask or a diffraction mask having at least three different exposure areas, the number of mask processes is reduced. In this regard, it will be described in detail with reference to FIGS. 13A to 13H.

이하, 본 발명의 터치스크린 내장형 표시장치의 구체적인 제조공정을 도면을 참조하여 설명한다.Hereinafter, a specific manufacturing process of the touch screen embedded display device of the present invention will be described with reference to the drawings.

도 8a 내지 도 12b는 본 발명에 따른 터치스크린 내장형 표시장치의 제조공정을 도시한 도면이다.8A to 12B are diagrams illustrating a manufacturing process of a touch screen embedded display device according to the present invention.

먼저, 도 8a 및 도 8b를 참조하면, 복수의 서브픽셀들이 형성되는 서브픽셀 영역과 서브픽셀 영역의 최외곽 둘레를 따라 형성되는 비표시영역(게이트패드영역 및 데이터패드영역)이 구획된 기판(700) 상에 게이트 금속막을 형성한 다음, 제1마스크공정에 따라 서브픽셀영역에 게이트전극(702)을 형성하고, 동시에 게이트패드 영역에 게이트패드(704)를 형성한다. 상기 게이트전극(702)과 게이트패드(704)는 게이트라인(702c)과 일체로 형성되고 게이트패드(704)는 게이트라인(702c)의 가장자리 끝단에 위치한다.First, referring to FIGS. 8A and 8B , a substrate in which a sub-pixel area in which a plurality of sub-pixels are formed and a non-display area (gate pad area and data pad area) formed along the outermost periphery of the sub-pixel area are partitioned ( After forming a gate metal film on the 700), a gate electrode 702 is formed in the sub-pixel region according to the first mask process, and a gate pad 704 is formed in the gate pad region at the same time. The gate electrode 702 and the gate pad 704 are integrally formed with the gate line 702c, and the gate pad 704 is positioned at the edge of the gate line 702c.

상기 게이트 금속막은 적어도 두 개 이상의 금속층이 적층되어 형성될 수 있고, 금속층과 투명성 도전물질층이 적층된 구조로 형성될 수 있다. 따라서 금속층은 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄 (Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용할 수 있으나 이에 한정되지 않는다. 그리고 투명성 도전물질층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 CNT(Carbon Nano Tube)를 포함한 그룹 중에서 선택된 어느 하나를 사용할 수 있으나 이에 한정되지 않는다. 상기 게이트 금속막은 이중 금속층의 형태로 구성되는 것에 한정되지 않으므로, 단일 금속층 형태로 구성될 수 있다.The gate metal layer may be formed by stacking at least two or more metal layers, and may have a structure in which a metal layer and a transparent conductive material layer are stacked. Therefore, the metal layer is made of aluminum (Al), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), molytungsten (MoW), molithanium (MoTi), copper/motitanium ( At least one selected from a group of conductive metals including Cu/MoTi) may be used, but is not limited thereto. In addition, the transparent conductive material layer may use any one selected from the group including Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), and Carbon Nano Tube (CNT), but is not limited thereto. Since the gate metal layer is not limited to being configured in the form of a double metal layer, it may be configured in the form of a single metal layer.

따라서, 상기 게이트전극(702)은 제1게이트전극패턴(702a)과 제2게이트전극패턴(702b)로 구성될 수 있고, 게이트패드(704) 역시 제1게이트패드패턴(704a)과 제2게이트패드패턴(704b)으로 구성될 수 있다.Accordingly, the gate electrode 702 may include a first gate electrode pattern 702a and a second gate electrode pattern 702b, and the gate pad 704 also includes a first gate pad pattern 704a and a second gate electrode pattern 702b. It may be composed of a pad pattern 704b.

상기와 같이, 게이트전극(702) 등이 기판(700) 상에 형성되면, 도 9a 및 도 9b에 도시된 바와 같이, 기판(700)의 전면에 게이트 절연층(710)을 형성한 다음, 계속해서 반도체층 및 소스/드레인 금속막을 연속하여 형성한다.As described above, when the gate electrode 702 and the like are formed on the substrate 700 , as shown in FIGS. 9A and 9B , the gate insulating layer 710 is formed on the entire surface of the substrate 700 , and then the Thus, the semiconductor layer and the source/drain metal film are continuously formed.

상기 반도체층은 예를 들어 비정질 실리콘과 같은 반도체 물질, LTPS, HTPS 등과 같은 폴리 실리콘 등으로 형성될 수 있다. 또한 반도체층은 징크 옥사이드(Zinc Oxide, ZO), 인듐-갈륨-징크-옥사이드(Indium Galiumzinc Oxide, IGZO), 징크-인듐 옥사이드(Zinc Indium Oxide, ZIO), 갈륨이 도핑된 징크 옥사이드(Ga doped ZnO, ZGO)와 같은 산화물 반도체 물질을 사용하여 형성될 수 있다. The semiconductor layer may be formed of, for example, a semiconductor material such as amorphous silicon, or polysilicon such as LTPS or HTPS. In addition, the semiconductor layer is zinc oxide (Zinc Oxide, ZO), indium-gallium-zinc-oxide (Indium Galiumzinc Oxide, IGZO), zinc-indium oxide (Zinc Indium Oxide, ZIO), gallium doped zinc oxide (Ga doped ZnO) , ZGO) can be formed using an oxide semiconductor material.

그런 다음, 회절 마스크 또는 하프톤 마스크를 이용한 제2마스크공정에 따라 상기 게이트전극(702)과 대응되는 게이트 절연층(710) 상에 활성화층(712), 소스전극(724) 및 드레인 전극(726)을 형성한다. 박막 트랜지스터는 상기 게이트전극(702), 게이트 절연층(710), 활성화층(712), 소스전극(724) 및 드레인 전극(726)들로 이루어진다.Then, according to a second mask process using a diffraction mask or a halftone mask, an activation layer 712 , a source electrode 724 , and a drain electrode 726 are formed on the gate insulating layer 710 corresponding to the gate electrode 702 . ) to form The thin film transistor includes the gate electrode 702 , a gate insulating layer 710 , an activation layer 712 , a source electrode 724 , and a drain electrode 726 .

또한, 이와 동시에 데이터라인(714)과 데이터패드 영역에 데이터패드(716)가 형성된다.Also, at the same time, the data line 714 and the data pad 716 are formed in the data pad area.

그런 다음, 도 10a 및 도 10b에 도시된 바와 같이, 기판(700)의 전면에 제1보호층(720), 평탄화층(730), 제1금속층 및 제2금속층을 연속하여 형성한 다음, 적어도 3개 이상의 노광 영역을 갖는 하프톤 마스크 또는 회절 마스크를 이용한 제3마스크공정에 따라 제1콘택홀(C1), 제1터치연결패턴(740b), 제1전극(740a) 및 터치센싱라인(750)을 형성한다. 이와 관련해서는 도 13a 내지 도 13h에서 상세히 설명한다.Then, as shown in FIGS. 10A and 10B , a first protective layer 720 , a planarization layer 730 , a first metal layer and a second metal layer are successively formed on the entire surface of the substrate 700 , and then at least A first contact hole C1, a first touch connection pattern 740b, a first electrode 740a, and a touch sensing line 750 according to a third mask process using a halftone mask having three or more exposure areas or a diffraction mask ) to form This will be described in detail with reference to FIGS. 13A to 13H.

상기 제1보호층(720)은 무기물, 예를 들어 SiO2, SiNx, 또는 유기물, 예를 들어 포토 아크릴 등으로 형성될 수 있으나 본 발명이 이에 한정되는 것은 아니다.The first protective layer 720 may be formed of an inorganic material, for example, SiO2, SiNx, or an organic material, such as photoacrylic, but the present invention is not limited thereto.

또한, 상기 평탄화층(730)은 유기물질로 된 오버코트(overcoat)층으로 형성될 수 있다. 또한, 평탄화층(730)은 감광막 에싱(ashing) 공정시 함께 일부가 제거될 수 있는 재료를 사용하는 것이 바람직하다.Also, the planarization layer 730 may be formed of an overcoat layer made of an organic material. In addition, the planarization layer 730 is preferably made of a material that can be partially removed together during a photoresist ashing process.

이때, 게이트패드 영역과 데이터패드 영역에는 제1보호층(720)만 남기고 평탄화층(730), 제1금속층 및 제2금속층은 모두 제거한다.In this case, the planarization layer 730 , the first metal layer, and the second metal layer are all removed from the gate pad region and the data pad region, leaving only the first passivation layer 720 .

상기와 같이, 평탄화층(730) 상에 제1전극(740a)과 터치센싱라인(750)이 형성되면, 도 11a 및 도 11b에 도시한 바와 같이, 기판(700)의 전면에 제2보호층(760)을 형성한다.As described above, when the first electrode 740a and the touch sensing line 750 are formed on the planarization layer 730 , as shown in FIGS. 11A and 11B , the second protective layer is formed on the entire surface of the substrate 700 . (760).

그런 다음, 제4마스크공정에 따라 데이터패드(716) 일부를 노출하는 제2콘택홀(C2), 게이트패드(704) 일부를 노출하는 제3콘택홀(C3) 및 터치센싱라인(750) 일부를 노출하는 제4콘택홀(C4)을 형성한다.Then, according to a fourth mask process, a second contact hole C2 exposing a portion of the data pad 716 , a third contact hole C3 exposing a portion of the gate pad 704 , and a portion of the touch sensing line 750 . A fourth contact hole C4 exposing is formed.

이때, 본 발명에서는 제1콘택홀(C1) 영역에 형성된 제2보호층(760)을 제거하여(보호층 콘택홀(PC) 형성공정이라고도 함) 소스전극(724)의 일부를 노출시키는데, 제2보호층(760) 콘택홀(PC) 영역을 제1콘택홀(C1) 영역으로부터 일정 거리 시프트 되도록 함으로써, 제2보호층(760) 콘택홀(PC)과 제1콘택홀(C1)은 일부 영역에서만 서로 중첩된다.At this time, in the present invention, a portion of the source electrode 724 is exposed by removing the second protective layer 760 formed in the first contact hole C1 region (also referred to as a protective layer contact hole PC forming process). By shifting the contact hole PC area of the second protective layer 760 by a predetermined distance from the first contact hole C1 area, the second protective layer 760 contact hole PC and the first contact hole C1 are partially separated. They overlap each other only in the area.

즉, 도 11a에 도시된 바와 같이, 제1콘택홀(C1) 영역과 점선으로 형성된 제2보호층(760) 콘택홀(PC)은 서로 일부만 중첩되어 있는 것을 볼 수 있다. 따라서, 중첩되지 않은 영역의 제1콘택홀(C1) 영역에는 제2보호층(760)이 존재한다(제1콘택홀(C1)의 제2경사면(S2)). 도 11b의 제2경사면(S2) 영역에는 제2보호층(760)이 제거되지 않았으나, 중첩 영역인 제1경사면(S1)에는 제2보호층(760)이 제거된 것을 볼 수 있다.That is, as shown in FIG. 11A , it can be seen that the area of the first contact hole C1 and the contact hole PC of the second protective layer 760 formed by the dotted line partially overlap each other. Accordingly, the second passivation layer 760 is present in the non-overlapping area of the first contact hole C1 (the second inclined surface S2 of the first contact hole C1). Although the second protective layer 760 is not removed from the area of the second inclined surface S2 of FIG. 11B , it can be seen that the second protective layer 760 is removed from the overlapping area of the first inclined surface S1 .

또한, 제1콘택홀(C1) 내측 제1경사면(S1)의 제2보호층(760)이 제거되면서, 이와 인접한 평탄화층(730) 상면의 제1전극(740a) 일부 영역의 제2보호층(760)이 제거되어, 제1전극(740a)의 가장자리 영역이 노출된다.In addition, while the second protective layer 760 of the first inclined surface S1 inside the first contact hole C1 is removed, the second protective layer of a partial region of the first electrode 740a on the upper surface of the planarization layer 730 adjacent thereto is removed. 760 is removed to expose an edge region of the first electrode 740a.

즉, 도 11b에 도시된 바와 같이, 제1콘택홀(C1)과 제1전극(740a)의 경계 영역에서 제1전극(740a)의 일부가 노출되고, 제1콘택홀(C1)의 제1경사면(S1)의 제2보호층(760)은 제거되어 있지만, 타측 제2경사면(S2)의 제2보호층(760)은 제거되지 않는다.That is, as shown in FIG. 11B , a portion of the first electrode 740a is exposed in a boundary region between the first contact hole C1 and the first electrode 740a, and the first electrode 740a is exposed through the first contact hole C1. Although the second protective layer 760 of the inclined surface S1 is removed, the second protective layer 760 of the other second inclined surface S2 is not removed.

따라서, 제2보호층(760)의 콘택홀(PC) 형성으로 인하여, 제1전극(740a) 가장자리의 하측, 제1경사면(S1)에 과식각으로 인한 언더 컷이 발생한다. 이후 소스전극(724)과 제1전극(740a)을 전기적으로 연결시키기 위한 연결패턴이 언더 컷 영역에 형성되면, 제1전극(740a)과의 콘택 불량이 발생된다(도 14b 참조).Accordingly, due to the formation of the contact hole PC of the second protective layer 760 , an undercut due to over-etching occurs on the lower side of the edge of the first electrode 740a and the first inclined surface S1 . Thereafter, when a connection pattern for electrically connecting the source electrode 724 and the first electrode 740a is formed in the undercut region, poor contact with the first electrode 740a occurs (see FIG. 14B ).

하지만, 본 발명에서는, 제2보호층(760)의 콘택홀(PC)과 제1콘택홀(C1)이 일부 중첩되지 않도록 엇갈리게 함으로써, 제2보호층(760)이 제거되지 않는 제2경사면(S2)을 따라 연결패턴이 제1전극(740a)과 전기적으로 연결될 수 있도록 하였다.However, in the present invention, since the contact hole PC and the first contact hole C1 of the second protective layer 760 are staggered so as not to partially overlap, the second inclined surface from which the second protective layer 760 is not removed ( A connection pattern was made to be electrically connected to the first electrode 740a along S2).

따라서, 추가적인 공정 없이 제1콘택홀(C1) 영역에서 발생되는 콘택 불량을 개선한 효과가 있다. 이와 관련해서는 도 14a 내지 도 15에서 상세히 설명한다.Accordingly, there is an effect of improving contact defects occurring in the first contact hole C1 region without an additional process. This will be described in detail with reference to FIGS. 14A to 15 .

상기 제4마스크공정으로 인해 상기 서브픽셀 영역에서는 상기 터치센싱라인(750)의 일부 영역에 제4 콘택홀(C4)이 형성된다. 상기 제2보호층(760)은 상기 제4 콘택홀(C4)을 제외하고 터치센싱라인(750)과 제1터치연결패턴(740b), 노출된 평탄화층(730) 및 제1전극(740a)을 덮는다.A fourth contact hole C4 is formed in a partial region of the touch sensing line 750 in the sub-pixel region due to the fourth mask process. The second protective layer 760 includes a touch sensing line 750 , a first touch connection pattern 740b , an exposed planarization layer 730 , and a first electrode 740a except for the fourth contact hole C4 . cover the

상기 제1콘택홀(C1)과 근접한 제1전극(740a)의 가장자리 영역은 제2보호층(760)의 콘택홀 형성시 제2보호층(760)이 일부가 제거되어 제1전극(740a)의 일부는 노출되어 있다. 상기 노출된 제1전극(740a) 이후 공정에서 제1콘택홀(C1)에 형성되는 연결패턴과 콘택된다.In the edge region of the first electrode 740a adjacent to the first contact hole C1, a portion of the second protective layer 760 is removed when the contact hole of the second protective layer 760 is formed to form the first electrode 740a. part of it is exposed. The exposed first electrode 740a is in contact with a connection pattern formed in the first contact hole C1 in a subsequent process.

상기와 같이, 제2 내지 제 4 콘택홀들(C2, C3, C4)이 형성되면, 도 12a 및 도 12b에 도시한 바와 같이, 투명성 도전물질을 기판(700) 전면에 형성한 다음, 제5마스크공정에 따라 제1전극(740a)과 중첩되는 제2전극(770a)을 제2보호층(760) 상에 형성한다. 또한, 제1전극(740a)의 노출부와 소스전극(724)을 전기적으로 연결하기 위한 연결패턴(770c)을 형성한다.As described above, when the second to fourth contact holes C2 , C3 , and C4 are formed, as shown in FIGS. 12A and 12B , a transparent conductive material is formed on the entire surface of the substrate 700 , and then, the fifth A second electrode 770a overlapping the first electrode 740a is formed on the second protective layer 760 according to a mask process. In addition, a connection pattern 770c for electrically connecting the exposed portion of the first electrode 740a and the source electrode 724 is formed.

또한, 제4콘택홀(C4)의 노출된 터치센싱라인(750)과 전기적 접속을 위한 제2터치연결패턴(770b)과 제2콘택홀(C2)의 노출된 데이터패드(716)와 전기적 접속을 위한 데이터패드 콘택전극(770d)과 제3콘택홀(C3)의 노출된 게이트패드(704)와 전기적 접속을 위한 게이트패드 콘택전극(770e)을 동시에 형성한다.In addition, the second touch connection pattern 770b for electrical connection with the exposed touch sensing line 750 of the fourth contact hole C4 and the exposed data pad 716 of the second contact hole C2 are electrically connected. A data pad contact electrode 770d for this purpose and a gate pad contact electrode 770e for electrical connection to the exposed gate pad 704 of the third contact hole C3 are simultaneously formed.

상기와 같이, 본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 제1 내지 제5마스크공정을 이용하여 터치스크린 내장형 표시장치의 하부 기판(어레이 기판)을 완성할 수 있어, 마스크공정 수 및 공정 택 타임을 줄여 생산비용을 절감할 수 있는 효과가 있다.As described above, the touch screen embedded display device and manufacturing method according to the present invention can complete the lower substrate (array substrate) of the touch screen embedded display device using the first to fifth mask processes, so that the number of mask processes and It has the effect of reducing the production cost by reducing the process tak time.

또한, 본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 박막 트랜지스터의 소스전극(또는 드레인전극)을 노출하는 제1콘택홀 영역과, 제1콘택홀 영역에 형성된 제2보호층 콘택홀 영역이 일부만 중첩되도록 함으로써, 평탄화층의 과식각에 의한 콘택 불량을 개선할 수 있는 효과가 있다.In addition, the touch screen embedded display device and manufacturing method according to the present invention include a first contact hole region exposing a source electrode (or a drain electrode) of a thin film transistor, and a second protective layer contact hole region formed in the first contact hole region. By allowing only this portion to overlap, it is possible to improve contact defects caused by over-etching of the planarization layer.

도 13a 내지 도 13h는 본 발명에 따른 터치스크린 내장형 표시장치 제조공정 중 화소전극과 터치센싱라인 형성 공정을 도시한 도면이다.13A to 13H are diagrams illustrating a process of forming a pixel electrode and a touch sensing line in a manufacturing process of a display device with a built-in touch screen according to the present invention.

도 13a 내지 도 13h를 참조하면, 도 10a 및 도 10b에 도시된 바와 같이, 기판(700)의 전면에 제1보호층(720), 평탄화층(730), 제1금속층(791) 및 제2금속층(792)을 연속하여 형성한다.13A to 13H , as shown in FIGS. 10A and 10B , the first protective layer 720 , the planarization layer 730 , the first metal layer 791 and the second A metal layer 792 is continuously formed.

그런 다음, 기판(700)의 전면에 감광막(Photo resistor Layer)을 형성한 다음, 적어도 3개 이상의 노광 영역을 구비한 회절 마스크 또는 하프톤 마스크를 이용하여 노광 및 현상 공정을 진행한다. 상기 마스크는 완전비노광영역을 제외한 제1 내지 제3노광영역을 구비한 마스크일 수 있다.Then, a photoresist layer is formed on the entire surface of the substrate 700 , and then an exposure and development process is performed using a diffraction mask or a halftone mask having at least three exposure regions. The mask may be a mask having first to third exposure areas excluding the completely non-exposed areas.

상기 감광막이 포지티브 감광막일 경우에는 완전비노광영역과 대응되는 영역에 제1패턴(1300a)이 형성되고, 제1노광영역과 대응되는 영역에 제2패턴(1300b)이 형성되며, 제1노광영역보다 투과율이 높은 제2노광영역과 대응되는 영역에 제3패턴(1300c)으로 구성된 제1감광막패턴(1300)이 형성된다.When the photoresist layer is a positive photoresist layer, a first pattern 1300a is formed in an area corresponding to the completely non-exposed area, a second pattern 1300b is formed in an area corresponding to the first exposure area, and the first exposure area The first photoresist layer pattern 1300 including the third pattern 1300c is formed in an area corresponding to the second exposure area having a higher transmittance.

제3노광영역은 완전노광영역(투과율 100%)과 대응되는 영역으로 감광막은 현상 과정에서 모두 제거된다.The third exposure area corresponds to the full exposure area (transmittance 100%), and the photoresist film is removed during the development process.

상기 제1 내지 제3패턴들(1300a, 1300b, 1300c)의 두께는 서로 다를 수 있는데, 도면에 도시된 바와 같이, 완전비노광영역과 대응되는 제1패턴(1300a)은 기판(700) 상에 최초 형성된 감광막의 두께로 가장 두꺼울 수 있다. 제2패턴(1300b)은 제1패턴(1300a)의 노광량 보다는 크고 제3패턴(1300c)의 노광량 보다 작기 때문에 제1패턴(1300a)의 두께보다는 얇고(작고), 제3패턴(1300c)의 두께보다는 두꺼울 수 있다.The thicknesses of the first to third patterns 1300a , 1300b , and 1300c may be different from each other. As shown in the drawing, the first pattern 1300a corresponding to the completely unexposed area is formed on the substrate 700 . The thickness of the initially formed photoresist film may be the thickest. Since the second pattern 1300b is larger than the exposure amount of the first pattern 1300a and smaller than the exposure amount of the third pattern 1300c, it is thinner (smaller) than the thickness of the first pattern 1300a (smaller) and the thickness of the third pattern 1300c may be thicker than

또한, 상기 제3패턴(1300c)은 제1 및 제2 패턴(1300a, 1300b) 사이에 배치되어, 이후 제1 및 제2 금속층(791, 792)이 식각 된 후, 단락 불량을 방지하기 위해 2~3㎛의 폭을 갖는 것이 바람직하다.In addition, the third pattern 1300c is disposed between the first and second patterns 1300a and 1300b, and after the first and second metal layers 791 and 792 are etched, 2 to prevent short circuit failure. It is preferred to have a width of ˜3 μm.

상기와 같이, 제2금속층(792) 상에 제1감광막패턴(1300)이 형성되면, 상기 제1감광막패턴(1300)을 마스크로 하여 노출된 제2금속층(792)과 노출된 제2금속층(792) 하부의 제1금속층(791)을 제거하는 식각 공정을 진행한다.As described above, when the first photoresist layer pattern 1300 is formed on the second metal layer 792, using the first photoresist layer pattern 1300 as a mask, the exposed second metal layer 792 and the exposed second metal layer ( 792) An etching process for removing the lower first metal layer 791 is performed.

도 13b에 도시된 바와 같이, 상기 제1감광막패턴(1300) 하측에는 제1금속층패턴(791a)과 제2금속층패턴(792a)이 형성되고, 데이터패드 영역과 게이트패드 영역의 제1 및 제2 금속층들(791, 792)은 모두 제거된다.As shown in FIG. 13B , a first metal layer pattern 791a and a second metal layer pattern 792a are formed under the first photoresist layer pattern 1300 , and first and second portions of the data pad area and the gate pad area are formed. All of the metal layers 791 and 792 are removed.

그런 다음, 도 13c에 도시된 바와 같이, 제1감광막패턴(1300)에 대해 에싱(ashing) 공정을 진행하여 제1감광막패턴(1300)의 제3패턴(1300c)을 제거하여 제2감광막패턴(1301)과 제3감광막패턴(1302)을 형성한다.Then, as shown in FIG. 13C , an ashing process is performed on the first photosensitive film pattern 1300 to remove the third pattern 1300c of the first photosensitive film pattern 1300 to remove the second photoresist pattern ( 1301) and a third photoresist pattern 1302 are formed.

이때, 제1금속층(791)과 제2금속층(792)이 제거된 영역의 평탄화층(730)의 일부를 제거하여 소스전극(724)과 대응되는 영역에 제1콘택홀(C1)을 형성한다. 제1콘택홀(C1)의 내측은 아직 평탄화층(730)이 완전히 제거된 상태가 아니다.At this time, a portion of the planarization layer 730 in the region where the first metal layer 791 and the second metal layer 792 are removed is removed to form a first contact hole C1 in a region corresponding to the source electrode 724 . . The planarization layer 730 is not completely removed from the inside of the first contact hole C1.

데이터패드 영역과 게이트패드 영역의 평탄화층(730)의 일부도 제거되어 서브픽셀 영역의 평탄화층(730) 두께보다 작게 된다.A portion of the planarization layer 730 of the data pad area and the gate pad area is also removed to be smaller than the thickness of the planarization layer 730 of the sub-pixel area.

상기와 같이, 제2감광막패턴(1301)과 제3감광막패턴(1302)이 기판(700) 상에 형성되면, 도 13d 및 도 13e에 도시된 바와 같이, 제2 및 제3 감광막패턴(1301, 1302)을 마스크로 식각 공정을 진행하여 터치센싱라인(750)을 형성한다.As described above, when the second photoresist layer pattern 1301 and the third photoresist layer pattern 1302 are formed on the substrate 700, as shown in FIGS. 13D and 13E, the second and third photoresist layer patterns 1301, An etching process is performed using 1302 as a mask to form a touch sensing line 750 .

그런 다음, 에싱(ashing) 공정을 진행하여 제3감광막패턴(1302)을 제거하고, 제4감광막패턴(1303)이 형성된다. 제4감광막패턴(1303)은 에싱 공정으로 제2감광막패턴(1301)의 크기 보다 줄어든 패턴이다.Then, an ashing process is performed to remove the third photoresist layer pattern 1302 , and a fourth photoresist layer pattern 1303 is formed. The fourth photoresist layer pattern 1303 is a pattern reduced in size than the size of the second photoresist layer pattern 1301 by an ashing process.

상기 에싱 공정으로 제1콘택홀(C1)에 잔류하고 있던 평탄화층(730)은 완전히 제거되어 소스전극(724) 상의 제1보호층(720)이 노출된다. 또한, 데이터패드 영역과 게이트패드 영역의 평탄화층(730)은 모두 제거되어 제1보호층(720)이 외부로 노출된다.The planarization layer 730 remaining in the first contact hole C1 is completely removed by the ashing process to expose the first protective layer 720 on the source electrode 724 . In addition, the planarization layer 730 of the data pad region and the gate pad region is all removed to expose the first passivation layer 720 to the outside.

상기와 같이, 제4감광막패턴(1303)이 형성되면 도 13f 및 도 13g에 도시된 바와 같이, 식각 공정을 진행하여 터치센싱라인(750) 하부에 제1터치연결패턴(740b)을 형성한다. 또한, 동시에 서브픽셀 영역에는 제1전극(740a)이 형성된다.As described above, when the fourth photoresist pattern 1303 is formed, as shown in FIGS. 13F and 13G , an etching process is performed to form the first touch connection pattern 740b under the touch sensing line 750 . Also, a first electrode 740a is formed in the sub-pixel area at the same time.

그런 다음, 추가적으로 식각 공정을 진행하여 제1전극(740a) 상에 존재하는 제2금속층패턴(792a)을 제거한다.Then, an etching process is additionally performed to remove the second metal layer pattern 792a existing on the first electrode 740a.

그런 다음, 도 13h에 도시된 바와 같이, 제4감광막패턴(1303)을 제거함으로써, 터치스크린 내장형 표시장치의 하부 기판의 제1전극(740a)과 을 완성한다.Then, as shown in FIG. 13H , the fourth photoresist pattern 1303 is removed to complete the first electrode 740a and the first electrode 740a of the lower substrate of the touch screen embedded display device.

이와 같이, 본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 서브픽셀 내의 제1전극(화소전극), 터치센싱라인 및 평탄화층을 한번의 마스크 공정으로 형성함으로써, 마스크 공정 저감과 공정 택 타임(Tac Time)을 줄일 수 있는 효과가 있다.As described above, in the display device and manufacturing method with a built-in touch screen according to the present invention, the first electrode (pixel electrode), the touch sensing line, and the planarization layer in the sub-pixel are formed in a single mask process, thereby reducing the mask process and reducing the process tak time. (Tac Time) can be reduced.

도 14a 및 도 14b는 본 발명에 따른 터치스크린 내장형 표시장치 제조공정 중 제2보호층의 콘택홀 형성 구조를 설명하기 위한 도면이고, 도 15는 본 발명에 따른 터치스크린 내장형 표시장치의 제1콘택홀(C1) 영역에서 제1전극과 연결패턴의 전기적 연결 구조를 설명하기 위한 도면이다.14A and 14B are views for explaining a structure of forming a contact hole of a second protective layer during a manufacturing process of a touch screen embedded display device according to the present invention, and FIG. 15 is a first contact of the touch screen embedded display device according to the present invention. A diagram for explaining an electrical connection structure between the first electrode and the connection pattern in the hole C1 region.

도 14a 내지 도 15를 참조하면, 본 발명에 따른 터치스크린 내장형 표시장치 제조공정 중 제4마스크공정에서는 제2보호층(760)의 일부를 제거하여 제2 내지 제4 콘택홀(C2, C3, C4)을 형성하는 공정이 수행된다.14A to 15 , in the fourth mask process of the manufacturing process of the touch screen embedded display device according to the present invention, a part of the second protective layer 760 is removed to form the second to fourth contact holes C2, C3, The process of forming C4) is carried out.

이때, 평탄화층(730)에 형성된 제1콘택홀(C1) 영역에서도 제2보호층(760)을 제거하여 박막 트랜지스터의 소스전극(724)을 노출하는 공정이 수행되는데, 이때, 제1콘택홀(C1)이 형성된 평탄화막(730)이 식각 공정으로 과식각되어 제1전극(740a)의 가장자리 영역에서 언더 컷 구조가 형성된다.At this time, a process of exposing the source electrode 724 of the thin film transistor by removing the second protective layer 760 is also performed in the area of the first contact hole C1 formed in the planarization layer 730 . In this case, the first contact hole The planarization layer 730 on which (C1) is formed is over-etched by an etching process to form an undercut structure in the edge region of the first electrode 740a.

따라서, 도 14a에 도시된 바와 같이, 제1콘택홀(C1) 영역에 형성된 제2보호층(760)이 제거되면서 제1전극(740a)의 가장자리 일부가 제1콘택홀(C1) 영역으로 돌출되어 있는 것을 볼 수 있다.Accordingly, as shown in FIG. 14A , while the second protective layer 760 formed in the first contact hole C1 region is removed, a portion of the edge of the first electrode 740a protrudes into the first contact hole C1 region. you can see what has been

따라서, 제1콘택홀(C1) 영역에 형성된 제2보호층(760)을 모두 제거하게 되면, 제1콘택홀(C1) 내의 경사면 모두에서 과식각으로 인한 언더 컷이 제1콘택홀(C1)의 둘레를 따라 발생하게 된다. 하지만, 본 발명에서는 제1콘택홀(C1) 영역에서 제2보호층(760)을 제거하는 영역(보호층 콘택홀 영역: PC)을 시프트 시켜 제1콘택홀(C1)의 내측 경사면 중 일부의 제2보호층(760)만 제거되도록 하고, 일부 경사면 내측에는 제2보호층(760)이 제거되지 않도록 하였다.Accordingly, when all of the second protective layer 760 formed in the region of the first contact hole C1 is removed, an undercut due to over-etching occurs on all inclined surfaces of the first contact hole C1 in the first contact hole C1 . occurs along the perimeter of However, in the present invention, the area (protective layer contact hole area: PC) for removing the second passivation layer 760 from the area of the first contact hole C1 is shifted so that some of the inner inclined surfaces of the first contact hole C1 are shifted. Only the second protective layer 760 was removed, and the second protective layer 760 was not removed from the inside of some inclined surfaces.

따라서, 도 14b에 도시된 바와 같이, 제1콘택홀(C1) 좌측 영역의 제1경사면(S1)에는 언더 컷이 발생하여 이후 제2전극(770a) 형성 공정에서 형성되는 연결패턴(770c)이 제1전극(740a)과 연결되지 않는 콘택 불량이 발생되는 것을 볼 수 있다.Accordingly, as shown in FIG. 14B , an undercut is generated on the first inclined surface S1 of the left region of the first contact hole C1, so that the connection pattern 770c formed in the subsequent second electrode 770a forming process is formed. It can be seen that a contact failure that is not connected to the first electrode 740a occurs.

하지만, 제1콘택홀(C1)의 제2경사면(S2)에는 제2보호층(760)이 제거되지 않아 언더 컷이 발생되지 않는다.However, since the second protective layer 760 is not removed from the second inclined surface S2 of the first contact hole C1, an undercut is not generated.

따라서, 도 15에 도시된 바와 같이, 연결패턴(770c)은 언더 컷이 발생된 영역에서는 콘택 불량이 발생될 수 있지만, 제2보호층(760)이 제거되지 않은 영역에서는 제2보호층(760) 상에 연결패턴(770c)이 형성되어, 연결패턴(770c)은 끊어짐이 없이 제1콘택홀(C1)의 둘레를 따라 제1전극(740a)의 측면으로 연결되도록 하였다.Accordingly, as shown in FIG. 15 , in the connection pattern 770c , contact failure may occur in the undercut region, but in the region where the second protective layer 760 is not removed, the second protective layer 760 . ), the connection pattern 770c is connected to the side surface of the first electrode 740a along the circumference of the first contact hole C1 without being broken.

따라서, 상기 연결패턴(770c)은 제2경사면(S2)과 같이 제2보호층(760)이 존재하는 영역을 따라 제1전극(740a) 측면을 통해 제1전극(740a)과 연결되기 때문에 언더 컷에 의한 콘택 불량이 발생하더라도 다른 루트에 의해 연결패턴(770c)과 제1전극(740a)이 연결될 수 있도록 함으로써, 제4마스크공정으로 인한 소스전극(724)과 제1전극(740a) 사이의 콘택 불량을 방지한 효과가 있다.Accordingly, since the connection pattern 770c is connected to the first electrode 740a through the side surface of the first electrode 740a along the region where the second protective layer 760 exists, such as the second inclined surface S2, under The connection pattern 770c and the first electrode 740a can be connected by a different route even when a contact defect due to the cut occurs, so that the source electrode 724 and the first electrode 740a due to the fourth mask process are connected. It has the effect of preventing contact failure.

이와 같이, 본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 서브픽셀 내의 제1전극(화소전극), 터치센싱라인 및 평탄화층을 한번의 마스크 공정으로 형성함으로써, 마스크 공정 저감과 공정 택 타임(Tac Time)을 줄일 수 있는 효과가 있다.As described above, in the display device and manufacturing method with a built-in touch screen according to the present invention, the first electrode (pixel electrode), the touch sensing line, and the planarization layer in the sub-pixel are formed in a single mask process, thereby reducing the mask process and reducing the process tak time. (Tac Time) can be reduced.

또한, 본 발명에 따른 터치스크린 내장형 표시장치 및 제조방법은, 박막 트랜지스터의 소스전극(또는 드레인전극)을 노출하는 콘택홀 영역과 콘택홀 영역에 형성된 보호층의 일부를 제거하는 보호층 콘택홀 영역이 일부 중첩되지 않도록 함으로써, 평탄화층의 과식각에 의한 화소전극(제1전극)과 소스전극(또는 드레인전극) 사이의 콘택 불량을 방지한 효과가 있다.In addition, the touch screen embedded display device and the manufacturing method according to the present invention include a contact hole region exposing a source electrode (or a drain electrode) of a thin film transistor and a protective layer contact hole region in which a portion of the protective layer formed in the contact hole region is removed. By preventing the partial overlap, contact failure between the pixel electrode (first electrode) and the source electrode (or drain electrode) due to over-etching of the planarization layer is prevented.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description and the accompanying drawings are merely illustrative of the technical spirit of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine configurations within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 터치스크린 내장형 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 컨트롤러
150: 터치 회로
160: 스위치 회로
700: 기판
750: 터치센싱라인
100: touch screen built-in display
110: display panel
120: data driver
130: gate driver
140: controller
150: touch circuit
160: switch circuit
700: substrate
750: touch sensing line

Claims (9)

기판 상에 제1방향으로 배치된 복수개의 게이트 라인;
상기 기판 상에 제2방향으로 배치된 복수개의 데이터 라인;
상기 게이트 라인과 상기 데이터 라인이 교차되어 정의된 각 서브픽셀에 배치된 박막 트랜지스터;
상기 박막 트랜지스터와 평탄화층을 사이에 두고 이격 배치된 제1전극;
상기 제1전극과 보호층을 사이에 두고 중첩 배치된 제2전극;
상기 평탄화층 상에 상기 제1전극과 이격 배치되고 상기 제2전극과 연결되는 터치센싱라인; 및
상기 박막 트랜지스터의 소스전극 또는 드레인 전극을 노출시키기 위해 상기 평탄화층 일부가 제거된 콘택홀을 구비하고, 상기 콘택홀 내측에 배치되어 상기 제1전극과 소스전극 또는 드레인 전극을 전기적으로 연결하는 연결패턴을 포함하며,
상기 콘택홀의 내측 경사면 중 제1경사면 상에는 연결패턴이 배치되어 있고, 제2경사면에는 보호층과 연결패턴이 적층 배치되며,
상기 제2전극은 상기 제1전극 상에 중첩 배치되고,
상기 보호층과 적층 배치된 연결패턴은 상기 제2경사면을 따라 상기 제1전극과 전기적으로 연결되는 표시장치.
a plurality of gate lines disposed on the substrate in a first direction;
a plurality of data lines disposed on the substrate in a second direction;
a thin film transistor disposed in each subpixel defined by crossing the gate line and the data line;
a first electrode spaced apart from the thin film transistor with the planarization layer therebetween;
a second electrode overlapped with the first electrode and a protective layer interposed therebetween;
a touch sensing line disposed on the planarization layer to be spaced apart from the first electrode and connected to the second electrode; and
A connection pattern having a contact hole in which a part of the planarization layer is removed to expose the source electrode or the drain electrode of the thin film transistor, and disposed inside the contact hole to electrically connect the first electrode and the source electrode or the drain electrode includes,
A connecting pattern is disposed on a first inclined surface among the inner inclined surfaces of the contact hole, and a protective layer and a connecting pattern are stacked on the second inclined surface,
The second electrode is disposed overlapping the first electrode,
The protective layer and the laminated connection pattern are electrically connected to the first electrode along the second inclined surface.
제1항에 있어서,
상기 연결패턴은 상기 콘택홀의 제2경사면 상에 배치된 보호층 상에 배치되어 상기 제1전극과 전기적으로 연결되는 표시장치.
According to claim 1,
The connection pattern is disposed on a protective layer disposed on a second inclined surface of the contact hole to be electrically connected to the first electrode.
제1항에 있어서,
상기 터치센싱라인과 평탄화층 사이에는 제1터치연결패턴이 배치되고,
상기 터치센싱라인 상에는 제2터치연결패턴이 배치된 표시장치.
According to claim 1,
A first touch connection pattern is disposed between the touch sensing line and the planarization layer,
A display device having a second touch connection pattern disposed on the touch sensing line.
제1항에 있어서,
상기 연결패턴은 상기 콘택홀 영역에서 상기 보호층이 제거되어 노출된 상기 제1전극과 전기적으로 콘택된 표시장치.
According to claim 1,
The connection pattern is in electrical contact with the first electrode exposed by removing the protective layer from the contact hole region.
기판 상에 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터가 형성된 기판 상에 제1보호층, 평탄화층, 제1금속층 및 제2금속층을 순차적으로 형성하는 단계;
상기 제2금속층이 형성된 기판 전면에 감광막을 형성하고, 노광영역이 적어도 3개 이상인 마스크를 이용하여 제1패턴, 제2패턴 및 제3패턴으로 구성된 제1감광막패턴을 형성하는 단계;
상기 제1감광막패턴을 이용하여 식각공정을 진행하여 상기 평탄화층 상에 제1전극, 터치센싱라인 및 박막트랜지스터의 소스전극 또는 드레인전극을 노출하는 제1콘택홀을 형성하는 단계;
상기 터치센싱라인이 형성된 기판 상에 제2보호층을 형성한 다음, 마스크 공정을 진행하여 데이터패드를 노출하는 제2콘택홀, 게이트패드를 노출하는 제3콘택홀, 상기 터치센싱라인을 노출하는 제4콘택홀 및 상기 제2보호층 콘택홀을 형성하는 단계; 및
상기 제2보호층이 형성된 기판 상에 투명성 도전물질을 형성한 다음 마스크공정에 따라 상기 제1전극과 제2보호층을 사이에 두고 중첩되는 제2전극 및 제1콘택홀 영역에서 제1전극과 박막 트랜지스터의 소스전극 또는 드레인전극을 연결하는 연결패턴을 형성하는 단계를 포함하며,
상기 제2전극은 상기 제1전극 상에 중첩 배치되고,
상기 제1콘택홀의 내측 경사면 중 제1경사면 상에는 상기 연결패턴이 배치되어 있고, 제2경사면에는 상기 제2보호층과 상기 연결패턴이 적층 배치되며,
상기 제2보호층과 적층 배치된 연결패턴은 상기 제2경사면을 따라 상기 제1전극과 전기적으로 연결되는 표시장치 제조방법.
forming a thin film transistor on a substrate;
sequentially forming a first protective layer, a planarization layer, a first metal layer, and a second metal layer on the substrate on which the thin film transistor is formed;
forming a photoresist film on the entire surface of the substrate on which the second metal layer is formed, and forming a first photoresist film pattern comprising a first pattern, a second pattern, and a third pattern using a mask having at least three exposure areas;
forming a first contact hole exposing a first electrode, a touch sensing line, and a source electrode or a drain electrode of a thin film transistor on the planarization layer by performing an etching process using the first photoresist pattern;
A second protective layer is formed on the substrate on which the touch sensing line is formed, and then a mask process is performed to expose a second contact hole exposing the data pad, a third contact hole exposing the gate pad, and exposing the touch sensing line. forming a fourth contact hole and the second protective layer contact hole; and
A transparent conductive material is formed on the substrate on which the second protective layer is formed, and then the first electrode and the first electrode are formed in the overlapping second electrode and the first contact hole region with the first electrode and the second protective layer interposed therebetween according to a mask process. Forming a connection pattern for connecting the source electrode or the drain electrode of the thin film transistor,
The second electrode is disposed overlapping the first electrode,
The connection pattern is disposed on a first inclined surface among the inner inclined surfaces of the first contact hole, and the second protective layer and the connection pattern are stacked on a second inclined surface,
The second protective layer and the stacked connection pattern are electrically connected to the first electrode along the second inclined surface.
제5항에 있어서,
상기 제1 내지 제3 패턴들은 서로 두께가 상이한 표시장치 제조방법.
6. The method of claim 5,
The first to third patterns have different thicknesses from each other.
제5항에 있어서,
상기 제1감광막패턴을 이용하여 제1전극, 터치센싱라인 및 박막트랜지스터의 소스전극 또는 드레인전극을 노출하는 제1콘택홀을 형성하는 단계는,
상기 제1감광막패턴을 이용하여 상기 제1 및 제2 금속층들을 식각하여 제1 및 제2 금속층패턴들을 형성하고, 에싱공정을 진행하여 제2 및 제3 감광막패턴들을 형성하는 단계;
상기 제2 및 제3 감광막패턴들을 이용하여 상기 제2 금속층패턴 일부를 제거하는 식각 및 에싱 공정을 진행하여 터치센싱라인을 형성하는 단계;
상기 터치센싱라인이 형성된 기판 상에 에싱 공정을 진행하여 제1 콘택홀과 제4 감광막패턴을 형성하는 단계; 및
상기 제4 감광막패턴을 마스크로 하여 상기 제2 금속층패턴을 식각하여 상기 평탄화층 상에 제1전극을 형성하는 단계를 포함하는 표시장치 제조방법.
6. The method of claim 5,
Forming a first contact hole exposing the first electrode, the touch sensing line, and the source electrode or the drain electrode of the thin film transistor by using the first photoresist pattern,
etching the first and second metal layers using the first photoresist pattern to form first and second metal layer patterns, and performing an ashing process to form second and third photoresist patterns;
forming a touch sensing line by performing an etching and ashing process to remove a portion of the second metal layer pattern using the second and third photoresist patterns;
forming a first contact hole and a fourth photoresist layer pattern by performing an ashing process on the substrate on which the touch sensing line is formed; and
and forming a first electrode on the planarization layer by etching the second metal layer pattern using the fourth photoresist pattern as a mask.
제5항에 있어서,
상기 제2보호층을 형성한 다음, 마스크 공정을 진행하여 제2콘택홀, 제3콘택홀, 제4콘택홀 및 제2보호층 콘택홀을 형성하는 단계는,
상기 제2보호층 콘택홀은 상기 제1콘택홀과 일부 영역만 중첩되어 상기 제1콘택홀 내의 상기 제1경사면에는 제2보호층이 제거되고, 상기 제2경사면에는 제2보호층이 남아 있도록 하는 표시장치 제조방법.
6. The method of claim 5,
After forming the second protective layer, a mask process is performed to form a second contact hole, a third contact hole, a fourth contact hole, and a second protective layer contact hole,
The second passivation layer contact hole overlaps only a partial region of the first contact hole so that the second passivation layer is removed from the first inclined surface in the first contact hole, and the second passivation layer remains on the second inclined surface. A method for manufacturing a display device.
제8항에 있어서,
상기 연결패턴은 상기 제1콘택홀 내에서 제1경사면과 상기 제2경사면 상의 제2보호층 상에 형성되어, 상기 제1전극과 전기적으로 연결되는 표시장치 제조방법.
9. The method of claim 8,
The connection pattern is formed on a first inclined surface and a second protective layer on the second inclined surface in the first contact hole, and is electrically connected to the first electrode.
KR1020150172205A 2015-12-04 2015-12-04 Display device with a built-in touch screen and method for fabricating the same KR102402024B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150172205A KR102402024B1 (en) 2015-12-04 2015-12-04 Display device with a built-in touch screen and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150172205A KR102402024B1 (en) 2015-12-04 2015-12-04 Display device with a built-in touch screen and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20170065881A KR20170065881A (en) 2017-06-14
KR102402024B1 true KR102402024B1 (en) 2022-05-25

Family

ID=59218442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150172205A KR102402024B1 (en) 2015-12-04 2015-12-04 Display device with a built-in touch screen and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102402024B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359762B1 (en) * 2017-09-25 2022-02-08 주식회사 지2터치 Self-capacitance Touch Screen
KR102662218B1 (en) * 2019-06-17 2024-05-02 엘지디스플레이 주식회사 Ultrasonic sensor and display device
KR20230097773A (en) 2021-12-24 2023-07-03 엘지디스플레이 주식회사 Touch Display Device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318448B1 (en) * 2012-12-11 2013-10-16 엘지디스플레이 주식회사 Touch sensor integrated type display device and method of fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102429378B1 (en) * 2014-05-13 2022-08-05 엘지디스플레이 주식회사 Display device integrated with touch screen panel and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318448B1 (en) * 2012-12-11 2013-10-16 엘지디스플레이 주식회사 Touch sensor integrated type display device and method of fabricating the same

Also Published As

Publication number Publication date
KR20170065881A (en) 2017-06-14

Similar Documents

Publication Publication Date Title
US10613664B2 (en) Display device with built-in touch screen and method of fabricating the same
US10824266B2 (en) Touch screen-integrated display device
KR102429122B1 (en) Display device with a built-in touch screen and method for fabricating the same
US10739918B2 (en) Display device integrated with touch screen panel and method of fabricating the same
US9710086B2 (en) Display device integrated with touch screen panel and method of fabricating the same
TWI628574B (en) Touch-type display panel and short-repair method thereof
KR101725893B1 (en) Display device integrated with touch screen panel and method for fabricating the same
KR20150144258A (en) Display device integrated with touch screen panel and method for fabricating the same
US10739925B2 (en) Touch screen panel-integrated display device and method for fabricating the same
KR20150067564A (en) Display Panel For Display Device
KR102402024B1 (en) Display device with a built-in touch screen and method for fabricating the same
KR102426498B1 (en) Array Substrate For Touch Display Device And Method Of Fabricating The Same
KR20170070880A (en) Display device with a built-in touch screen

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right