KR102398358B1

KR102398358B1 - 가역 인터페이스를 위한 스위치

Info

Publication number: KR102398358B1
Application number: KR1020187037505A
Authority: KR
Inventors: 쟝-피에르 베르탱; 뤼도빅 쟌느
Original assignee: 인터디지털 매디슨 페턴트 홀딩스 에스에이에스
Priority date: 2016-06-28
Filing date: 2017-06-13
Publication date: 2022-05-16
Also published as: CN109478174B; US10614020B2; KR20190020689A; CN109478174A; EP3264279A1; JP2019519860A; JP7076382B2; EP3475835A1; WO2018001713A1; US20190227973A1

Abstract

제어기 또는 펌웨어의 이용을 요구하지 않는 디바이스에서 가역 커넥터를 수용하기 위한 배열 및 방법은 가역 커넥터에 접속된 외부 커넥터의 배향의 검출을 위한 검출 회로부를 포함한다. 2 개의 스위치들은 검출된 배향에 따라 디바이스의 전기적 배선을 가역 커넥터의 핀들의 세트 중의 어느 하나의 핀에 접속하는 것을 허용한다. 스위치들은 독립적으로 동작하고 각각은 별도의 검출 회로부를 포함한다.

Description

가역 인터페이스를 위한 스위치

본 개시내용은 일반적으로 가역 통신 인터페이스(reversible communication interface)들의 분야에 관한 것이다.

본원에서 설명된 임의의 배경 정보는 독자에게 이하에서 설명되는 본 실시예들에 관련될 수도 있는 본 기술분야의 다양한 양태들을 소개하도록 의도된다. 이 논의는 본 개시내용의 다양한 양태들의 더 양호한 이해를 용이하게 하기 위한 배경 정보를 독자에게 제공함에 있어서 도움이 되는 것으로 여겨진다. 따라서, 이 설명들은 이러한 관점에서 판독되어야 한다는 것이 이해되어야 한다.

전자 디바이스들의 제조자들은 이 디바이스들의 사용자-친화성을 개선시키기 위하여 계속적인 노력을 행한다. 사용자-친화성의 일부는 데이터를 교환하기 위하여 전자 디바이스를 많은 종류들의 상이한 다른 전자 디바이스들과 인터페이싱하기 위한 능력이다. 정부 기관들 및 표준화 단체들은 요구된 다수의 상이한 케이블들 및 커넥터들을 감소시키고, 이에 따라, 전자 폐기물을 감소시키고 소비자들을 위한 추가적인 비용들을 감소시키기 위하여, 유사한 목적을 위하여 이용되는 상이한 사용자 인터페이스들의 수의 감소를 지향하여 작업한다. 예로서, 유럽 위원회 발의(European Commission initiative)는 유럽 연합에서 판매된 데이터-가능형(data-enabled) 이동 전화들과의 이용을 위한 마이크로-USB(micro-USB) 포맷을 갖는 보편적인 외부 전력 공급장치의 사양으로 귀착되었다. 충전기들의 비호환성(incompatibility)은 주요한 환경적 문제 및 사용자들에 대한 불편으로서 간주되었다. 사용자들에 대한 추가의 불편은 많은 타입들의 현재 이용되는 커넥터들로, 소비자가 커넥터를 올바른 방법으로 접속하기 위하여 주의를 기울여야 한다는 것이다. 종종, 커넥터를 올바르게 삽입하기 위하여 몇몇 시도들이 요구된다. 커넥터를 잘못된 방법으로 접속하려는 빈번한 시도들은 궁극적으로 커넥터 및/또는 커넥터를 수납하는 디바이스에 대한 기계적인 손상으로 이어질 수 있다. 가역 커넥터들의 출현은 이러한 의미에서 추가의 개선이다. 일 예의 가역 커넥터들은 애플(Apple)의 라이트닝(Lightning) 및 USB 타입-C(Type-C) 케이블이다. 그러나, 커넥터 가역성(connector reversibility)은 여분의 배선, 추가적인 전자 컴포넌트(electronic component)들, 및 스위칭 및 제어를 위한 소프트웨어를 요구하므로, 전자 디바이스 제조자들이 커넥터 가역성을 따르는 것은 추가의 도전이다.

이에 따라 가역 커넥터들을 위한 인터페이스들을 호스팅하기 위한 해결책들의 추가의 최적화를 위한 필요성이 있다.

본 개시내용의 일 양태에 따르면, 가역 커넥터에 접속하기 위한 외부 커넥터의 배향에 따라, 가역 커넥터의 커넥터 컨택(connector contact)들의 제1 세트 또는 가역 커넥터의 커넥터 컨택들의 제2 세트 중의 어느 하나의 세트를 전기적 배선에 가역적으로 접속하기 위하여, 전기적 배선을 가역 커넥터의 컨택들에 결합하도록 구성된 복수의 스위치들을 포함하는 디바이스가 제공된다. 디바이스는 제1 세트의 커넥터 컨택들 중의 적어도 하나에 결합된 제1 인에이블 회로부(enable circuitry), 및 제2 세트의 커넥터 컨택들 중의 적어도 하나에 결합된 제2 인에이블 회로부를 포함한다. 제1 인에이블 회로부는 제1 세트의 커넥터 컨택들 중의 적어도 하나 상에서 수신된 신호의 특징의 존재에 응답하여 복수의 스위치들 중의 제1 스위치에 대한 제1 인에이블 신호를 생성하도록 구성되고, 제2 인에이블 회로부는 제2 세트의 커넥터 컨택들 중의 적어도 하나 상에서 수신된 신호의 특징의 존재에 응답하여 복수의 스위치들 중의 제2 스위치에 대한 제2 인에이블 신호를 생성하도록 구성된다. 제1 스위치 및 제2 스위치는, 제1 인에이블 신호 및 제2 인에이블 신호 중의 어느 것도 제1 인에이블 회로부 및 제2 인에이블 회로부 중의 어느 하나에 의해 생성되지 않을 때, 커넥터 컨택들의 어느 하나의 세트와 전기적 배선 사이에서 컨택이 행해지지 않는 접속해제된 상태에 있다. 제1 스위치는 제1 인에이블 신호에 응답하여, 커넥터 컨택들의 제1 세트가 전기적 배선에 결합되는, 접속된 상태로 스위칭하도록 구성된다. 제2 스위치는 제2 인에이블 신호에 응답하여, 커넥터 컨택들의 제2 세트가 전기적 배선에 결합되는, 접속된 상태로 스위칭하도록 구성된다.

디바이스의 변형 실시예에 따르면, 제1 컨택 및 제2 컨택 중의 적어도 하나 상에서 수신된 신호의 특징은 수신된 신호에서의 직류 성분(Direct Current component)의 존재이다.

디바이스의 변형 실시예에 따르면, 제1 인에이블 회로부 및 제2 인에이블 회로부 중의 적어도 하나는 DC 필터를 포함한다.

디바이스의 변형 실시예에 따르면, 제1 인에이블 회로부 및 제2 인에이블 회로부 중의 적어도 하나는, 수신된 신호를 기준 신호와 비교하도록 구성되고 수신된 신호가 기준 신호에 대응할 때에 인에이블 신호를 생성하도록 구성된 비교기를 포함한다.

디바이스의 변형 실시예에 따르면, 가역 커넥터는 유니버셜 직렬 버스(Universal Serial Bus) 타입-C(Type-C) 커넥터이다.

디바이스의 변형 실시예에 따르면, 신호는 이더넷(Ethernet) 송신 신호이다.

본 원리들은 또한, 디바이스의 가역 커넥터에 접속하기 위한 외부 커넥터의 배향에 따라, 가역 커넥터의 커넥터 컨택들의 제1 세트 또는 가역 커넥터의 커넥터 컨택들의 제2 세트 중의 어느 하나의 세트를 디바이스의 전기적 배선에 가역적으로 접속하기 위하여, 전기적 배선을 가역 커넥터에 결합하기 위한 방법에 관한 것이다. 방법은 제1 세트의 커넥터 컨택들 중의 적어도 하나에 인가된 신호의 특징의 존재의 제1 검출, 및 제2 세트의 커넥터 컨택들 중의 적어도 하나에 인가된 신호의 존재의 제2 검출을 포함한다. 방법은 제1 검출에 응답한 제1 인에이블 신호의 생성, 및 제2 검출에 응답한 제2 인에이블 신호의 생성을 더 포함한다. 방법은 제1 인에이블 신호에 응답한, 커넥터 컨택들의 제1 세트 사이에서 컨택이 행해지지 않는 접속해제된 위치로부터, 커넥터 컨택들의 제1 세트와 전기적 배선 사이에서 컨택이 행해지는 접속된 위치로의 제1 스위치의 설정, 및 제2 인에이블 신호에 응답한, 커넥터 컨택들의 제2 세트 사이에서 컨택이 행해지지 않는 접속해제된 위치로부터, 커넥터 컨택들의 제2 세트와 전기적 배선 사이에서 컨택이 행해지는 접속된 위치로의 제2 스위치의 설정을 더 포함한다.

방법의 실시예에 따르면, 수신된 신호의 특징의 존재의 검출은 수신된 신호에서의 직류 성분의 존재의 검출이다.

방법의 실시예에 따르면, 수신된 신호에서의 직류 성분의 존재의 검출은 수신된 신호로부터의 직류 성분의 필터링을 포함한다.

방법의 실시예에 따르면, 수신된 신호의 특징의 존재의 검출은 기준 신호와의 수신된 신호의 비교에 기초한다.

본 개시내용의 더 많은 장점들은 특정한 비-한정 실시예들의 설명을 통해 나타날 것이다. 본 개시내용의 장점들이 획득될 수 있는 방식을 설명하기 위하여, 본 원리들의 특정한 설명들은 첨부된 도면들에서 예시되는 그 특정 실시예들을 참조하여 제공된다. 도면들은 개시내용의 예시적인 실시예들을 도시하고, 그러므로, 그 범위를 제한하는 것으로서 고려되지 않아야 한다. 설명된 실시예들은 특정한 유리한 실시예들을 형성하기 위하여 조합될 수 있다. 다음의 도면들에서, 이전의 도면에서 이미 설명된 항목들과 동일한 참조 번호들을 갖는 항목들은 개시내용을 불필요하게 모호하게 하는 것을 회피하기 위하여 다시 설명되지 않을 것이다.
예시적인 실시예들은 다음의 도면들을 참조하여 설명될 것이다:
도 1은 일 예의 가역 커넥터이다.
도 2는 양방향 디지털 데이터 통신 목적들을 위한 전형적인 가역 커넥터들을 도시한다.
도 3은 전형적인 가역 커넥터가 비-가역 커넥터에 어떻게 배선되는지를 도시한다.
도 4는 본 원리들에 따른, 가역 커넥터를 접속하기 위한 예시적인 배열이다.
도 5는 본 원리들에 따른 회로부의 상세한 도면이다.
도 6은 본 원리들의 변형 실시예이다.
도 7은 본 원리들의 실시예에 따른, 디바이스의 전기적 배선을 가역 커넥터에 결합하기 위한 방법의 플로우차트이다.
도면들은 개시내용의 개념들을 예시할 목적들을 위한 것이고, 반드시 개시내용을 예시하기 위한 유일한 가능한 구성이 아니라는 것이 이해되어야 한다.

본 설명은 본 개시내용의 원리들을 예시한다. 본 기술 분야의 통상의 기술자들은, 본원에서 명시적으로 설명되거나 도시되지 않았지만, 개시내용의 원리들을 구체화하고 그 사상 및 범위 내에 포함되는 다양한 배열들을 고안할 수 있을 것이라는 것이 이에 따라 인식될 것이다.

본원에서 기재된 모든 예들 및 조건적 언어는 개시내용의 원리들 및 당해 분야를 발전시키는 것에 대해 발명자에 의해 기여된 개념들을 이해함에 있어서 독자를 보조하기 위한 교육적인 목적들을 위하여 의도된 것이고, 이러한 구체적으로 기재된 예들 및 조건들에 대한 제한이 없는 것으로서 해석되어야 한다.

또한, 개시내용의 원리들, 양태들, 및 실시예들뿐만 아니라, 그 특정 예들을 기재하는 본원에서의 모든 설명들은 그 구조적 및 기능적 등가물들의 양자를 망라하도록 의도된다. 추가적으로, 이러한 등가물들은 현재 알려진 등가물들뿐만 아니라 미래에 개발된 등가물들, 즉, 구조에 관계 없이 동일한 기능을 수행하는 개발된 임의의 구성요소들의 양자를 포함하는 것으로 의도된다.

도 1은 여기에서는, USB 타입-C의 일 예의 가역 커넥터이다. 24-핀 양면형 USB 타입-C 커넥터는 4 개의 전력/접지 쌍들, (오직 하나의 쌍이 타입-C 케이블에서 실장되지만) 비-수퍼스피드 데이터(non-SuperSpeed data)를 위한 2 개의 차동 쌍들, 고속 데이터 버스를 위한 4 개의 쌍들, 2 개의 "측파대 이용(sideband use)" 핀들(SBU1, SBU2), 및 케이블 배향 검출을 위한 2 개의 구성 핀들(CC1, CC2), 그리고 전력을 제공한다. 텍사스 인스트루먼츠(Texas-Instruments) TUSB320 타입-CTM 구성 채널 로직 및 포트 제어와 같은 전용 제어 로직은 타입-C 사양들에 따라 CC 핀들을 이용하도록 개발되었고, 포트 부착 및 탈착, 케이블 배향, 역할 검출, 및 포트 제어를 결정할 수 있다. USB 타입-C 포트로의 디바이스의 접속 시에, CC 논리 블록은 USB 포트가 언제 부착되었는지, 케이블의 배향, 및 검출된 역할(싱크(sink), 소스(source), 또는 이중 모드)을 결정하기 위하여 풀업(pullup) 또는 풀다운(pulldown) 저항들에 대하여 CC1 및 CC2 핀들을 모니터링한다. 결정에 기초하여, USB 타입-C 인터페이스를 호스팅하는 장치는 접속들을 커넥터의 핀들로부터 그 후방의 로직으로의 접속을 셋업(set up)할 수 있는데, 이는 일반적으로 소프트웨어(또한, '펌웨어(firmware)'로 지칭됨)로 행해지며, 그 후에, 마이크로-제어기 또는 CPU(Central Processing Unit)(중앙 프로세싱 유닛) 또는 프로세서 및 메모리를 요구한다. 또한, CC 핀들이 표준 문서들에서 설명된 바와 같이 올바르게 이용되지 않을 경우, 인터페이스를 호스팅하는 장치(들)에 접속된 전자 컴포넌트들에 대해 손상이 야기될 수도 있다.

CC 핀들의 올바른 이용에 의존하지 않고 복잡한 제어 로직 또는 소프트웨어를 요구하지 않는 강인한 해결책을 가지는 것이 바람직할 것이다. 이 문제에 대한 해결책은 디바이스들에서의 가역 커넥터들의 이용을 레버리지로 활용할 수 있다.

도 2는 양방향 디지털 데이터 통신 목적들을 위한, 예컨대, 이더넷 신호들의 송신 및 수신을 위한, 또는 I2C 버스 데이터 통신을 위한 전형적인 가역 커넥터들을 도시한다.

도 2a로 돌아가면, 전형적인 가역 커넥터(200)는 8 개의 핀들을 포함한다. 가역 커넥터(200)의 좌측 상의 핀들은 우측 상의 핀들의 역 투영(inverse projection)이고, 그 반대도 마찬가지이다. 핀들의 제1 세트(200A)(핀들 3, 4, 7, 및 8)는 데이터 송신을 위한 제1 차동 쌍(핀들 3, 4; TX1+ 및 TX1-) 및 데이터 수신을 위한 제1 차동 쌍(핀들 7, 8; RX1- 및 RX1+)을 포함한다. 핀들의 제2 세트(200B)(핀들 1, 2, 5, 및 6)는 데이터 송신을 위한 제2 차동 쌍(핀들 5, 6; TX2+ 및 TX2-) 및 데이터 수신을 위한 제2 차동 쌍(핀들 1, 2; RX2- 및 RX2+)을 포함한다. 다음을 감안하여 명백해지는 바와 같이, 이 핀 배열로, 가역 커넥터가 생성된다.

도 2b에서, 타입(200)의 2 개의 가역 커넥터들(210 및 220)은 직선상으로, 예를 들어, 커넥터들이 짝을 이룰 경우에(예컨대, 커넥터(210)가 숫 커넥터(male connector)이고 커넥터(220)가 암 커넥터(female connector)일 경우; 또는 그 반대) 직접적으로, 또는 직선 케이블에 의해 상호접속될 수 있다. 이에 따라, 커넥터(210)의 핀들 1 내지 4는 커넥터(220)의 핀들 5 내지 8에 접속되고, 커넥터(210)의 핀들 5 내지 8은 커넥터(220)의 핀들 1 내지 4에 접속된다. 커넥터(210)의 차동 쌍들(RX 및 TX)의 각각은 그 후에 커넥터(220)의 짝을 이루는 차동 쌍(TX 및 RX)에 올바르게 접속되어, 커넥터(210)의 RX는 커넥터(220)의 TX에 접속되고, 커넥터(210)의 TX는 커넥터(220)의 RX에 접속되는 것이 관찰될 수 있다.

도 2c에서는, 동일한 2 개의 가역 커넥터들(210 및 220)이 도시되지만, 커넥터(220)는 뒤집혀진 것으로서 예시된다. 커넥터들은 이러한 방법으로, 직접적으로 또는 직선 케이블로 접속될 수 있다. 그 후에, 커넥터(210)의 핀들 1 내지 4는 커넥터(220)의 핀들 4 내지 1에 접속되고, 커넥터(210)의 핀들 5 내지 8은 커넥터(220)의 핀들 8 내지 5에 접속된다. 다시, 커넥터(210)의 차동 쌍들(RX 및 TX)의 각각은 커넥터(220)의 짝을 이루는 차동 쌍(TX 및 RX)에 올바르게 접속되는 것이 관찰될 수 있다.

전형적인 가역 커넥터의 핀 레이아웃으로, 커넥터들이 어떤 방법으로 상호접속되더라도, 접속들이 올바르게 행해진다.

도 3은 전형적인 가역 이더넷 커넥터(200)가 표준 비-가역 이더넷 커넥터(201)에 어떻게 배선되는지를 도시한다.

도 4는 본 원리들에 따른, 가역 커넥터를 접속하기 위한 예시적인 배열이고, 도 3의 전형적인 배열에 대한 개선을 제공한다. 도 4의 예시적인 배열은 회로부(20)를 포함한다. 회로부(20)는 제1 스위치(202)를 포함한다. 스위치(202)는 제1 인에이블 입력(203)을 통해 인에이블될 수 있다. 제1 인에이블 입력에 접속된 것은 제1 저항기(204) 및 제1 커패시터(205)로 이루어진 제1 인에이블 회로부이다. 제1 저항기(204)는 일 측 상에서, 커넥터(210)의 차동 RX/TX 쌍들의 제1 세트의 수신 데이터 라인(RX1+)에, 그리고 다른 측 상에서, 제1 인에이블 입력(203) 및 제1 커패시터(205)에 접속된다. 제1 커패시터(205)는 접지에 접속된다. 회로부(20)는 제2 인에이블 입력(213)을 갖는 제2 스위치(212)를 포함한다. 제2 인에이블 입력에 접속된 것은 저항기(404), 커패시터(405)로 이루어진 제2 인에이블 회로부이다. 제2 저항기(404)는 일 측 상에서, 커넥터(210)의 차동 RX/TX 쌍들의 제2 세트의 제2 수신 데이터 라인(RX2+)에, 그리고 다른 측 상에서, 제2 인에이블 입력(213) 및 제2 커패시터(405)에 접속된다. 제2 커패시터(405)는 접지에 접속된다. 저항기(404) 및 커패시터(405)는 저항기(204) 및 커패시터(205)에 대하여 위에서 언급된 바와 같이 계산된다. 회로부(20)는 2 개의 스위치들 및 연관된 인에이블 회로부를 포함한다. 스위치(212) 및 인에이블 회로부(404 내지 405)는 스위치(202) 및 인에이블 회로부(203 내지 205)와 유사한 방식으로 동작한다. 이 스위치들은 독립적으로 동작한다. 이에 따라, 임의의 시간에, 송신 신호들이 커넥터(200)에 어떻게 접속되는지에 따라, 양자의 스위치들(202 및 212)은 개방 상태에 있거나, 하나의 스위치(202 또는 212)가 폐쇄 상태에 있다. 유리하게도, 유효한 송신 신호가 커넥터(201) 후방의 회로부(도시되지 않음)와 같은, 스위치들 후방의 임의의 회로부를 유리하게도 전기적으로 보호하는 커넥터(200)의 RX 핀들 중의 임의의 것 상에서 존재하지 않을 때에는, 커넥터(200 및 201) 사이에서 전기적 접속이 행해지지 않는다.

또 다른 실시예에 따르면, 인에이블 회로들의 커패시터들(205 또는 405) 중 어느 하나 또는 양자는 도시된 바와 같이 어스(earth)에 접속되는 대신에 Vcc(포지티브 전압)에 접속되고, 이 경우, 저항기들(204 또는 404) 중 어느 하나 또는 양자는 RX 쌍의 네거티브 극(negative pole)(따라서, RX1- 또는 RX2-)에 접속된다.

도 5는 인에이블 회로부(204, 205)를 갖는 스위치(202)의 상세한 도면이고, 스위치(202)는 도 5a에서 도시된 제1 구성에서 개방되고 도 5b에서 도시된 제2 구성에서 폐쇄된다.

제1 구성(5a)에서, 신호(501)는 스위치(202)의 RX1+ 입력 상에서 커넥터(200)로부터 수신되지 않는다. 결과적으로, 인에이블 입력(203)이 인에이블 신호(500)를 수신하지 않으므로, 스위치(202)는 디스에이블된(개방) 상태에 있다.

제2 구성(5b)에서, 송신 신호(503)는 스위치(202)의 RX1+ 입력 상에서 커넥터(200)로부터 수신된다. 송신 신호는 3.3 V DC 성분 상에서 중첩되어야 할 특수성을 가진다. 저항기(204) 및 커패시터(205)는 DC 필터로서 기능하여, DC 성분(502)을 필터링한다. 결과적으로, 인에이블 신호(502)가 스위치(202)에 제공되고, 스위치는 폐쇄 상태에 있고, 여기서, 커넥터(210)와 커넥터(201) 사이에서 전기적 컨택이 행해진다. 입력 신호의 특징, 여기에서는, 송신 신호의 DC 성분이 전기적 접속을 확립하기 위하여 이용된다는 것이 이에 따라 관찰될 수 있다.

데이터 송신 신호로부터 DC 성분을 분리하기 위하여, 낮은 차단 주파수(cut-off frequency)가 선호된다. 이더넷 10BaseT 및 더 높은 (100BaseT/1000BaseT)와 같은 송신 신호들에 대하여, 1 MHz의 차단 주파수는 송신 신호로부터 고주파수 성분들을 제거하기 위하여 편리하고, DC 성분을 오직 유지시킨다. 저항기(204/404)의 값은 DC 필터를 동작시키기 위하여 송신로부터 인출되어야 할 전류의 함수로서 선택된다. 송신기 구동기에 따라, 전형적인 수용가능한 전류 범위는 수 백 마이크로 암페어(amp) 내지 수 밀리 암페어 사이이다. 오옴의 법칙(Ohm's law)에 따르면, 이하가 주어진다:

이것은 3.3 V DC 성분에 대하여, 예를 들어, 저항기(204/404)에 대한 1 K 오옴(Ohm)(I = 3.3 mA) 내지 10 K 오옴(I = 330 μA)의 범위를 부여한다. 커패시터(205/405)의 값은 그 후에, 공식에 따라, 필터의 희망된 차단 주파수 및 저항기(204/404)의 값의 함수로서 계산된다:

F = 1 MHz 및 R = 1 K의 일 예의 경우에, C는 이에 따라 160 nF이다. F = 1 MHz 및 R= 10 K에 대하여, C = 16 nF이다.

유리하게도, 제어 소프트웨어('펌웨어') 및 프로세서는 스위치들을 동작시키도록 요구되지 않는다.

추가의 실시예에 따르면, 인에이블 회로부는, RX 입력 상에서 수신된 신호를 기준 신호와 비교하고, RX 입력 상에서 수신된 신호가 기준 신호에 대응할 경우에 인에이블 신호를 오직 제공하도록 허용하는 비교기를 포함한다.

추가의 실시예에 따르면, 수신된 신호에서의 특징의 일시적인 부재를 허용하고 일시적인 부재 동안에 스위치들의 스위칭을 회피하기 위하여, 접속된 것으로부터 접속해제된 위치로의 스위칭에 지연이 추가된다.

도 6은 양자의 스위치들(202 및 212)이 송신 신호들이 양자의 RX 단자들에 동시에 접속되는 일이 일어날 때에 발생할 수 있는 폐쇄 상태에 동시에 있는 것을 회피하도록 배열되는 AND들 및 반전기들을 이용하는 추가의 논리 회로부를 포함하는 본 원리들의 변형의 추가 실시예이다. 이러한 회로부는 제1 스위치(202)에 대하여, 논리 AND 기능부(600), 및 제2 스위치에 대하여, 논리 AND 기능부(601)를 포함한다. AND 기능부들(600 및 601)의 각각은 그 입력들 중의 하나 상에서 반전기를 포함한다. 이 배열은 스위치들의 각각에 대하여, 접속된 위치에서 스위치를 설정하기 위하여, 송신 신호의 존재에 조건이 추가되는, 즉, 다른 송신 신호가 없다는 효과를 가진다. 예컨대, 스위치(202)를 인에이블하기 위하여, RX1+ 단자 상에서의 송신 신호의 존재가 요구되고, RX2+ 단자 상에서의 송신 신호의 부재가 요구된다. 이것은 스위치(212)에 대하여 역이다.

도 7은 본 원리들의 실시예에 따르면, 가역 커넥터에 접속하기 위한 외부 커넥터의 배향에 따라, 가역 커넥터의 커넥터 컨택들의 제1 세트(200A) 또는 상기 가역 커넥터의 커넥터 컨택들의 제2 세트(200B) 중의 어느 하나의 세트를 전기적 배선에 가역적으로 접속하기 위하여, 디바이스의 전기적 배선을 디바이스의 가역 커넥터(200)에 결합하기 위한 방법(700)의 플로우차트이다. 단계(701a)는 제1 세트(200A)의 커넥터 컨택들 중의 적어도 하나에 인가된 신호의 특징의 검출이고, 단계(701b)는 제2 세트(200B)의 커넥터 컨택들 중의 적어도 하나에 인가된 신호의 특징의 검출이다. 단계(702a)에서, 제1 인에이블 신호는 제1 검출에 응답하여 생성되고, 제2 인에이블 신호(702b)는 제2 검출에 응답하여 생성된다. 제1 인에이블 신호의 존재는 단계(703a)에서 검증되고, 제2 인에이블 신호의 존재는 단계(703b)에서 검증된다. 제1 인에이블 신호가 존재할 경우, 제1 스위치는 단계(704a)에서, 커넥터 컨택들의 제1 세트와 전기적 배선 사이에서 컨택이 행해지는, 접속된 위치로 설정된다. 제2 인에이블 신호가 존재할 경우, 제2 스위치는 단계(704b)에서, 커넥터 컨택들의 제2 세트와 전기적 배선 사이에서 컨택이 행해지는, 접속된 위치로 설정된다. 제1 인에이블 신호가 존재하지 않을 경우, 제1 스위치는 단계(705a)에서, 커넥터 컨택들의 제1 세트와 전기적 배선 사이에서 컨택이 행해지지 않는, 접속해제된 위치로 설정된다. 제2 인에이블 신호가 존재하지 않을 경우, 제2 스위치는 단계(705b)에서, 커넥터 컨택들의 제2 세트와 전기적 배선 사이에서 컨택이 행해지지 않는, 접속해제된 위치로 설정된다.

방법의 또 다른 실시예에 따르면, 수신된 신호의 특징의 존재의 검출은 수신된 신호에서의 DC 성분의 존재의 검출이다. 방법의 변형 실시예에 따르면, 수신된 신호에서의 DC 성분의 검출은 수신된 신호로부터의 DC 성분의 필터링을 포함한다. 이러한 검출은 예를 들어, 도 4에 따른 RC 필터 회로부로, 또는 비교기 회로부(도시되지 않음)로 행해진다.

방법의 추가의 실시예에 따르면, 수신된 신호의 특징의 존재의 검출은 기준 신호와의 수신된 신호의 비교에 기초한다.

도면들에서의 일부 구성요소들은 이용되지 않을 수도 있거나, 모든 실시예들에서 필요할 수도 있다는 것이 인식되어야 한다. 일부 동작들은 병렬로 실행될 수도 있다. 예시되고 및/또는 설명된 것들 이외의 변형 실시예들이 가능하다. 예를 들어, 배열이 커넥터 케이블에서 포함될 수도 있다.

본 원리들의 양태들은 시스템, 방법, 또는 컴퓨터 판독가능한 매체로서 구체화될 수 있다는 것이 인식되어야 한다. 따라서, 본 원리들의 양태들은 전적으로 하드웨어 실시예, (펌웨어, 상주 소프트웨어, 마이크로-코드 등을 포함하는) 전적으로 소프트웨어 실시예, 또는 "회로", "모듈", 또는 "시스템"으로서 본원에서 모두 일반적으로 지칭될 수 있는 하드웨어 및 소프트웨어 양태들을 조합하는 실시예의 형태를 취할 수 있다. 또한, 본 원리들의 양태들은 컴퓨터 판독가능한 저장 매체의 형태를 취할 수 있다. 하나 이상의 컴퓨터 판독가능한 저장 매체(들)의 임의의 조합이 사용될 수 있다.

이에 따라, 예를 들어, 본원에서 제시된 도면들은 본 개시내용의 원리들을 구체화하는 예시적인 시스템 컴포넌트들 및/또는 회로부의 개념적인 도면들을 나타낸다는 것이 인식되어야 한다. 유사하게, 임의의 플로우차트들, 흐름도들, 상태 천이도들, 의사 코드 등은 컴퓨터 판독가능한 저장 매체들에서 실질적으로 나타내어질 수도 있고, 이러한 컴퓨터 또는 프로세서가 명시적으로 도시되어 있든지 아닌지 간에, 컴퓨터 또는 프로세서에 의해 그렇게 실행될 수도 있는 다양한 프로세스들을 나타낸다는 것이 인식되어야 한다.

컴퓨터 판독가능한 저장 매체는, 하나 이상의 컴퓨터 판독가능한 매체(들)에서 구체화되고, 컴퓨터에 의해 실행가능한 그 상에서 구체화된 컴퓨터 판독가능한 프로그램 코드를 가지는 컴퓨터 판독가능한 프로그램 제품의 형태를 취할 수 있다. 본원에서 이용된 바와 같은 컴퓨터 판독가능한 저장 매체는, 정보를 그 안에 저장하기 위한 고유한 능력뿐만 아니라, 그로부터 정보의 취출(retrieval)을 제공하기 위한 고유한 능력이 주어지면, 비-일시적 저장 매체로 고려된다. 컴퓨터 판독가능한 저장 매체는 예를 들어, 전자, 자기, 광학, 전자기, 적외선, 또는 반도체 시스템, 장치, 또는 디바이스, 또는 상기한 것의 임의의 적당한 조합일 수 있지만, 이것으로 제한되지는 않는다. 본 원리들이 적용될 수 있는 컴퓨터 판독가능한 저장 매체들의 더욱 구체적인 예들을 제공하지만, 다음은 본 기술분야의 통상의 기술자에 의해 용이하게 이해되는 바와 같이, 단지 예시적이고 비전수적인 리스트라는 것이 인식되어야 한다: 하드 디스크, 판독-전용 메모리(read-only memory)(ROM), 소거가능 프로그래밍가능 판독-전용 메모리(EPROM 또는 플래시 메모리(Flash memory)), 휴대용 컴팩트 디스크 판독-전용 메모리(compact disc read-only memory)(CD-ROM), 광학 저장 디바이스, 자기 저장 디바이스, 또는 상기한 것의 임의의 적당한 조합.

Claims

전자 디바이스로서,
가역 커넥터(200)에 접속하기 위한 외부 커넥터의 배향에 따라, 상기 가역 커넥터의 커넥터 컨택들의 제1 세트(200A) 또는 상기 가역 커넥터의 커넥터 컨택들의 제2 세트(200B) 중의 어느 하나의 세트를 전기적 배선에 가역적으로 접속하기 위하여, 상기 전기적 배선을 상기 가역 커넥터의 컨택들에 결합하도록 구성된 복수의 스위치들(202, 212);
상기 제1 세트의 커넥터 컨택들 중의 적어도 하나에 결합된 제1 인에이블 회로부(204 내지 205), 및 상기 제2 세트의 커넥터 컨택들 중의 적어도 하나에 결합된 제2 인에이블 회로부(404 내지 405)
를 포함하고;
상기 제1 인에이블 회로부는 상기 제1 세트의 커넥터 컨택들 중의 상기 적어도 하나 상에서 수신된 신호의 특징의 존재에 응답하여 상기 복수의 스위치들 중의 제1 스위치(202)에 대한 제1 인에이블 신호(203)를 생성하도록 구성되고, 상기 제2 인에이블 회로부는 상기 제2 세트의 커넥터 컨택들 중의 상기 적어도 하나 상에서 수신된 신호의 특징의 존재에 응답하여 상기 복수의 스위치들 중의 제2 스위치(212)에 대한 제2 인에이블 신호(213)를 생성하도록 구성되고;
상기 제1 스위치 및 상기 제2 스위치는, 상기 제1 인에이블 신호 및 상기 제2 인에이블 신호 중의 어느 것도 상기 제1 인에이블 회로부 및 상기 제2 인에이블 회로부 중의 어느 하나에 의해 생성되지 않을 때, 커넥터 컨택들의 어느 하나의 세트와 상기 전기적 배선 사이에서 컨택이 행해지지 않는, 접속해제된 상태에 있고;
상기 제1 스위치는 상기 제1 인에이블 신호에 응답하여, 커넥터 컨택들의 상기 제1 세트가 상기 전기적 배선에 결합되는, 접속된 상태로 스위칭하도록 구성되고;
상기 제2 스위치는 상기 제2 인에이블 신호에 응답하여, 커넥터 컨택들의 상기 제2 세트가 상기 전기적 배선에 결합되는, 접속된 상태로 스위칭하도록 구성되는 전자 디바이스.
제1항에 있어서, 상기 제1 세트의 커넥터 컨택들 중의 상기 적어도 하나 상에서 수신된 신호의 특징 및 상기 제2 세트의 커넥터 컨택들 중의 상기 적어도 하나 상에서 수신된 신호의 특징은, 상기 제1 세트의 커넥터 컨택들 중의 상기 적어도 하나 상에서 수신된 신호에서의 그리고 상기 제2 세트의 커넥터 컨택들 중의 상기 적어도 하나 상에서 수신된 신호에서의 직류 성분(Direct Current component)의 존재인 전자 디바이스.
제2항에 있어서, 상기 제1 인에이블 회로부 및 상기 제2 인에이블 회로부 중의 적어도 하나는 DC 필터를 포함하는 전자 디바이스.
제1항에 있어서, 상기 제1 인에이블 회로부 및 상기 제2 인에이블 회로부 중의 적어도 하나는, 상기 수신된 신호를 기준 신호와 비교하도록 구성되고 상기 수신된 신호가 상기 기준 신호에 대응할 때에 상기 인에이블 신호를 생성하도록 구성된 비교기를 포함하는 전자 디바이스.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 가역 커넥터는 유니버셜 직렬 버스 타입-C(Universal Serial Bus Type-C) 커넥터인 전자 디바이스.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 신호는 이더넷(Ethernet) 송신 신호인 전자 디바이스.
디바이스의 가역 커넥터(200)에 접속하기 위한 외부 커넥터의 배향에 따라, 상기 가역 커넥터의 커넥터 컨택들의 제1 세트(200A) 또는 상기 가역 커넥터의 커넥터 컨택들의 제2 세트(200B) 중의 어느 하나의 세트를 디바이스의 전기적 배선에 가역적으로 접속하기 위하여, 상기 전기적 배선을 상기 가역 커넥터에 결합하기 위한 방법으로서,
상기 제1 세트의 커넥터 컨택들 중의 적어도 하나에 인가된 신호의 특징의 존재의 제1 검출(701a), 및 상기 제2 세트의 커넥터 컨택들 중의 적어도 하나에 인가된 신호의 존재의 제2 검출(701b);
상기 제1 검출에 응답한 제1 인에이블 신호의 생성(702a), 및 상기 제2 검출에 응답한 제2 인에이블 신호의 생성(702b);
상기 제1 인에이블 신호에 응답한, 커넥터 컨택들의 상기 제1 세트 사이에서 컨택이 행해지지 않는 접속해제된 위치로부터, 커넥터 컨택들의 상기 제1 세트와 상기 전기적 배선 사이에서 컨택이 행해지는 접속된 위치로의 제1 스위치의 설정(705a), 및 상기 제2 인에이블 신호에 응답한, 커넥터 컨택들의 상기 제2 세트 사이에서 컨택이 행해지지 않는 접속해제된 위치로부터, 커넥터 컨택들의 상기 제2 세트와 상기 전기적 배선 사이에서 컨택이 행해지는 접속된 위치로의 제2 스위치의 설정(705b)
을 포함하는 방법.
제7항에 있어서,
상기 제1 세트의 커넥터 컨택들 중의 적어도 하나에 인가된 상기 신호의 특징의 존재의 상기 검출 및 상기 제2 세트의 커넥터 컨택들 중의 적어도 하나에 인가된 상기 신호의 특징의 존재의 상기 검출은, 상기 제1 세트의 커넥터 컨택들 중의 상기 적어도 하나에 인가되고 상기 제2 세트의 커넥터 컨택들 중의 상기 적어도 하나에 인가된 신호에서의 직류 성분의 존재의 검출인 방법.
제8항에 있어서, 상기 인가된 신호에서의 직류 성분의 상기 존재의 상기 검출은 상기 인가된 신호로부터의 상기 직류 성분의 필터링을 포함하는 방법.
제7항에 있어서, 상기 인가된 신호의 특징의 존재의 상기 검출은 기준 신호와의 상기 인가된 신호의 비교에 기초하는 방법.