KR102396377B1 - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR102396377B1
KR102396377B1 KR1020150137599A KR20150137599A KR102396377B1 KR 102396377 B1 KR102396377 B1 KR 102396377B1 KR 1020150137599 A KR1020150137599 A KR 1020150137599A KR 20150137599 A KR20150137599 A KR 20150137599A KR 102396377 B1 KR102396377 B1 KR 102396377B1
Authority
KR
South Korea
Prior art keywords
blocking
patterns
disposed
light emitting
organic light
Prior art date
Application number
KR1020150137599A
Other languages
Korean (ko)
Other versions
KR20170038984A (en
Inventor
김치웅
최시혁
손해준
김문구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150137599A priority Critical patent/KR102396377B1/en
Publication of KR20170038984A publication Critical patent/KR20170038984A/en
Application granted granted Critical
Publication of KR102396377B1 publication Critical patent/KR102396377B1/en

Links

Images

Classifications

    • H01L51/5253
    • H01L27/3211
    • H01L27/322
    • H01L27/3225
    • H01L2227/32

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기발광 표시장치를 개시한다. 개시된 본 발명의 유기발광 표시장치는, 표시영역과 비표시영역이 구획된 기판, 상기 비표시영역에 배치된 크랙차단부를 포함하고, 상기 크랙차단부는 제1 차단패턴을 구비한 제1 차단부 및 상기 제1 차단부와 이격되고, 제1 방향과 제1 방향에 수직한 제2 방향을 따라 배치된 복수의 제2 차단패턴들을 구비한 제2 차단부를 포함함으로써, 표시패널의 외곽에서 발생한 크랙이 표시영역으로 전파되는 것을 방지한 효과가 있다.The present invention discloses an organic light emitting display device. The disclosed organic light emitting display device of the present invention includes a substrate in which a display area and a non-display area are partitioned, and a crack blocking part disposed in the non-display area, wherein the crack blocking part includes a first blocking part having a first blocking pattern; By including a second blocking portion spaced apart from the first blocking portion and having a plurality of second blocking patterns disposed in the first direction and in a second direction perpendicular to the first direction, cracks occurring at the periphery of the display panel are prevented It has the effect of preventing propagation to the display area.

Figure R1020150137599
Figure R1020150137599

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 발명은 유기발광 표시장치에 관한 것이다.The present invention relates to an organic light emitting display device.

최근, 표시장치로서 각광받고 있는 유기발광 표시장치는 스스로 발광하는 유기발광 다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다.Recently, an organic light emitting display device, which has been in the spotlight as a display device, has advantages such as fast response speed, luminous efficiency, luminance, and viewing angle by using an organic light emitting diode (OLED) that emits light by itself.

이러한 유기발광 표시장치는 유기발광 다이오드가 포함된 서브픽셀을 매트릭스 형태로 배열하고 스캔 신호에 의해 선택된 서브픽셀들의 밝기를 데이터의 계조에 따라 제어한다.In such an organic light emitting display device, subpixels including organic light emitting diodes are arranged in a matrix form, and the brightness of the subpixels selected by a scan signal is controlled according to a gray level of data.

이러한 유기발광 표시장치의 표시패널에 배치되는 각 서브픽셀은, 기본적으로, 유기발광 다이오드를 구동하는 구동 트랜지스터(Driving Transistor), 구동 트랜지스터의 게이트 노드에 데이터 전압을 전달해주는 스위칭 트랜지스터(Switching Transistor), 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 하는 스토리지 캐패시터(Storage Capacitor) 등을 포함할 수 있다.Each sub-pixel disposed on the display panel of the organic light emitting diode display basically includes a driving transistor for driving the organic light emitting diode, a switching transistor for transferring a data voltage to the gate node of the driving transistor, It may include a storage capacitor that maintains a constant voltage for one frame time, and the like.

또한, 유기발광 표시장치는 플라스틱 재질(PI: Polyimide)을 기판으로 사용할 수 있어, 박형화 및 플렉서블(Flexible) 표시장치로 구현할 수 있는 장점이 있다.In addition, since the organic light emitting display device can use a plastic material (PI: Polyimide) as a substrate, there is an advantage that it can be implemented as a thin and flexible display device.

하지만, 유기발광 표시장치의 이동 또는 조작(handling)시 외력에 의한 크랙(Crack) 발생에 취약한 단점이 있고, 표시패널의 외측 가장자리에 크랙(crack)이 발생되면 표시패널의 기판을 따라 표시영역으로 크랙이 전파되는 문제가 있다.However, there is a disadvantage in that the organic light emitting display device is vulnerable to cracks due to external force during movement or handling. There is a problem of crack propagation.

상기와 같이 표시영역으로 전파된 크랙은 유기발광 표시장치에 배치되는 소자들(트랜지스터, 유기발광 다이오드)과 신호배선들을 손상시켜 불량을 유발하는 원인이 된다.As described above, the crack propagated to the display area damages elements (transistors, organic light emitting diodes) and signal wirings disposed in the organic light emitting diode display, thereby causing defects.

특히, 최근에는 유기발광 표시장치는 표시영역을 넓히기 위해 베젤 영역을 줄이고 있는데(Narrow Bezel), 베젤 영역이 줄어들면 표시패널의 비표시영역의 폭이 짧아 크랙으로 인한 불량에 더욱 취약해진다. 따라서, 크랙이 표시영역으로 전파되어 유기발광 표시장치에 불량을 야기하는 문제를 개선하기 위한 기술이 요구된다.
In particular, in recent years, organic light emitting display devices have reduced the bezel area to widen the display area (narrow bezel). When the bezel area is reduced, the width of the non-display area of the display panel is short, making it more vulnerable to defects due to cracks. Accordingly, there is a need for a technique for improving the problem of cracks propagating to the display area and causing defects in the organic light emitting diode display.

본 발명은, 표시패널의 비표시영역(N/A)을 따라 크랙차단부(CBP)를 배치하여 표시패널의 외곽에서 발생한 크랙이 표시영역으로 전파되는 것을 방지한 유기발광 표시장치를 제공함에 그 목적이 있다.The present invention provides an organic light emitting display device in which cracks generated outside the display panel are prevented from propagating to the display area by disposing a crack blocking part (CBP) along the non-display area (N/A) of the display panel. There is a purpose.

또한, 본 발명은, 표시패널의 비표시영역(N/A)에 복수의 차단패턴들로 구성된 크랙차단부를 배치하여, 크랙의 전파를 차단하여 표시영역(A/A)에 배치된 소자 및 신호배선을 보호한 유기발광 표시장치를 제공함에 다른 목적이 있다.
In addition, according to the present invention, a crack blocking unit composed of a plurality of blocking patterns is disposed in the non-display area (N/A) of the display panel to block propagation of cracks, and the elements and signals disposed in the display area (A/A) Another object of the present invention is to provide an organic light emitting diode display in which wiring is protected.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기발광 표시장치는, 표시영역과 비표시영역이 구획된 기판, 상기 비표시영역에 배치된 크랙차단부를 포함하고, 상기 크랙차단부는 제1 차단패턴을 구비한 제1 차단부 및 상기 제1 차단부와 이격되고, 제1 방향과 제1 방향에 수직한 제2 방향을 따라 배치된 복수의 제2 차단패턴들을 구비한 제2 차단부를 포함함으로써, 표시패널의 외곽에서 발생한 크랙이 표시영역으로 전파되는 것을 방지한 효과가 있다.
The organic light emitting display device of the present invention for solving the problems of the prior art as described above includes a substrate in which a display area and a non-display area are partitioned, and a crack blocking part disposed in the non-display area, wherein the crack blocking part is a first a first blocking unit having a blocking pattern and a second blocking unit spaced apart from the first blocking unit and having a plurality of second blocking patterns disposed in a first direction and a second direction perpendicular to the first direction By doing so, there is an effect of preventing cracks generated outside the display panel from propagating to the display area.

본 발명에 따른 유기발광 표시장치는, 표시패널의 비표시영역(N/A)을 따라 크랙차단부(CBP)를 배치하여 표시패널의 외곽에서 발생한 크랙이 표시영역으로 전파되는 것을 방지한 효과가 있다.The organic light emitting display device according to the present invention has the effect of preventing cracks generated outside the display panel from propagating to the display area by arranging the crack blocking portion (CBP) along the non-display area (N/A) of the display panel. there is.

또한, 본 발명에 따른 유기발광 표시장치는, 표시패널의 비표시영역(N/A)에 복수의 차단패턴들로 구성된 크랙차단부를 배치하여, 크랙의 전파를 차단하여 표시영역(A/A)에 배치된 소자 및 신호배선을 보호한 효과가 있다.
In addition, in the organic light emitting display device according to the present invention, a crack blocking unit composed of a plurality of blocking patterns is disposed in the non-display area (N/A) of the display panel to block propagation of cracks to thereby block the propagation of the crack in the display area (A/A) It has the effect of protecting the elements and signal wiring arranged in the

도 1은 본 발명에 따른 유기발광 표시장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 유기발광 표시장치의 서브픽셀에 대한 등가회로도이다.
도 3은 본 발명에 따른 유기발광 표시장치의 표시패널을 도시한 도면이다.
도 4는 상기 도 3의 Ⅰ-Ⅰ'선의 단면도이다.
도 5 내지 도 7은 본 발명의 다른 실시예들에 따른 표시패널의 단면도들이다.
도 8은 본 발명에 따른 유기발광 표시장치의 크랙차단부를 도시한 평면도이다.
도 9는 상기 도 8의 크랙차단부에 배치된 크랙차단부의 확대도이다.
도 10 내지 도 17은 본 발명의 다른 실시예에 따른 크랙차단부들의 평면도이다.
1 is a schematic system configuration diagram of an organic light emitting diode display according to the present invention.
2 is an equivalent circuit diagram of a sub-pixel of an organic light emitting diode display according to the present invention.
3 is a diagram illustrating a display panel of an organic light emitting display device according to the present invention.
4 is a cross-sectional view taken along line I-I' of FIG. 3 .
5 to 7 are cross-sectional views of display panels according to other exemplary embodiments.
8 is a plan view illustrating a crack blocking unit of the organic light emitting diode display according to the present invention.
9 is an enlarged view of a crack blocking unit disposed in the crack blocking unit of FIG. 8 .
10 to 17 are plan views of crack blocking parts according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when the temporal relationship is described as 'after', 'following', 'after', 'before', etc., 'immediately' or 'directly' Unless ' is used, cases that are not continuous may be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. And in the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals refer to like elements throughout.

도 1은 본 발명에 따른 유기발광 표시장치의 개략적인 시스템 구성도이고, 도 2는 본 발명의 유기발광 표시장치의 서브픽셀에 대한 등가회로도이다.1 is a schematic system configuration diagram of an organic light emitting diode display according to the present invention, and FIG. 2 is an equivalent circuit diagram of sub-pixels of the organic light emitting display device according to the present invention.

도 1 및 도 2를 참조하면, 본 발명에 따른 유기발광 표시장치(100)는, 제1방향(예: 열 방향)으로 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M, M은 1 이상의 자연수)이 배치되고, 제2방향(예: 행 방향)으로 다수의 게이트 라인(GL #1, GL #2, ... , GL #N, N은 1 이상의 자연수)이 배치되며, 다수의 서브픽셀(SP)이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 타이밍 컨트롤러(T-CON, 140) 등을 포함한다.1 and 2 , the organic light emitting diode display 100 according to the present invention includes a plurality of data lines DL #1, DL #2, ... , DL in a first direction (eg, a column direction). #4M, M is a natural number greater than or equal to 1), and a plurality of gate lines (GL #1, GL #2, ... , GL #N, N are natural numbers greater than or equal to 1) in the second direction (eg, row direction) is disposed, the display panel 110 having a plurality of sub-pixels SP disposed in a matrix type, and a data driver driving the plurality of data lines DL #1, DL #2, ..., DL #4M 120, a gate driver 130 for driving the plurality of gate lines GL #1, GL #2, ..., GL #N, and a data driver 120 and a gate driver 130 for controlling the and a timing controller (T-CON, 140) and the like.

데이터 드라이버(120)는, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인을 구동한다.The data driver 120 drives the plurality of data lines by supplying data voltages to the plurality of data lines DL #1, DL #2, ..., DL #4M.

게이트 드라이버(130)는, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 순차적으로 구동한다.The gate driver 130 sequentially supplies scan signals to the plurality of gate lines GL #1, GL #2, ... , GL #N, and thereby the plurality of gate lines GL #1, GL #2, ... , GL #N) is driven sequentially.

타이밍 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.The timing controller 140 supplies various control signals to the data driver 120 and the gate driver 130 to control the data driver 120 and the gate driver 130 .

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.The timing controller 140 starts scanning according to the timing implemented in each frame, and converts the input image data input from the outside to match the data signal format used by the data driver 120 to convert the converted image data DATA ) and control the data drive at an appropriate time according to the scan.

게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)에 순차적으로 공급하여 다수의 게이트 라인(GL #1, GL #2, ... , GL #N)을 구동한다.The gate driver 130 transmits a scan signal of an on voltage or an off voltage to a plurality of gate lines GL #1, GL #2, ... , GL according to the control of the timing controller 140 . #N) to drive a plurality of gate lines GL #1, GL #2, ..., GL #N.

게이트 드라이버(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.The gate driver 130 may be positioned on only one side of the display panel 110 as shown in FIG. 1 or, in some cases, on both sides, according to a driving method.

또한, 게이트 드라이버(130)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.Also, the gate driver 130 may include one or more gate driver integrated circuits.

각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.Each gate driver integrated circuit is connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip-on-glass (COG) method, or a gate in panel (GIP) method. It may be implemented as a type and disposed directly on the display panel 110 , or may be integrated and disposed on the display panel 110 in some cases.

각 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.Each gate driver integrated circuit may include a shift register, a level shifter, and the like.

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)으로 공급함으로써, 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동한다.When a specific gate line is opened, the data driver 120 converts the image data DATA received from the timing controller 140 into an analog data voltage to a plurality of data lines DL #1, DL #2, .. . , DL #4M), driving a plurality of data lines (DL #1, DL #2, ... , DL #4M).

데이터 드라이버(120)는 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL #1, DL #2, ... , DL #4M)을 구동할 수 있다.The data driver 120 may drive a plurality of data lines DL #1, DL #2, ..., DL #4M including at least one source driver integrated circuit.

각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.Each source driver integrated circuit is connected to a bonding pad of the display panel 110 or connected to the display panel 110 by a tape automated bonding (TAB) method or a chip-on-glass (COG) method. It may be directly disposed or, in some cases, may be integrated and disposed on the display panel 110 .

각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있으며, 경우에 따라서, 서브픽셀의 특성(예: 구동 트랜지스터의 문턱전압 및 이동도, 유기발광 다이오드의 문턱전압, 서브픽셀의 휘도 등)을 보상하기 위하여 서브픽셀의 특성을 센싱하기 위한 센싱부를 더 포함할 수 있다.Each source driver integrated circuit may include a logic unit including a shift register and a latch circuit, a digital analog converter (DAC), an output buffer, and the like, and in some cases, the characteristics ( For example, a sensing unit for sensing characteristics of the sub-pixel may be further included to compensate for the threshold voltage and mobility of the driving transistor, the threshold voltage of the organic light emitting diode, the luminance of the sub-pixel, etc.).

각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.Each source driver integrated circuit may be implemented in a Chip On Film (COF) method. In this case, one end of each source driver integrated circuit is bonded to at least one source printed circuit board, and the other end is bonded to the display panel 110 .

한편, 타이밍 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.Meanwhile, the timing controller 140 includes a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input data enable (DE: Data Enable) signal, a clock signal (CLK), etc. together with the input image data. It receives various timing signals from the outside (eg, host system).

타이밍 컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.The timing controller 140 converts the input image data input from the outside to match the data signal format used by the data driver 120 and outputs the converted image data, as well as the data driver 120 and the gate driver 130 . ), the data driver 120 and the gate driver 130 ) is output.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.For example, the timing controller 140 controls the gate driver 130 , a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). : Outputs various gate control signals (GCS: Gate Control Signal) including Gate Output Enable).

여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.Here, the gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits constituting the gate driver 130 . The gate shift clock GSC is a clock signal commonly input to one or more gate driver integrated circuits, and controls shift timing of a scan signal (gate pulse). The gate output enable signal GOE specifies timing information of one or more gate driver integrated circuits.

또한, 타이밍 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.In addition, the timing controller 140 controls the data driver 120 , a source start pulse (SSP), a source sampling clock (SSC), and a source output enable signal (SOE: Source). Output Enable) and output various data control signals (DCS: Data Control Signal).

여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.Here, the source start pulse SSP controls the data sampling start timing of one or more source driver integrated circuits constituting the data driver 120 . The source sampling clock SSC is a clock signal that controls sampling timing of data in each of the source driver integrated circuits. The source output enable signal SOE controls the output timing of the data driver 120 .

도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.Referring to FIG. 1 , the timing controller 140 includes a source printed circuit board to which a source driver integrated circuit is bonded and a connection medium such as a flexible flat cable (FFC) or a flexible printed circuit (FPC). It may be disposed on a control printed circuit board connected through the

이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC)라고도 한다.A power controller (not shown) for supplying various voltages or currents to the display panel 110 , the data driver 120 , the gate driver 130 , or controlling various voltages or currents to be supplied is further disposed on the control printed circuit board can be Such a power controller is also called a power management integrated circuit (Power Management IC).

위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은 하나의 인쇄회로기판으로 되어 있을 수도 있다.The above-mentioned source printed circuit board and control printed circuit board may be a single printed circuit board.

본 발명에 따른 유기발광 표시장치(100)에서 표시패널(110)에 배치되는 각 서브픽셀(SP)에는, 유기발광 다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터, 적어도 하나의 캐패시터 등의 회로 소자로 구성될 수 있다.In the organic light emitting diode display 100 according to the present invention, each sub-pixel SP disposed on the display panel 110 includes an organic light emitting diode (OLED), two or more transistors, at least one capacitor, and the like. It may consist of circuit elements.

각 서브픽셀을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.The type and number of circuit elements constituting each sub-pixel may be variously determined according to a provided function, a design method, and the like.

본 발명에 따른 표시패널(110)에서의 각 서브픽셀은 유기발광 다이오드(OLED)의 특성치(예: 문턱전압 등), 유기발광 다이오드(OLED)를 구동하는 구동 트랜지스터의 특성치(예: 문턱전압, 이동도 등) 등의 서브픽셀 특성치를 보상하기 위한 회로 구조로 되어 있을 수 있다.Each sub-pixel in the display panel 110 according to the present invention has a characteristic value (eg, threshold voltage, etc.) of an organic light emitting diode (OLED), a characteristic value (eg, threshold voltage, etc.) of a driving transistor driving the organic light emitting diode (OLED); It may have a circuit structure for compensating for sub-pixel characteristic values such as mobility, etc.).

도 2를 참조하면, 각 서브픽셀(SP)은 1개의 데이터 라인(DL)과 연결되고 1개의 게이트 라인(GL)을 통해 하나의 스캔신호(SCAN)만을 공급받는다.Referring to FIG. 2 , each subpixel SP is connected to one data line DL and receives only one scan signal SCAN through one gate line GL.

이러한 각 서브픽셀은, 유기발광 다이오드(OLED: Organic Light Emitting Diode)를 포함하고, 구동 트랜지스터(DT: Driving Transistor), 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 캐패시터(Cst) 등을 포함한다. 이와 같이, 각 서브픽셀은 3개의 트랜지스터(DT, T1, T2)와 1개의 스토리지 캐패시터(Cst)를 포함하기 때문에, 각 서브픽셀은 3T(Transistor) 1C(Capacitor) 구조를 갖는다고 한다.Each of these sub-pixels includes an organic light emitting diode (OLED), a driving transistor (DT), a first transistor T1, a second transistor T2, a storage capacitor Cst, and the like. includes As described above, since each subpixel includes three transistors DT, T1, and T2 and one storage capacitor Cst, each subpixel is said to have a 3T (Transistor) 1C (Capacitor) structure.

각 서브픽셀 내 구동 트랜지스터(DT)는, 구동전압 라인(DVL: Driving Voltage Line)에서 공급되는 구동전압(EVDD)을 인가 받고, 제2 트랜지스터(T2)를 통해 인가된 게이트 노드(N2)의 전압(데이터 전압)에 의해 제어되어 유기발광 다이오드(OLED)를 구동시키는 트랜지스터이다. 도면에 도시된 EVSS는 기저전압이다.The driving transistor DT in each sub-pixel receives a driving voltage EVDD supplied from a driving voltage line (DVL), and the voltage of the gate node N2 applied through the second transistor T2. It is a transistor that is controlled by (data voltage) to drive an organic light emitting diode (OLED). EVSS shown in the figure is a base voltage.

이러한 구동 트랜지스터(DT)는 제1노드(N1), 제2노드(N2), 제3노드(N3)를 가지고 있으며, 제1노드(N1)로는 제1 트랜지스터(T1)와 연결되고, 제2노드(N2)로는 제2 트랜지스터(T2)와 연결되며, 제3노드(N3)로는 구동전압(EVDD)을 공급받는다.The driving transistor DT has a first node N1 , a second node N2 , and a third node N3 , and is connected to the first transistor T1 as the first node N1 , and the second The node N2 is connected to the second transistor T2 and the third node N3 is supplied with the driving voltage EVDD.

여기서, 일 예로, 구동 트랜지스터(DT)의 제1노드는 소스 노드(Source Node, '소스 전극'이라고도 함)이고, 제2노드는 게이트 노드(Gate Node, '게이트 전극'이라고도 함)이며, 제3노드(N3)는 드레인 노드(Drain Node, '드레인 전극’이라고도 함)일 수 있다. 트랜지스터의 타입 변경, 회로 변경 등에 따라, 구동 트랜지스터(DT)의 제1노드, 제2노드 및 제3노드가 바뀔 수 있다.Here, as an example, the first node of the driving transistor DT is a source node (also referred to as a 'source electrode'), and the second node is a gate node (also referred to as a 'gate electrode'), and the The third node N3 may be a drain node (also referred to as a 'drain electrode'). The first node, the second node, and the third node of the driving transistor DT may be changed according to the type change of the transistor, the circuit change, or the like.

또한, 제1 트랜지스터(T1)는, 게이트 라인(GL)에서 공급되는 스캔신호(SCAN)에 의해 제어되며, 기준전압(Vref: Reference Voltage)을 공급하는 기준전압라인(RVL: Reference Voltage Line) 또는 기준전압라인(RVL)에 연결되는 연결패턴(CP: Connection Pattern)과 구동 트랜지스터(DT)의 제1노드(N1) 사이에 연결된다. 이러한 제1 트랜지스터(T1)는 “센서 트랜지스터(Sensor Transistor)”라고도 한다.In addition, the first transistor T1 is controlled by the scan signal SCAN supplied from the gate line GL, and a reference voltage line (RVL: Reference Voltage Line) that supplies a reference voltage (Vref) or It is connected between a connection pattern CP connected to the reference voltage line RVL and the first node N1 of the driving transistor DT. This first transistor T1 is also referred to as a “sensor transistor”.

또한, 제2 트랜지스터(T2)는 게이트 라인(GL)에서 공통으로 공급되는 스캔신호(SCAN)에 의해 제어되며 해당 데이터 라인(DL)과 구동 트랜지스터(DT)의 제2노드(N2) 사이에 연결된다. 이러한 제2 트랜지스터(T2)는 “스위칭 트랜지스터(Switching Transistor)”라고도 한다.In addition, the second transistor T2 is controlled by the scan signal SCAN commonly supplied from the gate line GL and is connected between the corresponding data line DL and the second node N2 of the driving transistor DT. do. This second transistor T2 is also referred to as a “switching transistor”.

또한, 스토리지 캐패시터(Cst)는 구동 트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결되어, 데이터 전압을 한 프레임 동안 유지시켜 주는 역할을 할 수 있다.Also, the storage capacitor Cst may be connected between the first node N1 and the second node N2 of the driving transistor DT to maintain the data voltage for one frame.

위에서 언급한 바와 같이, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는, 하나의 동일한 게이트 라인(공통 게이트 라인)을 통해 공급되는 하나의 스캔신호에 의해 제어된다. 이와 같이, 각 서브픽셀은 하나의 스캔신호를 사용하기 때문에, 본 발명의 실시예에서 각 서브픽셀은 “3T1C 기반의 1 스캔 구조”의 기본 서브픽셀 구조를 갖는다고 한다.As mentioned above, the first transistor T1 and the second transistor T2 are controlled by one scan signal supplied through one and the same gate line (common gate line). As described above, since each sub-pixel uses one scan signal, it is said that each sub-pixel has a basic sub-pixel structure of “3T1C-based 1-scan structure” in the embodiment of the present invention.

하지만, 이것은 고정된 것이 아니기 때문에 상기 제1 트랜지스터(T1)와 제2 트랜지스터(T2)에 각각 개별적으로 게이트 라인과 센싱 라인이 연결될 수 있고, 이러한 구조를 “3T1C 기반의 2 스캔 구조”라 명명한다.However, since this is not fixed, a gate line and a sensing line may be individually connected to the first transistor T1 and the second transistor T2, respectively, and this structure is called a “3T1C-based two-scan structure”. .

한편, 본 발명에 따른 유기발광 표시장치(100)의 서브픽셀 구조는, 도 2를 참조하여 설명한 “기본 서브픽셀 구조(3T1C 기반의 1 스캔 구조)” 이외에, 각 서브픽셀이 데이터 라인(DL), 게이트 라인(GL), 구동전압라인(DVL), 기준전압라인(RVL) 등의 여러 신호 라인과 연결되는 것과 관련된 “신호 라인 연결 구조”도 포함한다.Meanwhile, in the subpixel structure of the organic light emitting diode display 100 according to the present invention, in addition to the “basic subpixel structure (3T1C-based 1-scan structure)” described with reference to FIG. 2 , each subpixel has a data line DL. , a “signal line connection structure” related to connection with various signal lines such as a gate line GL, a driving voltage line DVL, and a reference voltage line RVL.

여기서, 신호 라인은, 각 서브픽셀에 데이터 전압을 공급해주기 위한 데이터 라인(DL)과, 스캔신호를 공급해주기 위한 게이트 라인(GL)뿐만 아니라, 각 서브픽셀에 기준전압(Vref)을 공급하기 위한 기준전압라인(RVL)과, 구동전압(EVDD)을 공급하기 위한 구동전압라인(DVL) 등을 더 포함한다.Here, the signal line includes a data line DL for supplying a data voltage to each sub-pixel and a gate line GL for supplying a scan signal, as well as a reference voltage Vref for supplying each sub-pixel. It further includes a reference voltage line RVL, a driving voltage line DVL for supplying the driving voltage EVDD, and the like.

위에서 언급한 기준전압라인(RVL)과 구동전압라인(DVL)은 데이터 라인(DL)과 평행하게 형성되는데, 각각의 개수는 데이터 라인 개수와 동일할 수도 있고 데이터 라인의 개수보다 적을 수도 있다.The above-mentioned reference voltage line RVL and driving voltage line DVL are formed parallel to the data line DL, and the number of each may be equal to or smaller than the number of data lines.

만약, 기준전압라인(RVL) 개수 및 구동전압라인(DVL) 개수가 데이터 라인(DL) 개수보다 적은 경우, 일부 서브픽셀은 구동전압라인(DVL) 및 기준전압라인(RVL)과는 바로 연결될 수도 있고, 다른 일부 서브픽셀은 구동전압라인(DVL) 및 기준전압라인(RVL)과 바로 연결되지 않고 연결패턴(CP)을 통해 구동전압라인(DVL) 및 기준전압라인(RVL)과 각각 연결될 수 있다.If the number of reference voltage lines RVL and the number of driving voltage lines DVL are less than the number of data lines DL, some sub-pixels may be directly connected to the driving voltage line DVL and the reference voltage line RVL. and some other sub-pixels are not directly connected to the driving voltage line DVL and the reference voltage line RVL, but may be respectively connected to the driving voltage line DVL and the reference voltage line RVL through the connection pattern CP. .

또한, 본 발명의 유기발광 표시장치(100)에 배치되는 서브픽셀들은 적색(R) 서브픽셀, 백색(W) 서브픽셀, 청색(B) 서브픽셀 및 녹색(G) 서브픽셀 순서로 하나의 단위 픽셀을 이룰 수 있다. 하지만, 이것은 고정된 것이 아니기 때문에 적색(R) 서브픽셀, 백색(W) 서브픽셀, 청색(B) 서브픽셀 및 녹색(G) 서브픽셀들의 순서는 다양하게 변경되어 배치될 수 있다.In addition, the sub-pixels disposed in the organic light emitting display device 100 of the present invention are one unit in the order of a red (R) sub-pixel, a white (W) sub-pixel, a blue (B) sub-pixel, and a green (G) sub-pixel. pixel can be achieved. However, since this is not fixed, the order of the red (R) subpixels, white (W) subpixels, blue (B) subpixels, and green (G) subpixels may be variously changed and arranged.

또한, 본 명세서 및 도면에서는, 트랜지스터들(DT, T1, T2)이 N 타입인 것으로 도시되어 설명되었으나, 이는 설명의 편의를 위한 것일 뿐, 회로 설계 변경에 따라, 트랜지스터들(DT, T1, T2) 모두가 P 타입으로 변경되거나, 트랜지스터들(DT, T1, T2) 중 일부는 N 타입으로 다른 일부는 P 타입으로 구현될 수도 있다. 또한, 유기발광 다이오드(OLED)는 인버티드(Inverted) 타입으로도 변경될 수 있을 것이다.In addition, in the present specification and drawings, the transistors DT, T1, and T2 are illustrated and described as being of the N type, but this is only for convenience of description, and according to a circuit design change, the transistors DT, T1, and T2 ) may be all changed to P-type, or some of the transistors DT, T1, and T2 may be implemented as N-type and others as P-type. In addition, the organic light emitting diode (OLED) may be changed to an inverted type.

또한, 본 명세서에 기재된 트랜지스터들(DT, T1, T2)은 박막 트랜지스터(TFT: Thin Film Transistor)라고도 한다.In addition, the transistors DT, T1, and T2 described herein are also referred to as thin film transistors (TFTs).

각 서브픽셀들(SP)은 유기발광 다이오드(OLED)가 배치된 발광영역(EA: Emission Area)과 비발광영역(NEA: Non Emission Area)을 포함한다. 또한, 상기 비발광영역(NEA)에는 상기 기준전압라인(RVL), 구동전압라인(DVL), 데이터 라인들(DL)이 배치된 영역도 포함한다.Each of the sub-pixels SP includes an emission area (EA) in which the organic light emitting diode (OLED) is disposed and a non-emission area (NEA). Also, the non-emission area NEA includes an area in which the reference voltage line RVL, the driving voltage line DVL, and the data lines DL are disposed.

도 3은 본 발명에 따른 유기발광 표시장치의 표시패널을 도시한 도면이고, 도 4는 상기 도 3의 Ⅰ-Ⅰ'선의 단면도이다.3 is a view showing a display panel of an organic light emitting display device according to the present invention, and FIG. 4 is a cross-sectional view taken along line I-I' of FIG. 3 .

도 1과 함께 도 3 및 도 4를 참조하면, 본 발명의 유기발광 표시장치(100)의 표시패널(110)은, 서브픽셀들(SP)이 매트릭스 형태로 배치된 표시영역(A/A: Active Area)과, 상기 표시영역(A/A) 둘레에 배치되는 비표시영역(N/A: Non Active Area)을 포함한다. 상기 비표시영역(N/A)에는 기준전압라인(RVL), 구동전압라인(DVL), 데이터 라인들(DL) 및 게이트 라인(GL)들의 패드들 및 이들 라인들과 연결된 링크라인들(Link Line)이 배치될 수 있다.Referring to FIGS. 3 and 4 together with FIG. 1 , in the display panel 110 of the organic light emitting diode display 100 of the present invention, a display area A/A in which sub-pixels SP are arranged in a matrix form: active area) and a non-display area (N/A) disposed around the display area A/A. In the non-display area N/A, pads of the reference voltage line RVL, the driving voltage line DVL, the data lines DL, and the gate lines GL, and the link lines Link connected to these lines are provided in the non-display area N/A. line) can be arranged.

또한, 비표시영역(N/A)에는 게이트 드라이버를 구성하는 GIP 회로들이 배치될 수 있다.In addition, GIP circuits constituting the gate driver may be disposed in the non-display area N/A.

또한, 본 발명의 표시패널(110)의 비표시영역(N/A)에는 크랙차단부(CBP)가 배치되어 있다. 상기 크랙차단부(CBP)는 표시영역(A/A) 가장자리 경계로부터 실패턴(Seal Pattern, 미도시) 영역 또는 표시영역(A/A) 가장자리 경계로부터 씰패턴(Seal Pattern, 미도시) 영역 사이의 일부 영역에 배치될 수 있다.In addition, a crack blocking part CBP is disposed in the non-display area N/A of the display panel 110 of the present invention. The crack blocking part CBP is formed between the seal pattern (not shown) area from the edge boundary of the display area (A/A) or the seal pattern (not shown) area from the edge boundary of the display area (A/A). It may be disposed in some area of

도 4를 참조하면, 표시영역(A/A), 비표시영역(N/A) 및 크랙차단부(CBP) 영역이 구획된 기판(201) 상에 구동 트랜지스터(DT)와 컬러필터(CF), 제1 및 제2 차단부들(BP1, BP2)로 구성된 크랙차단부(CBP)가 배치되어 있다.Referring to FIG. 4 , a driving transistor DT and a color filter CF are formed on a substrate 201 in which the display area A/A, the non-display area N/A, and the crack blocking part CBP area are partitioned. , a crack blocking portion CBP composed of the first and second blocking portions BP1 and BP2 is disposed.

또한, 상기 구동 트랜지스터(DT) 상에는 유기발광 다이오드(OLED, 214)가 배치되어 있다.In addition, an organic light emitting diode OLED 214 is disposed on the driving transistor DT.

상기 구동 트랜지스터(DT)와 컬러필터(CF) 및 유기발광 다이오드(214)는 표시영역(A/A) 내의 서브픽셀(SP)에 배치된다. 특히, 서브픽셀(SP)의 발광영역(EA)과 대응되는 영역에는 유기발광 다이오드(214)와 컬러필터(CF)가 배치되고, 상기 비발광영역(NEA)에는 구동 트랜지스터(DT)가 배치된다.The driving transistor DT, the color filter CF, and the organic light emitting diode 214 are disposed in the subpixel SP in the display area A/A. In particular, the organic light emitting diode 214 and the color filter CF are disposed in an area corresponding to the emission area EA of the subpixel SP, and the driving transistor DT is disposed in the non-emission area NEA. .

또한, 상기 크랙차단부(CBP) 영역에는 제1 및 제2 차단부들(BP1, BP2)이 배치되고, 상기 제1 차단부(BP1)는 제1 차단패턴(316a)을 구비하고, 상기 제2 차단부(BP2)는 복수개의 제2 차단패턴(316b)을 구비한다.In addition, first and second blocking portions BP1 and BP2 are disposed in the crack blocking portion CBP region, and the first blocking portion BP1 includes a first blocking pattern 316a, and the second The blocking part BP2 includes a plurality of second blocking patterns 316b.

보다 구체적으로, 기판(201) 상의 구동 트랜지스터(DT) 형성 영역에는 액티브층(204), 게이트패턴(203), 게이트전극(205), 층간절연막(224), 드레인 및 소스 전극(207a, 207b)이 배치되어 있다. 여기서, 상기 드레인 전극(207a)은 도 2의 구동전압라인(DVL)으로부터 인출되는 제3노드(N3)와 대응되고, 상기 소스 전극(207b)은 유기발광 다이오드(214)의 제1전극(211)과 연결되는 제2노드(N2)와 대응된다.More specifically, in the region where the driving transistor DT is formed on the substrate 201 , the active layer 204 , the gate pattern 203 , the gate electrode 205 , the interlayer insulating layer 224 , and the drain and source electrodes 207a and 207b are formed. this is placed Here, the drain electrode 207a corresponds to the third node N3 drawn from the driving voltage line DVL of FIG. 2 , and the source electrode 207b is the first electrode 211 of the organic light emitting diode 214 . ) corresponds to the second node N2 connected to the .

또한, 상기 액티브층(204)은 반도체층으로 이루어지며 그 중앙부는 채널을 이루는 액티브영역(204a) 그리고 액티브영역(204a) 양측면에는 고농도의 불순물이 도핑된 드레인 및 소스영역(204b, 204c)으로 구성된다.In addition, the active layer 204 is made of a semiconductor layer, the central portion of which is composed of an active region 204a forming a channel, and drain and source regions 204b and 204c doped with a high concentration of impurities on both sides of the active region 204a. do.

상기 반도체층은 실리콘 계열의 물질 또는 아연(Zn)을 포함하는 산화물 반도체물질로 형성될 수 있는데, 예를 들어 산화아연(ZnO), 산화인듐갈륨아연(InGaZnO4) 등이 사용될 수 있지만, 이에 한정되는 것은 아니다.The semiconductor layer may be formed of a silicon-based material or an oxide semiconductor material containing zinc (Zn), for example, zinc oxide (ZnO), indium gallium zinc oxide (InGaZnO 4 ), etc. may be used, but limited thereto it is not going to be

본 발명의 유기발광 표시장치는 상부 발광 방식 또는 하부 발광 방식일 수 있으나, 여기서는 하부 발광 방식 유기발광 표시장치를 전제로 설명한다.Although the organic light emitting display device of the present invention may be a top emission type or a bottom emission type, a bottom emission type organic light emitting display device will be described herein.

상기 유기발광 다이오드(214)는 상기 구동 트랜지스터(DT) 상에 적층 배치된 보호막(206) 및 평탄화막(208) 상에 배치되며, 투명성 도전물질로 형성된 제1전극(211), 유기발광층(212) 및 제2전극(213)을 포함한다. 상기 유기발광 다이오드(214) 상에는 제1 패시베이션층(240), 폴리머를 포함하는 유기막(241), 제2 패시베이션층(242), 접착층(243) 및 보호필름(244)들이 적층된다.The organic light emitting diode 214 is disposed on the passivation layer 206 and the planarization layer 208 stacked on the driving transistor DT, the first electrode 211 formed of a transparent conductive material, and the organic light emitting layer 212 . ) and a second electrode 213 . A first passivation layer 240 , an organic film 241 including a polymer, a second passivation layer 242 , an adhesive layer 243 , and a protective film 244 are stacked on the organic light emitting diode 214 .

도면에 도시하였지만, 설명하지 않은 216은 뱅크층이고, 상기 유기발광 다이오드(214)의 제1전극(211)은 뱅크층(216)이 오픈된 서브픽셀 영역에 각각 배치된다.Although not described in the drawings, reference numeral 216 denotes a bank layer, and the first electrode 211 of the organic light emitting diode 214 is disposed in the sub-pixel region in which the bank layer 216 is open, respectively.

또한, 상기 유기발광 다이오드(214)의 유기발광층(212)은 백색(W) 광을 발생하는 발광층일 수 있는데, 해당 서브픽셀이 적색(R), 녹색(G) 또는 청색(B) 서브픽셀로 사용할 경우에는 유기발광 다이오드(214)와 대응되는 층간절연막(224)과 보호막(206) 사이 또는 보호막(206)과 평탄화막(208) 사이에 컬러필터(CF)를 배치할 수 있다. 상기 컬러필터(CF)는 적색(R), 녹색(G) 또는 청색(B) 컬러필터로 구성되고, 백색(W) 서브픽셀에서는 별도의 컬러필터를 배치하지 않고, 투명한 평탄화막(208)을 백색(W) 컬러필터로 사용한다.In addition, the organic light emitting layer 212 of the organic light emitting diode 214 may be a light emitting layer emitting white (W) light, and the corresponding sub-pixel is a red (R), green (G) or blue (B) sub-pixel. When used, the color filter CF may be disposed between the organic light emitting diode 214 and the corresponding interlayer insulating layer 224 and the passivation layer 206 or between the passivation layer 206 and the planarization layer 208 . The color filter CF is composed of a red (R), green (G), or blue (B) color filter, and a transparent planarization film 208 is formed without disposing a separate color filter in the white (W) sub-pixel. Use as a white (W) color filter.

왜냐하면, 상기 백색(W) 서브픽셀 영역에 적층 배치되는 상기 평탄화막(208), 보호막(206) 및 층간절연막(224)은 투명한 물질로 형성되기 때문이다.This is because the planarization layer 208 , the passivation layer 206 , and the interlayer insulating layer 224 stacked on the white (W) sub-pixel area are formed of a transparent material.

상기 유기발광 다이오드(214)의 제1전극(211)은 금속, 그 합금, 금속과 산화물 금속의 조합으로 형성될 수 있는데, 하부 발광 방식이기 때문에 금속은 투명성 도전물질인 것이 바람직하다. 상기 제1전극(211)은 ITO, IZO, ITO/APC/ITO, AlNd/ITO, Ag/ITO 또는 ITO/APC/ITO 중 하나로 형성할 수 있다.The first electrode 211 of the organic light emitting diode 214 may be formed of a metal, an alloy thereof, or a combination of a metal and an oxide metal. Since it is a bottom light emitting method, the metal is preferably a transparent conductive material. The first electrode 211 may be formed of one of ITO, IZO, ITO/APC/ITO, AlNd/ITO, Ag/ITO, or ITO/APC/ITO.

상기 유기발광층(212)은 발광 효율을 높이기 위해 정공주입층(Hole injection layer), 정공수송층(Hole transport layer), 발광층(Emitting material layer), 전자수송층(Electron transport layer), 및 전자주입층(Electron injection layer)의 다중층으로 구성될 수 있다.The organic light emitting layer 212 includes a hole injection layer, a hole transport layer, an emitting material layer, an electron transport layer, and an electron injection layer to increase luminous efficiency. It can be composed of multiple layers of injection layers).

또한, 상기 정공수송층(HTL)에는 전자차단층(EBL)을 더 포함할 수 있고, 상기 전자수송층(ETL)은 PBD, TAZ, Alq3, BAlq, TPBI, Bepp2와 같은 저분자재료를 사용하여 형성할 수 있다.In addition, the hole transport layer (HTL) may further include an electron blocking layer (EBL), the electron transport layer (ETL) may be formed using a low molecular weight material such as PBD, TAZ, Alq3, BAlq, TPBI, Bepp2. there is.

상기 제2전극(213)은 알루미늄(Al), 은(Ag) 또는 그 합금과 같이 반사율이 높고 불투명한 물질로 형성할 수 있다.The second electrode 213 may be formed of an opaque material with high reflectivity, such as aluminum (Al), silver (Ag), or an alloy thereof.

비표시영역(N/A)에는 스캔신호, 구동전압 및 기준전압 등을 인가하기 위한 구동회로배선(219)이 배치되고, 상기 구동회로배선(219)과 대응되는 뱅크층(216) 상에는 유기발광 다이오드(214)의 제2전극(213)으로부터 연장된 보조전극(233)이 배치된다.A driving circuit wiring 219 for applying a scan signal, a driving voltage, a reference voltage, etc. is disposed in the non-display area N/A, and an organic light emitting diode is disposed on the bank layer 216 corresponding to the driving circuit wiring 219 . An auxiliary electrode 233 extending from the second electrode 213 of the diode 214 is disposed.

상기 보조전극(233)은 비표시영역(N/A)에 배치되어 있는 기저전압전극(230)과 전기적으로 연결되어, 유기발광 다이오드(214)의 제2전극(213)에 기저전압(EVSS)을 공급한다.The auxiliary electrode 233 is electrically connected to the ground voltage electrode 230 disposed in the non-display area N/A, and provides a ground voltage EVSS to the second electrode 213 of the organic light emitting diode 214 . to supply

또한, 본 발명의 유기발광 표시장치(100)는 표시패널(110)의 가장자리에 인가되는 스트레스(Stress) 및 외부 힘(압력)에 의해 크랙(Crack)이 발생되면 크랙(Crack)이 표시영역(A/A)으로 전파되어 소자들(유기발광 다이오드, 트랜지스터 및 커패시터 등) 또는 신호배선들을 손상시키는 것을 방지하도록 크랙차단부(CBP)를 포함한다.In addition, in the organic light emitting display device 100 of the present invention, when a crack is generated by stress and an external force (pressure) applied to the edge of the display panel 110 , the crack is formed in the display area ( A/A) and includes a crack blocking unit (CBP) to prevent damage to devices (such as organic light emitting diodes, transistors and capacitors) or signal wirings.

상기 크랙차단부(CBP)는 제1 차단부(BP1)와 제2 차단부(BP2)로 구성되고, 제1 차단부(BP1)는 제1 차단패턴(316a)으로 구성된다. 상기 제1 차단패턴(316a)은 표시영역(A/A)의 네 측면과 대응되는 직선 형태로 배치될 수 있고, 이들은 서로 비연속적인 구조로 형성될 수 있다. 예를 들어, 표시영역(A/A)의 네 측면과 대응되도록 네 개의 직선형 제1 차단패턴(316a)으로 형성되거나 표시영역(A/A)의 각 측면과 대응되도록 복수개의 제1 차단패턴(316a)들이 비연속적인 형태(점선 형태)로 형성될 수 있다. 또한, 상기 제1 차단패턴(316a)은 표시영역(A/A)의 네 측면과 대응되도록 배치된 네 개의 직선형 차단패턴들이 모두 연결된 구조로 형성될 수 있다. 따라서, 제1 차단패턴(316a)은 비표시영역(N/A) 둘레를 따라 연속적인 폐루프(Closed Loop) 형태로 형성될 수 있다..The crack blocking portion CBP includes a first blocking portion BP1 and a second blocking portion BP2 , and the first blocking portion BP1 includes a first blocking pattern 316a. The first blocking pattern 316a may be disposed in a straight line shape corresponding to the four side surfaces of the display area A/A, and may be formed in a non-continuous structure. For example, a plurality of first blocking patterns 316a may be formed to correspond to the four side surfaces of the display area A/A, or a plurality of first blocking patterns 316a may be formed to correspond to each side surface of the display area A/A. 316a) may be formed in a discontinuous shape (a dotted line shape). Also, the first blocking pattern 316a may be formed in a structure in which all four linear blocking patterns disposed to correspond to the four side surfaces of the display area A/A are connected. Accordingly, the first blocking pattern 316a may be formed in the form of a continuous closed loop along the circumference of the non-display area N/A.

또한, 상기 제2 차단부(BP2)는 복수개의 제2 차단패턴들(316b)로 구성되고, 표시영역(A/A)과 반대 방향인 상기 제1 차단부(BP2) 외측에 배치된다. 상기 제2 차단패턴들(316b)의 평면 구조는 도 8 내지 도 17에서 상세히 설명한다.Also, the second blocking portion BP2 includes a plurality of second blocking patterns 316b and is disposed outside the first blocking portion BP2 in a direction opposite to the display area A/A. The planar structure of the second blocking patterns 316b will be described in detail with reference to FIGS. 8 to 17 .

상기 제1 및 제2 차단패턴들(316a, 316b)의 높이(두께, H)는 1~5㎛ 범위를 가질 수 있다. 도면에서는 제1 및 제2 차단패턴들(316a, 316b)의 높이(H)를 모두 동일하게 하였지만, 이것은 고정된 것이 아니기 때문에 제1 및 제2 차단패턴(316a, 316b)의 높이를 다르게 하거나 제2 차단부(BP2)를 구성하는 복수개의 제2 차단패턴들(316b)의 높이를 서로 다르게 구현할 수 있다.A height (thickness, H) of the first and second blocking patterns 316a and 316b may be in a range of 1 to 5 μm. Although the first and second blocking patterns 316a and 316b have the same height H in the drawing, since this is not fixed, the first and second blocking patterns 316a and 316b may have different heights or The heights of the plurality of second blocking patterns 316b constituting the second blocking portion BP2 may be different from each other.

또한, 상기 제1 및 제2 차단부(BP1, BP2)는 표시영역(A/A)에 형성되는 뱅크층(216) 형성시 함께 형성될 수 있다. 따라서, 제1 및 제2 차단부(BP1, BP2)의 제1 및 제2 차단패턴들(316a, 316b)은 뱅크층(216)과 동일한 물질로 형성될 수 있다.Also, the first and second blocking portions BP1 and BP2 may be formed together when the bank layer 216 formed in the display area A/A is formed. Accordingly, the first and second blocking patterns 316a and 316b of the first and second blocking portions BP1 and BP2 may be formed of the same material as the bank layer 216 .

상기 제1 및 제2 차단패턴들(316a, 316b)은 기판(201)과 동일한 폴리이미드(PI) 또는 포토아크릴(Photo Acryl)으로 형성될 수 있는데, 비표시영역(N/A)에 투명한 재질로 형성되기 때문에 제1 및 제2 차단패턴들(316a, 316b)로 인하여 화질 저하가 발생되지 않는다. The first and second blocking patterns 316a and 316b may be formed of the same polyimide (PI) or photoacryl as that of the substrate 201, and are made of a transparent material in the non-display area (N/A). Since it is formed of , image quality is not deteriorated due to the first and second blocking patterns 316a and 316b.

상기와 같이, 뱅크층(216) 형성시 제1 및 제2 차단패턴들(316a, 316b)이 형성되면, 별도의 추가 공정을 진행하지 않고도 표시패널(110)에서 발생하는 크랙(Crack)이 표시영역(A/A)으로 전파되는 것을 방지할 수 있다.As described above, when the first and second blocking patterns 316a and 316b are formed when the bank layer 216 is formed, cracks generated in the display panel 110 are displayed without performing an additional process. Propagation to the area A/A can be prevented.

또한, 본 발명에서와 같이, 크랙차단부(CBP)를 복수의 차단패턴들로 형성하면, 표시패널(110)의 크랙 방지뿐 아니라 접착층(243)과의 접착력을 강화시킬 수 있는 효과가 있다.Also, as in the present invention, when the crack blocking portion CBP is formed of a plurality of blocking patterns, there is an effect of not only preventing cracks of the display panel 110 but also enhancing adhesion to the adhesive layer 243 .

아울러, 본 발명에서와 같이, 크랙차단부(CBP)를 복수의 차단패턴들로 형성하고, 그 높이(H, 두께)를 일정하게 하면 균일한 셀갭을 갖는 유기발광 표시장치를 구현할 수 있는 효과가 있다.In addition, as in the present invention, if the crack blocking portion (CBP) is formed with a plurality of blocking patterns and the height (H, thickness) is constant, an organic light emitting display device having a uniform cell gap can be realized. there is.

따라서, 상기 제1 및 제2 차단부(BP1, BP2) 상에는 제1 및 제2 패시베이션층(240, 242)들이 적층되어 있다. 하지만, 이것은 고정된 것이 아니기 때문에 크랙차단부(CBP)와 대응되는 제1 패시베이션층(240)을 제거하고, 제1 및 제2 차단부들(BP1, BP2) 상에는 제2 패시베이션층(242)만 적층하도록 하거나 크랙차단부(CBP) 영역의 제1 및 제2 패시베이션층을 제거하여 제1 및 제2 차단부들(BP1, BP2)이 접착층(243)과 직접 접촉되도록 할 수 있다. 또한, 제1 차단부(BP1)는 제1 및 제2 패시베이션층(240, 242)에 의해 덮여 있고, 제2 차단부(BP2)는 제1 및 제2 패시베이션층(240, 242)이 제거된 구조로 형성할 수 있다.Accordingly, first and second passivation layers 240 and 242 are stacked on the first and second blocking portions BP1 and BP2. However, since this is not fixed, the first passivation layer 240 corresponding to the crack blocking portion CBP is removed, and only the second passivation layer 242 is stacked on the first and second blocking portions BP1 and BP2. Alternatively, the first and second passivation layers in the crack blocking portion CBP region may be removed so that the first and second blocking portions BP1 and BP2 are in direct contact with the adhesive layer 243 . In addition, the first blocking portion BP1 is covered by the first and second passivation layers 240 and 242 , and the second blocking portion BP2 is formed from the first and second passivation layers 240 and 242 removed. structure can be formed.

이와 같이, 제1 및 제2 차단부들(BP1, BP2) 상에 적층되는 제1 및 제2 패시베이션층들(240, 242)의 구조는 아래에서 설명하는 본 발명의 다른 실시예에서도 동일하게 적용할 수 있다.As such, the structures of the first and second passivation layers 240 and 242 stacked on the first and second blocking parts BP1 and BP2 may be equally applied to other embodiments of the present invention described below. can

도 5 내지 도 7은 본 발명의 다른 실시예들에 따른 표시패널의 단면도들이다.5 to 7 are cross-sectional views of display panels according to other exemplary embodiments.

아래, 본 발명의 다른 실시예들 중 도 4에서 설명한 도면 부호와 동일한 부호들은 동일한 구성부들이므로 이하, 구별되는 크랙차단부를 중심으로 설명한다.Hereinafter, the same reference numerals as those described with reference to FIG. 4 among other embodiments of the present invention refer to the same constituent parts, and thus, a description will be given mainly of the distinct crack blocking parts.

도 5를 참조하면, 크랙차단부(CBP)는 제1 및 제2 차단부들(BP1, BP2)을 포함하고, 상기 제1 및 제2 차단부들(BP1, BP2)은 각각 제1 차단컬러패턴(CFP1)과 제2 차단컬러패턴들(CFP2)로 구성된다.Referring to FIG. 5 , the crack blocking portion CBP includes first and second blocking portions BP1 and BP2, and the first and second blocking portions BP1 and BP2 each include a first blocking color pattern ( CFP1) and second blocking color patterns CFP2.

상기 제1 및 제2 차단컬러패턴들(CFP1, CFP2)은 표시영역(A/A)의 서브픽셀 단위로 배치되는 컬러필터(CF) 형성시 함께 형성된다. 따라서, 제1 및 제2 차단컬러패턴들(CFP1, CFP2)은 적색(R), 청색(B) 또는 녹색(G) 컬러레진 중 어느 하나로 형성될 수 있다.The first and second blocking color patterns CFP1 and CFP2 are formed together when the color filter CF disposed in units of sub-pixels of the display area A/A is formed. Accordingly, the first and second blocking color patterns CFP1 and CFP2 may be formed of any one of red (R), blue (B), or green (G) color resin.

또한, 제1 및 제2 차단컬러패턴들(CFP1, CFP2)을 일부는 적색(R) 컬러레진으로 형성하고, 일부는 청색(B) 및 녹색(G) 컬러레진들로 형성할 수 있다. 또한, 제1 및 제2 차단컬러패턴들(CFP1, CFP2)는 적색(R), 청색(B) 및 녹색(G) 컬러레진이 적층된 구조로 형성할 수 있다.In addition, the first and second blocking color patterns CFP1 and CFP2 may be partially formed of red (R) color resin, and partially formed of blue (B) and green (G) color resin. In addition, the first and second blocking color patterns CFP1 and CFP2 may be formed in a structure in which red (R), blue (B), and green (G) color resins are stacked.

만약, 상기 제1 및 제2 차단컬러패턴들(CFP1, CFP2)의 두께가 컬러필터(CF)의 두께보다 두껍게 형성 할 경우에는 하프톤 마스크 또는 회절 마스크 공정을 적용하여, 컬러필터(CF)와 제1 및 제2 차단컬러패턴들(CFP1, CFP2)의 두께를 서로 다르게 할 수 있다.If the thickness of the first and second blocking color patterns CFP1 and CFP2 is thicker than that of the color filter CF, a halftone mask or a diffraction mask process is applied to form the color filter CF and The thicknesses of the first and second blocking color patterns CFP1 and CFP2 may be different from each other.

상기 제1 및 제2 차단컬러패턴들(CFP1, CFP2)의 높이 등은 도 4에서 설명한 제1 및 제2 차단패턴들(316a, 316b)과 동일하므로 구체적인 설명은 생략한다.Since the heights of the first and second blocking color patterns CFP1 and CFP2 are the same as the first and second blocking patterns 316a and 316b described with reference to FIG. 4 , a detailed description thereof will be omitted.

이와 같이, 컬러필터(CF) 형성시 제1 및 제2 차단컬러패턴들(CFP1, CFP2)이 형성되면, 별도의 추가 공정 없이도 표시패널(110)에서 발생되는 크랙(Crack)이 표시영역(A/A)으로 전파되는 것을 방지할 수 있다.In this way, when the first and second blocking color patterns CFP1 and CFP2 are formed during the formation of the color filter CF, cracks generated in the display panel 110 are formed in the display area A without a separate additional process. /A) to prevent propagation.

또한, 본 발명에서와 같이, 크랙차단부(CBP)를 복수의 차단컬러패턴들로 형성하면, 표시패널(110)의 크랙 방지뿐 아니라 접착층(243)과의 접착력을 강화시킬 수 있는 효과가 있다.In addition, as in the present invention, when the crack blocking portion CBP is formed of a plurality of blocking color patterns, there is an effect of not only preventing cracks of the display panel 110 but also enhancing adhesion to the adhesive layer 243 . .

아울러, 본 발명에서와 같이, 크랙차단부(CBP)를 복수의 차단컬러패턴들로 형성하고, 그 높이(두께)를 균일하게 조절하면 균일한 셀갭을 갖는 유기발광 표시장치를 구현할 수 있는 효과가 있다.In addition, as in the present invention, if the crack blocking portion (CBP) is formed with a plurality of blocking color patterns and the height (thickness) is uniformly adjusted, an organic light emitting display device having a uniform cell gap can be realized. there is.

도 6을 참조하면, 크랙차단부(CBP)는 제1 및 제2 차단부들(BP1, BP2)을 포함하고, 상기 제1 및 제2 차단부들(BP1, BP2)은 각각 제1 스페이서패턴(SP1)과 제2 스페이서패턴들(SP2)로 구성된다.Referring to FIG. 6 , the crack blocking portion CBP includes first and second blocking portions BP1 and BP2 , and the first and second blocking portions BP1 and BP2 are respectively formed by a first spacer pattern SP1 . ) and second spacer patterns SP2.

상기 제1 및 제2 스페이서패턴들(SP1, SP2)은 별도의 유기물질과 마스크 공정을 적용하여 형성할 수 있다.The first and second spacer patterns SP1 and SP2 may be formed by applying a separate organic material and a mask process.

또한, 하프톤 마스크 공정 또는 회절 마스크 공정을 적용하여 제1 및 제2 스페이서패턴들(SP1, SP2)이 서로 다른 높이(두께)를 갖도록 할 수 있다. 상기 제1 및 제2 스페이서패턴들(SP1, SP2)의 높이 등은 도 4에서 설명한 제1 및 제2 차단패턴들(316a, 316b)에서와 동일하므로 구체적인 설명은 생략한다.Also, the first and second spacer patterns SP1 and SP2 may have different heights (thickness) by applying a halftone mask process or a diffraction mask process. Since the heights of the first and second spacer patterns SP1 and SP2 are the same as those of the first and second blocking patterns 316a and 316b described with reference to FIG. 4 , a detailed description thereof will be omitted.

이와 같이, 크랙차단부(CBP)에 제1 및 제2 스페이서패턴들(SP1, SP2)이 형성되면, 표시패널(110)에서 발생되는 크랙(Crack)이 표시영역(A/A)으로 전파되는 것을 방지할 수 있다.As such, when the first and second spacer patterns SP1 and SP2 are formed in the crack blocking portion CBP, cracks generated in the display panel 110 are propagated to the display area A/A. it can be prevented

또한, 본 발명에서와 같이, 크랙차단부(CBP)를 복수의 스페이서패턴들로 형성하면, 표시패널(110)의 크랙 방지뿐 아니라 접착층(243)과의 접착력을 강화시킬 수 있는 효과가 있다.Also, as in the present invention, when the crack blocking portion CBP is formed of a plurality of spacer patterns, there is an effect of not only preventing cracks of the display panel 110 , but also enhancing adhesion to the adhesive layer 243 .

아울러, 크랙차단부(CBP)의 복수의 스페이서패턴들을 일정한 높이(두께)로 형성할 경우, 균일한 셀갭을 갖는 유기발광 표시장치를 구현할 수 있는 효과가 있다.In addition, when the plurality of spacer patterns of the crack blocking portion CBP are formed to have a constant height (thickness), an organic light emitting diode display having a uniform cell gap can be realized.

도 7을 참조하면, 크랙차단부(CBP)는 제1 및 제2 차단부들(BP1, BP2)로 구성되고, 상기 제1 및 제2 차단부들(BP1, BP2)은 각각 제1 내지 제3 차단패턴들(416a, 416b, 416c)을 포함한다.Referring to FIG. 7 , the crack blocking portion CBP includes first and second blocking portions BP1 and BP2, and the first and second blocking portions BP1 and BP2 are first to third blocking portions, respectively. patterns 416a, 416b, 416c.

도면에서는 제1 차단부(BP1)는 제1 차단패턴(416a)으로 구성되고, 제2 차단부(BP2)는 제2 및 제3 차단패턴들(416b, 416c)로 구성되는 것을 도시하였지만, 이것은 고정된 것이 아니다. 따라서, 제1 차단부(BP1)와 제2 차단부(BP2) 모두 복수의 차단패턴들로 구현될 수 있다.Although the figure shows that the first blocking part BP1 is composed of the first blocking pattern 416a and the second blocking unit BP2 is composed of the second and third blocking patterns 416b and 416c, this It is not fixed. Accordingly, both the first blocking unit BP1 and the second blocking unit BP2 may be implemented with a plurality of blocking patterns.

상기 제1 내지 제3 차단패턴들(416a, 416b, 416c)은 서로 다른 폭들(W1, W2, W3)을 가질 수 있다. 또한, 제1 내지 제3 차단패턴들(416a, 416b, 416c)의 높이(두께)는 서로 다르게 형성될 수 있다.The first to third blocking patterns 416a , 416b , and 416c may have different widths W1 , W2 , and W3 . Also, the height (thickness) of the first to third blocking patterns 416a , 416b , and 416c may be different from each other.

상기 제1 내지 제3 차단패턴들(416a, 416b, 416c)은 각각 독립적인 마스크 공정에 따라 형성되거나, 노광량이 다른 영역들이 적어도 3개 이상 포함하는 회절마스크 또는 하프톤 마스크를 이용하여 한번의 마스크 공정으로 형성할 수 있다.The first to third blocking patterns 416a, 416b, and 416c are each formed according to an independent mask process, or a single mask using a diffraction mask or a halftone mask including at least three regions with different exposure amounts. It can be formed by the process.

이와 같이, 크랙차단부(CBP)에 제1 내지 제3 차단패턴들(416a, 416b, 416c)로 구성된 제1 및 제2 차단부들(BP1, BP2)이 형성되면, 표시패널(110)에서 발생되는 크랙(Crack)이 표시영역(A/A)으로 전파되는 것을 방지할 수 있다. 크랙 전파가 차단되는 원리는 도 8 및 도 9에서 상세히 설명한다.As described above, when the first and second blocking portions BP1 and BP2 including the first to third blocking patterns 416a , 416b , and 416c are formed in the crack blocking portion CBP, it is generated in the display panel 110 . It is possible to prevent a crack from being propagated to the display area A/A. The principle that crack propagation is blocked will be described in detail with reference to FIGS. 8 and 9 .

또한, 본 발명에서와 같이, 크랙차단부(CBP)를 복수의 제1 내지 제3 차단패턴들(416a, 416b, 416c)로 형성하면, 표시패널(110)의 크랙 방지뿐 아니라 접착층(243)과의 접착력을 강화시킬 수 있는 효과가 있다.Also, as in the present invention, when the crack blocking portion CBP is formed of a plurality of first to third blocking patterns 416a, 416b, and 416c, the display panel 110 is not cracked and the adhesive layer 243 is formed. It has the effect of strengthening the adhesion with the

아래에서는 위에서 설명한 크랙차단부(CBP)의 차단패턴들에 대한 평면도이다. 따라서, 크랙차단부(CBP)를 구성하는 각 차단패턴들에 대한 설명은 도 4 내지 도 7들에서 설명한 차단패턴들, 차단컬러패턴들, 스페이서패턴들에 모두 동일하게 적용된다.Below is a plan view of the blocking patterns of the crack blocking portion (CBP) described above. Accordingly, the description of each blocking pattern constituting the crack blocking portion CBP is equally applied to the blocking patterns, blocking color patterns, and spacer patterns described with reference to FIGS. 4 to 7 .

도 8은 본 발명에 따른 유기발광 표시장치의 크랙차단부를 도시한 평면도이고, 도 9는 상기 도 8의 크랙차단부에 배치된 크랙차단부의 확대도이다.8 is a plan view illustrating a crack blocking unit of the organic light emitting display device according to the present invention, and FIG. 9 is an enlarged view of the crack blocking unit disposed in the crack blocking unit of FIG. 8 .

도 3과 함께 도 8 및 도 9를 참조하면, 본 발명의 유기발광 표시장치(100)의 표시패널(110) 둘레를 따라 크랙차단부(CBP)가 배치되어 있고, 상기 크랙차단부(CBP)는 제1 및 제2 차단부(BP1, BP2)를 포함한다. 상기 제1 차단부(BP1)는 표시패널(110)의 표시영역(A/A)과 인접하고, 제2 차단부(BP2)는 제1방향, 즉, 표시패널(110) 외측 방향과 인접해 있다. 여기서, 제2방향은 제1방향과 수직한 방향으로 정의한다.Referring to FIGS. 8 and 9 together with FIG. 3 , a crack blocking part CBP is disposed along the circumference of the display panel 110 of the organic light emitting diode display 100 of the present invention, and the crack blocking part CBP. includes first and second blocking units BP1 and BP2. The first blocking part BP1 is adjacent to the display area A/A of the display panel 110 , and the second blocking part BP2 is adjacent to the first direction, that is, the outside direction of the display panel 110 . there is. Here, the second direction is defined as a direction perpendicular to the first direction.

상기 제1 차단부(BP1)는 도 3에서 설명한 바와 같이, 표시영역(A/A)의 네 측면과 대응되고, 비연속적으로 형성된 복수의 제1 차단패턴(P1)으로 형성될 수 있다. 또한, 제1 차단부(BP1)는 하나의 제1 차단패턴(P1)이 비표시영역(N/A)을 따라 연속된 폐루프 구조로 형성될 수 있다. 또한, 이것은 고정된 것이 아니기 때문에 표시패널(110)의 비표시영역(N/A)을 따라 비연속적으로 형성되거나 폐루프 구조의 제1 차단패턴들이 복수개 형성될 수 있다.As described with reference to FIG. 3 , the first blocking portion BP1 may be formed of a plurality of first blocking patterns P1 that correspond to the four side surfaces of the display area A/A and are formed non-continuously. Also, the first blocking part BP1 may be formed in a closed loop structure in which one first blocking pattern P1 is continuous along the non-display area N/A. In addition, since this is not fixed, it may be discontinuously formed along the non-display area N/A of the display panel 110 or a plurality of first blocking patterns having a closed loop structure may be formed.

또한, 상기 제2 차단부(BP2)는 복수의 제2 차단패턴들(P2)이 매트릭스 형태로 배치된다. 보다 구체적으로, 상기 복수의 제2 차단패턴들(P2)의 평면 구조는 정사각형 구조로 형성될 수 있다. 하지만, 이것은 고정된 것이 아니기 때문에 정사각형, 사각형, 직사각형 및 삼각형으로 형성될 수 있고, 이들의 혼합 구조로 형성될 수 있다.In addition, in the second blocking part BP2, a plurality of second blocking patterns P2 are disposed in a matrix form. More specifically, the planar structure of the plurality of second blocking patterns P2 may be formed in a square structure. However, since it is not fixed, it may be formed in a square, a square, a rectangle and a triangle, and may be formed in a mixed structure thereof.

특히, 본 발명의 제2 차단부(BP2)를 구성하는 복수의 제2 차단패턴들(P2)은 제2방향과 평행한 방향으로 복수의 차단패턴 열들의 구조로 배치되고, 제1방향으로는 각 차단패턴 열에 배치된 제2 차단패턴들(P2)과 인접한 차단패턴 열에 배치된 제2 차단패턴들(P2)이 일부 영역 중첩되도록 배치된다.In particular, the plurality of second blocking patterns P2 constituting the second blocking portion BP2 of the present invention are arranged in a structure of a plurality of blocking pattern columns in a direction parallel to the second direction, and in the first direction The second blocking patterns P2 disposed in each blocking pattern column and the second blocking patterns P2 disposed in an adjacent blocking pattern column are disposed to partially overlap each other.

여기서, 상기 제2 차단부(BP2)를 이루는 제2 차단패턴들(P2)의 차단패턴 열들 사이의 거리는 1~5㎛에서 정해질 수 있다.Here, the distance between the blocking pattern columns of the second blocking patterns P2 constituting the second blocking portion BP2 may be set to 1 to 5 μm.

도면에 도시된 바와 같이, 제2 차단부(BP2)를 구성하는 제2 차단패턴들(P2)에 대해 차단패턴 열들 중 임의의 i번째(i는 2 이상의 자연수) 열에서의 인접한 한쌍의 제2차단패턴들을 Pin과 Pi(n-1)이라 하고(n은 2 이상의 자연수), 이와 인접한 i-1번째 열의 제2차단패턴을 P(i-1)m이라고 하면(m은 2 이상의 자연수), 제1방향으로 Pin과 Pi(n-1)의 제2차단패턴들의 사이의 공간과 P(i-1)m의 제2 차단패턴은 일부가 서로 중첩된다.As shown in the drawing, with respect to the second blocking patterns P2 constituting the second blocking portion BP2, a pair of adjacent second blocking pattern columns in an arbitrary i-th column (i is a natural number equal to or greater than 2) Assuming that the blocking patterns are Pin and Pi(n-1) (n is a natural number greater than or equal to 2), and the second blocking pattern of the i-1th column adjacent to this is P(i-1)m (m is a natural number greater than or equal to 2), In the first direction, the space between the second blocking patterns of Pin and Pi(n-1) and the second blocking pattern of P(i-1)m partially overlap each other.

즉, 제1방향에서 P(i-1)m의 제2 차단패턴의 일부(상측과 하측 일부)는 각각 Pin과 Pi(n-1)의 제2 차단패턴들과 중첩되도록 배치된다.That is, in the first direction, portions (top and bottom portions) of the second blocking pattern of P(i-1)m are disposed to overlap the second blocking patterns of Pin and Pi(n-1), respectively.

왜냐하면, 표시패널(110)의 외곽에서 크랙(crack)이 발생되면, 제2 차단부(BP2)의 최외곽에 배치된 제2 차단패턴들(P2)에 전파된 다음, 인접한 차단패턴 열의 제2 차단패턴들(P2)에 의해 크랙이 차단되어 표시영역으로 크랙이 전파되는 것을 차단할 수 있기 때문이다.This is because, when a crack is generated at the periphery of the display panel 110 , it propagates to the second blocking patterns P2 disposed at the outermost portion of the second blocking unit BP2 , and then propagates to the second blocking pattern column adjacent to the second blocking pattern P2 . This is because cracks are blocked by the blocking patterns P2 to block propagation of cracks to the display area.

상기 제2 차단패턴(P2)은 가로와 세로가 각각 a와 b의 길이를 갖는데, a와 b가 동일할 경우, 정사각형 평면구조를 갖는다. 상기 제2 차단패턴(P2)의 a와 b의 길이는 서로 다를 수 있고, 각각 1~5㎛ 범위에서 정해질 수 있다. 하지만, 이것은 고정된 것이 아니기 때문에 경우에 따라 5㎛ 범위 이상에서 정해질 수 있다.The second blocking pattern P2 has a horizontal and vertical length of a and b, respectively. When a and b are the same, the second blocking pattern P2 has a square planar structure. The lengths of a and b of the second blocking pattern P2 may be different from each other, and may be set in the range of 1 to 5 μm, respectively. However, since this is not fixed, it may be determined in the range of 5 μm or more in some cases.

예를 들어, 표시패널(110)의 외곽에 배치된 제2 차단패턴(P2)에서부터 제1 차단부(BP1) 방향으로 진행할수록 제2 차단패턴들(P2)의 평면적(예를 들어 정사각형 면적)이 순차적으로 줄어들거나 커질 수 있다. 이와 같이, 제2 차단패턴들(P2)의 평면적들을 다르게 할 경우, 5㎛ 이상에서 설정될 수 있다.For example, as it progresses from the second blocking pattern P2 disposed on the outer side of the display panel 110 in the direction of the first blocking portion BP1 , the planar area (eg, square area) of the second blocking patterns P2 is increased. It may decrease or increase sequentially. As such, when the planar areas of the second blocking patterns P2 are different, it may be set at 5 μm or more.

도 9를 참조하면, 표시패널(110)의 외곽에서 크랙이 발생하면 크랙 전파 경로(Crack)가 위에서 설명한 제2 차단패턴들(P2)의 배치 구조에 의해 길어지는 것을 볼 수 있다. 즉, 임의의 차단패턴 열을 통과한 크랙은 인접한 차단패턴 열의 제2 차단패턴(P2)에 의해 차단된 후, 제2 차단패턴(P2)을 우회하여 다른 인접 차단패턴 열로 이동하기 때문에 크랙들의 전파가 어려워 표시영역의 소자 및 신호배선들의 손상을 방지할 수 있다.Referring to FIG. 9 , when a crack occurs outside the display panel 110 , it can be seen that the crack propagation path crack is lengthened by the arrangement structure of the second blocking patterns P2 described above. That is, cracks passing through a random blocking pattern row are blocked by the second blocking pattern P2 of the adjacent blocking pattern row, and then bypass the second blocking pattern P2 and move to another adjacent blocking pattern row, so the cracks propagate It is difficult to prevent damage to elements and signal wirings in the display area.

도 10 내지 도 17은 본 발명의 다른 실시예에 따른 크랙차단부들의 평면도이다.10 to 17 are plan views of crack blocking parts according to another embodiment of the present invention.

여기서 도시되고 설명하는 크랙차단부의 차단패턴들은 도 4 내지 도 7에서 설명한 차단패턴들, 차단컬러패턴들 및 스페이서패턴들의 단면 구조를 가질 수 있다. 즉, 설명의 편의상 차단패턴으로 언급하지만, 차단패턴은 도 4 및 도 7의 차단패턴, 도 5의 차단컬러패턴 또는 도 6의 스페이서패턴일 수 있다.The blocking patterns of the crack blocking part shown and described herein may have a cross-sectional structure of the blocking patterns, blocking color patterns, and spacer patterns described with reference to FIGS. 4 to 7 . That is, although referred to as a blocking pattern for convenience of description, the blocking pattern may be the blocking pattern of FIGS. 4 and 7 , the blocking color pattern of FIG. 5 , or the spacer pattern of FIG. 6 .

또한, 도 8 및 도 9에서 설명한 제1 차단부(BP1)의 제1 차단패턴(P1)과 제2 차단부(BP2)의 제2 차단패턴들의 설계 방식은 아래에서 설명하는 제1 차단부(BP1)와 제2 차단부(BP2)에서는 동일하게 적용된다.In addition, the design method of the first blocking pattern P1 of the first blocking unit BP1 and the second blocking patterns of the second blocking unit BP2 described in FIGS. 8 and 9 is the first blocking unit ( The same applies to BP1) and the second blocking unit BP2.

도 3과 함께 도 10을 참고하면, 본 발명의 유기발광 표시장치(100)의 표시패널(110) 둘레를 따라 크랙차단부(CBP)가 배치되어 있고, 상기 크랙차단부(CBP)는 제1 내지 제5 차단부(BP1, BP2, BP3, BP4, BP5)들을 포함한다.Referring to FIG. 10 together with FIG. 3 , a crack blocking part CBP is disposed along the circumference of the display panel 110 of the organic light emitting diode display 100 of the present invention, and the crack blocking part CBP is a first to fifth blocking units BP1, BP2, BP3, BP4, and BP5.

상기 제1 차단부(BP1)는 표시패널(110)의 표시영역(A/A)과 인접한 비표시영역(N/A)에 배치되고, 제2 내지 제 5 차단부(BP2, BP3, BP4, BP5)들은 상기 제1 차단부(BP1)로부터 표시패널(110) 외측 방향(2방향)으로 순차적으로 배치되어 있다.The first blocking part BP1 is disposed in the non-display area N/A adjacent to the display area A/A of the display panel 110 , and the second to fifth blocking parts BP2, BP3, BP4, BP5) are sequentially arranged from the first blocking part BP1 to the outer direction (two directions) of the display panel 110 .

상기 제1, 제3 및 제5 차단부들(BP1, BP3, BP5)은 도 8에서 설명한 제1 차단부(BP1)의 제1 차단패턴(P1)과 같이, 하나의 차단패턴으로 구성되고, 비표시영역(N/A)을 따라 비연속적인 구조 또는 연속된 폐루프 구조를 갖는다. 하지만, 이것은 고정된 것이 아니기 때문에 표시패널(110)의 비표시영역(N/B)을 따라 연속된 복수의 제1 차단패턴들로 형성될 수 있다. 복수의 제1 차단패턴들은 서로 평행하게 배치될 수 있다.The first, third, and fifth blocking parts BP1, BP3, and BP5 are configured in a single blocking pattern, like the first blocking pattern P1 of the first blocking part BP1 described in FIG. 8 , It has a discontinuous structure or a continuous closed-loop structure along the display area N/A. However, since this is not fixed, it may be formed as a plurality of consecutive first blocking patterns along the non-display area N/B of the display panel 110 . The plurality of first blocking patterns may be disposed parallel to each other.

상기 제2 및 제4 차단부들(BP2, BP4)은 도 8과 도 9에서 설명한 복수의 제2 차단패턴들(P2)로 구성될 수 있다. 복수의 제2 차단패턴들(P2)의 구체적인 배치 구조는 도 9에서 설명한 것과 동일하므로 설명은 생략한다.The second and fourth blocking parts BP2 and BP4 may include a plurality of second blocking patterns P2 described with reference to FIGS. 8 and 9 . Since the detailed arrangement structure of the plurality of second blocking patterns P2 is the same as that described with reference to FIG. 9 , a description thereof will be omitted.

또한, 도 10에서는 제1 내지 제5 차단부들(BP1~BP5)을 도시하였지만, 이것은 고정된 것이 아니기 때문에 제1 차단부(BP1)와 제2 차단부(BP2)를 한쌍으로 하여 적어도 3쌍 이상 배치할 수 있다. 즉, 표시패널(110)의 비표시영역(N/A) 공간 마진 정도에 따라 다양한 개수로 차단부들을 배치할 수 있다.In addition, although the first to fifth blocking parts BP1 to BP5 are illustrated in FIG. 10 , since this is not fixed, the first blocking part BP1 and the second blocking part BP2 are used as a pair and at least 3 pairs or more can be placed That is, various number of blocking units may be disposed according to the degree of space margin of the non-display area (N/A) of the display panel 110 .

또한, 도 10과 같이 단일한 제1 차단패턴(P1)으로 구성된 제1 차단부(BP1)와 복수의 제2 차단패턴들(P2)로 구성된 제2 차단부(BP2)들을 교대로 배치할 때, 표시패널(110)의 최외곽 영역에는 복수의 제2 차단패턴들(P2)로 구성된 제2 차단부(BP2)가 위치하는 것이 바람직하다. 왜냐하면, 크랙이 발생된 지점과 인접한 영역에 큰 스트레스나 힘이 작용하기 때문에 단일한 제1 차단패턴보다는 복수의 제2 차단패턴들(P2)이 크랙의 전파를 상쇄시키는 정도가 크기 때문이다.In addition, as shown in FIG. 10 , when the first blocking parts BP1 including the single first blocking pattern P1 and the second blocking parts BP2 including the plurality of second blocking patterns P2 are alternately arranged , it is preferable that the second blocking portion BP2 including the plurality of second blocking patterns P2 is positioned in the outermost region of the display panel 110 . This is because, since a large stress or force is applied to the region adjacent to the point where the crack is generated, the degree to which the plurality of second blocking patterns P2 cancel the propagation of the crack is greater than that of a single first blocking pattern.

도 11을 참고하면, 본 발명의 유기발광 표시장치(100) 표시패널(110)의 비표시영역(N/A)을 따라 배치된 크랙차단부(CBP)는 도 8에 도시된 제1 차단부(BP1)와 제2 차단부(BP2)의 구조에서 제1 차단부(BP1)와 제2 차단부(BP1, BP2) 사이에 제1 보조차단부(CP1)를 배치하고, 제2 차단부(BP2) 외곽에 제2 보조차단부(CP2)를 배치하였다.Referring to FIG. 11 , the crack blocking part CBP disposed along the non-display area N/A of the display panel 110 of the organic light emitting diode display 100 of the present invention is the first blocking part shown in FIG. 8 . In the structure of (BP1) and the second blocking part (BP2), the first auxiliary blocking part CP1 is disposed between the first blocking part BP1 and the second blocking parts BP1 and BP2, and the second blocking part ( BP2), a second auxiliary blocking unit (CP2) was disposed on the outside.

상기 제1 및 제2 차단부(BP1, BP2)의 차단패턴들의 구조는 도 8과 도 9와 동일하지만, 제1 및 제2 보조차단부(CP1, CP2)의 구조는 제1 차단부(BP1)의 차단패턴과 평행하면서 비연속적인 제3 차단패턴(P3)으로 형성된다.The structures of the blocking patterns of the first and second blocking units BP1 and BP2 are the same as those of FIGS. 8 and 9 , but the structures of the first and second auxiliary blocking units CP1 and CP2 are similar to those of the first blocking units BP1. ) is formed as a non-continuous third blocking pattern P3 parallel to the blocking pattern.

예를 들어, 도면에 도시된 바와 같이, 제3 차단패턴(P3)은 세로길이(c)와 가로길이(d)를 갖고, 세로길이(c)가 가로길이(d)보다 긴 직사각형 구조를 갖는다. 따라서, 상기 제1 및 제2 보조차단부(CP1, CP2)에는 제3 차단패턴(P3)들이 복수개 비연속적으로 배치된다.For example, as shown in the drawing, the third blocking pattern P3 has a vertical length c and a horizontal length d, and has a rectangular structure in which the vertical length c is longer than the horizontal length d. . Accordingly, a plurality of third blocking patterns P3 are discontinuously disposed on the first and second auxiliary blocking portions CP1 and CP2.

상기 제3 차단패턴(P3)의 세로길이(c)는 인접한 제2 차단부(BP2)의 제2 차단패턴들(P2)의 세로(a)와 가로(b) 길이보다 더 큰 것이 바람직하다.The vertical length c of the third blocking pattern P3 is preferably greater than the vertical (a) and horizontal (b) lengths of the second blocking patterns P2 of the adjacent second blocking portion BP2.

또한, 상기 제3 차단패턴들(P3)은 도 9에서 설명한 제2 차단부(BP2)의 제2 차단패턴들(P2)과 유사하게 인접한 제3 차단패턴들(P3)과 엇갈리도록 배치된다.Also, similar to the second blocking patterns P2 of the second blocking portion BP2 described with reference to FIG. 9 , the third blocking patterns P3 are disposed to cross each other with the adjacent third blocking patterns P3 .

즉, 제1 및 제2 보조차단부(CP1, CP2)의 제3 차단패턴들(P3)은 제3 차단패턴들(P3) 사이를 통과한 후, 인접한 제3 차단패턴(P3)에 의해 크랙 전파가 차단되도록 배치된다.That is, after the third blocking patterns P3 of the first and second auxiliary blocking portions CP1 and CP2 pass between the third blocking patterns P3, they are cracked by the adjacent third blocking patterns P3. It is arranged to block radio waves.

도 12의 크랙차단부(CBP)의 구조는 도 11에서 제2 차단부(BP2)를 구성하는 제2 차단패턴들(P2) 사이에 제3 보조차단부(CP3)를 적어도 하나 이상 배치하였다.In the structure of the crack blocking part CBP of FIG. 12 , at least one third auxiliary blocking part CP3 is disposed between the second blocking patterns P2 constituting the second blocking part BP2 in FIG. 11 .

상기 제3 보조차단부(CP3)는 제2 보조차단부(CP2)의 제3 차단패턴들(P3)과 동일한 구조를 갖고, 제1 및 제2 보조차단부(CP1, CP2)와 달리 단일한 차단패턴 열로 배치한다.The third auxiliary blocking unit CP3 has the same structure as the third blocking patterns P3 of the second auxiliary blocking unit CP2, and unlike the first and second auxiliary blocking units CP1 and CP2, a single unit Arranged in a block pattern column.

도 12에서는 제2 차단부(BP2)를 구성하는 복수의 제2 차단패턴들(P2) 사이에 제3 보조차단부(CP2)의 제3 차단패턴들(P3)이 배치되어 있어, 크랙 전파 차단 특성을 향상시켰다. 특히, 제1 방향으로 진행하는 크랙 전파의 차단 특성이 향상된다.In FIG. 12 , the third blocking patterns P3 of the third auxiliary blocking unit CP2 are disposed between the plurality of second blocking patterns P2 constituting the second blocking unit BP2 to block the propagation of cracks. properties were improved. In particular, the blocking characteristic of crack propagation propagating in the first direction is improved.

도 13의 본 발명에 따른 크랙차단부(CBP)는 도 8에 도시된 제1 차단부(BP1), 제2 차단부(BP2)를 포함하고, 추가적으로 제2 차단부(BP2)의 제2 차단패턴들(P2)의 적어도 하나 이상을 감싸는 제4 보조차단부(CP4)를 포함한다.The crack blocking part CBP according to the present invention of FIG. 13 includes the first blocking part BP1 and the second blocking part BP2 shown in FIG. 8, and additionally a second blocking part of the second blocking part BP2. and a fourth auxiliary blocking part CP4 surrounding at least one of the patterns P2 .

상기 제4 보조차단부(CP4)는 일측이 개방된 요철구조의 제4 차단패턴들(P4)로 형성되고, 제4 차단패턴(P4)의 내측에는 상기 제2 차단부(BP2)의 제2 차단패턴들(P2)이 적어도 하나 이상 배치된다.The fourth auxiliary blocking portion CP4 is formed of fourth blocking patterns P4 having a concave-convex structure with one side open, and inside the fourth blocking pattern P4 is the second blocking portion BP2. At least one or more blocking patterns P2 are disposed.

도 13에서는 일측 방향으로 크랙(Crack)이 발생하고, 크랙이 표시영역(A/A) 방향으로 진행할 때, 도 8과 도 9에서와 같이 제2 차단부(BP2)의 제2 차단패턴들(P2)에 의해 크랙 진행이 차단된다. 아울러, 본 발명의 다른 실시예에서는 제2 차단패턴들(P2)을 통과하면서 크랙이 다른 방향으로도 진행할 경우 제4 보조차단부(CP4)에서 차단된다.In FIG. 13 , when a crack occurs in one direction and the crack progresses in the display area A/A direction, as in FIGS. 8 and 9 , the second blocking patterns ( BP2) of the second blocking unit BP2 ( crack progress is blocked by P2). In addition, in another embodiment of the present invention, when the crack proceeds in another direction while passing through the second blocking patterns P2, the fourth auxiliary blocking unit CP4 is blocked.

특히, 크랙의 전체적인 진행 방향은 표시패널(110) 외측에서 크랙이 발생하지 않은 표시패널(110)의 표시영역(A/A) 방향이지만, 크랙차단부(CBP)가 배치된 국부적인 영역에서는 상하좌우 방향으로 크랙이 전파될 수 있다.In particular, the overall propagation direction of the crack is the display area A/A direction of the display panel 110 in which cracks do not occur outside the display panel 110 , but in the local area in which the crack blocking part CBP is disposed, it is up and down. Cracks may propagate in the left and right directions.

따라서, 도 13과 같이 제2 차단패턴들(P2) 사이에 소정의 절곡 구조를 갖는 제4 보조차단부(CP4)를 배치하면 표시영역(A/A) 방향으로 진행하는 크랙 차단뿐 아니라 상하측 방향(제1방향 또는 다른 방향)으로 크랙이 전파되는 것을 방지할 수 있는 효과가 있다.Accordingly, when the fourth auxiliary blocking part CP4 having a predetermined bending structure is disposed between the second blocking patterns P2 as shown in FIG. 13 , not only blocking cracks traveling in the display area A/A direction but also the upper and lower sides There is an effect of preventing cracks from propagating in the direction (the first direction or the other direction).

또한, 도 14를 참고하면, 본 발명의 다른 실시예에 따른 크랙차단부(CBP)는 도 8에 도시한 제1 및 제2 차단부(BP1, BP2)가 배치되어 있고, 상기 제2 차단부(BP2)의 외곽으로 상기에서 설명한 제3 차단패턴들(P3)로 구성된 제5 보조차단부(CP5)를 배치하였다.Also, referring to FIG. 14 , in the crack blocking part CBP according to another embodiment of the present invention, the first and second blocking parts BP1 and BP2 shown in FIG. 8 are disposed, and the second blocking part A fifth auxiliary blocking part CP5 composed of the third blocking patterns P3 described above is disposed outside the BP2.

실시예에서는 표시패널(110)의 외곽에서 길이가 긴 차단패턴들을 다수개 배치함으로써, 크랙(Crack)이 표시패널(110) 외측에서 상당 부분 제거하기 위함이다. 상기 제5 보조차단부(CP5)를 통과한 크랙은 제2 차단부(BP2)에서 크랙 강도(세기)와 크랙 량이 줄어들어 있어, 크랙 전파 차단을 보다 효율적으로 할 수 있는 효과가 있다.In the embodiment, by arranging a plurality of long blocking patterns on the outside of the display panel 110 , cracks are substantially removed from the outside of the display panel 110 . Cracks that have passed through the fifth auxiliary blocking unit CP5 have reduced crack strength (strength) and crack quantity in the second blocking unit BP2, so that crack propagation can be blocked more efficiently.

또한, 도 15 내지 도 17을 참조하면, 크래차단부(CBP)는 제1 및 제2 차단부(BP1, BP2)로 구성되고, 제2 차단부(BP2)는 반호 구조를 갖는 제4 차단패턴들(P4), 도넛 구조를 갖는 제5 차단패턴들(P5) 또는 격자 구조의 제6 차단패턴들(P6)로 형성될 수 있다. 상기 제4 내지 제6 차단패턴들(P4, P5, P6)의 배치 구조는 도 8과 도 9에서 설명한 바와 같이, 제1 방향에서 인접한 차단패턴들 열에 배치된 차단패턴들과 일부 중첩되는 것이 바람직하다.15 to 17 , the crack blocking unit CBP includes first and second blocking units BP1 and BP2, and the second blocking unit BP2 is a fourth blocking pattern having a half arc structure. It may be formed of the fields P4, the fifth blocking patterns P5 having a donut structure, or the sixth blocking patterns P6 having a lattice structure. The arrangement structure of the fourth to sixth blocking patterns P4, P5, and P6 preferably partially overlaps the blocking patterns disposed in adjacent blocking patterns columns in the first direction, as described with reference to FIGS. 8 and 9 . Do.

도 15를 참조하면, 반호 구조를 갖는 제4 차단패턴들(P4)은 제1 방향에서 임의의 차단패턴 열에 배치된 한쌍의 제4 차단패턴들(P4)과 이와 인접한 차단패턴 열에 배치된 제4 차단패턴(P4)과 상측과 하측에서 중첩되어 있는 것을 볼 수 있다. 도 16 및 도 17에서도 도넛 구조의 제5 차단패턴들(P5)과 제6 차단패턴들(P6) 역시 동일한 형태로 중첩 배치된다. 아울러, 도 15 내지 도 17에 도시된 제2 차단부(BP2)의 차단패턴들(P4, P5, P6)은 도 10 내지 도 14에 도시한 실시예들 형태로 변형 적용될 수 있다.Referring to FIG. 15 , the fourth blocking patterns P4 having a semi-arc structure include a pair of fourth blocking patterns P4 disposed in an arbitrary blocking pattern column in the first direction and a fourth blocking pattern disposed in an adjacent blocking pattern column in the first direction. It can be seen that the blocking pattern P4 is overlapped with the upper and lower sides. In FIGS. 16 and 17 , the fifth blocking patterns P5 and the sixth blocking patterns P6 of the donut structure are also overlapped in the same shape. In addition, the blocking patterns P4 , P5 , and P6 of the second blocking part BP2 shown in FIGS. 15 to 17 may be modified and applied in the embodiment shown in FIGS. 10 to 14 .

이와 같이, 본 발명에 따른 유기발광 표시장치는, 표시패널의 비표시영역(N/A)을 따라 크랙차단부(CBP)를 배치하여 표시패널의 외곽에서 발생한 크랙이 표시영역으로 전파되는 것을 방지한 효과가 있다.As described above, in the organic light emitting display device according to the present invention, cracks generated outside the display panel are prevented from propagating to the display area by arranging the crack blocking portion CBP along the non-display area N/A of the display panel. There is one effect.

또한, 본 발명에 따른 유기발광 표시장치는, 표시패널의 비표시영역(N/A)에 복수의 차단패턴들로 구성된 크랙차단부를 배치하여, 크랙의 전파를 차단하여 표시영역(A/A)에 배치된 소자 및 신호배선을 보호한 효과가 있다.In addition, in the organic light emitting display device according to the present invention, a crack blocking unit composed of a plurality of blocking patterns is disposed in the non-display area (N/A) of the display panel to block propagation of cracks to thereby block the propagation of cracks in the display area (A/A) It has the effect of protecting the elements and signal wiring arranged in the

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The above description and the accompanying drawings are merely illustrative of the technical spirit of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine configurations within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 유기발광 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러
100: organic light emitting display device
110: display panel
120: data driver
130: gate driver
140: timing controller

Claims (10)

표시영역과 비표시영역이 구획된 기판; 및
상기 비표시영역에 배치된 크랙차단부를 포함하고,
상기 크랙차단부는 상기 표시영역에 인접하여 배치된 제1 차단패턴을 구비한 제1 차단부;
상기 제1 차단부와 제1 방향으로 이격하여 배치되고, 상기 제1 방향에 수직한 제2 방향을 따라 정렬된 복수의 제2 차단패턴들을 구비한 제2 차단부;
상기 제1 차단부와 상기 제2 차단부 사이에 배치되는 제1 보조차단부; 및
상기 제2 차단부의 외측에 배치되는 제2 보조차단부;를 포함하고,
상기 제1 차단부는 상기 표시영역과 상기 제1 보조차단부 사이에 배치되며,
상기 제1 및 제2 보조차단부는 상기 제2 방향을 따라 정렬된 복수의 제3 차단패턴들을 포함하고,
상기 복수의 제3 차단패턴은 세로길이가 가로길이보다 긴 직사각형 구조를 가지며, 상기 세로길이는 사각형 구조를 가지는 상기 복수의 제2 차단패턴의 세로 및 가로 길이보다 더 긴 유기발광 표시장치.
a substrate in which a display area and a non-display area are partitioned; and
and a crack blocking part disposed in the non-display area;
The crack blocking unit may include: a first blocking unit having a first blocking pattern disposed adjacent to the display area;
a second blocking part disposed to be spaced apart from the first blocking part in a first direction and having a plurality of second blocking patterns aligned in a second direction perpendicular to the first direction;
a first auxiliary blocking unit disposed between the first blocking unit and the second blocking unit; and
a second auxiliary blocking unit disposed outside the second blocking unit; and
The first blocking part is disposed between the display area and the first auxiliary blocking part,
The first and second auxiliary blocking units include a plurality of third blocking patterns aligned in the second direction,
The plurality of third blocking patterns have a rectangular structure in which a vertical length is longer than a horizontal length, and the vertical length is longer than vertical and horizontal lengths of the plurality of second blocking patterns having a rectangular structure.
제1항에 있어서,
상기 제2 방향에 평행한 제2 차단패턴 열들 중 i번째 제2 차단패턴 열에 배치된 한쌍의 제2 차단패턴들과 i-1번째 제2 차단패턴 열에 배치된 제2 차단패턴은 제1 방향에서 일부가 서로 중첩되는 유기발광 표시장치.
(여기서, i는 2 이상의 자연수)
According to claim 1,
Among the second blocking pattern columns parallel to the second direction, a pair of second blocking patterns arranged in the i-th second blocking pattern column and the second blocking pattern arranged in the i-1 second blocking pattern column are separated from each other in the first direction. An organic light emitting display device partially overlapping each other.
(where i is a natural number greater than or equal to 2)
삭제delete 삭제delete 제1항에 있어서,
상기 제2 차단부를 구성하는 제2 차단패턴들 사이에는 일측이 개방된 요철 구조의 제4 차단패턴들이 배치된 유기발광 표시장치.
According to claim 1,
An organic light emitting display device in which fourth blocking patterns having a concave-convex structure with one side open are disposed between the second blocking patterns constituting the second blocking unit.
제5항에 있어서,
상기 제4 차단패턴의 내측에는 적어도 제2 차단패턴들이 하나 이상 배치되어 있는 유기발광 표시장치.
6. The method of claim 5,
An organic light emitting display device having at least one second blocking pattern disposed inside the fourth blocking pattern.
제1항에 있어서,
상기 표시영역에는 복수의 서브픽셀이 배치되고,
각 서브픽셀에는 구동 트랜지스터;
상기 구동트랜지스터 상에 배치된 유기발광 다이오드; 및
상기 유기발광 다이오드와 대응되는 발광영역에 배치된 컬러필터를 포함하는 유기발광 표시장치.
According to claim 1,
A plurality of sub-pixels are disposed in the display area;
Each subpixel includes a driving transistor;
an organic light emitting diode disposed on the driving transistor; and
and a color filter disposed in a light emitting area corresponding to the organic light emitting diode.
제1항에 있어서,
상기 제1 차단부의 제1 차단패턴과 제2 차단부의 제2 차단패턴들의 높이는 서로 다른 유기발광 표시장치.
According to claim 1,
The heights of the first blocking pattern of the first blocking part and the second blocking patterns of the second blocking part are different from each other.
제1항에 있어서,
상기 제1 차단부의 제1 차단패턴과 제2 차단부의 제2 차단패턴들은 폴리이미드 또는 포토아크릴 재질을 갖는 유기발광 표시장치.
According to claim 1,
The first blocking pattern of the first blocking portion and the second blocking patterns of the second blocking portion are formed of a polyimide or photoacrylic material.
제1항에 있어서,
상기 제1 차단부의 제1 차단패턴은 비연속적인 복수의 차단패턴들 또는 하나의 연속적인 폐루프 구조의 차단패턴인 유기발광 표시장치.
According to claim 1,
The first blocking pattern of the first blocking unit is a blocking pattern of a plurality of discontinuous blocking patterns or a continuous closed-loop structure.
KR1020150137599A 2015-09-30 2015-09-30 Organic light emitting display device KR102396377B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150137599A KR102396377B1 (en) 2015-09-30 2015-09-30 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150137599A KR102396377B1 (en) 2015-09-30 2015-09-30 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20170038984A KR20170038984A (en) 2017-04-10
KR102396377B1 true KR102396377B1 (en) 2022-05-11

Family

ID=58581185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137599A KR102396377B1 (en) 2015-09-30 2015-09-30 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102396377B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485295B1 (en) * 2017-11-30 2023-01-04 엘지디스플레이 주식회사 Display apparatus
CN107863376B (en) 2017-12-11 2021-01-22 京东方科技集团股份有限公司 Flexible display substrate, display panel and display device
JP7039276B2 (en) 2017-12-15 2022-03-22 アズビル株式会社 Electrode for detecting potential of electromagnetic flow meter
JP6948244B2 (en) 2017-12-15 2021-10-13 アズビル株式会社 Electrode for detecting potential of electromagnetic flowmeter
JP6940392B2 (en) 2017-12-15 2021-09-29 アズビル株式会社 Electrode for detecting potential of electromagnetic flowmeter
JP6970001B2 (en) 2017-12-15 2021-11-24 アズビル株式会社 Electrode for detecting potential of electromagnetic flow meter
WO2020065932A1 (en) * 2018-09-28 2020-04-02 シャープ株式会社 Display device
CN109166459B (en) 2018-10-09 2020-06-16 京东方科技集团股份有限公司 Display substrate, display panel and display device
CN109616017B (en) * 2019-01-07 2022-06-28 京东方科技集团股份有限公司 Flexible display screen and flexible display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255740A1 (en) * 2014-03-06 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101889334B1 (en) * 2011-12-12 2018-09-21 엘지디스플레이 주식회사 Liquid crystal display panel
KR102218573B1 (en) * 2013-09-30 2021-02-23 삼성디스플레이 주식회사 Display devices and methods of manufacturing display devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255740A1 (en) * 2014-03-06 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
KR20170038984A (en) 2017-04-10

Similar Documents

Publication Publication Date Title
KR102396377B1 (en) Organic light emitting display device
KR102536628B1 (en) Transparent display device
KR102475504B1 (en) Transparent display pannel transparent display device including the same
TWI751053B (en) Display panel
US10403684B2 (en) Display device
KR102215092B1 (en) Organic light emitting display device
KR102406992B1 (en) Organic light emitting display device
KR20150065554A (en) Curved Display Device
KR102645930B1 (en) Display device
KR20190094266A (en) Display apparatus and fabrication method thereof
US11385515B2 (en) Display device
TWI391767B (en) Display device and electro-optical apparatus using the same
US10084025B2 (en) Color filter substrate and display device having the same
KR102542429B1 (en) Organic light emitting display device and method for manufacturing thereof
KR20210083917A (en) Display apparatus
KR102491261B1 (en) Organic light emitting diode display device
KR102661987B1 (en) Display device
US11768568B2 (en) Touch display device
KR102434387B1 (en) Organic light emitting display device including organic light emitting diode and method for manufacturing the same
JP7473609B2 (en) Touch Display Device
EP4167059A1 (en) Touch display device
US20230124340A1 (en) Touch Display Device
KR20220096109A (en) Display device preventing propagation of crack
KR102648972B1 (en) Organic Light Emitting Diode Display
TW202318174A (en) Touch display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant