KR102648972B1

KR102648972B1 - Organic Light Emitting Diode Display

Info

Publication number: KR102648972B1
Application number: KR1020160081459A
Authority: KR
Inventors: 최재영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-06-29
Filing date: 2016-06-29
Publication date: 2024-03-20
Also published as: KR20180002926A

Abstract

본 발명에 의한 유기발광 다이오드 표시장치는 표시패널, 수직 라인, 및 싱크홈을 포함한다. 표시패널은 복수의 픽셀들을 갖는다. 수직 라인은 수평 방향으로 이웃하는 픽셀들 사이에 배치된다. 싱크홈은 수직 라인들 하부의 절연막에 구비된다. 수직 라인은 싱크홈과, 싱크홈을 정의하는 절연막의 단차부를 덮는다.The organic light emitting diode display device according to the present invention includes a display panel, vertical lines, and a sync groove. The display panel has a plurality of pixels. Vertical lines are placed between horizontally neighboring pixels. The sink groove is provided in the insulating film below the vertical lines. The vertical line covers the sink groove and a step portion of the insulating film defining the sink groove.

Description

Organic Light Emitting Diode Display}

본 발명은 유기발광 다이오드 표시장치에 관한 것이다. The present invention relates to an organic light emitting diode display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기발광 다이오드 표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.As information technology develops, the market for display devices, which are a connecting medium between users and information, is growing. Accordingly, the use of display devices such as Organic Light Emitting Display (OLED), Liquid Crystal Display (LCD), and Plasma Display Panel (PDP) is increasing.

그 중 유기발광 다이오드 표시장치는 자발광소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, 유기 발광 다이오드 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. 유기 발광 다이오드 표시장치는 대화면 양산 기술 수준까지 공정 기술이 발전되어 액정표시장치와 경쟁하면서 시장을 확대하고 있다. Among them, organic light-emitting diode displays are self-luminous devices, so they consume less power and can be manufactured thinner than liquid crystal displays that require a backlight. Additionally, organic light emitting diode displays have the advantage of a wide viewing angle and fast response speed. Organic light emitting diode displays are competing with liquid crystal displays and expanding their market as process technology has advanced to the level of large-screen mass production technology.

유기발광 다이오드 표시장치의 픽셀들은 자발광 소자인 유기발광 다이오드를 포함한다. 유기발광 다이오드 표시장치는 발광재료의 종류, 발광방식, 발광구조, 구동방식 등에 따라 다양하게 나뉘어질 수 있다. 유기발광 다이오드 표시장치는 발광방식에 따라 형광발광, 인광발광으로 나뉠 수 있고, 발광구조에 따라 상부 발광형(Top Emission) 구조와 하부 발광형(Bottom Emission) 구조로 나뉘어질 수 있다. 또한, 유기발광 다이오드 표시장치는 구동방식에 따라 PMOLED(Passive Matrix OLED)와 AMOLED(Active Matrix OLED)로 나뉘어질 수 있다.Pixels of an organic light emitting diode display device include organic light emitting diodes, which are self-luminous elements. Organic light-emitting diode display devices can be divided into various types depending on the type of light-emitting material, light-emitting method, light-emitting structure, and driving method. Organic light-emitting diode displays can be divided into fluorescent and phosphorescent light-emitting types depending on the light-emitting method, and can be divided into a top-emission structure and a bottom-emission structure depending on the light-emitting structure. Additionally, organic light emitting diode displays can be divided into PMOLED (Passive Matrix OLED) and AMOLED (Active Matrix OLED) depending on the driving method.

하부 발광형 구조의 경우, 선택된 픽셀의 유기발광 다이오드로부터의 빛은 유기발광 다이오드 하부에 위치하는 표시 패널의 내부 소자들을 거쳐 하부 방향으로 방출된다. 이때, 도전 물질로 이루어진 금속층으로 입사된 빛은, 금속층에 의해 반사되어 이웃하는 픽셀에 입사될 수 있다. 이웃하는 픽셀에 입사된 빛은, 이웃하는 픽셀에서 구현하고자하는 계조를 왜곡시키는 등 색 관련 불량을 야기한다. 따라서, 제품 신뢰성을 향상시키기 위해 빛샘 불량을 개선할 필요가 있다. In the case of the bottom-emitting structure, light from the organic light-emitting diode of the selected pixel is emitted downward through internal elements of the display panel located below the organic light-emitting diode. At this time, light incident on a metal layer made of a conductive material may be reflected by the metal layer and incident on a neighboring pixel. Light incident on a neighboring pixel causes color-related defects, such as distorting the gradation intended to be implemented by the neighboring pixel. Therefore, there is a need to improve light leakage defects to improve product reliability.

본 발명의 목적은 빛샘 불량을 줄일 수 있는 유기발광 다이오드 표시장치를 제공하는 데 있다. The purpose of the present invention is to provide an organic light emitting diode display device that can reduce light leakage defects.

본 발명은 수직 라인이 구비되는 수직 라인 영역에 싱크 구조를 형성한다. 이에 따라, 본 발명은 빛샘 불량을 줄일 수 있어 이웃하는 픽셀에서 왜곡된 계조가 표현되는 문제를 최소화할 수 있다. 또한, 본 발명은 유기발광 다이오드로부터 방출된 빛의 누설을 줄일 수 있어 광 효율이 향상된 유기발광 다이오드 표시장치를 제공할 수 있다. In the present invention, a sink structure is formed in a vertical line area where vertical lines are provided. Accordingly, the present invention can reduce light leakage defects and minimize the problem of distorted grayscale expression in neighboring pixels. Additionally, the present invention can provide an organic light emitting diode display device with improved light efficiency by reducing leakage of light emitted from the organic light emitting diode.

도 1은 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 픽셀을 개략적으로 나타낸 구성도이다.
도 3은 도 1에 도시된 픽셀 내 회로 구성도의 일 예를 보여주는 도면이다.
도 4 내지 도 6은 수직 라인들과 픽셀들의 접속 예들을 보여주는 도면들이다.
도 7은 본 발명에 의한 유기발광 다이오드 표시장치의 개략적인 구조를 나타내는 평면도이다.
도 8은 도 7에 도시한 유기발광 다이오드 표시장치를 절취선 I-I'을 따라 절취한 단면도이다.
도 9 및 도 10은 도 7에 도시한 유기발광 다이오드 표시장치를 절취선 Ⅱ-Ⅱ'을 따라 절취한 단면도들로, 수직 라인 영역의 구조를 설명하기 위한 도면들이다.
도 11 내지 도 16은 본 발명의 바람직한 실시예들을 설명하기 위한 도면들이다.1 is a diagram schematically showing an organic light emitting diode display device according to the present invention.
FIG. 2 is a schematic configuration diagram of the pixel shown in FIG. 1.
FIG. 3 is a diagram showing an example of a circuit diagram within the pixel shown in FIG. 1.
4 to 6 are diagrams showing examples of connection between vertical lines and pixels.
Figure 7 is a plan view showing the schematic structure of an organic light emitting diode display device according to the present invention.
FIG. 8 is a cross-sectional view of the organic light emitting diode display device shown in FIG. 7 taken along line II'.
FIGS. 9 and 10 are cross-sectional views of the organic light emitting diode display device shown in FIG. 7 taken along the cutting line II-II', and are diagrams to explain the structure of the vertical line area.
11 to 16 are drawings for explaining preferred embodiments of the present invention.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.Hereinafter, preferred embodiments of the present invention will be described with reference to the attached drawings. Like reference numerals refer to substantially the same elements throughout the specification. In the following description, if it is determined that a detailed description of a known technology or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. In describing various embodiments, the same components may be representatively described at the beginning and omitted in other embodiments.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms containing ordinal numbers, such as first, second, etc., may be used to describe various components, but the components are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.

도 1은 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다. 도 2는 도 1에 도시된 픽셀을 개략적으로 나타낸 구성도이다. 도 3은 도 1에 도시된 픽셀 내 회로 구성도의 일 예를 보여주는 도면이다. 1 is a diagram schematically showing an organic light emitting diode display device according to the present invention. FIG. 2 is a schematic configuration diagram of the pixel shown in FIG. 1. FIG. 3 is a diagram showing an example of a circuit diagram within the pixel shown in FIG. 1.

도 1을 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치(10)는 디스플레이 구동 회로, 표시패널(10)을 포함한다. Referring to FIG. 1, the organic light emitting diode display device 10 according to the present invention includes a display driving circuit and a display panel 10.

디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터 전압을 표시패널(10)의 픽셀들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터 전압을 발생한다. The display driving circuit includes a data driving circuit 12, a gate driving circuit 14, and a timing controller 16, and writes the video data voltage of the input image to the pixels of the display panel 10. The data driving circuit 12 converts digital video data (RGB) input from the timing controller 16 into an analog gamma compensation voltage and generates a data voltage.

표시패널(10)은 픽셀들, 및 픽셀들을 구획하는 수직 라인들과 수평 라인들을 포함한다. 픽셀들 각각은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode; 이하 OLED 라 함)를 포함한다. 수직 라인들은 제1 방향(예를 들어, y축 방향)을 따라 형성된다. 수평 라인들은 제1 방향과 교차하는 제2 방향(예를 들어, x축 방향)을 따라 형성된다.The display panel 10 includes pixels, and vertical and horizontal lines dividing the pixels. Each pixel includes an organic light emitting diode (hereinafter referred to as OLED), which is a self-luminous device. Vertical lines are formed along a first direction (eg, y-axis direction). Horizontal lines are formed along a second direction (eg, x-axis direction) that intersects the first direction.

수직 라인들은 데이터 라인들 및 전원 라인들을 포함한다. 데이터 라인들에는, 데이터 구동회로(12)로부터 출력된 데이터 전압이 공급된다. 전원 라인들에는, 전원 발생부로부터 출력된 전원 전압이 공급될 수 있다. Vertical lines include data lines and power lines. The data voltage output from the data driving circuit 12 is supplied to the data lines. The power voltage output from the power generator may be supplied to the power lines.

수평 라인들은 게이트 신호가 인가되는 게이트 라인들을 포함한다. 게이트 구동회로(14)는 데이터 전압에 동기되는 게이트 신호를 게이트 라인들에 순차적으로 공급하여 데이터 전압이 기입되는 표시패널(10)의 픽셀들을 선택한다.Horizontal lines include gate lines to which gate signals are applied. The gate driving circuit 14 sequentially supplies gate signals synchronized with the data voltage to the gate lines to select pixels of the display panel 10 to which the data voltage is written.

타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.The timing controller 16 inputs timing signals such as the vertical synchronization signal (Vsync), horizontal synchronization signal (Hsync), data enable signal (Data Enable, DE), and main clock (MCLK) input from the host system 19. The operation timing of the data driving circuit 12 and the gate driving circuit 14 is synchronized. The data timing control signal for controlling the data driving circuit 12 includes a source sampling clock (Source Sampling Clock, SSC), a source output enable signal (Source Output Enable, SOE), etc. Gate timing control signals for controlling the gate driving circuit 14 include gate start pulse (Gate Start Pulse, GSP), gate shift clock (GSC), gate output enable signal (GOE), etc. Includes.

호스트 시스템(19)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시패널(10)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(16)로 전송한다.The host system 19 may be implemented as any one of a television system, set-top box, navigation system, DVD player, Blu-ray player, personal computer (PC), home theater system, and phone system. The host system 19 includes a system on chip (SoC) with a built-in scaler and converts digital video data (RGB) of the input image into a format suitable for display on the display panel 10. The host system 19 transmits timing signals (Vsync, Hsync, DE, MCLK) along with digital video data to the timing controller 16.

도 2를 더 참조하면, 표시패널(10)에는 다수의 데이터 라인들(D)과, 다수의 게이트 라인들(G)이 교차되고, 이 교차영역마다 픽셀들이 매트릭스 형태로 배치된다. 픽셀 각각은 OLED, OLED에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)(DT), 구동 TFT(DT)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)를 포함한다. Referring further to FIG. 2, a plurality of data lines (D) and a plurality of gate lines (G) intersect in the display panel 10, and pixels are arranged in a matrix form in each intersection area. Each pixel has an OLED, a driving thin film transistor (hereinafter referred to as TFT) (DT) that controls the amount of current flowing through the OLED, and a programming unit (SC) that sets the gate-source voltage of the driving TFT (DT). Includes.

프로그래밍부(SC)는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 게이트 라인(G)으로부터의 게이트 신호에 응답하여 턴 온 됨으로써, 데이터 라인(D)으로부터의 데이터 전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 TFT(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다. OLED의 발광량은 구동 TFT(DT)로부터 공급되는 전류량에 비례한다. 이러한 픽셀은 고전위 전압원(EVDD)과 저전위 전압원(EVSS)에 연결되어, 도시하지 않은 전원 발생부로부터 각각 고전위 전원 전압과 저전위 전원 전압을 공급받는다. 픽셀을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. OLED는 애노드 전극(ANO), 캐소드 전극(CAT), 및 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에 개재된 유기 화합물층을 포함한다. 애노드 전극(ANO)은 구동 TFT(DT)와 접속된다. The programming unit SC may include at least one switch TFT and at least one storage capacitor. The switch TFT is turned on in response to a gate signal from the gate line (G), thereby applying the data voltage from the data line (D) to one electrode of the storage capacitor. The driving TFT (DT) controls the amount of light emitted by the OLED by controlling the amount of current supplied to the OLED according to the amount of voltage charged in the storage capacitor. The amount of light emitted by OLED is proportional to the amount of current supplied from the driving TFT (DT). These pixels are connected to a high-potential voltage source (EVDD) and a low-potential voltage source (EVSS), and receive high-potential power supply voltage and low-potential power supply voltage, respectively, from a power generator (not shown). TFTs constituting a pixel may be implemented as a p type or as an n type. Additionally, the semiconductor layer of the TFTs constituting the pixel may include amorphous silicon, polysilicon, or oxide. OLED includes an anode electrode (ANO), a cathode electrode (CAT), and an organic compound layer sandwiched between the anode electrode (ANO) and the cathode electrode (CAT). The anode electrode (ANO) is connected to the driving TFT (DT).

도 3를 더 참조하면, 픽셀은 6T (Transistor) 1C (Capacitor)로 구성될 수 있다. 다만, 본 발명의 픽셀 구성이 6T 1C 구조에 한정되는 것은 아니다. 즉, 본 발명은 구동 TFT를 이용하여 OLED에 흐르는 전류를 조절하는 방식을 사용하는 모든 OLED 픽셀 구조를 포함할 수 있다. Referring further to FIG. 3, the pixel may be composed of a 6T (transistor) and a 1C (capacitor). However, the pixel configuration of the present invention is not limited to the 6T 1C structure. In other words, the present invention can include all OLED pixel structures that use a method of controlling the current flowing through the OLED using a driving TFT.

이하, 픽셀에 포함된 TFT가 p 타입인 것을 예로 들어 설명하나 이에 한정되는 것은 아니며, n 타입 등으로 형성될 수 있다. TFT는 타입에 따라 소스 전극과 드레인 전극의 위치가 다를 수 있는바 이하의 설명에서는 이를 제1 전극과 제2 전극으로 명명한다.Hereinafter, the TFT included in the pixel will be described as an example of a p-type, but it is not limited to this and may be formed of an n-type, etc. Depending on the type of TFT, the positions of the source electrode and drain electrode may be different, and in the following description, they are referred to as the first electrode and the second electrode.

제1 TFT(T1)는 제1a 게이트 라인(GL1a)에 연결된 게이트 전극, 제1 데이터 라인(DL1)에 연결된 제1전극, 및 스토리지 커패시터(Cstg)의 일단에 연결된 제2전극을 포함한다. 제1 TFT(T1)는 제1a 게이트 신호(SCAN1)에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 전압을 스토리지 커패시터(Cstg)에 전달하는 역할을 한다.The first TFT (T1) includes a gate electrode connected to the first gate line (GL1a), a first electrode connected to the first data line (DL1), and a second electrode connected to one end of the storage capacitor (Cstg). The first TFT (T1) serves to transfer the data voltage supplied through the first data line (DL1) to the storage capacitor (Cstg) in response to the first a gate signal (SCAN1).

제2 TFT(T2)는 제1b 게이트 라인(GL1b)에 연결된 게이트 전극, 구동 TFT(DT)의 게이트 전극에 연결된 제1 전극, 및 구동 TFT(DT)의 제2 전극에 연결된 제2 전극을 포함한다. 제2 TFT(T2)는 제1b 게이트 신호(SCAN2)에 응답하여 구동 TFT(DT)의 게이트 전극과 소스전극 노드를 다이오드 커넥션 상태로 만들어 주는 역할을 한다.The second TFT (T2) includes a gate electrode connected to the 1b gate line (GL1b), a first electrode connected to the gate electrode of the driving TFT (DT), and a second electrode connected to the second electrode of the driving TFT (DT). do. The second TFT (T2) serves to bring the gate electrode and source electrode node of the driving TFT (DT) into a diode connection state in response to the 1b gate signal (SCAN2).

제3 TFT(T3)는 제1c 게이트 라인(GL1c)에 연결된 게이트 전극, 레퍼런스 라인(VREF)에 연결된 제1 전극, 및 스토리지 커패시터(Cstg)의 일단에 연결된 제2 전극을 포함한다. 제3 TFT(T3)는 제1c 게이트 신호(EM)에 응답하여 스토리지 커패시터(Cstg)의 일단에 기준 전압(Vref)을 공급하는 역할을 한다.The third TFT (T3) includes a gate electrode connected to the 1c gate line (GL1c), a first electrode connected to the reference line (VREF), and a second electrode connected to one end of the storage capacitor (Cstg). The third TFT (T3) serves to supply the reference voltage (Vref) to one end of the storage capacitor (Cstg) in response to the 1c gate signal (EM).

제4 TFT(T4)는 제1c 게이트 라인(GL1c)에 연결된 게이트 전극, 구동 TFT(DT)의 제2 전극에 연결된 제1 전극, 및 유기발광 다이오드(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다. 제4 TFT(T4)는 제1b 게이트 신호(SCAN2)에 응답하여 유기발광 다이오드(OLED)에 구동 전류를 전달하고, 이를 발광시키는 역할을 한다.The fourth TFT (T4) includes a gate electrode connected to the 1c gate line (GL1c), a first electrode connected to the second electrode of the driving TFT (DT), and a second electrode connected to the anode electrode of the organic light emitting diode (OLED). Includes. The fourth TFT (T4) transmits a driving current to the organic light emitting diode (OLED) in response to the 1b gate signal (SCAN2) and serves to emit light.

제5 TFT(T5)는 제1b 게이트 라인(GL1b)에 연결된 게이트 전극, 레퍼런스 라인(VREF)에 연결된 제1 전극, 및 유기발광 다이오드(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다. 제5 TFT(T5)는 제1b 게이트 신호(SCAN2)에 응답하여 유기발광 다이오드(OLED)의 애노드 전극에 기준 전압(Vref)을 공급하는 역할을 한다.The fifth TFT (T5) includes a gate electrode connected to the 1b gate line (GL1b), a first electrode connected to the reference line (VREF), and a second electrode connected to the anode electrode of the organic light emitting diode (OLED). The fifth TFT (T5) serves to supply a reference voltage (Vref) to the anode electrode of the organic light emitting diode (OLED) in response to the 1b gate signal (SCAN2).

구동 TFT(DT)는 스토리지 커패시터(Cstg)의 타단에 연결된 게이트 전극, 제1 전원(또는, 고전위 전압원)(EVDD)에 연결된 제1 전극, 제4 TFT(T4)의 제1 전극에 연결된 제2 전극을 포함한다. 구동 TFT(DT)는 스토리지 커패시터(Cstg)로부터 공급된 데이터 전압에 응답하여 턴 온 되며 유기발광 다이오드(OLED)에 공급할 구동 전류를 생성한다.The driving TFT (DT) has a gate electrode connected to the other end of the storage capacitor (Cstg), a first electrode connected to the first power source (or high potential voltage source) (EVDD), and a first electrode connected to the first electrode of the fourth TFT (T4). Contains 2 electrodes. The driving TFT (DT) is turned on in response to the data voltage supplied from the storage capacitor (Cstg) and generates a driving current to be supplied to the organic light emitting diode (OLED).

유기발광 다이오드(OLED)는 제4 TFT(T4)의 제2 전극에 연결된 애노드 전극, 및 제2 전원(또는, 저전위 전압원)(EVSS)에 연결된 캐소드 전극을 포함한다. 유기발광 다이오드(OLED)는 제4 TFT(T4)를 통해 전달된 구동 전류에 대응하여 빛을 발광한다. The organic light emitting diode (OLED) includes an anode electrode connected to the second electrode of the fourth TFT (T4), and a cathode electrode connected to a second power source (or low-potential voltage source) (EVSS). The organic light emitting diode (OLED) emits light in response to the driving current transmitted through the fourth TFT (T4).

이하, 도 4 내지 도 6을 더 참조하여, 수직 라인들과 픽셀(P)들의 접속 예를 설명한다. 도 4 내지 도 6은 수직 라인들과 픽셀들의 접속 예들을 보여주는 도면들이다. Hereinafter, an example of connection between vertical lines and pixels P will be described with further reference to FIGS. 4 to 6 . 4 to 6 are diagrams showing examples of connection between vertical lines and pixels.

픽셀(P)들은 컬러 표현을 위한 단위 픽셀(UNIT PIXEL)들을 구성한다. 단위 픽셀은 수평 방향으로 이웃하는 적색 표시용 R 픽셀, 녹색 표시용 G 픽셀, 청색 표시용 B 픽셀를 포함할 수 있다. 또한, 단위 픽셀은, 도시한 바와 같이 필요에 따라 백색 표시용 W 픽셀을 더 포함할 수 있다.Pixels (P) constitute unit pixels (UNIT PIXEL) for color expression. A unit pixel may include an R pixel for red display, a G pixel for green display, and a B pixel for blue display that are adjacent in the horizontal direction. Additionally, as shown, the unit pixel may further include W pixels for white display, if necessary.

픽셀(P)들은 수직 라인(VL)들 및 수평 라인(HL)들에 의해 정의된다. 수직 라인(VL)들은 데이터 라인(D)들 및 전원 라인(20)들을 포함하고, 수평 라인(HL)들은 게이트 라인(G)들을 포함할 수 있다. 전원 라인(20)들은, 고전위 전원 전압 및 저전위 전원 전압을 인가하기 위한 전원 라인(20)들, 및 픽셀(P)들에 기준 전압(또는 초기화 전압, 또는 센싱 전압, 또는 보상 전압)을 인가하기 위한 레퍼런스 라인들을 포함할 수 있다. 레퍼런스 라인들은 픽셀(P)들에 구비된 구동 TFT의 전기적 특성 변화를 센싱 하는 데 이용될 수 있다. Pixels (P) are defined by vertical lines (VL) and horizontal lines (HL). Vertical lines (VL) may include data lines (D) and power lines (20), and horizontal lines (HL) may include gate lines (G). The power lines 20 apply a high-potential power supply voltage and a low-potential power supply voltage, and apply a reference voltage (or initialization voltage, or sensing voltage, or compensation voltage) to the pixels P. Reference lines for authorization may be included. Reference lines can be used to sense changes in electrical characteristics of driving TFTs provided in pixels (P).

각 픽셀(P)은 데이터 라인(D)들 중 어느 하나에 접속되고, 게이트 라인(G)들 중 어느 하나에 접속된다. 각 픽셀(P)은 전원 라인(20)들에 접속된다. 전원 라인(20)들은 그 접속 구조에 따라 도 4와 같은 라인 독립 구조, 또는 도 5 및 도 6과 같은 라인 공유 구조로 구현될 수 있다.Each pixel (P) is connected to one of the data lines (D) and to one of the gate lines (G). Each pixel P is connected to power lines 20. The power lines 20 may be implemented in a line-independent structure as shown in Figure 4 or a line-sharing structure as shown in Figures 5 and 6, depending on their connection structure.

도 4에 도시된 전원 라인(20) 독립 구조에 따르면, 동일 수평 라인 상에 배치된 픽셀(P)들 각각은 수직 방향으로 연장된 서로 다른 전원 라인(20)에 독립적으로 접속될 수 있다. 예컨대, 수평 방향으로 나란하게 배열된 R 픽셀, W 픽셀, B 픽셀, G 픽셀 각각이 서로 다른 전원 라인(20)에 개별적으로 접속될 수 있다. 이 경우, 하나의 데이터 라인(D)과 하나의 전원 라인(20)은, 수평 방향으로 이웃하는 픽셀(P)들 사이마다 구비될 수 있다. According to the independent structure of the power line 20 shown in FIG. 4, each of the pixels P arranged on the same horizontal line can be independently connected to different power lines 20 extending in the vertical direction. For example, each of the R pixel, W pixel, B pixel, and G pixel arranged side by side in the horizontal direction may be individually connected to a different power line 20. In this case, one data line (D) and one power line (20) may be provided between pixels (P) neighboring each other in the horizontal direction.

도 5에 도시된 전원 라인(20) 공유 구조에 따르면, 동일 수평 라인 상에 배치된 어느 하나의 단위 픽셀과 다른 하나의 단위 픽셀은 서로 다른 전원 라인(20)에 독립적으로 접속되고, 각 단위 픽셀 내에 배치된 픽셀(P)들은 하나의 전원 라인(20)을 공유할 수 있다. 예컨대, 일 단위 픽셀을 이루는 R 픽셀, W 픽셀, G 픽셀, B 픽셀이 하나의 전원 라인(20)을 공유할 수 있다. 전원 라인(20_1)은 수직 방향으로 연장되며, 보조 라인(20_2)들은 전원 라인(20_1)으로부터 분기되어 각 픽셀(P)에 접속될 수 있다. 이 경우, 일 단위 픽셀 내에서, 데이터 라인(D)은 수평 방향으로 이웃하는 픽셀(P)들 사이마다 구비되고, 전원 라인(20_1)은 수평 방향으로 이웃하는 픽셀(P)들 사이 중 어느 하나에 구비될 수 있다. According to the power line 20 sharing structure shown in FIG. 5, one unit pixel and another unit pixel arranged on the same horizontal line are independently connected to different power lines 20, and each unit pixel Pixels P disposed within may share one power line 20. For example, R pixel, W pixel, G pixel, and B pixel forming one unit pixel may share one power line 20. The power line 20_1 extends in the vertical direction, and the auxiliary lines 20_2 may branch from the power line 20_1 and be connected to each pixel P. In this case, within one unit pixel, the data line (D) is provided between each horizontally neighboring pixel (P), and the power line (20_1) is provided between any of the horizontally neighboring pixels (P). It can be provided in .

도 6에 도시된 전원 라인(20) 공유 구조에 따르면, 동일 수평 라인 상에 배치된 어느 하나의 단위 픽셀과 다른 하나의 단위 픽셀은 서로 다른 제1 전원 라인(21)에 독립적으로 접속되고, 각 단위 픽셀 내에 배치된 픽셀(P)들은 하나의 제1 전원 라인(21)을 공유할 수 있다. 또한, 동일 수평 라인 상에 배치된 어느 하나의 단위 픽셀과 다른 하나의 단위 픽셀은 서로 다른 제2 전원 라인(23)에 독립적으로 접속되고, 각 단위 픽셀 내에 배치된 픽셀(P)들은 하나의 제2 전원 라인(23)을 공유할 수 있다.According to the power line 20 sharing structure shown in FIG. 6, one unit pixel and another unit pixel arranged on the same horizontal line are independently connected to different first power lines 21, and each unit pixel is connected to a different first power line 21. Pixels P arranged within a unit pixel may share one first power line 21. In addition, one unit pixel and the other unit pixel arranged on the same horizontal line are independently connected to different second power lines 23, and the pixels P arranged in each unit pixel are connected to one second power line 23. 2 The power line (23) can be shared.

예컨대, 일 단위 픽셀을 이루는 R 픽셀, W 픽셀, G 픽셀, B 픽셀이 하나의 제1 전원 라인(21)을 공유할 수 있고, 하나의 제2 전원 라인(23)을 공유할 수 있다. 이 경우, 일 단위 픽셀 내에서, 데이터 라인(D)은 수평 방향으로 이웃하는 픽셀(P)들 사이마다 구비되고, 제1 전원 라인(21)은 수평 방향으로 이웃하는 픽셀(P)들 사이 중 어느 하나에 구비되며, 제2 전원 라인(23)은 수평 방향으로 이웃하는 픽셀(P)들 사이 중 어느 하나에 구비될 수 있다.For example, the R pixel, W pixel, G pixel, and B pixel forming one unit pixel may share one first power line 21 and one second power line 23. In this case, within one unit pixel, the data line D is provided between horizontally neighboring pixels P, and the first power line 21 is provided between horizontally neighboring pixels P. The second power line 23 may be provided between pixels P that are adjacent in the horizontal direction.

일반적으로, 데이터 라인(D)들은 전원 라인(20)들 대비 상대적으로 좁은 폭을 갖는다. 따라서, 일 단위 픽셀 내에서, 수평 방향으로 이웃하는 픽셀(P)들에 각각 접속된 두 개의 데이터 라인(D)들은 이웃하는 픽셀(P)들 사이에 함께 구비되고, 제1 전원 라인(21)은 수평 방향으로 이웃하는 픽셀(P)들 사이 중 데이터 라인(D)들이 배치되지 않은 어느 하나에 구비되며, 제2 전원 라인(23)은 수평 방향으로 이웃하는 픽셀(P)들 사이 중 데이터 라인(D)들이 배치되지 않은 다른 하나에 구비됨이 바람직할 수 있다. Generally, the data lines D have a relatively narrow width compared to the power lines 20. Therefore, within one unit pixel, two data lines D respectively connected to neighboring pixels P in the horizontal direction are provided together between the neighboring pixels P, and the first power line 21 is provided on one of the horizontally neighboring pixels (P) where the data lines (D) are not arranged, and the second power line 23 is a data line among the horizontally neighboring pixels (P). It may be desirable for (D) to be provided on the other side where they are not disposed.

도 5 및 도 6에 도시된 전원 라인(20) 공유 구조는, 도 4에 도시된 전원 라인(20) 공유 구조에 비해 표시패널(10)의 개구율을 확보하기가 더욱 용이하다.It is easier to secure the aperture ratio of the display panel 10 in the power line 20 sharing structure shown in FIGS. 5 and 6 than in the power line 20 sharing structure shown in FIG. 4 .

이하, 도 7 내지 도 10을 참조하여, 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 설명한다. 도 7은 본 발명에 의한 유기발광 다이오드 표시장치의 개략적인 구조를 나타내는 평면도이다. 도 8은 도 7에 도시한 유기발광 다이오드 표시장치를 절취선 I-I'을 따라 절취한 단면도이다. 도 9 및 도 10은 도 7에 도시한 유기발광 다이오드 표시장치를 절취선 Ⅱ-Ⅱ'을 따라 절취한 단면도들로, 수직 라인 영역의 구조를 설명하기 위한 도면들이다. Hereinafter, the structure of the organic light emitting diode display device according to the present invention will be described with reference to FIGS. 7 to 10. Figure 7 is a plan view showing the schematic structure of an organic light emitting diode display device according to the present invention. FIG. 8 is a cross-sectional view of the organic light emitting diode display device shown in FIG. 7 taken along line II'. FIGS. 9 and 10 are cross-sectional views of the organic light emitting diode display device shown in FIG. 7 taken along the cutting line II-II', and are diagrams to explain the structure of the vertical line area.

도 7을 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치는 입력 영상이 구현되는 표시 영역(AA)과, 표시 영역(AA) 외측의 비 표시 영역(NA)이 정의된 기판(SUB)을 포함한다.Referring to FIG. 7, the organic light emitting diode display device according to the present invention includes a display area (AA) on which an input image is implemented, and a substrate (SUB) on which a non-display area (NA) outside the display area (AA) is defined. do.

기판(SUB)은 유리 또는 유연한 특성을 갖는 플라스틱 재질로 형성될 수 있다. 예를 들어, 기판(SUB)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate), PES(polyethersulfone), PAR(polyarylate), PSF(polysulfone), COC(ciclic-olefin copolymer) 등으로 형성될 수 있다. The substrate (SUB) may be made of glass or a plastic material with flexible properties. For example, the substrate (SUB) is polyimide (PI), polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate (PC), polyethersulfone (PES), polyarylate (PAR), polysulfone (PSF), and ciclic-acid (COC). olefin copolymer), etc.

표시 영역(AA)에는 매트릭스 방식으로 복수 개의 픽셀(PA)들이 배열된다. 각 픽셀(PA)에는 유기발광 다이오드(OLE)와 유기발광 다이오드(OLE)를 구동하기 위한 박막 트랜지스터들이 형성된다. 박막 트랜지스터들은 픽셀(PA)의 일측 부에 정의된 박막 트랜지스터 영역(TA)에 배치될 수 있다. A plurality of pixels PA are arranged in a matrix manner in the display area AA. An organic light emitting diode (OLE) and thin film transistors for driving the organic light emitting diode (OLE) are formed in each pixel (PA). Thin film transistors may be disposed in the thin film transistor area (TA) defined on one side of the pixel (PA).

픽셀(PA)들은 수직 라인들과 수평 라인들의 교차 구조에 의해 정의된다. 수직 라인들은 수평 방향으로 이웃하는 픽셀(PA)들 사이에 정의된 수직 라인 영역(VLA)에 구비된다. 수평 라인들은 수직 방향으로 이웃하는 픽셀(PA)들 사이에 정의된 수평 라인 영역(HLA)에 구비된다.Pixels (PA) are defined by the intersection structure of vertical and horizontal lines. Vertical lines are provided in a vertical line area (VLA) defined between horizontally neighboring pixels (PA). Horizontal lines are provided in a horizontal line area (HLA) defined between vertically neighboring pixels (PA).

도 8을 더 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치는 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 및 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다. Referring further to FIG. 8, the organic light emitting diode display device according to the present invention includes a switching thin film transistor (ST), a driving thin film transistor (DT) connected to the switching thin film transistor (ST), and an organic light emitting diode display connected to the driving thin film transistor (DT). Includes light emitting diodes (OLE).

스위칭 박막 트랜지스터(ST)는 스캔 라인(SL)과 데이터 라인(DL)이 교차하는 영역에 형성되어, 픽셀을 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 스캔 라인(SL)과 연결된 스위칭 게이트 전극(SG)과, 데이터 라인(DL)에서 분기된 스위칭 소스 전극(SS)과, 스위칭 드레인 전극(SD), 및 스위칭 채널 영역(SA)이 정의된 스위칭 반도체 층(SSE)을 포함한다. The switching thin film transistor (ST) is formed in the area where the scan line (SL) and the data line (DL) intersect, and functions to select a pixel. The switching thin film transistor (ST) includes a switching gate electrode (SG) connected to the scan line (SL), a switching source electrode (SS) branched from the data line (DL), a switching drain electrode (SD), and a switching channel region ( SA) includes a defined switching semiconductor layer (SSE).

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 픽셀의 유기발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)과 연결된 구동 게이트 전극(DG)과, 고전위 전원 라인(VDL)에서 분기된 구동 소스 전극(DS)과, 구동 드레인 전극(DD), 및 구동 채널 영역(DA)이 정의된 구동 반도체 층(DSE)을 포함한다. 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)은 픽셀 콘택홀(PH)을 통해 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결된다. The driving thin film transistor (DT) functions to drive the organic light emitting diode (OLE) of the pixel selected by the switching thin film transistor (ST). The driving thin film transistor (DT) has a driving gate electrode (DG) connected to the switching drain electrode (SD) of the switching thin film transistor (ST), a driving source electrode (DS) branched from the high potential power line (VDL), and a driving drain. It includes an electrode DD and a driving semiconductor layer DSE in which a driving channel area DA is defined. The driving drain electrode (DD) of the driving thin film transistor (DT) is connected to the anode electrode (ANO) of the organic light emitting diode (OLE) through the pixel contact hole (PH).

스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT) 하부에는 차광층(SLS, DLS)이 형성될 수 있다. 차광층(SLS, DLS)은 산화물 반도체 물질을 이용하여 반도체 층(SSE, DSE)을 형성하는 경우에 외부광으로부터 산화물 반도체 소자를 보호하기 위하여 형성될 수 있다. 스위칭 차광막(SLS)와 구동 차광막(DLS)는 서로 연결되어 한 몸체로 형성될 수 있고, 도시된 바와 같이 각 반도체 층(SSE, DSE)과 대응되는 영역에 분할되어 형성될 수도 있다. 또한, 차광막(SLS, DLS)은 게이트 전극(SG, DG)과 연결되어 더블 게이트 구조로 형성될 수도 있다. A light blocking layer (SLS, DLS) may be formed below the switching thin film transistor (ST) and the driving thin film transistor (DT). The light blocking layer (SLS, DLS) may be formed to protect the oxide semiconductor device from external light when the semiconductor layer (SSE, DSE) is formed using an oxide semiconductor material. The switching light-shielding film (SLS) and the driving light-shielding film (DLS) may be connected to each other to form one body, or, as shown, may be formed divided into regions corresponding to each semiconductor layer (SSE, DSE). Additionally, the light blocking films (SLS, DLS) may be connected to the gate electrodes (SG, DG) to form a double gate structure.

자세하게는, 기판(SUB) 상에 차광층(SLS, DLS) 및 차광층(SLS, DLS)을 덮는 버퍼 층(BUF)이 차례로 형성될 수 있다. 버퍼 층(BUF) 위에는 반도체 층(SSE, DSE)이 형성된다. 반도체 층(SSE, DSE) 중 이후 형성될 게이트 전극(SG, DG)과 중첩되는 영역은 채널 영역(SA, DA)으로 정의되고, 채널 영역의 양측은 각각 소스 영역과 드레인 영역으로 정의된다. 반도체 층(SSE, DSE)의 채널 영역(SA, DA)은 차광층(SLS, DLS)과 중첩되도록 형성되는 것이 바람직하다. In detail, a light blocking layer (SLS, DLS) and a buffer layer (BUF) covering the light blocking layers (SLS, DLS) may be sequentially formed on the substrate (SUB). Semiconductor layers (SSE, DSE) are formed on the buffer layer (BUF). Among the semiconductor layers (SSE, DSE), an area overlapping with the gate electrodes (SG, DG) to be formed later is defined as a channel area (SA, DA), and both sides of the channel area are defined as a source area and a drain area, respectively. The channel areas (SA, DA) of the semiconductor layers (SSE, DSE) are preferably formed to overlap the light blocking layers (SLS, DLS).

스위칭 채널 영역(SA) 및 구동 채널 영역(DA)의 상부에는 게이트 절연막(GI)과 게이트 전극(SG, DG)이 형성된다. 게이트 전극(SG, DG)이 형성된 기판(SUB) 전체 표면 위에는 층간 절연막(IN)이 형성된다.A gate insulating layer GI and gate electrodes SG and DG are formed on the switching channel area SA and the driving channel area DA. An interlayer insulating film (IN) is formed on the entire surface of the substrate (SUB) on which the gate electrodes (SG, DG) are formed.

층간 절연막(IN) 위에는 스위칭 소스 전극(SS), 스위칭 소스 전극(SS)과 대향 배치된 스위칭 드레인 전극(SD)이 형성된다. 스위칭 소스 전극(SS)은 스위칭 소스 콘택홀을 통해 스위칭 반도체 층(SSE)의 일측과 연결된다. 스위칭 드레인 전극(SD)은 스위칭 드레인 콘택홀을 통해 스위칭 반도체 층(SSE)의 타측과 연결된다. A switching source electrode (SS) and a switching drain electrode (SD) disposed opposite to the switching source electrode (SS) are formed on the interlayer insulating film (IN). The switching source electrode (SS) is connected to one side of the switching semiconductor layer (SSE) through a switching source contact hole. The switching drain electrode (SD) is connected to the other side of the switching semiconductor layer (SSE) through the switching drain contact hole.

층간 절연막(IN) 위에는 고전위 전원 라인(VDL)에서 분기된 구동 소스 전극(DS), 구동 소스 전극(DS)과 대향 배치된 구동 드레인 전극(DD)이 형성된다. 구동 소스 전극(DS)은 구동 소스 콘택홀을 통해 구동 반도체 층(DSE)의 일측과 연결된다. 구동 드레인 전극(DD)은 구동 드레인 콘택홀을 통해 구동 반도체 층(DSE)의 타측과 연결된다. 이로써, 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 완성된다. 이때, 스위칭 드레인 전극(SD)은 게이트 콘택홀을 통해 구동 게이트 전극(DG)과 연결된다. A driving source electrode (DS) branched from the high potential power line (VDL) and a driving drain electrode (DD) disposed opposite to the driving source electrode (DS) are formed on the interlayer insulating film (IN). The driving source electrode DS is connected to one side of the driving semiconductor layer DSE through a driving source contact hole. The driving drain electrode DD is connected to the other side of the driving semiconductor layer DSE through the driving drain contact hole. As a result, the switching thin film transistor (ST) and driving thin film transistor (DT) are completed. At this time, the switching drain electrode (SD) is connected to the driving gate electrode (DG) through the gate contact hole.

박막 트랜지스터들(ST, DT)이 형성된 기판(SUB) 전체 표면 위에는 보호 층(PAS)이 형성된다. 도시하지는 않았으나, 보호 층(PAS) 위에는 컬러 필터가 배치될 수 있다. 이 경우, 각 픽셀에는 적색, 녹색, 청색의 컬러 필터 중 어느 하나가 배치되며, 이들이 교대로 배치될 수 있다. 컬러 필터는 적색, 녹색, 청색 컬러 필터 외에 백색의 컬러 필터를 더 포함할 수도 있다. 보호층(PAS) 또는 컬러 필터가 형성된 기판(SUB) 전체 표면 위에 평탄화를 위한 오버 코트 층(OC)이 형성된다. A protective layer (PAS) is formed on the entire surface of the substrate (SUB) on which the thin film transistors (ST, DT) are formed. Although not shown, a color filter may be disposed on the protective layer (PAS). In this case, one of red, green, and blue color filters is placed in each pixel, and they may be arranged alternately. The color filter may further include a white color filter in addition to red, green, and blue color filters. An overcoat layer (OC) for planarization is formed on the entire surface of the substrate (SUB) on which the protective layer (PAS) or color filter is formed.

오버 코트 층(OC) 위에는 애노드 전극(ANO)이 형성된다. 애노드 전극(ANO)은 오버 코트 층(OC)과, 보호 층(PAS)을 관통하도록 형성된 픽셀 콘택홀을 통해 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)과 연결된다. An anode electrode (ANO) is formed on the overcoat layer (OC). The anode electrode (ANO) is connected to the driving drain electrode (DD) of the driving thin film transistor (DT) through a pixel contact hole formed to penetrate the overcoat layer (OC) and the protection layer (PAS).

애노드 전극(ANO) 위에는 뱅크(BN)가 형성된다. 뱅크(BN)는 애노드 전극(ANO)의 외측 테두리 둘레를 덮도록 형성되어, 애노드 전극(ANO)의 일부를 노출시킨다.A bank (BN) is formed on the anode electrode (ANO). The bank BN is formed to cover the outer edge of the anode electrode ANO, exposing a portion of the anode electrode ANO.

노출된 애노드 전극(ANO) 위에는 유기 발광 층(OL)이 형성되고, 유기 발광 층(OL) 위에는 유기 발광 층(OL)을 덮도록 캐소드 전극(CAT)이 형성된다. 이로써, 애노드 전극(ANO), 유기 발광 층(OL), 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 완성된다. 본 발명에 의한 유기발광 다이오드 표시장치는 하부 발광형(bottom emission type)으로 구현된다. An organic light emitting layer (OL) is formed on the exposed anode electrode (ANO), and a cathode electrode (CAT) is formed on the organic light emitting layer (OL) to cover the organic light emitting layer (OL). As a result, an organic light emitting diode (OLE) including an anode electrode (ANO), an organic light emitting layer (OL), and a cathode electrode (CAT) is completed. The organic light emitting diode display device according to the present invention is implemented as a bottom emission type.

도 9를 참조하면, 수직 라인 영역(VLA)을 사이에 두고, 수평 방향으로 이웃하는 제1 픽셀(PA1)과 제2 픽셀(PA2)이 정의된다. 제1 픽셀(PA1)은 제1 애노드 전극(ANO1), 제1 유기 발광층(OL1), 및 캐소드 전극(CAT)을 갖는 제1 유기발광 다이오드(OLE1)를 포함한다. 제2 픽셀(PA2)은 제2 애노드 전극(ANO2), 제2 유기 발광층(OL2), 및 캐소드 전극(CAT)을 갖는 제2 유기발광 다이오드(OLE2)를 포함한다.Referring to FIG. 9 , the first pixel PA1 and the second pixel PA2 are defined in the horizontal direction with the vertical line area VLA in between. The first pixel PA1 includes a first anode electrode ANO1, a first organic light emitting layer OL1, and a first organic light emitting diode OLE1 having a cathode electrode CAT. The second pixel PA2 includes a second anode electrode ANO2, a second organic light emitting layer OL2, and a second organic light emitting diode OLE2 having a cathode electrode CAT.

선택된 픽셀이 구동되어 빛이 발광하는 경우, 발광한 빛의 이동 경로에 따라 수평 방향으로 이웃하는 픽셀로 빛이 누설될 수 있다. When the selected pixel is driven and emits light, light may leak to neighboring pixels in the horizontal direction according to the movement path of the emitted light.

구체적으로, 제1 픽셀(PA1)이 선택된 경우, 제1 픽셀(PA1)이 구동되어 제1 픽셀(PA1)의 유기발광 다이오드(OLE1)로부터 빛이 발광한다. 제1 픽셀(PA1)의 유기발광 다이오드(OLE1)로부터 방출된 빛 중 대부분은 당해 픽셀에 대응되는 영역의 하부로 향한다. 다만, 다른 일부는 수직 라인 영역(VLA)에 구비된 적어도 하나의 수직 라인(VL)으로 향하고, 수직 라인(VL)에 반사되어 제2 픽셀(PA2)로 입사될 수 있다. Specifically, when the first pixel PA1 is selected, the first pixel PA1 is driven and light is emitted from the organic light emitting diode OLE1 of the first pixel PA1. Most of the light emitted from the organic light emitting diode OLE1 of the first pixel PA1 is directed to the lower part of the area corresponding to the pixel. However, the other part may be directed to at least one vertical line (VL) provided in the vertical line area (VLA), reflected on the vertical line (VL), and incident on the second pixel (PA2).

일반적으로 수직 라인(VL)은, 이웃하는 픽셀 사이의 수직 라인 영역(VLA)에서 수직 방향으로 연장되며, 절연막 위에서 평평한 상부 표면을 갖도록 형성된다. 따라서, 제1 픽셀(PA1)의 유기발광 다이오드(OLE1)로부터 수직 라인(VL)으로 입사된 빛은 차단됨이 없이 수직 라인(VL)에 반사되어 제2 픽셀(PA2)로 입사된다. 제2 픽셀(PA2)로 입사된 빛은 캐소드 전극(CAT)과 같은 소자에 의해 재 반사되어 제2 픽셀(PA2)에 대응되는 영역의 하부로 방출될 수 있다. 이러한 빛샘 현상은, 이웃하는 픽셀에서 구현하고자 하는 계조에 왜곡을 발생시킬 수 있다. In general, the vertical line (VL) extends in the vertical direction in the vertical line area (VLA) between neighboring pixels and is formed to have a flat upper surface on the insulating film. Accordingly, the light incident on the vertical line VL from the organic light emitting diode OLE1 of the first pixel PA1 is reflected on the vertical line VL without being blocked and is incident on the second pixel PA2. Light incident on the second pixel PA2 may be re-reflected by an element such as the cathode electrode CAT and may be emitted to the lower part of the area corresponding to the second pixel PA2. This light leakage phenomenon can cause distortion in the grayscale to be implemented in neighboring pixels.

도 10을 참조하면, 본 발명의 바람직한 실시예는 전술한 빛샘 현상을 최소화하기 위해, 수직 라인 영역(VLA)에 싱크(sink) 구조를 형성한다. Referring to FIG. 10, a preferred embodiment of the present invention forms a sink structure in the vertical line area (VLA) in order to minimize the light leakage phenomenon described above.

싱크 구조는, 수직 방향으로 연장된 수직 라인(VL)의 상부 표면이 단차를 갖는 구조를 의미한다. 싱크 구조는, 수직 라인 영역(VLA)에서, 수직 라인(VL) 하부에 구비되는 적어도 하나의 절연막(IN, BUF)을 패턴하여 싱크홈(VH)을 형성하고, 싱크홈(VH)의 형상을 따라 도전 물질을 증착함으로써 구현될 수 있다.The sink structure refers to a structure in which the upper surface of a vertical line (VL) extending in the vertical direction has a step. The sink structure forms a sink groove (VH) by patterning at least one insulating film (IN, BUF) provided below the vertical line (VL) in the vertical line area (VLA), and shapes the sink groove (VH). It can be implemented by depositing a conductive material accordingly.

싱크홈(VH)은 패턴된 절연막(IN, BUF)의 형상을 따라 정의될 수 있다. 즉, 싱크홈(VH)은 함몰된 형상을 가질 수 있고, 형상을 결정하는 절연막(IN, BUF)의 단차부(STP)에 의해 그 깊이 및 폭이 정의될 수 있다. 수직 라인(VL)은 싱크홈(VH)과, 싱크홈(VH)을 정의하는 절연막(IN, BUF)의 단차부(STP)를 덮도록 배치된다. 수직 라인(VL)의 상부면은 싱크홈(VH)에 의해 형성된 단차부(STP)를 따라 제1 경사면(IC1) 및 제2 경사면(IC2)을 갖는다. The sink groove (VH) may be defined according to the shape of the patterned insulating film (IN, BUF). That is, the sink groove (VH) may have a recessed shape, and its depth and width may be defined by the step portion (STP) of the insulating film (IN, BUF) that determines the shape. The vertical line (VL) is arranged to cover the sink groove (VH) and the step portion (STP) of the insulating film (IN, BUF) defining the sink groove (VH). The upper surface of the vertical line VL has a first inclined surface IC1 and a second inclined surface IC2 along the step STP formed by the sink groove VH.

제1 경사면(IC1)은, 소정의 경사를 갖도록 형성되어, 제1 픽셀(PA1)로부터 제1 경사면(IC1)으로 입사된 빛의 경로를 변환한다. 이는, 제1 픽셀(PA1)로부터 제1 경사면(IC1)에 입사된 빛이 제1 경사면(IC1)에 의해 변환된 경로로 반사됨으로써, 제2 픽셀(PA2) 방향으로 진행하지 않음을 의미할 수 있다. 이는, 제1 경사면(IC1)의 경사각을 설정하여, 제1 픽셀(PA1)로부터 제1 경사면(IC1)으로 입사된 빛의 진행 방향을 선택할 수 있음을 의미할 수 있다. 이는, 제1 경사면(IC1)의 경사각을 조정하여, 제1 픽셀(PA1)로부터 제1 경사면(IC1)으로 입사된 빛을 제1 픽셀(PA1)의 하부로 향하게 유도할 수 있음을 의미할 수 있다.The first inclined surface IC1 is formed to have a predetermined slope and converts the path of light incident from the first pixel PA1 to the first inclined surface IC1. This may mean that the light incident from the first pixel PA1 to the first inclined surface IC1 is reflected along the path converted by the first inclined surface IC1 and does not proceed in the direction of the second pixel PA2. there is. This may mean that the direction of travel of light incident from the first pixel PA1 to the first inclined surface IC1 can be selected by setting the inclination angle of the first inclined surface IC1. This may mean that by adjusting the inclination angle of the first inclined surface IC1, the light incident from the first pixel PA1 to the first inclined surface IC1 can be guided toward the lower part of the first pixel PA1. there is.

제2 경사면(IC2)은, 소정의 경사를 갖도록 형성되어, 제2 픽셀(PA2)로부터 제2 경사면(IC2)으로 입사된 빛의 경로를 변환한다. 이는, 제2 픽셀(PA2)로부터 제2 경사면(IC2)에 입사된 빛이 제2 경사면(IC2)에 의해 변환된 경로로 반사됨으로써, 제1 픽셀(PA1) 방향으로 진행하지 않음을 의미할 수 있다. 이는, 제2 경사면(IC2)의 경사각을 설정하여, 제2 픽셀(PA2)로부터 제2 경사면(IC2)으로 입사된 빛의 진행 방향을 선택할 수 있음을 의미할 수 있다. 이는, 제2 경사면(IC2)의 경사각을 조정하여, 제2 픽셀(PA2)로부터 제2 경사면(IC2)으로 입사된 빛을 제2 픽셀(PA2)의 하부로 향하게 유도할 수 있음을 의미할 수 있다. The second inclined surface IC2 is formed to have a predetermined slope and converts the path of light incident from the second pixel PA2 to the second inclined surface IC2. This may mean that the light incident from the second pixel PA2 to the second inclined surface IC2 is reflected along the path converted by the second inclined surface IC2 and does not proceed in the direction of the first pixel PA1. there is. This may mean that the direction of travel of light incident from the second pixel PA2 to the second inclined surface IC2 can be selected by setting the inclination angle of the second inclined surface IC2. This may mean that by adjusting the inclination angle of the second inclined surface IC2, the light incident from the second pixel PA2 to the second inclined surface IC2 can be guided toward the lower part of the second pixel PA2. there is.

이에 따라, 본 발명의 바람직한 실시예는, 빛샘 불량을 줄일 수 있어 이웃하는 픽셀에서 왜곡된 계조가 표현되는 문제를 최소화할 수 있다. 또한, 본 발명의 바람직한 실시예는 유기발광 다이오드로부터 방출된 빛의 누설을 줄일 수 있어 광 효율이 향상된 유기발광 다이오드 표시장치를 제공할 수 있다. Accordingly, the preferred embodiment of the present invention can reduce light leakage defects and minimize the problem of distorted grayscale expression in neighboring pixels. In addition, a preferred embodiment of the present invention can provide an organic light emitting diode display device with improved light efficiency by reducing leakage of light emitted from the organic light emitting diode.

이하, 도 11 내지 도 16을 참조하여, 싱크 구조의 바람직한 실시예들을 설명한다. 도 11 내지 도 16은 본 발명의 바람직한 실시예들을 설명하기 위한 도면들이다. 도 11 내지 도 14는 수직 라인 영역을 확대 도시한 단면도이다. 도 15는 7에 도시한 유기발광 다이오드 표시장치를 절취선 Ⅲ-Ⅲ'을 따라 절취한 단면도이다. 도 16은 7에 도시한 유기발광 다이오드 표시장치를 절취선 Ⅳ-Ⅳ'을 따라 절취한 단면도이다.Hereinafter, preferred embodiments of the sink structure will be described with reference to FIGS. 11 to 16. 11 to 16 are drawings for explaining preferred embodiments of the present invention. 11 to 14 are enlarged cross-sectional views of vertical line areas. Figure 15 is a cross-sectional view of the organic light emitting diode display device shown in Figure 7 taken along the cutting line III-III'. Figure 16 is a cross-sectional view of the organic light emitting diode display device shown in Figure 7 taken along line IV-IV'.

본 발명의 바람직한 실시예에 의한 유기발광 다이오드 표시장치는 수직 라인 영역(VLA)에 싱크 구조를 형성한다. 싱크 구조는, 전술한 바와 같이 수직 라인(VL) 하부에 구비되는 적어도 하나의 절연막을 패턴하여 싱크홈(VH)을 형성하고, 싱크홈(VH)의 형상을 따라 도전 물질을 도포함으로써 구현될 수 있다.The organic light emitting diode display device according to a preferred embodiment of the present invention forms a sink structure in the vertical line area (VLA). As described above, the sink structure can be implemented by forming a sink groove (VH) by patterning at least one insulating film provided below the vertical line (VL) and applying a conductive material along the shape of the sink groove (VH). there is.

싱크홈(VH)은 수직 라인(VL) 하부에 구비된 적어도 하나의 절연막을 패턴하여 형성할 수 있다. 예를 들어, 도 10과 같이 수직 라인(VL) 하부에 구비된 두 개의 절연막(IN, BUF)을 패턴하여 형성할 수 있고, 도 11과 같이 수직 라인(VL) 하부에 구비된 하나의 절연막(IN)을 패턴하여 형성할 수 있다.The sink groove (VH) can be formed by patterning at least one insulating film provided below the vertical line (VL). For example, it can be formed by patterning two insulating films (IN, BUF) provided below the vertical line (VL) as shown in Figure 10, and one insulating film (IN, BUF) provided below the vertical line (VL) as shown in Figure 11. IN) can be formed by patterning.

싱크홈(VH)을 형성하기 위한 추가 공정은 요구되지 않을 수 있다. 예를 들어, 도 11과 같이 층간 절연막(IN)을 패턴하여 싱크홈(VH)을 형성하는 경우, 싱크홈(VH)은 층간 절연막(IN)을 관통하는 소스 콘택홀 및 드레인 콘택홀을 형성할 때 함께 형성할 수 있다. 소스 콘택홀 및 드레인 콘택홀은, 박막 트랜지스터(ST, DT, 도 8)의 소스 전극(SS, DS, 도 8)과 드레인 전극(SD, DD, 도 8)을 반도체층(SSE, DSE, 도 8)의 소스 영역과 드레인 영역에 연결시키는 홀을 의미한다. 이 경우, 별도의 공정 추가 없이 싱크홈(VH)을 갖는 싱크 구조를 형성할 수 있어 제조 공정 추가에 따른 공정 수율 저하 및 제조 비용 상승 문제 등을 방지할 수 있다. Additional processes to form the sink groove (VH) may not be required. For example, when forming a sink groove (VH) by patterning the interlayer insulating film (IN) as shown in FIG. 11, the sink groove (VH) forms a source contact hole and a drain contact hole penetrating the interlayer insulating film (IN). can be formed together. The source and drain contact holes connect the source electrodes (SS, DS, FIG. 8) and drain electrodes (SD, DD, FIG. 8) of the thin film transistors (ST, DT, FIG. 8) to the semiconductor layers (SSE, DSE, FIG. 8). It refers to the hole connecting the source area and drain area of 8). In this case, a sink structure with a sink groove (VH) can be formed without adding a separate process, thereby preventing problems such as lowering process yield and increasing manufacturing costs due to additional manufacturing processes.

도 12를 참조하면, 하나의 수직 라인(VL)에 대응되는 하나의 싱크 구조는, 복수 개의 싱크홈(VH)을 포함할 수 있다. 이는, 하나의 수직 라인(VL)에 의해 덮이는 싱크홈(VH)이 복수 개일 수 있음을 의미한다. 복수 개의 싱크홈(VH)들은 수평 방향으로 소정 간격 이격되어 배치된다. 하나의 수직 라인(VL)에 대응되는 싱크홈(VH)의 개수는, 수직 라인(VL)의 폭에 따라 적절히 선택될 수 있다. Referring to FIG. 12, one sink structure corresponding to one vertical line (VL) may include a plurality of sync grooves (VH). This means that there may be a plurality of sink grooves (VH) covered by one vertical line (VL). A plurality of sink grooves (VH) are arranged at predetermined intervals in the horizontal direction. The number of sync grooves (VH) corresponding to one vertical line (VL) can be appropriately selected depending on the width of the vertical line (VL).

도 12의 (a)는 하나의 수직 라인(VL)에 대응되는 두 개의 싱크홈들(VH1, VH2)이 수평 방향으로 소정 간격 이격된 예를 도시하고 있으며, 도 12의 (b)는 하나의 수직 라인(VL)에 대응되는 세 개의 싱크홈들(VH1, VH2 VH3)이 각각 수평 방향으로 소정 간격 이격된 예를 도시하고 있다.Figure 12 (a) shows an example in which two sync grooves (VH1, VH2) corresponding to one vertical line (VL) are spaced apart by a predetermined distance in the horizontal direction, and Figure 12 (b) shows one An example is shown where three sync grooves VH1, VH2, and VH3 corresponding to the vertical line VL are spaced apart by a predetermined distance in the horizontal direction.

하나의 수직 라인(VL)은, 복수 개 싱크홈(VH)들의 형상을 따라 단차를 갖도록 형성될 수 있다. 수직 라인(VL)의 상부 표면은 싱크홈(VH)들에 의해 형성된 단차를 따라 복수의 제1 경사면(IC1)들 및 제2 경사면(IC2)들을 갖는다. 경사면의 개수가 증가함에 따라, 더욱 효과적으로 빛의 경로를 변환할 수 있고, 빛을 원하는 방향으로 유도할 수 있다. One vertical line (VL) may be formed to have a step along the shape of a plurality of sink grooves (VH). The upper surface of the vertical line VL has a plurality of first inclined surfaces IC1 and second inclined surfaces IC2 along the steps formed by the sink grooves VH. As the number of inclined surfaces increases, the path of light can be more effectively converted and light can be guided in a desired direction.

각 경사면마다 설정되는 경사 각도는 서로 다를 수 있다. 예를 들어, 제1 경사면(IC1)들과 제2 경사면(IC2)들의 경사각은 상이할 수 있다. 제1 경사면(IC1)들 중 어느 하나의 경사각은 다른 하나의 경사각과 상이할 수 있다. 제2 경사면(IC2)들 중 어느 하나의 경사각은 다른 하나의 경사각과 상이할 수 있다. 싱크홈(VH)은 제1 경사면(IC1), 제2 경사면(IC2), 및 제1 경사면(IC1)과 제2 경사면(IC2)을 연결하는 평탄면에 의해 정의될 수 있고, 상기 경사각은 경사면과 평탄면이 이루는 각도로 정의될 수 있다. The slope angle set for each slope may be different. For example, the inclination angles of the first and second inclined surfaces IC1 and IC2 may be different. The inclination angle of one of the first inclined surfaces IC1 may be different from the inclination angle of the other one. The inclination angle of one of the second inclined surfaces IC2 may be different from the inclination angle of the other one. The sink groove (VH) may be defined by a first inclined surface (IC1), a second inclined surface (IC2), and a flat surface connecting the first inclined surface (IC1) and the second inclined surface (IC2), and the inclination angle is the inclined surface (IC2). It can be defined as the angle formed between and a flat surface.

도 13을 참조하면, 이웃하는 픽셀 사이에 정의된 수직 라인 영역(VLA)에는 복수 개의 수직 라인(VL)들이 구비될 수 있다. 예를 들어, 하나의 수직 라인 영역(VLA)에는, 도 5와 같이 데이터 라인과 전원 라인이 함께 구비될 수 있고, 도 6과 같이 두 개의 데이터 라인들이 함께 구비될 수 있다. Referring to FIG. 13, a plurality of vertical lines (VL) may be provided in the vertical line area (VLA) defined between neighboring pixels. For example, in one vertical line area (VLA), a data line and a power line may be provided together as shown in FIG. 5, and two data lines may be provided together as shown in FIG. 6.

이 경우, 수직 라인 영역(VLA)에는, 수직 라인(VL)들에 대응되는 수의 싱크 구조들이 형성될 수 있다. 일 예로, 제1 수직 라인(VL1) 아래에는 적어도 하나의 제1 싱크홈(VH1)이 형성되고, 제2 수직 라인(VL2) 아래에는 적어도 하나의 제2 싱크홈(VH2)이 형성될 수 있다. In this case, a number of sink structures corresponding to the vertical lines VL may be formed in the vertical line area VLA. For example, at least one first sink groove (VH1) may be formed below the first vertical line (VL1), and at least one second sink groove (VH2) may be formed below the second vertical line (VL2). .

제1 수직 라인(VL1)의 상부 표면은 제1 싱크홈(VH1)들에 의해 형성된 단차를 따라 제1 경사면(IC1)들 및 제2 경사면(IC2)들을 갖는다. 제2 수직 라인(VL2)의 상부 표면은 제2 싱크홈(VH2)들에 의해 형성된 단차를 따라 제1 경사면(IC1)들 및 제2 경사면(IC2)들을 갖는다. 경사면의 개수가 증가함에 따라, 더욱 효과적으로 빛의 경로를 변환할 수 있고, 빛을 원하는 방향으로 유도할 수 있다. The upper surface of the first vertical line VL1 has first inclined surfaces IC1 and second inclined surfaces IC2 along the steps formed by the first sink grooves VH1. The upper surface of the second vertical line VL2 has first inclined surfaces IC1 and second inclined surfaces IC2 along the step formed by the second sink grooves VH2. As the number of inclined surfaces increases, the path of light can be more effectively converted and light can be guided in a desired direction.

도 14를 참조하면, 싱크홈(VH)은 적어도 하나의 절연막을 패턴함으로써 형성된다. 복수의 싱크홈(VH)이 형성된 경우, 어느 하나의 싱크홈(VH)을 형성하기 위해 패턴되는 절연막의 수는, 다른 하나의 싱크홈(VH)을 형성하기 위해 패턴되는 절연막의 수와 상이할 수 있다. 일 예로, 제1 수직 라인(VL1) 아래에는 적어도 하나의 제1 싱크홈(VH1)이 형성되고, 제2 수직 라인(VL2) 아래에는 적어도 하나의 제2 싱크홈(VH2)이 형성될 수 있다. 이때, 제1 싱크홈(VH1)은 두 개의 절연막(IN, BUF)을 패턴하여 형성될 수 있고, 제2 싱크홈(VH2)은 하나의 절연막(IN)을 패턴하여 형성될 수 있다.Referring to FIG. 14, the sink groove VH is formed by patterning at least one insulating film. When a plurality of sink grooves (VH) are formed, the number of insulating films patterned to form one sink groove (VH) may be different from the number of insulating films patterned to form another sink groove (VH). You can. For example, at least one first sink groove (VH1) may be formed below the first vertical line (VL1), and at least one second sink groove (VH2) may be formed below the second vertical line (VL2). . At this time, the first sink groove (VH1) may be formed by patterning two insulating films (IN, BUF), and the second sink groove (VH2) may be formed by patterning one insulating film (IN).

제1 싱크홈(VH1)의 폭(W1)은 제1 수직 라인(VL1)의 폭에 따라 적절히 선택될 수 있다. 제2 싱크홈(VH2)의 폭(W2)은 제2 수직 라인(VL2)의 폭에 따라 적절히 선택될 수 있다. 제1 싱크홈(VH1)의 폭(W1)과 제2 싱크홈(VH2)의 폭(W2)은 서로 상이할 수 있다. The width W1 of the first sink groove VH1 may be appropriately selected according to the width of the first vertical line VL1. The width W2 of the second sink groove VH2 may be appropriately selected according to the width of the second vertical line VL2. The width W1 of the first sink groove VH1 and the width W2 of the second sink groove VH2 may be different from each other.

도 15를 참조하면, 수직 라인 영역(VLA)에 형성된 적어도 하나의 싱크 구조는, 적어도 하나의 싱크홈(VH)을 포함한다. 도 15의 (a)를 참조하면, 하나의 수직 라인(VL)에는, 이와 대응되는 하나의 싱크홈(VH)이 형성될 수 있다. Referring to FIG. 15, at least one sink structure formed in the vertical line area (VLA) includes at least one sink groove (VH). Referring to (a) of FIG. 15, one sink groove (VH) corresponding to one vertical line (VL) may be formed.

도 15의 (b)를 참조하면, 싱크홈(VH)은 수평방향으로 이웃하는 픽셀들 사이에서 수직 방향으로 연장되되, 복수 개로 분할될 수 있다. 이는, 하나의 수직 라인(VL)에 의해 덮이는 싱크홈(VH)이 복수 개일 수 있음을 의미한다. 복수 개의 싱크홈(VH)들은 수직 방향으로 소정 간격 이격되어 배치된다. 하나의 수직 라인(VL)에 대응되는 싱크홈(VH)의 개수는, 수직 라인(VL)의 길이에 따라 적절히 선택될 수 있다.Referring to (b) of FIG. 15, the sync home VH extends vertically between horizontally neighboring pixels and may be divided into a plurality of pixels. This means that there may be a plurality of sink grooves (VH) covered by one vertical line (VL). A plurality of sink grooves (VH) are arranged at predetermined intervals in the vertical direction. The number of sink grooves (VH) corresponding to one vertical line (VL) can be appropriately selected depending on the length of the vertical line (VL).

예를 들어, 제1 싱크홈(VH1)은 제1_1 싱크홈(VH1_1) 및 제1_2 싱크홈(VH1_2)으로 분할될 수 있다. 제1_1 싱크홈(VH1_1) 및 제1_2 싱크홈(VH1_2)은 적어도 하나의 절연막을 사이에 두고, 수직 방향으로 이웃하여 구비된다. 수직 방향으로 이웃하는 제1_1 싱크홈(VH1_1) 및 제1_2 싱크홈(VH1_2)을 구획하는 적어도 하나의 절연막은, 싱크홈(VH) 형성 시 패턴되지 않은 절연막일 수 있다. For example, the first sync home (VH1) may be divided into a 1_1 sync home (VH1_1) and a 1_2 sync home (VH1_2). The 1_1 sink groove (VH1_1) and the 1_2 sink groove (VH1_2) are provided adjacent to each other in the vertical direction with at least one insulating film therebetween. At least one insulating film dividing the vertically adjacent 1_1 sink groove (VH1_1) and 1_2 sink groove (VH1_2) may be an insulating film that is not patterned when forming the sink groove (VH).

도 16을 참조하면, 수직 라인 영역(VLA)에서 수평 라인 영역(HLA)과 중첩되는 영역은, 싱크 구조가 형성되지 않는 영역일 수 있다. 따라서, 싱크홈(VH)은 수평방향으로 이웃하는 픽셀들 사이에서 수직 방향으로 연장되되, 복수 개로 분할될 수 있고, 분할된 싱크홈들(VH1_3, VH1_4)은 수평 라인 영역(HLA)에 의해 구획될 수 있다. 다시 말해, 복수 개의 싱크홈들(VH1_3, VH1_4)은 수직 방향으로 소정 간격 이격되어 배치되고, 수평 라인(VH)은 수직 방향으로 이웃하는 싱크홈들(VH1_3, VH1_4) 사이 공간을 가로지르는 형태로 배치될 수 있다. Referring to FIG. 16, an area in the vertical line area (VLA) overlapping with the horizontal line area (HLA) may be an area in which a sync structure is not formed. Accordingly, the sync home VH extends vertically between horizontally neighboring pixels, but may be divided into a plurality, and the divided sync homes VH1_3 and VH1_4 are divided by the horizontal line area HLA. It can be. In other words, the plurality of sync grooves (VH1_3, VH1_4) are arranged at predetermined intervals in the vertical direction, and the horizontal line (VH) crosses the space between neighboring sync grooves (VH1_3, VH1_4) in the vertical direction. can be placed.

예를 들어, 제1 싱크홈(VH1)은 제1_3 싱크홈(VH1_3) 및 제1_4싱크홈(VH)으로 분할될 수 있다. 제1_3 싱크홈(VH1_3) 및 제1_4 싱크홈(VH1_4)은 수평 라인(HL)을 사이에 두고, 수직 방향으로 이웃하여 구비된다. For example, the first sink home (VH1) may be divided into a 1_3 sink home (VH1_3) and a 1_4 sink home (VH). The 1_3rd sink groove (VH1_3) and the 1_4th sink groove (VH1_4) are provided adjacent to each other in the vertical direction with the horizontal line (HL) interposed therebetween.

수직 라인 영역(VLA)에서 수평 라인 영역(HLA)과 중첩되는 영역은 싱크 구조가 형성될 수 없는 영역일 수 있다. 즉, 수평 라인 영역(HLA)에는 게이트 라인(GL)과 같이 수평 방향으로 연장되는 수평 라인(HL)이 구비된다. 수평 라인(HL)은 수직 라인 영역(VLA)과 수평 라인 영역(HLA)이 중첩되는 영역에서 수직 방향으로 연장되는 수직 라인(VL)과 하나의 절연막(IN)만을 사이에 두고 교차될 수 있다. 당해 영역에서, 싱크 구조를 형성하기 위해 수직 라인(VL) 아래에 구비된 절연막을 패턴하면, 수평 라인(HL)과 수직 라인(VL)이 쇼트(short)되는 불량이 발생할 수 있다. 이러한 경우, 수직 라인 영역(VLA)과 수평 라인 영역(HLA)이 중첩되는 영역에는 싱크 구조가 형성되지 않는다. An area in the vertical line area (VLA) overlapping with the horizontal line area (HLA) may be an area in which a sync structure cannot be formed. That is, the horizontal line area HLA is provided with a horizontal line HL extending in the horizontal direction like the gate line GL. The horizontal line HL may intersect the vertical line VL extending in the vertical direction in an area where the vertical line area VLA and the horizontal line area HLA overlap, with only one insulating layer IN in between. In this area, if the insulating film provided below the vertical line (VL) is patterned to form a sink structure, a defect in which the horizontal line (HL) and the vertical line (VL) are shorted may occur. In this case, a sync structure is not formed in the area where the vertical line area (VLA) and the horizontal line area (HLA) overlap.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.Through the above-described content, those skilled in the art will be able to make various changes and modifications without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to what is described in the detailed description of the specification, but should be determined by the scope of the patent claims.

VLA : 수직 라인 영역 HLA : 수평 라인 영역
VL : 수직 라인 HL : 수평 라인
VH : 싱크홈 IC1 : 제1 경사면
IC2 : 제2 경사면VLA: Vertical line area HLA: Horizontal line area
VL: vertical line HL: horizontal line
VH: Sync Home IC1: 1st slope
IC2: Second slope

Claims

A display panel having a plurality of pixels including an anode electrode, an organic light emitting layer on the anode electrode, and a cathode electrode on the organic light emitting layer;
vertical lines disposed between the horizontally neighboring pixels; and
It includes a sink groove provided in the insulating film below the vertical lines,
The vertical line is,
Covering the sink groove and a step portion of the insulating film defining the sink groove,
The vertical line is an organic light emitting diode display device located below the anode electrode.

According to claim 1,
An organic light emitting diode display device in which a plurality of vertical lines are arranged side by side between the horizontally neighboring pixels.

The method of claim 1 or 2,
The sink grooves are plural,
The sink homes are,
Organic light emitting diode display devices spaced at predetermined intervals based on the horizontal direction.

According to claim 2,
Further comprising horizontal lines disposed between the pixels that are vertically neighboring,
The sink grooves are plural,
The sink grooves are arranged to be spaced apart based on the vertical direction,
An organic light emitting diode display device in which the sync groove is not disposed in an area where the horizontal line and the vertical line overlap.

According to claim 3,
The width of any one of the sink grooves is,
Organic light emitting diode display devices with different widths from each other.

According to claim 3,
The upper surface of the vertical line is,
An organic light emitting diode display device comprising a first inclined surface and a second inclined surface having a predetermined inclination angle.

According to claim 6,
The inclination angle of the first inclined surface is different from the inclination angle of the second inclined surface.

According to claim 6,
An organic light emitting diode display device wherein the inclination angle of the first inclined surface of one of the sink grooves is different from the inclination angle of the other first inclined surface.

According to claim 6,
The inclination angle of the second inclined surface of one of the sink grooves is different from the inclination angle of the other second inclined surface.

According to claim 1,
The vertical line is,
An organic light emitting diode display device that is either a data line or a power line.