KR102386042B1 - 하이 패드 카운트 메모리 카드용 소켓 인터커넥터 - Google Patents

하이 패드 카운트 메모리 카드용 소켓 인터커넥터 Download PDF

Info

Publication number
KR102386042B1
KR102386042B1 KR1020217027981A KR20217027981A KR102386042B1 KR 102386042 B1 KR102386042 B1 KR 102386042B1 KR 1020217027981 A KR1020217027981 A KR 1020217027981A KR 20217027981 A KR20217027981 A KR 20217027981A KR 102386042 B1 KR102386042 B1 KR 102386042B1
Authority
KR
South Korea
Prior art keywords
memory card
socket
pads
interconnect
interconnect pads
Prior art date
Application number
KR1020217027981A
Other languages
English (en)
Other versions
KR20210116661A (ko
Inventor
존 버크
히데오 나가사와
Original Assignee
웨스턴 디지털 테크놀로지스, 인코포레이티드
몰렉스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 디지털 테크놀로지스, 인코포레이티드, 몰렉스 엘엘씨 filed Critical 웨스턴 디지털 테크놀로지스, 인코포레이티드
Publication of KR20210116661A publication Critical patent/KR20210116661A/ko
Application granted granted Critical
Publication of KR102386042B1 publication Critical patent/KR102386042B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

한 쌍의 메모리 카드를 수용하도록 구성된 한 쌍의 캐비티를 포함하는 메모리 카드 소켓 인터커넥터가 개시된다. 캐비티는 메모리 카드 인터커넥트 패드의 패턴을 포함한다. 상기 소켓 인터커넥터의 제 2 표면은 메모리 카드 인터커넥트 패드에 전기적으로 커플링된 소켓 인터커넥터의 제 2 표면에 걸쳐 배선된 소켓 인터커넥트 패드를 포함한다. 메모리 카드 소켓 인터커넥터는 메모리 카드 패드와 메모리 카드 인터커넥트 패드 사이에서 양호한 전기적 접촉을 가능하게 하기 위해 각각의 캐비티에서 메모리 카드 패드와 메모리 카드 인터커넥트 패드 사이에 제공된 이방성 탄성중합체 시트를 더 포함할 수 있다.

Description

하이 패드 카운트 메모리 카드용 소켓 인터커넥터
스마트폰과 같은 모바일 디바이스의 경우, 단일 디바이스 상에서 여러 유형의 카드를 사용하고자 하는 요구가 증가하고 있다. 예를 들어, 도 1은 멀티미디어 카드(Multimedia Card; MMC) 인터페이스를 갖는 최근에 도입된 나노 메모리 카드(nano Memory Card)(이후, NM 카드 또는 나노 MMC 카드)(10)를 도시한다. NM 카드(10)는 나노 SIM 카드의 패드의 위치에 대응하는 위치에 접촉 패드의 패턴을 포함한다. 푸쉬-이젝트(push-eject) 카드 커넥터에는 다양한 카드 설치 패턴을 지원하는 한 쌍의 소켓이 존재한다. 예를 들어, 한 쌍의 나노 SIM 카드는 카드 커넥터 내에 위치되고 호스트 디바이스 카드 소켓 내에서 사용될 수 있다. 대안적으로, 하나의 나노 MMC 카드 및 하나의 나노 SIM 카드는 카드 커넥터 내에 위치되고 호스트 디바이스 카드 소켓 내에서 사용될 수 있다.
메모리 카드의 수평 또는 수직 삽입을 위한 개구를 갖는 카드 커넥터 및 호스트 카드 소켓을 구성하는 것이 또한 알려져 있다. 예를 들어, 도 2a는 수평 배향으로 나노 SIM 카드(22) 및 나노 MMC 카드(24)와 같은 한 쌍의 메모리 카드를 수용하도록 구성된 종래의 카드 커넥터(20)를 도시한다. 카드 커넥터(20) 내로 삽입되면, 커넥터 및 메모리 카드는 이동 전화와 같은 호스트 디바이스(28)의 소켓(26) 내로 삽입될 수 있다. 도 2b는 수직 배향으로 나노 SIM 카드(32) 및 나노 MMC 카드(34)와 같은 한 쌍의 메모리 카드를 수용하도록 구성된 종래의 카드 커넥터(30)를 도시한다. 카드 커넥터(30) 내로 삽입되면, 커넥터 및 메모리 카드는 이동 전화와 같은 호스트 디바이스(38)의 소켓(36) 내로 삽입될 수 있다. 호스트 카드 소켓(36)은 SIM 카드(32) 및 나노 MMC 카드(34)의 패드와 메이트(mate)되는 접촉 핀의 구성을 포함한다. 호스트 카드 소켓(36)은 90° 회전되는, SIM 카드(32) 및 나노 MMC 카드(34)의 동일한 패드와 메이트되는 접촉 핀의 구성을 포함한다.
메모리 카드 상의 패드의 수가 증가함에 따라, 호스트 소켓 내부의 핀과 정확하고 반복적으로 메이트되는 패드 구성을 제공하는 것이 점점 더 어려워지고 있다. 예를 들어, 일부 나노 메모리 카드는 PCI 익스프레스(PCI Express; PCIe) 버스 인터페이스에 따라 작동하도록 제안되었다. 이러한 카드는 예를 들어 18개의 접촉 패드를 포함할 수 있다. 작은 영역에 다수의 이러한 패드가 주어지면, 기존 카드 소켓의 핀은 이러한 패드와 안정적으로 접속할 수 없다.
도 1은 종래의 나노 MMC 카드를 도시한 도면이다.
도 2a 및 도 2b는 호스트 디바이스 내에서 수평 및 수직으로 삽입되는 종래의 나노 카드의 도면이다.
도 3은 본 기술의 실시예와 함께 사용하기 위한 나노 SD 익스프레스 카드의 저면도이다.
도 4는 본 기술의 실시예와 함께 사용하기 위한 나노 SIM 카드의 저면도이다.
도 5는 본 기술의 실시예에 따른 메모리 카드 소켓 인터커넥터의 에지 단면도이다.
도 6은 본 기술의 실시예에 따른 메모리 카드 소켓 인터커넥터의 평면도이다.
도 7은 본 기술의 실시예에 따른 메모리 카드 소켓 인터커넥터의 저면도이다.
도 8은 본 기술의 대안적인 실시예에 따른 메모리 카드 소켓 인터커넥터의 에지 단면도이다.
도 9는 본 기술의 대안적인 실시예에 따른 메모리 카드 소켓 인터커넥터의 평면도이다.
도 10은 본 기술의 대안적인 실시예에 따른 메모리 카드 소켓 인터커넥터의 저면도이다.
도 11은 본 기술의 실시예에 따른 메모리 카드 소켓 인터커넥터로의 메모리 카드의 로딩을 도시한 에지 단면도이다.
도 12는 본 기술의 실시예에서 사용하기 위한 이방성 탄성중합체 시트의 평면도이다.
도 13a 및 도 13b는 본 기술의 실시예에서 사용하기 위한 이방성 탄성중합체 시트의 제 1 실시예의 확대도이다.
도 14a 및 도 14b는 본 기술의 실시예에서 사용하기 위한 이방성 탄성중합체 시트의 제 2 실시예의 확대도이다.
도 15a 및 도 15b는 본 기술의 실시예에서 사용하기 위한 이방성 탄성중합체 시트의 제 3 실시예의 확대도이다.
도 16은 본 기술의 실시예에 따른 재배선층을 도시하는 메모리 카드 소켓 인터커넥터의 에지 단면도이다.
도 17은 한 쌍의 메모리 카드가 호스트 디바이스 소켓 내로 삽입될 때 이를 지원하는 메모리 카드 소켓 인터커넥터의 에지 단면도이다.
도 18은 인터커넥터의 하단 표면 상의 패드와 메이트하기 위한 호스트 디바이스의 소켓 내의 핀 구성의 평면도이다.
본 기술은 이제 실시예에서 메모리 카드 소켓 인터커넥터에 관한 도면을 참조하여 설명될 것이다. 실시예에서, 소켓 인터커넥터는 한 쌍의 메모리 카드를 수용하도록 구성된 한 쌍의 캐비티를 포함한다. 실시예에서, 메모리 카드는 나노 SD 익스프레스 카드 및 나노 SIM 카드일 수 있지만, 추가 실시예에서 메모리 카드는 다른 표준으로 구성될 수 있다. 캐비티는 소켓 인터커넥터를 통해 부분적으로 형성된다. 각각의 캐비티 내의 제 1(상단) 표면은 각각의 메모리 카드 상의 접촉 패드의 크기, 형상 및 위치를 미러링하는 메모리 카드 인터커넥트 패드 세트를 포함한다. 소켓 인터커넥터의 제 2(하단) 표면은 소켓 인터커넥터의 제 2 표면에 걸쳐 배선(distribute)된 소켓 인터커넥트 패드를 포함한다. 제 2 표면 상의 소켓 인터커넥트 패드는 제 1 표면 상의 메모리 카드 인터커넥트 패드보다 더 넓은 영역에 걸쳐 배선된다.
소켓 인터커넥터는 메모리 카드 인터커넥트 패드를 소켓 인터커넥트 패드에 전기적으로 재배선하기 위해 제 1 표면과 제 2 표면 사이에 재배선 층을 더 포함할 수 있다. 메모리 카드는 소켓 인터커넥터의 캐비티 내로 삽입될 수 있으며, 이방성 탄성중합체 시트(anisotropic elastomeric sheet)가 각각의 캐비티에서 메모리 카드 패드와 메모리 카드 인터커넥트 패드 사이에 제공된다. 탄성중합체 시트는 메모리 카드 패드와 메모리 카드 인터커넥트 패드 사이의 우수한 전기적 접촉을 가능하게 한다. 그 후, 소켓 인터커넥터는 호스트 디바이스의 소켓 내로 삽입될 수 있다.
호스트 디바이스 카드 소켓은 소켓 인터커넥터의 제 2 표면에 걸쳐 배선된 소켓 인터커넥트 패드의 위치와 매칭하는 핀의 구성을 포함할 수 있다. 데이터 및 기타 신호는 소켓 인터커넥터 및 탄성중합체 시트를 통해 메모리 카드와 호스트 디바이스 사이에서 교환될 수 있다. 메모리 카드 패드보다 더 넓은 영역 위에 소켓 인터커넥트 패드를 배선하면 호스트 디바이스 소켓 핀의 설계 및 구현이 단순화되고, 소켓 인터커넥트 패드와 호스트 디바이스 소켓 핀 사이의 매우 반복가능한 접촉을 가능하게 한다.
본 발명은 많은 상이한 형태로 구현될 수 있고 여기에서 설명된 실시예로 제한되는 것으로 해석되어서는 안된다는 것을 이해해야 한다. 오히려, 이들 실시예는 본 개시가 철저하고 완전할 수 있고 본 발명을 당업자에게 충분히 전달될 수 있도록 제공된다. 실제로, 본 발명은 첨부된 청구범위에 의해 정의된 본 발명의 범위 및 사상 내에 포함되는 이러한 실시예의 대안, 수정 및 등가물을 포함하도록 의도된다. 또한, 본 발명의 다음의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해 다수의 특정 세부사항이 제시된다. 그러나, 본 발명이 이러한 특정 세부사항 없이 실시될 수 있음은 당업자에게 명백할 것이다.
본 명세서에서 사용될 수 있는 용어 "상단"/"하단", "상부"/"하부" 및 "수직"/"수평", 및 이들의 형태는 단지 예시 및 설명을 목적으로 하고, 언급된 항목의 위치 및 배향이 교체될 수 있다는 점에서 기술에 대한 설명을 제한하고자 하는 것은 아니다. 또한, 본 명세서에 사용된 바와 같이, 용어 "실질적으로" 및/또는 "약"은 지정된 치수 또는 파라미터가 주어진 애플리케이션에 대해 허용가능한 제조 허용오차 내에서 변경될 수 있음을 의미한다.
도 3 및 도 4는 본 기술의 소켓 인터커넥터와 함께 사용될 수 있는 한 쌍의 메모리 카드(100, 200)의 저면도이다. 도 3은 나노 SD 익스프레스 카드(100)의 하단 표면(108)의 도면이다. 언급된 바와 같이, "하단" 및 "상단"은 상대적인 용어이고 표면(108)은 추가의 실시예에서 카드(100)(및 아래에서 설명되는 카드(200))의 상단측일 수 있다. 카드(100)는 대향하는 평면 표면(표면의 적어도 일부가 평면임을 의미함)을 가질 수 있다. 카드(100)는 길이 12.3 mm 및 폭 8.8 mm로 나노 SIM 카드와 동일한 폼 팩터를 가질 수 있다. 추가 실시예에서는 다른 크기가 고려된다. 카드(100)는 호스트 디바이스 카드 소켓 내로 삽입하기 위한 배향을 정의하기 위해 종래의 나노 SIM 카드에서와 같이 코너 챔퍼(106)를 포함할 수 있다.
나노 SD 익스프레스 카드(100)는 나노 메모리 카드 폼 팩터에서 SD(또는 MMC와 같은 다른) 버스 인터페이스 및 PCIe 버스 인터페이스 모두로 구성된, 104a-104u로 번호가 매겨진 18개의 인터페이스 패드(총괄적으로 패드(104))를 포함할 수 있다. 패드의 수는 MMC/SD 인터페이스와 PCIe 인터페이스가 완전히 분리되기에 충분한다. 패드(104)의 수는 예를 들어 14개의 패드로 감소될 수 있으며, 이 경우 MMC/SD 인터페이스 및 PCIe 인터페이스의 신호 중 일부는 동일한 패드를 공유한다는 것이 이해된다.
도 3은 카드(100)가 수평 및 수직 호스트 소켓 구성 모두에서 사용될 수 있게 하는 패드(104)의 구성의 일례를 도시한다. 그러나, 카드(100) 내의 패드(104)의 크기, 형상 및 위치는 여전히 나노 메모리 카드 폼 팩터에서 MMC/SD 인터페이스 및 PCIe 인터페이스를 지원하면서 매우 다양한 다른 구성으로 제공될 수 있다는 것이 이해된다. 추가 실시예에서, 카드(100)는 PCIe 나노 메모리 카드(SD 또는 MMC 기능 없이)를 위한 패드(104)를 포함할 수 있다. 또한, 메모리 카드(100)의 실시예가 나노 메모리 카드 폼 팩터로 도시되어 있지만, 메모리 카드(100)는 추가 실시예에서 다른 표준을 지원하기 위해 다른 형상 및 크기일 수 있다는 것이 이해된다.
도 4는 나노 SIM 표준에 따라 구성된 패드(204a-204f)(총괄적으로 패드(204))의 패턴을 포함하는 메모리 카드(200)의 하단 표면(108)을 도시한다. 도 4에 도시된 SIM 패드(204)는 특정 SIM 패드의 일례이다. 다양한 나노 SIM 카드에 대해 일반적으로 수행되는 것과 같이 유사한 SIM 기능이 다양한 패드 패턴으로 구현될 수 있다.
카드(200)는 SIM 버스 인터페이스별로 구성된 패드를 포함하지만, 카드(200)는 예를 들어 MMC 또는 SD 카드, 또는 가능하게는 제 2 PCIe 카드를 포함하는 다른 버스 표준을 위해 구성될 수 있다. 추가로, 메모리 카드(200)의 실시예가 나노 메모리 카드 폼 팩터로 도시되어 있지만, 메모리 카드(200)는 추가 실시예에서 다른 표준을 지원하기 위해 다른 형상 및 크기일 수 있다는 것이 이해된다. 카드(200)는 호스트 디바이스 카드 소켓 내로 삽입하기 위한 배향을 정의하기 위해 코너 챔퍼(206)를 포함할 수 있다.
도 5, 도 6 및 도 7은 본 기술의 실시예에 따른 메모리 카드 소켓 인터커넥터(300)의 에지 단면도, 평면도 및 저면도를 각각 도시한다. 소켓 인터커넥터(300)는 상부 표면(302)(도 5 및 도 6) 및 하부 표면(304)(도 5 및 도 7)을 포함한다. 실시예에서, 소켓 인터커넥터(300)의 상부 표면(302)은 위에서 설명된 메모리 카드(100 및 200)와 같은 메모리 카드를 수용하도록 구성된 한 쌍의 캐비티(306 및 308)을 포함한다.
특히, 캐비티(306)는 실시예에서 나노 SD 익스프레스 카드일 수 있는 메모리 카드(100)를 수용하도록 구성된다. 이러한 실시예에서, 캐비티(306)에는 다수의 메모리 카드 인터커넥트 패드(404a-404u)(총괄적으로, 패드(404))가 제공된다. 메모리 카드 인터커넥트 패드(404)에는 메모리 카드 패드(104)를 미러링하도록 크기, 형상 및 위치가 제공된다. 따라서, 메모리 카드(100)가 캐비티(306) 내에 포지셔닝될 때, 각각의 메모리 카드 패드(104)는 대응하는 메모리 카드 인터커넥트 패드(404)(메모리 카드 인터커넥트 패드 참조 번호는 대응하는 메모리 카드 패드에 대해 300만큼 증분됨) 위에 놓일 것이다. 추가의 실시예에서, 메모리 카드 패드(104)보다 더 많은 메모리 카드 인터커넥트 패드(404)가 있는 것을 생각할 수 있다. 메모리 카드 패드(104)와 메모리 카드 인터커넥트 패드(404)는 적어도 부분적으로 서로 위에 중첩되는 한, 상이한 크기 및 형상을 갖는 것도 생각할 수 있다.
실시예에서 상이할 수 있지만, 일 예에서 대응하는 패드(104, 404)는 다음과 같은 기능을 갖는다. 패드(104a-104h/404a-404h)는 예를 들어 데이터 라인 D0(패드(104d/404d)), 데이터 라인 D1(패드(104a/404a)), 데이터 라인 D2(패드(104h/404h)) 및 데이터 라인 D3(패드(104g/404g))을 포함하는 SD 인터페이스 패드일 수 있다. 패드(104b/404b)는 클록 신호를 전달할 수 있고 패드(104c/404c)는 명령/응답 라인일 수 있다. 패드(104e/404e)는 접지될 수 있고, 패드(104f/404f)는 전압 소스 VDD일 수 있다.
패드(104j-104u/404j-404u)는 PCIe 인터페이스 패드일 수 있다. 예를 들어, 패드는 한 쌍의 송신 라인 패드 TX+(104j/404j) 및 TX-(104k/404k), 한 쌍의 수신 라인 패드 RX+(104p/404p) 및 RX-(104q/404q), 추가 전압 소스 라인 VDD2(104n/404n) 및 선택적 추가 접지 패드 GND(104m/404m)를 포함할 수 있다. 패드는 PCIe 차동 기준 클록 패드 REFCLK+(104t/404t) 및 REFCLK-(104u/404u), PCIe 클록 요청 패드 CLKREQ#(104r/404r) 및 사이드 밴드 시그널링 패드 PERST #(104s/404s)를 더 포함할 수 있다.
패드(104 및 404)의 상술된 기능은 단지 예시에 불과하다. 패드(104/404)는 추가의 실시예에서 상이하거나 다른 기능을 가질 수 있다는 것이 이해된다. 더욱이, 캐비티(306)에서 사용하기 위한 메모리 카드(100)가 전술한 것과 상이한 패드(104) 구성을 갖는 경우, 패드(404)의 구성은 패드(104)의 패턴과 매칭하도록 그에 따라 변경될 것이다.
캐비티(308)는 실시예에서 나노 SIM 카드일 수 있는 메모리 카드(200)를 수용하도록 구성된다. 그러한 실시예에서, 캐비티(308)에는 다수의 메모리 카드 인터커넥트 패드(504a-505f)(총괄적으로, 패드(504))가 제공된다. 메모리 카드 인터커넥트 패드(504)에는 카드(200)의 메모리 카드 패드(204)를 미러링하도록 크기, 모양 및 위치가 제공된다. 따라서, 메모리 카드(200)가 캐비티(308) 내에 포지셔닝될 때, 각각의 메모리 카드 패드(204)는 대응하는 메모리 카드 인터커넥트 패드(504)(메모리 카드 인터커넥트 패드 참조 번호는 대응하는 메모리 카드 패드에 대해 300만큼 증분됨) 위에 놓일 것이다. 추가의 실시예에서, 메모리 카드 패드(204)보다 더 많은 메모리 카드 인터커넥트 패드(504)가 있는 것을 생각할 수 있다. 메모리 카드 패드(204)와 메모리 카드 인터커넥트 패드(504)는 적어도 부분적으로 서로 위에 중첩되는 한, 상이한 크기 및 형상을 갖는 것도 생각할 수 있다.
실시예에서 상이할 수 있지만, 일 예에서, 대응하는 패드(204, 504)는 다음의 기능을 갖는다. 패드는 I/O 패드(204a/504a), 클록 신호 패드(패드(204b/504b)), 전압 Vpp 패드(패드(204c/504c)), 리셋 패드(패드(204d/504d)), 접지 패드(패드(204e/504e)) 및 전압 소스 Vcc(패드(204f/504f))를 포함할 수 있다. 패드(204 및 504)의 상술한 기능은 단지 예시일 뿐이다. 패드(204/504)는 추가의 실시예에서 상이하거나 다른 기능을 가질 수 있다는 것이 이해된다. 또한, 캐비티(308)에서 사용하기 위한 메모리 카드(200)가 상술된 것과 상이한 패드(204) 구성을 갖는 경우, 패드(504)의 구성은 패드(204)의 패턴과 일치하도록 그에 따라 변경될 것이다.
캐비티(306, 308)는, 아래에서 설명되는 바와 같이 임의의 탄성중합체 시트와 함께, 메모리 카드가 캐비티에 로드될 때, 메모리 카드의 상부 표면이 상단 표면(302)과 같은 높이에 또는 약간 위에 있어 메모리 카드 및 인터커넥트가 호스트 디바이스의 소켓 내에 꼭 맞게 피팅(fitting snugly)(상단에서 하단으로)되게 한다. 캐비티(308)가 메모리 카드(100)를 수용하고 캐비티(306)가 메모리 카드(102)를 수용할 수 있도록 캐비티(306 및 308) 내에 있는 패드(404 및 504)의 구성이 전환된다는 것이 이해된다.
캐비티(306 및 308)는 카드(100 및 200)가 캐비티(306, 308) 내에 적절하게 삽입되는 것을 보장하기 위해 챔퍼(108, 208)를 수용하기 위한 대각선 프로파일(310)을 갖는 하나의 코너와 함께 카드(100, 200)와 매칭하는 둘레 형상을 가질 수 있다. 메모리 카드 소켓 인터커넥터(300)는 후술하는 바와 같이 메모리 카드 소켓에 인터커넥터(300)를 삽입하는 것을 가능하게 하기 위해 핑거 그립(312)을 더 포함할 수 있다. 인터커넥터(300)는 호스트 디바이스 소켓으로의 인터커넥터(300)의 적절한 삽입을 보장하기 위해 챔퍼(314)를 더 포함할 수 있다.
도 5 및 도 7은 다수의 소켓 인터커넥트 패드(320)(이 중 하나는 도 5 및 도 7 각각에서 번호가 매겨짐)를 포함하는 인터커넥터(300)의 하단 표면(304)을 도시한다. 상호접속 패드(320)는 하단 표면(304)의 적어도 대부분에 걸쳐 (균일하게 또는 불균일하게) 배선될 수 있다. 일 실시예에서, 패드(320)는 각각 2 mm의 길이(x축을 따라) 및 1.5 mm의 폭(y축을 따라)을 가지고, 각각의 패드(320) 사이에 0.5 내지 2 mm의 간격을 가질 수 있다. 패드 사이의 이러한 치수 및 간격은 예시일 뿐이며 추가 실시예에서 변경될 수 있다. 적어도 표면(302) 상에 메모리 카드 인터커넥트 패드(404, 504)가 있는 만큼 표면(304) 상에 소켓 인터커넥트 패드(320)가 있을 수 있다. 이하 설명되는 바와 같이, 표면(302) 상의 메모리 카드 인터커넥트 패드(404, 504)는 소켓 인터커넥트 패드(320)에 전기적으로 접속되고 전기적으로 재배선될 수 있다.
도 5 내지 도 7에 도시된 메모리 카드 소켓 인터커넥터(300)의 실시예는 화살표 A 방향(도 7)으로 호스트 디바이스 소켓에 메모리 카드(100 및 200)를 수평으로 삽입하도록 구성된다. 도 8 내지 도 10은 화살표 A 방향(도 10)으로 호스트 디바이스 소켓에 메모리 카드(100 및 200)를 수직으로 삽입하도록 구성된 메모리 카드 소켓 인터커넥터(300)의 대안적인 실시예를 도시한다. 도 8 내지 도 10에 도시된 인터커넥터(300)의 실시예는 전반적으로, 메모리 카드(100 및 200)(90° 회전됨)를 수용하도록 상기 설명된 바와 같이 구성된 캐비티(306 및 308)을 포함하는 도 5 내지 도 7에 도시된 실시예와 동일할 수 있다. 상술된 바와 같이, 캐비티(306)는 메모리 카드 패드(104)의 미러 이미지로서 메모리 카드 인터커넥트 패드(404)를 포함하고, 캐비티(308)는 메모리 카드 패드(204)의 미러 이미지로서 메모리 카드 인터커넥트 패드(504)를 포함한다. 도 8 내지 도 10에 도시된 소켓 인터커넥트 패드(320)는 도 5 내지 도 7에 도시된 소켓 인터커넥트 패드(320)(90°회전됨)와 동일할 수 있다.
도 11은 메모리 카드 소켓 인터커넥터(300)에 메모리 카드(100, 200)를 로딩하는 것을 도시한 에지 단면도이다. 특히, 메모리 카드 패드(104, 204)와 메모리 카드 인터커넥트 패드(404, 504) 사이에서 양호한 전기적 접촉을 가능하게 하기 위해, 이방성 탄성중합체 시트(350)와 같은 이방성 전도성 필름이 먼저 각각의 캐비티(306 및 308) 내에 배치될 수 있다. 따라서, 메모리 카드를 로딩할 때, 탄성중합체 시트(350)는 각각의 메모리 카드(100, 200) 및 메모리 카드 소켓 인터커넥터(300) 사이에 재개될 수 있다.
탄성중합체 시트(350)는 일본 도쿄 소재의 Tespro Co., LTD.로부터 상업적으로 입수가능한 "matrix series"와 같은 공지된 이방성 탄성중합체 재료로부터 개조될 수 있다. 그러나, 일반적으로, 탄성중합체 시트(350)는 인터위브 재료의 스트랜드로 구성되며, 각 스트랜드는 스트랜드 주위에 감긴 미세 피치 금속 와이어 코일을 포함한다. 도 12는 이방성 탄성중합체 시트(350) 중 하나의 평면도를 도시한다. 도시된 바와 같이, 시트(350)는 메모리 카드(100, 200) 및 캐비티(306, 308)의 풋프린트와 매칭하도록 절단될 수 있다.
도 13a 내지 도 15b는 탄성중합체 시트(350)의 상이한 예를 예시한다. 도 13a 및 도 13b는 금속 와이어(352)가 스트랜드(354)와 90° 각도를 형성하도록 금속 와이어(352)가 스트랜드(354) 주위에 감길 수 있는 "matrix-90" 탄성중합체 시트를 예시한다. 도 14a 및 도 14b는 금속 와이어(352)가 스트랜드(354)와 63°각도를 형성하도록 금속 와이어(352)가 스트랜드(354) 주위에 감길 수 있는 "matrix-63" 탄성중합체 시트를 예시한다. 도 15a 및 도 15b는 금속 와이어(352)가 스트랜드(354)에 수직인 평면과 15° 각도를 형성하도록 금속 와이어(352)가 스트랜드(354) 주위에 감길 수 있는 "matrix-15" 탄성중합체 시트를 예시한다. 와이어(352)는 추가 실시예에서 스트랜드(354)에 대해 다른 각도를 형성될 수 있다고 이해된다.
실시예에서, 금속 와이어(352)는 0.15 mm 내지 2 mm 범위의 두께, 및 0.04 mm 내지 0.1 mm 범위의 금속 루프 사이의 피치를 가질 수 있다. 이러한 두께 및 피치는 예시일 뿐이며 추가의 실시예에서 변경될 수 있다.
탄성중합체 시트(350), 특히 금속 와이어 코일(352)은 시트(350)에 수직인 평면에서 압축될 수 있다. 시트(350)가 메모리 카드(100, 200)와 카드 소켓 인터커넥터(300) 사이에 개재되고 힘이 가해지면, 메모리 카드 패드(104, 204)와 메모리 카드 인터커넥트 패드(404, 504) 사이에서 다수의 금속 코일(352)이 압축된다. 따라서, 탄성중합체 시트(350)는, 후술되는 바와 같이 인터커넥터(300)가 호스트 디바이스의 소켓 내로 삽입될 때와 같이, 메모리 카드(100, 200)가 캐비티(306, 308) 내로 눌려질 때 각각의 메모리 카드 패드(104, 204)와 메모리 카드 인터커넥트 패드(404, 504) 사이의 양호한 전기적 접촉을 가능하게 한다.
탄성중합체 시트가 양호한 전기적 접촉을 가능하게 하지만, 탄성중합체 시트가 추가의 실시예에서 생략되는 것을 생각할 수 있다. 그러한 실시예에서, 메모리 카드 패드(104, 204)는 메모리 카드 인터커넥트 패드(404, 504)에 직접적으로 놓일 수 있다. 따라서, 본 명세서에서 사용되는 바와 같이, 메모리 카드 패드(104, 204)는 메모리 카드 인터커넥트 패드(404, 504)와 메이트된다. 그 메이트는, 탄성중합체 시트(350)가 그 사이에 제공되는 경우와 같이 간접적일 수 있다. 대안적으로, 이러한 메이트는 탄성중합체 시트 또는 그 사이에 다른 압축성 전도체가 없고 패드(104, 204)가 패드(404, 504)와 물리적으로 직접 접촉하도록 놓이는 경우와 같이 직접적일 수 있다.
위에서 언급한 바와 같이, 인터커넥터(300)의 표면(302) 상의 메모리 카드 인터커넥트 패드(404, 504)는 표면(304) 상의 소켓 인터커넥트 패드(320)에 전기적으로 접속되고 전기적으로 재배선될 수 있다. 이제 도 16의 에지 단면도를 참조하면, 소켓 인터커넥터(300)는 상단 표면(302)과 하단 표면(304) 사이에 재배선 층(360)을 더 포함할 수 있다. 재배선 층(360)은 메모리 카드 인터커넥트 패드(404, 504)와 소켓 인터커넥트 패드(320)를 전기적으로 상호접속한다. 재배선 층(360)은 상부 표면(302) 및 하부 표면(304) 사이의 하나 이상의 평면에 존재하는 에칭된 전도성 패턴(362)을 포함한다. 재배선 층(360)은 메모리 카드 인터커넥트 패드(404, 504)와 에칭된 전도성 패턴(362) 사이에서 연장되는 제 1 일련의 비아(364), 및 소켓 인터커넥트 패드(320)와 에칭된 전도성 패턴(362) 사이에서 연장되는 제 2 일련의 비아(366)를 더 포함할 수 있다.
배경기술 섹션에서 언급된 바와 같이, 예를 들어 나노 SD 익스프레스 카드에서와 같이 작은 영역에 있는 많은 수의 메모리 카드 접촉 패드는 호스트 소켓 내의 핀에 의해 이러한 패드와 안정적이고 반복가능한 접촉과 관련하여 문제를 나타낸다. 이 문제는 본 기술에서 인터커넥터(300)에 의해 해결된다. 인터커넥터(300)는 나노 카드 풋프린트의 작은 영역으로부터 인터커넥터(300)의 하단 표면의 더 큰 영역으로 많은 수의 접촉 패드를 효과적으로 재배선한다.
도 17은 메모리 카드 소켓 인터커넥터(300)가 호스트 디바이스(372)의 소켓(370) 내로 삽입되는 것을 도시하는 단면도이다. 호스트 디바이스(372)는 예를 들어 모바일 전화일 수 있지만, 추가의 실시예에서 예를 들어 데스크탑 컴퓨터, 랩탑 컴퓨터, 태블릿, 자동차 컴퓨팅 시스템, 카메라 및 착탈식 비휘발성 메모리를 사용하는 광범위하고 다양한 기타 디바이스와 같은 다양한 다른 컴퓨팅 디바이스일 수 있다.
도 17에 도시된 바와 같이, 메모리 카드(100, 200)는 인터커넥터(300)를 소켓(370)에 로딩하기 위한 준비로 메모리 카드 소켓 인터커넥터(300) 내로 로딩되었다. 도 17의 에지 단면도 및 도 18의 평면도에서 도시된 바와 같이, 소켓 핀(380)의 패턴은 소켓(370)의 하단 표면에 제공될 수 있다. 소켓 핀(380)은 인터커넥터(300)의 하단 표면 상의 소켓 인터커넥트 패드(320)와 매칭하는 패턴으로 제공될 수 있다. 따라서, 소켓(370)에 인터커넥트(300)를 삽입할 때 소켓 인터커넥트 패드(320)(또는 적어도 메모리 카드 인터커넥트 패드(404, 504)에 전기적으로 커플링된 패드(320)) 각각과 전기적으로 접촉할 수 있다.
소켓(370)은 소켓(370)에서 인터커넥터(300)와 메모리 카드(100, 102)의 단단한 피팅(상단에서 하단으로)을 보장하기 위해 크기가 지정되거나 메카니즘을 제공할 수 있다. 이것은 메모리 카드 패드(104, 204)와 메모리 카드 인터커넥트 패드(404, 504) 사이의 양호한 메이트를 가능하게 한다. 이것은 또한 소켓 인터커넥트 패드(320)와 소켓 핀(380) 사이의 양호한 전기적 커플링을 가능하게 한다.
위에서 설명된 실시예는 한 쌍의 메모리 카드(100, 200)를 지원하는 인터커넥터(300)를 도시한다. 그러나, 추가의 실시예에서, 인터커넥터(300)는 메모리 카드(100)와 같은 단일 메모리 카드를 지원할 수 있다. 이 경우, 메모리 카드 소켓 인터커넥트(300)는 더 작은 풋프린트를 갖는다. 그러나, 이러한 실시예에서, 상술된 실시예에서와 같이, 인터커넥터(300)는 메모리 카드(100)의 접촉 패드(104)를 인터커넥터(300)의 하단 표면의 더 넓은 영역에 효과적으로 재배선한다. 소켓 핀이 메모리 카드의 풋프린트에 국한되는 경우에 가능한 것보다 호스트 소켓 내의 핀에 의해 이러한 패드에 더 안정적이고 반복가능한 접촉을 가능하게 한다.
요약하면, 일 실시예에서, 본 기술은 호스트 디바이스의 소켓에서 하나 이상의 메모리 카드를 지원하도록 구성된 메모리 카드 소켓 인터커넥터에 관한 것이고, 메모리 카드 소켓 인터커넥터는, 메모리 카드 소켓 인터커넥터의 제 1 표면 상의 메모리 카드 인터커넥트 패드 세트 - 메모리 카드 인터커넥트 패드 세트는 하나 이상의 메모리 카드 상의 패드와 메이트되도록 구성됨 - ; 제 1 표면과 반대인 메모리 카드 소켓 인터커넥터의 제 2 표면 상의 소켓 인터커넥트 패드 세트 - 소켓 인터커넥트 패드 세트는 호스트 디바이스의 소켓 내의 핀과 메이트되도록 구성되며, 소켓 인터커넥트 패드 세트는 제 1 표면 상의 메모리 카드 인터커넥트 패드 세트의 적어도 일부보다 더 많은 양만큼 서로 이격되어 있음 - ; 및 메모리 카드 인터커넥트 패드 세트를 소켓 인터커넥트 패드 세트에 전기적으로 재배선하는, 제 1 표면과 제 2 표면 사이의 재배선 층을 포함한다.
다른 실시예에서, 본 기술은 호스트 디바이스의 소켓에서 하나 이상의 메모리 카드를 지원하도록 구성된 메모리 카드 소켓 인터커넥터에 관한 것이고, 메모리 카드 소켓 인터커넥터는, 메모리 카드 소켓 인터커넥터의 제 1 표면 상의 메모리 카드 인터커넥트 패드 세트 - 메모리 카드 인터커넥트 패드 세트는 하나 이상의 메모리 카드 상의 패드의 패턴을 미러링하는 패턴을 가짐 - ; 메모리 카드 소켓 인터커넥터의 제 1 표면 상의 메모리 카드 인터커넥트 패드 세트와 하나 이상의 메모리 카드 상의 패드 사이의 양호한 물리적 및 전기적 접촉을 가능하게 하기 위해 메모리 카드 소켓 인터커넥터의 제 1 표면 상의 메모리 카드 인터커넥트 패드 세트와 하나 이상의 메모리 카드 상의 패드 사이에 포지셔닝되도록 구성된 전기 전도체; 제 1 표면과 반대인 메모리 카드 소켓 인터커넥터의 제 2 표면 상의 소켓 인터커넥트 패드 세트 - 소켓 인터커넥트 패드 세트는 호스트 디바이스의 소켓 내의 핀과 메이트되도록 구성되며, 소켓 인터커넥트 패드 세트는 제 1 표면 상의 메모리 카드 인터커넥트 패드 세트의 적어도 일부보다 더 많은 양만큼 서로 이격되어 있음 - ; 및 메모리 카드 인터커넥트 패드 세트를 소켓 인터커넥트 패드 세트에 전기적으로 재배선하는, 제 1 표면과 제 2 표면 사이의 재배선 층을 포함한다.
다른 실시예에서, 본 기술은 호스트 디바이스의 소켓에서 한 쌍의 메모리 카드를 지원하도록 구성된 메모리 카드 소켓 인터커넥터에 관한 것이고, 메모리 카드 소켓 인터커넥터는, 메모리 카드 소켓 인터커넥터의 제 1 표면 내에 형성된 제 1 캐비티 - 제 1 캐비티는 제 1 메모리 카드 인터커넥트 패드 세트를 포함하고, 제 1 메모리 카드 인터커넥트 패드 세트는 제 1 캐비티 내에 포지셔닝된 PCIe 인터페이스를 갖는 제 1 메모리 카드의 패드와 메이트되도록 구성됨 - ; 메모리 카드 소켓 인터커넥터의 제 1 표면 내에 있는 제 2 캐비티 - 제 2 캐비티는 제 2 메모리 카드 인터커넥트 패드 세트를 포함하고, 제 2 메모리 카드 인터커넥트 패드 세트는 제 2 캐비티 내에 포지셔닝된 제 2 메모리 카드의 패드와 메이트되도록 구성됨 - ; 제 1 표면과 반대인 메모리 카드 소켓 인터커넥터의 제 2 표면 상의 소켓 인터커넥트 패드 세트 - 소켓 인터커넥트 패드 세트는 호스트 디바이스의 소켓 내의 핀과 메이트되도록 구성됨 -; 및 제 1 및 제 2 메모리 카드 인터커넥트 패드 세트를 소켓 인터커넥트 패드 세트에 전기적으로 재배선하는, 제 1 표면과 상기 제 2 표면 사이의 재배선 층을 포함한다.
본 발명의 상술된 상세한 설명은 예시 및 설명의 목적으로 제공되었다. 이것은 개시된 정확한 형태로 본 발명을 제한하거나 완전하게 하려는 의도가 아니다. 상기 교시에 비추어 많은 수정 및 변형이 가능하다. 설명된 실시예는 본 발명의 원리 및 그의 실제 적용을 가장 잘 설명하기 위해 선택되어 당업자가 다양한 실시예에서 그리고 고려되는 특정 용도에 적합한 다양한 수정으로 본 발명을 가장 잘 활용할 수 있도록 한다. 본 발명의 범위는 여기에 첨부된 청구범위에 의해 정의되는 것으로 의도된다.

Claims (17)

  1. 호스트 디바이스의 소켓에서 제 1 및 제 2 메모리 카드를 지원하도록 구성된 메모리 카드 소켓 인터커넥터에 있어서,
    상기 메모리 카드 소켓 인터커넥터의 제 1 표면 상의, 제 1 패턴의 제 1 메모리 카드 인터커넥트 패드 세트 - 상기 제 1 메모리 카드 인터커넥트 패드 세트는 상기 제 1 메모리 카드 상의 패드와 메이트(mate)되도록 구성됨 - ;
    상기 메모리 카드 소켓 인터커넥터의 제 1 표면 상의, 제 2 패턴의 제 2 메모리 카드 인터커넥트 패드 세트 - 상기 제 2 메모리 카드 인터커넥트 패드 세트는 상기 제 2 메모리 카드 상의 패드와 메이트되도록 구성됨 - ;
    상기 제 1 표면과 반대인 상기 메모리 카드 소켓 인터커넥터의 제 2 표면 상의 소켓 인터커넥트 패드 세트 - 상기 소켓 인터커넥트 패드 세트는 상기 호스트 디바이스의 소켓 내의 핀과 메이트되도록 구성되며, 상기 소켓 인터커넥트 패드 세트는 상기 제 1 표면으로부터 상기 제 2 표면으로 상기 제 1 및 제 2 패턴의 메모리 카드 인터커넥트 패드를 분배하고, 상기 소켓 인터커넥트 패드는 상기 제 1 표면 상의 상기 제 1 메모리 카드 인터커넥트 패드 세트의 적어도 일부보다 더 많은 양만큼 서로 이격되어 있음 - ; 및
    상기 제 1 및 제 2 메모리 카드 인터커넥트 패드 세트를 상기 소켓 인터커넥트 패드 세트에 전기적으로 재분배하는, 상기 제 1 표면과 상기 제 2 표면 사이의 재분배 층
    을 포함하는, 메모리 카드 소켓 인터커넥터.
  2. 제 1 항에 있어서,
    상기 제 1 메모리 카드는 PCI 익스프레스(PCI Express; PCIe) 인터페이스용으로 구성되고, 상기 제 1 메모리 카드 인터커넥트 패드 세트는 상기 제 1 메모리 카드 상의 패드의 구성을 미러링하는 것인, 메모리 카드 소켓 인터커넥터.
  3. 제 2 항에 있어서,
    상기 제 2 메모리 카드는 PCIe 인터페이스, SIM 인터페이스, SD 인터페이스, 및 멀티미디어 카드(Multimedia Card; MMC) 인터페이스 중 적어도 하나를 위한 패드를 포함하는 것인, 메모리 카드 소켓 인터커넥터.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 세트의 메모리 카드 인터커넥트 패드 중 적어도 하나 상에 적어도 하나의 이방성 전도성 탄성중합체 시트(anisotropic conductive elastomeric sheet)
    를 더 포함하는, 메모리 카드 소켓 인터커넥터.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 이방성 탄성중합체 시트의 부분은 상기 제 1 및 제 2 메모리 카드 중 하나가 상기 적어도 하나의 이방성 탄성중합체 시트에 대해 압축 될 때 압축되도록 구성되는 것인, 메모리 카드 소켓 인터커넥터.
  6. 제 1 항에 있어서,
    상기 메모리 카드 소켓 인터커넥터의 제 1 표면 상의 상기 제 1 및 제 2 메모리 카드 인터커넥트 패드 세트 중 적어도 하나와 상기 제 1 및 제 2 메모리 카드 중 적어도 하나 상의 패드 사이에 포지셔닝되도록 구성된 전기 전도체
    를 더 포함하고,
    상기 전기 전도체는, 상기 메모리 카드 소켓 인터커넥터의 제 1 표면 상의 상기 적어도 하나의 메모리 카드 인터커넥트 패드 세트와 상기 제 1 및 제 2 메모리 카드 중 적어도 하나 상의 패드 사이에 양호한 물리적 및 전기적 접촉을 가능하게 하기 위해, 상기 제 1 및 제 2 메모리 카드 중 적어도 하나 상의 패드에 의해 압축되도록 구성되는 것인, 메모리 카드 소켓 인터커넥터.
  7. 제 6 항에 있어서,
    상기 전기 전도체는 하나 이상의 전기 전도성 재료 시트를 포함하는 것인, 메모리 카드 소켓 인터커넥터.
  8. 호스트 디바이스의 소켓에서 제 1 및 제 2 메모리 카드를 지원하도록 구성된 메모리 카드 소켓 인터커넥터에 있어서,
    상기 제 1 메모리 카드를 수용하도록 구성되며 상기 제 1 메모리 카드의 크기 및 형상과 매칭하는 크기 및 형상을 갖는, 상기 메모리 카드 소켓 인터커넥터의 제 1 표면에 형성된 제 1 캐비티 - 상기 제 1 캐비티는 제 1 메모리 카드 인터커넥트 패드 세트를 포함하고, 상기 제 1 메모리 카드 인터커넥트 패드 세트는 상기 제 1 캐비티 내에 포지셔닝된 PCI 익스프레스(PCI Express; PCIe) 인터페이스를 갖는 상기 1 메모리 카드의 패드와 메이트되도록 구성된 제 1 패턴을 가짐 - ;
    상기 제 2 메모리 카드를 수용하도록 구성되며 상기 제 2 메모리 카드의 크기 및 형상과 매칭하는 크기 및 형상을 갖는, 상기 메모리 카드 소켓 인터커넥터의 제 1 표면에 형성된 제 2 캐비티 - 상기 제 2 캐비티는 제 2 메모리 카드 인터커넥트 패드 세트를 포함하고, 상기 제 2 메모리 카드 인터커넥트 패드 세트는 상기 제 2 캐비티 내에 포지셔닝된 상기 제 2 메모리 카드의 패드와 메이트되도록 구성된 제 2 패턴을 가짐 - ;
    상기 제 1 표면과 반대인 상기 메모리 카드 소켓 인터커넥터의 제 2 표면 상의 소켓 인터커넥트 패드 세트 - 상기 소켓 인터커넥트 패드 세트는 상기 제 1 표면으로부터 상기 제 1 및 제 2 패턴의 메모리 카드 인터커넥트 패드를 균일하게(evenly) 분배하는 균일하게 이격된 인터커넥트 패드의 제3 패턴을 가짐 - ; 및
    상기 제 1 및 제 2 메모리 카드 인터커넥트 패드 세트를 상기 소켓 인터커넥트 패드 세트에 전기적으로 재분배하는, 상기 제 1 표면과 상기 제 2 표면 사이의 재분배 층
    을 포함하는, 메모리 카드 소켓 인터커넥터.
  9. 제 8 항에 있어서,
    상기 소켓 인터커넥트 패드 세트는 상기 제 1 및 제 2 메모리 카드 인터커넥트 패드 세트의 메모리 카드 인터커넥트 패드의 적어도 일부보다 더 많은 양만큼 이격되어 있는 것인, 메모리 카드 소켓 인터커넥터.
  10. 제 8 항에 있어서,
    상기 제 1 메모리 카드 인터커넥트 패드 세트는 PCIe 인터페이스를 갖는 상기 제 1 메모리 카드 상의 패드의 구성을 미러링하는 것인, 메모리 카드 소켓 인터커넥터.
  11. 제 8 항에 있어서,
    상기 제 2 메모리 카드는 PCIe 인터페이스, SIM 인터페이스, SD 인터페이스, 및 멀티미디어 카드(Multimedia Card; MMC) 인터페이스 중 하나를 위한 패드를 포함하는 것인, 메모리 카드 소켓 인터커넥터.
  12. 제 11 항에 있어서,
    상기 제 2 메모리 카드 인터커넥트 패드 세트는 상기 제 2 메모리 카드 상의 패드의 구성을 미러링하는 것인, 메모리 카드 소켓 인터커넥터.
  13. 제 8 항에 있어서,
    상기 제 1 메모리 카드 인터커넥트 패드 세트와 상기 제 1 메모리 카드 상의 패드 사이에 양호한 물리적 및 전기적 접촉을 가능하게 하기 위해, 상기 제 1 메모리 카드 인터커넥트 패드 세트와 상기 제 1 메모리 카드 상의 패드 사이에서, 상기 제 1 캐비티 내에 또는 상기 제 1 캐비티 상에 피팅되도록 구성된 전기 전도체
    를 더 포함하는, 메모리 카드 소켓 인터커넥터.
  14. 제 13 항에 있어서,
    상기 전기 전도체는 전기 전도성 재료 시트를 포함하는 것인, 메모리 카드 소켓 인터커넥터.
  15. 제 13 항에 있어서,
    상기 전기 전도체는 이방성 탄성중합체 시트를 포함하는 것인, 메모리 카드 소켓 인터커넥터.
  16. 제 13 항에 있어서,
    상기 전기 전도체는 제 1 전기 전도체를 포함하고, 상기 메모리 카드 소켓 인터커넥터는,
    상기 제 2 메모리 카드 인터커넥트 패드 세트와 상기 제 2 메모리 카드 상의 패드 사이에 양호한 물리적 및 전기적 접촉을 가능하게 하기 위해, 상기 제 2 메모리 카드 인터커넥트 패드 세트와 상기 제 2 메모리 카드 상의 패드 사이에서, 상기 제 2 캐비티 내에 또는 상기 제 2 캐비티 상에 피팅되도록 구성된 제 2 전기 전도체
    를 더 포함하는, 메모리 카드 소켓 인터커넥터.
  17. 호스트 디바이스의 소켓에서 제 1 및 제 2 메모리 카드를 지원하도록 구성된 메모리 카드 소켓 인터커넥터에 있어서,
    상기 제 1 메모리 카드를 수용하도록 구성되며 상기 제 1 메모리 카드의 크기 및 형상과 매칭하는 크기 및 형상을 갖는, 상기 메모리 카드 소켓 인터커넥터의 제 1 표면에 형성된 제 1 캐비티 - 상기 제 1 캐비티는 상기 제 1 캐비티 내에 포지셔닝된 PCI 익스프레스 인터페이스를 갖는 상기 제 1 메모리 카드의 패드와 메이트하는 제 1 메모리 카드 인터커넥트 수단을 포함함 - ;
    상기 제 2 메모리 카드를 수용하도록 구성되며 상기 제 2 메모리 카드의 크기 및 형상과 매칭하는 크기 및 형상을 갖는, 상기 메모리 카드 소켓 인터커넥터의 제 1 표면에 형성된 제 2 캐비티 - 상기 제 2 캐비티는 상기 제 2 캐비티 내에 포지셔닝된 상기 제 2 메모리 카드의 패드와 메이트하는 제 2 메모리 카드 인터커넥트 수단을 포함함 - ;
    상기 제 1 표면과 반대인 상기 메모리 카드 소켓 인터커넥터의 제 2 표면 상의 소켓 인터커넥트 수단 - 상기 소켓 인터커넥트 수단은 상기 제 1 표면으로부터 상기 제 2 표면으로 상기 제 1 및 제 2 메모리 카드 인터커넥트 수단을 균일하게 분배함 - ; 및
    상기 제 1 및 제 2 메모리 카드 인터커넥트 수단을 상기 소켓 인터커넥트 수단에 전기적으로 재분배하는, 상기 제 1 표면과 상기 제 2 표면 사이의 재분배 수단
    을 포함하는, 메모리 카드 소켓 인터커넥터.
KR1020217027981A 2019-02-19 2019-11-27 하이 패드 카운트 메모리 카드용 소켓 인터커넥터 KR102386042B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962807395P 2019-02-19 2019-02-19
US62/807,395 2019-02-19
US16/438,945 2019-06-12
US16/438,945 US11157197B2 (en) 2019-02-19 2019-06-12 Socket interconnector for high pad count memory cards
PCT/US2019/063683 WO2020171870A1 (en) 2019-02-19 2019-11-27 Socket interconnector for high pad count memory cards

Publications (2)

Publication Number Publication Date
KR20210116661A KR20210116661A (ko) 2021-09-27
KR102386042B1 true KR102386042B1 (ko) 2022-04-14

Family

ID=72042144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027981A KR102386042B1 (ko) 2019-02-19 2019-11-27 하이 패드 카운트 메모리 카드용 소켓 인터커넥터

Country Status (4)

Country Link
US (1) US11157197B2 (ko)
KR (1) KR102386042B1 (ko)
CN (1) CN113424193B (ko)
WO (1) WO2020171870A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118607569A (zh) * 2018-02-01 2024-09-06 华为技术有限公司 存储卡和终端
US11910722B2 (en) * 2021-12-06 2024-02-20 International Business Machines Corporation Subtractive top via as a bottom electrode contact for an embedded memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004921A1 (en) 2007-06-29 2009-01-01 Jonathan Hubert Adapter system for use with an expresscard slot
US20100025480A1 (en) 2006-09-27 2010-02-04 Hirotaka Nishizawa Ic card and ic card socket
US20170125959A1 (en) 2012-11-08 2017-05-04 Samsung Electronics Co., Ltd. Memory card adapter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667388A (en) 1994-11-14 1997-09-16 Intel Corporation Printed circuit board adapter carrier for input/output cards
US6062887A (en) 1998-08-31 2000-05-16 Motorola, Inc. Electronic device with dual card reader employing a drawer
FR2783622B1 (fr) 1998-09-22 2000-10-27 Itt Mfg Enterprises Inc Connecteur electrique pour le raccordement simultane de deux cartes a memoire electronique
US7440287B1 (en) * 2000-01-06 2008-10-21 Super Talent Electronics, Inc. Extended USB PCBA and device with dual personality
JP3803098B2 (ja) 2002-11-28 2006-08-02 山一電機株式会社 カードコネクタ
JP2004265729A (ja) * 2003-02-28 2004-09-24 Jst Mfg Co Ltd 異方導電シート
JP4347018B2 (ja) 2003-10-24 2009-10-21 モレックス インコーポレイテド メモリーカード用互換装置およびメモリーカードモジュール
CN2788405Y (zh) 2005-03-30 2006-06-14 美国莫列斯股份有限公司 记忆卡及用户识别模块连接器
CN2826739Y (zh) * 2006-01-09 2006-10-11 东莞捷仕美电子有限公司 一种sim复合型存储卡连接器
JP4385047B2 (ja) 2006-12-06 2009-12-16 ホシデン株式会社 コンタクトとそれを備えるカードアダプタ及びカードコネクタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025480A1 (en) 2006-09-27 2010-02-04 Hirotaka Nishizawa Ic card and ic card socket
US20090004921A1 (en) 2007-06-29 2009-01-01 Jonathan Hubert Adapter system for use with an expresscard slot
US20170125959A1 (en) 2012-11-08 2017-05-04 Samsung Electronics Co., Ltd. Memory card adapter

Also Published As

Publication number Publication date
CN113424193B (zh) 2022-11-22
WO2020171870A1 (en) 2020-08-27
US11157197B2 (en) 2021-10-26
KR20210116661A (ko) 2021-09-27
US20200264802A1 (en) 2020-08-20
CN113424193A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
KR102386042B1 (ko) 하이 패드 카운트 메모리 카드용 소켓 인터커넥터
US9992863B2 (en) Connector inserts and receptacle tongues formed using printed circuit boards
US7362589B2 (en) Circuit board adapted to couple to different types of add-in cards
US7680974B2 (en) Cooperative interconnection and operation of a non-volatile memory card and an input-output card
US20170011002A1 (en) Peripheral component interconnect express card
US7530814B2 (en) Providing variable sized contacts for coupling with a semiconductor device
US10374342B2 (en) Memory card and electronic apparatus including the same
TW201021329A (en) Reduced size multi-pin male plug connector
US8616907B2 (en) Test socket for testing electrical characteristics of a memory module
US9918385B2 (en) Electronic device
TW201301294A (zh) 固態硬碟
TWI803683B (zh) 儲存裝置及資訊處理裝置
TW201316349A (zh) 固態硬碟
TW201342715A (zh) 用於內部及外部輸入輸出介面之高頻寬連接器
US20170273176A1 (en) Actuation mechanisms for electrical interconnections
WO2017112049A1 (en) Linear edge connector with activator bar and contact load spring
US20140091818A1 (en) Fine pitch interface for probe card
US20200264990A1 (en) Socket interconnector with compressible ball contacts for high pad count memory cards
US7887356B1 (en) Socket connector having protursions for positioning IC package
US8282406B2 (en) Connector with electrostatic discharge protection
CN105896211A (zh) 通用串行总线（usb）端口和插头系统
US9996122B2 (en) Socket and adapter
US20110273853A1 (en) Computer system with riser card
CN105591256B (zh) 复用usb插座、复用usb插头、复用usb装置及usb转接线
CN107567183A (zh) 线路板、电气连接组件以及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right