KR102385950B1 - Lateral power integrated device having a low on resistance - Google Patents

Lateral power integrated device having a low on resistance Download PDF

Info

Publication number
KR102385950B1
KR102385950B1 KR1020150191115A KR20150191115A KR102385950B1 KR 102385950 B1 KR102385950 B1 KR 102385950B1 KR 1020150191115 A KR1020150191115 A KR 1020150191115A KR 20150191115 A KR20150191115 A KR 20150191115A KR 102385950 B1 KR102385950 B1 KR 102385950B1
Authority
KR
South Korea
Prior art keywords
region
field insulating
disposed
insulating plate
gate electrode
Prior art date
Application number
KR1020150191115A
Other languages
Korean (ko)
Other versions
KR20170080966A (en
Inventor
박주원
고광식
이상현
Original Assignee
에스케이하이닉스 시스템아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 시스템아이씨 주식회사 filed Critical 에스케이하이닉스 시스템아이씨 주식회사
Priority to KR1020150191115A priority Critical patent/KR102385950B1/en
Priority to US15/173,301 priority patent/US9799764B2/en
Priority to TW105122140A priority patent/TWI752911B/en
Priority to CN201610566725.6A priority patent/CN106935647B/en
Publication of KR20170080966A publication Critical patent/KR20170080966A/en
Application granted granted Critical
Publication of KR102385950B1 publication Critical patent/KR102385950B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

수평형 전력용 집적소자는, 제1 도전형의 반도체층 내에서 제1 방향을 따라 상호 이격되도록 배치되는 제2 도전형의 소스영역 및 드레인영역과, 반도체층 내에서 드레인영역을 둘러싸면서, 제1 방향을 따라 상기 소스영역과는 채널영역에 의해 이격되도록 배치되는 제2 도전형의 드리프트영역과, 드리프트영역 위에서 제1 방향과 교차하는 제2 방향을 따라 상호 이격되도록 배치되는 복수개의 플래너 필드절연플레이트들과, 드리프트영역 내에서 각각이 제2 방향을 따라 플래너 필드절연플레이트들 사이에 배치되는 복수개의 트랜치 필드절연플레이트들과, 채널영역 위와 드리프트영역의 일부 표면 위에 배치되는 게이트절연층과, 그리고 게이트절연층 위에 배치되는 게이트전극층을 포함한다.A horizontal type power integrated device includes a source region and a drain region of a second conductivity type that are disposed to be spaced apart from each other in a first direction in a semiconductor layer of the first conductivity type, and surround the drain region in the semiconductor layer, A drift region of the second conductivity type disposed to be spaced apart from the source region by a channel region in a first direction, and a plurality of planar field insulation disposed to be spaced apart from each other in a second direction crossing the first direction on the drift region plates, a plurality of trench field insulating plates disposed between the planar field insulating plates each in a second direction in the drift region, and a gate insulating layer disposed over the channel region and on a part of the surface of the drift region; and and a gate electrode layer disposed on the gate insulating layer.

Figure R1020150191115
Figure R1020150191115

Description

낮은 온 저항을 갖는 수평형 전력용 집적 소자{Lateral power integrated device having a low on resistance}Horizontal power integrated device having a low on resistance

본 개시의 여러 실시예들은 전력용 반도체 소자에 관한 것으로서, 특히 낮은 온 저항을 갖는 수평형 전력용 집적 소자에 관한 것이다.Various embodiments of the present disclosure relate to a semiconductor device for power, and more particularly, to a horizontal power integrated device having a low on-resistance.

컨트롤(control) 기능과 드라이버(driver) 기능이 결합된 집적회로는 종종 스마트 전력용 소자(smart power device)로서 지칭되고 있다. 이 스마트 전력용 소자는, 통상적으로 고전압으로 동작하도록 고안된 출력단에 수평형 디모스(LDMOS; Lateral Double diffused MOS) 소자와 같은 전력용 집적소자를 갖는다. 이와 같은 전력용 집적소자에 있어서 브레이크다운 전압(breakdown voltage) 특성은 소자의 안정성 면에서 중요한 인자가 되며, 온 저항(Ron) 특성은 소자의 동작 특성, 예컨대 전류 구동 능력(current drivability)면에서 중요한 인자가 된다. 소자의 브레이크다운 전압 특성을 향상시키기 위해서는, 드리프트영역 내의 도핑 농도를 감소시키거나, 드리프트 영역 내에서의 전류의 이동 길이에 해당하는 드리프트 길이(drift length)를 증가시켜야 한다. 그러나 이 경우 소자의 온 저항(Ron)이 증가되어 전류 구동 능력이 저하된다. 반대의 경우, 즉 드레인 영역과 채널영역 사이의 드리프트영역 내의 도핑 농도를 증가시키거나, 드리프트영역의 드리프트 길이를 감소시키는 경우, 소자의 온 저항(Ron)은 감소하지만 소자의 드레인 접합 브레이크다운 전압도 함께 낮아진다. 즉, 수평형 디모스(LDMOS) 소자에 있어서, 온 저항 특성과 브레이크다운 전압 특성은 트레이드-오프(trade-off) 관계를 갖는다.An integrated circuit in which a control function and a driver function are combined is often referred to as a smart power device. This smart power device typically has a power integrated device such as a LDMOS (Lateral Double diffused MOS) device at an output terminal designed to operate at a high voltage. In such a power integrated device, a breakdown voltage characteristic is an important factor in terms of device stability, and an on-resistance (Ron) characteristic is an important factor in terms of device operation characteristics, for example, current drivability. become a character In order to improve the breakdown voltage characteristics of the device, it is necessary to decrease the doping concentration in the drift region or increase the drift length corresponding to the movement length of the current in the drift region. However, in this case, the on-resistance (Ron) of the device is increased, and the current driving ability is deteriorated. In the opposite case, that is, if the doping concentration in the drift region between the drain region and the channel region is increased or the drift length of the drift region is decreased, the on-resistance Ron of the device decreases but the drain junction breakdown voltage of the device also decreases. lowered together That is, in the LDMOS device, the on-resistance characteristic and the breakdown voltage characteristic have a trade-off relationship.

본 출원이 해결하고자 하는 과제는, 브레이크다운 특성을 유지하면서 낮은 온 저항을 갖도록 하는 수평형 전력용 집적소자를 제공하는 것이다.An object of the present application is to provide a horizontal power integrated device having a low on-resistance while maintaining a breakdown characteristic.

일 예에 따른 수평형 전력용 집적소자는, 제1 도전형의 반도체층 내에서 제1 방향을 따라 상호 이격되도록 배치되는 제2 도전형의 소스영역 및 드레인영역과, 반도체층 내에서 드레인영역을 둘러싸면서, 제1 방향을 따라 상기 소스영역과는 채널영역에 의해 이격되도록 배치되는 제2 도전형의 드리프트영역과, 드리프트영역 위에서 제1 방향과 교차하는 제2 방향을 따라 상호 이격되도록 배치되는 복수개의 플래너 필드절연플레이트들과, 드리프트영역 내에서 각각이 제2 방향을 따라 플래너 필드절연플레이트들 사이에 배치되는 복수개의 트랜치 필드절연플레이트들과, 채널영역 위와 드리프트영역의 일부 표면 위에 배치되는 게이트절연층과, 그리고 게이트절연층 위에 배치되는 게이트전극층을 포함한다.A horizontal power integrated device according to an example includes a source region and a drain region of a second conductivity type disposed to be spaced apart from each other in a first direction in a semiconductor layer of the first conductivity type, and a drain region in the semiconductor layer. a plurality of drift regions of the second conductivity type disposed to be spaced apart from the source region by a channel region in a first direction and spaced apart from each other in a second direction intersecting the first direction on the drift region a plurality of planar field insulating plates, a plurality of trench field insulating plates each disposed between the planar field insulating plates in a second direction in the drift region, and a gate insulating plate disposed above the channel region and on a part of the surface of the drift region and a gate electrode layer disposed on the gate insulating layer.

여러 실시예들에 따르면, 플래너 절연필드플레이트와 트랜치 절연필드플레이트를 채널폭 방향으로 교대로 배치시킴으로써, 브레이크다운 전압 특성을 유지하면서 온 저항을 낮출 수 있다는 이점이 제공된다.According to various embodiments, by alternately disposing the planar insulating field plate and the trench insulating field plate in the channel width direction, there is provided an advantage that the on-resistance can be lowered while maintaining the breakdown voltage characteristic.

도 1은 일 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다.
도 2는 일 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다.
도 3은 도 2의 선 I-I'를 따라 절단하여 나타내 보인 단면도이다.
도 4는 도 2의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다.
도 5는 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다.
도 6은 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다.
도 7은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다.
도 8은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다.
도 9는 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다.
도 10은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다.
도 11은 도 10의 선 III-III'를 따라 절단하여 나타내 보인 단면도이다.
도 12는 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다.
도 13은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다.
도 14는 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다.
도 15는 도 14의 선 V-V'를 따라 절단하여 나타내 보인 단면도이다.
도 16은 도 14의 선 VI-VI'를 따라 절단하여 나타내 보인 단면도이다.1 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to an example.
2 is a layout diagram illustrating a planar structure including a gate electrode layer in a horizontal power integrated device according to an example.
FIG. 3 is a cross-sectional view taken along line I-I' of FIG. 2 .
4 is a cross-sectional view taken along line II-II' of FIG. 2 .
5 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example.
6 is a layout diagram illustrating a planar structure including a gate electrode layer in a horizontal power integrated device according to another example.
7 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example.
8 is a layout diagram illustrating a planar structure including a gate electrode layer in a horizontal power integrated device according to another example.
9 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example.
10 is a layout diagram illustrating a planar structure including a gate electrode layer in a horizontal power integrated device according to another example.
11 is a cross-sectional view taken along line III-III' of FIG. 10 .
12 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example.
13 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example.
14 is a layout diagram illustrating a planar structure including a gate electrode layer in a horizontal power integrated device according to another example.
15 is a cross-sectional view taken along the line V-V' of FIG. 14 .
16 is a cross-sectional view taken along the line VI-VI' of FIG. 14 .

수평형 전력용 집적소자의 브레이크다운 전압을 증가시키기 위해, 채널영역과 드레인영역 사이의 드리프트영역에 트랜치 소자분리층과 유사한 구조의 트랜치 필드절연플레이트를 배치시킬 수 있다. 이 경우 소자의 브레이크다운 전압 특성은 향상되지만, 캐리어들이 드리프트영역 내에서 트랜치 필드절연플레이트의 측면들 및 하부면을 따라 이동함에 따라 드리프트 길이가 증가되고, 이에 따라 소자의 온 저항이 증가되어 온 저항 특성이 저하된다. 본 출원의 여러 실시예들에서는, 플래너 필드절연플레이트와 트랜치 필드절연플이트를 채널폭 방향을 따라 교번적으로 배치시킴으로서, 브레이크다운 전압 특성을 유지하면서 온 저항 특성을 향상시킬 수 있는 수평형 전력용 집적소자들를 제시하고자 한다.In order to increase the breakdown voltage of the horizontal power integrated device, a trench field insulating plate having a structure similar to that of the trench isolation layer may be disposed in a drift region between the channel region and the drain region. In this case, the breakdown voltage characteristic of the device is improved, but the drift length increases as carriers move along the side and bottom surfaces of the trench field insulating plate in the drift region, and accordingly, the on-resistance of the device increases. characteristics are reduced. In various embodiments of the present application, by alternately disposing the planar field insulating plate and the trench field insulating plate along the channel width direction, horizontal power capable of improving the on-resistance characteristic while maintaining the breakdown voltage characteristic We would like to present integrated devices for

본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.In the description of examples of the present application, descriptions such as "first" and "second" are for distinguishing members, and are not used to limit the members themselves or to mean a specific order. In addition, the description that it is located "on" or "upper", "lower", or "side" of a member means a relative positional relationship, and another member is further introduced into direct contact with the member or at the interface between the members. It does not limit the specific case of being. In addition, the description that one component is “connected” or “connected” to another component may be directly or electrically connected to another component or may be connected to another component in the middle. Separate components may be interposed to form a connection relationship or a connection relationship.

도 1은 일 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다. 그리고 도 2는 일 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다. 도 1 및 도 2에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 먼저 도 1에 나타낸 바와 같이, p형 바디영역(104)과 n형 드리프트영역(106)이 제1 방향을 따라 일정 간격 이격되도록 배치된다. 본 예에서, 제1 방향은, 채널길이방향, 즉 드레인과 소스 사이에 캐리어(또는 전류)가 이동하는 방향으로 정의될 수 있다. p형 바디영역(104) 및 n형 드리프트영역(106)은, p형 반도체층(102)에 의해 둘러싸인다. p형 바디영역(104)과 n형 드리프트영역(106) 사이의 p형 반도체층(102)은 제1 채널영역(121)을 구성한다. p형 바디영역(104) 내에는 p+형 바디컨택영역(108)이 배치된다. p+형 바디컨택영역(108)은, 제1 방향과 교차하는 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치된다. p+형 바디컨택영역(108)의 양 측면들에는 n+형 소스영역(110)들이 배치된다. n+형 소스영역(110)들 각각의 측면은, p+형 바디컨택영역(108)의 양 측면들과 접합을 구성한다. p+형 바디컨택영역(108) 및 n+형 소스영역(110)들은 소스단자(S)에 공통으로 결합된다. n+형 소스영역(110)과 제1 채널영역(121) 사이의 p형 바디영역(104) 상부영역은 제2 채널영역(122)을 구성한다. 제1 채널영역(121) 및 제2 채널영역(122)은, 전력용 집적소자(100)의 전체 채널영역(120)을 구성한다.1 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to an example. And FIG. 2 is a layout diagram showing a planar structure including a gate electrode layer in a horizontal power integrated device according to an example. In Figs. 1 and 2, the same reference numerals denote like elements. First, as shown in FIG. 1 , the p-type body region 104 and the n-type drift region 106 are arranged to be spaced apart from each other by a predetermined distance in the first direction. In this example, the first direction may be defined as a channel length direction, that is, a direction in which carriers (or currents) move between the drain and the source. The p-type body region 104 and the n-type drift region 106 are surrounded by the p-type semiconductor layer 102 . The p-type semiconductor layer 102 between the p-type body region 104 and the n-type drift region 106 constitutes the first channel region 121 . A p+ type body contact region 108 is disposed in the p-type body region 104 . The p+ type body contact region 108 is disposed in the form of a stripe elongated in a second direction intersecting the first direction. N+ type source regions 110 are disposed on both sides of the p + type body contact region 108 . A side surface of each of the n+ type source regions 110 forms a junction with both side surfaces of the p+ type body contact region 108 . The p+ type body contact region 108 and the n+ type source region 110 are commonly coupled to the source terminal S. An upper region of the p-type body region 104 between the n+-type source region 110 and the first channel region 121 constitutes the second channel region 122 . The first channel region 121 and the second channel region 122 constitute the entire channel region 120 of the power integrated device 100 .

n형 드리프트영역(106)의 일 가장자리 부분에는 n+형 드레인영역(112)이 배치된다. n+형 드레인영역(112)은, 제2 방향을 따라 길게 연장되는 스트라이프 형태로 배치될 수 있다. n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 위에는 복수개의 플래너 필드절연플레이트(130)들이 배치된다. 플래너 필드절연플레이트(130)들 각각은, 제1 방향을 따라 길게 연장되도록 배치된다. 플래너 필드절연플레이트(130)는, 그 일 측면과 제1 채널영역(121) 사이의 n형 드리프트영역(106)을 노출시키도록 배치된다. 플래너 필드절연플레이트(130)들은, 제2 방향을 따라 일정 간격 이격되도록 배치된다. 플래너 필드절연플레이트(130)들 사이의 n형 드리프트영역(106) 내에는 트랜치 필드절연플레이트(140)들이 배치된다. 즉, 제2 방향을 따라, 플래너 필드절연플레이트(130) 및 트랜치 필드절연플레이트(140)가 교번적으로 배치된다. 따라서 n형 드리프트영역(106) 중 n+형 드레인영역(112)에 인접하는 영역은, 제2 방향을 따라, 플래너 필드절연플레이트(130)가 배치되는 제1 영역과, 트랜치 필드절연플레이트(140)가 배치되는 제2 영역으로 구분될 수 있다.An n+-type drain region 112 is disposed at one edge of the n-type drift region 106 . The n+ type drain region 112 may be disposed in the form of a stripe elongated in the second direction. A plurality of planar field insulating plates 130 are disposed on the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . Each of the planar field insulating plates 130 is arranged to extend long in the first direction. The planar field insulating plate 130 is disposed to expose the n-type drift region 106 between one side thereof and the first channel region 121 . The planar field insulation plates 130 are arranged to be spaced apart from each other by a predetermined interval along the second direction. Trench field insulation plates 140 are disposed in the n-type drift region 106 between the planar field insulation plates 130 . That is, in the second direction, the planar field insulating plate 130 and the trench field insulating plate 140 are alternately disposed. Accordingly, in the n-type drift region 106 , the region adjacent to the n+-type drain region 112 includes the first region in which the planar field insulating plate 130 is disposed and the trench field insulating plate 140 along the second direction. may be divided into a second area in which is disposed.

플래너 필드절연플레이트(130)의 제1 측면(131) 및 트랜치 필드절연플레이트(140)의 제1 측면(141)은, 제2 방향을 향해 연장되는 동일한 제1 연장선(151) 상에 배치된다. 플래너 필드절연플레이트(130)의 제2 측면(132) 및 트랜치 필드절연플레이트(140)의 제2 측면(142)은, 제2 방향을 따라 연장되는 동일한 제2 연장선(152) 상에 배치된다. 이 제2 연장선(152)은, 제2 방향을 향한 n+형 드레인영역(112)의 일 측면의 연장선과 동일할 수 있다. 따라서, 플래너 필드절연플레이트(130) 및 트랜치 필드절연플레이트(140)는, 제1 방향을 따라 측정되는 실질적으로 동일한 길이(L1)를 가질 수 있다. 플래너 필드절연플레이트(130) 및 트랜치 필드절연플레이트(140)는, 제2 방향으로 측정되는 실질적으로 동일한 폭(W1)을 가질 수 있다. 비록 본 평면 구조에 나타나지는 않지만, 플래너 필드절연플레이트(130)는, 그 하부면이 n형 드리프트영역(106) 표면과 같은 수평 레벨에 배치되는 반면, 트랜치 필드절연플레이트(140)는, 그 상부면이 n형 드리프트영역(106) 표면과 같은 수평 레벨에 배치된다. 즉, 플래너 필드절연플레이트(130)의 하부면과 트랜치 필드절연플레이트(140)의 상부면은 동일한 수평 레벨에 배치된다. 트랜치 필드절연플레이트(140)의 제2 측면(142)은 n+형 드레인영역(112)의 일 측면에 직접 접할 수 있다. n+형 드레인영역(112)은 드레인단자(D)에 결합된다.The first side surface 131 of the planar field insulation plate 130 and the first side surface 141 of the trench field insulation plate 140 are disposed on the same first extension line 151 extending in the second direction. The second side surface 132 of the planar field insulation plate 130 and the second side surface 142 of the trench field insulation plate 140 are disposed on the same second extension line 152 extending in the second direction. The second extension line 152 may be the same as an extension line of one side of the n+ type drain region 112 facing the second direction. Accordingly, the planar field insulating plate 130 and the trench field insulating plate 140 may have substantially the same length L1 measured along the first direction. The planar field insulating plate 130 and the trench field insulating plate 140 may have substantially the same width W1 measured in the second direction. Although not shown in this planar structure, the planar field insulation plate 130 has its lower surface disposed at the same horizontal level as the surface of the n-type drift region 106, whereas the trench field insulation plate 140 has its upper surface. The plane is placed at the same horizontal level as the surface of the n-type drift region 106 . That is, the lower surface of the planar field insulation plate 130 and the upper surface of the trench field insulation plate 140 are disposed at the same horizontal level. The second side surface 142 of the trench field insulating plate 140 may directly contact one side of the n+ type drain region 112 . The n+ type drain region 112 is coupled to the drain terminal (D).

도 2에 나타낸 바와 같이, 게이트전극층(116)은, 채널영역(120), n형 드리프트영역(106)의 일부 영역, 플래너 필드절연플레이트(130)의 일부 영역, 및 트랜치 필드절연플레이트(140)의 일부 영역 위에 배치된다. 본 평면 구조에는 나타나지 않지만, 게이트전극층(116)과, 채널영역(120) 및 n형 드리프트영역(106) 사이에는 게이트절연층이 배치된다. 게이트절연층은, 트랜치 필드절연플레이트(140)의 일부 영역 위로 연장될 수도 있다. 게이트전극층(116)의 제1 측면(116-1)은, 채널영역(120)에 접하는 n+형 소스영역(110)의 일 측면에 정렬될 수 있다. 게이트전극층(116)의 제2 측면(116-2)은, 플래너 필드절연플레이트(130) 및 트랜치 필드절연플레이트(140) 위에 위치한다. 이에 따라 게이트전극층(116)의 일부, 특히 제2 측면(116-2) 쪽으로의 일부 영역은 플래너 필드절연플레이트(130) 및 트랜치 필드절연플레이트(140)와 중첩된다. 게이트전극층(116)은 제2 측면(116-2)으로부터 제1 방향을 따라 돌출되어 구성되는 게이트전극층 연장부분(116E)을 포함한다. 게이트전극층 연장부분(116E)은, 제2 방향을 따라 일정 간격 이격되도록 배치된다. 특히 게이트전극층 연장부분(116E)는, 플래너 필드절연플레이트(130)와는 중첩되지 않으면서, 트랜치 필드절연플레이트(140)와는 중첩되도록 배치된다. 게이트전극층(116)은 게이트단자(G)에 결합된다.As shown in FIG. 2 , the gate electrode layer 116 includes a channel region 120 , a partial region of the n-type drift region 106 , a partial region of the planar field insulating plate 130 , and a trench field insulating plate 140 . is placed over some area of Although not shown in this planar structure, a gate insulating layer is disposed between the gate electrode layer 116 and the channel region 120 and the n-type drift region 106 . The gate insulating layer may extend over a portion of the trench field insulating plate 140 . The first side surface 116 - 1 of the gate electrode layer 116 may be aligned with one side of the n+ type source region 110 in contact with the channel region 120 . The second side surface 116 - 2 of the gate electrode layer 116 is positioned on the planar field insulating plate 130 and the trench field insulating plate 140 . Accordingly, a portion of the gate electrode layer 116 , in particular, a partial region toward the second side surface 116 - 2 overlaps the planar field insulation plate 130 and the trench field insulation plate 140 . The gate electrode layer 116 includes a gate electrode layer extension portion 116E configured to protrude from the second side surface 116 - 2 in the first direction. The gate electrode layer extension portions 116E are disposed to be spaced apart from each other by a predetermined interval in the second direction. In particular, the gate electrode layer extension portion 116E is disposed to overlap the trench field insulation plate 140 while not overlapping the planar field insulation plate 130 . The gate electrode layer 116 is coupled to the gate terminal (G).

도 3은 도 2의 선 I-I'를 따라 절단하여 나타내 보인 단면도이다. 도 3에는 플래너 필드절연플레이트(130)가 배치되는 제1 영역의 단면 구조가 포함되어 있다. 도 3을 참조하면, p형 반도체층(102) 상부영역에 p형 바디영역(104) 및 n형 드리프트영역(106)이 채널길이방향인 제1 방향을 따라 상호 이격되도록 배치된다. p형 반도체층(102)은 p형 반도체기판일 수 있다. p형 반도체층(102)은 반도체기판 상부영역에 형성된 p형 접합영역, 예컨대 p형 웰영역일 수도 있다. p형 반도체층(102)은 반도체기판 위에 형성된 p형 에피택셜층일 수도 있다. p형 바디영역(104) 및 n형 드리프트영역(106) 사이의 p형 반도체층(102) 상부영역은 제1 채널영역(121)으로 정의될 수 있다. p형 바디영역(104) 상부영역에는 p+형 바디컨택영역(108)이 배치된다. p+형 바디컨택영역(108) 양 측면들에는 각각 n+형 소스영역(110)이 배치된다. p+형 바디컨택영역(108) 양 측면들 각각과 n+형 소스영역(110)의 일 측면은 접합면을 구성한다. p+형 바디컨택영역(108) 및 n+형 소스영역(110)은 소스단자(S)에 공통으로 결합된다. n+형 소스영역(110)과 제1 채널영역(121) 사이의 p형 바디영역(104) 상부영역은 제2 채널영역(122)으로 정의될 수 있다. 제1 채널영역(121) 및 제2 채널영역(122)은 전체 채널영역(120)을 구성한다.FIG. 3 is a cross-sectional view taken along line I-I' of FIG. 2 . 3 includes a cross-sectional structure of the first area in which the planar field insulating plate 130 is disposed. Referring to FIG. 3 , in the upper region of the p-type semiconductor layer 102 , the p-type body region 104 and the n-type drift region 106 are disposed to be spaced apart from each other in the first direction, which is the channel length direction. The p-type semiconductor layer 102 may be a p-type semiconductor substrate. The p-type semiconductor layer 102 may be a p-type junction region formed on the upper region of the semiconductor substrate, for example, a p-type well region. The p-type semiconductor layer 102 may be a p-type epitaxial layer formed on a semiconductor substrate. An upper region of the p-type semiconductor layer 102 between the p-type body region 104 and the n-type drift region 106 may be defined as a first channel region 121 . A p+ type body contact region 108 is disposed in the upper region of the p-type body region 104 . An n+ type source region 110 is disposed on both sides of the p + type body contact region 108 , respectively. Each of both side surfaces of the p+ type body contact region 108 and one side surface of the n+ type source region 110 constitute a junction surface. The p+ type body contact region 108 and the n+ type source region 110 are commonly coupled to the source terminal S. An upper region of the p-type body region 104 between the n+-type source region 110 and the first channel region 121 may be defined as the second channel region 122 . The first channel region 121 and the second channel region 122 constitute the entire channel region 120 .

n형 드리프트영역(106) 상부영역에는 n+형 드레인영역(112)이 배치된다. n+형 드레인영역(112)은 드레인단자(D)에 결합된다. 제1 영역에서 n형 드리프트영역(106)의 일부 표면 위에는 플래너 필드절연플레이트(130)가 배치된다. 플래너 필드절연플레이트(130)는, n형 드리프트영역(106)의 상부면과 동일한 수평 레벨상의 하부면을 가지며, 이에 따라 플래너 필드절연플레이트(130)가 갖는 두께만큼 n형 드리프트영역(106) 상부면으로부터 수직 방향으로 돌출된다. 플래너 필드절연플레이트(130)은, 제1 방향을 따라서 서로 반대로 배치되는 제1 측면(131) 및 제2 측면(132)을 갖는다. 채널영역(120)을 향해 배치되는 제1 측면(131)은 n형 드리프트영역(106) 내의 축적 영역(accumulation region)(107)을 한정한다. 즉 축적 영역(107)은, 제1 채널영역(121)과 제1 측면(131) 사이의 n형 드리프트영역(106) 상부영역으로 정의될 수 있다. n+형 드레인영역(112)을 향해 배치되는 제2 측면(132)은 n+형 드레인영역(112)의 일 측면에 정렬될 수 있다.An n+ type drain region 112 is disposed on the upper region of the n-type drift region 106 . The n+ type drain region 112 is coupled to the drain terminal (D). A planar field insulating plate 130 is disposed on a part of the surface of the n-type drift region 106 in the first region. The planar field insulating plate 130 has a lower surface on the same horizontal level as the upper surface of the n-type drift region 106 , and accordingly, the upper surface of the n-type drift region 106 is equal to the thickness of the planar field insulating plate 130 . It protrudes vertically from the surface. The planar field insulating plate 130 has a first side surface 131 and a second side surface 132 disposed opposite to each other along the first direction. The first side surface 131 disposed toward the channel region 120 defines an accumulation region 107 in the n-type drift region 106 . That is, the accumulation region 107 may be defined as an upper region of the n-type drift region 106 between the first channel region 121 and the first side surface 131 . The second side surface 132 disposed toward the n+ type drain region 112 may be aligned with one side of the n+ type drain region 112 .

채널영역(120) 및 축적영역(107) 위에는 게이트절연층(114)이 배치된다. 게이트절연층(114) 위에는 게이트전극층(116)이 배치된다. 게이트전극층(116)은 게이트단자(G)에 결합된다. 일 예에서 게이트절연층(114)은 옥사이드(oxide)층으로 구성될 수 있으며, 게이트전극층(116)은 불순물이온이 도핑된 폴리실리콘(polysilicon)층으로 구성될 수 있다. 게이트전극층(116)은, 플래너 필드절연플레이트(130) 위로 연장되도록 배치된다. 제1 영역에서, 게이트전극층(116)은 제1 방향을 따라 측정되는 제1 게이트길이(LG1)를 갖는다. 플래너 필드절연플레이트(130) 위에 배치되어 플래너 필드절연플레이트(130)와 수직 방향으로 중첩되는 게이트전극층(116) 부분은 도전성 필드플레이트로 작용할 수 있다.A gate insulating layer 114 is disposed on the channel region 120 and the accumulation region 107 . A gate electrode layer 116 is disposed on the gate insulating layer 114 . The gate electrode layer 116 is coupled to the gate terminal (G). In one example, the gate insulating layer 114 may be composed of an oxide layer, and the gate electrode layer 116 may be composed of a polysilicon layer doped with impurity ions. The gate electrode layer 116 is disposed to extend over the planar field insulating plate 130 . In the first region, the gate electrode layer 116 has a first gate length LG1 measured along the first direction. A portion of the gate electrode layer 116 disposed on the planar field insulating plate 130 and vertically overlapping with the planar field insulating plate 130 may act as a conductive field plate.

도 4는 도 2의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다. 도 4에는 트랜치 필드절연플레이트(140)가 배치되는 제2 영역의 단면 구조가 포함되어 있다. 도 4에서 도 3과 동일한 참조부호는 동일한 구성요소를 나타내며, 따라서 중복되는 설명은 생략하기로 한다. 도 4를 참조하면, 제2 영역에서 n형 드리프트영역(106) 내에는 트랜치 필드절연플레이트(140)가 배치된다. 트랜치 필드절연플레이트(140)는, n형 드리프트영역(106) 상부면으로부터 일정 깊이로 형성된 트랜치 내부가 절연층으로 채워지는 구조로 구성될 수 있다. 이에 따라 트랜치 필드절연플레이트(140)는, n형 드리프트영역(106)의 상부면과 동일한 수평 레벨상의 상부면을 갖는다. 일 예에서 트랜치 필드절연플레이트(140)는 n+형 드레인영역(112)의 접합 깊이보다 큰 두께를 가질 수 있다. 트랜치 필드절연플레이트(140)은, n형 드리프트영역(106) 내에서, 제1 방향을 따라 서로 반대로 배치되는 제1 측면(141) 및 제2 측면(142)을 갖는다. 채널영역(120)을 향해 배치되는 제1 측면(141)은 n형 드리프트영역(106) 내의 축적 영역(107)을 한정한다. 즉 축적 영역(107)은, 제1 채널영역(121)과 제1 측면(141) 사이의 n형 드리프트영역(106) 상부영역으로 정의될 수 있다. n+형 드레인영역(112)을 향해 배치되는 제2 측면(142)은 n+형 드레인영역(112)의 일 측면에 직접 접한다.4 is a cross-sectional view taken along line II-II' of FIG. 2 . 4 includes a cross-sectional structure of the second region in which the trench field insulation plate 140 is disposed. In FIG. 4 , the same reference numerals as those of FIG. 3 denote the same components, and thus overlapping descriptions will be omitted. Referring to FIG. 4 , the trench field insulating plate 140 is disposed in the n-type drift region 106 in the second region. The trench field insulating plate 140 may have a structure in which the inside of the trench formed to a predetermined depth from the upper surface of the n-type drift region 106 is filled with an insulating layer. Accordingly, the trench field insulating plate 140 has an upper surface on the same horizontal level as the upper surface of the n-type drift region 106 . In an example, the trench field insulating plate 140 may have a thickness greater than the junction depth of the n+ type drain region 112 . The trench field insulating plate 140 has a first side surface 141 and a second side surface 142 disposed opposite to each other in the first direction in the n-type drift region 106 . The first side surface 141 disposed toward the channel region 120 defines an accumulation region 107 in the n-type drift region 106 . That is, the accumulation region 107 may be defined as an upper region of the n-type drift region 106 between the first channel region 121 and the first side surface 141 . The second side surface 142 disposed toward the n+ type drain region 112 directly contacts one side of the n+ type drain region 112 .

채널영역(120), 축적영역(107), 및 트랜치 필드절연플레이트(140)의 일부 상부면 위에는 게이트절연층(114)이 배치된다. 게이트절연층(114) 위에는 게이트전극층(116)이 배치된다. 제2 영역에서, 게이트전극층(116)은 게이트전극층 연장부분(116E)을 포함할 수 있다. 게이트전극층 연장부분(116E)은, 게이트전극층(116)의 단부로부터 n+형 드레인영역(112) 방향을 향해 연장되도록 배치된다. 이에 따라, 제2 영역에서, 게이트전극층(116)은, 제1 영역에서의 게이트전극층(116)의 제1 게이트길이(LG1)에 게이트전극층 연장부분(116E)의 길이(LG2)를 합한 제2 게이트길이(LG3=LG1+LG2)를 갖는다. 트랜치 필드절연플레이트(140)와 수직 방향으로 중첩되도록 트랜치 필드절연플레이트(140) 위에 배치되는 게이트전극층(116) 부분은 도전성 필드플레이트로 작용할 수 있다.A gate insulating layer 114 is disposed on some upper surfaces of the channel region 120 , the accumulation region 107 , and the trench field insulating plate 140 . A gate electrode layer 116 is disposed on the gate insulating layer 114 . In the second region, the gate electrode layer 116 may include a gate electrode layer extension portion 116E. The gate electrode layer extension portion 116E is disposed to extend from the end of the gate electrode layer 116 toward the n+ type drain region 112 . Accordingly, in the second region, the gate electrode layer 116 is formed by adding the length LG2 of the gate electrode layer extension portion 116E to the first gate length LG1 of the gate electrode layer 116 in the first region. It has a gate length (LG3 = LG1 + LG2). A portion of the gate electrode layer 116 disposed on the trench field insulating plate 140 to vertically overlap the trench field insulating plate 140 may act as a conductive field plate.

도 1 내지 도 4를 참조하여 설명한 바와 같이, 본 예에 따른 수평형 전력용 집적소자(100)에 있어서, 제2 방향을 따라 n형 드리프트영역(106)의 제1 영역 및 제2 영역이 교번적으로 배치된다. n형 드리프트영역(106)의 제1 영역에는, n형 드리프트영역(106) 상부면 위에 플래너 필드절연플레이트(130)가 배치된다. n형 드리프트영역(106)의 제2 영역에는, n형 드리프트영역(106) 내에 트랜치 필드절연플레이트(140)가 배치된다. 제2 영역에서, 트랜치 필드절연플레이트(140)는, n형 드리프트영역(106) 내에서의 캐리어들의 드리프트 길이를 증가시키고, 이에 따라 n형 드리프트영역(106)과 접하는 제1 채널영역(121) 단부에서의 피크 전계(peak electric field)의 세기를 낮게 해주어 전력용 집적소자(100)의 드레인 접합 브레이크다운 전압을 증가시킨다.As described with reference to FIGS. 1 to 4 , in the horizontal power integrated device 100 according to the present example, the first region and the second region of the n-type drift region 106 are alternated along the second direction. are positioned hostilely. In the first region of the n-type drift region 106 , a planar field insulating plate 130 is disposed on the upper surface of the n-type drift region 106 . A trench field insulating plate 140 is disposed in the n-type drift region 106 in the second region of the n-type drift region 106 . In the second region, the trench field insulating plate 140 increases the drift length of carriers in the n-type drift region 106 , and thus the first channel region 121 in contact with the n-type drift region 106 . By lowering the intensity of the peak electric field at the end portion, the drain junction breakdown voltage of the power integrated device 100 is increased.

그러나 제2 영역에서 캐리어들은 트랜치 필드절연플레이트(140)의 측면들 및 하부면을 따라 이동하며, 이에 따라 n형 드리프트영역(106) 내에서의 캐리어들의 드리프트 길이가 증가하여 소자의 온 저항이 증가될 수 있다. 이와 같은 온 저항의 증가는, 제1 영역에서의 n형 드리프트영역(106)의 상대적으로 짧은 드리프트 길이로 인해 보상될 수 있다. 즉 제1 영역에서 캐리어들은, 플래너 필드절연플레이트(130) 하부의 n형 드리프트영역(106) 상부 표면 부근을 따라 이동한다. 따라서 제1 영역에서 n형 드리프트영역(106)은 제2 영역에서의 n형 드리프트영역(106)에 비하여 짧은 드리프트 길이를 가지며, 이에 따라 제2 영역에서의 온 저항 증가가 보상된다. 트랜치 필드절연플레이트(140)가 제2 영역의 n형 드리프트영역(106) 내에만 배치됨으로써, 제1 영역에서의 드레인 접합 브레이크다운 전압의 감소는, 제1 영역에 배치되는 플래너 필드절연플레이트(130)에 의해 보상될 수 있다. 따라서 본 예에 따른 전력용 집적소자(100)는 드레인 접합 브레이크다운 전압 특성을 유지하면서, 온 저항 특성을 향상시킬 수 있다.However, in the second region, carriers move along the side surfaces and the lower surface of the trench field insulating plate 140 , and accordingly, the drift length of carriers in the n-type drift region 106 increases, thereby increasing the on-resistance of the device. can be Such an increase in on-resistance may be compensated for due to a relatively short drift length of the n-type drift region 106 in the first region. That is, in the first region, carriers move along the vicinity of the upper surface of the n-type drift region 106 under the planar field insulating plate 130 . Accordingly, the n-type drift region 106 in the first region has a shorter drift length than the n-type drift region 106 in the second region, and thus an increase in on-resistance in the second region is compensated. Since the trench field insulating plate 140 is disposed only in the n-type drift region 106 of the second region, a decrease in the drain junction breakdown voltage in the first region is reduced by the planar field insulating plate 130 disposed in the first region. ) can be compensated by Accordingly, the power integrated device 100 according to the present example may improve the on-resistance characteristic while maintaining the drain junction breakdown voltage characteristic.

도 5는 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다. 그리고 도 6은 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다. 도 5 및 도 6에서 도 1 및 도 2와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 5 및 도 6을 참조하면, n형 드리프트영역(106) 중 n+형 드레인영역(112)에 인접하는 영역은, 채널 폭 방향인 제2 방향을 따라, 플래너 필드절연플레이트(230)가 배치되는 제1 영역과, 트랜치 필드절연플레이트(240)가 배치되는 제2 영역으로 구분될 수 있다. 플래너 필드절연플레이트(230)과 트랜치 필드절연플레이트(240)는, 제2 방향을 따라 교번적으로 배치된다. 플래너 필드절연플레이트(230)는 n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 위에 배치된다. 트랜치 필드절연플레이트(240)는, n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 내에 배치된다. 제1 방향을 따라 플래너 필드절연플레이트(230)가 배치되는 제1 영역의 단면 구조와, 제1 방향을 따라 트랜치 필드절연플레이트(240)가 배치되는 제2 영역의 단면 구조는, 각각 도 3 및 도 4를 참조하여 설명한 바와 동일하다. 플래너 필드절연플레이트(230)의 제1 측면(231) 및 트랜치 필드절연플레이트(240)의 제1 측면(241)은, 제2 방향을 향해 연장되는 동일한 제1 연장선(251) 상에 배치된다. 플래너 필드절연플레이트(230)의 제2 측면(232) 및 트랜치 필드절연플레이트(240)의 제2 측면(242)은, 제2 방향을 따라 연장되는 동일한 제2 연장선(252) 상에 배치된다. 이 제2 연장선(252)은, 제2 방향을 향한 n+형 드레인영역(112)의 일 측면의 연장선과 동일할 수 있다. 따라서, 플래너 필드절연플레이트(230) 및 트랜치 필드절연플레이트(240)는, 제1 방향을 따라 측정되는 실질적으로 동일한 길이(L2)를 가질 수 있다.5 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example. And FIG. 6 is a layout diagram showing a planar structure including a gate electrode layer in a horizontal power integrated device according to another example. In Figs. 5 and 6, the same reference numerals as in Figs. 1 and 2 denote the same components. 5 and 6 , in the region adjacent to the n+ type drain region 112 of the n-type drift region 106, the planar field insulating plate 230 is disposed along the second direction, which is the channel width direction. It may be divided into a first area and a second area in which the trench field insulating plate 240 is disposed. The planar field insulating plate 230 and the trench field insulating plate 240 are alternately arranged along the second direction. The planar field insulating plate 230 is disposed on the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The trench field insulating plate 240 is disposed in the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The cross-sectional structure of the first region in which the planar field insulating plate 230 is disposed along the first direction and the cross-sectional structure of the second region in which the trench field insulating plate 240 is disposed along the first direction are shown in FIGS. 3 and It is the same as described with reference to FIG. 4 . The first side 231 of the planar field insulating plate 230 and the first side 241 of the trench field insulating plate 240 are disposed on the same first extension line 251 extending in the second direction. The second side surface 232 of the planar field insulation plate 230 and the second side surface 242 of the trench field insulation plate 240 are disposed on the same second extension line 252 extending in the second direction. The second extension line 252 may be the same as an extension line of one side of the n+ type drain region 112 facing the second direction. Accordingly, the planar field insulating plate 230 and the trench field insulating plate 240 may have substantially the same length L2 measured along the first direction.

게이트전극층(216)은, 채널영역(120), n형 드리프트영역(106)의 일부 영역, 플래너 필드절연플레이트(230)의 일부 영역, 및 트랜치 필드절연플레이트(240)의 일부 영역 위에 배치된다. 본 평면 구조에는 나타나지 않지만, 게이트전극층(216)과, 채널영역(120) 및 n형 드리프트영역(106) 사이에는 게이트절연층이 배치된다. 게이트절연층은, 트랜치 필드절연플레이트(240)의 일부 영역 위로 연장될 수도 있다. 게이트전극층(216)의 제1 측면(216-1)은, 채널영역(120)에 접하는 n+형 소스영역(110)의 일 측면에 정렬될 수 있다. 게이트전극층(216)의 제2 측면(216-2)은, 플래너 필드절연플레이트(230) 및 트랜치 필드절연플레이트(240) 위에 위치한다. 이에 따라 게이트전극층(216)의 일부, 특히 제2 측면(216-2) 쪽으로의 일부 영역은 플래너 필드절연플레이트(230) 및 트랜치 필드절연플레이트(240)와 중첩된다. 게이트전극층(216)은 제2 측면(216-2)으로부터 제1 방향을 따라 돌출되어 구성되는 게이트전극층 연장부분(216E)을 포함한다. 게이트전극층 연장부분(216E)은, 제2 방향을 따라 일정 간격 이격되도록 배치된다. 특히 게이트전극층 연장부분(216E)는, 플래너 필드절연플레이트(230)와는 중첩되지 않으면서, 트랜치 필드절연플레이트(240)와는 중첩되도록 배치된다. 게이트전극층(216)은 게이트단자(G)에 결합된다.The gate electrode layer 216 is disposed on the channel region 120 , a partial region of the n-type drift region 106 , a partial region of the planar field insulating plate 230 , and a partial region of the trench field insulating plate 240 . Although not shown in this planar structure, a gate insulating layer is disposed between the gate electrode layer 216 and the channel region 120 and the n-type drift region 106 . The gate insulating layer may extend over a portion of the trench field insulating plate 240 . The first side surface 216 - 1 of the gate electrode layer 216 may be aligned with one side of the n+ type source region 110 in contact with the channel region 120 . The second side surface 216 - 2 of the gate electrode layer 216 is positioned on the planar field insulating plate 230 and the trench field insulating plate 240 . Accordingly, a portion of the gate electrode layer 216 , in particular, a partial region toward the second side surface 216 - 2 overlaps the planar field insulation plate 230 and the trench field insulation plate 240 . The gate electrode layer 216 includes a gate electrode layer extension portion 216E configured to protrude from the second side surface 216 - 2 in the first direction. The gate electrode layer extension portions 216E are disposed to be spaced apart from each other by a predetermined interval in the second direction. In particular, the gate electrode layer extension portion 216E is disposed to overlap the trench field insulation plate 240 without overlapping the planar field insulation plate 230 . The gate electrode layer 216 is coupled to the gate terminal (G).

플래너 필드절연플레이트(230)는, 제2 방향으로 측정되는 제1 폭(W2)을 갖는다. 트랜치 필드절연플레이트(240)는, 제2 방향으로 측정되는 실질적으로 제2 폭(W3)을 갖는다. 트랜치 필드절연플레이트(240)의 제2 폭(W3)은 플래너 필드절연플레이트(230)의 제1 폭(W2)보다 크다. 따라서 본 예에 따른 수평형 전력용 집적소자(200)는, n형 드리프트영역(106) 내에서 상대적으로 긴 드리프트 길이를 갖는 제2 영역의 폭(즉, 트랜치 필드절연플레이트(240)의 제2 폭(W3))이 상대적으로 짧은 드리프트 길이를 갖는 제1 영역의 폭(즉, 플래너 필드절연플레이트(230)의 제1 폭(W2))보다 큼에 따라, 온 저항의 감소는 작을 수 있지만, 트랜치 필드절연플레이트(240)에 의한 브레이크다운 전압 증가는 더 커질 수 있다. 이에 따라 본 예에 따른 수평형 전력용 집적소자(200)는, 온 저항보다는 브레이크다운 전압 특성 특성이 상대적으로 중요한 영향을 끼치는 응용분야에 적용될 수 있다. The planar field insulating plate 230 has a first width W2 measured in the second direction. The trench field insulation plate 240 has a substantially second width W3 measured in the second direction. The second width W3 of the trench field insulation plate 240 is greater than the first width W2 of the planar field insulation plate 230 . Therefore, in the horizontal power integrated device 200 according to this example, the width of the second region having a relatively long drift length in the n-type drift region 106 (ie, the second of the trench field insulating plate 240 ) As the width W3) is greater than the width of the first region having a relatively short drift length (that is, the first width W2 of the planar field insulating plate 230), the decrease in on-resistance may be small, An increase in the breakdown voltage by the trench field insulation plate 240 may be greater. Accordingly, the horizontal power integrated device 200 according to the present example may be applied to an application field in which a breakdown voltage characteristic rather than an on-resistance has a relatively important influence.

도 7은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다. 그리고 도 8은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다. 도 7 및 도 8에서 도 1 및 도 2와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 7 및 도 8을 참조하면, n형 드리프트영역(106) 중 n+형 드레인영역(112)에 인접하는 영역은, 채널 폭 방향인 제2 방향을 따라, 플래너 필드절연플레이트(330)가 배치되는 제1 영역과, 트랜치 필드절연플레이트(340)가 배치되는 제2 영역으로 구분될 수 있다. 플래너 필드절연플레이트(330)과 트랜치 필드절연플레이트(340)는, 제2 방향을 따라 교번적으로 배치된다. 플래너 필드절연플레이트(330)는 n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 위에 배치된다. 트랜치 필드절연플레이트(340)는, n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 내에 배치된다. 제1 방향을 따라 플래너 필드절연플레이트(330)가 배치되는 제1 영역의 단면 구조와, 제1 방향을 따라 트랜치 필드절연플레이트(340)가 배치되는 제2 영역의 단면 구조는, 각각 도 3 및 도 4를 참조하여 설명한 바와 동일하다. 플래너 필드절연플레이트(330)의 제1 측면(331) 및 트랜치 필드절연플레이트(340)의 제1 측면(341)은, 제2 방향을 향해 연장되는 동일한 제1 연장선(351) 상에 배치된다. 플래너 필드절연플레이트(330)의 제2 측면(332) 및 트랜치 필드절연플레이트(340)의 제2 측면(342)은, 제2 방향을 따라 연장되는 동일한 제2 연장선(352) 상에 배치된다. 이 제2 연장선(352)은, 제2 방향을 향한 n+형 드레인영역(112)의 일 측면의 연장선과 동일할 수 있다. 따라서, 플래너 필드절연플레이트(330) 및 트랜치 필드절연플레이트(340)는, 제1 방향을 따라 측정되는 실질적으로 동일한 길이(L3)를 가질 수 있다.7 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example. And FIG. 8 is a layout diagram showing a planar structure including a gate electrode layer in a horizontal power integrated device according to another example. In FIGS. 7 and 8 , the same reference numerals as in FIGS. 1 and 2 denote the same components. 7 and 8 , in the region adjacent to the n+ type drain region 112 of the n-type drift region 106, the planar field insulating plate 330 is disposed along the second direction, which is the channel width direction. It may be divided into a first area and a second area in which the trench field insulating plate 340 is disposed. The planar field insulating plate 330 and the trench field insulating plate 340 are alternately arranged along the second direction. The planar field insulating plate 330 is disposed on the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The trench field insulating plate 340 is disposed in the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The cross-sectional structure of the first region in which the planar field insulating plate 330 is disposed along the first direction and the cross-sectional structure of the second region in which the trench field insulating plate 340 is disposed along the first direction are shown in FIGS. 3 and It is the same as described with reference to FIG. 4 . The first side surface 331 of the planar field insulation plate 330 and the first side surface 341 of the trench field insulation plate 340 are disposed on the same first extension line 351 extending in the second direction. The second side surface 332 of the planar field insulation plate 330 and the second side surface 342 of the trench field insulation plate 340 are disposed on the same second extension line 352 extending in the second direction. The second extension line 352 may be the same as an extension line of one side of the n+ type drain region 112 facing the second direction. Accordingly, the planar field insulating plate 330 and the trench field insulating plate 340 may have substantially the same length L3 measured along the first direction.

게이트전극층(316)은, 채널영역(120), n형 드리프트영역(106)의 일부 영역, 플래너 필드절연플레이트(330)의 일부 영역, 및 트랜치 필드절연플레이트(340)의 일부 영역 위에 배치된다. 본 평면 구조에는 나타나지 않지만, 게이트전극층(316)과, 채널영역(120) 및 n형 드리프트영역(106) 사이에는 게이트절연층이 배치된다. 게이트절연층은, 트랜치 필드절연플레이트(340)의 일부 영역 위로 연장될 수도 있다. 게이트전극층(316)의 제1 측면(316-1)은, 채널영역(120)에 접하는 n+형 소스영역(110)의 일 측면에 정렬될 수 있다. 게이트전극층(316)의 제2 측면(316-2)은, 플래너 필드절연플레이트(330) 및 트랜치 필드절연플레이트(340) 위에 위치한다. 이에 따라 게이트전극층(316)의 일부, 특히 제2 측면(316-2) 쪽으로의 일부 영역은 플래너 필드절연플레이트(330) 및 트랜치 필드절연플레이트(340)와 중첩된다. 게이트전극층(316)은 제2 측면(316-2)으로부터 제1 방향을 따라 돌출되어 구성되는 게이트전극층 연장부분(316E)을 포함한다. 게이트전극층 연장부분(316E)은, 제2 방향을 따라 일정 간격 이격되도록 배치된다. 특히 게이트전극층 연장부분(316E)는, 플래너 필드절연플레이트(330)와는 중첩되지 않으면서, 트랜치 필드절연플레이트(340)와는 중첩되도록 배치된다. 게이트전극층(316)은 게이트단자(G)에 결합된다.The gate electrode layer 316 is disposed on the channel region 120 , a partial region of the n-type drift region 106 , a partial region of the planar field insulating plate 330 , and a partial region of the trench field insulating plate 340 . Although not shown in this planar structure, a gate insulating layer is disposed between the gate electrode layer 316 and the channel region 120 and the n-type drift region 106 . The gate insulating layer may extend over a portion of the trench field insulating plate 340 . The first side surface 316 - 1 of the gate electrode layer 316 may be aligned with one side of the n+ type source region 110 in contact with the channel region 120 . The second side surface 316 - 2 of the gate electrode layer 316 is positioned on the planar field insulating plate 330 and the trench field insulating plate 340 . Accordingly, a portion of the gate electrode layer 316 , in particular, a partial region toward the second side surface 316 - 2 overlaps the planar field insulation plate 330 and the trench field insulation plate 340 . The gate electrode layer 316 includes a gate electrode layer extension portion 316E configured to protrude from the second side surface 316 - 2 in the first direction. The gate electrode layer extension portions 316E are disposed to be spaced apart from each other by a predetermined interval in the second direction. In particular, the gate electrode layer extension portion 316E is disposed to overlap the trench field insulation plate 340 without overlapping the planar field insulation plate 330 . The gate electrode layer 316 is coupled to the gate terminal (G).

플래너 필드절연플레이트(330)는, 제2 방향으로 측정되는 제1 폭(W4)을 갖는다. 트랜치 필드절연플레이트(340)는, 제2 방향으로 측정되는 제2 폭(W5)을 갖는다. 트랜치 필드절연플레이트(340)의 제2 폭(W5)은 플래너 필드절연플레이트(330)의 제1 폭(W4)보다 작다. 따라서 본 예에 따른 수평형 전력용 집적소자(300)는, n형 드리프트영역(106) 내에서 상대적으로 긴 드리프트 길이를 갖는 제2 영역의 폭(즉, 트랜치 필드절연플레이트(340)의 제2 폭(W5))이 상대적으로 짧은 드리프트 길이를 갖는 제1 영역의 폭(즉, 플래너 필드절연플레이트(330)의 제1 폭(W4))보다 작음에 따라, 브레이크다운 전압은 다소 감소될 수 있지만, 온 저항을 더 감소시킬 수 있다. 이에 따라 본 예에 따른 수평형 전력용 집적소자(300)는, 브레이크다운 전압 특성보다는 온 저항 특성이 상대적으로 중요한 영향을 끼치는 응용분야에 적용될 수 있다. The planar field insulating plate 330 has a first width W4 measured in the second direction. The trench field insulation plate 340 has a second width W5 measured in the second direction. The second width W5 of the trench field insulation plate 340 is smaller than the first width W4 of the planar field insulation plate 330 . Therefore, in the horizontal power integrated device 300 according to this example, the width of the second region having a relatively long drift length in the n-type drift region 106 (ie, the second of the trench field insulating plate 340 ) As the width W5) is smaller than the width of the first region having a relatively short drift length (that is, the first width W4 of the planar field insulating plate 330), the breakdown voltage may be somewhat reduced, but , the on-resistance can be further reduced. Accordingly, the horizontal type power integrated device 300 according to the present example may be applied to an application field in which an on-resistance characteristic rather than a breakdown voltage characteristic has a relatively important influence.

도 9는 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다. 그리고 도 10은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다. 또한 도 11 및 도 12는 각각 도 10의 선 III-III' 및 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 도 9 내지 도 12에서 도 1 내지 도 4와 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 9 내지 도 12를 참조하면, n형 드리프트영역(106) 중 n+형 드레인영역(112)에 인접하는 영역은, 채널 폭 방향인 제2 방향을 따라, 플래너 필드절연플레이트(430)가 배치되는 제1 영역과, 트랜치 필드절연플레이트(440)가 배치되는 제2 영역으로 구분될 수 있다. 플래너 필드절연플레이트(430)과 트랜치 필드절연플레이트(440)는, 제2 방향을 따라 교번적으로 배치된다. 플래너 필드절연플레이트(430)는 n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 위에 배치된다. 트랜치 필드절연플레이트(440)는, n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 내에 배치된다. 플래너 필드절연플레이트(430) 및 트랜치 필드절연플레이트(440)는, 제2 방향으로 측정되는 실질적으로 동일한 폭(W6)을 가질 수 있다.9 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example. And FIG. 10 is a layout diagram showing a planar structure including a gate electrode layer in a horizontal power integrated device according to another example. 11 and 12 are cross-sectional views taken along lines III-III' and IV-IV' of FIG. 10, respectively. In FIGS. 9 to 12 , the same reference numerals as those of FIGS. 1 to 4 denote the same components, and overlapping descriptions will be omitted. 9 to 12 , in the region adjacent to the n+ type drain region 112 of the n-type drift region 106, the planar field insulating plate 430 is disposed along the second channel width direction. It may be divided into a first area and a second area in which the trench field insulating plate 440 is disposed. The planar field insulating plate 430 and the trench field insulating plate 440 are alternately arranged along the second direction. The planar field insulating plate 430 is disposed on the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The trench field insulating plate 440 is disposed in the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The planar field insulating plate 430 and the trench field insulating plate 440 may have substantially the same width W6 measured in the second direction.

플래너 필드절연플레이트(430)의 제1 측면(431)은, 제2 방향을 향해 연장되는 제1 연장선(451) 상에 배치된다. 반면에 트랜치 필드절연플레이트(440)의 제1 측면(441)은, 제2 방향을 향해 연장되는 제1 연장선(451) 상에서 n+형 드레인영역(112) 쪽으로 일정 간격 떨어져 있는 연장선 상에 배치된다. 플래너 필드절연플레이트(430)의 제2 측면(432) 및 트랜치 필드절연플레이트(440)의 제2 측면(442)은, 제2 방향을 따라 연장되는 동일한 제2 연장선(452) 상에 배치된다. 이 제2 연장선(452)은, 제2 방향을 향한 n+형 드레인영역(112)의 일 측면의 연장선과 동일할 수 있다. 따라서, 채널길이방향인 제1 방향을 따라 측정되는 플래너 필드절연플레이트(430)의 제1 길이(L4)는, 제1 방향을 따라 측정되는 트랜치 필드절연플레이트(440)의 제2 길이(L5)보다 크다.The first side surface 431 of the planar field insulating plate 430 is disposed on the first extension line 451 extending in the second direction. On the other hand, the first side surface 441 of the trench field insulating plate 440 is disposed on an extension line that is spaced apart from the first extension line 451 in the second direction toward the n+ type drain region 112 by a predetermined distance. The second side surface 432 of the planar field insulation plate 430 and the second side surface 442 of the trench field insulation plate 440 are disposed on the same second extension line 452 extending in the second direction. The second extension line 452 may be the same as an extension line of one side of the n+ type drain region 112 facing the second direction. Accordingly, the first length L4 of the planar field insulating plate 430 measured along the first direction, which is the channel length direction, is the second length L5 of the trench field insulating plate 440 measured along the first direction. bigger than

게이트전극층(416)은, 채널영역(120), n형 드리프트영역(106)의 일부 영역, 플래너 필드절연플레이트(430)의 일부 영역, 및 트랜치 필드절연플레이트(440)의 일부 영역 위에 배치된다. 게이트전극층(416)은 게이트단자(G)에 결합된다. 도 11 및 도 12에 나타낸 바와 같이, 채널영역(120) 및 n형 드리프트영역(106) 사이에는 게이트절연층(414)이 배치된다. 게이트절연층(414)은, 트랜치 필드절연플레이트(440)의 일부 영역 위로 연장될 수도 있다. 게이트전극층(416)의 제1 측면(416-1)은, 채널영역(120)에 접하는 n+형 소스영역(110)의 일 측면에 정렬될 수 있다. 게이트전극층(416)의 제2 측면(416-2)은, 플래너 필드절연플레이트(430) 및 트랜치 필드절연플레이트(440) 위에 위치한다. 이에 따라 게이트전극층(416)의 일부, 특히 제2 측면(416-2) 쪽으로의 일부 영역은 플래너 필드절연플레이트(430) 및 트랜치 필드절연플레이트(440)와 중첩된다. 게이트전극층(416)은 제2 측면(416-2)으로부터 제1 방향을 따라 돌출되어 구성되는 게이트전극층 연장부분(416E)을 포함한다. 게이트전극층 연장부분(416E)은, 제2 방향을 따라 일정 간격 이격되도록 배치된다. 특히 게이트전극층 연장부분(416E)는, 플래너 필드절연플레이트(430)와는 중첩되지 않으면서, 트랜치 필드절연플레이트(440)와는 중첩되도록 배치된다.The gate electrode layer 416 is disposed on the channel region 120 , a partial region of the n-type drift region 106 , a partial region of the planar field insulating plate 430 , and a partial region of the trench field insulating plate 440 . The gate electrode layer 416 is coupled to the gate terminal (G). 11 and 12 , a gate insulating layer 414 is disposed between the channel region 120 and the n-type drift region 106 . The gate insulating layer 414 may extend over a portion of the trench field insulating plate 440 . The first side surface 416 - 1 of the gate electrode layer 416 may be aligned with one side of the n+ type source region 110 in contact with the channel region 120 . The second side surface 416 - 2 of the gate electrode layer 416 is positioned on the planar field insulating plate 430 and the trench field insulating plate 440 . Accordingly, a portion of the gate electrode layer 416 , particularly a partial region toward the second side surface 416 - 2 , overlaps the planar field insulation plate 430 and the trench field insulation plate 440 . The gate electrode layer 416 includes a gate electrode layer extension portion 416E configured to protrude from the second side surface 416 - 2 in the first direction. The gate electrode layer extension portions 416E are disposed to be spaced apart from each other by a predetermined interval in the second direction. In particular, the gate electrode layer extension portion 416E is disposed to overlap the trench field insulation plate 440 without overlapping the planar field insulation plate 430 .

도 11에 나타낸 바와 같이, 플래너 필드절연플레이트(430)가 배치되는 제1 영역에서, 게이트전극층(416)은 제1 방향을 따라 측정되는 제1 게이트길이(LG4)를 갖는다. 플래너 필드절연플레이트(430) 위에 배치되어 플래너 필드절연플레이트(430)와 수직 방향으로 중첩되는 게이트전극층(416) 부분은 도전성 필드플레이트로 작용할 수 있다. 반면에 도 12에 나타낸 바와 같이, 트랜치 필드절연플레이트(440)가 배치되는 제2 영역에서, 게이트전극층(416)은, 제1 영역에서의 게이트전극층(416)의 제1 게이트길이(LG4)에 게이트전극층 연장부분(416E)의 길이(LG5)를 합한 제2 게이트길이(LG6=LG4+LG5)를 갖는다. 트랜치 필드절연플레이트(440)와 수직 방향으로 중첩되도록 트랜치 필드절연플레이트(440) 위에 배치되는 게이트전극층(416) 부분 또한 도전성 필드플레이트로 작용할 수 있다.11 , in the first region where the planar field insulating plate 430 is disposed, the gate electrode layer 416 has a first gate length LG4 measured along the first direction. A portion of the gate electrode layer 416 disposed on the planar field insulating plate 430 and vertically overlapping with the planar field insulating plate 430 may act as a conductive field plate. On the other hand, as shown in FIG. 12 , in the second region where the trench field insulating plate 440 is disposed, the gate electrode layer 416 is at the first gate length LG4 of the gate electrode layer 416 in the first region. It has a second gate length (LG6=LG4+LG5) that is the sum of the lengths LG5 of the gate electrode layer extension portion 416E. A portion of the gate electrode layer 416 disposed on the trench field insulating plate 440 to vertically overlap the trench field insulating plate 440 may also serve as a conductive field plate.

도 11에 나타낸 바와 같이, 플래너 필드절연플레이트(430)은, n형 드리프트영역(106) 내에서, 제1 방향을 따라 서로 반대로 배치되는 제1 측면(431) 및 제2 측면(432)을 갖는다. 플래너 필드절연플레이트(430)의 양 측면들(431, 432) 중 채널영역(120)을 향해 배치되는 제1 측면(431)은 n형 드리프트영역(106) 내의 제1 축적 영역(407-1)을 한정한다. 즉 제1 축적 영역(407-1)은, 제1 채널영역(121)과 제1 측면(431) 사이의 n형 드리프트영역(106) 상부영역으로 정의될 수 있다. 마찬가지로 도 12에 나타낸 바와 같이, 트랜치 필드절연플레이트(440)은, n형 드리프트영역(106) 내에서, 제1 방향을 따라 서로 반대로 배치되는 제1 측면(441) 및 제2 측면(442)을 갖는다. 채널영역(120)을 향해 배치되는 제1 측면(441)은 n형 드리프트영역(106) 내의 제2 축적 영역(407-2)을 한정한다. 즉 제2 축적 영역(407-2)은, 제1 채널영역(121)과 제1 측면(441) 사이의 n형 드리프트영역(106) 상부영역으로 정의될 수 있다.As shown in FIG. 11 , the planar field insulating plate 430 has a first side surface 431 and a second side surface 432 disposed opposite to each other along the first direction in the n-type drift region 106 . . A first side 431 of both sides 431 and 432 of the planar field insulating plate 430 disposed toward the channel region 120 is a first accumulation region 407 - 1 in the n-type drift region 106 . to limit That is, the first accumulation region 407 - 1 may be defined as an upper region of the n-type drift region 106 between the first channel region 121 and the first side surface 431 . Similarly, as shown in FIG. 12 , the trench field insulating plate 440 includes a first side surface 441 and a second side surface 442 disposed opposite to each other in the first direction in the n-type drift region 106 . have The first side surface 441 disposed toward the channel region 120 defines a second accumulation region 407 - 2 in the n-type drift region 106 . That is, the second accumulation region 407 - 2 may be defined as an upper region of the n-type drift region 106 between the first channel region 121 and the first side surface 441 .

트랜치 필드절연플레이트(440)의 제2 길이(L5)가 플래너 필드절연플레이트(430)의 제1 길이(L4)보다 짧음에 따라, 제2 축적 영역(407-2)의 제1 방향으로의 길이는, 제1 축적 영역(407-2)의 제1 방향으로의 길이보다 상대적으로 길다. 플래너 필드절연플레이트(430)가 배치되는 제1 영역에서 캐리어는 n형 드리프트영역(106) 표면을 따라 이동하지만, 트랜치 필드절연플레이트(440)가 배치되는 제2 영역에서 캐리어는 트랜치 필드절연플레이트(440)의 측면들 및 하부면을 따라 이동한다. 따라서 트랜치 필드절연플레이트(440)가 배치되는 영역에서 온 저항은 증가된다. 본 예에 따른 수평형 전력용 집적소자(400)에 있어서, 트랜치 필드절연플레이트(440)에 의한 온 저항 증가는, 플래너 필드절연플레이트(430)가 배치되는 제1 영역에서의 온 저항 감소로 보상될 수 있으며, 더욱이 트랜치 필드절연플레이트(440)가 배치되는 제2 영역에서의 제2 축적 영역(407-2)의 길이가 상대적으로 크므로, 트랜치 필드절연플레이트(440)에 의한 온 저항 증가를 추가적으로 보상할 수 있다.As the second length L5 of the trench field insulation plate 440 is shorter than the first length L4 of the planar field insulation plate 430 , the length of the second accumulation region 407 - 2 in the first direction is relatively longer than the length of the first accumulation region 407 - 2 in the first direction. In the first region where the planar field insulating plate 430 is disposed, carriers move along the surface of the n-type drift region 106, but in the second region where the trench field insulating plate 440 is disposed, the carriers move along the trench field insulating plate ( 440) along the sides and bottom. Accordingly, the on-resistance in the region where the trench field insulating plate 440 is disposed is increased. In the horizontal power integrated device 400 according to the present example, the increase in on-resistance by the trench field insulation plate 440 is compensated by a decrease in the on-resistance in the first region where the planar field insulation plate 430 is disposed. Moreover, since the length of the second accumulation region 407 - 2 in the second region where the trench field insulating plate 440 is disposed is relatively large, an increase in on-resistance caused by the trench field insulating plate 440 is reduced. Additional compensation may be provided.

도 13은 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 생략한 평면 구조를 나타내 보인 레이아웃도이다. 그리고 도 14는 또 다른 예에 따른 수평형 전력용 집적소자에서 게이트전극층을 포함한 평면 구조를 나타내 보인 레이아웃도이다. 또한 도 15 및 도 16은 각각 도 14의 선 V-V' 및 선 VI-VI'를 따라 절단하여 나타내 보인 단면도이다. 도 13 내지 도 16에서 도 1 내지 도 4와 동일한 참조부호는 동일한 구성요소를 나타내며, 중복되는 설명은 생략하기로 한다. 도 13 내지 도 16을 참조하면, n형 드리프트영역(106) 중 n+형 드레인영역(112)에 인접하는 영역은, 채널 폭 방향인 제2 방향을 따라, 플래너 필드절연플레이트(530)가 배치되는 제1 영역과, 트랜치 필드절연플레이트(540)가 배치되는 제2 영역으로 구분될 수 있다. 플래너 필드절연플레이트(530)과 트랜치 필드절연플레이트(540)는, 제2 방향을 따라 교번적으로 배치된다. 플래너 필드절연플레이트(530)는 n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 위에 배치된다. 트랜치 필드절연플레이트(540)는, n+형 드레인영역(112)과 제1 채널영역(121) 사이의 n형 드리프트영역(106) 내에 배치된다. 플래너 필드절연플레이트(530) 및 트랜치 필드절연플레이트(540)는, 제2 방향으로 측정되는 실질적으로 동일한 폭(W7)을 가질 수 있다.13 is a layout diagram illustrating a planar structure in which a gate electrode layer is omitted in a horizontal power integrated device according to another example. And FIG. 14 is a layout diagram showing a planar structure including a gate electrode layer in a horizontal power integrated device according to another example. 15 and 16 are cross-sectional views taken along lines V-V' and VI-VI' of FIG. 14, respectively. In FIGS. 13 to 16 , the same reference numerals as those of FIGS. 1 to 4 denote the same components, and overlapping descriptions will be omitted. 13 to 16 , in the region adjacent to the n+ type drain region 112 of the n-type drift region 106, the planar field insulating plate 530 is disposed along the second direction, which is the channel width direction. It may be divided into a first area and a second area in which the trench field insulating plate 540 is disposed. The planar field insulating plate 530 and the trench field insulating plate 540 are alternately arranged along the second direction. The planar field insulating plate 530 is disposed on the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The trench field insulating plate 540 is disposed in the n-type drift region 106 between the n+-type drain region 112 and the first channel region 121 . The planar field insulating plate 530 and the trench field insulating plate 540 may have substantially the same width W7 measured in the second direction.

트랜치 필드절연플레이트(540)의 제1 측면(541)은, 제2 방향을 향해 연장되는 제1 연장선(551) 상에 배치된다. 반면에 플래너 필드절연플레이트(530)의 제1 측면(531)은, 제2 방향을 향해 연장되는 제1 연장선(551) 상에서 n+형 드레인영역(112) 쪽으로 일정 간격 떨어져 있는 연장선 상에 배치된다. 플래너 필드절연플레이트(530)의 제2 측면(532) 및 트랜치 필드절연플레이트(540)의 제2 측면(542)은, 제2 방향을 따라 연장되는 동일한 제2 연장선(552) 상에 배치된다. 이 제2 연장선(552)은, 제2 방향을 향한 n+형 드레인영역(112)의 일 측면의 연장선과 동일할 수 있다. 따라서, 채널길이방향인 제1 방향을 따라 측정되는 플래너 필드절연플레이트(430)의 제1 길이(L6)는, 제1 방향을 따라 측정되는 트랜치 필드절연플레이트(540)의 제2 길이(L7)보다 작다.The first side surface 541 of the trench field insulation plate 540 is disposed on the first extension line 551 extending in the second direction. On the other hand, the first side surface 531 of the planar field insulating plate 530 is disposed on an extension line that is spaced apart from the first extension line 551 in the second direction toward the n+ type drain region 112 by a predetermined distance. The second side surface 532 of the planar field insulation plate 530 and the second side surface 542 of the trench field insulation plate 540 are disposed on the same second extension line 552 extending in the second direction. The second extension line 552 may be the same as an extension line of one side of the n+ type drain region 112 facing the second direction. Accordingly, the first length L6 of the planar field insulating plate 430 measured along the first direction, which is the channel length direction, is the second length L7 of the trench field insulating plate 540 measured along the first direction. smaller than

게이트전극층(516)은, 채널영역(120), n형 드리프트영역(106)의 일부 영역, 플래너 필드절연플레이트(530)의 일부 영역, 및 트랜치 필드절연플레이트(540)의 일부 영역 위에 배치된다. 게이트전극층(516)은 게이트단자(G)에 결합된다. 도 15 및 도 16에 나타낸 바와 같이, 채널영역(120) 및 n형 드리프트영역(106) 사이에는 게이트절연층(514)이 배치된다. 게이트절연층(514)은, 트랜치 필드절연플레이트(540)의 일부 영역 위로 연장될 수도 있다. 게이트전극층(516)의 제1 측면(516-1)은, 채널영역(120)에 접하는 n+형 소스영역(110)의 일 측면에 정렬될 수 있다. 게이트전극층(516)의 제2 측면(516-2)은, 플래너 필드절연플레이트(530) 및 트랜치 필드절연플레이트(540) 위에 위치한다. 이에 따라 게이트전극층(516)의 일부, 특히 제2 측면(516-2) 쪽으로의 일부 영역은 플래너 필드절연플레이트(530) 및 트랜치 필드절연플레이트(540)와 중첩된다. 게이트전극층(516)은 제2 측면(516-2)으로부터 제1 방향을 따라 돌출되어 구성되는 게이트전극층 연장부분(516E)을 포함한다. 게이트전극층 연장부분(516E)은, 제2 방향을 따라 일정 간격 이격되도록 배치된다. 특히 게이트전극층 연장부분(516E)는, 플래너 필드절연플레이트(530)와는 중첩되지 않으면서, 트랜치 필드절연플레이트(540)와는 중첩되도록 배치된다.The gate electrode layer 516 is disposed on the channel region 120 , a partial region of the n-type drift region 106 , a partial region of the planar field insulating plate 530 , and a partial region of the trench field insulating plate 540 . The gate electrode layer 516 is coupled to the gate terminal (G). 15 and 16 , a gate insulating layer 514 is disposed between the channel region 120 and the n-type drift region 106 . The gate insulating layer 514 may extend over a portion of the trench field insulating plate 540 . The first side surface 516 - 1 of the gate electrode layer 516 may be aligned with one side of the n + type source region 110 in contact with the channel region 120 . The second side surface 516 - 2 of the gate electrode layer 516 is positioned on the planar field insulating plate 530 and the trench field insulating plate 540 . Accordingly, a portion of the gate electrode layer 516 , in particular, a partial region toward the second side surface 516 - 2 overlaps the planar field insulation plate 530 and the trench field insulation plate 540 . The gate electrode layer 516 includes a gate electrode layer extension portion 516E configured to protrude from the second side surface 516 - 2 in the first direction. The gate electrode layer extension portions 516E are disposed to be spaced apart from each other by a predetermined interval in the second direction. In particular, the gate electrode layer extension portion 516E is disposed to overlap the trench field insulation plate 540 without overlapping the planar field insulation plate 530 .

도 15에 나타낸 바와 같이, 플래너 필드절연플레이트(530)가 배치되는 제1 영역에서, 게이트전극층(516)은 제1 방향을 따라 측정되는 제1 게이트길이(LG7)를 갖는다. 플래너 필드절연플레이트(530) 위에 배치되어 플래너 필드절연플레이트(530)와 수직 방향으로 중첩되는 게이트전극층(516) 부분은 도전성 필드플레이트로 작용할 수 있다. 반면에 도 16에 나타낸 바와 같이, 트랜치 필드절연플레이트(540)가 배치되는 제2 영역에서, 게이트전극층(516)은, 제1 영역에서의 게이트전극층(516)의 제1 게이트길이(LG7)에 게이트전극층 연장부분(516E)의 길이(LG8)를 합한 제2 게이트길이(LG9=LG7+LG8)를 갖는다. 트랜치 필드절연플레이트(540)와 수직 방향으로 중첩되도록 트랜치 필드절연플레이트(540) 위에 배치되는 게이트전극층(516) 부분 또한 도전성 필드플레이트로 작용할 수 있다.15 , in the first region where the planar field insulating plate 530 is disposed, the gate electrode layer 516 has a first gate length LG7 measured along the first direction. A portion of the gate electrode layer 516 disposed on the planar field insulating plate 530 and vertically overlapping with the planar field insulating plate 530 may act as a conductive field plate. On the other hand, as shown in FIG. 16 , in the second region where the trench field insulating plate 540 is disposed, the gate electrode layer 516 is at the first gate length LG7 of the gate electrode layer 516 in the first region. It has a second gate length (LG9=LG7+LG8) that is the sum of the lengths LG8 of the gate electrode layer extension portion 516E. A portion of the gate electrode layer 516 disposed on the trench field insulating plate 540 to vertically overlap the trench field insulating plate 540 may also serve as a conductive field plate.

도 13에 나타낸 바와 같이, 플래너 필드절연플레이트(530)은, n형 드리프트영역(106) 내에서, 제1 방향을 따라 서로 반대로 배치되는 제1 측면(531) 및 제2 측면(532)을 갖는다. 플래너 필드절연플레이트(530)의 양 측면들(531, 532) 중 채널영역(120)을 향해 배치되는 제1 측면(531)은 n형 드리프트영역(106) 내의 제1 축적 영역(507-1)을 한정한다. 즉 제1 축적 영역(507-1)은, 제1 채널영역(121)과 제1 측면(531) 사이의 n형 드리프트영역(106) 상부영역으로 정의될 수 있다. 마찬가지로 도 16에 나타낸 바와 같이, 트랜치 필드절연플레이트(540)은, n형 드리프트영역(106) 내에서, 제1 방향을 따라 서로 반대로 배치되는 제1 측면(541) 및 제2 측면(542)을 갖는다. 채널영역(120)을 향해 배치되는 제1 측면(541)은 n형 드리프트영역(106) 내의 제2 축적 영역(507-2)을 한정한다. 즉 제2 축적 영역(507-2)은, 제1 채널영역(211)과 제1 측면(541) 사이의 n형 드리프트영역(106) 상부영역으로 정의될 수 있다.As shown in FIG. 13 , the planar field insulating plate 530 has a first side surface 531 and a second side surface 532 disposed opposite to each other along the first direction in the n-type drift region 106 . . The first side 531 disposed toward the channel region 120 among both sides 531 and 532 of the planar field insulating plate 530 is a first accumulation region 507 - 1 in the n-type drift region 106 . to limit That is, the first accumulation region 507 - 1 may be defined as an upper region of the n-type drift region 106 between the first channel region 121 and the first side surface 531 . Similarly, as shown in FIG. 16 , the trench field insulation plate 540 includes a first side surface 541 and a second side surface 542 arranged opposite to each other in the first direction in the n-type drift region 106 . have The first side surface 541 disposed toward the channel region 120 defines a second accumulation region 507 - 2 in the n-type drift region 106 . That is, the second accumulation region 507 - 2 may be defined as an upper region of the n-type drift region 106 between the first channel region 211 and the first side surface 541 .

플래너 필드절연플레이트(540)의 제1 길이(L6)가 트랜치 필드절연플레이트(540)의 제2 길이(L7)보다 짧으므로, 제1 측적 영역(507-1)의 제1 방향으로의 길이는, 제2 축적 영역(507-2)의 제1 방향으로의 길이보다 상대적으로 길다. 플래너 필드절연플레이트(530)가 배치되는 제1 영역에서 캐리어는 n형 드리프트영역(106) 표면을 따라 이동하지만, 트랜치 필드절연플레이트(540)가 배치되는 제2 영역에서 캐리어는 트랜치 필드절연플레이트(540)의 측면들 및 하부면을 따라 이동한다. 따라서 트랜치 필드절연플레이트(540)가 배치되는 영역에서 온 저항은 증가된다. 본 예에 따른 수평형 전력용 집적소자(500)에 있어서, 트랜치 필드절연플레이트(540)에 의한 온 저항 증가는, 플래너 필드절연플레이트(530)가 배치되는 제1 영역에서 캐리어들이 n+형 드리프트영역(106)의 표면을 따라 이동함으로써 보상될 수 있으며, 더욱이 플래너 필드절연플레이트(530)가 배치되는 제1 영역에서의 제1 축적 영역(507-1)의 길이를 더 증가시킴으로써 트랜치 필드절연플레이트(540)에 의한 온 저항 증가를 추가적으로 보상할 수 있다.Since the first length L6 of the planar field insulating plate 540 is shorter than the second length L7 of the trench field insulating plate 540, the length of the first measuring area 507-1 in the first direction is , which is relatively longer than the length of the second accumulation region 507 - 2 in the first direction. In the first region where the planar field insulating plate 530 is disposed, the carrier moves along the surface of the n-type drift region 106, but in the second region where the trench field insulating plate 540 is disposed, the carrier moves along the trench field insulating plate ( 540) along the sides and bottom. Accordingly, the on-resistance is increased in the region where the trench field insulating plate 540 is disposed. In the horizontal power integrated device 500 according to this example, the increase in on-resistance by the trench field insulating plate 540 causes carriers to move in the n+ type drift region in the first region where the planar field insulating plate 530 is disposed. This can be compensated by moving along the surface of the trench field insulating plate 106 by further increasing the length of the first accumulation region 507-1 in the first region where the planar field insulating plate 530 is disposed 540) may additionally compensate for an increase in on-resistance.

상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.As described above, the embodiments of the present application are illustrated and described with drawings, but this is for explaining what is intended to be presented in the present application, and is not intended to limit what is intended to be presented in the present application to a detailed shape.

100...수평형 전력용 집적소자 102...p형 반도체층
104...p형 바디영역 106...n형 드리프트영역
108...p+형 바디컨택영역 110...n+형 소스영역
112...n+형 드레인영역 114...게이트절연층
116...게이트전극층 120...채널영역
121...제1 채널영역 122...제2 채널영역
130...플래너 필드절연플레이트 140...트랜치 필드절연플레이트100...horizontal power integrated device 102...p-type semiconductor layer
104...p-type body area 106...n-type drift area
108...p+ type body contact area 110...n+ type source area
112...n+ type drain region 114...gate insulating layer
116...Gate electrode layer 120...Channel region
121...First channel area 122...Second channel area
130...Planner Field Insulation Plate 140...Trench Field Insulating Plate

Claims (22)

제1 도전형의 반도체층 내에서 채널길이 방향인 제1 방향을 따라 상호 이격되도록 배치되는 제2 도전형의 소스영역 및 드레인영역;
상기 반도체층 내에서 상기 드레인영역을 둘러싸면서, 상기 제1 방향을 따라 상기 소스영역과는 채널영역에 의해 이격되도록 배치되는 제2 도전형의 드리프트영역;
상기 드리프트영역 위에서 상기 제1 방향과 교차하는 채널폭 방향인 제2 방향을 따라 상호 이격되도록 배치되는 복수개의 플래너 필드절연플레이트들;
상기 드리프트영역 내에서 각각이 상기 제2 방향을 따라 상기 플래너 필드절연플레이트들 사이에 배치되는 복수개의 트랜치 필드절연플레이트들;
상기 채널영역 위와 상기 드리프트영역의 일부 표면 위에 배치되는 게이트절연층; 및
상기 게이트절연층 위에 배치되는 게이트전극층을 포함하되,
상기 복수개의 플래너 필드절연플레이트들과 상기 복수개의 트랜치 필드절연플레이트들은, 상기 채널폭 방향인 제2 방향을 따라 교대로 배치되는 수평형 전력용 집적소자.a source region and a drain region of a second conductivity type disposed to be spaced apart from each other in a first direction that is a channel length direction in the semiconductor layer of the first conductivity type;
a drift region of a second conductivity type surrounding the drain region in the semiconductor layer and disposed to be spaced apart from the source region by a channel region in the first direction;
a plurality of planar field insulating plates arranged to be spaced apart from each other in a second direction that is a channel width direction crossing the first direction on the drift region;
a plurality of trench field insulating plates each disposed between the planar field insulating plates in the drift region along the second direction;
a gate insulating layer disposed on the channel region and on a partial surface of the drift region; and
a gate electrode layer disposed on the gate insulating layer;
The plurality of planar field insulating plates and the plurality of trench field insulating plates are alternately disposed in a second direction, which is the channel width direction. 제1항에 있어서,
상기 소스영역을 둘러싸면서 상기 드리프트영역과 제1 방향을 따라 이격되도록 상기 반도체층 내에 배치되는 제1 도전형의 바디영역을 더 포함하는 수평형 전력용 집적소자.The method of claim 1,
and a body region of a first conductivity type disposed in the semiconductor layer to surround the source region and spaced apart from the drift region in a first direction. 제2항에 있어서,
상기 채널영역은, 상기 바디영역과 상기 드리프트영역 사이의 제1 채널영역과, 상기 소스영역과 상기 제1 채널영역 사이의 제2 채널영역을 포함하는 수평형 전력용 집적소자.3. The method of claim 2,
The channel region includes a first channel region between the body region and the drift region, and a second channel region between the source region and the first channel region. 제1항에 있어서,
상기 소스영역, 드레인영역, 및 드리프트영역은 상기 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는 수평형 전력용 집적소자.According to claim 1,
The source region, the drain region, and the drift region have a stripe shape elongated in the second direction. 제1항에 있어서,
상기 플래너 필드절연플레이트들은 상기 채널영역 및 드레인영역 사이의 드리프트영역 위에 배치되고,
상기 트랜치 필드절연플레이트들은 상기 채널영역 및 드레인영역 사이의 드리프트영역 내에 배치되는 수평형 전력용 집적소자.According to claim 1,
the planar field insulating plates are disposed over a drift region between the channel region and the drain region;
The trench field insulating plates are disposed in a drift region between the channel region and the drain region. 제5항에 있어서,
상기 플래너 필드절연플레이트들 각각은 상기 드리프트영역의 상부면과 동일한 수평 레벨상의 하부면을 갖는 수평형 전력용 집적소자.6. The method of claim 5,
Each of the planar field insulating plates has a lower surface on the same horizontal level as an upper surface of the drift region. 제6항에 있어서,
상기 트랜치 필드절연플레이트들 각각은 상기 드리프트영역의 상부면과 동일한 수평 레벨상의 상부면을 갖는 수평형 전력용 집적소자.7. The method of claim 6,
Each of the trench field insulation plates has an upper surface on the same horizontal level as an upper surface of the drift region. 제7항에 있어서,
상기 플래너 필드절연플레이트들 각각 및 트랜치 필드절연플레이트들 각각은, 상기 채널영역에 인접하는 상기 드리프트영역 내의 축적영역을 노출시키는 수평형 전력용 집적소자.8. The method of claim 7,
Each of the planar field insulating plates and each of the trench field insulating plates exposes an accumulation region in the drift region adjacent to the channel region. 제8항에 있어서,
상기 게이트절연층 및 게이트전극층은, 상기 채널영역 및 축적영역 위에 배치되는 수평형 전력용 집적소자.9. The method of claim 8,
The gate insulating layer and the gate electrode layer are disposed on the channel region and the accumulation region. 제9항에 있어서,
상기 게이트절연층은, 상기 트랜치 필드절연플레이트들 위로 연장되도록 배치되고,
상기 게이트전극층은 상기 플래너 필드절연플레이트들 및 트랜치 필드절연플레이트들 위로 연장되도록 배치되는 수평형 전력용 집적소자.10. The method of claim 9,
the gate insulating layer is disposed to extend over the trench field insulating plates;
The gate electrode layer is disposed to extend over the planar field insulating plates and the trench field insulating plates. 제10항에 있어서,
상기 게이트전극층은, 상기 게이트전극층의 단부로부터 상기 드레인영역 방향을 향해 연장되도록 배치되는 복수개의 게이트전극층 연장부분들을 포함하는 수평형 전력용 집적소자.11. The method of claim 10,
The gate electrode layer may include a plurality of gate electrode layer extension portions disposed to extend from an end of the gate electrode layer toward the drain region. 제11항에 있어서,
상기 게이트전극층 연장부분들은, 상기 제2 방향을 따라 일정 간격 이격되도록 배치되는 수평형 전력용 집적소자.12. The method of claim 11,
The extended portions of the gate electrode layer are disposed to be spaced apart from each other by a predetermined interval in the second direction. 제11항에 있어서,
상기 게이트전극층 연장부분들 각각은, 상기 플래너 필드절연플레이트와는 중첩되지 않으면서, 상기 트랜치 필드절연플레이트와는 중첩되도록 배치되는 수평형 전력용 집적소자.12. The method of claim 11,
Each of the extended portions of the gate electrode layer is disposed to overlap the trench field insulation plate without overlapping the planar field insulation plate. 제1항에 있어서,
상기 플래너 필드절연플레이트의 상기 제2 방향을 따라 측정되는 폭과, 상기 트랜치 필드절연플레이트의 상기 제2 방향을 따라 측정되는 폭은 동일한 수평형 전력용 집적소자.According to claim 1,
A width of the planar field insulating plate measured along the second direction and a width of the trench field insulating plate measured along the second direction are the same. 제1항에 있어서,
상기 플래너 필드절연플레이트의 상기 제2 방향을 따라 측정되는 폭은, 상기 트랜치 필드절연플레이트의 상기 제2 방향을 따라 측정되는 폭보다 작은 수평형 전력용 집적소자.According to claim 1,
A width of the planar field insulating plate measured along the second direction is smaller than a width of the trench field insulating plate measured along the second direction. 제1항에 있어서,
상기 플래너 필드절연플레이트들 각각의 양 측면들 중 상기 드레인영역을 향해 배치되는 측면과, 상기 트랜치 필드절연플레이트들 각각의 양 측면들 중 상기 드레인영역을 향해 배치되는 측면은 모두 상기 드레인영역의 일 측면에 정렬되는 수평형 전력용 집적소자.According to claim 1,
A side surface of each of the planar field insulating plates facing the drain region and a side surface of each of the trench field insulating plates facing the drain region are one side of the drain region. A horizontal power integrated device aligned to 제16항에 있어서,
상기 플래너 필드절연플레이트의 상기 제2 방향을 따라 측정되는 폭은, 상기 트랜치 필드절연플레이트의 상기 제2 방향을 따라 측정되는 폭보다 큰 수평형 전력용 집적소자.17. The method of claim 16,
A width of the planar field insulating plate measured along the second direction is greater than a width of the trench field insulating plate measured along the second direction. 제16항에 있어서,
상기 플래너 필드절연플레이트의 상기 제1 방향을 따라 측정되는 길이와, 상기 트랜치 필드절연플레이트의 상기 제1 방향을 따라 측정되는 길이는 동일한 수평형 전력용 집적소자.17. The method of claim 16,
A length of the planar field insulating plate measured along the first direction and a length of the trench field insulating plate measured along the first direction are the same. 제16항에 있어서,
상기 플래너 필드절연플레이트의 상기 제1 방향을 따라 측정되는 길이는, 상기 트랜치 필드절연플레이트의 상기 제1 방향을 따라 측정되는 길이보다 긴 수평형 전력용 집적소자.17. The method of claim 16,
A length of the planar field insulating plate measured along the first direction is longer than a length of the trench field insulating plate measured along the first direction. 제16항에 있어서,
상기 플래너 필드절연플레이트의 상기 제1 방향을 따라 측정되는 길이는, 상기 트랜치 필드절연플레이트의 상기 제1 방향을 따라 측정되는 길이보다 짧은 수평형 전력용 집적소자.17. The method of claim 16,
A length of the planar field insulating plate measured along the first direction is shorter than a length of the trench field insulating plate measured along the first direction. 제1항에 있어서,
상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 수평형 전력용 집적소자.According to claim 1,
The first conductivity type is a p-type, and the second conductivity type is an n-type horizontal type power integrated device. 삭제delete
KR1020150191115A 2015-12-31 2015-12-31 Lateral power integrated device having a low on resistance KR102385950B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150191115A KR102385950B1 (en) 2015-12-31 2015-12-31 Lateral power integrated device having a low on resistance
US15/173,301 US9799764B2 (en) 2015-12-31 2016-06-03 Lateral power integrated devices having low on-resistance
TW105122140A TWI752911B (en) 2015-12-31 2016-07-14 Lateral power integrated devices having low on-resistance
CN201610566725.6A CN106935647B (en) 2015-12-31 2016-07-18 Lateral power integrated device with low on-resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191115A KR102385950B1 (en) 2015-12-31 2015-12-31 Lateral power integrated device having a low on resistance

Publications (2)

Publication Number Publication Date
KR20170080966A KR20170080966A (en) 2017-07-11
KR102385950B1 true KR102385950B1 (en) 2022-04-13

Family

ID=59354908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191115A KR102385950B1 (en) 2015-12-31 2015-12-31 Lateral power integrated device having a low on resistance

Country Status (1)

Country Link
KR (1) KR102385950B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457826B1 (en) 2018-06-11 2022-10-21 에스케이하이닉스 시스템아이씨 주식회사 High voltage semiconductor device and method of fabricating the same
TWI777225B (en) * 2019-08-29 2022-09-11 台灣積體電路製造股份有限公司 Integrated chip and method of forming the same
US11329128B2 (en) 2019-08-29 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with gate extensions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341714A1 (en) * 2012-06-20 2013-12-26 Samsung Electronics Co., Ltd. Semiconductor device having power metal-oxide-semiconductor transistor
CN103594517A (en) * 2013-10-24 2014-02-19 中国科学院上海微系统与信息技术研究所 Multi-gate SOI-LDMOS device structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130341714A1 (en) * 2012-06-20 2013-12-26 Samsung Electronics Co., Ltd. Semiconductor device having power metal-oxide-semiconductor transistor
CN103594517A (en) * 2013-10-24 2014-02-19 中国科学院上海微系统与信息技术研究所 Multi-gate SOI-LDMOS device structure

Also Published As

Publication number Publication date
KR20170080966A (en) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI752911B (en) Lateral power integrated devices having low on-resistance
US9852993B2 (en) Lateral high voltage integrated devices having trench insulation field plates and metal field plates
US6833585B2 (en) High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage
US8294235B2 (en) Edge termination with improved breakdown voltage
KR101128694B1 (en) Semiconductor device
CN102201444B (en) Semiconductor device
US7276405B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same
US10490658B2 (en) Power semiconductor device
JP6356803B2 (en) Insulated gate bipolar transistor
KR102286014B1 (en) High voltage integrated circuit having improved on resistance and breakdown voltage
CN107275388B (en) Transverse high-voltage device
KR102385950B1 (en) Lateral power integrated device having a low on resistance
US8450801B2 (en) Lateral-diffusion metal-oxide-semiconductor device
KR102385949B1 (en) Lateral power integrated device having a low on resistance
KR20120060324A (en) Power semiconductor device having decreased cell pitch
US8674441B2 (en) High voltage metal-oxide-semiconductor transistor device
US9196717B2 (en) High voltage metal-oxide-semiconductor transistor device
US11316021B2 (en) High density power device with selectively shielded recessed field plate
KR20220088344A (en) Transistor device
KR101701240B1 (en) Semiconductor device
JP7326991B2 (en) switching element
KR102030464B1 (en) Lateral typed power semiconductor device
JP5309427B2 (en) Semiconductor device
KR102454465B1 (en) Semiconductor device having auxiliary electrode formed in field plate region
JP5309428B2 (en) Semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant