KR102384272B1 - 스트레인게이지 소자 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 스트레인게이지 소자 및 이의 제조 방법에 관한 것이다. 본 발명에 따른 반도체 기판 상에 형성되는 스트레인게이지 소자는 복수의 저항패턴, 복수의 연결패턴 및 복수의 금속패드를 포함한다. 복수의 저항패패턴은 기판의 소자부 상에 형성되며, 상호 직교하면서 사각 형태를 이룬다. 복수의 연결패턴은 일단이 복수의 저항패턴 각각에 연결된다. 그리고 복수의 금속패드는 복수의 연결패턴 각각의 타단에 연결된다.

Description

스트레인게이지 소자 및 이의 제조 방법{Micro strain gauge element and methods of manufacturing the same}

본 발명은 스트레인게이지 소자에 관한 것으로, 보다 상세하게는, 반도체 기판 상에 형성되는 스트레인게이지 소자 및 반도체 기판 상에서 스트레인게이지 소자를 제조하는 방법에 관한 것이다.

종래의 압력센서는 미세전자기계시스템(MEMS: Micro-Electro-Mechanical Systems)으로 제작되는 스트레인게이지(MSG: micro strain gauge)를 메탈 재질의 다이아프램 상에 접착하여 압력변화에 따른 다이아프램의 변형에 따른 응력변화를 MSG 소자의 압저항 효과에 의한 저항변화로 변환시켜 압력 또는 로드를 감지하였다.

종래 기술의 MSG 소자는 길이 방향 또는 폭 방향 중 하나의 동일한 패턴으로 3개의 접속패드로 2개의 저항 소자를 다이아프램의 중심으로 대칭으로 배치하여 풀 브리지(Full-bridge)를 구성한다. 또한 원통의 한 쪽 끝에 설치된 얇은 두께의 원형 다이아프램의 변형을 이용하는 구조이다.

이와 같은 종래의 압력센서는 MSG 저항소자를 다이아프램 위에 접착할 때 인장과 압축되는 부위에 대칭으로 정확하게 정렬하여야 하는데, 좌우, 상하, 회전 정렬 오차에 따라 센서의 특성이 변하게 되는 문제가 있으므로 정렬을 주의 깊게 하여야 한다.

또한 압력센서 1개를 제작하는데 저항소자를 2개 이상의 다수의 소자를 사용하여야 하므로 소자 비용이 증가하고, 접착 공정 수가 많고, 정렬 오차에 의해 센서 간의 특성 편차가 큰 단점이 있다.

공개특허공보 제2018-0090459호 (2018.08.13.)

본 발명의 목적은 2개 또는 4개 등 다수의 저항소자를 사용하던 종래기술과 달리 하나의 저항소자 내에 동일한 응력에 따라 저항이 증가, 감소하는 저항소자 패턴을 대각선 방향으로 배치하여 하나의 저항소자로 특성 편차가 적고, 소자비용이 적게 들고, 소자를 크기를 획기적으로 줄일 수 있는 원칩(1-chip)형 풀 브리지 저항소자(MSG)를 구현하는데 있다.

또한 본 발명의 목적은 저항소자를 유리 접합제 위에 접합할 때 발생할 수 있는 좌우, 상하 정렬 오차에 의한 센서 특성 편차를 적게 하고, 하나의 칩을 인장이나 압축 응력이 크게 일어나는 국소적인 한 곳에 하나의 칩만을 부착함으로써 이론에 가까운 풀 브리지 회로를 구현할 수 있고, 제작 공정을 단순화하고, 제조 비용을 획기적으로 줄이는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 기판 상에 형성되는 스트레인게이지 소자는 상기 기판의 소자부 상에 형성되며, 상호 직교하면서 사각 형태를 이루는 복수의 저항패턴과, 일단이 상기 복수의 저항패턴 각각에 연결되는 복수의 연결패턴과, 상기 복수의 연결패턴 각각의 타단에 연결되는 복수의 금속패드를 포함한다.

상기 기판은 상기 소자부의 외부에 형성되는 주변부와, 상기 주변부와 상기 소자부를 연결하되, 상기 주변부와의 연결 부분이 상대적으로 넓고, 상기 소자부와의 연결 부분이 상대적으로 좁은 형태를 가지도록 테이퍼지게 형성되는 연결부를 더 포함한다.

상기 복수의 저항패턴 각각은 한번 또는 2번 이상 접혀져 구불구불한 형태로 형성되는 것을 특징으로 한다.

상기 소자부의 각 변의 중심에서 상기 소자부의 내측으로 홈이 형성될 수 있다. 이러한 경우, 상기 연결부는 상기 홈의 내측의 소자부와 주변부를 연결하는 것이 바람직하다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 기판 상에서 스트레인게이지 소자를 제조하는 방법은 기판을 마련하는 단계와, 상기 기판의 소자부에 상호 직교하면서 사각 형태를 이루는 복수의 저항패턴과, 일단이 상기 복수의 저항패턴 각각에 연결되는 복수의 연결패턴과, 상기 복수의 연결패턴 각각의 타단에 연결되는 복수의 금속패드를 형성하는 단계를 포함한다.

상기 형성하는 단계는 상기 복수의 저항패턴 각각을 한번 또는 2번 이상 접혀져 구불구불한 형태로 형성하는 것을 특징으로 한다.

상기 형성하는 단계는 상기 기판의 상면 및 하면에 산화막과 질화막을 순차로 증착하는 단계와, 상기 산화막과 질화막을 이온주입방지막으로 하여 상기 기판 상에 저농도 이온 주입을 통해 상기 저항패턴을 형성하는 단계와, 상기 산화막과 질화막을 이온주입방지막으로 하여 상기 기판 상에 고농도 이온주입을 통해 일단이 상기 저항패턴과 연결된 상기 연결패턴을 형성하는 단계와, 상기 연결패턴의 타단에 금속패드를 형성하는 단계를 포함한다.

상기 형성하는 단계 후, 상기 기판의 소자부, 연결부 및 주변부가 구분되도록 상기 기판의 일부를 제거하는 단계를 더 포함한다.

상기 제거하는 단계 후, 상기 소자부가 뜬 구조물 형태가 되도록 상기 기판의 제1 실리콘층 및 절연층의 주변부를 제외한 나머지 부분을 제거하는 단계를 더 포함한다.

상기 형성하는 단계는 상기 연결부를 상기 주변부와의 연결 부분이 상대적으로 넓고, 상기 소자부와의 연결 부분이 상대적으로 좁은 형태를 가지도록 테이퍼지게 형성하는 것을 특징으로 한다.

상기 형성하는 단계는 상기 소자부의 각 변의 중심에서 상기 소자부의 내측으로 홈을 형성하고, 상기 홈의 내측의 소자부와 상기 주변부가 연결되도록 상기 연결부를 형성하는 것을 특징으로 한다.

상기 기판을 마련하는 단계는 제1 실리콘층, 절연층 및 제2 실리콘층이 순차로 적층된 반도체 기판을 마련하는 것을 특징으로 한다.

본 발명에 따른 스트레인 게이지는 길이방향 저항 패턴 2개와 너비방향 저항 패턴 2개를 대각선으로 4개의 접속 패드로 연결하여 원칩으로 구현함으로써, 스트레인 게이지를 포함한 센서의 제조 비용을 줄이고 제조 공정을 단순화할 수 있다. 또한, 본 발명에 따른 다이아프램 구조체는 축 방향으로 응력이 균일하게 발생하는 원통 다이아프램을 포함한다. 따라서 스트레인 게이지는 원통 다이아프램의 축 방향으로 부착하면 되기 때문에, 스트레인 게이지의 상하좌우 정렬 오차에 따른 영향을 최소화할 수 있다. 이로 인해 스트레인 게이지의 정렬 오차에 의한 센서 감도 편차가 작은 센서를 제공할 수 있다. 그리고 원통 다이아프램은 축 방향으로 응력이 균일하면서 넓은 영역에서 최대 응력이 일어나기 때문에, 센서의 감도를 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 스트레인게이지 소자를 포함하는 압력 센서의 개략적인 구성을 설명하기 위한 도면이다.
도 2는 스트레인게이지 소자가 형성된 반도체 기판의 평면도이다.
도 3은 본 발명의 실시예에 따른 스트레인게이지(2)를 형성하는 방법을 설명하기 위한 흐름도이다.
도 4 내지 도 14는 본 발명의 실시예에 따른 스트레인게이지(2)를 형성하는 방법을 설명하기 위한 도면이다.
도 15 내지 도 17은 본 발명의 실시예에 따른 스트레인게이지 소자의 저항 특성을 설명하기 위한 도면이다.
도 18은 본 발명의 다른 실시예에 따른 스트레인게이지 소자의 구조를 설명하기 위한 도면이다.
도 19는 본 발명의 또 다른 실시예에 따른 스트레인게이지 소자의 구조를 설명하기 위한 도면이다.

하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

먼저, 본 발명의 실시예에 따른 스트레인게이지(MSG: micro strain gauge)를 포함하는 압력 센서에 대해서 설명하기로 한다. 도 1은 본 발명의 실시예에 따른 스트레인게이지(MSG) 소자를 포함하는 압력 센서의 개략적인 구성을 설명하기 위한 도면이다. 도 1을 참조하면, 압력센서(1)는 다이아프램(3) 상에 스트레인게이지(2) 소자를 접착하여 형성된다.

스트레인게이지 소자(2)는 다이아프램(3) 상에 압축응력이 발생되는 부분에 형성될 수 있으며, 바람직하게는 압축응력이 최대가 되는 다이아프램(3) 상의 가장자리 부분에 형성될 수 있다.

스트레인게이지 소자(2)는 면상이며, 반도체 기판 상에 형성된다. 형성된 스트레인게이지 소자(2)는 반도체 기판에서 진공픽업툴(vacuum pickup tool)을 통해 픽업(pick-up)되어 다이아프램(3) 상으로 이송된다. 도 2는 스트레인게이지 소자가 형성된 반도체 기판의 평면도이다. 도 2를 참조하면, 스트레인게이지 소자(2)가 형성되는 반도체 기판(40)은 소자부(40a), 연결부(40b) 및 주변부(40c)를 포함한다. 소자부(40a) 상에는 저항패턴(10: 11, 12, 13, 14), 연결패턴(20: 21, 22, 23, 24) 및 금속패드(30: 31, 32, 33, 34)가 형성된다. 스트레인게이지 소자(2)는 저항패턴(10: 11, 12, 13, 14), 연결패턴(20: 21, 22, 23, 24) 및 금속패드(30: 31, 32, 33, 34)가 형성된 기판(40)의 소자부(40a)를 포함한다.

복수의 저항패턴(10: 11, 12, 13, 14)은 각각이 서로 이웃하는 복수의 저항패턴(10: 11, 12, 13, 14)과 상호 직교하면서 사각 형태를 이룬다. 이러한 복수의 저항패턴(10: 11, 12, 13, 14)은 다이아프램(3) 상에서 100μm 내외의 미소 영역에 배치된다.

복수의 저항패턴(10: 11, 12, 13, 14) 각각의 외부로의 원활한 전기적 연결을 위해 복수의 저항패턴(10: 11, 12, 13, 14) 각각에 복수의 연결패턴(20: 21, 22, 23, 24) 각각의 일단을 연결한다.

복수의 연결패턴(20: 21, 22, 23, 24) 각각은 저항 크기가 매우 작아 전기적 연결 역할만 하도록 막대형의 패턴에 고농도 이온이 주입된 것이다. 복수의 연결패턴(20: 21, 22, 23, 24) 각각의 타단에는 복수의 금속패드(30: 31, 32, 33, 34)가 연결된다. 복수의 금속패드(30: 31, 32, 33, 34) 각각은 와이어 본딩용으로 사용된다.

스트레인게이지 소자(2)는 메탈 다이아프램 위의 유리 접합제(Frit Glass)에 올려져서 부착되어야 한다. 이를 위하여, 스트레인게이지 소자(2)는 진공픽업툴(vacuum pickup tool)을 통해 픽업(pick-up)되어 다이아프램(3) 상으로 이송된다. 하지만, 종래의 스트레인게이지 소자(2)의 구조물(10, 20, 30, 40a)은 빗살 구조로 분리되어 있어 빗살 구조 사이로 공기가 새서 진공픽업툴(vacuum pickup tool)을 통해 스트레인게이지 소자(2)를 집어 올리기(pick up) 어렵다. 이에 따라, 본 발명은 스트레인게이지 소자(2)를 면상으로 형성한다. 스트레인게이지 소자(2)가 면상으로 형성되면, 공기가 새지 않아 진공 상태가 유지되어 스트레인게이지 소자(2)를 집어 올리기에 용이하고 스트레인게이지 소자(2)가 면으로 형성되어 있어 평탄도가 좋아서 다양한 이점이 있다.

한편, 스트레인게이지 소자(2)를 진공픽업툴(vacuum pickup tool)을 통해 이송하기 위해서는 소자부(40a)를 주변부(40c)로부터 분리시켜야 한다. 하지만, 소자부(40a)가 주변부(40c)와 완전히 분리되는 경우, 소자부(40a)가 기판(40) 상에서 정렬된 형태로 붙어 있지 않아 흩어지게 되면 자동 정렬 장비를 사용할 수 없다. 즉, 소자부(40a)가 기판(40) 상에서 정렬된 상태로 붙어 있으면서 진공픽업툴(vacuum pickup tool)을 통해 기판(40)으로부터 쉽게 분리되도록 형성되는 것이 가장 바람직하다. 이를 위하여, 본 발명은 소자부(40a)가 기판(40)으로부터 용이하게 분리되도록 소자부(40a)와 주변부(40c)를 연결하는 연결부(40b)를 도입한다.

연결부(40b)의 폭이 소자부(40a) 측과 주변부(40c) 측 양자 모두 일정하게 소정 폭 이상이거나, 소자부(40a) 측의 폭이 보다 넓으면 픽업(pick up) 시, 불규칙한 형태로 연결부(40b)가 소자부(40a)에 붙어있기 때문에 유리 접합제에 부착 시에 불균일하게 되어 불량을 유발할 수 있다. 따라서 연결부(40b)는 항상 일정한 형태로 떨어져야 한다.

즉, 연결부(40b)는 픽업 시, 주변부(40c)의 연결 부분이 연결된 형태이고, 소자부(40a)의 연결 부분이 분리되어야 한다. 이를 위하여, 도 2에 도시된 바와 같이, 연결부(40b)는 주변부(40c)와의 연결 부분이 상대적으로 넓고, 소자부(40a)와의 연결 부분이 상대적으로 좁은 형태를 가지도록 테이퍼지게 형성된다.

그러면, 전술한 반도체 기판(40) 상에서 스트레인게이지 소자(2)를 형성하는 방법에 대해서 보다 상세하게 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 스트레인게이지(2)를 형성하는 방법을 설명하기 위한 흐름도이다. 도 4 내지 도 14는 본 발명의 실시예에 따른 스트레인게이지(2)를 형성하는 방법을 설명하기 위한 도면이다. 특히, 도 4 내지 도 14의 모든 도면들은 도 2의 A-A'선 단면도이다.

도 3을 참조하면, S110 단계에서 먼저 기판(40)을 마련한다. 여기서, 기판(40)은 SOI(Silicon On Insulator) 기판을 사용하는 것이 바람직하다. 이러한 기판(40)은 도 4에 도시된 바와 같이, 지지기판(substrate)인 제1 실리콘층(41)과 소자 작동 영역인 트랜지스터(Transistor) 영역의 제2 실리콘층(43) 사이에 인위적으로 절연층(42)이 형성된다.

다음으로, S120 단계에서 도 5에 도시된 바와 같이, 기판(40)의 상면 및 하면에 산화막(51)과 질화막(52)을 순차로 증착한다. 여기서, 산화막(51)은 SiO₂로 형성되고, 질화막(52)은 Si₃N₄로 형성되는 것이 바람직하다. 특히, 제2 실리콘층(43)의 상부의 산화막(51)과 질화막(52)은 후속의 저항패턴(10)을 형성하는 공정 시, 저항패턴(10) 및 연결패턴의 영역을 정의하기 위한 이온주입방지막의 역할을 수행한다. 또한, 제1 실리콘층(41)의 하부의 산화막(51)과 질화막(52)은 후속의 식각 시, 예컨대, DRIE(Deep Reactive Ion Etching) 시, 식각되는 영역을 정의하기 위한 식각방지막의 역할을 수행한다.

이어서, S130 단계에서 도 6에 도시된 바와 같이, 기판(40) 상에 저농도 이온주입 및 열처리를 통해 저항패턴(10)을 형성한다. 보다 자세히 설명하면, 기판(40) 상부의 산화막(51)과 질화막(52) 상에 감광막을 증착하고, 감광막에 대해 저장패턴(10)이 형성될 영역이 노출되도록 패턴을 형성하고, 기판(40) 상부의 산화막(51)과 질화막(52)을 식각하여 저항패턴(10)이 형성될 영역을 노출시킨 후, 노출된 영역에 저농도 이온을 주입하고 열처리를 수행하여 저항패턴(10)을 형성한다.

그런 다음, S140 단계에서 도 7에 도시된 바와 같이, 기판(40) 상에 고농도 이온주입을 통해 연결패턴(20)을 형성한다. 보다 자세히 설명하면, 기판(40) 상부의 산화막(51)과 질화막(52)을 식각하여 연결패턴(20)이 형성될 영역을 노출시킨 후, 노출된 영역에 고농도 이온을 주입하여 연결패턴(20)을 형성한다. 추가로, 도 2를 참조하면, 연결패턴(20)을 통해 저항패턴(10)에서의 전기적 신호를 왜곡 없이 금속패드(30)로 전달하기 위해 고농도 이온을 주입하여 저항패턴(10)으로부터 금속패드(30)가 형성될 영역까지 연결패턴(20)을 형성한다.

이어서, S150 단계에서 일단이 저항패턴(10)과 연결된 연결패턴(20)의 타단 상에 금속패드(30)를 형성하여 저항패턴(10), 연결패턴(20) 및 금속패드(30)를 포함하는 스트레인게이지(MSG)를 생성한다. 이를 위하여, 먼저, 도 8에 도시된 바와 같이, 저항패턴(10) 및 연결패턴(20)이 형성된 기판(40)의 모든 영역을 덮도록 식각방지막(60)을 형성하고, 연결패턴(20)의 타단이 노출되도록 식각방지막(60)을 패터닝한다. 그런 다음, 도 9에 도시된 바와 같이, 연결패턴(20)의 타단이 노출된 영역에 연결패턴(20)의 타단과 컨택되도록 금속을 매립하여 금속패드(30)를 형성한다. 이러한 금속패드(30)는 외부와 와이어 본딩을 위한 것이다.

다음으로, S160 단계에서 기판(40)의 일부를 제거하여, 기판(40)의 소자부(40a), 연결부(40b) 및 주변부(40c)를 구분한다. 도 2를 참조하면, 소자부(40a)는 저항패턴(10), 연결패턴(20) 및 금속패드(30)가 형성된 영역이다. 또한, 주변부(40c)는 소자부(40a)의 외부에 형성되며, 저항패턴(10), 연결패턴(20) 및 금속패드(30)가 형성되지 않은 영역이다. 연결부(40b)는 소자부(40a)와 주변부(40c)의 적어도 일부를 연결하는 영역이다. 이를 위하여, 먼저, 도 10에 도시된 바와 같이, 저항패턴(10), 연결패턴(20) 및 금속패드(30)를 모두 덮도록 산화막(70)을 증착한다. 이러한 산화막(70)은 저항패턴(10), 연결패턴(20) 및 금속패드(30)의 보호를 위한 것이다. 이어서, 도 11에 도시된 바와 같이, 소자부(40a), 연결부(40b) 및 주변부(40c)가 구분되고, 기판(40)의 절연층(42)이 노출되도록 제2 실리콘층(43)의 상부의 산화막(51)과 질화막(52) 및 제2 실리콘층(43)의 일부(H)를 식각을 통해 제거한다. 이때, 식각은 DRIE(Deep Reactive Ion Etching) 방식을 통해 이루어지는 것이 바람직하다.

마지막으로, S170 단계에서 저항패턴(10), 연결패턴(20) 및 금속패드(30)를 포함하는 스트레인게이지(MSG)가 생성된 소자부(40a)를 뜬 구조물 형태가 되도록 제1 실리콘층(41) 및 절연층(42)의 주변부(40c)를 제외한 나머지 영역을 제거한다. 이를 위하여, 도 12에 도시된 바와 같이, 제1 실리콘층(41) 하부의 산화막(51) 및 질화막(52) 상에 주변부(40c)를 제외한 나머지 영역이 노출되도록 식각방지막(80)을 형성하고, 노출된 나머지 영역의 제1 실리콘층(41) 하부 산화막(51)과 질화막(52)을 제거한다. 그런 다음, 도 13에 도시된 바와 같이, 식각방지막(80)이 노출시킨 제1 실리콘층(41)을 식각(예컨대, DRIE)을 통해 제거한다. 이어서, 도 14에 도시된 바와 같이, 식각방지막(80)이 노출시킨 절연층(42)을 식각(예컨대, DRIE)을 통해 제거한다.

다음으로, 전술한 바와 같은 방법을 생성된 스트레인게이지 소자(MSG)의 저항 특성에 대해서 설명하기로 한다. 도 15 내지 도 17은 본 발명의 실시예에 따른 스트레인게이지 소자의 저항 특성을 설명하기 위한 도면이다.

도 15 내지 도 17을 참조하면, 먼저, p형 저항의 압저항 계수는 밀러지수 표기법에 의한 (001)면에서와 같은 결정 방향에 대해 종압저항 계수와 횡압저항계수가 소정 범위 내에서 일치한다. 휘스톤 브리지 형태로 4개의 저항패턴(10: 11, 12, 13, 14)을 이용하여 압저항체를 구성하면, 다이아프램(3) 변에 수직한 2 개의 저항패턴은 인가하는 응력에 대해 저항값이 증가하는 방향으로 변하게 되고, 다이아프램(3) 변에 수평한 2 개의 저항패턴은 응력에 대해 감소하는 방향으로 변하게 되므로 출력신호를 가장 크게 할 수 있다.

저항에 작용하는 응력은 평면응력만 존재하고 다이아프램(3) 면에 수직으로 작용하는 응력은 무시될 때, 응력에 따른 저항값의 변화는 다음과 같이 도출된다. 여기서 4개의 저항패턴(11, 12, 13, 14)으로 형성된 압저항체가 p형이고 n-Si (100)면 상에 <110>방향으로 놓일 경우

이므로 저항변화율, 즉 센서의 감도는 다음의 수학식 1과 같이 표현된다.

도 15 및 도 16의 (b)를 참조하면, 저항 길이방향(종방향)의 응력인 σι이 지배적이고 폭방향(횡방향) σt가 무시할 수 있을 정도로 작은, 즉 전류방향과 일치하는 응력이 지배적인 2개의 저항패턴(11, 13), 즉, R1과 R3의 저항변화율은 다음의 수학식 2와 같이 표현될 수 있다.

도 15 및 도 16의 (a)를 참조하면, 저항의 길이방향(종방향)의 응력인 σι이 무시할 수 있을 정도로 작고 폭방향(횡방향) σt가 지배적으로 큰, 즉, 전류방향과 수직하는 응력이 지배적인 2개의 저항패턴(12, 143), 즉, R2와 R4의 저항변화율은 다음의 수학식 3과 같다.

그러므로 인장이나 압축 응력이 한쪽 방향으로만 지배적으로 크고 수직한 방향의 응력은 무시할 수 있을 정도로 작은 균일한 응력장 환경에서는 R1과 R3의 저항변화율과 R2와 R4의 저항변화율은 크기가 같고 부호가 반대이므로 도 17에 도시된 바와 같이, 완전한 풀 브리지 회로를 구성할 수 있다.

다음으로, 본 발명의 다른 실시예에 따른 스트레인게이지 소자(2)에 대해서 설명하기로 한다. 도 18은 본 발명의 다른 실시예에 따른 스트레인게이지 소자의 구조를 설명하기 위한 도면이다.

도 18을 참조하면, 본 발명의 다른 실시예에 따른 스트레인게이지 소자(2)는 저항패턴(10: 11, 12, 13, 14)의 형상만 상이하고, 나머지는 모두 도 2와 동일하다. 도시된 바와 같이, 본 발명의 다른 실시예에 따른 저항패턴(10: 11, 12, 13, 14)은 단순한 직선 형태가 아니라, 한번 또는 2번 이상 접혀져 구불구불한 형태로 형성될 수 있다. 이에 따라, 저항패턴(10: 11, 12, 13, 14)의 초기 저항 크기를 크게 할 수 있다.

다음으로, 본 발명의 또 다른 실시예에 따른 스트레인게이지 소자에 대해서 설명하기로 한다. 도 19는 본 발명의 또 다른 실시예에 따른 스트레인게이지 소자의 구조를 설명하기 위한 도면이다.

도 19를 참조하면, 본 발명의 또 다른 실시예에 따른 스트레인게이지 소자(2)는 소자부(40a)의 형상만 상이하고, 나머지는 모두 도 2와 동일하다. 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 소자부(40b)의 각 변의 중심에서 소자부(40b)의 안쪽으로 홈(G: Groove)을 형성하고, 연결부(40b)를 통해 홈(G)의 내측의 소자부(40a)와 주변부(40c)를 연결한다. 이에 따라, 본 발명의 또 다른 실시예에 따른 스트레인게이지 소자(2)는 소자부(40a)의 면적을 감소시켜 불필요한 면적이 줄어들어 웨이퍼 당 칩수를 증가시켜 소자 제조 단가를 낮출 수 있으며, 스트레인게이지 소자(2)의 소자부(40a)의 홈(G) 부분에 유리 접합제가 스며들어 접합을 강하고 안정되게 할 수 있는 이점이 있다.

이와 같이, 본 발명은 길이방향 저항(압저항) 특성을 이용하는 저항소자 2개와 이와 수직한 폭방향 압저항 특성을 이용하는 저항소자 2개를 대각선으로 4개의 접속패드로 풀 브리지 형태로 연결하여 하나의 스트레인게이지(MSG) 소자를 구성하여 공정 단순화 및 정렬오차 영향을 최소화할 수 있다.

종래에는 길이방향 압저항을 이용하는 저항이 2개, 접속패드가 3개로 연결된 저항소자를 다이아프램 가장자리와 중심부의 가운데를 기준으로 인장과 압축이 일어나는 영역에 대칭을 설치하고 또한 중심부를 기준으로 대칭되는 영역에 저항소자를 하나 더 설치하여 풀 브리지 회로를 구성하는 형태이다. 반면, 본 발명은 풀 브리지 형태로 구성된 스트레인게이지(MSG) 소자 하나를 인장이나 압축 응력이 큰 한 곳에만 설치하면 마주보는 대각선 방향의 두 개의 저항이 증가 또는 감소하면 반대쪽 대각선 두 개의 저항은 반대로 저항의 크기가 감소 또는 증가하게 되어 풀 브리지 특성을 구현할 수 있다.

종래의 스트레인게이지(MSG) 소자나 MEMS 압력센서는 크기가 같고 부호가 반대인 저항변화 특성을 얻고자 인장과 압축 응력이 일어나는 곳에 각각 개별로 저항을 설치하여 풀 브리지를 구성하여야 하였었다. 그러나 본 발명은 100μm 내외의 작은 영역에 길이방향(종방향) 압저항 특성을 이용하는 저항과 너비방향(횡방향) 압저항 특성을 이용하는 저항을 매우 가깝게 배치함으로써 위치에 상관없이 인장이나 압축의 균일한 응력장으로 취급할 수 있도록 한 것이 특징이다. 미소 국부영역에서의 균일한 응력장 하에서 길이 방향과 폭 방향 압저항 특성은 크기가 같고 부호가 반대인 특성을 나타내므로 이론상에 가까운 특성의 풀 브리지 회로를 구현할 수 있다. 그러므로 센서의 오프셋 안정성, 감도의 선형성이 우수한 센서를 제작할 수 있다.

또한 종래에는 스트레인게이지(MSG) 소자의 구조가 저항 패턴이 빗살 구조 형태로 기계 구조적으로 완전히 분리된 형태로 제작하여 유리 접합제 위에 접합하게 된다. 빗살 구조로 되어 있어서 진공 팁 등으로 집기 어렵고, 빗살 구조가 구조적으로 약하여 뒤틀어지기 쉬어서 평탄하지가 않았다. 그래서 센서 특성이 불균일해지고, 와이어 본딩 등 패키징 공정에서도 불량을 유발하는 등의 단점이 있었다. 하지만, 본 발명은 평탄도가 좋지 않은 빗살 구조 대신에 면상으로 제작하여 진공 팁으로 집기 용이하여 자동화 생산 공정에 적합하며 센서 특성이 균일해지는 장점이 있다.

한편, 도 1에 도시된 바와 같은, 원형 구조의 다이아프램(3)에서 위쪽에서 압력이 가해지는 경우 다이아프램(3) 가장자리에서 최대 인장 응력이 걸리고 중심으로 갈수록 인장응력의 크기가 감소하다가 가장자리와 중심부의 중간에서 응력이 영이 되었다가 압축응력이 조금씩 증가하다가 중심부에서 최대 압축응력이 걸리게 된다. 만약, 풀 브리지를 구성하는 네 개의 저항이 매우 작아 국부적으로 설치된다면 위와 같은 응력변화가 크지 않아 균일한 응력장이라고 취급할 수 있다. 그러므로 본 발명의 실시예에 따른 작은 크기의 원칩(one chip)형 압력센서 소자, 즉, 스트레인게이지 소자는 종래에 두 개의 칩을 정렬오차 없이 정확한 곳에 설치해야 하는 것에 반해 하나의 칩으로 정렬 오차의 영향을 크게 줄이면서 감도를 크게 할 수 있는 이점을 가진다.

종래에는 다이아프램(3)의 중심부의 양쪽에 인장, 압축 응력을 받는 영역에 대칭적으로 두 개의 칩을 각각 정확한 곳에 설치하여야 압력 변화에 대한 저항 변화율이 크기가 같고 부호가 반대인 풀 브리지를 구성할 수 있었다. 이와 같이, 두 개 소자를 제조하여야 하므로 비용이 상승하고, 공정이 복잡해진다. 게다가, 소자 중심부의 x축 및 y축 정렬오차와 소자의 회전 정렬오차로 인해 풀 브리지 회로 특성이 나빠지는 단점이 있었다. 하지만, 본 발명은 소자의 저항 영역을 0.1mm 이하로 작게 하는 경우 응력 변화가 매우 작아 균일한 응력장 환경이라 볼 수 있으므로 소자 설치 시에 소자 중심부의 x축, y축 정렬오차의 영향은 무시될 수 있고 소자의 회전 정렬오차만 관리하면 되므로 제조상의 품질 관리 측면에서 유리하다. 더욱이, 하나의 작은 소자로 풀 브리지를 구성하므로 이론적으로 구현할 수 있는 완전한 형태의 풀 브리지를 구성할 수 있다. 특히, 소자 개수를 2개에서 1개 줄일 수 있으므로 칩 단가 낮아지고 제조 공정을 단순하게 할 수 있어 비용을 절약하고, 공정을 단순화할 수 있는 이점을 가진다.

한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.

1: 압력센서
2: 스트레인게이지 소자
3: 다이아프램
10, 11, 12, 13, 14: 저항패턴
20, 21, 22, 23, 24: 연결패턴
30, 31, 32, 33, 34: 금속패드
40: 기판
40a: 소자부
40b: 연결부
40c: 주변부
41: 제1 실리콘층
42: 절연층
43: 제2 실리콘층
51 : 산화막
52: 질화막
60: 식각방지막
70: 산화막
80: 식각방지막

Claims (12)

1. 반도체 기판 상에 형성되는 스트레인게이지 소자에 있어서,
   상기 기판의 소자부 상에 형성되며, 상호 직교하면서 사각 형태를 이루는 복수의 저항패턴;
   일단이 상기 복수의 저항패턴의 모서리에 위치하는 서로 이웃하는 저항패턴의 양단을 각각 연결하고, 상기 일단에 연결된 타단이 상기 복수의 저항패턴의 중심에 대해서 대각선 방향으로 외측으로 뻗어 있는 복수의 연결패턴; 및
   상기 복수의 연결패턴 각각의 타단에 연결되는 복수의 금속패드;를 포함하는 것을 특징으로 하는 스트레인게이지 소자.
2. 제1항에 있어서,
   상기 기판은
   상기 소자부의 외부에 형성되는 주변부; 및
   상기 주변부와 상기 소자부를 연결하되,
   상기 주변부와의 연결 부분이 상대적으로 넓고, 상기 소자부와의 연결 부분이 상대적으로 좁은 형태를 가지도록 테이퍼지게 형성되는 연결부;를 더 포함하는 것을 특징으로 하는 스트레인게이지 소자.
3. 제1항에 있어서,
   상기 복수의 저항패턴 각각은
   한번 또는 2번 이상 접혀져 구불구불한 형태로 형성되는 것을 특징으로 하는 스트레인게이지 소자.
4. 제2항에 있어서,
   상기 소자부의 각 변의 중심에서 상기 소자부의 내측으로 홈이 형성되고,
   상기 연결부는 상기 홈의 내측의 소자부와 주변부를 연결하는 것을 특징으로 하는 스트레인게이지 소자.
5. 반도체 기판 상에서 스트레인게이지 소자를 제조하는 방법에 있어서,
   기판을 마련하는 단계; 및
   상기 기판의 소자부에 상호 직교하면서 사각 형태를 이루는 복수의 저항패턴과, 일단이 상기 복수의 저항패턴의 모서리에 위치하는 서로 이웃하는 저항패턴의 양단을 각각 연결하고 상기 일단에 연결된 타단이 상기 복수의 저항패턴의 중심에 대해서 대각선 방향으로 외측으로 뻗어 있는 복수의 연결패턴과, 상기 복수의 연결패턴 각각의 타단에 연결되는 복수의 금속패드를 형성하는 단계;
   를 포함하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
6. 제5항에 있어서,
   상기 형성하는 단계는
   상기 복수의 저항패턴 각각을 한번 또는 2번 이상 접혀져 구불구불한 형태로 형성하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
7. 제5항에 있어서,
   상기 형성하는 단계는
   상기 기판의 상면 및 하면에 산화막과 질화막을 순차로 증착하는 단계;
   상기 산화막과 질화막을 이온주입방지막으로 하여 상기 기판 상에 저농도 이온 주입을 통해 상기 저항패턴을 형성하는 단계;
   상기 산화막과 질화막을 이온주입방지막으로 하여 상기 기판 상에 고농도 이온주입을 통해 일단이 상기 저항패턴과 연결된 상기 연결패턴을 형성하는 단계;
   상기 연결패턴의 타단에 금속패드를 형성하는 단계;
   를 포함하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
8. 제5항에 있어서,
   상기 형성하는 단계 후,
   상기 기판의 소자부, 연결부 및 주변부가 구분되도록 상기 기판의 일부를 제거하는 단계;
   를 더 포함하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
9. 제8항에 있어서,
   상기 제거하는 단계 후,
   상기 소자부가 뜬 구조물 형태가 되도록
   상기 기판의 제1 실리콘층 및 절연층의 주변부를 제외한 나머지 부분을 제거하는 단계;
   를 더 포함하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
10. 제8항에 있어서,
    상기 형성하는 단계는
    상기 연결부를 상기 주변부와의 연결 부분이 상대적으로 넓고, 상기 소자부와의 연결 부분이 상대적으로 좁은 형태를 가지도록 테이퍼지게 형성하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
11. 제8항에 있어서,
    상기 형성하는 단계는
    상기 소자부의 각 변의 중심에서 상기 소자부의 내측으로 홈을 형성하고,
    상기 홈의 내측의 소자부와 상기 주변부가 연결되도록 상기 연결부를 형성하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.
12. 제5항에 있어서,
    상기 기판을 마련하는 단계는
    제1 실리콘층, 절연층 및 제2 실리콘층이 순차로 적층된 반도체 기판을 마련하는 것을 특징으로 하는 스트레인게이지 소자를 제조하는 방법.

Images