KR102378930B1 - Etchant composition for etching nitride layer and method of forming pattern using the same - Google Patents

Etchant composition for etching nitride layer and method of forming pattern using the same Download PDF

Info

Publication number
KR102378930B1
KR102378930B1 KR1020170039164A KR20170039164A KR102378930B1 KR 102378930 B1 KR102378930 B1 KR 102378930B1 KR 1020170039164 A KR1020170039164 A KR 1020170039164A KR 20170039164 A KR20170039164 A KR 20170039164A KR 102378930 B1 KR102378930 B1 KR 102378930B1
Authority
KR
South Korea
Prior art keywords
nitride layer
etching
ammonium
silane
nitride
Prior art date
Application number
KR1020170039164A
Other languages
Korean (ko)
Other versions
KR20180109429A (en
Inventor
조용준
양윤석
이경호
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020170039164A priority Critical patent/KR102378930B1/en
Publication of KR20180109429A publication Critical patent/KR20180109429A/en
Application granted granted Critical
Publication of KR102378930B1 publication Critical patent/KR102378930B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Abstract

본 발명의 질화막 식각 조성물은 인산, 하나의 실리콘(Si) 원자 당 2 이상의 암모늄 그룹이 결합된 실란 암모늄 계열 화합물, 및 여분의 물을 포함한다. 질화막 식각 조성물을 사용하여 산화막의 손상 및 식각 잔여물의 재흡착 없이 질화막을 고선택비로 식각할 수 있다.The nitride layer etching composition of the present invention includes phosphoric acid, a silane ammonium-based compound in which two or more ammonium groups are bonded per one silicon (Si) atom, and excess water. The nitride layer can be etched with a high selectivity by using the nitride layer etching composition without damage to the oxide layer and re-adsorption of etch residues.

Description

질화막 식각 조성물 및 이를 이용한 패턴 형성 방법{ETCHANT COMPOSITION FOR ETCHING NITRIDE LAYER AND METHOD OF FORMING PATTERN USING THE SAME}Nitride etching composition and pattern formation method using the same

본 발명은 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법에 관한 것이다. 보다 상세하게는 산용액을 포함하는 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법에 관한 것이다.The present invention relates to a nitride layer etching composition and a pattern forming method using the same. More particularly, it relates to a nitride film etching composition including an acid solution and a pattern forming method using the same.

예를 들면, 반도체 장치의 제조에 있어서, 기판 상에 실리콘 산화막, 실리콘 질화막과 같은 다양한 절연막들이 적층될 수 있다. 상기 반도체 장치에 포함되는 다양한 패턴 형성의 필요에 따라, 상기 실리콘 질화막의 선택적 식각 공정이 요구될 수 있다.For example, in manufacturing a semiconductor device, various insulating films such as a silicon oxide film and a silicon nitride film may be stacked on a substrate. A selective etching process of the silicon nitride layer may be required according to the necessity of forming various patterns included in the semiconductor device.

습식 식각 공정을 통해 실리콘 질화막을 식각하는 경우, 식각 공정이 진행됨에 따라, 식각 속도가 저하되고 실리콘 산화막 대비 실리콘 질화막의 선택비도 함께 감소할 수 있다.When the silicon nitride layer is etched through the wet etching process, as the etching process progresses, the etching rate may decrease and the selectivity of the silicon nitride layer to the silicon oxide layer may also decrease.

또한, 식각 대상막으로부터 실리콘 계열의 부산물이 생성되어 식각 속도를 저해하고, 응집 또는 흡착 문제를 야기할 수 있다.In addition, silicon-based by-products are generated from the etch target layer, which may inhibit the etching rate and cause aggregation or adsorption problems.

예를 들면, 한국공개특허공보 10-2005-0003163에서는 인산 및 불산을 포함하는 반도체 소자의 질화막 식각액을 개시하고 있다. 그러나, 불산이 식각액에 포함되는 경우 실리콘 산화막도 함께 제거되어 산화막 대비 질화막의 충분한 식각 선택비가 확보되기 어렵다.For example, Korean Patent Laid-Open Publication No. 10-2005-0003163 discloses an etchant for a nitride film of a semiconductor device containing phosphoric acid and hydrofluoric acid. However, when hydrofluoric acid is included in the etchant, the silicon oxide film is also removed, so it is difficult to secure a sufficient etching selectivity of the nitride film to the oxide film.

이에 따라, 실리콘 산화막 대비 질화막의 식각 선택비를 향상시키면서, 식각 부산물에 의한 불량을 억제할 수 있는 식각액에 대한 연구가 지속적으로 진행되고 있다. Accordingly, research on an etchant capable of suppressing defects caused by etching by-products while improving the etch selectivity of the nitride film compared to the silicon oxide film is continuously being conducted.

한국공개특허공보 10-2005-0003163 (2005.01.10.)Korean Patent Laid-Open Publication No. 10-2005-0003163 (2005.01.10.)

본 발명의 일 과제는 실리콘 질화막에 대한 향상된 식각 특성을 갖는 갖는 질화막 식각 조성물을 제공하는 것이다.An object of the present invention is to provide a nitride layer etching composition having improved etching properties for a silicon nitride layer.

본 발명의 일 과제는 목적은 향상된 실리콘 질화막 식각 특성을 갖는 질화막 식각 조성물을 이용한 패턴 형성 방법을 제공하는 것이다.An object of the present invention is to provide a pattern forming method using a nitride layer etching composition having improved silicon nitride layer etching properties.

1. 인산; 2 이상의 암모늄 그룹 및 2 이상의 히드록실기들을 포함하는 실란 암모늄 계열 화합물; 및 여분의 물을 포함하는, 질화막 식각 조성물.1. Phosphoric acid; a silane ammonium compound containing two or more ammonium groups and two or more hydroxyl groups; and excess water, a nitride film etching composition.

2. 위 1에 있어서, 상기 히드록실기들은 상기 실란 암모늄 계열 화합물의 분자 말단에 결합된, 질화막 식각 조성물.2. The nitride layer etching composition according to the above 1, wherein the hydroxyl groups are bonded to molecular terminals of the silane ammonium-based compound.

3. 위 1에 있어서, 상기 실란 암모늄 계열 화합물은 하기의 화학식 1로 표시되는 화합물을 포함하는, 질화막 식각 조성물:3. The nitride layer etching composition according to the above 1, wherein the silane ammonium-based compound includes a compound represented by the following Chemical Formula 1:

[화학식 1][Formula 1]

Figure 112017030349203-pat00001
Figure 112017030349203-pat00001

(화학식 1 중, Ra 및 Rb는 각각 독립적으로 수소, 또는 탄소수 1 내지 5의 알킬기이고, n은 1 내지 4의 정수임).(In Formula 1, R a and R b are each independently hydrogen or an alkyl group having 1 to 5 carbon atoms, and n is an integer of 1 to 4).

4. 위 3에 있어서, Ra 및 Rb는 각각 독립적으로 수소, 또는 탄소수 1 내지 3의 알킬기인, 질화막 식각 조성물.4. The composition of the above 3, wherein R a and R b are each independently hydrogen or an alkyl group having 1 to 3 carbon atoms.

5. 위 1에 있어서, 조성물 총 중량 중, 5. In the above 1, among the total weight of the composition,

70 내지 99중량%의 인산; 0.01 내지 10중량%의 상기 실란 암모늄 계열 화합물; 및 여분의 물을 포함하는, 질화막 식각 조성물.70 to 99% by weight of phosphoric acid; 0.01 to 10% by weight of the silane ammonium-based compound; and excess water, a nitride film etching composition.

6. 위 1에 있어서, 상기 실란 암모늄 계열 화합물은 암모늄 실란, 테트라메틸암모늄 실란, 테트라에틸암모늄 실란 및 테트라프로필암모늄 실란으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 질화막 식각 조성물.6. The nitride layer etching composition of 1 above, wherein the silane ammonium-based compound includes at least one selected from the group consisting of ammonium silane, tetramethylammonium silane, tetraethylammonium silane, and tetrapropylammonium silane.

7. 기판 상에 산화막 및 질화막을 형성하는 단계; 및7. forming an oxide film and a nitride film on the substrate; and

위 1 내지 6 중 어느 한 항의 질화막 식각 조성물을 사용하여 상기 질화막을 적어도 부분적으로 제거하는 단계를 포함하는, 패턴 형성 방법.A method of forming a pattern, comprising the step of at least partially removing the nitride layer using the nitride layer etching composition of any one of claims 1 to 6 above.

8. 위 7에 있어서, 상기 산화막은 실리콘 산화물을 포함하며, 상기 질화막은 실리콘 질화물을 포함하는, 패턴 형성 방법.8. The method according to 7 above, wherein the oxide layer includes silicon oxide, and the nitride layer includes silicon nitride.

9. 위 7에 있어서, 상기 질화막으로부터 질화막 패턴이 형성되며,9. In the above 7, a nitride film pattern is formed from the nitride film,

상기 질화막 패턴을 마스크로 사용하여 상기 산화막 또는 상기 기판을 식각하는 단계를 더 포함하는, 패턴 형성 방법.The method further comprising etching the oxide layer or the substrate using the nitride layer pattern as a mask.

전술한 바와 같이 본 발명의 실시예들에 의하면, 질화막 식각 조성물은 인산 및 실란 암모늄계열 화합물을 포함할 수 있다. 상기 실란 암모늄계열 화합물은 예를 들면, 실리콘 산화막을 패시베이션하여 질화막 식각 공정 중, 상기 실리콘 산화막의 부식, 및 손상을 억제할 수 있다.As described above, according to embodiments of the present invention, the nitride layer etching composition may include phosphoric acid and an ammonium silane compound. The ammonium silane compound may passivate the silicon oxide layer to suppress corrosion and damage to the silicon oxide layer during the nitride layer etching process.

또한, 상기 실란 암모늄 계열 화합물은 식각 공정 중 발생하는 실리카 부산물에 대한 배리어로 작용하여 상기 실리콘 산화막에 부산물의 재흡착을 차단할 수 있다.In addition, the ammonium silane compound may act as a barrier to silica by-products generated during the etching process to block re-adsorption of by-products to the silicon oxide layer.

본 발명의 실시예들에 따른 질화막 식각 조성물은 예를 들면, 실리콘 질화막 및 실리콘 산화막이 사용되는 반도체 장치 제조, 또는 반도체 장치의 패턴 형성에 효과적으로 활용될 수 있다.The nitride etching composition according to the embodiments of the present invention may be effectively used in, for example, manufacturing a semiconductor device using a silicon nitride layer and a silicon oxide layer, or forming a pattern of the semiconductor device.

도 1 내지 도 5는 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views for explaining a pattern forming method according to example embodiments.

본 발명의 실시예들에 따른 질화막 식각 조성물은 예를 들면, 반도체 장치, 또는 디스플레이 장치에 적용되는 실리콘 질화막의 선택적 식각을 위해 사용될 수 있다. 예를 들면, 상기 질화막 식각 조성물은 산화막을 함께 포함하는 구조물 상에 공급되어 상기 산화막은 실질적으로 손상시키거나 두께 변화를 유발하지 않으면서 상기 실리콘 질화막만을 고선택비로 식각하기 위해 사용될 수 있다. The nitride film etching composition according to the embodiments of the present invention may be used for selective etching of a silicon nitride film applied to, for example, a semiconductor device or a display device. For example, the nitride layer etching composition may be supplied on a structure including an oxide layer and used to etch only the silicon nitride layer with high selectivity without substantially damaging the oxide layer or causing a thickness change.

이하, 본 발명의 실시예들에 대해 상세히 설명한다. 그러나 이는 바람직한 예시들에 해당되며, 본 발명의 사상 및 범위가 반드시 이에 제한되는 것은 아니다. 본 출원에 사용된 화학식으로 표시되는 화합물의 이성질체가 있는 경우에는, 해당 화학식으로 표시되는 화합물은 그 이성질체까지 포함하는 대표 화학식을 의미한다.Hereinafter, embodiments of the present invention will be described in detail. However, these are preferred examples, and the spirit and scope of the present invention are not necessarily limited thereto. When there is an isomer of the compound represented by the formula used in the present application, the compound represented by the formula means the representative formula including the isomer.

<질화막 식각 조성물><Nitride layer etching composition>

본 발명의 실시예들에 따른 질화막 식각 조성물은 인산, 실란 암모늄 계열 화합물 및 여분의 물을 포함할 수 있다. The nitride layer etching composition according to embodiments of the present invention may include phosphoric acid, an ammonium silane compound, and excess water.

인산은 예를 들면, H3PO4의 화학식으로 표시될 수 있으며, 질화막 식각을 위한 주 식각 성분으로 작용할 수 있다. 예시적인 실시예들에 따르면, 상기 질화막 식각 조성물은 상기 조성물의 총 중량 중 중량 퍼센트로 표시하여 약 70 내지 약 99 중량%의 인산을 포함할 수 있다. Phosphoric acid may be represented by the chemical formula of, for example, H 3 PO 4 , and may act as a main etching component for etching the nitride layer. In example embodiments, the nitride layer etching composition may include phosphoric acid in an amount of about 70 to about 99 wt% expressed as a weight percent of the total weight of the composition.

인산의 함량이 약 70 중량% 미만인 경우, 전체적인 질화막 식각 속도가 저하될 수 있다. 인산의 함량이 약 99 중량%를 초과하는 경우 질화막 뿐만 아니라, 산화막, 반도체막 또는 금속막의 식각 속도가 함께 증가하여 질화막에 대한 식각 선택비가 감소될 수 있다.When the phosphoric acid content is less than about 70 wt %, the overall nitride layer etching rate may be reduced. When the phosphoric acid content exceeds about 99% by weight, the etching rate of the nitride layer as well as the oxide layer, the semiconductor layer, or the metal layer increases together, so that the etching selectivity for the nitride layer may be reduced.

일부 실시예들에 있어서, 질화막의 식각 효율 및 식각 선택비를 고려하여 인산은 약 80 내지 90 중량%로 포함될 수 있다.In some embodiments, phosphoric acid may be included in an amount of about 80 to 90 wt% in consideration of the etching efficiency and the etching selectivity of the nitride layer.

상기 실란 암모늄계열 화합물은 실리콘 산화막과 같은 산화막의 식각 손상을 억제하기 위한 식각 조절제로 포함될 수 있다. 예를 들면, 상기 실란 암모늄 계열 화합물에 의해 실리콘 산화막 표면이 패시베이션되어 식각 손상으로부터 보호될 수 있다. 따라서, 상기 질화막 식각 조성물을 사용하여 습식 식각 공정을 수행하는 경우 질화막(예를 들면, 실리콘 질화막)에 대한 식각 선택비가 현저히 향상될 수 있다.The ammonium silane compound may be included as an etch control agent for suppressing etch damage to an oxide film such as a silicon oxide film. For example, the surface of the silicon oxide layer may be passivated by the ammonium silane compound to be protected from etching damage. Accordingly, when a wet etching process is performed using the nitride layer etching composition, the etch selectivity for the nitride layer (eg, silicon nitride layer) may be significantly improved.

예시적인 실시예들에 따르면, 상기 실란 암모늄계열 화합물은 2 이상의 암모늄 그룹 및 2 이상의 히드록실 그룹을 포함할 수 있다. 상기 암모늄 그룹은 실리콘 원자(Si)에 결합된 산소원자 또는 산소 음이온을 매개로 염 형태로 결합될 수 있다.According to exemplary embodiments, the silane ammonium-based compound may include two or more ammonium groups and two or more hydroxyl groups. The ammonium group may be bonded in the form of a salt through an oxygen atom or an oxygen anion bonded to a silicon atom (Si).

일부 실시예들에 있어서, 상기 실란 암모늄 계열 화합물 분자의 양 말단에는 상기 히드록실기가 결합될 수 있다. 이 경우, 상기 실란 암모늄 계열 화합물 분자 당 2개의 히드록실기들이 포함될 수 있다.In some embodiments, the hydroxyl groups may be bonded to both ends of the silane ammonium-based compound molecule. In this case, two hydroxyl groups may be included per molecule of the silane ammonium-based compound.

상기 히드록실기는 실리콘 산화막에 흡착하는 흡착 손으로 기능할 수 있다. 따라서, 상기 실란 암모늄 계열 화합물에 의해 상기 실리콘 산화막의 패시베이션이 형성될 수 있다.The hydroxyl group may function as an adsorption hand adsorbing to the silicon oxide film. Accordingly, passivation of the silicon oxide layer may be formed by the ammonium silane compound.

일부 실시예들에 있어서, 상기 실란 암모늄 계열 화합물은 하기의 화학식 1로 표시되는 화합물을 포함할 수 있다. In some embodiments, the ammonium silane compound may include a compound represented by Formula 1 below.

[화학식 1][Formula 1]

Figure 112017030349203-pat00002
Figure 112017030349203-pat00002

화학식 1 중, Ra 및 Rb는 각각 독립적으로 수소, 또는 탄소수 1 내지 5의 알킬기일 수 있다. n은 1 내지 4의 정수일 수 있다.In Formula 1, R a and R b may each independently represent hydrogen or an alkyl group having 1 to 5 carbon atoms. n may be an integer from 1 to 4.

실리콘 질화막에 대한 습식 식각 공정 중, 식각 잔여물로서 실리카 부산물이 발생할 수 있다. 예를 들면, 실리카 부산물은 식각액 조성물 내에서 수화되어 실리카 수화물이 생성될 수 있다. 상기 실리카 수화물은 실리콘 산화막에 대하 고친화성을 가지므로 상기 실리콘 산화막 표면에 재흡착될 수 있다.During a wet etching process for a silicon nitride layer, a silica by-product may be generated as an etching residue. For example, the silica by-product may be hydrated in the etchant composition to produce silica hydrate. Since the silica hydrate has a high affinity for the silicon oxide film, it may be re-adsorbed on the surface of the silicon oxide film.

그러나, 예시적인 실시예들에 따르면 상기 실란 암모늄 계열 화합물이 상기 실리콘 산화막에 흡착되어 패시베이션이 형성되며, 상기 실리콘 산화막 표면으로부터 암모늄 그룹이 노출될 수 있다.However, according to exemplary embodiments, the ammonium silane compound is adsorbed to the silicon oxide layer to form passivation, and an ammonium group may be exposed from the surface of the silicon oxide layer.

예를 들면, 상기 실리카 수화물과 친화성을 갖는 히드록실기는 상기 실란 암모늄 계열 화합물 말단에 배치되어 실리콘 산화물에 흡착되므로, 상기 암모늄 그룹만이 상기 실리콘 산화막 표면으로 노출될 수 있다.For example, since a hydroxyl group having affinity for the silica hydrate is disposed at the end of the silane ammonium-based compound and adsorbed to the silicon oxide, only the ammonium group may be exposed to the surface of the silicon oxide layer.

따라서, 상대적으로 벌키한 암모늄 그룹이 배리어로 작용하여 상기 실리카 수화물이 차단되며, 상기 실리콘 산화막으로의 재흡착이 억제될 수 있다.Accordingly, the relatively bulky ammonium group acts as a barrier to block the silica hydrate, and re-adsorption to the silicon oxide layer can be suppressed.

그러므로, 상기 실리콘 산화막의 식각, 침식이 방지되면서 식각 잔여물의 재흡착도 함께 차단될 수 있다. 이에 따라, 상기 실리콘 산화막의 프로파일, 두께는 실질적으로 변화없이 유지되고 식각 대상막인 실리콘 질화막만의 고선택 습식 식각 공정이 구현될 수 있다.Therefore, while the etching and erosion of the silicon oxide layer are prevented, re-adsorption of the etching residue may be blocked together. Accordingly, the profile and thickness of the silicon oxide layer are maintained substantially unchanged, and a highly selective wet etching process of only the silicon nitride layer, which is an etch target layer, can be implemented.

일부 실시예들에 있어서, 상기 화학식 1 중, Ra 및 Rb는 각각 독립적으로 탄소수 1 내지 3의 알킬기일 수 있다. Ra 및 Rb의 탄소수가 4를 초과하는 경우 분산력의 증가로 이웃하는 실란 암모늄 계열 화합물간의 응집현상이 발생할 수 있다. 이 경우, 상기 식각 잔여물의 흡착 차단 효율이 저하될 수 있다.In some embodiments, in Formula 1, R a and R b may each independently be an alkyl group having 1 to 3 carbon atoms. When the number of carbon atoms of R a and R b exceeds 4, aggregation between neighboring silane ammonium-based compounds may occur due to an increase in dispersing power. In this case, the adsorption blocking efficiency of the etching residue may be reduced.

또한, 상기 화학식 1 중, n이 5 이상인 경우, 분자 당 흡착 손의 비율이 감소하여 충분한 패시베이션 효과가 구현되지 않을 수 있다.In addition, in Formula 1, when n is 5 or more, the ratio of adsorption hands per molecule may decrease, so that a sufficient passivation effect may not be realized.

예를 들면, 상기 실란 암모늄 계열 화합물은 암모늄 실란, 테트라메틸암모늄 실란, 테트라에틸암모늄 실란 또는 테트라프로필암모늄 실란을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.For example, the silane ammonium-based compound may include ammonium silane, tetramethylammonium silane, tetraethylammonium silane, or tetrapropylammonium silane. These may be used alone or in combination of two or more.

또한, 상기 실란 암모늄 계열 화합물은 히드록실기들을 포함하므로, 높은 용해성을 가지며, 파티클 또는 추가적인 식각 부산물 발생을 감소시킬 수 있다.In addition, since the ammonium silane compound contains hydroxyl groups, it has high solubility and can reduce the generation of particles or additional etching byproducts.

예시적인 실시예들에 따르면, 상기 질화막 식각 조성물은 상기 조성물의 총 중량 중 약 0.01 내지 10중량%의 상기 실란 암모늄 계열 화합물을 포함할 수 있다. In example embodiments, the nitride layer etching composition may include about 0.01 to 10% by weight of the silane ammonium-based compound based on the total weight of the composition.

상기 인 함유 실란계 화합물의 함량이 약 0.01 중량% 미만인 경우, 충분한 실리콘 산화막 손상 방지 및 실리카 수화물의 재흡착 방지 효과가 구현되지 않을 수 있다. 상기 실란 암모늄 계열 화합물의 함량이 약 10중량%를 초과하는 경우 상기 실란 암모늄 계열 화합물의 응집에 따른 식각 부산물 또는 파티클이 발생하고, 질화막 식각 효율이 저하될 수 있다.When the content of the phosphorus-containing silane-based compound is less than about 0.01 wt %, a sufficient effect of preventing damage to the silicon oxide film and preventing re-adsorption of silica hydrate may not be realized. When the content of the ammonium silane compound exceeds about 10% by weight, etching by-products or particles may be generated due to aggregation of the ammonium silane compound, and etching efficiency of the nitride layer may be reduced.

일부 실시예들에 있어서, 질화막 식각 선택비 향상 및 식각 효율 측면을 고려하여 상기 실란 암모늄 계열 화합물의 함량은 약 0.05 내지 0.5 중량%로 조절될 수 있다.In some embodiments, the content of the ammonium silane compound may be adjusted to about 0.05 to 0.5 wt % in consideration of the improvement of the nitride etch selectivity and the etching efficiency.

상기 질화막 식각 조성물에 포함되는 여분의 물은 예를 들면, 증류수 또는 탈이온수(deionized water: DIW)를 포함할 수 있다.The excess water included in the nitride layer etching composition may include, for example, distilled water or deionized water (DIW).

일부 실시예들에 있어서, 상기 질화막 식각 조성물은 식각 증진제와 같은 첨가제를 더 포함할 수도 있다. 상기 식각 증진제는 예를 들면, 황산 계열 화합물 또는 산암모늄 계열 화합물을 포함할 수 있다. 상기 식각 증진제는 상기 질화막 식각 조성물의 전체적인 식각 속도를 향상시키기 위해 첨가될 수 있으며, 질화막에 대한 식각 선택비를 저하시키지 않을 정도의 소량으로 첨가될 수 있다.In some embodiments, the nitride layer etching composition may further include an additive such as an etch enhancer. The etch enhancer may include, for example, a sulfuric acid-based compound or an ammonium acid-based compound. The etch enhancer may be added to improve the overall etching rate of the nitride layer etching composition, and may be added in a small amount not to decrease the etch selectivity for the nitride layer.

상기 황산 계열 화합물의 예로서, 황산(sulfuric acid) 또는 메탄설폰산(methanesulfonic acid)을 들 수 있다. 상기 산암모늄 계열 화합물의 예로서 암모늄 설페이트(ammonium sulfate), 암모늄 퍼설페이트(ammonium persulfate), 암모늄 아세테이트(ammonium acetate), 암모늄 포스페이트(ammonium phosphate) 등을 들 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.Examples of the sulfuric acid-based compound include sulfuric acid or methanesulfonic acid. Examples of the ammonium acid-based compound include ammonium sulfate, ammonium persulfate, ammonium acetate, ammonium phosphate, and the like. These may be used alone or in combination of two or more.

또한, 상기 실란 암모늄 계열 화합물의 작용을 저해하지 않는 범위 내에서 계면 활성제, 부식 방지제 등의 추가 성분이 더 포함될 수도 있다. In addition, additional components such as surfactants and corrosion inhibitors may be further included within a range that does not inhibit the action of the ammonium silane compound.

일부 실시예들에 있어서, 실리콘 산화막 및 반도체 막의 보호를 위해 불산계열 또는 불소계(예를 들면, 불소 함유 실란계) 화합물은 상기 질화막 식각용 조성물로부터 배제될 수 있다. In some embodiments, in order to protect the silicon oxide layer and the semiconductor layer, the hydrofluoric acid-based or fluorine-based (eg, fluorine-containing silane-based) compound may be excluded from the nitride layer etching composition.

일 실시예에 있어서, 상기 질화막 식각용 조성물은 실란계 화합물로서 상술한 실란 암모늄 계열 화합물 만을 포함하며, 다른 실란 화합물(예를 들면, 옥심 실란, 실릴 설페이트, TEOS 등)은 포함하지 않을 수 있다. 상기 다른 실란 화합물들의 경우 예시적인 실시예들에 따른 실란 암모늄 계열 화합물과의 경쟁을 통해 오히려 실리콘 산화막의 보호를 저해할 수 있으며, 용해도 저하에 따른 파티클 발생을 야기할 수 있다.In an embodiment, the composition for etching the nitride layer may include only the above-described silane ammonium-based compound as a silane-based compound, and may not include other silane compounds (eg, oxime silane, silyl sulfate, TEOS, etc.). In the case of the other silane compounds, the protection of the silicon oxide film may be inhibited rather than the silicon oxide layer through competition with the ammonium silane-based compound according to exemplary embodiments, and particles may be generated due to a decrease in solubility.

상술한 바와 같이, 본 발명의 예시적인 실시예들에 따른 질화막 식각 조성물은 인산과 함께 실란 암모늄 계열 화합물을 포함할 수 있다. 상기 실란 암모늄 계열 화합물은 우수한 용해도를 가지면서 질화막의 식각 속도를 선택적으로 증가시킬 수 있다. 또한, 실리콘 산화막에 실질적으로 방식(anti-corrosion) 효과를 부여하면서, 식각 잔여물의 흡착 배리어로 기능할 수 있다. 따라서, 실리콘 산화막의 변형, 변성을 방지하면서, 고신뢰성, 고선택성의 습식 식각 공정이 구현될 수 있다.As described above, the nitride layer etching composition according to exemplary embodiments of the present invention may include an ammonium silane compound together with phosphoric acid. The ammonium silane compound may selectively increase the etching rate of the nitride layer while having excellent solubility. In addition, it may function as an adsorption barrier for etch residues while substantially imparting an anti-corrosion effect to the silicon oxide layer. Accordingly, a wet etching process with high reliability and high selectivity can be implemented while preventing deformation and denaturation of the silicon oxide layer.

<패턴 형성 방법><Pattern Forming Method>

본 발명의 실시예들은 상술한 질화막 식각 조성물을 사용한 패턴 형성 방법을 제공한다. Embodiments of the present invention provide a pattern forming method using the above-described nitride layer etching composition.

도 1 내지 도 5는 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다. 상기 패턴 형성 방법은 질화막 패턴 형성 방법, 질화막의 제거를 통한 소정의 구조물 형성 방법을 포괄하는 의미로 사용된다.1 to 5 are cross-sectional views for explaining a pattern forming method according to example embodiments. The pattern forming method is used to encompass a nitride film pattern forming method and a method for forming a predetermined structure through removal of the nitride film.

도 1을 참조하면, 기판(100) 상에 산화막(110) 및 질화막(120)을 형성할 수 있다. Referring to FIG. 1 , an oxide layer 110 and a nitride layer 120 may be formed on a substrate 100 .

기판(100)은 단결정 실리콘, 단결정 게르마늄과 같은 반도체 물질을 포함할 수 있으며, 폴리실리콘을 포함하도록 형성될 수도 있다.The substrate 100 may include a semiconductor material such as single crystal silicon or single crystal germanium, and may be formed to include polysilicon.

예시적인 실시예들에 따르면, 제1 산화막(110)은 실리콘 산화물을 포함하도록 형성되며, 질화막(120)은 실리콘 질화물을 포함하도록 형성될 수 있다. 제1 산화막(110) 및 질화막(120)은 예를 들면, 화학 기상 증착(CVD) 공정, 스퍼터링(sputtering) 공정, 물리 기상 증착(PVD) 공정, 원자층 증착(ALD) 공정 등을 통해 형성될 수 있다. 일 구현예에 있어서, 제1 산화막(110)은 기판(100) 상면에 대한 열 산화 공정을 통해 형성될 수도 있다.According to example embodiments, the first oxide layer 110 may be formed to include silicon oxide, and the nitride layer 120 may be formed to include silicon nitride. The first oxide film 110 and the nitride film 120 may be formed through, for example, a chemical vapor deposition (CVD) process, a sputtering process, a physical vapor deposition (PVD) process, an atomic layer deposition (ALD) process, etc. can In one embodiment, the first oxide film 110 may be formed through a thermal oxidation process on the upper surface of the substrate 100 .

도 2를 참조하면, 질화막(120)을 부분적으로 식각하며 질화막 패턴(125)을 형성할 수 있다. 예시적인 실시예들에 따르면, 상기 식각 공정은 상술한 질화막 식각용 조성물을 사용하여 수행될 수 있다.Referring to FIG. 2 , the nitride layer 120 may be partially etched to form a nitride layer pattern 125 . In example embodiments, the etching process may be performed using the above-described composition for etching a nitride layer.

상술한 바와 같이, 상기 질화막 식각용 조성물은 인산 및 실란 암모늄 계열 화합물을 포함하며, 상기 실란 암모늄 계열 화합물에 의해 제1 산화막(110)의 부식, 손상이 방지됨과 함께, 실리카 수화물과 같은 식각 잔여물의 제1 산화막(110)으로의 흡착이 차단될 수 있다.As described above, the composition for etching the nitride layer includes phosphoric acid and an ammonium silane compound, and prevents corrosion and damage of the first oxide layer 110 by the ammonium silane compound, and prevents etching residues such as silica hydrate. Adsorption to the first oxide layer 110 may be blocked.

따라서, 제1 산화막(110)의 변성, 변형 없이 질화막(120)만이 실질적으로 식각될 수 있다.Accordingly, only the nitride layer 120 may be substantially etched without modification or deformation of the first oxide layer 110 .

일부 실시예들에 있어서, 상기 식각 공정은 약 150 내지 170oC의 온도 범위에서 수행될 수 있다. 바람직하게는, 상기 식각 공정은 약 155 내지 165 oC의 온도 범위에서 수행될 수 있다. 상기 온도 범위에서 인산의 활성 및 실란 암모늄 계열 화합물에 의한 패시베이션 또는 배리어 형성이 촉진될 수 있다. 식각 온도가 지나치게 증가하는 경우, 상기 실란 암모늄 계열 화합물 및/또는 인산이 질화막 또는 산화막과 접촉하기 전에 해리 또는 분해될 수 있다.In some embodiments, the etching process may be performed in a temperature range of about 150 to 170 o C. Preferably, the etching process is about 155 to 165 It can be carried out in the temperature range of o C. In the above temperature range, the activity of phosphoric acid and passivation or barrier formation by the silane ammonium-based compound may be promoted. When the etching temperature is excessively increased, the ammonium silane compound and/or phosphoric acid may be dissociated or decomposed before contacting the nitride layer or the oxide layer.

도 3을 참조하면, 질화막 패턴(125)을 식각 마스크로 사용하여 제1 산화막(110) 및 기판(100)을 식각하여 트렌치(130)를 형성할 수 있다. 트렌치(130) 형성을 위한 식각 공정은 건식 식각 공정을 포함할 수 있다.Referring to FIG. 3 , the trench 130 may be formed by etching the first oxide layer 110 and the substrate 100 using the nitride layer pattern 125 as an etching mask. The etching process for forming the trench 130 may include a dry etching process.

도 4를 참조하면, 트렌치(130)를 채우는 제2 산화막(135)을 형성할 수 있다. 제2 산화막(135)은 실리콘 산화물을 포함하도록 CVD 공정과 같은 증착 공정을 통해 형성될 수 있다.Referring to FIG. 4 , a second oxide layer 135 filling the trench 130 may be formed. The second oxide layer 135 may be formed through a deposition process such as a CVD process to include silicon oxide.

도 5를 참조하면, 질화막 패턴(125)을 제거할 수 있다. 일부 실시예들에 있어서, 질화막 패턴(125)은 상술한 예시적인 실시예들에 따른 질화막 식각액 조성물을 사용하여 제거될 수 있다.Referring to FIG. 5 , the nitride layer pattern 125 may be removed. In some embodiments, the nitride layer pattern 125 may be removed using the nitride layer etchant composition according to the above-described exemplary embodiments.

따라서, 제2 산화막(135)의 손상 또는 두께 증가 없이 질화막 패턴(125)이 선택적으로 제거될 수 있다.Accordingly, the nitride layer pattern 125 may be selectively removed without damage or increase in thickness of the second oxide layer 135 .

이후, 식각 부산물 제거를 위한 세정 공정, 또는 제2 산화막(135)에 대한 연마 공정 등이 추가로 더 수행될 수도 있다.Thereafter, a cleaning process for removing etching by-products or a polishing process for the second oxide layer 135 may be additionally performed.

이하, 본 발명의 이해를 돕기 위하여 구체적인 실시예들 및 비교예들을 포함하는 실험예를 제시하나, 이는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.Hereinafter, experimental examples including specific examples and comparative examples are presented to help the understanding of the present invention, but these are merely illustrative of the present invention and do not limit the appended claims, the scope and description of the present invention It is apparent to those skilled in the art that various changes and modifications to the embodiments are possible within the scope of the spirit, and it is natural that such variations and modifications fall within the scope of the appended claims.

실시예 및 비교예Examples and Comparative Examples

하기 표 1에 기재된 조성 및 함량(중량%)의 질화막 식각 조성물을 제조하였다.A nitride layer etching composition having the composition and content (wt%) shown in Table 1 was prepared.

구분division 인산
(H3PO4)
phosphoric acid
(H 3 PO 4 )
실란 화합물silane compound 암모늄
설페이트
ammonium
sulfate

(DIW)
water
(DIW)
A-1A-1 A-2A-2 A-3A-3 A-4A-4 A-5A-5 A-6A-6 실시예 1Example 1 8585 0.050.05 -- -- -- -- 14.9514.95 실시예 2Example 2 8585 0.10.1 -- -- -- -- 14.914.9 실시예 3Example 3 8585 -- 0.050.05 -- -- -- 14.9514.95 실시예 4Example 4 8585 -- 0.10.1 -- -- -- 14.914.9 실시예 5Example 5 8585 -- -- 0.10.1 -- -- 14.914.9 실시예 6Example 6 8585 -- -- -- 0.10.1 -- 14.914.9 실시예 7Example 7 8585 0.60.6 -- -- -- -- 14.414.4 실시예 8Example 8 8585 1.01.0 -- -- -- -- 14.014.0 비교예 1Comparative Example 1 8585 -- -- -- -- -- -- -- 1515 비교예 2Comparative Example 2 8585 -- -- -- -- 0.10.1 -- -- 14.914.9 비교예 3Comparative Example 3 8585 -- -- -- -- 0.10.1 -- 0.10.1 14.814.8 비교예 4Comparative Example 4 8585 -- -- -- -- -- 0.10.1 -- 14.914.9

실란 화합물에 대한 구체적인 명칭 또는 구조는 아래와 같다.Specific names or structures for the silane compound are as follows.

A-1: 암모늄 실란(ammonium silane)A-1: ammonium silane

Figure 112017030349203-pat00003
Figure 112017030349203-pat00003

A-2: 테트라메틸암모늄 실란(TMAS)A-2: tetramethylammonium silane (TMAS)

Figure 112017030349203-pat00004
Figure 112017030349203-pat00004

A-3: 테트라부틸암모늄 실란(TBAS)A-3: Tetrabutylammonium Silane (TBAS)

A-4:A-4:

Figure 112017030349203-pat00005
Figure 112017030349203-pat00005

A-5: 테트라메톡시실란(TMOS)A-5: tetramethoxysilane (TMOS)

A-6: 메틸트리메톡시실란(MTMOS)A-6: methyltrimethoxysilane (MTMOS)

실험예Experimental example

(1) 실리콘 질화막(SiN) 식각속도(Etch Rate: E/R) 측정(1) Silicon Nitride (SiN) Etch Rate (E/R) Measurement

실리콘 질화막(SiN) 5000Å 두께의 웨이퍼를 2x2cm2의 크기로 잘라서 샘플을 제조하고, 상기 샘플을 표 1에 기재된 실시예 및 비교예의 조성물들 내에 160℃의 온도에서 3분간 침지하였다. 이후, 탈이온수(DIW)로 세정 및 건조 후에, 주사전자현미경(SEM)으로 막두께를 측정하여 식각 속도(Å/min)를 측정하였다.A silicon nitride film (SiN) 5000Å thick wafer was cut to a size of 2x2cm 2 to prepare a sample, and the sample was immersed in the compositions of Examples and Comparative Examples described in Table 1 at a temperature of 160° C. for 3 minutes. Thereafter, after washing and drying with deionized water (DIW), the film thickness was measured with a scanning electron microscope (SEM) to measure the etching rate (Å/min).

(2) 실리콘 산화막(SiO(2) silicon oxide film (SiO 22 ) 식각속도 측정) etch rate measurement

실리콘 산화막(SiO2) 400Å 두께의 웨이퍼를 2x2cm2의 크기로 잘라서 샘플을 제조하고, 상기 샘플을 표 1에 기재된 실시예 및 비교예의 조성물들 내에 160℃의 온도에서 30초간 침지하였다. 이후, 탈이온수(DIW)로 세정 및 건조 후에, 엘립소미터(Ellipsometer)로 막두께를 측정하여 식각 속도(Å/min)를 측정하였다.A silicon oxide film (SiO 2 ) A 400 Å thick wafer was cut to a size of 2x2 cm 2 to prepare a sample, and the sample was immersed in the compositions of Examples and Comparative Examples described in Table 1 at a temperature of 160° C. for 30 seconds. Thereafter, after washing and drying with deionized water (DIW), the etch rate (Å/min) was measured by measuring the film thickness with an ellipsometer.

(3) 실리콘 산화막에 대한 재흡착 측정(3) Measurement of resorption on silicon oxide film

(1) 및 (2) 항목에서 사용된 것과 동일한 실리콘 질화막 샘플 및 실리콘 산화막 샘플을 표 1에 기재된 실시예 및 비교예의 조성물들 내에 160℃의 온도에서 60분간 함께 침지하였다. 이후, 탈이온수(DIW)로 세정 및 건조 후에, 엘립소미터(Ellipsometer)로 실리콘 산화막 두께 증가분을 측정하여 재흡착 방지 특성을 평가하였다. 평가 기준은 아래와 같다.The same silicon nitride film sample and silicon oxide film sample as those used in items (1) and (2) were immersed together in the compositions of Examples and Comparative Examples shown in Table 1 at a temperature of 160° C. for 60 minutes. Thereafter, after washing and drying with deionized water (DIW), an increase in the thickness of the silicon oxide film was measured with an ellipsometer to evaluate the resorption prevention properties. The evaluation criteria are as follows.

◎: 1Å 미만◎: less than 1Å

○: 1Å~5Å○: 1Å~5Å

△: 5Å~10Å △: 5Å~10Å

X: 10Å 초과X: greater than 10 Å

측정 결과를 하기의 표 2에 나타낸다.The measurement results are shown in Table 2 below.

구분division SiN E/R
(Å/min)
SiN E/R
(Å/min)
SiO2 E/R
(Å/min)
SiO 2 E/R
(Å/min)
식각
선택비
etching
selection fee
재흡착 방지Prevention of re-adsorption
실시예 1Example 1 78.778.7 0.70.7 112.4112.4 실시예 2Example 2 72.572.5 0.30.3 241.7241.7 실시예 3Example 3 76.476.4 0.90.9 84.984.9 실시예 4Example 4 71.971.9 0.40.4 179.8179.8 실시예 5Example 5 71.471.4 0.50.5 142.8142.8 실시예 6Example 6 70.570.5 0.60.6 117.5117.5 실시예 7Example 7 68.568.5 0.30.3 228.3228.3 실시예 8Example 8 64.364.3 0.30.3 214.3214.3 비교예 1Comparative Example 1 61.261.2 2.12.1 29.129.1 비교예 2Comparative Example 2 57.857.8 1.71.7 34.034.0 XX 비교예 3Comparative Example 3 56.756.7 1.51.5 37.837.8 비교예 4Comparative Example 4 54.254.2 1.81.8 30.130.1 XX

표 2를 참조하면, 상술한 실란 암모늄 계열 화합물을 포함한 실시예들의 경우, 실리콘 산화막의 식각 속도를 낮추면서 우수한 재흡착 방지특성을 나타냈다.Referring to Table 2, in the case of Examples including the above-described silane ammonium-based compound, the etching rate of the silicon oxide layer was lowered, and excellent anti-readsorption properties were exhibited.

실시예 5 및 실시예 6의 경우, 실란 암모늄 계열 화합물의 응집 등에 의해 실시예 1 내지 4보다 재흡착 방지 특성이 다소 감소되었다.In the case of Examples 5 and 6, the anti-readsorption properties were somewhat decreased compared to Examples 1 to 4 due to the aggregation of the silane ammonium-based compound.

실란 암모늄 계열 화합물이 다소 과량으로 포함된 실시예 7 및 실시예 8의 경우 실리콘 질화막에 대한 식각 속도가 실시예 1 내지 4에 비해 감소하였다.In Examples 7 and 8 in which the silane ammonium-based compound was contained in a rather excessive amount, the etching rate for the silicon nitride layer was reduced compared to Examples 1 to 4.

실란 암모늄 계열 화합물이 포함되지 않은 비교예들의 경우 실리콘 산화막에 대한 식각이 증가함과 동시에, 재흡착에 의해 실리콘 산화막 두께가 증가하였다.In the case of Comparative Examples in which the silane ammonium-based compound was not included, the silicon oxide film thickness was increased by re-adsorption while the etching of the silicon oxide film increased.

100: 기판 110: 산화막
120: 질화막 125: 질화막 패턴
130: 트렌치 135: 제2 산화막
100: substrate 110: oxide film
120: nitride film 125: nitride film pattern
130: trench 135: second oxide film

Claims (9)

인산;
화학식 1로 표시되는 실란 암모늄 계열 화합물; 및
여분의 물을 포함하는, 질화막 식각 조성물:
[화학식 1]
Figure 112021148839617-pat00006

(화학식 1 중, Ra 및 Rb는 각각 독립적으로 수소, 또는 탄소수 1 내지 5의 알킬기이고, n은 1 내지 4의 정수임).
phosphoric acid;
Ammonium silane compound represented by Formula 1; and
A nitride film etching composition comprising excess water:
[Formula 1]
Figure 112021148839617-pat00006

(In Formula 1, R a and R b are each independently hydrogen or an alkyl group having 1 to 5 carbon atoms, and n is an integer of 1 to 4).
삭제delete 삭제delete 청구항 1에 있어서, Ra 및 Rb는 각각 독립적으로 수소, 또는 탄소수 1 내지 3의 알킬기인, 질화막 식각 조성물.
The composition of claim 1 , wherein R a and R b are each independently hydrogen or an alkyl group having 1 to 3 carbon atoms.
청구항 1에 있어서, 조성물 총 중량 중,
70 내지 99중량%의 인산;
0.01 내지 10중량%의 상기 실란 암모늄 계열 화합물; 및
여분의 물을 포함하는, 질화막 식각 조성물.
The method according to claim 1, wherein in the total weight of the composition,
70 to 99% by weight of phosphoric acid;
0.01 to 10% by weight of the silane ammonium-based compound; and
A nitride film etching composition comprising excess water.
삭제delete 기판 상에 산화막 및 질화막을 형성하는 단계; 및
청구항 1에 따른 질화막 식각 조성물을 사용하여 상기 질화막을 적어도 부분적으로 제거하는 단계를 포함하는, 패턴 형성 방법.
forming an oxide film and a nitride film on a substrate; and
A method of forming a pattern, comprising the step of at least partially removing the nitride layer using the nitride layer etching composition according to claim 1 .
청구항 7에 있어서, 상기 산화막은 실리콘 산화물을 포함하며, 상기 질화막은 실리콘 질화물을 포함하는, 패턴 형성 방법.
The method of claim 7 , wherein the oxide film includes silicon oxide, and the nitride film includes silicon nitride.
청구항 7에 있어서, 상기 질화막으로부터 질화막 패턴이 형성되며,
상기 질화막 패턴을 마스크로 사용하여 상기 산화막 또는 상기 기판을 식각하는 단계를 더 포함하는, 패턴 형성 방법.
The method according to claim 7, wherein a nitride film pattern is formed from the nitride film,
The method further comprising etching the oxide layer or the substrate using the nitride layer pattern as a mask.
KR1020170039164A 2017-03-28 2017-03-28 Etchant composition for etching nitride layer and method of forming pattern using the same KR102378930B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170039164A KR102378930B1 (en) 2017-03-28 2017-03-28 Etchant composition for etching nitride layer and method of forming pattern using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170039164A KR102378930B1 (en) 2017-03-28 2017-03-28 Etchant composition for etching nitride layer and method of forming pattern using the same

Publications (2)

Publication Number Publication Date
KR20180109429A KR20180109429A (en) 2018-10-08
KR102378930B1 true KR102378930B1 (en) 2022-03-24

Family

ID=63864437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170039164A KR102378930B1 (en) 2017-03-28 2017-03-28 Etchant composition for etching nitride layer and method of forming pattern using the same

Country Status (1)

Country Link
KR (1) KR102378930B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558164B1 (en) 2003-06-30 2006-03-10 삼성전자주식회사 Etchant for etching nitride and method for removing nitride film of semiconductor device using the same
KR100546752B1 (en) * 2003-11-04 2006-01-26 동부아남반도체 주식회사 Method for fabricating field oxide isolation of semiconductor devices
KR20080079999A (en) * 2007-02-28 2008-09-02 토소가부시키가이샤 Etching method and ethching composition used in the same
KR20130016797A (en) * 2011-08-09 2013-02-19 램테크놀러지 주식회사 High performance nitride etching composition and method of etching
KR102008744B1 (en) * 2012-12-13 2019-08-08 삼성전자주식회사 Semiconductor devices and methods of manufacturing the same
KR20160050536A (en) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 Etchant compositions for nitride layers and methods of manufacturing semiconductor devices using the same

Also Published As

Publication number Publication date
KR20180109429A (en) 2018-10-08

Similar Documents

Publication Publication Date Title
KR101627181B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102545804B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102336865B1 (en) Etching compositions and etching method using the same
KR101380487B1 (en) Etching solution for silicon nitride layer
KR101539375B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102071598B1 (en) High selectivity Etchant composition for Nitride etching
KR102629574B1 (en) Insulation layer etchant composition and method of forming pattern using the same
KR102311335B1 (en) Etching compositions and etching method using the same
KR102602860B1 (en) Insulation layer etchant composition and method of forming pattern using the same
KR102484988B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102534841B1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR20220073813A (en) Etching composition and method for selectively removing silicon nitride during fabrication of semiconductor devices
KR102378930B1 (en) Etchant composition for etching nitride layer and method of forming pattern using the same
KR102484977B1 (en) Etching compositions and etching method using the same
KR102629576B1 (en) Insulation layer etchant composition and method of forming pattern using the same
KR102071599B1 (en) High selectivity Silicon Nitride Etchant composition
KR20190054570A (en) Etching composion for silicon nitride layer
KR20180106144A (en) Etchant composition for etching nitride layer and methods of forming nitride pattern
KR102443313B1 (en) Insulation layer etchant composition comprising the silane compound and method of forming pattern using the same
KR102629575B1 (en) Insulation layer etchant composition and method of forming pattern using the same
KR102636960B1 (en) Insulation layer etchant composition and method of forming pattern using the same
KR20190081344A (en) Etching compositions and etching method using the same
KR20190099832A (en) Insulation layer etchant composition and method of forming pattern using the same
CN112442372B (en) Etching composition, method of etching insulating film of semiconductor device using the same, and method of manufacturing semiconductor device
KR102282702B1 (en) Etching compositions, etching method and methods of manufacturing semiconductor devices using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant