KR102364386B1 - 사이버 물리 시스템의 전자 장치 및 제어 방법 - Google Patents

Abstract

사이버 물리 시스템 (Cyber-Physical Systems)을 구성하는 사이버 시스템에 포함된 전자 장치를 개시한다. 본 장치는, 사이버 물리 시스템을 구성하는 물리 시스템에서 출력된 출력 데이터, 출력 데이터의 데이터 레이트(data rate), 사이버 물리 시스템을 구성하는 네트워크 시스템의 딜레이(delay) 및 토폴로지(topology) 정보를 입력받는 입력부, 물리 시스템의 출력을 제어하는 컨트롤러 및 데이터 레이트, 딜레이 및 토폴로지 정보에 기초하여 물리 시스템에 대한 출력 제어 주기 및 네트워크 파라미터를 획득하여 제어 주기를 컨트롤러로 전송하고, 네트워크 파라미터를 네트워크 시스템으로 전송하는 프로세서를 포함하도록 구현될 수 있다.

Description

사이버 물리 시스템의 전자 장치 및 제어 방법 { Electronic device for cyber physical systems and control method thereof }

본 발명은 사이버 물리 시스템의 전자 장치 및 제어 방법에 관한 것으로, 보다 상세하게는, 사이버 시스템에서 구현되는 전자 장치 및 제어 방법에 관한 것이다.

사이버 물리 시스템 (Cyber-Physical Systems, CPS)이란 다양한 컴퓨터 기능들이 물리 세계의 일반적인 사물들과 융합된 형태의 시스템을 의미한다. 즉, 실제 공간에 존재하는 장치(물리 시스템)과 컴퓨팅 환경(사이버 시스템)의 상호 작용을 강조하는 시스템을 의미한다. CPS는 의료, 항공, 공장, 에너지 분야 등에서 광범위하게 사용되는 인공지능 시스템을 모두 포함하는 시스템이라고 볼 수 있다.

CPS의 크게 사이버 시스템, 물리 시스템 및 네트워크 시스템의 세 부분으로 나눌 수 있다. 여기서 네트워크 시스템은 사이버 시스템과 물리 시스템의 통신을 위한 네트워크를 말한다.

CPS는 보통 대규모 산업 네트워크에 적용되기 때문에 거친 환경에서 자주 동작한다. 이에 따라, 사이버 시스템과 물리 시스템간 통신에서 패킷 전송 확률이 안정적인 채널 환경보다 떨어질 수 있다.

이에 따라, 종래에는 네트워크 시스템의 무선 채널 불확실성(Wireless channel uncertainty)에 극복하기 위하여, 네트워크 시스템에서의 통신 속도를 늦추는 방식으로 패킷 전송 확률을 개선하였다.

그러나, 기존의 방식은 낮은 전송 속도로 인한 네트워크 시스템의 포화 상태를 일으키며, 이에 따라 사이버 시스템에서의 제어 품질이 낮아지는 현상을 일으킬 수 있다.

이에 따라, 무선 채널 불확실성에 따른 CPS의 제어 성능 및 패킷의 전송 속도를 함께 담보하기 위한 방안이 요구되었다.

본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은, 사이버 시스템의 제어 주기 및 네트워크 시스템에서의 통신 속도를 샘플링 하여 적합한 제어 주기와 네트워크 파라미터 값들을 사이버 시스템에서 산출한 후, 사이버 시스템의 제어 성능 및 네트워크 시스템의 성능을 동시에 최적화시키는 전자 장치 및 제어 방법을 제공함에 있다.

본 발명의 일 실시 예에 따른 사이버 물리 시스템 (Cyber-Physical Systems)을 구성하는 사이버 시스템에 포함된 전자 장치에 있어서, 상기 사이버 물리 시스템을 구성하는 물리 시스템에서 출력된 출력 데이터, 상기 출력 데이터의 데이터 레이트(data rate), 상기 사이버 물리 시스템을 구성하는 네트워크 시스템의 딜레이(delay) 및 토폴로지(topology) 정보를 입력받는, 입력부; 상기 물리 시스템의 출력을 제어하는, 컨트롤러; 및 상기 데이터 레이트, 상기 딜레이 및 상기 토폴로지 정보에 기초하여 상기 물리 시스템에 대한 출력 제어 주기 및 네트워크 파라미터를 획득하여 상기 제어 주기를 상기 컨트롤러로 전송하고, 상기 네트워크 파라미터를 상기 네트워크 시스템으로 전송하는, 프로세서;를 포함한다.

이 경우, 상기 제어 주기는, 상기 물리 시스템에서 출력된 데이터의 속도의 샘플링 주기 및 상기 컨트롤러의 제어 연산 주기를 포함하고, 상기 네트워크 파라미터는, 상기 네트워크 시스템의 재전송 횟수 및 경쟁 윈도우 크기(contention window size) 중 적어도 하나를 포함한다.

또한, 상기 프로세서는, 상기 물리 시스템의 제어 비용이 기 설정된 값 이하를 갖도록 상기 제어 주기를 획득하며, 상기 제어 비용은 상기 물리 시스템에서 출력된 데이터의 공분산을 포함할 수 있다.

또한, 상기 프로세서는, 상기 네트워크 시스템을 구성하는 각 노드에서 전송되는 패킷 길이 및 백 오프 슬롯 단위 충돌에 기초한 상기 딜레이를 산출할 수 있다.

또한, 상기 토폴로지 정보는, 상기 네트워크 시스템을 구성하는 노드의 개수를 포함할 수 있다.

한편, 본 발명의 일 실시 예에 따르면, 사이버 물리 시스템 (Cyber-Physical Systems)을 구성하는 사이버 시스템에 포함된 전자 장치의 제어 방법은, 상기 사이버 물리 시스템을 구성하는 물리 시스템에서 출력된 출력 데이터, 상기 출력 데이터의 데이터 레이트(data rate), 상기 사이버 물리 시스템을 구성하는 네트워크 시스템의 딜레이(delay) 및 토폴로지(topology) 정보를 입력받는 단계; 상기 물리 시스템의 출력을 제어하는 단계; 및 상기 데이터 레이트, 상기 딜레이 및 상기 토폴로지 정보에 기초하여 상기 물리 시스템에 대한 출력 제어 주기 및 네트워크 파라미터를 획득하여 상기 제어 주기를 상기 컨트롤러로 전송하고, 상기 네트워크 파라미터를 상기 네트워크 시스템으로 전송하는 단계;를 포함할 수 있다.

상술한 바와 같이 본 발명의 다양한 실시 예에 따르면, 사이버 시스템의 제어 성능 및 네트워크 시스템의 성능을 동시에 최적화시킬 수 있다.

도 1은 본 발명의 일 실시 예에 따른 전자 시스템을 나타내는 도면이다.
도 2는 일반적인 CPS 성능 감소를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 사이버 시스템에 포함된 전자 장치의 구성 요소를 설명하기 위한 블록도를 나타낸다.
도 4는 본 발명의 일 실시 예에 따른 CPS에서의 데이터 레이트 및 제어 주기에 따른 제어 성능을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 프로세서가 제어 주기 및 네트워크 파라미터의 최적값을 산출하는 스위칭 논리 회로를 설명하기 위한 도면이다.
도 6는 본 발명의 일 실시 예에 따른 CPS를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시 예에 따른 최적의 제어 주기 및 네트워크 파라미터를 적용한 시스템의 제어 성능을 설명하기 위한 그래프이다.
도 8은 본 발명의 일 실시 예에 따른 사이버 시스템을 구성하는 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.

본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 개시에 대해 구체적으로 설명하기로 한다.　

본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 개시의 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 발명된 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 실시 예들을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 개시에서 "모듈" 혹은 "부"는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈" 혹은 복수의 "부"는 특정한 하드웨어로 구현될 필요가 있는 "모듈" 혹은 "부"를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.

아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.　그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

도 1은 본 발명의 일 실시 예에 따른 CPS를 설명하기 위한 개념도이다.

도 1에 따르면, CPS는 N 개의 물리 시스템, N 개의 사이버 시스템의 컨트롤러로 구성되며, 물리 시스템과 사이버 시스템은 네트워크 시스템에 의해 통신을 수행한다.

각각의 노드에 포함된 컨트롤러 Cn은 제어 주기 sn을 가지고, 각각의 물리 시스템 Pn은 제어 비용 Jn을 가지며, 네트워크 시스템은 딜레이 dn을 가진다. 여기서 n은 1부터 N까지의 정수를 포함할 수 있으며, n은 시스템에 포함된 복수의 구성 요소 또는 네트워크 노드의 수를 나타낸다. 이하에서는 설명의 편의상 n은 생략될 수 있다.

이 때, 네트워크 시스템의 딜레이 d는 제어 주기 s와 네트워크 시스템의 파라미터 V 및 네트워크 토폴로지 정보 δ에 의해 정해질 수 있다.

여기서, 제어 주기는 출력 데이터의 데이터 레이트를 사이버 시스템에서 실시간으로 샘플링하는 주기를 포함한다. 제어주기 s를 증가시키면 데이터 레이트를 샘플링하는 주기가 길어지기 때문에, 네트워크 시스템의 환경에 따라 변하는 데이터 레이트를 실시간으로 반영하기가 어렵다. 따라서, 최적화된 데이터 레이트를 산출하기가 어려워지게 되고, 물리 시스템에서의 제어 비용 J의 증가를 일으킨다.

반면, 제어주기 s가 과도하게 감소하면 사이버 시스템에서 데이터를 샘플링하는 빈도가 과도하게 높아지기 때문에, CPS 전반적인 시스템의 처리 능력을 초과할 수 있어, 결과적으로 물리 시스템에서의 제어 비용 J의 증가를 일으킨다.

한편, 네트워크 파라미터 V는 네트워크 시스템에 대한 설정 값으로서, 경쟁 윈도우의 사이즈(contention window size) 및 패킷 재전송 횟수를 포함한다. 또한, 네트워크 파라미터 δ는 채널의 노드의 수 및 시스템의 연결 형태 등을 포함하는 네트워크 시스템의 물리적인 구조값을 나타낸다. 경쟁 윈도우 사이즈란 IEEE 802.11 규격에 따른 경쟁 구간을 의미한다.

이하에서는, 물리 시스템에서의 제어 비용 즉, 안정성과 네트워크 시스템에서의 딜레이 즉, 전송 속도를 향상시키기 위한 제어 주기 및 네트워크 파라미터의 최적값을 도출하는 방안을 후술한다.

도 2는 일반적인 CPS 성능 감소를 설명하기 위한 도면이다.

CPS는 거친 산업환경에서 자주 동작하기 때문에 시스템 채널의 품질이 가변될 수 있다. 예를 들어, 채널 품질이 양호한 상황(Good channel)에서 양호하지 않은 상황(Bad channel)으로 변할 수 있다.

이 경우, 종래의 방법에 따르면, 속도 적응(Rate adaptation) 즉, 패킷의 전송 속도를 낮추어 패킷 수신율을 높이는 방법을 이용한다.

그러나 속도 적응을 하는 경우 채널에서 전송되는 패킷의 전송 속도가 낮아짐에 따라 네트워크 시스템에서의 딜레이가 가중될 수 있다. 즉, OSI(Open System Interconnection)의 제2 계층인 데이터 링크 계층에 포함된 MAC(Medium Access Control) 계층에서의 트래픽 경쟁이 심화되어 네트워크 시스템의 딜레이가 가중될 수 있다.

한편, 속도 적응을 하지 않는 경우, 악화된 채널환경에 비하여 패킷의 전송 속도가 빠르기 때문에 패킷 손실율이 높아지므로 패킷 수신율이 낮아질 수 있다.

상술한 도 1 및 도 2와 같은 현상에 따라, 이하에서는 네트워크 시스템 및 사이버 시스템을 동시에 제어하여 채널 상태 변화에 따른 속도 및 안정성을 보장하기 위한 방안을 후술한다.

도 3은 본 발명의 일 실시 예에 따른 사이버 시스템에 포함된 전자 장치의 구성 요소를 설명하기 위한 블록도를 나타낸다.

본 발명의 일 실시 예에 따른 사이버 시스템(100)에 포함된 전자 장치(100)는 입력부(110), 컨트롤러(120) 및 프로세서(130)를 포함할 수 있다.

입력부(110)는 네트워크 시스템으로부터 데이터를 입력받을 수 있다. 이 경우, 입력받는 데이터는 제어 주기 및 네트워크 파라미터의 최적값을 찾기 위한 값이 될 수 있다.

입력부(110)에서 입력받는 데이터는 물리 시스템에서 출력된 출력 데이터, 물리 시스템에서 출력된 데이터의 속도, 네트워크 시스템의 딜레이, 네트워크 시스템의 토폴로지 정보를 포함할 수 있다.

입력부(110)는 네트워크 시스템으로부터 데이터를 입력 받기 위한 통신부를 포함할 수 있다. 예를 들어 통신부는 IR(Infrared), WI-FI(Wireless Fidelity), Zigbee, 비콘(Beacon), NFC(near field communication), WAN, 이더넷(Ethernet), IEEE 1394, HDMI, USB, MHL, AES/EBU, 옵티컬(Optical), 코액셜(Coaxial) 등과 같은 다양한 통신 방식을 통해 통신을 수행할 수도 있다. 다만, 이에 한정되는 것은 아니며, 다양한 유무선 통신방식에 의해 네트워크 시스템으로부터 데이터를 입력받을 수 있다.

본 발명의 일 실시 예에 따라, 전자 장치에 포함된 컨트롤러(120) 및 프로세서(130)는 디지털 신호를 처리하는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), TCON(Time controller)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니며, 중앙처리장치(central processing unit(CPU)), MCU(Micro Controller Unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 컨트롤러(120) 및 프로세서(130)는 프로세싱 알고리즘이 내장된 SoC(System on Chip), LSI(large scale integration)로 구현될 수도 있고, FPGA(Field Programmable gate array) 형태로 구현될 수도 있다. 한편, 컨트롤러(120) 및 프로세서(130)는 기 설정된 프로세싱 알고리즘을 처리하기 위한 데이터를 저장하는 저장부를 포함할 수 있으며, 이와 별개로 별도로 구성된 저장부로부터 데이터를 입력받아 처리할 수 있다.

컨트롤러(120)는 CPS에 포함된 사이버, 물리 및 네트워크 시스템의 전반적인 동작을 제어한다.

본 발명의 일 실시 예에 따르면, 사이버 시스템에 포함된 컨트롤러(120)는, 프로세서(130)의 연산 처리 결과에 따라 물리 시스템의 출력을 제어할 수 있다.

일 예로, 컨트롤러(120)는 프로세서(130)로부터 수신한 최적의 제어 주기에 대한 정보에 기초하여 컨트롤러(120)의 제어 연산 주기 및 물리 시스템이 출력할 데이터의 속도를 샘플링하는 주기를 결정할 수 있다.

프로세서(130)는 CPS의 전반적인 동작을 제어하기 위한 연산을 수행한다.

본 발명의 일 실시 예에 따르면, 프로세서(130)는 입력부(110)에서 입력받아 프로세서(130)가 수신한 물리 시스템에서 출력된 출력 데이터의 데이터 레이트, 네트워크 시스템의 딜레이 및 네트워크 시스템의 토폴로지 정보에 기초하여 물리 시스템에 대한 출력 제어 주기 및 네트워크 파라미터를 획득하여 제어 주기를 컨트롤러로 전송하고, 네트워크 파라미터를 상기 네트워크 시스템으로 전송할 수 있다.

여기서, 제어 주기는, 물리 시스템에서 출력된 데이터의 속도의 샘플링 주기 및 컨트롤러의 제어 연산 주기를 포함하고, 네트워크 파라미터는, 네트워크 시스템의 재전송 횟수 및 경쟁 윈도우 크기(contention window size) 중 적어도 하나를 포함한 개념을 의미한다.

또한, 토폴로지 정보는 네트워크 시스템을 구성하는 노드의 개수 등을 포함하는 네트워크 시스템의 하드웨어 정보를 나타낸다. 네트워크 시스템의 노드의 개수가 증가할수록 처리해야 할 데이터의 양이 늘어나기 때문에 토폴로지 정보는 네트워크 시스템의 딜레이 값에 영향을 미칠 수 있다.

본 발명의 일 실시 예에 따른 프로세서(130)는 물리 시스템의 제어 비용이 기 설정된 값 이하를 갖도록 제어 주기를 획득하며, 제어 비용은 물리 시스템에서 출력된 데이터의 공분산(covariance)을 포함할 수 있다.

수학식 1과 같이 n번째 물리 시스템의 제어 비용 Jn는 컨트롤러(120)의 제어 주기 sn, 네트워크 시스템의 딜레이 dn로 표현될 수 있으며, 딜레이 dn는 모든 사이버 시스템 컨트롤러의 제어 주기 s, 모든 네트워크 시스템의 네트워크 파라미터 V, n번째 물리 시스템에서 출력된 데이터 레이트 r 및 네트워크 시스템의 토폴로지 정보 δ로 표현될 수 있다.

본 발명의 일 실시 예에 따른 CPS는 SISO LTI system(Single Input Single Output Linear Time-Invariant System) 가정하에서 입력 값 x(t) 및 외란(disturbance)에 따라 출력 값 y(t)이 도출될 수 있다. u(t)는 제어 입력에 해당하며, R의 m제곱은 m차원에서의 상태를 나타낸다. 행렬 A, B1, B2, C는 물리 시스템의 다이나믹(dynamics)을 나타낸다.

수학식 2에 따른 시간 영역의 데이터를 discretizing한 후 네트워크 시스템의 딜레이를 반영하면 수학식 3과 같이 나타낼 수 있다. 즉, k번째의 값들로 표현할 수 있다.

수학식 4는 상술한 수학식 2 및 수학식 3의 가정에 따라 딜레이가 반영된 본 발명의 폐루프 시스템 역학(closed loop system dynamics)를 표현한 식에 해당한다. 여기서 T는 transpose matrix를 의미한다.

수학식 5와 같이 수학식 2 내지 수학식 4의 행렬 및 계수들을 표현할 수 있다. 수학식 5에 따르면 각각의 계수에 제어 주기 s가 포함되어 있기 때문에 후술할 제어 비용 J가 제어 주기 s의 영향을 받음을 알 수 있다.

수학식 6에 따르면 Pd는 딜레이가 반영된 본 발명의 시스템의 공분산 행렬이며, Pd[k+1]은 랴푸노프 방정식(Lyapunov equation)으로 표현될 수 있다. 수학식 3의 y[k] 계수에 해당하는 C에 딜레이를 반영한 Cd와 Pd를 연산하면 딜레이가 반영된 물리 시스템에서의 제어비용 Jd를 산출할 수 있다.

상술한 네트워크 시스템에서의 딜레이 모델은 아래와 같이 표현될 수 있다.

즉, n번째 노드에서의 딜레이는 네트워크 시스템의 최초 서비스 시간에 대한 확률 생성 함수 Bn과 슬롯에 도착하는 패킷의 수에 대한 확률 생성 함수 An으로 표현될 수 있으며, An 및 Bn은 제어주기 s 및 네트워크 파라미터 V에 의해 산출할 수 있다.

수학식 8의 F는 모든 노드의 네트워크에서 소모되는 에너지를 나타낸다. W와 ρ는 각각 네트워크 파라미터 V에 포함된 컨텐션 윈도우 사이즈와 제어 주기 s 및 네트워크 파라미터 V에 의해 획득되는 노드의 이용 빈도를 나타낸다.

수학식 8 및 수학식 9의 F는 최종적으로 제어 주기 s, 네트워크 파라미터 V, 출력 데이터의 데이터 레이트 r 및 네트워크 토폴로지 정보 δ에 의해 산출될 수 있다. 네트워크 소모 에너지 F가 작을수록 네트워크에 가해지는 부하가 작기 때문에, F를 최소로 갖는 제어 주기 s 및 네트워크 파라미터 V를 구하면 최적의 제어 주기 및 네트워크 파라미터를 획득할 수 있다.

일 예에 따르면, 제어 주기 s와 데이터 레이트 r에 따른 제어 비용 J의 변화는 도 4와 같이 나타날 수 있다. 즉, 제어 주기 s가 짧아짐에 따라 특정 주기까지는 제어 비용이 낮아지며 제어 성능이 향상되지만, 특정 주기보다 더 짧아지는 경우, 제어 비용은 현저히 증가하며 제어 성능이 감소된다. 이에 따라 데이터 레이트 r이 정해지면, 최적의 제어 주기 s를 도출할 수 있다.

도 4는 본 발명의 일 실시 예에 따른 CPS에서의 데이터 레이트 및 제어 주기에 따른 제어 성능을 설명하기 위한 도면이다.

일 예로 도 4에 따르면, 제어 주기는 데이터 레이트 r이 1Mbps인 경우, 최적의 제어 주기는 약 0.065sec이며, 데이터 레이트 r이 11Mbps인 경우, 최적의 제어 주기는 약 0.015sec이다.

제어 주기 s와 데이터 레이트 r에 따른 최저 제어 비용 J는 도 4와 같이 출력 곡선의 기울기가 0이거나, 기 설정된 기울기 값 미만의 값으로 선정할 수 있다. 또한, 기 설정된 제어 비용 Jth 이하의 값을 갖도록 데이터 레이트 r에 따른 제어 주기 s를 산출할 수 있다.

다시 도 3에 따르면, 본 발명의 일 실시 예에 따른 프로세서(130)는 네트워크 시스템을 구성하는 각 노드에서 전송되는 패킷 길이 및 백 오프 슬롯 단위 충돌에 기초한 딜레이를 산출할 수 있다.

일 예에 따르면, 데이터 레이트 r이 증가하거나 감소함에 따라, 네트워크 시스템의 각 노드에서 전송되는 패킷 길이 및 백 오프 슬롯 단위 충돌은 반비례하게 감소하거나 증가한다. 패킷의 길이 및 백 오프 슬롯 단위 충돌은 네트워크의 딜레이 값을 산출하는데 영향을 미친다. 딜레이 값의 변화에 따라, 최적의 제어 주기 s 및 최적의 네트워크 파라미터 V를 산출할 수 있다.

도 5는 본 발명의 일 실시 예에 따른 프로세서가 제어 주기 및 네트워크 파라미터의 최적값을 산출하는 스위칭 논리 회로를 설명하기 위한 도면이다.

본 발명의 일 실시 예에 따르면, 프로세서(130)는 물리 시스템에서 출력된 출력 데이터, 출력 데이터의 데이터 레이트 r, 네트워크 시스템의 딜레이 d 및 네트워크 시스템의 토폴로지 정보 δ를 실시간으로 입력받아 최적의 제어 주기 및 최적의 네트워크 파라미터를 결정할 수 있다.

이 경우, 프로세서(130)는 최적의 제어 주기 및 네트워크 파라미터를 실시간으로 연산할 수도 있으며, 룩업 테이블의 형태로 기 저장된 최적의 제어 주기 및 네트워크 파라미터를 식별할 수도 있다.

한편, 기 저장된 제어 주기 및 네트워크 파라미터를 식별하는 경우, 복수의 제어 주기 및 네트워크 파라미터 중 최적의 값을 가지는 어느 한 세트를 도 5와 같이 스위칭하여 불러올 수 있다.

최적의 제어 주기 및 최적의 네트워크 파라미터 또는 기 저장된 제어 주기 및 네트워크 파라미터는 일 예로, 무작위로 제어 주기 및 네트워크 파라미터 값을 입력함에 따라 제어 비용, 네트워크 에너지 소모, 네트워크 딜레이를 산출하여 낮은 제어 비용, 에너지 소모, 딜레이 값을 갖는 최적의 제어 주기 및 네트워크 파라미터를 갖는 제어 주기 및 네트워크 파라미터를 역으로 획득하는 방법으로 산출될 수 있다.

도 6는 본 발명의 일 실시 예에 따른 CPS를 설명하기 위한 도면이다.

본 발명의 일 실시 예에 따른 CPS는 사이버 시스템(100), 물리 시스템(200) 및 네트워크 시스템(300)을 포함할 수 있다.

사이버 시스템(100)은 데이터를 처리, 연산, 저장등을 수행하며 물리 시스템(200)에 정보를 제공하거나 물리 시스템(200)에서 사용할 데이터를 저장하는 시스템을 의미한다. 일 예로, 클라우드 인터넷 환경이 될 수 있다. 사이버 시스템(100)은 컴퓨터 기반 구성 요소로 이루어질 수 있으며, 예를 들어 복수의 컴퓨터로 구성된 서버 시스템이 될 수 있다.

한편, 물리 시스템(200)은 사이버 시스템(100)에서 제공하는 데이터에 따라 동작하는 단말, 복수의 컴퓨팅 시스템 등이 될 수 있다. 예를 들어, 스마트폰, 생산 기계 시스템, 조립 로봇 등의 현실 세계의 사물이 될 수 있다.

한편, 네트워크 시스템(300)은 사이버 시스템(100)과 물리 시스템(200)의 연결을 제공하는 컴퓨터 네트워킹 요소가 될 수 있다. 일 예로, 복수의 컴퓨터로 구성된 서버 시스템으로 구현될 수 있다.

한편, 상술한 CPS에 포함된 사이버, 물리 및 네트워크 시스템은 상술한 예에 한정되지 않으며, 공지된 다양한 방법에 의해 CPS를 구현할 수 있는 장치 및 시스템이 될 수 있다.

본 발명의 일 실시 예에 따르면, 물리 시스템(200)의 센싱부는 출력된 데이터 y를 네트워크 시스템(300)으로 전송할 수 있다. 네트워크 시스템(300)은 출력된 데이터 y로부터 출력된 데이터의 데이터 레이트 r을 획득할 수 있다. 또한, 네트워크 시스템(300)은 네트워크 시스템(300)에 대한 정보인 네트워크 토폴로지 정보 δ를 식별할 수 있으며, 네트워크 시스템(300) 내부에서 발생되는 딜레이 d를 식별할 수 있다.

이 후, 네트워크 시스템(300)은 출력 데이터 y, 데이터 레이트 r, 네트워크 시스템의 딜레이 d, 토폴로지 정보 δ를 사이버 시스템의 입력부(110)로 전송할 수 있다.

입력부(110)는 수신된 정보 중 출력 데이터 y는 컨트롤러(120)로 전송한다. 피드백 이전의 출력 데이터는 피드백 이후의 출력에 반영될 수 있기 때문이다. 또한, 입력부(110)는 출력 데이터 y를 제외한 나머지 정보를 프로세서(130)로 전송한다. 프로세서(130)가 최적의 제어주기 s 및 네트워크 파라미터 V를 획득하기 위하여 이용하는 정보이기 때문이다.

이 후, 프로세서(130)는 수신한 딜레이 d, 데이터 레이트 r 및 토폴로지 정보 δ를 이용하여 최적의 제어 주기 s 및 네트워크 파라미터 V를 획득한다. 획득하는 과정은 도 3에서 상술하였기 때문에 생략한다.

이 후, 프로세서(130)는 획득한 최적의 제어 주기 s를 컨트롤러(120)로 전송한다. 컨트롤러(120)는 제어 주기 s값에 따른 빈도로 연산 처리를 수행하며, 제어 주기 s값에 따른 빈도로 입력부(110)에서 출력 데이터 y, 딜레이 d, 데이터 레이트 r 및 토폴로지 정보 δ를 샘플링하도록 입력부(110)를 제어한다.

또한, 프로세서(130)는 획득한 최적의 네트워크 파라미터 V를 네트워크 시스템으로 전송한다. 네트워크 시스템은 네트워크 파라미터 V값에 따라 경쟁 윈도우 크기 및 재전송 횟수를 포함한 네트워크 시스템의 제어 설정 값을 변경한다. 이에 따라 네트워크 시스템의 딜레이가 조정될 수 있다.

도 7은 본 발명의 일 실시 예에 따른 최적의 제어 주기 및 네트워크 파라미터를 적용한 시스템의 제어 성능을 설명하기 위한 그래프이다.

도 7에 따르면, 가로축은 시간 sec이며, 세로축은 제어 비용을 나타내고, 900 sec에서 데이터 레이트 r을 11Mbs에서 2Mbs로 속도적응을 한 경우를 나타낸다.

도 7 (a)는 900 sec에서 속도적응을 했을 때 900 sec 이후 제어 비용이 급증하는 반면, 본 발명의 최적의 제어 주기 s 및 네트워크 파라미터 V를 적용한 도 7 (b)는 속도적응 이후에도 안정적이고 최소의 제어 비용을 나타내므로, 안정적인 CPS 제어를 담보할 수 있다.

도 8은 본 발명의 일 실시 예에 따른 사이버 시스템을 구성하는 전자 장치의 제어 방법을 설명하기 위한 흐름도이다.

본 발명의 일 실시 예에 따르면, 사이버 물리 시스템을 구성하는 물리 시스템에서 출력된 출력 데이터, 상기 출력 데이터의 데이터 레이트(data rate), 상기 사이버 물리 시스템을 구성하는 네트워크 시스템의 딜레이(delay) 및 토폴로지(topology) 정보를 입력받을 수 있다(S810).

이후, 전자 장치는 물리 시스템의 출력을 제어(S820)할 수 있는데, 이는 데이터 레이트, 딜레이 및 토폴로지 정보에 기초하여 물리 시스템에 대한 출력 제어 주기에 따라 제어(S830)할 수 있다. 또한, 데이터 레이트, 딜레이 및 토폴로지 정보에 기초하여 네트워크 파라미터를 획득할 수 있으며, 네트워크 파라미터는 네트워크 시스템으로 전송(S830)할 수 있다.

한편, 상술한 본 발명의 다양한 실시 예들에 따른 방법들 중 적어도 일부 구성은 기존 전자 장치에 설치 가능한 어플리케이션 형태로 구현될 수 있다.

또한, 상술한 본 발명의 다양한 실시 예들에 따른 방법들 중 적어도 일부 구성은, 기존 전자 장치에 대한 소프트웨어 업그레이드, 또는 하드웨어 업그레이드 만으로도 구현될 수 있다.

또한, 상술한 본 발명의 다양한 실시 예들 중 적어도 일부 구성은 전자 장치 에 구비된 임베디드 서버, 또는 전자 장치의 외부 서버를 통해 수행되는 것도 가능하다.

한편, 이상에서 설명된 다양한 실시 예들 중 적어도 일부 구성은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들 중 적어도 일부 구성이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들 중 적어도 일부 구성은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.

한편, 상술한 본 개시의 다양한 실시 예들에 따른 전자 장치의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium) 에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 전자 장치에서의 처리 동작을 특정 기기가 수행하도록 한다.

비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.

이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

100 : 사이버 시스템 200 : 물리 시스템 300 : 네트워크 시스템
110 : 입력부 120 : 컨트롤러 130 : 프로세서

Claims (6)

1. 사이버 물리 시스템 (Cyber-Physical Systems)을 구성하는 사이버 시스템에 포함된 전자 장치에 있어서,
   상기 사이버 물리 시스템을 구성하는 물리 시스템에서 출력된 출력 데이터, 상기 출력 데이터의 데이터 레이트(data rate), 상기 사이버 물리 시스템을 구성하는 네트워크 시스템의 딜레이(delay) 및 토폴로지(topology) 정보를 입력받는, 입력부;
   상기 물리 시스템의 출력을 제어하는, 컨트롤러; 및
   상기 데이터 레이트, 상기 딜레이 및 상기 토폴로지 정보에 기초하여 상기 물리 시스템에 대한 출력 제어 주기 및 네트워크 파라미터를 획득하여 상기 제어 주기를 상기 컨트롤러로 전송하고, 상기 네트워크 파라미터를 상기 네트워크 시스템으로 전송하는, 프로세서;를 포함하며,
   상기 제어 주기는,
   상기 물리 시스템에서 출력된 데이터의 속도의 샘플링 주기 및 상기 컨트롤러의 제어 연산 주기를 포함하고,
   상기 네트워크 파라미터는,
   상기 네트워크 시스템의 재전송 횟수 및 경쟁 윈도우 크기(contention window size) 중 적어도 하나를 포함하는, 전자 장치.
2. 삭제
3. 제1항에 있어서,
   상기 프로세서는,
   상기 물리 시스템의 제어 비용이 기 설정된 값 이하를 갖도록 상기 제어 주기를 획득하며,
   상기 제어 비용은 상기 물리 시스템에서 출력된 데이터의 공분산을 포함하는, 전자 장치.
4. 제3항에 있어서,
   상기 프로세서는,
   상기 네트워크 시스템을 구성하는 각 노드에서 전송되는 패킷 길이 및 백 오프 슬롯 단위 충돌에 기초한 상기 딜레이를 산출하는, 전자 장치.
5. 제4항에 있어서,
   상기 토폴로지 정보는, 상기 네트워크 시스템을 구성하는 노드의 개수를 포함하는, 전자 장치.
6. 사이버 물리 시스템 (Cyber-Physical Systems)을 구성하는 사이버 시스템에 포함된 전자 장치의 제어 방법에 있어서,
   상기 사이버 물리 시스템을 구성하는 물리 시스템에서 출력된 출력 데이터, 상기 출력 데이터의 데이터 레이트(data rate), 상기 사이버 물리 시스템을 구성하는 네트워크 시스템의 딜레이(delay) 및 토폴로지(topology) 정보를 입력받는 단계;
   상기 물리 시스템의 출력을 제어하는 단계; 및
   상기 데이터 레이트, 상기 딜레이 및 상기 토폴로지 정보에 기초하여 상기 물리 시스템에 대한 출력 제어 주기 및 네트워크 파라미터를 획득하여 상기 물리 시스템의 출력을 제어하고, 상기 네트워크 파라미터를 상기 네트워크 시스템으로 전송하는 단계;를 포함하며,
   상기 제어 주기는,
   상기 물리 시스템에서 출력된 데이터의 속도의 샘플링 주기 및 컨트롤러의 제어 연산 주기를 포함하고,
   상기 네트워크 파라미터는,
   상기 네트워크 시스템의 재전송 횟수 및 경쟁 윈도우 크기(contention window size) 중 적어도 하나를 포함하는, 전자 장치의 제어 방법.
   

Images