KR102364233B1 - 동적 스위치 제어기 - Google Patents

Abstract

RF 입력 포트, RF 출력 포트, 및 복수의 동작 상태들 - 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 - 각각에서 동작하도록 구성된 RF 코어를 포함하는 라디오-주파수(RF) 모듈들이 개시되어 있다. RF 모듈 또는 디바이스는, RF 코어의 제1 동작 상태 - 제1 동작 상태는 제1 서브세트에 대한 것임 - 를 표시하는 입력 신호를 수신하고, 제1 동작 상태에 대응하는 출력 제어 신호를 생성하고, 제2 동작 상태로의 RF 코어의 전환을 검출하고, 제2 동작 상태가 제2 서브세트에 대한 것인 것으로 결정하고, 그 결정에 응답하여 RF 코어의 중간 동작 상태에 대응하는 중간 출력 신호를 삽입하도록 구성된 디코더를 포함한다.

Description

동적 스위치 제어기{DYNAMIC SWITCH CONTROLLER}

관련된 출원들

이 출원은 DYNAMIC SWITCH CONTROLLER(동적 스위치 제어기)라는 명칭으로 2014년 10월 31일자로 출원된 미국 가출원 제62/073,026호, 및 DYNAMIC SWITCH CONTROLLER라는 명칭으로 2015년 3월 23일자로 출원된 제62/136,971호를 우선권 주장하고, 그 개시내용들은 그 전체적으로 참조로 본원에 포함된다.

본 개시내용은 일반적으로 전자기술의 분야에 관한 것으로, 더욱 상세하게는, 라디오-주파수(radio-frequency)(RF) 모듈들 및 디바이스들에 관한 것이다.

RF 디바이스들은 하나 이상의 안테나 스위치 모듈들을 포함할 수도 있다. 일부 안테나 스위치 모듈들에서는, 입력 및 출력 스위치 상태 전환(state transition)들이 어떤 상황들에서 바람직하지 않은 "전부 오프(all off)" 상태로 귀착될 수 있다.

일부 구현예들에서, 본 개시내용은 RF 입력 포트, RF 출력 포트, 및 RF 입력 포트와 RF 출력 포트 사이에 접속되고 하나 이상의 RF 디바이스들을 포함하는 RF 코어 - RF 코어는 복수의 동작 상태들 각각에서 동작하도록 구성되고, 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 - 를 포함하는 라디오-주파수(RF) 모듈에 관한 것이다. RF 모듈은, RF 코어의 제1 동작 상태 - 제1 동작 상태는 제1 서브세트에 대한 것임 - 를 표시하는 입력 신호를 수신하고, 제1 동작 상태에 대응하는 출력 제어 신호를 생성하고, 제2 동작 상태로의 RF 코어의 전환을 검출하고, 제2 동작 상태가 제2 서브세트에 대한 것인 것으로 결정하고, 상기 결정에 응답하여 RF 코어의 중간 동작 상태에 대응하는 중간 출력 신호를 삽입하도록 구성된 디코더를 더 포함한다.

어떤 실시예들에서, 중간 출력 신호의 상기 삽입은 RF 입력 포트 및 RF 출력 포트 중 하나 이상에 대한 ALL-OFF 상태를 실질적으로 방지한다. 중간 출력 신호는 하나 이상의 RF 디바이스들 중 적어도 하나의 전환에서의 지연을 야기시킬 수도 있다. 복수의 RF 디바이스들은 복수의 트랜지스터들을 포함할 수도 있고, 출력 제어 신호는 복수의 트랜지스터들의 동작을 제어한다. 어떤 실시예들에서, 복수의 RF 디바이스들은 제1 스위치 회로 및 제2 스위치 회로를 포함한다. 디코더는 제1 클록 신호를 수신하기 위한 제1 클록 신호 입력부, 및 제2 클록 신호를 수신하기 위한 제2 클록 신호 입력부를 포함할 수도 있다. 예를 들어, 제1 클록 신호는 네거티브 전압 생성기에 의해 제공될 수도 있다.

일부 구현예들에서, 본 개시내용은 제어 신호 출력부, 및 디코더에 통신가능하게 결합된 RF 코어의 동작 상태를 표시하는 입력 신호를 수신하고, RF 코어의 하나 이상의 RF 디바이스들을 제어하기 위한 출력 제어 신호를 생성하도록 구성된 제1 제어 신호 생성기 회로부를 포함하는, 라디오-주파수(RF) 모듈을 위한 디코더에 관한 것이다. 디코더는 중간 출력 신호를 생성하도록 구성된 제2 제어 신호 생성기 회로부, 및 입력 신호의 적어도 부분을 수신하고, 입력 신호가 동작 상태들의 제1 그룹의 제1 동작 상태에 대한 동작 상태들의 제2 그룹의 제2 동작 상태로의 RF 코어의 전환을 표시할 때, 제어 신호 출력부 상에 중간 출력 신호를 선택적으로 제공하도록 구성된 전환 검출 회로부를 더 포함한다.

제1 제어 신호 생성기 회로부는 정적 조합 회로를 포함할 수도 있다. 어떤 실시예들에서, 전환 검출 회로부는 결정된 기간 동안에 중간 출력 신호를 제공하도록 구성된다. 디코더는 제1 클록 신호 및 제2 클록 신호 - 제2 클록 신호는 기간이 언제 경과했는지를 표시함 - 를 수신하도록 구성될 수도 있다. 전환 검출 회로부는 복수의 가능한 지연 기간들 중 하나를 식별하는 지연 선택 입력 신호에 기초하여 기간을 결정하도록 구성될 수도 있다. 어떤 실시예들에서, 전환 검출 회로부는 기간이 경과했을 때에 완료 카운트 신호(done count signal)를 제공하도록 구성된 카운터를 포함한다.

전환 검출 회로부는 출력 제어 신호의 제1 부분 및 제2 부분 양쪽을 함께 제공하는 것, 또는 출력 제어 신호의 제1 부분을 중간 출력 신호와 함께 제공하는 것을 선택적으로 행하도록 구성될 수도 있다. 제8항의 디코더로서, 여기서, 전환 검출 회로부는 멀티플렉서를 포함하고, 멀티플렉서는 멀티플렉서의 출력에서 출력 제어 신호의 제1 부분 또는 중간 출력 신호 중 어느 하나를 선택적으로 제공하도록 구성된다. 어떤 실시예들에서, 입력 신호는 복수의 레지스터들로부터의 값들을 포함한다.

일부 구현예들에서, 본 개시내용은 라디오-주파수(RF) 모듈을 제어하기 위한 방법에 관한 것이다. 방법은 복수의 동작 상태들 - 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 - 각각에서 동작하도록 구성된 RF 코어의 동작 상태를 표시하는 입력 신호를 수신하는 단계를 포함한다. 방법은 입력 신호에 기초하여 RF 코어의 제1 동작 상태 - 제1 동작 상태는 제1 서브세트에 대한 것임 - 를 결정하는 단계, 제1 동작 상태에 대응하는 출력 제어 신호를 생성하는 단계, 제2 동작 상태 - 제2 동작 상태는 제2 서브세트에 대한 것임 - 로의 RF 코어의 계류 중인 전환을 검출하는 단계, 상기 검출에 기초하여 중간 출력 신호를 생성하는 단계, 및 상기 검출에 기초하여 중간 출력 신호를 RF 코어에 선택적으로 제공하는 단계를 더 포함한다.

어떤 실시예들에서, 중간 출력 신호는 RF 코어의 하나 이상의 RF 디바이스들의 전환에서 지연을 야기시킨다. RF 코어는 복수의 트랜지스터들을 포함할 수도 있고, 출력 제어 신호는 복수의 트랜지스터들의 동작을 제어한다.

RF 모듈을 제어하기 위한 방법은 복수의 지연 기간들 중에서 지연 기간을 선택하는 단계, 및 중간 출력 신호를 RF 코어에 제공하는 단계에 의해 제2 동작 상태로의 RF 코어의 전환을 적어도 부분적으로 지연시키는 단계를 더 포함할 수도 있다. 전환 검출 회로부는 복수의 가능한 지연 기간들 중 하나를 식별하는 지연 선택 입력 신호에 기초하여 기간을 결정하도록 구성될 수도 있다.

일부 구현예들에서, 본 개시내용은 RF 신호를 수신하도록 구성된 안테나와, 안테나에 통신가능하게 결합된 RF 입력 포트, 및 RF 출력 포트를 포함하는 RF 모듈 - RF 모듈은 RF 입력 포트와 RF 출력 포트 사이에 접속되고 하나 이상의 RF 디바이스들을 포함하는 RF 코어를 더 포함하고, RF 코어는 복수의 동작 상태들 각각에서 동작하도록 구성되고, 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 - 을 포함하는 무선 디바이스에 관한 것이다. 무선 디바이스는, RF 코어의 제1 동작 상태 - 제1 동작 상태는 제1 서브세트에 대한 것임 - 를 표시하는 입력 신호를 수신하고, 제1 동작 상태에 대응하는 출력 제어 신호를 생성하고, 제2 동작 상태로의 RF 코어의 전환을 검출하고, 제2 동작 상태가 제2 서브세트에 대한 것인 것으로 결정하고, 상기 결정에 응답하여 RF 코어의 중간 동작 상태에 대응하는 중간 출력 신호를 삽입하도록 구성된 디코더를 더 포함한다. 어떤 실시예들에서, 디코더는 RF 모듈의 컴포넌트(component)이다.

다양한 실시예들은 예시적인 목적들을 위하여 동반된 도면들에서 묘사되고, 발명들의 범위를 제한하는 것으로 결코 해석되지 않아야 한다. 게다가, 상이한 개시된 실시예들의 다양한 특징들은 이 개시물의 일부인 추가적인 실시예들을 형성하기 위하여 조합될 수 있다. 도면들 전반에 걸쳐, 참조 번호들은 참조 구성요소들 사이의 대응관계를 표시하기 위하여 재이용될 수도 있다.
도 1은 하나 이상의 실시예들에 따른 라디오-주파수(RF) 스위치를 예시하는 블록도이다.
도 2는 하나 이상의 실시예들에 따른, RF 코어 및 에너지 관리 코어를 포함하는 라디오-주파수(RF) 스위치를 예시하는 블록도이다.
도 3은 하나 이상의 실시예들에 따른 안테나 스위치 모듈의 블록도이다.
도 4는 본원에서 개시된 하나 이상의 실시예들에 따른 안테나 스위치 모듈의 블록도이다.
도 5는 본 개시내용에 따른 동적 디코딩이 어떻게 구현될 수도 있는지를 도시하는 하나 이상의 실시예들에 대응하는 예를 제공한다.
도 6은 하나 이상의 실시예들에 따른 동적 디코더의 기능성을 예시하는 도면이다.
도 7a는 하나 이상의 실시예들에 따른 다이를 예시한다.
도 7b는 하나 이상의 실시예들에 따른 다이를 나타내는 블록도이다.
도 8은 하나 이상의 실시예들에 따른 라디오-주파수 디바이스를 나타내는 블록도이다.
도 9는 하나 이상의 실시예들에 따른 무선 디바이스를 나타내는 블록도이다.

본원에서 제공된 제목들은 오직 편리성을 위한 것이고, 청구된 발명의 범위 또는 의미에 반드시 영향을 주는 것은 아니다.

어떤 바람직한 실시예들 및 예들이 이하에서 개시되어 있지만, 발명의 요지는 구체적으로 개시된 실시예들을 초월하여, 다른 대안적인 실시예들 및/또는 이용들과, 그 변형들 및 등가물들로 확장된다. 이에 따라, 본원으로부터 발생할 수도 있는 청구항들의 범위는 이하에서 설명된 특정한 실시예들 중 임의의 것에 의해 제한되지는 않는다. 예를 들어, 본원에서 개시된 임의의 방법 또는 프로세스에서, 방법 또는 프로세스의 액트(act)들 또는 동작들은 임의의 적당한 시퀀스로 수행될 수도 있고, 임의의 특정한 개시된 시퀀스로 반드시 제한되지는 않는다. 다양한 동작들은 궁극적으로, 어떤 실시예들을 이해함에 있어서 유용할 수도 있는 방식으로 다수의 개별 동작들로서 설명될 수도 있지만; 그러나, 설명의 순서는 이 동작들이 순서 종속적인 것을 암시하는 것으로 해석되지 않아야 한다. 추가적으로, 본원에서 설명된 구조들, 시스템들, 및/또는 디바이스들은 통합된 컴포넌트들로서, 또는 별도의 컴포넌트들로서 구체화될 수도 있다. 다양한 실시예들을 비교하는 목적들을 위하여, 이 실시예들의 어떤 양태들 및 장점들이 설명된다. 이러한 모든 양태들 또는 장점들이 임의의 특정한 실시예에 의해 반드시 달성되는 것은 아니다. 이에 따라, 예를 들어, 다양한 실시예들은 본원에서 또한 교시될 수도 있거나 제안될 수도 있는 바와 같은 다른 양태들 또는 장점들을 반드시 달성하지 않고도, 본원에서 교시된 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하는 방식으로 수행될 수도 있다.

스위칭 디바이스의 예시적인 컴포넌트들:

도 1은 하나 이상의 극(pole)들(102)과 하나 이상의 스로우(throw)들(104) 사이에서 하나 이상의 신호들을 스위칭하도록 구성된 라디오-주파수(RF) 스위치(100)를 개략적으로 도시한다. 일부 실시예들에서, 이러한 스위치는 하나 이상의 전계-효과 트랜지스터(field-effect transistor)(FET)들에 기초할 수 있다. 특정한 극이 특정한 스로우에 접속될 때, 이러한 경로는 폐쇄되어 있거나 ON 상태에 있는 것으로 통상적으로 지칭된다. 극과 스로우 사이의 주어진 경로가 접속되지 않을 때, 이러한 경로는 개방되어 있거나 OFF 상태에 있는 것으로 통상적으로 지칭된다.

도 2는 일부 구현예들에서, 도 1의 RF 스위치(100)가 RF 코어(110) 및 에너지 관리(energy management)(EM) 코어(112)를 포함할 수 있다는 것을 도시한다. RF 코어(110)는 제1 및 제2 포트들 사이에서 RF 신호들을 라우팅하도록 구성될 수 있다. 도 2에서 도시된 예시적인 단일-극-이중-스로우(single-pole-double-throw)(SPDT) 구성에서는, 이러한 제1 및 제2 포트들이 극(102a) 및 제1 스로우(104a), 또는 극(102a) 및 제2 스로우(104b)를 포함할 수 있다.

일부 실시예들에서, EM 코어(112)는 예를 들어, 전압 제어 신호를 RF 코어에 공급하도록 구성될 수 있다. EM 코어(112)는 로직 디코딩 및/또는 전력 공급 조절 능력들을 RF 스위치(100)에 제공하도록 추가로 구성될 수 있다.

일부 실시예들에서, RF 코어(110)는 스위치(100)의 하나 이상의 입력부들과 하나 이상의 출력부들 사이에서 RF 신호들의 통과를 가능하게 하기 위한 하나 이상의 극들 및 하나 이상의 스로우들을 포함할 수 있다. 예를 들어, RF 코어(110)는 도 2에서 도시된 바와 같은 단일-극 이중-스로우(SPDT 또는 SP2T) 구성을 포함할 수 있다.

스위치 전환 쟁점들

도 3은 본원에서 개시된 하나 이상의 실시예들에 따른 안테나 스위치 모듈(antenna switch module)(ASM)(300)의 블록도이다. ASM(300)은 멀티-대역 안테나 스위치 모듈일 수도 있다. ASM(300)은 라디오 주파수(RF) 코어(310) 및 에너지 관리(EM) 코어(312)를 포함한다. RF 코어(310)는 안테나(도시되지 않음)에 접속될 수도 있는 입력 스위치(314)를 포함할 수도 있다. 입력 스위치(314)는 그와 연관된 다양한 저-잡음 증폭기(low-noise amplifier)(LNA)들 및/또는 필터들을 가질 수도 있는 하나 이상의 내부 신호 경로들뿐만 아니라, 내부 신호 경로들을 단일 출력 RF 포트에 적어도 부분적으로 조합하도록 구성된 출력 스위치에 결합될 수도 있다.

어떤 실시예들에서, 입력 스위치 선택, 출력 스위치 선택, 및/또는 증폭기 구성 신호들은 EM 코어(312)에 의해 적어도 부분적으로 제어될 수도 있다. EM 코어(312)는 소프트웨어-제어된 인터페이스 레지스터-맵을 이용하여 커맨드(command)들을 수신하도록 구성될 수도 있고, 여기서, 커맨드들은 예를 들어, 스위치의 모든 가능한 상태들에 대응하는 값들을 포함하는 룩업 테이블(look-up table)에 적어도 부분적으로 기초하여 디코딩될 수도 있다. EM 코어(312)의 디코더(317)는 제어 신호 생성을 위한 실질적으로 정적 조합 회로를 제공할 수도 있다.

스위칭 지연들의 차이들로 인해, 2 개의 상태들 사이에서 전환하는 동안, "ALL-OFF" 상태가 어떤 실시예들에서 발생할 수도 있고, 이것은 입력 전력의 존재 시에 출력 RF 포트에서의 비-선형성(non-linearity)으로 귀착될 수도 있다. 예를 들어, 이러한 상태는 비-캐리어 어그리게이팅된 모드(non-carrier aggregated mode)로부터 캐리어-어그리게이팅된 모드(carrier-aggregated mode)로, 또는 그 반대로 스위칭할 때에 발생할 수도 있다. 어떤 실시예들에서, 특정 지연은 확장된 라우팅 및/또는 지연 셀들을 이용하여 스위치 제어 신호들에 추가될 수도 있고, 여기서, 스위치들 중 하나 이상을 턴 오프 또는 턴 온하는 것은 ALL-OFF 상태의 발생을 적어도 부분적으로 방지하기 위하여 약간의 양만큼 지연된다. 그러나, 이러한 구성은 모듈의 물리적 영역을 어느 정도까지 증가시킬 수도 있다. 또한, 지연들은 프로세스들, 전압, 및/또는 온도에 걸쳐 변동될 수 있으므로, 모든 경계의 경우들에 있어서 이러한 문제들을 방지하기 위하여 실질적으로 완전한 해결을 보장하는 것이 어려울 수도 있다. 게다가, 어떤 실시예들에서는, 모든 관련된 상태 전환들이 요구되거나 바람직하지 않은 경우에도, 이러한 지연들이 모든 관련된 상태 전환들에 대하여 적용될 수도 있다.

어떤 실시예들에서, EM 코어(312)는 레지스터-맵에서 중간 상태들을 정의하도록 구성될 수도 있어서, 소프트웨어는 어떤 임계적 상태 전환들 동안에 이러한 중간 상태들을 삽입할 수도 있다. 그러나, 이러한 실시예는 전체적인 시스템 제어 복잡도를 증가시킬 수도 있는, 제어 인터페이스에 대한 상당한 오버헤드(overhead)와 연관될 수도 있다.

위에서 참조된 바와 같이, EM 코어(312)의 디코더(317)는 어떤 신호 설정들을 디코딩하고, 아마도 다른 디바이스들 또는 구성들과 함께, RF 코어(310)의 다양한 스위치들을 제어하도록 구성될 수도 있다. 디코더(317)는 실질적으로 정적인 디코더 진리표(truth table)를 구현할 수도 있다. 이러한 표는 하나 이상의 레지스터 비트들을 입력으로서 이용하여 RF 코어(310)의 현재의 상태를 정의할 수도 있고, 여기서, 디코더(317)는 입력 레지스터 비트들을 논리적 제어 신호(L_CTL)로 변환할 수도 있다. EM 코어(312)는 전압 제어 신호(V_CTL)에 대한 네거티브 전압 레벨들을 생성하기 위한 네거티브 전압 신호(NV)를 제공하도록 구성된 네거티브 전압 생성기(NVG)를 더 포함할 수도 있다. EM 코어(312)는 포지티브 제어 전압을 제공하기 위한 포지티브 전압으로의 전력 공급(예컨대, 배터리 공급)을 조절하도록 구성될 수도 있는 로우-드롭아웃(low-dropout) 레귤레이터(LDO)를 더 포함할 수도 있다. 제어 신호(V_CTL)는 임의의 수의 비트들 또는 구성을 가지는 임의의 타입의 제어 신호일 수도 있다. 어떤 실시예들에서, 제어 신호(V_CTL)는 병렬 제어 버스를 이용하여 구현되고, 여기서, 하이 신호(high signal)(예컨대, 대략 2.2 V)는 스위치를 ON 상태에서 유지하는 반면, 로우 신호(예컨대, 대략 -2.2 V)는 스위치를 OFF 상태에서 유지한다. 병렬 제어 버스들에 대하여, "제어 신호", "신호" 등등에 대한 본원에서의 참조들은 병렬 라인들 또는 신호들을 집합적으로 또는 개별적으로 지칭할 수도 있다.

동적 스위치 제어기

본원에서 개시된 어떤 실시예들은 전환 글리치(transition glitch)들 및/또는 ALL-OFF 상태들을 적어도 부분적으로 방지하기 위한 완전히-통합된 동적 메커니즘을 제공한다. 어떤 실시예들은 오직 어떤 상태 전환들(예컨대, 요구된 또는 중대한 상태 전환들)에 대한 디코더 내에서의 중간 상태들의 실질적으로 자동 삽입을 제공한다. 어떤 실시예들은 RF 포트 상에서 ALL-OFF 상태를 완전히 제거하고 양호한 선형성을 실질적으로 보장하도록 동작할 수도 있다.

도 4는 본원에서 개시된 하나 이상의 실시예들에 따른 안테나 스위치 모듈(ASM)(400)의 블록도이다. ASM(400)은 도 3의 ASM(300)과 어떤 점들에서 유사할 수도 있지만, 도 3의 ASM(300)과 달리, ASM(400)은 동적 전환을 지원하도록 설계될 수도 있다. ASM(400)은 멀티-대역 안테나 스위치 모듈일 수도 있다. ASM(400)은 개량된 디코더(417)를 포함하는 EM 코어(412)를 포함한다. 디코더(417)는 (편의상, 도 4에서 "SCLK" 및 "OCLK"로서 식별된) 복수의 클록 신호들을 사용하도록 구성될 수도 있다. 디코더는 동적 전환 로직을 구현하기 위하여 네거티브 전압 생성기(NVG)(419)에 의해 이용된 클록 신호를 입력으로서 수신하도록 구성될 수도 있다. 대안적으로 또는 추가적으로, 디코더(417)는 링 발진기(ring oscillator) 등등으로부터의 클록 신호를 사용할 수도 있다. 어떤 실시예들에서, 디코더(417)는 지연 선택 입력 신호("SEL_DLY[1:0])으로서 식별함)를 추가로 사용한다.

제1 클록 신호, SCLK는 외부 인터페이스 클록 신호일 수도 있고, 여기서, 어떤 제어 레지스터들은 제1 클록 신호에 기초하여 업데이트될 수도 있다. 클록 신호 SCLK는 상태 전환 검출을 위하여 적어도 부분적으로 이용될 수도 있다. 제2 클록 신호, OCLK는 네거티브 전압 생성기(NVG)의 목적들을 위하여 주로 이용될 수도 있는 내부적으로 이용가능한 발진기 클록일 수도 있다. 제2 클록 신호는 지연 계산을 위하여 적어도 부분적으로 이용될 수도 있다(예컨대, 대략 2 MHz 이상의 주파수를 가지는 클록 신호). 지연 선택 신호(SEL_DLY[1:0])는 정적 구성 레지스터로부터의 것일 수도 있고, 전환 지연 및/또는 지연 우회 기능을 제어하는 것을 허용할 수도 있다. 예를 들어, 상이한 지연 신호 값들은 지연 우회(예컨대, '00'의 지연 신호 값), 5 μs 지연(예컨대, '01'의 지연 신호 값), 10 μs 지연(예컨대, '10'의 지연 신호 값), 20 μs 지연(예컨대, '11'의 지연 신호 값), 및/또는 임의의 다른 바람직한 또는 적당한 지연 기간들 또는 연관된 지연 신호 값들을 표시할 수도 있다.

본원에서 개시된 어떤 실시예들은 어느 상태 전환들이 중간 상태 삽입을 요구하는지, 또는 어느 중간 상태 삽입이 바람직하거나 실용적일 수도 있는지를 결정하기 위한 프로세스를 제공한다. 상태들의 그룹들은 인터페이스로부터의 레지스터 설정들에 기초하여 설계될 수도 있다. 오직 어떤 상태 전환들이 ALL-OFF 상태로 잠재적으로 귀착될 수도 있으므로, 변환 로직은 어떤 상태 전환들에 대한 중간 상태들을 오직 삽입하도록 설계될 수도 있다. 실시예들은 임의의 수의 그룹들 및/또는 그룹 당 상태들을 포함할 수도 있다.

디코더(417)는 상태들의 그룹들을 정의하는 하나 이상의 테이블들을 유지하기 위하여 이용될 수도 있는 전환 룩업 테이블 모듈(519)(도 5 참조)을 포함할 수도 있고, 여기서, 그룹들 사이의 전환은 중간 상태들의 이용과 연관될 수도 있다. 예를 들어, 상태들의 3 개 이상의 그룹들이 정의될 수도 있고(어떤 예시적인 그룹들은 편의상 "G1", "G2", "G3"으로서 본원에서 지칭됨), 각각은 미리 정의된 수의 상태들(예컨대, 10 개의 상태들)을 포함하고, 여기서, 이러한 정의/지정은 하나 이상의 레지스터들(예컨대, reg_0 및 reg_1[6:0])의 중대한 구성에 적어도 부분적으로 기초할 수도 있다. 상이한 그룹들은 어떤 실시예들에서 상이한 수들의 상태들을 포함할 수도 있다. 3-그룹 실시예에 대한 그룹 최적화의 예시적인 구현예로서, 이하의 표들 A 내지 C는 이러한 표들과 적어도 부분적으로 연관될 수도 있는 예시적인 데이터를 제공한다.

[표 A]

[표 B]

[표 C]

어떤 실시예들에서는, RF 포트에서의 ALL-OFF 전환들을 회피하기 위하여, 그룹들 G1 또는 G2로부터 G3으로뿐만 아니라, G3으로부터 G1 또는 G2로의 임의의 상태 전환을 위한 중간 상태를 도입하는 것이 필요하거나 바람직할 수도 있고, 여기서, 이러한 전환 상태(들)는 중대한 RF 제어 신호들을 지연시키도록 설계된다. 전환 상태들은 표 D의 예시적인 실시예에서 이하에 도시된 것과 유사한 방식으로 이용될 수도 있다:

[표 D]

표 D에서 도시된 그룹들(G1, G2, G3) 각각에 대한 비트 스트링(bit string)들은 그룹 상태들 각각에 대한 디코더(417)의 논리적 출력에 각각 대응할 수도 있다. 전환 상태들(TRN13, TRN23)은 언제 출력이 기간 동안 유지되어야 하는지, 또는 출력이 언제 즉시 변경되어야 하는지를 표시할 수도 있다. 예를 들어, 표 D의 예에서, 그룹 1(G1)로부터 그룹 3(G3)으로의 전환을 나타내는 열(column)에 대하여 '1' 값에서 머무르는 LCTL[0]에 대응하는 TRN13 값에 표시된 바와 같이, 출력 신호 라인 LCTL[0]은 그룹 1로부터 그룹 3으로 변경될 때에 유지될 수도 있다. 중간 상태와 연관된 지연은 예를 들어, 10 μs와 같은 임의의 희망하는 기간에 대응할 수도 있다.

도 3에서 도시된 디코더(317)는 어떤 실시예들에서, 대역 선택 및/또는 다른 모드들을 정의하는 레지스터 값들의 세트를 일련의 RF 코어 제어 신호들에 맵핑할 수도 있는 하나의 주 조합 룩업 테이블로 오직 구성된다. 대안적으로, 도 5에서 도시된 디코더(517)는 예시된 바와 같이, 어떤 동적 모듈들을 제공할 수도 있다. 예를 들어, 디코더(517)는 관심 있는 레지스터들(예컨대, reg_0, reg1[6:0])로부터의 전환들을 (예컨대, 연속적으로) 모니터링하도록 구성될 수도 있는 전환 검출기 모듈을 포함할 수도 있다.

도 5는 본 개시내용에 따른 동적 디코딩이 어떻게 구현될 수도 있는지를 도시하는 하나 이상의 실시예들에 대응하는 예를 제공한다. 디코더(517)는 제어 신호 로직을 제공하도록 구성된 실질적으로 정적인 테이블일 수도 있는 주 룩업 테이블(523)을 포함한다. 어떤 실시예들에서, 주 룩업 테이블(523)의 출력의 적어도 부분은 멀티플렉서(521)가 어떤 상태로 설정될 때에 전환 룩업 테이블로부터의 출력으로 멀티플렉싱될 수도 있다.

블록들(513, 515, 및 519)은 어떤 실시예들에서, 전환 상태 출력이 디코더의 제어 신호 출력으로 어떻게 삽입되는지를 입증한다. 전환이 중간 상태를 요구하는 특정된 전환들 중 임의의 것과 정합할 경우, 디코더(517)의 검출기 상태-머신(513)은 전환 카운터 모듈(515)을 활성화할 수도 있고, 중간 상태에 대한 인덱스를 정의할 수도 있고, 및/또는 전환 선택 멀티플렉서(521) 또는 다른 선택 디바이스 또는 컴포넌트를 인에이블(enable)할 수도 있다. 어떤 실시예들에서, 전환 카운터(515)는 DONE 신호를 검출기(513)에 발행할 수도 있다. 준-안정성(meta-stability) 타이밍 문제들을 회피하기 위하여, 검출기 상태-머신(513)은 클록 신호(SCLK)를 수신할 수도 있고 이를 사용할 수도 있다.

전환 카운터 모듈(515)은 전환 검출기(513)에 의해 활성화될 수도 있고, 올바른 전환 지연을 결정하기 위하여 이용될 수도 있는 선택 지연 신호(SEL_DLY[1:0])에 적어도 부분적으로 기초하여 초기 값 "INI"으로 설정될 수도 있다. SEL_DLY 신호는 사용자에 의해 설정될 수도 있거나, 디코더에 의해 분해될 수도 있다. 어떤 실시예들에서, SEL_DLY는 내부적으로 계산되거나 동적이다. 전환 카운터(515)는 카운터의 타임-아웃(time-out)을 표시하는 출력 신호 DONE_CNT를 제공할 수도 있고, 여기서, DONE_CNT 신호는 전환 검출기가 선택 전환(SEL_TRN) 출력 신호를 이용하여 주 룩업 테이블의 정적 출력을 선택하게 한다. 카운터(515)는 연속적으로 작동하는 내부 클록 신호 OCLK에 의해 클록킹될 수도 있다. 어떤 실시예들에서, 초기 값 "INI"는 다음의 공식에 의해 유도될 수도 있다:

INI = VAL_DLY * FRQ_OCLK (1)

카운터가 타임 아웃될 때, DONE 신호는 검출기(513)로 전송될 수도 있고, 카운터는 정지될 수도 있다.

디코더는 전환 검출기(513)에 의해 정의될 수도 있는 전환 인덱스에 적어도 부분적으로 기초하여 중간 상태를 생성하도록 구성될 수도 있는 전환 룩업 테이블 모듈(519)을 더 포함한다. 어떤 실시예들에서, 전환 검출기는 어떤 타입의 전환이 발생하였는지, 또는 발생하고 있는지를 전환 룩업 테이블(519)에 표시하기 위한 출력 IDX_TRN을 생성한다.

전환 멀티플렉서(521)는 주 룩업 테이블 모듈(523)의 출력을 디코더 출력으로 통과시키는 것이 아니라, 전환 기간 동안에 전환 룩업 테이블 모듈(519)의 출력을 디코더 출력으로 통과시키도록 구성될 수도 있다.

도 6은 본원에서 개시된 하나 이상의 실시예들에 따른 도 5의 동적 디코더(517)의 기능성을 예시하는 타이밍도이다. 도 6은 하나 이상의 실시예들에 따라, 중간 상태가 필요한 전환 후에 어떻게 삽입될 수도 있는지를 도시한다. 예시된 기간들은 새로운 레지스터 프로그래밍(new register programming)(MIPI), 동적 전환 비활성을 갖는 정적 전환(STAT), 및 전환 상태 삽입(TRN)에 대응한다.

본원에서 개시된 실시예들은 대안적인 상태-전환 해결책들에 대하여 어떤 장점들 및 이익들을 제공할 수도 있다. 예를 들어, 어떤 실시예들은 그것들이 필요한 것으로 결정될 때에만 중대한 상태 전환들 동안에 중간 상태를 내부적으로 삽입함으로써, RF 포트에서의 비-선형성 및/또는 ALL-OFF 상태들의 효과들을 적어도 부분적으로 방지할 수도 있거나 감소시킬 수도 있다. 또한, 어떤 실시예들은 소프트웨어 프로그래밍에 대한 추가적인 부담을 도입하지 않을 수도 있다. 어떤 실시예들은 프로세스, 공급, 및/또는 온도 변동들에 대한 면역력을 갖는 완전한 기능성을 실질적으로 보장하는 적당한 클록-동기화를 갖는 디지털 구현예를 제공할 수도 있다.

패키징된 모듈 구현예

일부 실시예들에서는, 본원에서 설명된 바와 같은 하나 이상의 특징부들을 가지는 다이(die)가 모듈에서 구현될 수 있다. 도 7a는 이러한 모듈(720)의 예를 도시하고, 도 7b는 동일한 것의 블록도 표현을 도시한다. 모듈(720)은 패키징 기판(722) 상에 장착될 수도 있는 다이(710)를 포함할 수 있고, 오버몰드(overmold) 구조체에 의해 보호될 수 있다. 다이(710)로의, 그리고 다이(710)로부터의 전기적 접속부들은 와이어본드(wirebond)들과 같은 접속부들(726)에 의해 제조될 수 있다. 이러한 와이어본드들은 다른 모듈들 및/또는 외부 컴포넌트들로의 접속성을 가능하게 하도록 모듈 상에 형성된 접속 패드들(728)에 상호접속될 수 있다.

일부 실시예들에서, 모듈(720)은 패키징 기판(722) 상에 장착되고 다이(710)에서의 집적 회로들의 기능성을 가능하게 하고 및/또는 보완하도록 구성된 하나 이상의 표면-장착형 디바이스(surface-mount device)(SMD)들을 또한 포함할 수 있다. 일부 실시예들에서, 모듈(720)은 예를 들어, 보호를 제공하고 모듈(720)의 더욱 용이한 취급을 가능하게 하기 위한 하나 이상의 패키징 구조체들을 또한 포함할 수 있다. 이러한 패키징 구조체는 패키징 기판(722)의 상부에 형성되고 다양한 회로들 및 컴포넌트들을 그 위에 실질적으로 캡슐화(encapsulate)하도록 치수가 정해진 오버몰드를 포함할 수 있다. 모듈(720)은 와이어본드-기반 전기적 접속부들의 맥락에서 설명되지만, 본 개시내용의 하나 이상의 특징부들은 플립-칩(flip-chip) 구성들을 포함하는 다른 패키징 구성들에서 또한 구현될 수 있다는 것이 이해될 것이다.

일부 실시예들에서, 본원에서 설명된 바와 같은 하나 이상의 금속 게이트 구조체들을 가지는 모듈 또는 다이는 라디오-주파수(RF) 디바이스에서 구현될 수 있다. 도 8은 이러한 RF 디바이스(830)의 예를 도시한다. RF 디바이스(830)는 도 7a 및 도 7b를 참조하여 설명된 모듈과 유사한 모듈(820)을 포함할 수 있다. 일부 구현예들에서, 이러한 모듈은 송신/수신 회로(832) 및 안테나(834)의 동작을 가능하게 할 수 있다. 일부 실시예들에서, 모듈(820)은 예를 들어, RF 신호들의 증폭, RF 신호들의 스위칭, 및/또는 다른 RF 관련된 기능들을 제공하도록 구성될 수 있다.

무선 디바이스 구현예

일부 구현예들에서는, 본원에서 설명된 하나 이상의 특징부들을 가지는 디바이스 및/또는 회로가 무선 디바이스 내에 포함될 수 있다. 이러한 디바이스 및/또는 회로는 직접적으로 무선 디바이스에서, 본원에서 설명된 바와 같은 모듈 형태로, 또는 그 일부의 조합으로 구현될 수 있다. 일부 실시예들에서, 이러한 무선 디바이스는 예를 들어, 셀룰러 전화, 스마트폰, 전화 기능성을 갖거나 갖지 않는 핸드-헬드 무선 디바이스, 무선 태블릿 등을 포함할 수 있다.

도 9는 본원에서 설명된 하나 이상의 유익한 특징부들을 가지는 예시적인 무선 디바이스(900)를 개략적으로 묘사한다. 예를 들어, 무선 디바이스(900)의 멀티-대역 동작을 가능하게 할 수 있는 하나 이상의 PA들(110)이 도시되어 있다. PA들 및 그 정합 회로들이 모듈 내로 패키징되는 실시예들에서, 이러한 모듈은 파선 박스(301)에 의해 표현될 수 있다.

PA들(911)은, 증폭되고 송신되어야 할 RF 신호들을 생성하고 수신된 신호들을 프로세싱하기 위하여 공지된 방식들로 구성될 수 있고 동작될 수 있는 트랜시버(910)로부터 그 개개의 RF 신호들을 수신할 수 있다. 트랜시버(910)는 사용자를 위하여 적당한 데이터 및/또는 음성 신호들과, 트랜시버(910)를 위하여 적당한 RF 신호들 사이의 변환을 제공하도록 구성되는 기저대역 서브-시스템(908)과 상호작용하도록 도시되어 있다. 트랜시버(910)는 무선 디바이스의 동작을 위한 전력을 관리하도록 구성되는 전력 관리 컴포넌트(906)에 접속되도록 또한 도시되어 있다. 이러한 전력 관리는 또한, 기저대역 서브-시스템(908) 및 모듈(901)의 동작들을 제어할 수 있다.

기저대역 서브-시스템(908)은 사용자에게 제공되고 사용자로부터 수신된 음성 및/또는 데이터의 다양한 입력 및 출력을 용이하게 하기 위하여 사용자 인터페이스(902)에 접속되도록 도시되어 있다. 기저대역 서브-시스템(908)은 무선 디바이스의 동작을 용이하게 하기 위한 데이터 및/또는 명령들을 저장하고, 및/또는 사용자를 위한 정보의 저장을 제공하도록 구성되는 메모리(904)에 또한 접속될 수 있다.

예시적인 무선 디바이스(900)에서, PA들(911)의 출력들은 (정합 회로들(921)을 통해) 정합되고 그 개개의 듀플렉서(duplexer)들(912a 내지 912d) 및 대역-선택 스위치(914)를 통해 안테나(916)로 라우팅되도록 도시되어 있다. 대역-선택 스위치(914)는 예를 들어, 동작 대역(예컨대, 대역 2)의 선택을 허용하기 위한 단일-극-다수-스로우(예컨대, SP4T) 스위치를 포함할 수 있다. 일부 실시예들에서, 각각의 듀플렉서(912)는 송신 및 수신 동작들이 공통 안테나(예컨대, 916)를 이용하여 동시에 수행되는 것을 허용할 수 있다. 도 9에서, 수신된 신호들은 예를 들어, 저잡음 증폭기(LNA)를 포함할 수 있는 "Rx" 경로들(도시되지 않음)로 라우팅되도록 도시되어 있다. 스위치(914)는 스위치(914)의 동작을 적어도 부분적으로 제어하기 위한 제어 신호들을 제공하도록 구성된 디코더(917), 및/또는 본원에서 설명된 바와 같은 ALL-OFF 상태들을 방지하기 위한 다른 컴포넌트(들)와 연관될 수도 있다.

다수의 다른 무선 디바이스 구성들은 본원에서 설명된 하나 이상의 특징들을 사용할 수 있다. 예를 들어, 무선 디바이스는 멀티-대역 디바이스일 필요가 없다. 또 다른 예에서, 무선 디바이스는 다이버시티 안테나(diversity antenna)와 같은 추가적인 안테나들과, Wi-Fi, 블루투스(Bluetooth), 및 GPS와 같은 추가적인 접속성 특징부들을 포함할 수 있다. 도 9 및 무선 디바이스(900)와 관련하여 위에서 설명된 컴포넌트들은 예들로서 제공되고, 비-제한적이다. 또한, 다양한 예시된 컴포넌트들은 더 적은 컴포넌트들로 조합될 수도 있거나, 추가적인 컴포넌트들로 분리될 수도 있다. 예를 들어, 기저대역 서브-시스템(908)은 트랜시버(910)와 적어도 부분적으로 조합될 수 있다. 또 다른 예로서, 트랜시버(910)는 별도의 수신기 및 송신기 부분들로 분할될 수 있다.

무선 디바이스(900)는 본원에서 설명된 바와 같은 하나 이상의 특징부들을 가지는 게이트 구조체들을 포함할 수 있거나 이러한 게이트 구조체들에 접속될 수 있는, 하나 이상의 부정형 고 전자 이동도 트랜지스터(pseudomorphic high electron mobility transistor)(pHEMT)들, 금속 반도체 전계 효과 트랜지스터(metal semiconductor field effect transistor)(MESFET)들, 이종접합 바이폴라 트랜지스터(heterojunction bipolar transistor)(HBT)들, 바이폴라 FET(bipolar FET)(BiFET)들, 바이폴라 HEMT(bipolar HEMT)(BiHEMT)들, 및/또는 표면 탄성파(surface acoustic wave)(SAW) 디바이스들(예컨대, SAW 필터 또는 공진기)을 포함할 수 있다. 무선 디바이스들에서 사용된 다른 반도체 디바이스들은 이러한 게이트 구조체들로부터 또한 이익을 얻을 수 있다는 것이 이해될 것이다. 다른 타입들의 전자 디바이스들과 연관된 반도체 디바이스들은 본원에서 설명된 바와 같은 하나 이상의 특징부들을 가지는 게이트 구조체들로부터 또한 이익을 얻을 수 있다는 것이 또한 이해될 것이다.

다른 실시예들

실시예들에 따라서는, 본원에서 설명된 프로세스들 또는 알고리즘들의 어떤 액트들, 이벤트들, 또는 기능들이 상이한 시퀀스로 수행될 수 있거나, 추가될 수도 있거나, 병합될 수도 있거나, 또는 함께 배제될 수도 있다. 이에 따라, 어떤 실시예들에서, 모든 설명된 액트들 또는 이벤트들이 프로세스들의 실시를 위하여 필요한 것은 아니다. 또한, 어떤 실시예들에서는, 액트들 또는 이벤트들이 순차적인 것이 아니라, 예컨대, 멀티-스레딩된(multi-threaded) 프로세싱, 인터럽트 프로세싱을 통해, 또는 다수의 프로세서들 또는 프로세서 코어들을 통해 동시에 수행될 수도 있다.

그 중에서도, "can", "could", "might", "may", "예를 들어" 등등과 같은 본원에서 이용된 조건적 언어는, 이와 다르게 구체적으로 기재되지 않거나, 이용된 바와 같은 맥락 내에서 이와 다르게 이해되지 않으면, 그 정상적인 의미로 의도되고, 어떤 실시예들이 어떤 특징부들, 구성요소들, 및/또는 단계들을 포함하는 반면, 다른 실시예들은 어떤 특징부들, 구성요소들, 및/또는 단계들을 포함하지 않는 것을 전달하도록 일반적으로 의도된다. 이에 따라, 이러한 조건적 언어는 특징부들, 구성요소들, 및/또는 단계들이 하나 이상의 실시예들에 대하여 여하튼 요구된다는 것과, 하나 이상의 실시예들이 이 특징부들, 구성요소들, 및/또는 단계들이 포함되거나 임의의 특정한 실시예에서 수행되어야 하는지 여부를, 저자 입력 또는 촉구와 함께, 또는 저자 입력 또는 촉구 없이, 판단하기 위한 로직을 반드시 포함한다는 것을 암시하는 것으로 반드시 의도되지는 않는다. 용어들 "comprising", "including", "having" 등등은 동의어이고, 그 정상적인 의미로 이용되고, 개방-종결형 방식으로 포괄적으로 이용되고, 추가적인 구성요소들, 특징부들, 액트들, 동작들 등등을 제외하지 않는다. 또한, 용어 "or"는, 예를 들어, 구성요소들의 리스트를 접속하기 위하여 이용될 때, 용어 "or"가 리스트에서의 구성요소들의 하나, 일부, 또는 전부를 의미하도록, 그 포괄적 의미로(그리고 그 배타적 의미가 아님) 이용된다. 어구 "X, Y, 및 X 중 적어도 하나(at least one of X, Y and Z")와 같은 접속사 언어는, 이와 다르게 구체적으로 기재되지 않으면, 항목, 용어, 구성요소 등이 X, Y, 또는 Z의 어느 하나일 수도 있다는 것을 전달하기 위하여 일반적으로 이용된 바와 같은 맥락으로 이해된다. 이에 따라, 이러한 접속사 언어는 어떤 실시예들이 X 중 적어도 하나, Y 중 적어도 하나, 및 Z 중 적어도 하나가 각각 존재할 것을 요구한다는 것을 의미하도록 일반적으로 의도되지 않는다.

실시예들의 상기 설명에서, 다양한 특징부들은 개시내용을 간소화하고 다양한 발명 양태들 중 하나 이상의 발명 양태의 이해를 보조할 목적을 위하여, 그 단일 실시예, 도면, 또는 설명에서 때때로 함께 그룹화된다는 것이 인식되어야 한다. 그러나, 개시내용의 이 방법은, 임의의 청구항이 그 청구항에서 명백히 기재되는 것보다 더 많은 특징부들을 요구한다는 의도를 반영하는 것으로서 해독되지 않아야 한다. 또한, 본원에서의 특정한 실시예에서 예시되고 및/또는 설명된 임의의 컴포넌트들, 특징부들, 또는 단계들은 임의의 다른 실시예(들)에 적용될 수 있거나, 임의의 다른 실시예(들)와 함께 이용될 수 있다. 또한, 컴포넌트, 특징부, 단계, 또는 컴포넌트들, 특징부들, 또는 단계들의 그룹은 각각의 실시예를 위하여 필요하거나 필수적인 것은 아니다. 이에 따라, 이하에서 개시되고 청구된 본원에서의 발명들의 범위는 위에서 설명된 특정한 실시예들에 의해 제한되어야 하는 것이 아니라, 뒤따르는 청구항들의 공정한 판독에 의해 오직 결정되어야 한다는 것이 의도된다.

Claims (20)

1. 라디오-주파수 모듈로서,
   라디오-주파수 입력 포트;
   라디오-주파수 출력 포트;
   상기 라디오-주파수 입력 포트와 상기 라디오-주파수 출력 포트 사이에 접속되고 하나 이상의 라디오-주파수 디바이스들을 포함하는 라디오-주파수 코어 - 상기 라디오-주파수 코어는 복수의 동작 상태들 각각에서 동작하도록 구성되고, 상기 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 -; 및
   상기 라디오-주파수 코어의 제1 동작 상태 - 상기 제1 동작 상태는 상기 제1 서브세트에 대한 것임 - 를 표시하는 입력 신호를 수신하고, 상기 제1 동작 상태에 대응하는 출력 제어 신호를 생성하고, 제2 동작 상태로의 상기 라디오-주파수 코어의 전환(transition)을 검출하고, 상기 제2 동작 상태가 상기 제2 서브세트에 대한 것인 것으로 결정하고, 상기 결정에 응답하여 상기 라디오-주파수 코어의 중간 동작 상태에 대응하는 중간 출력 신호를 삽입하도록 구성된 디코더
   를 포함하는, 라디오-주파수 모듈.
2. 제1항에 있어서, 상기 중간 출력 신호의 상기 삽입은 상기 라디오-주파수 입력 포트 및 라디오-주파수 출력 포트 중 하나 이상에 대한 ALL-OFF 상태를 실질적으로 방지하는, 라디오-주파수 모듈.
3. 제1항에 있어서, 상기 중간 출력 신호는 하나 이상의 라디오-주파수 디바이스들 중 적어도 하나의 라디오-주파수 디바이스의 전환에서의 지연을 야기시키는, 라디오-주파수 모듈.
4. 제1항에 있어서, 상기 하나 이상의 라디오-주파수 디바이스들은 복수의 트랜지스터들을 포함하고, 상기 출력 제어 신호는 상기 복수의 트랜지스터들의 동작을 제어하는, 라디오-주파수 모듈.
5. 제1항에 있어서, 상기 하나 이상의 라디오-주파수 디바이스들은 제1 스위치 회로 및 제2 스위치 회로를 포함하는, 라디오-주파수 모듈.
6. 제1항에 있어서, 상기 디코더는 제1 클록 신호를 수신하기 위한 제1 클록 신호 입력부, 및 제2 클록 신호를 수신하기 위한 제2 클록 신호 입력부를 포함하는, 라디오-주파수 모듈.
7. 제6항에 있어서, 상기 제1 클록 신호는 네거티브 전압 생성기에 의해 제공되는, 라디오-주파수 모듈.
8. 라디오-주파수 모듈을 제어하기 위한 방법으로서,
   복수의 동작 상태들 - 상기 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 - 각각에서 동작하도록 구성된 라디오-주파수 코어의 동작 상태를 표시하는 입력 신호를 수신하는 단계;
   상기 입력 신호에 기초하여 상기 라디오-주파수 코어의 제1 동작 상태 - 상기 제1 동작 상태는 상기 제1 서브세트에 대한 것임 - 를 결정하는 단계;
   상기 제1 동작 상태에 대응하는 출력 제어 신호를 생성하는 단계;
   제2 동작 상태 - 상기 제2 동작 상태는 상기 제2 서브세트에 대한 것임 - 로의 상기 라디오-주파수 코어의 계류 중인 전환을 검출하는 단계;
   상기 검출에 기초하여 중간 출력 신호를 생성하는 단계; 및
   상기 검출에 기초하여 상기 중간 출력 신호를 상기 라디오-주파수 코어에 선택적으로 제공하는 단계를 포함하는, 방법.
9. 제8항에 있어서, 상기 중간 출력 신호는 상기 라디오-주파수 코어의 하나 이상의 라디오-주파수 디바이스들의 전환에서 지연을 야기시키는, 방법.
10. 제8항에 있어서, 상기 라디오-주파수 코어는 복수의 트랜지스터들을 포함하고, 상기 출력 제어 신호는 상기 복수의 트랜지스터들의 동작을 제어하는, 방법.
11. 제8항에 있어서,
    복수의 지연 기간들 중에서 지연 기간을 선택하는 단계; 및
    상기 중간 출력 신호를 상기 라디오-주파수 코어에 제공하는 단계에 의해 상기 제2 동작 상태로의 상기 라디오-주파수 코어의 전환을 적어도 부분적으로 지연시키는 단계를 더 포함하고,
    전환 검출 회로부가, 복수의 가능한 지연 기간들 중 하나를 식별하는 지연 선택 입력 신호에 기초하여 상기 기간을 결정하도록 구성되는, 방법.
12. 라디오-주파수 디바이스로서,
    라디오-주파수 입력 포트;
    라디오-주파수 출력 포트;
    상기 라디오-주파수 입력 포트와 상기 라디오-주파수 출력 포트 사이에 접속되고 하나 이상의 라디오-주파수 디바이스들을 포함하는 라디오-주파수 코어 - 상기 라디오-주파수 코어는 복수의 동작 상태들 각각에서 동작하도록 구성되고, 상기 복수의 동작 상태들은 동작 상태들의 제1 서브세트 및 동작 상태들의 제2 서브세트를 포함함 -; 및
    상기 라디오-주파수 코어의 제1 동작 상태 - 상기 제1 동작 상태는 상기 제1 서브세트에 대한 것임 - 를 표시하는 입력 신호를 수신하고, 상기 제1 동작 상태에 대응하는 출력 제어 신호를 생성하고, 제2 동작 상태로의 상기 라디오-주파수 코어의 전환을 검출하고, 상기 제2 동작 상태가 상기 제2 서브세트에 대한 것인 것으로 결정하고, 상기 결정에 응답하여 상기 라디오-주파수 코어의 중간 동작 상태에 대응하는 중간 출력 신호를 삽입하도록 구성된 디코더
    를 포함하는, 라디오-주파수 디바이스.
13. 제12항에 있어서, 상기 중간 출력 신호의 상기 삽입은 상기 라디오-주파수 입력 포트 및 라디오-주파수 출력 포트 중 하나 이상에 대한 ALL-OFF 상태를 실질적으로 방지하는, 라디오-주파수 디바이스.
14. 제12항에 있어서, 상기 중간 출력 신호는 하나 이상의 라디오-주파수 디바이스들 중 적어도 하나의 라디오-주파수 디바이스의 전환에서의 지연을 야기시키는, 라디오-주파수 디바이스.
15. 제12항에 있어서, 상기 하나 이상의 라디오-주파수 디바이스들은 복수의 트랜지스터들을 포함하고, 상기 출력 제어 신호는 상기 복수의 트랜지스터들의 동작을 제어하는, 라디오-주파수 디바이스.
16. 제12항에 있어서, 상기 하나 이상의 라디오-주파수 디바이스들은 제1 스위치 회로 및 제2 스위치 회로를 포함하는, 라디오-주파수 디바이스.
17. 제12항에 있어서, 상기 디코더는 제1 클록 신호를 수신하기 위한 제1 클록 신호 입력부, 및 제2 클록 신호를 수신하기 위한 제2 클록 신호 입력부를 포함하는, 라디오-주파수 디바이스.
18. 제17항에 있어서, 상기 제1 클록 신호는 네거티브 전압 생성기에 의해 제공되는, 라디오-주파수 디바이스.
19. 삭제
20. 삭제

Images