KR102355023B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102355023B1
KR102355023B1 KR1020150044246A KR20150044246A KR102355023B1 KR 102355023 B1 KR102355023 B1 KR 102355023B1 KR 1020150044246 A KR1020150044246 A KR 1020150044246A KR 20150044246 A KR20150044246 A KR 20150044246A KR 102355023 B1 KR102355023 B1 KR 102355023B1
Authority
KR
South Korea
Prior art keywords
cavity
substrate
printed circuit
circuit board
semiconductor chip
Prior art date
Application number
KR1020150044246A
Other languages
Korean (ko)
Other versions
KR20160116484A (en
Inventor
정원석
안윤호
이규원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150044246A priority Critical patent/KR102355023B1/en
Publication of KR20160116484A publication Critical patent/KR20160116484A/en
Application granted granted Critical
Publication of KR102355023B1 publication Critical patent/KR102355023B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 반도체 칩이 매립되는 매립 기판; 및 상기 매립 기판의 일면에 배치되며, 상기 반도체 칩과 연결되는 제1 소자가 배치되는 제1 캐비티를 포함하는 캐비티 기판;을 포함한다.The present invention relates to a printed circuit board, comprising: a buried substrate in which a semiconductor chip is embedded; and a cavity substrate disposed on one surface of the buried substrate and including a first cavity in which a first device connected to the semiconductor chip is disposed.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed Circuit Board {PRINTED CIRCUIT BOARD}

본 발명의 실시예는 인쇄회로기판에 관한 것이다.An embodiment of the present invention relates to a printed circuit board.

인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성하거나, 인쇄회로기판의 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조로 구성된다.The printed circuit board has a structure in which the mounting position of each element is determined and a circuit pattern connecting the elements is printed and fixed on the flat surface in order to densely mount various kinds of elements on the flat plate, or the elements are installed inside the printed circuit board. It is composed of an embedded structure in the form of being embedded.

최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있다.Recently, in order to realize miniaturization and multifunctionality of electronic components, printed circuit boards are used in a multi-layered structure capable of high-density integration.

그러나, 종래에는 인쇄회로기판 상에 이미지 또는 광 센서 등의 소자의 실장을 위한 캐비티(cavity)의 형성 시에, 소자의 고정을 위한 레진이 실장 패드 상에 도포되어 소자의 실장 시의 신뢰성에 문제가 발생하였다.However, in the prior art, when a cavity for mounting an image or optical sensor is formed on a printed circuit board, a resin for fixing the device is applied on the mounting pad, so there is a problem with reliability when mounting the device. has occurred.

또한, 인쇄회로기판의 적층시에 압력의 불균일로 인하여 불량이 발생하였으며, 그 두께로 인하여 소자 및 각 층의 적층 조건의 최적화 기술이 필요한 실정이다.In addition, defects occurred due to non-uniform pressure during lamination of the printed circuit board, and due to the thickness, there is a need for a technology for optimizing the lamination conditions of the device and each layer.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 반도체 칩이 매립된 매립 기판 상에 소자를 실장하는 구조를 통해, 두께를 보다 감소시키고 소자 및 각 층의 적층의 최적화가 이루어진 매립(embedded) 및 캐비티(cavity) 복합 구조의 인쇄회로기판을 제공하고자 한다.The present invention has been devised to solve the above problem, and through a structure in which a device is mounted on a buried substrate in which a semiconductor chip is embedded, the thickness is further reduced and the device and the stacking of each layer are optimized. and to provide a printed circuit board having a cavity complex structure.

또한, 본 발명은 캐비티(cavity)가 형성된 인쇄회로기판을 통해 종래의 인쇄회로기판의 EMC 몰드를 대체하여, 원가를 절감하고자 한다.In addition, the present invention is to reduce the cost by replacing the EMC mold of the conventional printed circuit board through a printed circuit board having a cavity (cavity) formed.

전술한 문제를 해결하기 위한 본 실시예에 따른 인쇄회로기판은 반도체 칩이 매립되는 매립 기판; 및 상기 매립 기판의 일면에 배치되며, 상기 반도체 칩과 연결되는 제1 소자가 배치되는 제1 캐비티를 포함하는 캐비티 기판;을 포함한다.A printed circuit board according to the present embodiment for solving the above-described problem includes: a buried substrate in which a semiconductor chip is embedded; and a cavity substrate disposed on one surface of the buried substrate and including a first cavity in which a first device connected to the semiconductor chip is disposed.

본 발명의 다른 일실시예에 따르면, 상기 제1 소자의 단자와 상기 반도체 칩의 단자는, 와이어 배선에 의해 접속될 수 있다.According to another embodiment of the present invention, the terminal of the first element and the terminal of the semiconductor chip may be connected to each other by wire wiring.

본 발명의 다른 일실시예에 따르면 상기 제1 소자의 단자는 상기 반도체 칩의 단자와 직접 접속될 수 있다.According to another embodiment of the present invention, the terminal of the first device may be directly connected to the terminal of the semiconductor chip.

본 발명의 다른 일실시예에 따르면 상기 캐비티 기판은 상기 제2 소자가 배치되는 제2 캐비티를 더 포함할 수 있다.According to another embodiment of the present invention, the cavity substrate may further include a second cavity in which the second device is disposed.

본 발명의 다른 일실시예에 따르면 상기 제1 소자와 상기 제2 소자를 분리하는 격벽부;을 더 포함할 수 있다.According to another embodiment of the present invention, it may further include a partition wall portion separating the first element and the second element.

본 발명의 다른 일실시예에 따르면 상기 제1 소자는 광 다이오드(Photo Diode)이고, 상기 제2 소자는 LED(Light Emitting Diode)일 수 있다.According to another embodiment of the present invention, the first device may be a photodiode, and the second device may be a light emitting diode (LED).

본 발명의 실시예에 따르면 반도체 칩이 매립된 매립 기판 상에 소자를 실장하는 구조를 통해, 두께를 보다 감소시키고 소자 및 각 층의 적층의 최적화가 이루어진 매립(embedded) 및 캐비티(cavity) 복합 구조의 인쇄회로기판을 제공할 수 있다.According to an embodiment of the present invention, through a structure in which a device is mounted on a buried substrate in which a semiconductor chip is embedded, the thickness is further reduced and an embedded and cavity composite structure in which the device and stacking of each layer are optimized of the printed circuit board can be provided.

또한, 본 발명은 캐비티(cavity)가 형성된 인쇄회로기판을 통해 종래의 인쇄회로기판의 EMC 몰드를 대체하여, 원가를 절감할 수 있다.In addition, the present invention can reduce the cost by replacing the EMC mold of the conventional printed circuit board through the printed circuit board having a cavity (cavity) formed.

도 1 내지 도 14는 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
도 15는 본 발명의 다른 일실시예에 따른 인쇄회로기판을 설명하기 위한 도면이다.
도 16은 본 발명의 다른 일실시예에 따른 인쇄회로기판을 설명하기 위한 도면이다.
도 17은 본 발명의 다른 일실시예에 따른 인쇄회로기판을 설명하기 위한 도면이다.1 to 14 are views for explaining a printed circuit board and a method of manufacturing the same according to an embodiment of the present invention.
15 is a view for explaining a printed circuit board according to another embodiment of the present invention.
16 is a view for explaining a printed circuit board according to another embodiment of the present invention.
17 is a view for explaining a printed circuit board according to another embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Hereinafter, an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, in describing the embodiment, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, a detailed description thereof will be omitted. In addition, the size of each component in the drawings may be exaggerated for explanation, and does not mean the size actually applied.

도 1 내지 도 14는 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.1 to 14 are views for explaining a printed circuit board and a method of manufacturing the same according to an embodiment of the present invention.

도 1 내지 도 14를 참조하여 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기로 한다.A printed circuit board and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to FIGS. 1 to 14 .

도 1에 도시된 바와 같이 캐리어 기판(100)의 양면에는 동박층(101)이 형성되고, 도 2에 도시된 바와 같이 상기 캐리어 기판(100)의 일면에 접착 필름층(102)을 부착한다.As shown in FIG. 1 , a copper foil layer 101 is formed on both surfaces of the carrier substrate 100 , and an adhesive film layer 102 is attached to one surface of the carrier substrate 100 as shown in FIG. 2 .

이때, 상기 접착 필름층(102)은 비전도성 폴리머 재료로 형성될 수 있다.In this case, the adhesive film layer 102 may be formed of a non-conductive polymer material.

이후, 도 3에 도시된 바와 같이 상기 접착 필름층(102) 상에 반도체 칩(120)을 배치하고, 도 4에 도시된 바와 같이 그 상부에 매립 기판(110)을 적층한다.Thereafter, as shown in FIG. 3 , the semiconductor chip 120 is disposed on the adhesive film layer 102 , and the buried substrate 110 is laminated thereon as shown in FIG. 4 .

이때, 상기 접착 필름층(102) 상에 반도체 칩(120)의 배치 시에는 히트 블록(Heat Block: 105)을 통해 열을 가할 수 있다.In this case, when the semiconductor chip 120 is disposed on the adhesive film layer 102 , heat may be applied through a heat block 105 .

이후에 도 5에 도시된 바와 같이 상기 캐리어 기판(100)을 분리하면, 접착 필름층(102) 상에 동박층(101)이 남는다.Thereafter, as shown in FIG. 5 , when the carrier substrate 100 is separated, the copper foil layer 101 is left on the adhesive film layer 102 .

이후, 도 6에 도시된 바와 같이 상기 매립 기판(110)에 반도체 칩(120)의 단자(121)를 노출하는 비아홀(122)과 관통홀(103)을 형성하며, 상기 비아홀(122)과 관통홀(103)의 형성 시에는 레이저 및 CNC 드릴(drill) 작업을 실시할 수 있다.Thereafter, as shown in FIG. 6 , a via hole 122 exposing the terminal 121 of the semiconductor chip 120 and a through hole 103 are formed in the buried substrate 110 , and the via hole 122 and the through hole 103 are formed. When the hole 103 is formed, laser and CNC drilling operations may be performed.

이후에는 도 7에 도시된 바와 같이 구리 도금(101)을 실시하여, 반도체 칩(120)의 단자(121)와 연결되는 비아(123)와 관통홀(103) 내에 도전부(104)를 형성할 수 있다.Thereafter, as shown in FIG. 7 , copper plating 101 is performed to form the conductive part 104 in the via 123 connected to the terminal 121 of the semiconductor chip 120 and the through hole 103 . can

또한, 도 8에 도시된 바와 같이 구리 도금(101)을 패터닝하여 회로 패턴(106)을 형성할 수 있다.Also, as shown in FIG. 8 , a circuit pattern 106 may be formed by patterning the copper plating 101 .

이후에는 도 9에 도시된 바와 같이 보호층(107)을 형성하고, 도 10에 도시된 바와 같이 상기 비아(123)와 회로 패턴(106) 상에 표면처리를 실시하여 표면 처리층(125)을 형성한다.Thereafter, as shown in FIG. 9 , a protective layer 107 is formed, and as shown in FIG. 10 , a surface treatment is performed on the via 123 and the circuit pattern 106 to form a surface treatment layer 125 . to form

이후, 도 11에 도시된 바와 같이 캐비티 기판(150)을 적층한다.Thereafter, as shown in FIG. 11 , the cavity substrate 150 is stacked.

상기 캐비티 기판(150)에는 소자를 배치하기 위한 제1 캐비티(155)와 제2 캐비티(156)가 형성되며, 상기 제1 캐비티(155)와 제2 캐비티(156)는 격벽부(151)에 의하여 분리될 수 있다.A first cavity 155 and a second cavity 156 for arranging devices are formed in the cavity substrate 150 , and the first cavity 155 and the second cavity 156 are formed in the partition wall part 151 . can be separated by

보다 상세하게 설명하면, 종래 기술에서의 격벽이 별도의 EMC 몰드 등에 의해 형성되는 것과는 달리, 본 발명의 일실시예에 따른 격벽부(151)는 캐비티 기판(150) 상에서 상기 제1 캐비티(155)와 상기 제2 캐비티(156)를 생성함에 따라 형성되는 구조물이다. 즉, 본 발명의 일실시예에 따른 격벽부(151)는 별도의 공정에 의해 생성되는 것이 아니라, 제1 캐비티(155)와 상기 제2 캐비티(156)에 의한 결과물로서 생성되므로, 본 발명의 일실시예에 따르면 별도의 격벽부(151)를 생성하기 위한 공정을 생략하여 인쇄회로기판의 제조 비용을 절감할 수 있다.In more detail, unlike the barrier ribs in the prior art formed by a separate EMC mold, the barrier rib part 151 according to an embodiment of the present invention is formed on the cavity substrate 150 on the first cavity 155 . and a structure formed by creating the second cavity 156 . That is, since the partition wall part 151 according to an embodiment of the present invention is not generated by a separate process, but is generated as a result of the first cavity 155 and the second cavity 156, the present invention According to an embodiment, the manufacturing cost of the printed circuit board may be reduced by omitting the process for generating the separate partition wall part 151 .

이후에는, 도 12에 도시된 바와 같이 제1 캐비티(155)와 제2 캐비티(156) 내에 비전도성 층(158, 159)을 형성한다.Thereafter, as shown in FIG. 12 , non-conductive layers 158 and 159 are formed in the first cavity 155 and the second cavity 156 .

이후, 도 13에 도시된 바와 같이 상기 제1 캐비티(155) 내의 비전도성 층(158) 상에 상기 제 1캐비티보다 작은 폭을 갖는 제1 소자(160)를 배치하고, 상기 제2 캐비티(156) 내의 비전도성 층(159) 상에 상기 제 2캐비티보다 작은 폭을 갖는 제2 소자(161)를 배치하며, 이때 상기 제1 소자(160)는 광 다이오드(Photo Diode)이고, 상기 제2 소자(161)는 LED(Light Emitting Diode) 일 수 있다.Thereafter, as shown in FIG. 13 , a first device 160 having a width smaller than that of the first cavity is disposed on the non-conductive layer 158 in the first cavity 155 , and the second cavity 156 is formed. ), a second device 161 having a width smaller than that of the second cavity is disposed on the non-conductive layer 159, wherein the first device 160 is a photodiode, and the second device Reference numeral 161 may be a light emitting diode (LED).

상기 제1 소자(160)의 단자와 반도체 칩(120)의 단자(121)는 와이어 배선(170)과 비아(123)에 의해 접속될 수 있으며, 상기 와이어 배선(170)과 비아(123)는 표면 처리층(125)에 의해 보다 안정적으로 접속될 수 있다.The terminal of the first device 160 and the terminal 121 of the semiconductor chip 120 may be connected by a wire wire 170 and a via 123 , and the wire wire 170 and the via 123 may be connected to each other. A more stable connection may be achieved by the surface treatment layer 125 .

마찬가지로, 상기 제2 소자(161)의 단자는 와이어 배선(171)에 의해 회로 패턴(106)과 접속될 수 있으며, 상기 와이어 배선(171)과 회로 패턴(106)은 표면 처리층(125)에 의해 보다 안정적으로 접속될 수 있다.Similarly, the terminal of the second element 161 may be connected to the circuit pattern 106 by a wire wire 171 , and the wire wire 171 and the circuit pattern 106 are connected to the surface treatment layer 125 . can be connected more stably.

이후, 도 14에 도시된 바와 같이 상기 제1 캐비티(155)를 덮는 제1 몰드(152)와 상기 제2 캐비티(156)를 덮는 제2 몰드(153)를 형성한다.
Thereafter, as shown in FIG. 14 , a first mold 152 covering the first cavity 155 and a second mold 153 covering the second cavity 156 are formed.

이후부터는 도 14를 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 구성을 설명하기로 한다.Hereinafter, a configuration of a printed circuit board according to an embodiment of the present invention will be described with reference to FIG. 14 .

도 14에 도시된 바와 같이, 본 발명의 일실시예에 따른 인쇄회로기판은 매립 기판(130) 및 캐비티 기판(150)을 포함한다.14 , the printed circuit board according to an embodiment of the present invention includes a buried substrate 130 and a cavity substrate 150 .

상기 매립 기판(130)에는 반도체 칩(120)이 매립된다.A semiconductor chip 120 is embedded in the buried substrate 130 .

또한, 캐비티 기판(150)은 상기 매립 기판(130)의 일면에 배치되며, 캐비티 기판(150)에는 제1 캐비티(155)과 형성되어, 상기 제1 캐비티(155) 내에는 제1 소자(160)가 배치되고, 상기 제1 소자(160)는 반도체 칩(120)과 연결된다. 이때, 상기 제1 소자(160)는 비전도성 층(158) 상에 배치될 수 있다.In addition, the cavity substrate 150 is disposed on one surface of the buried substrate 130 , and the cavity substrate 150 is formed with a first cavity 155 , and a first device 160 is formed in the first cavity 155 . ) is disposed, and the first device 160 is connected to the semiconductor chip 120 . In this case, the first device 160 may be disposed on the non-conductive layer 158 .

또한, 상기 캐비티 기판(150)은 제2 캐비티(156)가 형성되어, 상기 제2 캐비티(156) 내에는 제2 소자(161)가 배치되고, 상기 제2 소자(161)는 회로 패턴(106)과 연결된다. 이때, 상기 제2 소자(161)는 비전도성 층(159) 상에 배치될 수 있다.In addition, in the cavity substrate 150 , a second cavity 156 is formed, a second device 161 is disposed in the second cavity 156 , and the second device 161 is a circuit pattern 106 . ) is associated with In this case, the second device 161 may be disposed on the non-conductive layer 159 .

보다 상세하게 설명하면, 매립 기판(130)에 매립된 반도체 칩(120)의 단자(121)와 비아(123)가 연결되고, 상기 비아(123)의 표면에는 표면 처리층(125)이 형성된다.In more detail, the terminal 121 of the semiconductor chip 120 buried in the buried substrate 130 is connected to the via 123 , and a surface treatment layer 125 is formed on the surface of the via 123 . .

상기 제1 소자(160)의 단자와 반도체 칩(120)의 단자(121)는 와이어 배선(170)과 비아(123)에 의해 접속될 수 있으며, 상기 와이어 배선(170)과 비아(123)는 표면 처리층(125)에 의해 보다 안정적으로 접속될 수 있다.The terminal of the first device 160 and the terminal 121 of the semiconductor chip 120 may be connected by a wire wire 170 and a via 123 , and the wire wire 170 and the via 123 may be connected to each other. A more stable connection may be achieved by the surface treatment layer 125 .

마찬가지로 상기 제2 소자(161)의 단자는 와이어 배선(171)에 의해 회로 패턴(106)과 접속될 수 있으며, 상기 와이어 배선(171)과 회로 패턴(106)은 표면 처리층(125)에 의해 보다 안정적으로 접속될 수 있다.Similarly, the terminal of the second element 161 may be connected to the circuit pattern 106 by the wire wiring 171 , and the wire wiring 171 and the circuit pattern 106 are connected to the surface treatment layer 125 by the surface treatment layer 125 . A more stable connection can be made.

상기 제1 캐비티(155) 내에 배치된 제1 소자(160)와 상기 제2 캐비티(161) 내에 배치된 제2 소자(161)는 격벽부(151)에 의해 분리될 수 있다.The first device 160 disposed in the first cavity 155 and the second device 161 disposed in the second cavity 161 may be separated by the partition wall part 151 .

보다 상세하게 설명하면, 종래 기술에서의 격벽이 별도의 EMC 몰드 등에 의해 형성되는 것과는 달리, 본 발명의 일실시예에 따른 격벽부(151)는 캐비티 기판(150) 상에서 상기 제1 캐비티(155)와 상기 제2 캐비티(156)를 생성함에 따라 형성되는 구조물이다. 즉, 본 발명의 일실시예에 따른 격벽부(151)는 별도의 공정에 의해 생성되는 것이 아니라, 제1 캐비티(155)와 상기 제2 캐비티(156)에 의한 결과물로서 생성되므로, 본 발명의 일실시예에 따르면 별도의 격벽부(151)를 생성하기 위한 공정을 생략하여 인쇄회로기판의 제조 비용을 절감할 수 있다.In more detail, unlike the barrier ribs in the prior art formed by a separate EMC mold, the barrier rib part 151 according to an embodiment of the present invention is formed on the cavity substrate 150 on the first cavity 155 . and a structure formed by creating the second cavity 156 . That is, since the partition wall part 151 according to an embodiment of the present invention is not generated by a separate process, but is generated as a result of the first cavity 155 and the second cavity 156, the present invention According to an embodiment, the manufacturing cost of the printed circuit board may be reduced by omitting the process for generating the separate partition wall part 151 .

또한, 제1 몰드(152)는 상기 제1 소자(160)가 배치된 제1 캐비티(155)를 덮도록 형성되고, 제2 몰드(153)는 상기 제2 소자(161)가 배치된 제2 캐비티(156)를 덮도록 형성된다.In addition, the first mold 152 is formed to cover the first cavity 155 in which the first device 160 is disposed, and the second mold 153 is a second mold 153 in which the second device 161 is disposed. It is formed to cover the cavity 156 .

한편, 도 14의 실시예에서는 상기 제1 소자(160)는 광 다이오드(Photo Diode) 일 수 있으며, 상기 제2 소자(161)는 LED(Light Emitting Diode)일 수 있다.
Meanwhile, in the embodiment of FIG. 14 , the first device 160 may be a photo diode, and the second device 161 may be a light emitting diode (LED).

도 15는 본 발명의 다른 일실시예에 따른 인쇄회로기판을 설명하기 위한 도면이다.15 is a view for explaining a printed circuit board according to another embodiment of the present invention.

본 발명의 다른 일실시예에 따른 인쇄회로기판은 도 15에 도시된 바와 같이 제2 캐비티(156) 내에 복수개의 소자(161, 162)가 배치될 수 있다.In the printed circuit board according to another embodiment of the present invention, as shown in FIG. 15 , a plurality of elements 161 and 162 may be disposed in the second cavity 156 .

즉, 도 15의 일실시예에서는 제1 캐비티(155) 내에 제1 소자(160)가 배치되고, 제2 캐비티(156) 내에는 제2 소자(161)와 제3 소자(162)가 배치될 수 있다.That is, in the embodiment of FIG. 15 , the first device 160 is disposed in the first cavity 155 , and the second device 161 and the third device 162 are disposed in the second cavity 156 . can

또한, 도 14의 일실시예와 마찬가지로 도 15의 일실시예에서도 상기 제1 캐비티(155) 내에 배치된 제1 소자(160)는 상기 제2 캐비티(161) 내에 배치된 제2 소자(161) 및 제3 소자(162)와 격벽부(151)에 의해 분리될 수 있으며, 상기 제1 캐비티(155)와 상기 제2 캐비티(156)에는 각각 제1 소자(160)를 덮는 제1 몰드(152), 그리고 제2 소자(161)와 제3 소자(162)를 덮는 제2 몰드(153)가 형성될 수 있다.
Also, in the embodiment of FIG. 15 , like the embodiment of FIG. 14 , the first device 160 disposed in the first cavity 155 is the second device 161 disposed in the second cavity 161 . and a third element 162 and a partition wall part 151 , and the first cavity 155 and the second cavity 156 have a first mold 152 covering the first element 160 , respectively. ), and a second mold 153 covering the second element 161 and the third element 162 may be formed.

도 16은 본 발명의 다른 일실시예에 따른 인쇄회로기판을 설명하기 위한 도면이다.16 is a view for explaining a printed circuit board according to another embodiment of the present invention.

본 발명의 다른 일실시예에 따른 인쇄회로기판은 도 16에 도시된 바와 같이 제1 소자(160)의 단자(165)가 비아(123)를 통해 반도체 칩(120)의 단자(121)와 직접 접속될 수 있다.In the printed circuit board according to another embodiment of the present invention, as shown in FIG. 16 , the terminal 165 of the first device 160 is directly connected to the terminal 121 of the semiconductor chip 120 through the via 123 . can be connected.

즉, 도 16의 실시예에서는 제1 소자(160)와 반도체 칩(120)이 와이어 배선을 통해 연결되지 않고, 제1 소자(160)의 단자(165)가 비아(123)를 통해 반도체 칩(120)의 단자(121)와 플립칩 본딩(flip chip bonding)이 될 수 있다.That is, in the embodiment of FIG. 16 , the first device 160 and the semiconductor chip 120 are not connected through a wire wire, and the terminal 165 of the first device 160 is connected to the semiconductor chip ( The terminal 121 of 120 and flip chip bonding may be performed.

상기 제1 캐비티(155)와 상기 제2 캐비티(156)에는 각각 제1 소자(160)를 덮는 제1 몰드(152)와 제2 소자(161)를 덮는 제2 몰드(153)가 형성될 수 있다.
A first mold 152 covering the first device 160 and a second mold 153 covering the second device 161 may be formed in the first cavity 155 and the second cavity 156 , respectively. have.

도 17은 본 발명의 다른 일실시예에 따른 인쇄회로기판을 설명하기 위한 도면이다.17 is a view for explaining a printed circuit board according to another embodiment of the present invention.

본 발명의 다른 일실시예에 따른 인쇄회로기판은 도 17에 도시된 바와 같이 제1 캐비티(155)의 제1 소자(160)의 단자(165)가 반도체 칩(120)의 단자(121)와 직접 접속되고, 제2 캐비티(156) 내에 복수개의 소자(161, 162)가 배치될 수 있다.In the printed circuit board according to another embodiment of the present invention, as shown in FIG. 17 , the terminal 165 of the first element 160 of the first cavity 155 is connected to the terminal 121 of the semiconductor chip 120 and A plurality of elements 161 and 162 may be directly connected to each other and disposed in the second cavity 156 .

즉, 도 17의 일실시예에서는 제1 소자(160)의 단자(165)가 비아(123)를 통해 반도체 칩(120)의 단자(121)와 플립칩 본딩(flip chip bonding)이 되고, 제2 캐비티(156) 내에는 제2 소자(161)와 제3 소자(162)가 배치될 수 있다.That is, in the embodiment of FIG. 17 , the terminal 165 of the first device 160 is subjected to flip chip bonding with the terminal 121 of the semiconductor chip 120 through the via 123 , A second device 161 and a third device 162 may be disposed in the second cavity 156 .

상기 제1 캐비티(155)와 상기 제2 캐비티(156)에는 각각 제1 소자(160)를 덮는 제1 몰드(152), 그리고 제2 소자(161)와 제3 소자(162)를 덮는 제2 몰드(153)가 형성될 수 있다.In the first cavity 155 and the second cavity 156 , a first mold 152 covers the first device 160 , and a second mold 152 covers the second device 161 and the third device 162 , respectively. A mold 153 may be formed.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the detailed description of the present invention as described above, specific embodiments have been described. However, various modifications are possible without departing from the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, and should be defined by the claims as well as the claims and equivalents.

106: 회로 패턴
120: 반도체 칩
121: 반도체 칩 단자
123: 비아
125: 표면 처리층
130: 매립 기판
150: 캐비티 기판
151: 격벽부
152, 153: 몰드
155: 제1 캐비티
156: 제2 캐비티
158, 159: 비전도성 층
160: 제1 소자
161: 제2 소자
170, 171: 와이어 배선106: circuit pattern
120: semiconductor chip
121: semiconductor chip terminal
123: via
125: surface treatment layer
130: buried substrate
150: cavity substrate
151: bulkhead part
152, 153: mold
155: first cavity
156: second cavity
158, 159: non-conductive layer
160: first element
161: second element
170, 171: wire wiring

Claims (6)

반도체 칩이 매립되는 제1 기판;
상기 제1 기판 상에 배치되고, 상호 이격되는 제1 및 제2 소자; 및
상기 제1 기판 상에 배치되고, 상기 제1 소자와 수직으로 중첩되는 제1 캐비티와, 상기 제2 소자와 수직으로 중첩되는 제2 캐비티를 포함하는 제2 기판을 포함하고, 상기 제1 캐비티 및 제2 캐비티는 격벽부를 사이에 두고 상호 이격되며,
상기 제1 캐비티는 상기 제1 소자의 폭보다 큰 폭을 가지고,
상기 제2 캐비티는 상기 제2 소자의 폭보다 큰 폭을 가지며,
상기 제1 기판은 적어도 하나 이상의 절연층과, 상기 적어도 하나 이상의 절연층을 관통하는 비아 도전부를 포함하는 인쇄회로기판.
a first substrate in which a semiconductor chip is embedded;
first and second elements disposed on the first substrate and spaced apart from each other; and
a second substrate disposed on the first substrate and including a first cavity vertically overlapping with the first device and a second cavity vertically overlapping with the second device, the first cavity and The second cavity is spaced apart from each other with the partition wall portion therebetween,
the first cavity has a width greater than a width of the first element;
The second cavity has a width greater than the width of the second element,
The first substrate includes at least one insulating layer and a via conductive part penetrating the at least one insulating layer.
 청구항 1에 있어서,
상기 제1 소자의 단자와 상기 반도체 칩의 단자는,
와이어 배선 또는 플립칩 본딩에 의해 상호 접속되는 인쇄회로기판.The method according to claim 1,
a terminal of the first element and a terminal of the semiconductor chip,
Printed circuit boards interconnected by wire wiring or flip chip bonding. 청구항 1에 있어서,
상기 제1 캐비티 및 상기 제2 캐비티 내에 배치되고, 상기 제1 소자 및 상기 제2 소자를 몰딩하는 몰딩층을 포함하는 인쇄회로기판.The method according to claim 1,
and a molding layer disposed in the first cavity and the second cavity and molding the first element and the second element. 청구항 1에 있어서,
상기 제1 기판은 최상측에 배치되는 보호층을 포함하고,
상기 보호층은 상기 제1 기판의 최상측에 배치된 표면 처리층과 수직으로 중첩되는 개구부를 포함하고,
상기 제2 기판은 하면이 상기 보호층의 상면과 직접 접촉하며,
상기 제1 캐비티 및 상기 제2 캐비티는
상기 표면 처리층과 수직으로 중첩되는 인쇄회로기판.
The method according to claim 1,
The first substrate includes a protective layer disposed on the uppermost side,
The protective layer includes an opening vertically overlapping with the surface treatment layer disposed on the uppermost side of the first substrate,
The second substrate has a lower surface in direct contact with the upper surface of the protective layer,
The first cavity and the second cavity are
A printed circuit board vertically overlapping the surface treatment layer.
 제1 기판에 반도체 칩을 매립하는 단계;
상기 매립된 반도체 칩의 단자가 상부를 향하도록 상기 제1 기판을 배치시키는 단계;
상기 제1 기판에 관통 홀을 형성하는 단계;
상기 관통 홀을 전도성 물질로 충진하여 비아 도전부를 형성하는 단계;
상기 제1 기판 상에 보호층을 형성하는 단계;
제1 캐비티 및 제2 캐비티를 포함하는 제2 기판을 상기 제1 기판의 보호층 상에 배치하는 단계;
상기 제1 캐비티와 수직으로 중첩된 제1 기판 상에 제1 소자를 배치하고, 상기 제2 캐비티와 수직으로 중첩된 제1 기판상에 제2 소자를 배치하는 단계; 및
상기 제1 캐비티 및 상기 제2 캐비티 내에 몰딩층을 형성하는 단계를 포함하고,
상기 제1 캐비티는 상기 제1 소자보다 큰 폭을 가지고,
상기 제2 캐비티는 상기 제2 소자보다 큰 폭을 가지는 인쇄회로기판의 제조 방법.embedding the semiconductor chip in the first substrate;
disposing the first substrate such that the terminals of the buried semiconductor chip face upward;
forming a through hole in the first substrate;
forming a via conductive part by filling the through hole with a conductive material;
forming a protective layer on the first substrate;
disposing a second substrate including a first cavity and a second cavity on a protective layer of the first substrate;
disposing a first device on a first substrate vertically overlapping with the first cavity, and disposing a second device on a first substrate vertically overlapping with the second cavity; and
forming a molding layer in the first cavity and the second cavity;
the first cavity has a width greater than that of the first element;
The method of manufacturing a printed circuit board, wherein the second cavity has a width greater than that of the second element. 삭제delete
KR1020150044246A 2015-03-30 2015-03-30 Printed circuit board KR102355023B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150044246A KR102355023B1 (en) 2015-03-30 2015-03-30 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150044246A KR102355023B1 (en) 2015-03-30 2015-03-30 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20160116484A KR20160116484A (en) 2016-10-10
KR102355023B1 true KR102355023B1 (en) 2022-01-25

Family

ID=57145692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150044246A KR102355023B1 (en) 2015-03-30 2015-03-30 Printed circuit board

Country Status (1)

Country Link
KR (1) KR102355023B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201908828WA (en) 2019-09-23 2021-04-29 Apple Inc Embedded Packaging Concepts for Integration of ASICs and Optical Components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078796A (en) 2006-09-19 2008-04-03 Ricoh Co Ltd Read signal processor, image reader, and image forming apparatus
JP2012209432A (en) * 2011-03-30 2012-10-25 Teramikros Inc Semiconductor device built-in substrate module and mounting structure of the same, and method of manufacturing semiconductor device built-in substrate module
JP2013135203A (en) 2011-12-27 2013-07-08 Ibiden Co Ltd Wiring board and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391081B1 (en) * 2012-09-24 2014-04-30 에스티에스반도체통신 주식회사 Flip chip semiconductor package and method for fabricating the same
KR102026214B1 (en) * 2012-12-17 2019-09-27 엘지이노텍 주식회사 Printed circuit board and manufacturing method thereof
KR20150009826A (en) * 2013-07-17 2015-01-27 삼성전자주식회사 Device embedded package substrate and Semiconductor package including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078796A (en) 2006-09-19 2008-04-03 Ricoh Co Ltd Read signal processor, image reader, and image forming apparatus
JP2012209432A (en) * 2011-03-30 2012-10-25 Teramikros Inc Semiconductor device built-in substrate module and mounting structure of the same, and method of manufacturing semiconductor device built-in substrate module
JP2013135203A (en) 2011-12-27 2013-07-08 Ibiden Co Ltd Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
KR20160116484A (en) 2016-10-10

Similar Documents

Publication Publication Date Title
US8704101B2 (en) Package carrier and manufacturing method thereof
JP5436614B2 (en) Package structure and manufacturing method thereof
US9907178B2 (en) Printed circuit board having electronic component embedded
CN102119588B (en) Method for manufacturing module with built-in component, and module with built-in component
KR102194721B1 (en) Printed circuit board and manufacturing method thereof
KR20110010015A (en) Semiconductor package and method of manufacturing the same
KR101506794B1 (en) Printed curcuit board and manufacture method
KR20130014122A (en) Electronic components embedded pcb and method for manufacturing thereof
KR102194718B1 (en) Embedded board and method of manufacturing the same
KR102333091B1 (en) Printed circuit board and method of manufacturing the same
KR102222608B1 (en) Printed circuit board and manufacturing method thereof
KR102186148B1 (en) Embedded board and method of manufacturing the same
KR20160066311A (en) semi-conductor package and manufacturing method thereof
KR20160141516A (en) Printed circuit board, method for manufacturing the same and semiconductor package having the thereof
JP2015149477A (en) Embedded board, printed circuit board and method of manufacturing the same
KR102231101B1 (en) Element embedded printed circuit board and method of manufacturing the same
KR102262907B1 (en) Package substrate, package, package on package and maunfacutring method of package substrate
JP6742682B2 (en) Multilayer wiring board
KR102355023B1 (en) Printed circuit board
KR102249660B1 (en) Printed circuit board and method of manufacturing the same
US9711445B2 (en) Package substrate, package structure including the same, and their fabrication methods
KR102052761B1 (en) Chip Embedded Board And Method Of Manufacturing The Same
JP7103030B2 (en) Package with built-in electronic components and its manufacturing method
JP2016134622A (en) Embedded board and method of manufacturing embedded board
KR102642917B1 (en) Circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right