KR102353255B1 - 설계 파일 내에 동적 레이어 콘텐츠를 저장하는 방법 - Google Patents
설계 파일 내에 동적 레이어 콘텐츠를 저장하는 방법 Download PDFInfo
- Publication number
- KR102353255B1 KR102353255B1 KR1020187017690A KR20187017690A KR102353255B1 KR 102353255 B1 KR102353255 B1 KR 102353255B1 KR 1020187017690 A KR1020187017690 A KR 1020187017690A KR 20187017690 A KR20187017690 A KR 20187017690A KR 102353255 B1 KR102353255 B1 KR 102353255B1
- Authority
- KR
- South Korea
- Prior art keywords
- design
- cell
- design file
- expression
- interest
- Prior art date
Links
- 238000013461 design Methods 0.000 title claims abstract description 236
- 238000000034 method Methods 0.000 claims abstract description 118
- 230000014509 gene expression Effects 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 57
- 238000007689 inspection Methods 0.000 claims description 35
- 238000003860 storage Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 115
- 235000012431 wafers Nutrition 0.000 description 66
- 230000007547 defect Effects 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 26
- 238000001514 detection method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000005286 illumination Methods 0.000 description 14
- 238000003384 imaging method Methods 0.000 description 11
- 238000012552 review Methods 0.000 description 9
- 238000010894 electron beam technology Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 238000011960 computer-aided design Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 101100402800 Coffea arabica METAL1 gene Proteins 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
설계 파일에 동적 레이어 콘텐츠를 저장하기 위한 시스템 및 방법이 개시된다. 복수의 프로세스 레이어에 대응하는 설계 데이터를 갖는 설계 파일이 수신된다. 기하학적 연산식도 또한 수신된다. 프로세서는, 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 형성되는 동적 레이어 콘텐츠를 갖는 다각형을 생성한다. 업데이트된 설계 파일이 저장되며, 설계 파일은 이제 동적 레이어 콘텐츠를 갖는 다각형을 갖는다.
Description
본 출원은, 2016년 2월 11일 출원된 미국 가출원 번호 제62/294,273호 및 2015년 11월 26일 출원된 인도 특허 출원 번호 제6342/CHE/2015호의 우선권을 주장하며, 둘 다 계류중이고, 이의 개시는 참조에 의해 여기에 포함된다.
본 개시는 칩 설계 및 결함 검출에 관한 것이다.
집적 회로(IC; integrated circuit) 설계는 EDA(electronic design automation), CAD(computer aided design), 및 기타 IC 설계 소프트웨어와 같은 방법 또는 시스템을 사용하여 개발될 수 있다. 이러한 방법 및 시스템은 IC 설계로부터 회로 패턴 데이터베이스를 생성하는 데에 사용될 수 있다. 회로 패턴 데이터베이스는 IC의 다양한 레이어(layer)에 대한 복수의 레이아웃을 나타내는 데이터를 포함한다. 회로 패턴 데이터베이스에서의 데이터는 복수의 레티클(reticle)에 대한 레이아웃을 결정하는 데에 사용될 수 있다. 레티클의 레이아웃은 일반적으로 레티클 상에 패턴으로 피쳐(feature)를 정의하는 복수의 다각형(polygon)을 포함한다. 각각의 레티클은 IC의 다양한 레이어 중의 하나를 제조하는 데에 사용된다. IC의 레이어는 예를 들어, 반도체 기판에서의 접합 패턴, 게이트 유전체 패턴, 게이트 전극 패턴, 층간 유전체에서의 콘택 패턴, 및 금속화 층 상의 상호접속 패턴을 포함할 수 있다.
여기에서 사용될 때 용어 “설계 데이터”는 일반적으로, IC의 물리적 설계(레이아웃) 및 복잡한 시뮬레이션이나 단순한 기하학적 및 불(Boolean) 연산을 통해 물리적 설계로부터 도출된 데이터를 지칭한다.
반도체 디바이스 설계는 IC의 생산 전에 상이한 절차들에 의해 검증된다(verified). 예를 들어, 반도체 디바이스 설계는, 모든 피처들이 제조시 리소그래피 후에 정확하게 인쇄될 것임을 검증하도록 소프트웨어 시뮬레이션에 의해 체크된다. 이러한 체크는 일반적으로, DRC(design rule checking), ORC(optical rule checking), 그리고 특정 팹(fab) 및 프로세스에 맞게 보정된 프로세스 시뮬레이션을 포함하는 보다 정교한 소프트웨어 기반 검증 접근과 같은 단계들을 포함한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은 통상적으로, 반도체 디바이스의 다양한 피쳐 및 복수의 레벨을 형성하도록 많은 수의 반도체 제조 프로세스를 사용하여 반도체 웨이퍼와 같은 기판을 처리하는 것을 포함한다. 예를 들어, 리소그래피는, 레티클로부터의 패턴을 반도체 웨이퍼 상에 배열된 레지스트에 전사하는 것을 수반하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 추가적인 예는, 화학 기계적 연마(CMP; chemical-mechanical polishing), 에칭, 퇴적, 및 이온 주입을 포함하지만, 이에 한정되는 것은 아니다. 복수의 반도체 디바이스들은 단일 반도체 웨이퍼 상에 배열되어 제조된 다음, 개별 반도체 디바이스로 분리될 수 있다.
제조 프로세스에서의 더 높은 수율 및 그에 따른 보다 높은 이점을 추구하도록 웨이퍼 상의 결함을 검출하기 위해 반도체 제조 프로세스 중의 다양한 단계에서 검사 프로세스가 사용된다. 검사는 항상 IC와 같은 반도체 디바이스를 제조하는 것의 중요한 부분이었다. 그러나, 반도체 디바이스의 치수가 감소함에 따라, 검사는 수락가능한 반도체 디바이스의 성공적인 제조에 훨씬 더 중요해졌는데, 더 작은 결함이 디바이스를 고장시킬 수 있기 때문이다. 예를 들어, 반도체 디바이스의 치수가 감소함에 따라, 비교적 작은 결함이라도 반도체 디바이스에서 원치않는 이상을 야기할 수 있으므로, 줄어든 크기의 결함의 검출이 필요해졌다.
그러나, 설계 규칙(design rules)이 축소함에 따라, 반도체 제조 프로세스는 프로세스의 수행 능력에 대한 한계에 더 가까이 동작하고 있을 수 있다. 또한, 설계 규칙이 축소함에 따라 더 작은 결함이 디바이스의 전기적 파라미터에 영향을 미칠 수 있으며, 이는 보다 민감한 검사를 유도한다. 따라서, 설계 규칙이 축소함에 따라, 검사에 의해 검출된 잠재적 수율 관련 결함의 파퓰레이션(population)이 급격하게 늘어나고, 검사에 의해 검출된 뉴슨스(nuisance) 결함의 파퓰레이션도 또한 급격하게 증가한다. 따라서, 점점 더 많은 결함이 웨이퍼 상에서 검출될 수 있고, 모든 결함을 제거하도록 프로세스를 보정하는 것은 어렵고 비용이 많이 들 수 있다. 그리하여, 결함 중의 어느 것이 실제로 디바이스의 전기적 파라미터 및 수율에 영향을 미치는지 결정하는 것은, 프로세스 제어 방법이 이들 결함에 집중되게 하면서 다른 것들을 대체로 무시하게 할 수 있다. 또한, 더 작은 설계 규칙에서, 프로세스가 유도하는 고장은 일부 경우에 체계적인 경향이 있을 수 있다. 즉, 프로세스가 유도하는 고장은 설계 내에서 여러 번 종종 반복되는 미리 결정된 설계 패턴에서 고장나는 경향이 있다. 공간적으로 체계적이며 전기적으로 관련있는 결함의 제거는 중요한데, 이러한 결함을 제거하는 것이 수율에 상당히 전반적인 영향을 미칠 수 있기 때문이다. 결함이 디바이스 파라미터 및 수율에 영향을 미칠 것인지 아닌지는 종종 상기 기재된 검사, 검토, 및 분석 프로세스로부터 결정될 수 없는데, 이들 프로세스는 전기적 설계에 관련하여 결함의 위치를 결정할 수 없기 때문이다.
본 개시의 하나의 실시예는 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하기 위한 방법으로서 기재될 수 있다. 방법은, 복수의 프로세스 레이어에 대응하는 설계 데이터를 갖는 설계 파일을 수신하는 것을 포함한다. 설계 파일은 프로세서에 의해 수신될 수 있다. 프로세서는 또한, 기하학적 연산식(geometric operation formula)을 수신할 수 있다. 기하학적 연산식은 특정 칩 영역과 연관될 수 있다. 기하학적 연산식은, OR, AND, GROW, 및/또는 SHRINK 연산, 또는 이들의 임의의 조합일 수 있다.
방법은, 프로세서를 이용해, 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 형성되는 동적 레이어 콘텐츠를 갖는 다각형을 생성하는 것을 더 포함한다.
방법은, 프로세서가 동적 레이어 콘텐츠를 갖는 다각형을 설계 파일에 저장하는 것을 더 포함한다.
하나의 실시예에서, 방법은 설계 파일에서의 복수의 셀 인덱스를 판독하는 것을 더 포함한다. 각각의 셀 인덱스는 셀 경계 및 칩의 셀 데이터에 대응하는 데이터를 가질 수 있다. 방법은, 셀 인덱스와 연관된 셀 경계를 검색하고, 셀 경계가 관심있는 영역과 교차하는지 여부 및 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하고, 그 뿐만 아니라, 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우 셀 데이터를 검색하는 것을 더 포함한다. 이 실시예에서, 다각형은, 검색된 셀 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 생성된다.
또다른 실시예에서, 방법은, 설계 파일에서의 하나 이상의 아키텍처 특유의(architecture-specific) 아웃라인(outline)을 검출하는 것을 더 포함할 수 있다. 이 실시예에서, 다각형은 하나 이상의 아키텍처 특유의 아웃라인에 대해 기하학적 연산식을 적용함으로써 형성될 수 있다.
본 개시의 다른 실시예는 설계 파일에 동적 레이어 콘텐츠를 저장하기 위한 시스템으로서 기재될 수 있다. 시스템은 하나 이상의 설계 파일을 저장하도록 구성된 설계 파일 저장 디바이스를 포함할 수 있다. 각각의 설계 파일은 칩에 대한 복수의 프로세스 레이어에 대응하는 설계 데이터를 가질 수 있다. 시스템은 하나 이상의 기하학적 연산식을 저장하도록 구성된 기하학적 연산식 데이터베이스를 더 포함할 수 있다. 기하학적 연산식은, OR, AND, GROW, 및/또는 SHRINK 연산, 또는 이들의 임의의 조합일 수 있다. 기하학적 연산식은 특정 칩 또는 칩 상의 하나 이상의 프로세스 레이어에 대응할 수 있다. 하나의 실시예에서, 각각의 기하학적 연산식은 특정 칩 구조와 연관된다.
시스템은 또한, 설계 파일 저장 디바이스 및 기하학적 연산식 데이터베이스와 전자 통신하는 프로세서를 포함할 수 있다.
프로세서는, 설계 파일 저장 디바이스로부터 특정 칩에 대한 설계 파일을 수신하고, 기하학적 연산식 데이터베이스로부터 기하학적 연산식을 수신하고, 설계 파일의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 동적 레이어 콘텐츠를 갖는 다각형을 생성하고, 동적 레이어 콘텐츠를 갖는 다각형을 포함하도록 설계 파일을 업데이트하도록 구성될 수 있다.
다른 실시예에서, 각각의 설계 파일은 복수의 셀 인덱스를 갖는다. 각각의 셀 인덱스는 셀 경계 및 셀 설계 데이터를 갖는다. 이 실시예에서, 프로세서는 또한, 셀 인덱스와 연관된 셀 경계를 검색하고, 셀 경계가 관심있는 영역과 교차하는지 여부 및 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하고, 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우 셀 설계 데이터를 검색하도록 구성된다. 다각형은, 검색된 셀 설계 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 생성될 수 있다.
하나의 실시예에서, 프로세서는 또한, 설계 파일에서의 하나 이상의 아키텍처 특유의 아웃라인을 검출하도록 구성될 수 있다. 이 실시예에서, 다각형은, 하나 이상의 아키텍처 특유의 아웃라인에 대해 기하학적 연산식을 적용함으로써 생성된다.
본 개시의 또다른 실시예는, 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독가능한 매체로서 기재될 수 있는데, 프로그램 명령어는 컴퓨터로 하여금, 컴퓨터에서, 복수의 프로세스 레이어에 대응하는 설계 데이터를 갖는 설계 파일을 수신하는 단계, 컴퓨터에서, 기하학적 연산식을 수신하는 단계, 컴퓨터를 사용하여, 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 형성되는 동적 레이어 콘텐츠를 갖는 다각형을 생성하는 단계, 및 컴퓨터를 사용하여, 동적 레이어 콘텐츠를 갖는 다각형을 설계 파일에 저장하는 단계를 포함하는 방법을 수행하게 한다.
하나의 실시예에서, 비일시적 컴퓨터 판독가능한 매체는, 또한, 컴퓨터로 하여금, 설계 파일에서의 복수의 셀 인덱스 - 각각의 셀 인덱스는 셀 경계 및 칩의 셀 데이터에 대응하는 데이터를 가짐 - 를 판독하고, 셀 인덱스와 연관된 셀 경계를 검색하고, 셀 경계가 관심있는 영역과 교차하는지 여부를 결정하고, 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하고, 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우 셀 데이터를 검색하게 하는 프로그램 명령어를 포함할 수 있다. 다각형은, 검색된 셀 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 생성된다.
본 개시의 속성 및 목적의 보다 완전한 이해를 위해, 첨부 도면과 함께 취한 다음의 상세한 설명을 참조하여야 할 것이다.
도 1은 본 개시의 하나의 실시예를 예시한 흐름도이다.
도 2는 설계 파일의 그래픽 표현이다.
도 3은 본 개시의 하나의 실시예와 함께 사용된 컴퓨터 시스템의 시스템 도면이다.
도 4는 본 개시의 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능한 매체를 도시한 도면이다.
도 5는 본 개시의 다른 실시예를 예시한 흐름도이다.
도 1은 본 개시의 하나의 실시예를 예시한 흐름도이다.
도 2는 설계 파일의 그래픽 표현이다.
도 3은 본 개시의 하나의 실시예와 함께 사용된 컴퓨터 시스템의 시스템 도면이다.
도 4는 본 개시의 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능한 매체를 도시한 도면이다.
도 5는 본 개시의 다른 실시예를 예시한 흐름도이다.
청구 내용은 특정 실시예에 관련하여 기재될 것이지만, 여기에 서술된 이점 및 특징 전부를 제공하는 것이 아닌 실시예를 포함하는 다른 실시예도 또한 본 개시의 범위 내에 속한다. 본 개시의 범위에서 벗어나지 않고서 다양한 구조적, 논리적, 프로세스 단계 및 전자적 변경이 행해질 수 있다. 따라서, 본 개시의 범위는 첨부된 청구항을 참조해서만 정의된다.
여기에서 사용될 때, 용어 “웨이퍼”는 일반적으로 반도체 또는 비(non)-반도체 재료로 형성된 기판을 지칭한다. 이러한 반도체 또는 비-반도체 재료의 예는, 단결정질 실리콘, 갈륨 비소화물, 및 인듐 인화물을 포함하지만, 이에 한정되는 것은 아니다. 이러한 기판은 보통 반도체 제조 설비에서 설치 및/또는 처리될 수 있다.
웨이퍼는 기판 상에 형성된 하나 이상의 레이어를 포함할 수 있다. 예를 들어, 이러한 레이어는 레지스트, 유전체 재료, 및 전도성 재료를 포함할 수 있지만, 이에 한정되는 것은 아니다. 많은 상이한 유형의 이러한 레이어가 당해 기술 분야에 공지되어 있으며, 여기에서 사용되는 용어 웨이퍼는 이러한 레이어의 모든 유형을 포함한 웨이퍼를 망라하도록 의도된다.
웨이퍼 상에 형성된 하나 이상의 레이어는 패터닝되거나 패터닝되지 않을 수 있다. 예를 들어, 웨이퍼는, 각각이 반복가능한 패터닝된 피쳐를 갖는 복수의 다이들을 포함할 수 있다. 이러한 재료 레이어의 형성 및 프로세스로 최종적으로 완성된 디바이스가 될 수 있다. IC와 같은 많은 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있고, 여기에서 사용되는 용어 웨이퍼는 당해 기술 분야에 공지된 임의의 유형의 디바이스가 그 위에 제조되고 있는 웨이퍼를 망라하도록 의도된다. 여기에서 사용될 때, 용어 “칩”은 특정 용도를 위해 설계된 IC의 콜렉션을 포함할 수 있다.
실시예는 웨이퍼에 관련하여 여기에 기재되어 있지만, 실시예가 일반적으로 마스크 또는 포토마스크로도 지칭될 수 있는 레티클과 같은 또다른 표본에 대해 사용될 수 있다는 것을 이해하여야 할 것이다. 많은 상이한 유형의 레티클이 당해 기술 분야에 공지되어 있고, 여기에서 사용되는 용어 "레티클”, “마스크”, 및 “포토마스크”는 당해 기술 분야에 공지된 모든 유형의 레티클을 망라하도록 의도된다.
여기에서 사용될 때 용어 “설계” 및 “설계 데이터”는 일반적으로, IC의 물리적 설계(레이아웃) 및 복잡한 시뮬레이션이나 단순한 기하학적 및 불(Boolean) 연산을 통해 물리적 설계로부터 도출된 데이터를 지칭한다. 물리적 설계는 GDS(graphical data stream) 파일, 임의의 다른 표준 기계 판독가능한 파일, 당해 기술 분야에 공지된 임의의 다른 적합한 파일, 및 설계 데이터베이스와 같은 데이터 구조에 저장될 수 있다. GDSII 파일은 설계 레이아웃 데이터의 표현에 사용되는 파일 부류 중의 하나이다. 이러한 파일의 다른 예는 GL1 및 OASIS 파일 그리고 KLA-Tencor(Milpitas, Calif.)의 소유인 RDF 데이터와 같은 전매 파일 포맷을 포함한다. 또한, 레티클 검사 시스템에 의해 획득된 레티클의 이미지 및/또는 이의 유도체는 설계에 대한 “프록시” 또는 “프록시들”로서 사용될 수 있다. 이러한 레티클 이미지 또는 이의 유도체는, 설계를 사용하는 여기에 기재된 임의의 실시예에서 설계 레이아웃에 대한 대체물로서 작용할 수 있다. 설계는, Zafar 등에게 2009년 8월 4일 허여된 공동 소유의 미국 특허 출원 제7,570,796호 및 Kulkarni 등에게 2010년 3월 9일 허여된 제7,676,077호에 기재된 임의의 다른 설계 데이터 또는 설계 데이터 프록시를 포함할 수 있으며, 이 특허는 둘 다 여기에 완전히 서술된 것처럼 참조에 의해 여기에 포함된다. 또한, 설계 데이터는 표준 셀 라이브러리 데이터, 통합된 레이아웃 데이터, 하나 이상의 레이어에 대한 설계 데이터, 설계 데이터의 유도체, 및 전체 또는 부분 칩 설계 데이터일 수 있다.
또한, 여기에 기재된 "설계” 및 “설계 데이터”는 설계 프로세스에서 반도체 디바이스 설계자에 의해 생성되는 정보 및 데이터를 지칭하며, 따라서 임의의 물리적 웨이퍼 상의 설계의 인쇄에 앞서, 여기에 기재된 실시예에서도 사용하는 것이 가능하다.
바람직하게, “설계” 또는 “물리적 설계”는 이들 용어가 여기에서 사용될 때에, 웨이퍼 상에 이상적으로 형성되는 설계를 지칭한다. 이 방식에서, 여기에 기재된 설계 또는 물리적 설계는 바람직하게 OPC(optical proximity correction) 피쳐와 같이 웨이퍼 상에 인쇄되지 않을 설계의 피쳐를 포함하지 않을 것이며, 이는 실제로 그 자체가 인쇄되지 않고 웨이퍼 상의 피쳐의 인쇄를 강화하도록 설계에 추가되는 것이다. 이 방식에서, 일부 실시예에서, 여기에 더 기재되는 단계에 사용되는 웨이퍼에 대한 설계는, 웨이퍼 상에 인쇄되지 않을 설계의 피쳐를 포함하지 않는다. 방법의 단계들 각각은 여기에 더 기재된 바와 같이 수행될 수 있다. 방법은 또한, 여기에 기재된 설계 데이터 획득 서브시스템 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 포함할 수 있다. 단계들은, 여기에 기재된 임의의 실시예에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행된다. 또한, 상기에 기재된 방법은 여기에 기재된 임의의 시스템 실시예에 의해 수행될 수 있다.
예를 들어 하나의 실시예에서, 레티클 검사 시스템에 의해 생성된 레티클의 이미지가 설계 데이터 공간에서 설계 데이터로서 사용된다. 레티클은 웨이퍼 상에 설계 데이터를 인쇄하는 데에 사용된다. 이 방식에서, 레티클 검사 시스템에 의해 생성된 이미지 또는 레티클은 설계 데이터에 대한 대체물로서 사용될 수 있다. 이 실시예에서 사용된 레티클의 이미지는 당해 기술 분야에 공지된 임의의 레티클 검사 시스템에 의해 임의의 적합한 방식으로 생성된 레티클의 임의의 적합한 이미지를 포함할 수 있다. 예를 들어, 레티클의 이미지는 각각 고배율 광학 레티클 검사 시스템 또는 전자 빔 기반 레티클 검사 시스템에 의해 획득된 레티클의 고배율 광학 또는 전자 빔 이미지일 수 있다. 대안으로서, 레티클의 이미지는 에어리얼(aerial) 이미징 레티클 검사 시스템에 의해 획득된 레티클의 에어리얼 이미지일 수 있다.
레티클 이미지로부터 도출된 이미지는 또한 설계 데이터에 대한 “프록시”로서 작용할 수 있다. 예를 들어, 레티클 검사 시스템 또는 임의의 다른 적합한 이미징 시스템에 의해 생성된 레티클 이미지는, 설계 데이터에 대하여 “프록시”로서 사용될 수 있는, 레티클 이미지가 웨이퍼 상에 어떻게 인쇄될지 예시하는 시뮬레이트된 이미지를 생성하는 데에 사용될 수 있다. 하나의 실시예에서, 레티클 이미지가 웨이퍼 상에 어떻게 인쇄될지 예시하는 시뮬레이트된 이미지는 설계 데이터 공간에서 설계 데이터로서 사용된다. 이 방식에서, 레티클 이미지가 웨이퍼 표면 상에 어떻게 나타날 것인지의 시뮬레이션도 또한 설계 데이터에 대한 대체물로서 작용할 수 있다. 시뮬레이트된 이미지는 당해 기술 분야에 공지된 임의의 적합한 방법 또는 시스템을 사용하여 임의의 방식으로 생성될 수 있다. 시뮬레이트된 이미지는, 하나 이상의 단계를 수행하도록 설계 데이터를 사용하는 여기에 기재된 임의의 실시예에서 설계 데이터에 대한 프록시로서 사용될 수 있다.
하나 이상의 단계를 수행하도록 설계 데이터가 적어도 부분적으로 사용되는 여기에 기재된 실시예에서, 설계 데이터는 상기에 기재된 임의의 설계 데이터 또는 설계 데이터 프록시 또는 이들의 임의의 조합을 포함할 수 있다.
설계 지침(design-guided) 검사는 웨이퍼 검사에의 설계 데이터의 이용을 가능하게 하며, 보다 나은 감도 및 쓰루풋을 가능하게 한다. 설계 지침 검사로써 검사 툴을 증진시키는 것은 유리할 수 있으며, 따라서 속도 및 광학기기에 대한 한계에도 불구하고 결함 검출을 가능하게 한다. 여기에 개시된 실시예는 도출된 레이어 데이터를 생성하도록 설계 데이터에서의 레이어를 이용한다.
설계 데이터는 레이어 형태로 레이아웃을 구조화(organize)할 수 있으며, 각각의 레이어는 그 레이어를 인쇄/제조하는 데에 사용된 리소그래피 마스크의 설계 의도(design intent)에 대응한다. 이전에는 설계 데이터 정보가 정적이었다. 설계 데이터 안에 도출된 레이어 콘텐츠를 통합하는 방법이 존재하지 않았다.
도 1은 본 개시의 하나의 실시예에 따른 방법(100)을 기재한다. 이 방법(100)에서, 특정 칩 영역에 대한 다각형이 검색된다(101). 다각형은 프로세서를 사용하여 검색될 수 있다(101). 프로세서는 중앙 또는 분산 서버를 포함할 수 있다. 다각형은 외부 또는 내부 데이터베이스, 하드 드라이브로부터, 또는 사용자 공급 위치로부터 검색될 수 있다(101). 칩 영역은 전체 칩 또는 칩의 서브세트일 수 있다. 예를 들어, 칩 영역은 칩 상의 특정 구조에 대응할 수 있다.
설계 파일 메타데이터가 검색된다(103). 설계 파일 메타데이터는 설계 파일에 또는 관련 설계 파일에 대응하는 별개의 파일과 같은 방식으로 저장될 수 있다. 설계 파일 메타데이터는 내부 또는 외부 데이터베이스, 하드 드라이브 상에 또는 사용자 공급 위치로부터 저장될 수 있다. 설계 파일 메타데이터는 칩에 관한 정보, 허용오차, 및 기타 관련 정보를 포함할 수 있다. 설계 데이터 프로세스 레이어에 대한 세부사항이 메타데이터로부터 검색된다(105). 설계 데이터 프로세스 레이어는 메타데이터에 직접 저장될 수 있거나, 또는 설계 데이터 프로세스 레이어는 메타데이터의 자동 또는 수동 분석 및 검토에 의해 검색될 수 있다(105).
방법(100)에서 다음 단계는, 도출된 레이어가 설계 파일 메타데이터에 존재하는지 여부를 결정하는 것(107)이다. 그러한 경우, 입력 프로세스 레이어가 도출된 레이어 정의로부터 검색될 수 있다(111). 도출된 프로세스 레이어 정의는 입력 프로세스 레이어 및 하나 이상의 연산자를 포함하는 식을 포함한다. 도출된 프로세스 레이어는 소프트웨어에 의해 해석될 수 있는 커스텀(custom) 정의이다. 이 커스텀 메타데이터정의를 사용하여, 소프트웨어는 도출된 레이어가 설계 데이터에 존재하는지 여부를 결정할 수 있다. 설계 데이터 또는 메타데이터에 어떠한 도출된 레이어도 존재하지 않는 경우, 설계 데이터의 셀 인덱스가 판독된다(109). 셀 경계가 검색된다(113). 셀 경계는 설계 파일에서의 임의의 분할(division) 또는 설계 파일에서의 특정 또는 반복 구조에 관련된 설계 파일의 분할일 수 있다.
방법(110)은 셀 경계가 관심있는 영역과 교차하는지 여부를 알아보도록 체크한다(115). 관심있는 영역은 칩 상의 또는 설계 파일에서의 미리 결정된 영역에 대응할 수 있다. 관심있는 영역은 설계 파일 메타데이터에 저장될 수 있다. 다른 실시예에서, 관심있는 영역은 사용자에 의해 제공될 수 있다. 다른 실시예에서, 관심있는 영역은 결함 발견 툴로부터의 피드백에 기초하여 동적으로 생성될 수 있다. 셀 경계가 관심있는 영역과 교차하지 않는 경우, 새로운 셀 경계가 선택되어 테스트된다.
셀 경계가 관심있는 영역과 교차하는 경우, 방법(100)은 셀이 관심있는 레이어를 포함하는지 여부를 체크한다(117). 관심있는 레이어는 칩 상의 또는 설계 파일에서의 미리 결정된 레이어에 대응할 수 있다. 관심있는 레이어는 설계 파일 메타데이터에 저장될 수 있다. 다른 실시예에서, 관심있는 레이어는 사용자에 의해 제공될 수 있다. 다른 실시예에서, 관심있는 레이어는 결함 발견 툴로부터의 피드백에 기초하여 동적으로 생성될 수 있다. 셀 경계가 관심있는 레이어와 교차하지 않는 경우, 새로운 셀 경계가 선택되어 테스트된다.
셀 경계가 관심있는 레이어를 포함하는 경우, 셀 데이터가 판독된다(119). 셀 데이터가 관심있는 영역 내에 속하지 않는 경우(121), 새로운 셀 경계가 선택되어 테스트된다. 셀 데이터가 관심있는 영역을 포함하는 경우, 하나 이상의 레이어에 대한 다각형 데이터가 검색된다(123). 프로세스 도출된 레이어 식이 검색되고(125) 다각형 데이터에 적용된다. 다각형 데이터는 도출된 레이어로 리턴(return)된다(127).
본 개시의 다른 실시예는 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하기 위한 방법으로서 기재될 수 있다. 방법(500)을 기재한 흐름도가 도 5에 도시되어 있다. 방법(500)은 프로세서에서 설계 파일을 수신하는 것(501)을 포함한다. 설계 데이터로서 설계 파일은 복수의 프로세스 레이어에 대응한다. 설계 파일의 예는 GDS 또는 OASIS(Open Artwork System Interchange Standard) 파일 포맷의 전자 파일을 포함한다. 설계 파일은 레이아웃 정보를 포함한다. 도 2는 설계 파일의 시각적 표현의 예이다. 설계 파일은 레이어에 기초하여 레이아웃을 구조화할 수 있다. 각각의 레이어는 그 레이어를 인쇄 또는 제조하는 데에 사용되는 리소그래피 마스크의 설계 의도에 대응할 수 있다.
하나의 실시예에서, 부분들에서의 설계 데이터는 하나보다 많은 설계 레이어에 대한 설계 데이터를 포함한다. 이 방식에서, 여기에 기재된 방법에 사용된 설계 데이터는 설계의 하나 이상의 레이어에 대한 설계 데이터일 수 있다. 여기에 기재된 방법에서 설계의 하나 이상의 레이어에 대한 설계 데이터를 사용하는 것은, 하나보다 많은 레이어 상의 결함을 검출할 수 있는, 명시야(BF; bright field) 검사를 사용하여 결함이 검출될 때, 그리고 위치의 임계도(criticality)가 설계의 이전 또는 다음 레이어에 대해 일어나는 일에 따라 좌우될 수 있는 경우와 같은 사례에 유용할 수 있다. 상기 기재된 방법은, 관심있는 일부 또는 모든 결함을 적어도 유사한 설계 데이터를 갖는 그룹들로 비닝(binning)하는 것을 포함할 수 있다.
설계 데이터는 설계 데이터에 대한 CAD 레이아웃 및 설계 데이터에 대한 콘텍스트 레이어 또는 레이어들을 포함하는 데이터베이스에 저장될 수 있다. 데이터베이스는 당해 기술 분야에 공지된 적합한 구성을 가질 수 있고, 여기에 기재된 임의의 다른 데이터 또는 정보를 포함할 수 있다. 또한, 데이터베이스에서의 데이터는 임의의 다른 적합한 데이터 구조에 저장될 수 있다. 데이터베이스는 입력으로서 GDSII 파일 및 콘텍스트 레이어(들)를 사용하여 소프트웨어에 의해 채워질 수 있다. 일반적으로, 소프트웨어는 GDSII 파일 및 콘텍스트 레이어(들)를 사용하여 데이터베이스를 생성하도록 프로세서 상에서 실행가능한 프로그램 명령어로서 구성될 수 있다. 콘텍스트 레이어(들)는 당해 기술 분야에 공지된 임의의 방식으로 획득되거나 생성될 수 있고, 여기에 기재된 임의의 콘텍스트 정보 또는 데이터를 포함할 수 있다. 일반적으로, GDSII 파일은 설계 데이터가 저장되는 임의의 다른 적합한 데이터 구조로 교체될 수 있다.
GDSII 파일은 집적 회로 또는 IC 레이아웃 아트워크의 데이터 교환을 위한 데이터베이스 파일 포맷이다. 이는 평면 기하학 형상, 텍스트 라벨, 및 계층 형태의 레이아웃에 관한 기타 정보를 나타내는 이진 파일 포맷이다. 데이터는 레이아웃 공유, 상이한 툴 간의 아트워크 이동, 또는 포토마스크 생성에 사용될 아트워크의 전부 또는 일부를 재구성하는 데에 사용될 수 있다.
GDSII 파일은 보통 IC 설계 사이클의 최종 출력 제품이고, IC 제조를 위해 IC 파운더리에 주어진다. GDSII 파일에 포함된 객체는 “레이어 번호”, “데이터타입” 또는 “텍스트타입”을 포함하는 것에 수치 속성을 할당함으로써 그룹화된다. 이들 속성은 집적 회로를 제조하는 데에 사용된 "재료의 레이어”에 대응하도록 설계되었지만, 그의 의미는 물리적 레이아웃이 설계되는 방식을 반영하도록 급격하게 더 추상적이 되었다.
다른 유형의 설계 파일은 OASIS이다. OASIS는 그의 설계 및 제조 동안 집적 회로에 대한 전자 패턴을 나타내고 표현하도록 컴퓨터에 의해 사용되는 언어이다. 언어는 다각형, 직사각형 및 사다리꼴과 같은 기하학적 형상에 필요한 코드를 정의한다. 이는 각각이 가질 수 있는 특성의 유형, 이들이 이들 형상에 의해 이루어지는 패턴을 포함하는 셀들로 어떻게 구조화될 수 있는지 정의하고, 각각이 서로에 대해 어떻게 배치될 수 있는지 정의한다. OASIS는 데이터 크기를 감소시키도록 복잡한 유형의 기하학적 형상(25 유형의 사다리꼴만)을 도입함으로써 GDSII 파일의 큰 크기의 알려진 문제를 해결하려고 시도한다. 또한, 좌표에 대한 (Run-length 인코딩과 유사한) 가변 길이 숫자 포맷이 구현되었다. 마지막으로, OASIS 파일에서의 각각의 셀은 지집(gzip)형 알고리즘에 의해 독립적으로 압축될 수 있다.
OASIS.MASK라 불리는 OASIS의 제한된 버전은, 패턴 생성기 및 검사 시스템과 같은 반도체 포토마스크 제조 장비의 고유한 필요성에 대처한다. 아래의 OASIS 표현의 각각의 라인은 레코드 번호 및 레코드 타입에 이어서 레코드 타입을 정의하는 값의 세트를 포함한다. 셀은 배치된 기하학적 형상들의 콜렉션일 수 있다. 이는 또한 셀들의 콜렉션일 수 있으며, 각각이 다른 셀 및/또는 기하학적 형상을 포함한다. 각각의 셀은 적어도 하나의 레이어를 가져야 한다. 이 견해에서, 각각의 컬러는 셀 내의 상이한 레이어를 나타낸다. 집적 회로는 수많은 고유의 셀 및 동일 셀의 반복 인스턴스를 포함할 수 있다.
방법(500)은 프로세서에서 기하학적 연산식을 수신하는 것(503)을 더 포함한다. 기하학적 연산식은 설계 파일의 둘 이상의 레이어에 대해 기하학적 연산을 수행하도록 구성된다. 다르게 말하자면, 기하학적 연산식은 설계 파일의 둘 이상의 레이어에 기초하여 결합 다각형(combination polygon)을 만들 수 있다. 기하학적 연산식은, 설계 파이프라인에 의해 리턴되고 있는 데이터의 시간을 감소시키도록 grow, 그 다음 shrink, 그 다음 grow 연산을 수행할 수 있다. 이 연산은 특히 전자 설계 자동화 시스템에 유용할 수 있다. 다른 기하학적 연산식은, 다양한 레이어에서의 중첩을 조명하도록 유용할 수 있는 XOR, 중첩하는 영역에서의 데이터만 얻고 나머지를 버리도록 유용할 수 있는 AND, 및 2개의 레이어 간의 공통 영역을 식별하고 결과에서 의미를 도출하도록 유용할 수 있는 OR를 포함할 수 있다.
일부 실시예에서, 기하학적 연삭식은 레이어 콘텐츠와 연관될 수 있다. 다른 실시예에서, 기하학적 연산식은 런타임(runtime)에 생성되어 해석된다. 예를 들어, 설계 파일이 SRAM 아웃라인을 갖는 경우, NMOS 및 PMOS 레이어가 개별 레이어로서 설계 파일에 개별적으로 저장될 수 있다. NMOS 영역에 대한 SRAM 주의 영역을 식별하기 위하여, NMOS 레이어는 SRAM 아웃라인에 AND될 수 있다. 동일 접근법이 PDA(Pixel to Design Alignment, 툴에 의해 보고되는 결합 위치 정확도를 개선하기 위한 설계 기반의 정렬 방법) 아웃라인 레이어에도 확장될 수 있다. 이 예에서, OUTLINE_LAYER가 식 OR(SHRINK(GROW(METAL1, 100 nm), 100nm))에 의해 생성될 수 있으며(505), 여기에서 METAL1은 설계 파일에서의 레이어이고, 100nm은 GROW 및 SHRINK 연산이 수행되는 값이다. 본질적으로, 이는 시스템이 설계 서비스 코드를 향후 사용 사례를 위해 쉽게 확장할 수 있게 해주는 식 기반의 인프라구조를 제공한다. 다른 실시예에서, 기하학적 연산식은 SRAM 영역, 로직 영역, SRAM 및 주변 로직 영역과 같은 특정 칩 영역과 연관된다.
방법(500)은 프로세서를 사용하여 동적 레이어 콘텐츠를 갖는 다각형을 생성하는 것(505)을 더 포함한다. 다각형은 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 형성된다. 다각형이 생성된 후에(505), 다각형은 설계 파일에 저장되고 설계 파일은 예를 들어 내부 또는 외부 데이터베이스에 저장된다(507). 일부 실시예에서, 설계 파일은 미리 결정된 기간 후에 로컬 메모리에 저장될 수 있다.
하나의 실시예에서, 방법(500)은 프로세서를 사용하여 설계 파일에서 복수의 셀 인덱스를 판독하는 것(509)을 더 포함한다. 각각의 셀 인덱스는 셀 경계 및 칩의 셀 데이터에 대응하는 데이터를 갖는다. 셀 인덱스는 설계 또는 칩의 영역에 매핑된 수치 값일 수 있다. 셀 경계는 설계 파일에 대응하는 칩 또는 웨이퍼의 물리적 영역일 수 있다. 셀 경계는 설계 파일 전반에 걸쳐 균일할 수 있고(즉, 동일한 크기 및 형상으로 이루어짐), 또는 균일하지 않을 수 있다(즉, 상이한 크기 및/또는 형상).
방법(500)은, 프로세서를 사용하여, 셀 인덱스와 연관된 셀 경계를 검색하는 것(511)을 더 포함할 수 있다. 방법(500)은, 프로세서를 사용하여, 셀 경계가 관심있는 영역과 교차하는지 여부를 결정하는 것(513)을 더 포함할 수 있다. 방법(500)은, 프로세서를 사용하여, 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하는 것(515)을 더 포함할 수 있다. 관심있는 영역은 결함이 있기 쉬운 칩 또는 설계의 영역일 수 있다. 관심있는 영역은, 사용자에 의해 미리 결정되거나 또는 검사 시스템에 의해 동적으로 생성될 수 있다. 마찬가지로, 관심있는 레이어는 결함이 있기 쉬운 칩 또는 설계의 레이어일 수 있다. 관심있는 레이어는, 사용자에 의해 미리 결정되거나 또는 검사 시스템에 의해 동적으로 생성될 수 있다.
방법(500)은, 프로세서를 사용하여, 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우, 셀 데이터를 검색하는 것(517)을 더 포함할 수 있다. 하나의 실시예에서, 다각형은 검색된 셀 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 생성된다.
하나의 실시예에서, 방법(500)은, 프로세서를 사용하여, 설계 파일에서 하나 이상의 아키텍처 특유의 아웃라인을 검출하는 것(519)을 더 포함할 수 있으며, 다각형은 하나 이상의 아키텍처 특유의 아웃라인에 대해 기하학적 연산식을 적용함으로써 형성된다. 예를 들어, 아키텍처 특유의 아웃라인은 트레이스 구조, 메모리 구조, 게이트 구조, 또는 메모리 및 게이트 구조의 콜렉션일 수 있다.
본 개시의 다른 실시예는 설계 파일에 동적 레이어 콘텐츠를 저장하기 위한 시스템으로서 기재될 것이다. 시스템은 하나 이상의 설계 파일을 저장하도록 구성된 설계 파일 저장 디바이스를 포함할 수 있다. 각각의 설계 파일은 칩에 대한 복수의 프로세스 레이어에 대응하는 설계 데이터를 가질 수 있다. 시스템은 하나 이상의 기하학적 연산식을 저장하도록 구성된 기하학적 연산식 데이터베이스를 더 포함할 수 있다. 시스템은 설계 파일 저장 디바이스 및 기하학적 연산식 데이터베이스와 전자 통신하는 프로세서를 더 포함할 수 있다.
프로세서는, 설계 파일 저장 디바이스로부터, 특정 칩에 대한 설계 파일을 수신하도록 구성될 수 있다. 프로세서는 또한, 기하학적 연산식 데이터베이스로부터, 기하학적 연산식을 수신하도록 구성될 수 있다. 프로세서는 또한, 설계 파일의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 기하학적 연산식을 적용함으로써 동적 레이터 콘텐츠를 갖는 다각형을 생성하고, 동적 레이어 콘텐츠를 갖는 다각형을 포함하도록 설계 파일을 업데이트하도록 구성될 수 있다.
하나의 실시예에서, 설계 데이터 획득 서브시스템은 검사 시스템이다. 예를 들어, 여기에 기재된 광학 및 전자 빔 출력 획득 서브시스템이 검사 시스템으로서 구성될 수 있다. 다른 실시예에서, 설계 데이터 획득 서브시스템은 결함 검토 시스템이다. 예를 들어, 여기에 기재된 광학 및 전자 빔 출력 획득 서브시스템이 결함 검토 시스템으로서 구성될 수 있다. 부가의 실시예에서, 설계 데이터 획득 서브시스템은 계측 시스템이다. 예를 들어, 여기에 기재된 광학 및 전자 빔 출력 획득 서브시스템이 계측 시스템으로서 구성될 수 있다. 특히, 여기에 기재되며 도 1에 도시된 출력 획득 서브시스템의 실시예는, 그것들이 사용될 응용에 따라 상이한 이미징 능력을 제공하도록 하나 이상의 파라미터가 수정될 수 있다. 하나의 이러한 예에서, 도 1에 도시된 설계 데이터 획득 서브시스템은, 그것이 검사보다는 결함 검토 또는 계측을 위해 사용될 경우l 더 높은 분해능을 갖도록 구성될 수 있다. 다르게 말하자면, 도 1에 도시된 설계 데이터 획득 서브시스템의 실시예는 설계 데이터 획득 서브시스템에 대해 다소 일반적이고 다양한 구성을 기재한 것이며, 이는 상이한 응용에 더 적합하거나 덜 적합한 상이한 이미징 능력을 갖는 출력 획득 서브시스템을 생성하도록 당해 기술 분야에서의 숙련자에게 명백할 다수의 방식으로 맞춤화될 수 있다.
본 개시의 시스템 및 방법은, 웨이퍼 및 레티클과 같은 표본의 검사, 결함 검토, 및 계측을 위해 구성되는 출력 획득 서브시스템, 결함 검토 출력 획득 서브시스템, 및 계측 설계 데이터 획득 서브시스템을 이용할 수 있다. 예를 들어, 여기에 기재된 실시예는 마스크 검사, 웨이퍼 검사, 및 웨이퍼 계측의 목적으로 SEM 및 광학 이미지 둘 다를 사용하기 위해 구성될 수 있다. 특히, 여기에 기재된 실시예는 광대역 플라즈마 검사기, 전자 빔 검사기 또는 결함 검토 툴, 마스크 검사기, 가상 검사기 등과 같은 설계 데이터 획득 서브시스템의 컴포넌트이거나 이에 연결되는 컴퓨터 노드 또는 컴퓨터 클러스터 상에 설치될 수 있다. 이 방식에서, 여기에 기재된 실시예는, 웨이퍼 검사, 마스크 검사, 전자 빔 검사 및 검토, 계측 등을 포함하지만 이에 한정되는 것은 아닌 다양한 응용에 사용될 수 있는 출력을 생성할 수 있다. 도 3에 도시된 출력 획득 서브시스템의 특성은 실제 출력을 생성할 표본에 기초하여 상기 기재된 바와 같이 수정될 수 있다.
이러한 서브시스템은, 적어도 에너지 소스 및 검출기를 포함하는 설계 데이터 획득 서브시스템을 포함한다. 에너지 소스는 웨이퍼로 향하는 에너지를 발생시키도록 구성된다. 검출기는 웨이퍼로부터의 에너지를 검출하고 검출된 에너지에 응답하여 출력을 생성하도록 구성된다.
하나의 실시예에서, 웨이퍼로 향하는 에너지는 광을 포함하고, 웨이퍼로부터 검출된 에너지는 광을 포함한다. 예를 들어, 도 3에 도시된 시스템의 실시예에서, 설계 데이터 획득 서브시스템(10)은 웨이퍼(14)로 광을 지향시키도록 구성된 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광원을 포함한다. 예를 들어, 도 3에 도시된 바와 같이, 조명 서브시스템은 광원(16)을 포함한다. 하나의 실시예에서, 조명 서브시스템은, 하나 이상의 사각 및/또는 하나 이상의 수직각을 포함할 수 있는 하나 이상의 입사각으로 웨이퍼로 광을 지향시키도록 구성된다. 예를 들어, 도 3에 도시된 바와 같이, 광원(16)으로부터의 광이 광학 소자(18) 그리고 그 다음 렌즈(20)를 통해 빔 스플리터(21)로 지향되며, 이는 광을 웨이퍼(14)에 수직 입사각으로 지향시킨다. 입사각은 예를 들어 웨이퍼의 특성에 따라 달라질 수 있는 임의의 적합한 입사각을 가질 수 있다.
조명 서브시스템은 상이한 때에 상이한 입사각으로 웨이퍼에 광을 지향시키도록 구성될 수 있다. 예를 들어, 설계 데이터 획득 서브시스템은, 광이 도 3에 도시된 바와 상이한 입사각으로 웨이퍼로 지향될 수 있도록, 조명 서브시스템의 하나 이상의 요소의 하나 이상의 특성을 변경하도록 구성될 수 있다. 하나의 이러한 예에서, 설계 데이터 획득 서브시스템은, 광이 상이한 입사각으로 웨이퍼로 지향되도록, 광원(16), 광학 소자(18) 및 렌즈(20)를 이동시키도록 구성될 수 있다.
일부 경우에, 설계 데이터 획득 서브시스템은 동시에 하나보다 많은 입사각으로 웨이퍼로 광을 지향시키도록 구성될 수 있다. 예를 들어, 조명 서브시스템은 하나보다 더 많은 조명 채널을 포함할 수 있고, 조명 채널 중의 하나는 도 3에 도시된 바와 같이 광원(16), 광학 소자(18) 및 렌즈(20)를 포함할 수 있으며, 조명 채널 중의 또다른 것(도시되지 않음)은 동일하거나 상이하게 구성될 수 있는 유사한 요소를 포함할 수 있거나, 또는 적어도 광원 그리고 어쩌면 여기에 더 기재된 바와 같은 하나 이상의 다른 컴포넌트를 포함할 수 있다. 이러한 광이 동시에 다른 광으로서 웨이퍼로 지향되면, 상이한 입사각으로 웨이퍼로 지향된 광의 하나 이상의 특성(예컨대, 파장, 편광 등)이 상이할 수 있고, 그리하여 상이한 입사각으로 웨이퍼의 조명으로부터 나오는 광은 검출기(들)에서 서로 구별될 수 있다.
다른 경우에, 조명 서브시스템은 하나의 광원(예컨대, 도 3에 도시된 광원(16))만 포함할 수 있고, 광원으로부터의 광이 조명 서브시스템의 하나 이상의 광학 소자(도시되지 않음)에 의해 상이한 광 경로로(예컨대, 파장, 편광 등에 기초하여) 분리될 수 있다. 그 다음, 상이한 광 경로 각각에서의 광은 웨이퍼로 지향될 수 있다. 복수의 조명 채널은 동시에 또는 상이한 때에(예컨대, 상이한 조명 채널들이 웨이퍼를 순차적으로 조명하도록 사용될 때) 웨이퍼로 광을 지향시키도록 구성될 수 있다. 다른 경우에, 동일 조명 채널이 상이한 때에 상이한 특성으로 웨이퍼에 광을 지향시키도록 구성될 수 있다. 예를 들어, 일부 경우에, 광학 소자(18)는 스펙트럼 필터로서 구성될 수 있고, 스펙트럼 필터의 특성은 상이한 파장의 광이 상이한 때에 웨이퍼로 지향될 수 있도록, 다양한 상이한 방식으로(예컨대, 스펙트럼 필터를 교체함으로써) 변경될 수 있다. 조명 서브시스템은 순차적으로 또는 동시에 상이하거나 동일한 입사각으로 상이하거나 동일한 특성을 갖는 광을 웨이퍼에 지향시키기 위해 당해 기술 분야에 공지된 임의의 다른 적합한 구성을 가질 수 있다.
하나의 실시예에서, 광원(16)은 광대역 플라즈마(BBP; broadband plasma) 광원을 포함할 수 있다. 이 방식에서, 광원에 의해 생성되어 웨이퍼로 지향되는 광은 광대역 광을 포함할 수 있다. 그러나, 광원은 레이저와 같은 임의의 다른 적합한 광원을 포함할 수 있다. 레이저는 당해 기술 분야에 공지된 임의의 적합한 레이저를 포함할 수 있고, 당해 기술 분야에 공지된 임의의 적합한 파장 또는 파장들로 광을 생성하도록 구성될 수 있다. 또한, 레이저는 단색 또는 거의 단색인 광을 생성하도록 구성될 수 있다. 이 방식에서, 레이저는 협대역 레이저일 수 있다. 광원은 또한, 복수의 이산 파장 또는 파장대에서의 광을 생성하는 다색성(polychromatic) 광원을 포함할 수 있다.
광학 소자(18)로부터의 광은 렌즈(20)에 의해 빔 스플리터(21)로 포커싱될 수 있다. 렌즈(20)는 도 3에서 단일 굴절 광학 소자로서 도시되어 있지만, 실제로, 렌즈(20)는 조합하여 광학 소자로부터의 광을 웨이퍼로 포커싱하는 다수의 굴절 및/또는 반사 광학 소자들을 포함할 수 있다는 것을 이해할 것이다. 도 3에 도시되고 여기에 기재된 조명 서브시스템은 임의의 다른 적합한 광학 소자(도시되지 않음)를 포함할 수 있다. 이러한 광학 소자의 예는, 편광 컴포넌트(들), 스펙트럼 필터(들), 공간 필터(들), 반사 광학 소자(들), 아포다이저(apodizer)(들), 빔 스플리터(들), 개구(들) 등을 포함하지만, 이에 한정되는 것은 아니며, 당해 기술 분야에 공지된 임의의 이러한 적합한 광학 소자를 포함할 수 있다. 또한, 시스템은 출력 획득에 사용될 조명의 유형에 기초하여 조명 서브시스템의 요소 중의 하나 이상을 변경하도록 구성될 수 있다.
설계 데이터 획득 서브시스템은 또한, 광이 웨이퍼에 걸쳐 스캔되게 하도록 구성된 스캐닝 서브시스템을 포함할 수 있다. 예를 들어, 설계 데이터 획득 서브시스템은 출력 획득 동안 웨이퍼(14)가 그 위에 배치되는 스테이지(22)를 포함할 수 있다. 스캐닝 서브시스템은 광이 웨이퍼에 걸쳐 스캔될 수 있도록 웨이퍼를 이동시키도록 구성될 수 있는 임의의 적합한 기계적 및/또는 로봇 어셈블리(스테이지(22)를 포함함)를 포함할 수 있다. 추가적으로 또는 대안으로서, 설계 데이터 획득 서브시스템은, 설계 데이터 획득 서브시스템의 하나 이상의 광학 소자가 웨이퍼에 걸쳐 광의 일부 스캐닝을 수행하도록 구성될 수 있다. 광은 임의의 적합한 방식으로 웨이퍼에 걸쳐 스캔될 수 있다.
설계 데이터 획득 서브시스템은 하나 이상의 검출 채널을 더 포함한다. 하나 이상의 검출 채널 중의 적어도 하나는, 설계 데이터 획득 서브시스템에 의해 웨이퍼의 조명으로 인한 웨이퍼로부터의 광을 검출하도록 그리고 검출된 광에 응답하는 출력을 생성하도록 구성된 검출기를 포함한다. 예를 들어, 도 3에 도시된 설계 데이터 획득 서브시스템은 2개의 검출 채널을 포함하며, 하나는 콜렉터(24), 요소(26) 및 검출기(28)에 의해 형성되고, 다른 하나는 콜렉터(30), 요소(32) 및 검출기(34)에 의해 형성된다. 도 3에 도시된 바와 같이, 2개의 검출 채널은 상이한 수렴각에서 광을 수렴 및 검출하도록 구성된다. 일부 경우에, 하나의 검출 채널은 경면 반사된 광을 검출하도록 구성되고, 다른 검출 채널은 웨이퍼로부터 경면 반사된 것이 아닌(예컨대, 산란, 회절 등) 광을 검출하도록 구성된다. 그러나, 검출 채널 중의 둘 이상이 웨이퍼로부터 동일 유형의 광(예컨대, 경면 반사된 광)을 검출하도록 구성될 수 있다. 도 3은 2개의 검출 채널을 포함하는 설계 데이터 획득 서브시스템의 실시예를 도시하지만, 설계 데이터 획득 서브시스템은 상이한 수의 검출 채널(예컨대, 하나의 검출 채널만 또는 둘 이상의 검출 채널)을 포함할 수 있다. 콜렉터의 각각이 도 3에서 단일 굴절 광학 소자로서 도시되어 있지만, 콜렉터의 각각은 하나 이상의 굴절 광학 소자(들) 및/또는 하나 이상의 반사 광학 소자(들)를 포함할 수 있다는 것을 이해할 것이다.
하나 이상의 검출 채널은 당해 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있다. 예를 들어, 검출기는 PMT(photo-multiplier tube), CCD(charge coupled device), 및 TDI(time delay integration) 카메라를 포함할 수 있다. 검출기는 또한 당해 기술 분야에 공지된 임의의 다른 적합한 검출기를 포함할 수 있다. 검출기는 또한 비-이미징 검출기 또는 이미징 검출기를 포함할 수 있다. 이 방식에서, 검출기가 비-이미징 검출기인 경우, 검출기의 각각은 강도와 같은, 산란된 광의 특정 특성을 검출하도록 구성될 수 있지만, 이미징 평면 내의 위치의 함수로서 이러한 특성을 검출하도록 구성되지 않을 수 있다. 그리하여, 설계 데이터 획득 서브시스템의 검출 채널의 각각에 포함된 검출기 각각에 의해 생성되는 출력은 이미지 신호 또는 이미지 데이터가 아니라 신호 또는 데이터일 수 있다. 이러한 경우에, 시스템의 컴퓨터 서브시스템(36)과 같은 컴퓨터 서브시스템은 검출기의 비-이미징 출력으로부터 웨이퍼의 이미지를 생성하도록 구성될 수 있다. 그러나, 다른 경우에, 검출기는 이미징 신호 또는 이미지 데이터를 생성하도록 구성되는 이미징 검출기로서 구성될 수 있다. 따라서, 시스템은 다수의 방식으로 여기에 기재된 이미지를 생성하도록 구성될 수 있다.
도 3은 여기에 기재된 시스템 실시예에 포함될 수 있는 설계 데이터 획득 서브시스템의 구성을 일반적으로 예시하도록 여기에 제공된 것임을 유의하여야 한다. 명백하게, 여기에 기재된 설계 데이터 획득 서브시스템 구성은 상업용 시스템을 설계할 때 보통 수행되는 대로 시스템의 성능을 최적화하도록 변경될 수 있다. 또한, 여기에 기재된 시스템은 KLA-Tencor로부터 상업적으로 입수가능한 툴과 같은 기존의 출력 획득 시스템을 사용하여(예컨대, 기존의 출력 획득 시스템에 여기에 기재된 기능을 추가함으로써) 구현될 수 있다. 일부 이러한 시스템에 대하여, 여기에 기재된 방법은 출력 획득 시스템의 선택적 기능으로서 제공될 수 있다(예컨대, 출력 획득 시스템의 다른 기능에 추가하여). 대안으로서, 여기에 기재된 시스템은 완전히 새로운 시스템을 제공하도록 “처음부터” 설계될 수 있다.
시스템의 컴퓨터 서브시스템(36)은, 컴퓨터 서브시스템이 웨이퍼의 스캐닝 동안 검출기에 의해 생성된 출력을 수신할 수 있도록, 임의의 적합한 방식으로 설계 데이터 획득 서브시스템의 검출기에 연결될 수 있다(예컨대, “유선” 및/또는 “무선” 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해). 컴퓨터 서브시스템(36)은 여기에 기재된 바와 같이 검출기의 출력을 사용하는 다수의 기능 및 여기에 더 기재되는 임의의 다른 기능을 수행하도록 구성될 수 있다. 이 컴퓨터 서브시스템은 여기에 기재된 바와 같이 더 구성될 수 있다.
이 컴퓨터 서브시스템은(그 뿐만 아니라 여기에 기재된 다른 컴퓨터 서브시스템도) 또한, 여기에서 컴퓨터 시스템(들)으로도 지칭될 수 있다. 여기에 기재된 컴퓨터 서브시스템(들) 또는 시스템(들)의 각각은, 개인용 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 포함하는 다양한 형태를 취할 수 있다. 일반적으로, 용어 “컴퓨터 시스템”은 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 망라하도록 넓게 정의될 수 있다. 컴퓨터 서브시스템(들) 또는 시스템(들)은 또한, 병렬 프로세서와 같이 당해 기술 분야에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 또한, 컴퓨터 서브시스템(들) 또는 시스템(들)은 단독형으로든 또는 네트워킹된 툴로서 고속 프로세싱 및 소프트웨어를 갖춘 컴퓨터 플랫폼을 포함할 수 있다.
시스템이 하나보다 많은 컴퓨터 서브시스템을 포함하는 경우, 상이한 컴퓨터 서브시스템들이 서로 연결될 수 있으며, 그리하여 이미지, 데이터, 정보, 명령어 등이 여기에 더 기재되는 바와 같이 컴퓨터 서브시스템들 간에 보내질 수 있다. 예를 들어, 컴퓨터 서브시스템(36)은, 당해 기술 분야에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 컴퓨터 서브시스템(들)(102)에 연결될 수 있다. 이러한 컴퓨터 서브시스템의 둘 이상은 또한 공유 컴퓨터 판독가능한 저장 매체(도시되지 않음)에 의해 효과적으로 연결될 수 있다.
추가의 실시예는, 멀티 패터닝 단계 프로세스에서 웨이퍼 상에 인쇄된 설계의 상이한 패터닝된 피쳐들 간의 오버레이 오류를 결정하기 위한 컴퓨터 구현 방법을 수행하기 위해 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독가능한 매체에 관한 것이다. 하나의 이러한 실시예가 도 4에 도시되어 있다. 구체적으로, 도 4에 도시된 바와 같이, 비일시적 컴퓨터 판독가능한 매체(1800)는 컴퓨터 시스템(1804) 상에서 실행가능한 프로그램 명령어(1802)를 포함한다. 컴퓨터 구현 방법은 여기에 기재된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
여기에 기재된 바와 같은 방법을 구현하는 프로그램 명령어(1802)는 컴퓨터 판독가능한 매체(1800) 상에 저장될 수 있다. 컴퓨터 판독가능한 매체는 자기 또는 광학 디스크, 자기 테이프, 또는 당해 기술 분야에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독가능한 매체와 같은 저장 매체일 수 있다.
프로그램 명령어는 무엇보다도 프로시저 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 포함하는 임의의 다양한 방식으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라 ActiveX controls, C++ objects, JavaBeans, Microsoft Foundation Classes (“MFC”), SSE (Streaming SIMD Extension) 또는 다른 기술 또는 방법을 사용하여 구현될 수 있다.
컴퓨터 시스템(1804)은 여기에 기재된 임의의 실시예에 따라 구성될 수 있다.
본 개시는 하나 이상의 특정 실시예에 관련하여 기재되었지만, 본 개시의 사상 및 범위에서 벗어나지 않고서 본 개시의 다른 실시예가 이루어질 수 있다는 것을 이해할 것이다. 따라서, 본 개시는 첨부한 청구범위 및 이의 합당한 해석에 의해서만 한정되는 것으로 간주된다.
Claims (20)
- 칩에 대한 설계 파일에 동적 레이어 콘텐츠(dynamic layer content)를 저장하는 방법에 있어서,
프로세서에서, 복수의 프로세스 레이어에 대응하는 설계 데이터를 갖는 설계 파일을 수신하는 단계;
상기 프로세서에서, 기하학적 연산식(geometric operation formula)을 수신하는 단계;
상기 프로세서를 사용하여, 상기 설계 파일에서의 복수의 셀 인덱스를 판독하는 단계 - 각각의 셀 인덱스는 셀 경계 및 칩의 셀 데이터에 대응하는 데이터를 가짐 - ;
상기 프로세서를 사용하여, 셀 인덱스와 연관된 셀 경계를 검색(retrieving)하는 단계;
상기 프로세서를 사용하여, 상기 셀 경계가 관심있는 영역과 교차하는지 여부를 결정하는 단계;
상기 프로세서를 사용하여, 상기 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하는 단계;
상기 프로세서를 사용하여, 상기 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우, 상기 셀 데이터를 검색하는 단계;
상기 프로세서를 사용하여, 상기 검색된 셀 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 상기 기하학적 연산식을 적용함으로써 형성되는 동적 레이어 콘텐츠를 갖는 다각형(polygon)을 생성하는 단계;
상기 프로세서를 사용하여, 상기 동적 레이어 콘텐츠를 갖는 다각형을 상기 설계 파일에 저장하는 단계; 및
상기 동적 레이어 콘텐츠를 갖는 다각형을 포함하는 상기 설계 파일을 사용하여 검사 툴을 이용해 웨이퍼를 검사하는 단계
를 포함하는, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법. - 청구항 1에 있어서, 상기 기하학적 연산식은 특정 칩 영역과 연관되는 것인, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법.
- 청구항 1에 있어서, 상기 기하학적 연산식은 OR 연산인 것인, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법.
- 청구항 1에 있어서, 상기 기하학적 연산식은 AND 연산인 것인, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법.
- 청구항 1에 있어서, 상기 기하학적 연산식은 GROW 연산인 것인, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법.
- 청구항 1에 있어서, 상기 기하학적 연산식은 SHRINK 연산인 것인, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법.
- 청구항 1에 있어서,
상기 프로세서를 사용하여, 상기 설계 파일에서의 하나 이상의 아키텍처 특유의(architecture-specific) 아웃라인(outline)을 검출하는 단계를 더 포함하고,
상기 다각형은, 상기 하나 이상의 아키텍처 특유의 아웃라인에 대해 상기 기하학적 연산식을 적용함으로써 형성되는 것인, 칩에 대한 설계 파일에 동적 레이어 콘텐츠를 저장하는 방법. - 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템에 있어서,
하나 이상의 설계 파일을 저장하도록 구성된 설계 파일 저장 디바이스 - 각각의 설계 파일은 칩에 대한 복수의 프로세스 레이어에 대응하는 설계 데이터를 갖고, 각각의 설계 파일은 복수의 셀 인덱스를 가지며, 각각의 셀 인덱스는 셀 경계 및 셀 설계 데이터를 가짐 - ;
하나 이상의 기하학적 연산식을 저장하도록 구성된 기하학적 연산식 데이터베이스;
상기 설계 파일 저장 디바이스 및 상기 기하학적 연산식 데이터베이스와 전자 통신하는 프로세서로서,
상기 설계 파일 저장 디바이스로부터, 특정 칩에 대한 설계 파일을 수신하고,
상기 기하학적 연산식 데이터베이스로부터, 기하학적 연산식을 수신하고,
셀 인덱스와 연관된 셀 경계를 검색하고,
상기 셀 경계가 관심있는 영역과 교차하는지 여부를 결정하고,
상기 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하고,
상기 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우, 상기 셀 설계 데이터를 검색하고,
상기 설계 파일의 상기 검색된 셀 설계 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 상기 기하학적 연산식을 적용함으로써 동적 레이어 콘텐츠를 갖는 다각형을 생성하고,
상기 동적 레이어 콘텐츠를 갖는 다각형을 포함하도록 상기 설계 파일을 업데이트하도록
구성되는, 상기 프로세서; 및
상기 설계 파일 저장 디바이스와 전자 통신하며, 상기 동적 레이어 콘텐츠를 갖는 다각형을 포함하는 상기 설계 파일을 사용하여 웨이퍼를 검사하도록 구성되는 검사 툴
을 포함하는, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템. - 청구항 8에 있어서, 상기 기하학적 연산식은 특정 칩 구조와 연관되는 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 청구항 8에 있어서, 상기 기하학적 연산식은 OR 연산인 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 청구항 8에 있어서, 상기 기하학적 연산식은 AND 연산인 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 청구항 8에 있어서, 상기 기하학적 연산식은 GROW 연산인 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 청구항 8에 있어서, 상기 기하학적 연산식은 SHRINK 연산인 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 청구항 8에 있어서, 상기 프로세서는 또한,
상기 설계 파일에서의 하나 이상의 아키텍처 특유의 아웃라인을 검출하도록 구성되고,
상기 다각형은, 상기 하나 이상의 아키텍처 특유의 아웃라인에 대해 상기 기하학적 연산식을 적용함으로써 생성되는 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템. - 청구항 8에 있어서, 상기 기하학적 연산식은 특정 칩에 대응하는 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 청구항 8에 있어서, 상기 기하학적 연산식은 상기 칩 상의 하나 이상의 프로세스 레이어에 대응하는 것인, 설계 파일에 동적 레이어 콘텐츠를 저장하는 시스템.
- 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독가능한 매체에 있어서,
상기 프로그램 명령어는 컴퓨터로 하여금,
상기 컴퓨터에서, 복수의 프로세스 레이어에 대응하는 설계 데이터를 갖는 설계 파일을 수신하는 단계;
상기 컴퓨터에서, 기하학적 연산식을 수신하는 단계;
상기 컴퓨터를 사용하여, 상기 설계 파일에서의 복수의 셀 인덱스를 판독하는 단계 - 각각의 셀 인덱스는 셀 경계 및 칩의 셀 데이터에 대응하는 데이터를 가짐 - ;
상기 컴퓨터를 사용하여, 셀 인덱스와 연관된 셀 경계를 검색하는 단계;
상기 컴퓨터를 사용하여, 상기 셀 경계가 관심있는 영역과 교차하는지 여부를 결정하는 단계;
상기 컴퓨터를 사용하여, 상기 셀 경계가 관심있는 레이어를 포함하는지 여부를 결정하는 단계;
상기 컴퓨터를 사용하여, 상기 셀 경계가 관심있는 영역과 교차하고 관심있는 레이어를 포함하는 경우, 상기 셀 데이터를 검색하는 단계
상기 컴퓨터를 사용하여, 상기 검색된 셀 데이터에서의 복수의 프로세스 레이어 중의 둘 이상의 프로세스 레이어에 대해 상기 기하학적 연산식을 적용함으로써 형성되는 동적 레이어 콘텐츠를 갖는 다각형을 생성하는 단계;
상기 컴퓨터를 사용하여, 상기 동적 레이어 콘텐츠를 갖는 다각형을 상기 설계 파일에 저장하는 단계; 및
상기 컴퓨터를 사용하여, 상기 동적 레이어 콘텐츠를 갖는 다각형을 포함하는 상기 설계 파일을 사용하여 웨이퍼를 검사하도록 검사 툴에 명령하는 단계
를 포함하는 방법을 수행하게 하는 것인, 비일시적 컴퓨터 판독가능한 매체. - 삭제
- 삭제
- 삭제
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IN6342/CHE/2016 | 2015-11-26 | ||
| IN6342CH2015 | 2015-11-26 | ||
| US201662294273P | 2016-02-11 | 2016-02-11 | |
| US62/294,273 | 2016-02-11 | ||
| US15/358,888 | 2016-11-22 | ||
| US15/358,888 US10387601B2 (en) | 2015-11-26 | 2016-11-22 | Methods to store dynamic layer content inside a design file |
| PCT/US2016/063506 WO2017091676A1 (en) | 2015-11-26 | 2016-11-23 | Methods to store dynamic layer content inside a design file |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180076370A KR20180076370A (ko) | 2018-07-05 |
| KR102353255B1 true KR102353255B1 (ko) | 2022-01-18 |
Family
ID=58778003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187017690A KR102353255B1 (ko) | 2015-11-26 | 2016-11-23 | 설계 파일 내에 동적 레이어 콘텐츠를 저장하는 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10387601B2 (ko) |
| KR (1) | KR102353255B1 (ko) |
| CN (1) | CN108351913B (ko) |
| TW (1) | TWI732803B (ko) |
| WO (1) | WO2017091676A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10796065B2 (en) * | 2018-06-21 | 2020-10-06 | Kla-Tencor Corporation | Hybrid design layout to identify optical proximity correction-related systematic defects |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040090439A1 (en) * | 2002-11-07 | 2004-05-13 | Holger Dillner | Recognition and interpretation of graphical and diagrammatic representations |
| US20040236711A1 (en) * | 2003-05-21 | 2004-11-25 | Bentley Systems, Inc. | System and method for automating the extraction of information contained within an engineering document |
| US7747977B1 (en) * | 2005-09-15 | 2010-06-29 | D2S, Inc. | Method and system for stencil design for particle beam writing |
| US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| KR101682838B1 (ko) * | 2005-11-18 | 2016-12-12 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
| US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| JP5427609B2 (ja) | 2006-12-19 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | 検査レシピ作成システムおよびその方法 |
| US20110096309A1 (en) | 2009-10-28 | 2011-04-28 | Imec | Method and System for Wafer Inspection |
| JP5713264B2 (ja) | 2009-11-20 | 2015-05-07 | 独立行政法人産業技術総合研究所 | 欠陥を検査する方法、ウエハまたは半導体素子の品質管理方法及び欠陥検査装置 |
| US10152482B2 (en) * | 2011-10-07 | 2018-12-11 | Synopsys, Inc. | Method of speeding up access to design databases having large numbers of design units |
| US9129237B2 (en) * | 2011-12-28 | 2015-09-08 | Elitetech Technology Co., Ltd. | Integrated interfacing system and method for intelligent defect yield solutions |
| US9619876B2 (en) * | 2013-03-12 | 2017-04-11 | Kla-Tencor Corp. | Detecting defects on wafers based on 2D scatter plots of values determined for output generated using different optics modes |
| US9086813B2 (en) * | 2013-03-15 | 2015-07-21 | Qualcomm Incorporated | Method and apparatus to save and restore system memory management unit (MMU) contexts |
| US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
| US9275450B2 (en) | 2013-04-09 | 2016-03-01 | Kla-Tencor Corp. | High accuracy design based classification |
| EP2854050A1 (en) * | 2013-09-27 | 2015-04-01 | Synopsys, Inc. | Method for legalizing a multi-patterning integrated circuit layout and system thereof |
| US9659125B2 (en) * | 2014-01-28 | 2017-05-23 | Arm Limited | Computer implemented system and method for generating a layout of a cell defining a circuit component |
-
2016
- 2016-11-22 US US15/358,888 patent/US10387601B2/en active Active
- 2016-11-23 CN CN201680067195.9A patent/CN108351913B/zh active Active
- 2016-11-23 WO PCT/US2016/063506 patent/WO2017091676A1/en active Application Filing
- 2016-11-23 KR KR1020187017690A patent/KR102353255B1/ko active IP Right Grant
- 2016-11-25 TW TW105138850A patent/TWI732803B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170154147A1 (en) | 2017-06-01 |
| TWI732803B (zh) | 2021-07-11 |
| CN108351913B (zh) | 2022-05-03 |
| WO2017091676A1 (en) | 2017-06-01 |
| KR20180076370A (ko) | 2018-07-05 |
| TW201723906A (zh) | 2017-07-01 |
| US10387601B2 (en) | 2019-08-20 |
| CN108351913A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7904845B2 (en) | Determining locations on a wafer to be reviewed during defect review | |
| US8139844B2 (en) | Methods and systems for determining a defect criticality index for defects on wafers | |
| KR102295266B1 (ko) | 내장 타겟을 사용한 설계에 대한 검사의 정렬 | |
| US9996942B2 (en) | Sub-pixel alignment of inspection to design | |
| JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
| US9733640B2 (en) | Method and apparatus for database-assisted requalification reticle inspection | |
| US11410291B2 (en) | System and method for generation of wafer inspection critical areas | |
| CN108780051B (zh) | 用于界定设计数据的重复结构中的关注区域的系统及方法 | |
| KR102353255B1 (ko) | 설계 파일 내에 동적 레이어 콘텐츠를 저장하는 방법 | |
| US20220301133A1 (en) | Segmentation of design care areas with a rendered design image | |
| IL258971A (en) | Methods for storing dynamic layer content within a design file |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |