KR102348438B1 - Semiconductor substrate and processing method thereof, and method for evaluating point defect of semiconductor substrate - Google Patents
Semiconductor substrate and processing method thereof, and method for evaluating point defect of semiconductor substrate Download PDFInfo
- Publication number
- KR102348438B1 KR102348438B1 KR1020200069888A KR20200069888A KR102348438B1 KR 102348438 B1 KR102348438 B1 KR 102348438B1 KR 1020200069888 A KR1020200069888 A KR 1020200069888A KR 20200069888 A KR20200069888 A KR 20200069888A KR 102348438 B1 KR102348438 B1 KR 102348438B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- silicon carbide
- thin film
- processing
- aluminum nitride
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 230000007547 defect Effects 0.000 title claims abstract description 25
- 238000003672 processing method Methods 0.000 title claims abstract description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 63
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000001773 deep-level transient spectroscopy Methods 0.000 claims description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 37
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 36
- 239000010408 film Substances 0.000 description 22
- 238000000137 annealing Methods 0.000 description 13
- 238000005259 measurement Methods 0.000 description 12
- 239000013074 reference sample Substances 0.000 description 10
- 239000000523 sample Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002803 fossil fuel Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 기판의 점결함 농도 개선을 위하여 질화알루미늄(AlN)을 이용한 처리 방법과 그 처리 방법이 수행된 반도체 기판 및 반도체 기판의 점결함 평가 방법에 관한 것이다. 본 발명의 실시예에 따른 반도체 기판은, 탄화규소 기판을 준비하고, 탄화규소 기판 상에 도펀트(dopant)를 포함하는 물질로 박막을 증착하며, 박막이 증착된 탄화규소 기판에 열처리를 수행하고, 박막을 제거하여 형성할 수 있다.The present invention relates to a processing method using aluminum nitride (AlN) for improving the point defect concentration of a semiconductor substrate, a semiconductor substrate on which the processing method is performed, and a method for evaluating point defects of the semiconductor substrate. A semiconductor substrate according to an embodiment of the present invention prepares a silicon carbide substrate, deposits a thin film with a material containing a dopant on the silicon carbide substrate, and performs heat treatment on the silicon carbide substrate on which the thin film is deposited, It can be formed by removing the thin film.
Description
본 발명은 반도체 기판에 관한 것으로, 특히 반도체 기판의 점결함 농도 개선을 위하여 질화알루미늄(AlN)을 이용한 처리 방법과 그 처리 방법이 수행된 반도체 기판 및 반도체 기판의 점결함 평가 방법에 관한 것이다.The present invention relates to a semiconductor substrate, and more particularly, to a processing method using aluminum nitride (AlN) for improving the point defect concentration of a semiconductor substrate, a semiconductor substrate on which the processing method is performed, and a method for evaluating point defects of the semiconductor substrate.
반도체 소자의 제조에 사용되는 단결정 실리콘은 쵸크랄스키(Czochralski)법에 의해 주로 성장된다. 쵸크랄스키법은 고순도의 다결정 실리콘을 액상으로 용융시킨 후 종자 결정을 실리콘 융액의 표면에 접촉시켰다가 서서히 회전시키면서 상부로 인상시켜 고액 계면(Melt-crystal interface)으로부터 소망하는 직경을 갖는 단결정 실리콘을 잉곳(ingot) 형태로 성장시키는 방법이다.Single crystal silicon used for manufacturing semiconductor devices is mainly grown by the Czochralski method. In the Czochralski method, high-purity polycrystalline silicon is melted into a liquid phase, the seed crystals are brought into contact with the surface of the silicon melt, and then raised upward while rotating slowly to produce single-crystal silicon having a desired diameter from the melt-crystal interface. It is a method of growing in the form of an ingot.
단결정 실리콘 잉곳의 성장 중에는 잉곳의 성장 속도와 고액 계면에서의 온도 구배의 상대적 비율(V/G)에 따라, 단결정 내로 공공(vacancy) 점결함 또는 침입형(interstitial) 점결함이 유입된다. 점결함이 유입된 결정 영역은 잉곳의 성장과정과 잉곳이 상온으로 냉각되기까지 여러 온도 대역의 열 이력 분포에 노출된다. 이에 따라 실리콘 단결정 안에는 열 이력 분포의 함수로 점결함 농도가 분포하게 된다. 이러한 점결함 농도는 결정의 품질 특성에 영향을 미칠 뿐만 아니라 반도체 소자의 제조 수율에도 영향을 미친다.During the growth of a single crystal silicon ingot, vacancy point defects or interstitial point defects are introduced into the single crystal according to the relative ratio (V/G) of the growth rate of the ingot and the temperature gradient at the solid-liquid interface. The crystal region in which the point defects are introduced is exposed to the distribution of heat history in various temperature bands during the growth process of the ingot and until the ingot is cooled to room temperature. Accordingly, the point defect concentration is distributed as a function of the thermal history distribution in the silicon single crystal. Such point defect concentration not only affects the quality characteristics of the crystal, but also affects the manufacturing yield of the semiconductor device.
한편, 탄화규소(SiC) 웨이퍼의 점결함 농도를 감소시키기 위하여 기존에는 불순물 이온을 탄화규소 웨이퍼 내에 주입하는 방법을 이용하였다.Meanwhile, in order to reduce the concentration of point defects of a silicon carbide (SiC) wafer, a method of implanting impurity ions into a silicon carbide wafer is conventionally used.
반도체 기판에 불순물을 주입하기 위한 이온주입 장비는 많은 공간을 필요로하고, 이온주입 장비의 운용을 위해서는 비용도 많이 소요되는 문제점이 있다. 또한, 이온주입을 위해서는 고온 열처리가 함께 수행되어야 하는 문제점이 있다.Ion implantation equipment for implanting impurities into a semiconductor substrate requires a lot of space, and there are problems in that the operation of the ion implantation equipment requires a lot of cost. In addition, there is a problem in that high-temperature heat treatment must be performed together for ion implantation.
본 발명이 이루고자 하는 기술적 과제는, 반도체 기판의 점결함 농도 개선을 위하여 질화알루미늄(AlN)을 이용한 처리 방법과 그 처리 방법이 수행된 반도체 기판 및 반도체 기판의 점결함 평가 방법을 제공한다.The technical problem to be achieved by the present invention is to provide a processing method using aluminum nitride (AlN) for improving the point defect concentration of a semiconductor substrate, a semiconductor substrate on which the processing method is performed, and a method for evaluating point defects of the semiconductor substrate.
본 발명의 실시예에 따른 반도체 기판의 처리 방법은, 탄화규소 기판을 준비하는 단계; 상기 탄화규소 기판 상에 도펀트(dopant)를 포함하는 물질로 박막을 증착하는 단계; 상기 박막이 증착된 상기 탄화규소 기판에 열처리를 수행하는 단계; 및 상기 박막을 제거하는 단계를 포함할 수 있다.According to an embodiment of the present invention, a method for processing a semiconductor substrate includes: preparing a silicon carbide substrate; depositing a thin film with a material including a dopant on the silicon carbide substrate; performing heat treatment on the silicon carbide substrate on which the thin film is deposited; and removing the thin film.
일 실시예로서, 상기 도펀트는, n형 도펀트 및 p형 도펀트 중 적어도 하나를 포함할 수 있다.As an embodiment, the dopant may include at least one of an n-type dopant and a p-type dopant.
일 실시예로서, 상기 도펀트는, 질화알루미늄(AlN)을 포함할 수 있다.In an embodiment, the dopant may include aluminum nitride (AlN).
일 실시예로서, 상기 박막을 증착하는 단계는, 상기 도펀트를 포함하는 물질을 RF(Radio Frequency) 스퍼터링(Sputtering) 방식을 이용하여 상기 박막을 증착하는 단계를 포함할 수 있다.As an embodiment, the depositing of the thin film may include depositing the thin film using a radio frequency (RF) and sputtering method using the material including the dopant.
일 실시예로서, 상기 열처리를 수행하는 단계는, 1200~1400℃에서 25~30분간 열처리를 수행하는 단계를 포함할 수 있다.As an embodiment, the performing the heat treatment may include performing the heat treatment at 1200 to 1400° C. for 25 to 30 minutes.
일 실시예로서, 상기 열처리를 수행하는 단계는, 1300℃에서 30분간 열처리를 수행하는 단계를 포함할 수 있다.As an embodiment, the performing the heat treatment may include performing the heat treatment at 1300° C. for 30 minutes.
일 실시예로서, 상기 박막을 제거하는 단계는, 버퍼드 옥사이드 에칭(BOE: buffered oxide etching) 용액을 사용하여 상기 박막을 제거하는 단계를 포함할 수 있다.In an embodiment, removing the thin film may include removing the thin film using a buffered oxide etching (BOE) solution.
일 실시예로서, 상기 박막을 제거하는 단계는, 상기 박막이 증착된 상기 탄화규소 기판에 아세톤 및 메탄올 각각을 15분동안 110℃에서 RCA 세정 방식을 수행하는 단계를 더 포함할 수 있다.In one embodiment, the step of removing the thin film may further include performing an RCA cleaning method on the silicon carbide substrate on which the thin film is deposited in acetone and methanol at 110° C. for 15 minutes, respectively.
일 실시예로서, 상기 탄화규소 기판은, 6방정계 탄화규소 기판(4H-SiC)을 포함할 수 있다.As an embodiment, the silicon carbide substrate may include a hexagonal silicon carbide substrate (4H-SiC).
본 발명의 실시예에 따른 반도체 기판은, 상기한 반도체 기판의 처리 방법에 의해서 점결함이 제거된 탄화규소 층을 포함할 수 있다.The semiconductor substrate according to an embodiment of the present invention may include a silicon carbide layer from which point defects are removed by the above-described method for processing the semiconductor substrate.
일 실시예로서, 상기 탄화규소 층의 상부 및 하부 전극을 더 포함할 수 있다.In one embodiment, upper and lower electrodes of the silicon carbide layer may be further included.
일 실시예로서, 상기 상부 및 하부 전극은, 니켈(Ni)을 포함할 수 있다.In an embodiment, the upper and lower electrodes may include nickel (Ni).
본 발명의 실시예에 따른 점결함을 평가하는 방법은, 상기한 반도체 기판에 대하여 딥 레벨 천이 분광법(DLTS: Deep Level Transient Spectroscopy)을 이용하여 점결함을 평가할 수 있다.In the method for evaluating point defects according to an embodiment of the present invention, the point defects may be evaluated using Deep Level Transient Spectroscopy (DLTS) for the above-described semiconductor substrate.
본 발명의 실시예들에 따르면, 기존 사용되던 박막 증착 장비와 고온 가열기를 이용하여 질화알루미늄(AlN) 박막을 탄화규소(SiC) 기판 상에 증착하고, 가열함으로써 질화알루미늄의 불순물 원자들이 탄화규소 기판의 점결함 농도를 감소시킬 수 있고, 이로 인해서 반도체 기판의 신뢰성을 향상시킬 수 있다.According to the embodiments of the present invention, an aluminum nitride (AlN) thin film is deposited on a silicon carbide (SiC) substrate by using the existing thin film deposition equipment and a high-temperature heater, and then the impurity atoms of the aluminum nitride are converted to the silicon carbide substrate by heating. It is possible to reduce the point defect concentration of , thereby improving the reliability of the semiconductor substrate.
도 1은 본 발명의 실시예에 따른 반도체 기판의 구성을 보이는 예시도이다.
도 2는 본 발명의 실시예에 따른 커패시턴스-전압 그래프이다.
도 3은 본 발명의 실시예에 따른 DLTS 측정 결과를 보이는 예시도이다.
도 4는 본 발명의 실시예에 따른 온도 스펙트럼을 보이는 예시도이다.
도 5는 본 발명의 실시예에 따른 X1, VC(2-/0) 피크의 아레니우스 플롯과 피팅 라인을 나타내는 예시도이다.
도 6은 본 발명의 실시예에 따른 4 개의 DLTS 피크에 해당하는 트랩 농도와 트랩 에너지의 관계를 나타내는 예시도이다.
도 7은 본 발명의 실시예에 따른 오류와 함께 Et 및 캡처 단면을 나타내는 예시도이다.
도 8은 본 발명의 실시예에 따른 반도체 기판의 처리 방법의 절차를 보이는 흐름도이다.1 is an exemplary view showing the configuration of a semiconductor substrate according to an embodiment of the present invention.
2 is a capacitance-voltage graph according to an embodiment of the present invention.
3 is an exemplary view showing a DLTS measurement result according to an embodiment of the present invention.
4 is an exemplary view showing a temperature spectrum according to an embodiment of the present invention.
5 is an exemplary diagram showing an Arrhenius plot and a fitting line of the X 1 , V C (2-/0) peak according to an embodiment of the present invention.
6 is an exemplary diagram illustrating a relationship between trap concentrations corresponding to four DLTS peaks and trap energy according to an embodiment of the present invention.
7 is an exemplary diagram illustrating Et and capture cross-sections with errors according to an embodiment of the present invention.
8 is a flowchart illustrating a procedure of a method for processing a semiconductor substrate according to an embodiment of the present invention.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, with reference to the accompanying drawings, the embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.
화석 연료를 대체하려는 노력으로 에너지원에 대한 수요가 재생 에너지로 이동하고 있다. 전력 소비는 기하 급수적으로 증가했으며 이러한 추세는 계속될 것으로 예상된다. 많은 연구자들이 스위칭 반도체에서 전력 변환 손실을 최소화하려고 노력하고 있다.In an effort to replace fossil fuels, demand for energy sources is shifting towards renewables. Power consumption has grown exponentially and this trend is expected to continue. Many researchers are trying to minimize power conversion losses in switching semiconductors.
전력 변환 손실을 감소시키려는 노력 외에도 고전압을 이용한 전력 전송 및 충전에 대한 연구가 진행되고 있다. 이러한 노력에도 불구하고 이미 사용중인 실리콘 재료만 사용하는 전력 장치의 구성에는 제한이 있다. 탄화규소(SiC)는 이 한계를 극복하기 위한 후보 물질 중 하나이다. 탄화규소는 가전 제품과 같은 분야에서 가장 유망한 재료로 인식되고 있다.In addition to efforts to reduce power conversion loss, research on power transmission and charging using high voltage is in progress. Despite these efforts, there are limitations to the construction of power devices using only silicon materials already in use. Silicon carbide (SiC) is one of the candidates to overcome this limitation. Silicon carbide is recognized as the most promising material in fields such as home appliances.
특히, 전력 모스펫(MOSFET: Metal Oxide Semiconductor Field Effect Transistor)의 온(On) 저항은 유사한 차단 기능을 가진 규소(Si) 전력 모스팻 및 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)보다 훨씬 우수하다. 600-3000V 탄화규소 전력 FET는 스위치 모드 전원 공급 장치, 산업용 모터 제어, 태양광 전력 변환기 및 철도 차량과 같은 다양한 시스템에서 유리한 특성을 갖는다. 그러나, 탄화규소의 고전력 및 고온 장치에 대한 장래성에도 불구하고 탄화규소의 이온 주입 기술에 대한 기본적인 이해는 부족하다. 이를 자세히 관찰하기 위해 탄화규소 이온 주입으로 인한 결함을 딥 레벨 천이 분광법(DLTS: Deep Level Transient Spectroscopy)을 이용하여 평가할 수 있다.In particular, the on resistance of power MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) is much better than silicon (Si) power MOSFETs and insulated gate bipolar transistors (IGBTs) with similar blocking function. . 600-3000V silicon carbide power FETs have advantageous properties in various systems such as switch-mode power supplies, industrial motor control, solar power converters and rail vehicles. However, despite the promise of silicon carbide for high-power and high-temperature devices, the basic understanding of silicon carbide ion implantation technology is lacking. To observe this in detail, defects caused by silicon carbide ion implantation can be evaluated using Deep Level Transient Spectroscopy (DLTS).
탄화규소 웨이퍼는 상업적으로 이용 가능하며, 고성능을 제공할 수 있다. 탄화규소 웨이퍼에서의 결함을 감소시키기 위한 연구들이 수행되어 왔다. DLTS는 1974 년 D.V Lang에 의해 딥 레벨의 결함을 측정하기 위해 처음 도입되었다. DLTS는 반도체의 심층 불순물을 조사하는데 널리 사용되어 왔다. 탄화규소 소자의 제조에서 결함을 줄이기 위해서는 여러가지 어닐링 공정이 필요하다. 증착된 물질의 어닐링은 웨이퍼의 도핑을 변화시키지 않거나 도핑하지 않은 특성을 초래할 수 있다. 이전의 연구에서, 금속 알루미늄(Al)은 탄화규소 표면에서 1000℃로 열이 가해졌을 때 도핑된 p-type 물질로 변환되었다. 알루미늄을 탄화규소 웨이퍼에 주입한 후 유도되는 심층 결함은 약 1950℃에서 어닐링하여 완화할 수 있다. 그러나, 탄화규소 표면에 대한 어닐링된 필름의 효과는 연구되지 않고 있다.Silicon carbide wafers are commercially available and can provide high performance. Studies have been conducted to reduce defects in silicon carbide wafers. DLTS was first introduced in 1974 by D.V Lang to measure deep-level defects. DLTS has been widely used to investigate deep impurities in semiconductors. In order to reduce defects in the manufacture of silicon carbide devices, various annealing processes are required. Annealing of the deposited material may result in undoped or undoped properties of the wafer. In a previous study, metallic aluminum (Al) was converted into a doped p-type material when heated to 1000 °C on a silicon carbide surface. Deep defects induced after aluminum is implanted into silicon carbide wafers can be mitigated by annealing at about 1950°C. However, the effect of annealed films on silicon carbide surfaces has not been studied.
본 발명의 일 실시예에 따르면, RF(Radio Frequency) 스퍼터링(Sputtering)을 사용하여 120nm 두께의 질화알루미늄(AlN) 박막을 탄화규소 웨이퍼에 증착하고, 질화알루미늄 증착된 탄화규소 웨이퍼를 튜브(tube) 가열기(furnace)에 넣고 1300℃에서 어닐링 할 수 있다. 1300℃의 동일한 온도에서 튜브 퍼니스 내에 웨이퍼를 위치시킴으로써 기준 샘플을 어닐링 할 수 있다. 상부 및 하부 전극은 니켈(Ni)로 증착시킬 수 있고, DLTS 평가는 70-800K의 온도 범위에서 수행될 수 있지만, 이에 한정되지 않는다.According to an embodiment of the present invention, an aluminum nitride (AlN) thin film having a thickness of 120 nm is deposited on a silicon carbide wafer using RF (Radio Frequency) sputtering, and the aluminum nitride deposited silicon carbide wafer is placed in a tube. It can be placed in a furnace and annealed at 1300°C. A reference sample can be annealed by placing the wafer in a tube furnace at the same temperature of 1300°C. The upper and lower electrodes may be deposited with nickel (Ni), and the DLTS evaluation may be performed in a temperature range of 70-800K, but is not limited thereto.
도 1은 본 발명의 실시예에 따른 반도체 기판의 단면을 보이는 예시도이다.1 is an exemplary view showing a cross-section of a semiconductor substrate according to an embodiment of the present invention.
도 1에 도시한 바와 같이, 반도체 기판(100)은, 탄화규소 웨이퍼(110), 질화알루미늄 막(120), 양극(130) 및 음극(140)을 포함할 수 있다. 일 실시예에 따르면, 반도체 기판(100)의 이 구성요소들 중 적어도 하나가 생략되거나, 다른 구성요소가 반도체 기판(100)에 추가될 수 있다. 아울러, 추가적으로(additionally) 또는 대체적으로(alternatively), 일부의 구성요소들이 통합되어 구현되거나, 단수 또는 복수의 개체로 구현될 수 있다.1 , the
탄화규소 웨이퍼(110)는, 출발 물질로서 4° 축외 n-type 6방정계 탄화규소(4H-SiC) 웨이퍼를 사용할 수 있고, 6방정계 탄화규소 웨이퍼를 1300℃에서 30분 동안 어닐링(annealing)하여 기준 샘플을 제작할 수 있다.The
질화알루미늄 막(120)은, 탄화규소 웨이퍼(110) 상에 RF 스퍼터링 방식에 의해 증착될 수 있고, 튜브 가열기(Furnace)에서 1200~1400℃, 바람직하게는 1300℃로 25~30분, 바람직하게는 30분 동안 어닐링할 수 있다. 일 실시예에 따르면, 탄화규소 웨이퍼(110) 상에 도펀트(Dopant)를 포함하는 물질로 박막을 형성할 수 있고, 도펀트는 n형 도펀트 및 p형 도펀트 중 적어도 하나를 포함할 수 있지만, 이에 한정되지 않는다. 예를 들어, 1200℃ 미만에서 어닐링을 수행하는 경우 알루미늄(Al)과 질소(N) 이온이 탄화규소 웨이퍼(110) 표면에 확산되지 못할 수 있고, 1400℃ 초과 온도에서 어닐링을 수행할 경우 탄화규소 웨이퍼(110) 표면에서 질화알루미늄 막(120)이 증발하거나 떨어져 나갈 수 있다.The
일 실시예에 따르면, 질화알루미늄 막(120)이 증착된 기준 샘플을 10 : 1 버퍼드 옥사이드 에칭(BOE: Buffered Oxide Etching) 용액에 15분간 침지하여 질화알루미늄 막(120)을 제거할 수 있다. 이에 더하여, 아세톤, 메탄올 각각을 15분 동안 110℃에서 RCA 세정 방식을 이용하여 클리닝을 수행하여 질화알루미늄 막(120)을 제거할 수도 있다.According to an embodiment, the
질화알루미늄 막(120)을 탄화규소 웨이퍼(110)에서 제거한 후, 니켈(Ni)을 탄화규소 웨이퍼(110) 하부에 증착시켜 저항성 접합을 형성할 수 있다. 또한, 직경 1000um의 니켈(Ni) 전극(양극(130))을 탄화규소 웨이퍼(110) 상부에 증착시켜 정류성 접합을 형성할 수 있다. 일 실시예에 따르면, DLTS 측정 전에, 신뢰성 있는 DLTS 측정을 위해 C-V 측정을 먼저 수행할 수 있다. 일 실시예에 따르면, 양극(130) 및 음극(140)은 전자빔 증착기(Electron Beam Evaporator, EBE)를 이용하여 형성될 수 있지만, 이에 한정되지 않는다.After the
도 2는 본 발명의 실시예에 따른 커패시턴스-전압 그래프이다.2 is a capacitance-voltage graph according to an embodiment of the present invention.
도 2 (a)는 기준 샘플로 형성된 쇼트키(Schottky) 다이오드(Nd_reference)의 C-V 관계를 나타내고, 도 2 (b)는 질화알루미늄 박막 증착 후 어닐링을 수행한 탄화규소 웨이퍼로 형성된 쇼트키 다이오드(Nd_AlN)의 C-V 관계도를 나타낸다. DLTS 설정에는 -10V의 역 바이어스(Vr), 0.6V의 충전 펄스(Vp), 1ms의 충전 시간, 및 온도 CV 프로파일링으로부터 얻어진 Nd_reference 및 Nd_AlN의 캐리어 농도는 각각 1.5×1015 및 1.5×1016이다.2 (a) shows the CV relationship of a Schottky diode (Nd_reference) formed as a reference sample, and FIG. 2 (b) is a Schottky diode (Nd_AlN) formed of a silicon carbide wafer that is annealed after deposition of an aluminum nitride thin film. ) shows the CV relationship diagram. The DLTS setup included a reverse bias (Vr) of -10 V, a charge pulse (Vp) of 0.6 V, a charge time of 1 ms, and the carrier concentrations of Nd_reference and Nd_AlN obtained from CV profiling of 1.5 × 10 15 and 1.5 × 10 16 , respectively. to be.
도 3은 본 발명의 실시예에 따른 DLTS 측정 결과를 보이는 예시도이다.3 is an exemplary view showing a DLTS measurement result according to an embodiment of the present invention.
도 3에 도시한 바와 같이, 80-700K의 온도 범위에서 기준 샘플로 형성된 쇼트키(Schottky) 다이오드(Nd_reference)와 질화알루미늄 박막 증착 후 어닐링을 수행한 탄화규소 웨이퍼로 형성된 쇼트키 다이오드(Nd_AlN)의 DLTS 측정 결과를 나타낸다. 3개의 캐리어 피크 중 고온 영역에 위치한 2개의 캐리어 피크(VC(2-/0)_Ref. 및 VC(2-/0)_AlN sacri.)는 탄소 공공(Vacancy)에 대해 이중 수용체 및 단일 공여체의 특성을 갖는 것으로 나타난다.3, a Schottky diode (Nd_reference) formed as a reference sample in a temperature range of 80-700K and a Schottky diode (Nd_AlN) formed of a silicon carbide wafer that was annealed after deposition of an aluminum nitride thin film DLTS measurement results are shown. Of the three carrier peaks, two carrier peaks located in the high temperature region (V C (2-/0)_Ref. and V C (2-/0)_AlN sacri.) are double acceptor and single donor for carbon vacancy. appears to have the characteristics of
DLTS의 온도 T와 함께 트랩의 방출 속도의 변화는 수학식 1로부터 산출할 수 있다.The change in the release rate of the trap together with the temperature T of the DLTS can be calculated from Equation (1).
수학식 1에서 σn은 트랩 단면을, γn은 전자의 유효 질량과 관련된 상수를 나타낸다. 트랩 매개 변수를 식별하려면 아레니우스(Arrhenius) 플롯이 파생되어야 한다. 에너지 수준은 아레니우스 플롯의 기울기, 플롯의 y 절편을 이용하여 캡처한 트랩 단면을 계산할 수 있다.In
수학식 2에서 트랩 농도(Nt)는 DLTS 측정 및 특정 피크의 델타 C/C 전에 CV 프로파일링으로부터의 Nd를 사용하여 계산될 수 있다.In
도 4는 본 발명의 실시예에 따른 온도 스펙트럼을 보이는 예시도이다.4 is an exemplary view showing a temperature spectrum according to an embodiment of the present invention.
도 4 (a)는 각 샘플의 VC(2-/0) 피크의 차이를 나타낸다. 아레니우스 플롯의 중심에 있는 VC(2-/0)_Ref.의 중간점 온도는 328.0K이다. 또한, 트랩 에너지(Et)는 0.687eV이고, 캡처 단면적은 2.1×10-14cm-2이다. 농도는 자유 캐리어 농도로 정규화되며 1.3×10-12cm-3일 수 있다. VC(2-/0)_AlN의 트랩 특성은 중간점 온도(338.7K), 트랩 에너지(0.582 eV), 포집 단면(3.8 x 10-13cm-2) 및 농도(5.1 × 1013cm-3) 일 수 있다.Figure 4 (a) shows the difference in the V C (2-/0) peak of each sample. The midpoint temperature of V C (2-/0)_Ref. at the center of the Arrhenius plot is 328.0 K. In addition, the trap energy (Et) is 0.687 eV, and the capture cross-sectional area is 2.1×10 −14 cm −2 . The concentration is normalized to the free carrier concentration and can be 1.3×10 -12 cm -3 . The trapping properties of V C (2-/0)_AlN are as follows: midpoint temperature (338.7 K), trap energy (0.582 eV), capture cross-section (3.8 x 10 -13 cm -2 ), and concentration (5.1 × 10 13 cm -3 ) ) can be
도 4 (b)는 X1이 나타나는 온도 범위에서 참조 샘플과 질화알루미늄 희생 샘플의 DLTS 신호를 나타낸다. X1 피크는 증착된 질화알루미늄 막의 어닐링으로 인한 새로운 특성을 나타낸다. X1 피크의 중간점 온도는 238.6K이다. 또한, Et는 0.526eV이고, 포획 단면적은 3.5×10-13cm-2이다. 정규화된 자유 캐리어 농도는 1.6×1012cm-3이다. 표 1은 중간점 온도, Et(eV), 델타 Et(eV), 포집 단면 및 농도와 같은 심층 특성을 나타낸다.Figure 4 (b) shows the DLTS signal of the reference sample and the aluminum nitride sacrificial sample in the temperature range in which X 1 appears. The X 1 peak represents a novel characteristic due to annealing of the deposited aluminum nitride film. The midpoint temperature of the X 1 peak is 238.6K. In addition, Et is 0.526 eV, and the capture cross-sectional area is 3.5×10 -13 cm -2 . The normalized free carrier concentration is 1.6×10 12 cm −3 . Table 1 presents in-depth properties such as midpoint temperature, Et(eV), delta Et(eV), capture cross-section and concentration.
도 5는 본 발명의 실시예에 따른 X1, VC(2-/0) 피크의 아레니우스 플롯과 피팅 라인을 나타내는 예시도이다. 아레니우스 플롯에서 얻은 VC(2-/0)_Ref. 및 _AlN 희생의 기울기는 각각 0.26157 및 0.32632이다. 이러한 기울기를 기준으로 해당 Et 값은 0.68±0.008 및 0.582±0.016 eV이다. 질화알루미늄 어닐링 공정 후에 질화알루미늄 막(120)이 제거되었지만, VC(2-/0)의 Et는 기준 샘플보다 약 0.1eV 낮으며, 이 경우 웨이퍼는 질화알루미늄의 사전 증착없이 1300℃에서만 어닐링될 수 있다. 질화알루미늄 희생 샘플의 경우, 질화알루미늄 막(120) 증착 및 어닐링 공정에서 생성된 X1 피크를 갖는 아레니우스 플롯의 기울기는 0.1586이며, Et는 0.526 eV이다. 질화알루미늄 막(120)을 어닐링한 후에 질화알루미늄 막(120)을 제거했지만, DLTS 측정에서 X1 피크가 새롭게 관찰된다. 기울기, Et, 포집 단면 및 트랩 농도는 표 1에 기재된 바와 같이, 각각 0.159, 0.526 eV, 3.5×10-13cm-2 및 5.2×1012cm-3이다.5 is an exemplary diagram showing an Arrhenius plot and a fitting line of the X 1 , V C (2-/0) peak according to an embodiment of the present invention. V C (2-/0)_Ref from Arrhenius plot. and _AlN sacrificial slopes are 0.26157 and 0.32632, respectively. Based on this slope, the corresponding Et values are 0.68±0.008 and 0.582±0.016 eV. Although the
도 6은 본 발명의 실시예에 따른 4 개의 DLTS 피크에 해당하는 트랩 농도와 트랩 에너지의 관계를 나타내는 예시도이다. DLTS 측정을 수행하기 전에 샘플의 안정적인 작동을 확인하기 위해 CV 측정을 수행할 수 있다. 또한, 손상폭(depletion width)을 따른 캐리어 프로파일링은 CV 프로파일링에 의해 얻어질 수 있다. 트랩 농도는 CV 프로파일링에서 얻은 캐리어 농도(Ns)와 DLTS에서 얻은 델타 C/C 결과를 이용하여 결정될 수 있다.6 is an exemplary diagram illustrating the relationship between trap concentrations and trap energy corresponding to 4 DLTS peaks according to an embodiment of the present invention. Before performing the DLTS measurement, a CV measurement can be performed to confirm the stable operation of the sample. Also, carrier profiling along the depletion width can be obtained by CV profiling. The trap concentration can be determined using the carrier concentration (Ns) obtained from CV profiling and the delta C/C result obtained from DLTS.
질화알루미늄 희생 샘플(빨간선)의 트랩 농도의 경우, DLTS 측정에 의해 식별된 2 개의 피크는 각각의 온도를 X1, VC(2-/0)_sacri. 피크의 것과 같이 분포될 수 있다. X1의 트랩 농도는 5.2 × 1012cm-3이며, 이는 VC(2-/0)_Ref.의 트랩 농도보다 약간 더 높을 수 있다.For the trap concentration of the aluminum nitride sacrificial sample (red line), the two peaks identified by DLTS measurements represent the respective temperature X 1 , V C (2-/0)_sacri. It can be distributed like that of the peak. The trap concentration of X 1 is 5.2 × 10 12 cm -3 , which may be slightly higher than that of V C (2-/0)_Ref.
도 7은 본 발명의 실시예에 따른 오류와 함께 Et 및 캡처 단면을 나타내는 예시도이다. VC(2-/0)의 경우, 질화알루미늄 희생 샘플의 Et는 기준 샘플의 Et보다 낮다. VC(2-/0)_AlN sacri.의 포획 단면은 세 피크 중 가장 낮을 수 있다. X1 딥 레벨은 약 ±0.159eV의 넓은 트랩 에너지 분포를 가질 수 있다. X1의 경우, 캡쳐 단면은 대략 3.5×10-13cm-2로 일정할 수 있다. VC(2-/0)_Ref.는 세 가지 깊은 수준 중에서 실험에서 발견된 가장 깊은 수준을 나타낼 수 있다.7 is an exemplary diagram illustrating Et and capture cross-sections with errors according to an embodiment of the present invention. For V C (2-/0), the Et of the aluminum nitride sacrificial sample is lower than the Et of the reference sample. The capture cross-section of V C (2-/0)_AlN sacri. may be the lowest of the three peaks. The X 1 dip level can have a wide trap energy distribution of about ±0.159 eV. In the case of X 1 , the capture cross-section may be constant at approximately 3.5×10 −13 cm −2 . V C (2-/0)_Ref. may represent the deepest level found in the experiment among the three deep levels.
일 실시예에 따르면, 쇼트키 다이오드는 질화알루미늄 희생층이 있거나 없는 6방정계 탄화규소 웨이퍼를 사용하여 제조될 수 있다. 튜브 가열기에서 샘플을 어닐링한 후, 질화알루미늄 필름을 제거하고 웨이퍼 표면 및 깊은 레벨의 변화에 대한 잔류 전기 효과. DLTS 측정 결과에서 세 가지 주요 피크가 발견될 수 있다. 기준 샘플과 비교하여, 희생 질화알루미늄 처리된 샘플에서는 X1의 추가 피크가 확인된다. 또한, 6방정계 탄화규소에서 탄소 공석(VC)에 해당하는 피크의 깊은 레벨 변화를 확인할 수 있다. DLTS 측정 결과, 희생 질화알루미늄 처리된 샘플에서 트랩 에너지(Et) 관련값이 감소되는 것으로 밝혀졌다. 희생 질화알루미늄 처리된 샘플의 트랩 에너지는 0.1eV만큼 전도 대역을 향해 0.586eV로 이동된다. 캡처 단면적은 참조 샘플보다 55배 작다. 결과는 6방정계 탄화규소 웨이퍼(110)의 질화알루미늄 막(120)의 희생 증착 및 제거 프로세스에 의해 표면 깊은 레벨이 효과적으로 제어될 수 있음을 나타낸다. According to one embodiment, a Schottky diode may be fabricated using a hexagonal silicon carbide wafer with or without an aluminum nitride sacrificial layer. After annealing the sample in a tube heater, the aluminum nitride film was removed and the residual electrical effect on the wafer surface and deep level changes. Three main peaks can be found in the DLTS measurement results. Compared to the reference sample, an additional peak of X 1 is identified in the sacrificial aluminum nitride treated sample. In addition, it can be confirmed that the deep level change of the peak corresponding to the carbon vacancy (VC) in the hexagonal silicon carbide. As a result of DLTS measurement, it was found that the trap energy (Et) related value was decreased in the sacrificial aluminum nitride treated sample. The trap energy of the sacrificial aluminum nitride treated sample is shifted to 0.586 eV towards the conduction band by 0.1 eV. The capture cross-section is 55 times smaller than the reference sample. The results indicate that the deep surface level can be effectively controlled by the sacrificial deposition and removal process of the
도 8은 본 발명의 실시예에 따른 반도체 기판의 처리 방법의 절차를 보이는 흐름도이다. 도 8의 흐름도에서 프로세스 단계들, 방법 단계들, 알고리즘들 등이 순차적인 순서로 설명되었지만, 그러한 프로세스들, 방법들 및 알고리즘들은 임의의 적합한 순서로 작동하도록 구성될 수 있다. 다시 말하면, 본 발명의 다양한 실시예들에서 설명되는 프로세스들, 방법들 및 알고리즘들의 단계들이 본 발명에서 기술된 순서로 수행될 필요는 없다. 또한, 일부 단계들이 비동시적으로 수행되는 것으로서 설명되더라도, 다른 실시예에서는 이러한 일부 단계들이 동시에 수행될 수 있다. 또한, 도면에서의 묘사에 의한 프로세스의 예시는 예시된 프로세스가 그에 대한 다른 변화들 및 수정들을 제외하는 것을 의미하지 않으며, 예시된 프로세스 또는 그의 단계들 중 임의의 것이 본 발명의 다양한 실시예들 중 하나 이상에 필수적임을 의미하지 않으며, 예시된 프로세스가 바람직하다는 것을 의미하지 않는다.8 is a flowchart illustrating a procedure of a method for processing a semiconductor substrate according to an embodiment of the present invention. Although process steps, method steps, algorithms, etc. are described in a sequential order in the flowchart of FIG. 8 , such processes, methods, and algorithms may be configured to operate in any suitable order. In other words, the steps of the processes, methods, and algorithms described in various embodiments of the invention need not be performed in the order described herein. Also, although some steps are described as being performed asynchronously, in other embodiments some of these steps may be performed concurrently. Further, the exemplification of a process by description in the drawings does not imply that the exemplified process excludes other changes and modifications thereto, and that the exemplified process or any of its steps may be used in any of the various embodiments of the present invention. It is not meant to be essential to one or more, nor does it imply that the illustrated process is preferred.
도 8에 도시한 바와 같이, 단계(S810)에서, 탄화규소 기판이 준비된다. 예를 들어, 도 1 내지 도 7을 참조하면, n-type 탄화규소 웨이퍼를 1300℃에서 30분 동안 어닐링(annealing)하여 탄화규소 웨이퍼(110)를 제작할 수 있지만, 이에 한정되지 않는다.As shown in FIG. 8 , in step S810 , a silicon carbide substrate is prepared. For example, referring to FIGS. 1 to 7 , the
단계(S820)에서, 탄화규소 기판 상에 도펀트를 포함하는 물질로 박막이 증착된다. 예를 들어, 도 1 내지 도 7을 참조하면, 단계 S810에서 준비된 탄화규소 웨이퍼(110) 상에 질화알루미늄 막(120)을 증착할 수 있다. 일 실시예에 따르면, RF 스퍼터링 방식에 의해서 탄화규소 웨이퍼(110) 상에 질화알루미늄 막(120)을 박막 형태로 증착할 수 있다. 예를 들어, 도펀트(dopant)는, 질화알루미늄(AlN), n형 도펀트 및 p형 도펀트 중 적어도 하나를 포함할 수 있지만, 이에 한정되지 않는다.In step S820 , a thin film is deposited on a silicon carbide substrate with a material including a dopant. For example, referring to FIGS. 1 to 7 , an
단계(S830)에서, 박막이 증착된 탄화규소 기판에 열처리가 수행된다. 예를 들어, 도 1 내지 도 7을 참조하면, 질화알루미늄 막(120)이 증착된 탄화규소 웨이퍼(110)를 1200~1400℃에서 바람직하게는 1300℃에서 25~30분 동안 바람직하게는 30분 동안 어닐링(annealing)할 수 있다. In step S830, a heat treatment is performed on the silicon carbide substrate on which the thin film is deposited. For example, referring to FIGS. 1 to 7 , the
단계(S840)에서, 박막이 제거된다. 예를 들어, 도 1 내지 도 7을 참조하면, 탄화규소 웨이퍼(110) 상에 증착된 질화알루미늄 막(120)을 10 : 1 버퍼드 옥사이드 에칭(BOE: Buffered Oxide Etching) 용액에 침지하여 질화알루미늄 막(120)을 제거할 수 있지만, 이에 한정되지 않는다.In step S840, the thin film is removed. For example, referring to FIGS. 1 to 7 , the
단계(S850)에서, 상부 및 하부 전극이 증착된다. 예를 들어, 도 1 내지 도 7을 참조하면, 질화알루미늄 막(120)을 제거한 후, 탄화규소 웨이퍼(110) 상부에 직경 1000um의 니켈(Ni) 전극(양극(130))을 증착시키고, 탄화규소 웨이퍼(110) 하부에는 음극(140)을 형성할 수 있지만, 이에 한정되지 않는다.In step S850, upper and lower electrodes are deposited. For example, referring to FIGS. 1 to 7 , after the
본 발명에 따르면, 질화알루미늄 도펀트에 의해서 탄화규소 웨이퍼(110)에서 알루미늄(Al)은 p-type 도펀트의 역할을 하게 되고, 질소(N)는 n-type 도펀트의 역할을 하게 되며, 이들 도펀트가 탄소(C)가 있어야 할 자리에 탄소가 없는 점결함을 메워주는 역할을 하여 탄화규소 웨이퍼(110)에서의 점결함 농도를 감소시킬 수 있다. 아울러, 기존의 반도체 공정에 사용되어온 박막 증착 장비와 고온 가열기를 사용함으로써 공간과 비용이 적게 사용하면서 반도체 기판에 대한 처리를 수행할 수 있다.According to the present invention, aluminum (Al) serves as a p-type dopant in the
이상 다양한 실시예들에 의해 본 발명의 기술적 사상이 설명되었지만, 본 발명의 기술적 사상은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이해할 수 있는 범위에서 이루어질 수 있는 다양한 치환, 변형 및 변경을 포함한다. 또한, 그러한 치환, 변형 및 변경은 첨부된 청구범위 내에 포함될 수 있는 것으로 생각되어야 한다.Although the technical idea of the present invention has been described by various embodiments above, the technical idea of the present invention includes various substitutions, modifications, and changes that can be made within a range that can be understood by a person of ordinary skill in the art to which the present invention belongs. include It is also intended that such substitutions, modifications and variations be included within the scope of the appended claims.
100: 반도체 기판 110: 탄화규소 웨이퍼
120: 질화알루미늄 막 130: 양극
140: 음극100: semiconductor substrate 110: silicon carbide wafer
120: aluminum nitride film 130: anode
140: cathode
Claims (13)
탄화규소 기판을 준비하는 단계;
상기 탄화규소 기판 상에 도펀트(dopant)를 포함하는 물질로 박막을 증착하는 단계;
상기 박막이 증착된 상기 탄화규소 기판에 열처리를 수행하는 단계; 및
상기 박막을 제거하는 단계를 포함하고,
상기 박막을 제거하는 단계는,
버퍼드 옥사이드 에칭(BOE: buffered oxide etching) 용액을 사용하여 상기 박막을 제거하는 단계를 포함하는,
반도체 기판의 처리 방법.A method for processing a semiconductor substrate, comprising:
preparing a silicon carbide substrate;
depositing a thin film with a material including a dopant on the silicon carbide substrate;
performing heat treatment on the silicon carbide substrate on which the thin film is deposited; and
removing the thin film;
The step of removing the thin film,
Comprising the step of removing the thin film using a buffered oxide etching (BOE: buffered oxide etching) solution,
A method of processing a semiconductor substrate.
상기 도펀트는,
n형 도펀트 및 p형 도펀트 중 적어도 하나를 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
The dopant is
comprising at least one of an n-type dopant and a p-type dopant,
A method of processing a semiconductor substrate.
상기 도펀트는,
질화알루미늄(AlN)을 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
The dopant is
containing aluminum nitride (AlN),
A method of processing a semiconductor substrate.
상기 박막을 증착하는 단계는,
상기 도펀트를 포함하는 물질을 RF(Radio Frequency) 스퍼터링(Sputtering) 방식을 이용하여 상기 박막을 증착하는 단계를 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
Depositing the thin film comprises:
Including the step of depositing the thin film using the material containing the dopant using a RF (Radio Frequency) sputtering (Sputtering) method,
A method of processing a semiconductor substrate.
상기 열처리를 수행하는 단계는,
1200℃ ~ 1400℃에서 25 ~ 30분간 열처리를 수행하는 단계를 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
The step of performing the heat treatment,
Including the step of performing a heat treatment for 25 to 30 minutes at 1200 ℃ ~ 1400 ℃,
A method of processing a semiconductor substrate.
상기 열처리를 수행하는 단계는,
1300℃에서 30분간 열처리를 수행하는 단계를 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
The step of performing the heat treatment,
Including the step of performing a heat treatment at 1300 ℃ 30 minutes,
A method of processing a semiconductor substrate.
상기 박막을 제거하는 단계는,
상기 박막이 증착된 상기 탄화규소 기판에 아세톤 및 메탄올 각각을 15분동안 110℃에서 RCA 세정 방식을 수행하는 단계를 더 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
The step of removing the thin film,
Further comprising the step of performing an RCA cleaning method at 110 ℃ for 15 minutes each of acetone and methanol on the silicon carbide substrate on which the thin film is deposited,
A method of processing a semiconductor substrate.
상기 탄화규소 기판은,
6방정계 탄화규소 기판(4H-SiC)을 포함하는,
반도체 기판의 처리 방법.The method of claim 1,
The silicon carbide substrate,
Containing a hexagonal silicon carbide substrate (4H-SiC),
A method of processing a semiconductor substrate.
반도체 기판.Claims 1, 2, 3, 4, 5, 6, 8 or 9 comprising a silicon carbide layer from which point defects are removed by the processing method of a semiconductor substrate according to claim 9 ,
semiconductor substrate.
상기 탄화규소 층의 상부 및 하부 전극을 더 포함하는,
반도체 기판.11. The method of claim 10,
Further comprising upper and lower electrodes of the silicon carbide layer,
semiconductor substrate.
상기 상부 및 하부 전극은,
니켈(Ni)을 포함하는,
반도체 기판.12. The method of claim 11,
The upper and lower electrodes are
containing nickel (Ni);
semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200069888A KR102348438B1 (en) | 2020-06-09 | 2020-06-09 | Semiconductor substrate and processing method thereof, and method for evaluating point defect of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200069888A KR102348438B1 (en) | 2020-06-09 | 2020-06-09 | Semiconductor substrate and processing method thereof, and method for evaluating point defect of semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210152877A KR20210152877A (en) | 2021-12-16 |
| KR102348438B1 true KR102348438B1 (en) | 2022-01-10 |
Family
ID=79033399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200069888A KR102348438B1 (en) | 2020-06-09 | 2020-06-09 | Semiconductor substrate and processing method thereof, and method for evaluating point defect of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102348438B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838454B1 (en) * | 2006-12-26 | 2008-06-16 | 주식회사 실트론 | Method of pre-treating silicon wafer and method of estimating point defect characteristics in silicon wafer using the same |
| JP2018190810A (en) * | 2017-05-01 | 2018-11-29 | 国立大学法人広島大学 | Method of forming ohmic electrode and method of manufacturing SiC semiconductor element |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102037589B1 (en) * | 2018-01-17 | 2019-11-26 | 포항공과대학교 산학협력단 | Semiconductor Structure for improvement of surface roughness and methods for production thereof |
-
2020
- 2020-06-09 KR KR1020200069888A patent/KR102348438B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838454B1 (en) * | 2006-12-26 | 2008-06-16 | 주식회사 실트론 | Method of pre-treating silicon wafer and method of estimating point defect characteristics in silicon wafer using the same |
| JP2018190810A (en) * | 2017-05-01 | 2018-11-29 | 国立大学法人広島大学 | Method of forming ohmic electrode and method of manufacturing SiC semiconductor element |
Non-Patent Citations (3)
| Title |
|---|
| CALIFORNIA STATE UNIVERSITY, NORTHRIDGE* |
| IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 53, NO. 2, FEBRUARY 2006* |
| Materials Science and Engineering B61-62 (1999) 281-286* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210152877A (en) | 2021-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wahab et al. | A 3 kV Schottky barrier diode in 4H-SiC | |
| JP4843854B2 (en) | MOS device | |
| Liu et al. | Low temperature chemical vapor deposition growth of β-SiC on (100) Si using methylsilane and device characteristics | |
| US7811874B2 (en) | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device | |
| JP3184320B2 (en) | Diamond field effect transistor | |
| US20240153759A1 (en) | Semiconductor device with a porous portion, wafer composite and method of manufacturing a semiconductor device | |
| JP4100652B2 (en) | SiC Schottky diode | |
| US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US9984894B2 (en) | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions | |
| JP2009088223A (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device using the same | |
| EP0804802B1 (en) | A method of producing an ohmic contact for a semiconductor device | |
| CN105448672A (en) | Silicon carbide epitaxial substrate, method of producing the silicon carbide epitaxial substrate, and silicon carbide semiconductor device | |
| JP2003318388A (en) | Semiconductor device and manufacturing method therefor | |
| Itoh et al. | Single crystal growth of SiC and electronic devices | |
| JP2006269924A (en) | Silicon carbide semiconductor device and its manufacturing method | |
| JP3733792B2 (en) | Method for manufacturing silicon carbide semiconductor element | |
| KR102348439B1 (en) | HETEROJUNCTION DIODE MADE OF GALLIUM OXIDE/4H-SiC AND MANUFACTURING METHOD THEREOF | |
| JPH09321323A (en) | Silicon carbide substrate, manufacture thereof and silicon carbide semiconductor device using the same substrate | |
| KR102348438B1 (en) | Semiconductor substrate and processing method thereof, and method for evaluating point defect of semiconductor substrate | |
| Cooper Jr | Critical material and processing issues of SiC electronic devices | |
| US11557506B2 (en) | Methods for processing a semiconductor substrate | |
| JP4645641B2 (en) | Method for manufacturing SiC Schottky diode | |
| JPH02253622A (en) | Manufacture of silicon carbide semiconductor device | |
| JP3525150B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
| Kundeti | The properties of SiC barrier diodes fabricated with Ti schottky contacts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |