KR102343347B1 - Electronic device and method of manufacturing electronic device - Google Patents

Electronic device and method of manufacturing electronic device Download PDF

Info

Publication number
KR102343347B1
KR102343347B1 KR1020200056665A KR20200056665A KR102343347B1 KR 102343347 B1 KR102343347 B1 KR 102343347B1 KR 1020200056665 A KR1020200056665 A KR 1020200056665A KR 20200056665 A KR20200056665 A KR 20200056665A KR 102343347 B1 KR102343347 B1 KR 102343347B1
Authority
KR
South Korea
Prior art keywords
active layer
gate electrode
electrode
groove
source electrode
Prior art date
Application number
KR1020200056665A
Other languages
Korean (ko)
Other versions
KR20210138393A (en
Inventor
장지원
송기성
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020200056665A priority Critical patent/KR102343347B1/en
Publication of KR20210138393A publication Critical patent/KR20210138393A/en
Application granted granted Critical
Publication of KR102343347B1 publication Critical patent/KR102343347B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/4175Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66613Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예는 제1 방향으로 높이를 갖도록 형성된 게이트 전극, 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성된 소스 전극, 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성된 드레인 전극, 상기 게이트 전극과 중첩된 영역을 포함하고 상기 소스 전극 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극, 소스 전극 및 드레인 전극의 적어도 일 측면과 대향하도록 형성된 측면부를 구비하도록 형성된 활성층을 포함하는 전자 소자를 개시한다.According to an embodiment of the present invention, a gate electrode formed to have a height in a first direction, a source electrode spaced apart from the gate electrode in a direction crossing the first direction and formed to face one surface of the gate electrode, and the first It includes a drain electrode spaced apart from the gate electrode in a direction crossing the direction and formed to face one surface of the gate electrode, a region overlapping the gate electrode, and electrically connected to the source electrode and the drain electrode, and the gate electrode Disclosed is an electronic device including an active layer formed to have side portions formed to face at least one side surface of a source electrode and a drain electrode.

Description

전자 소자 및 전자 소자 제조 방법{Electronic device and method of manufacturing electronic device}Electronic device and method of manufacturing electronic device

본 발명은 전자 소자 및 전자 소자 제조 방법에 관한 것이다.The present invention relates to an electronic device and a method for manufacturing an electronic device.

기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있고, 또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.As technology advances and people's interest in the convenience of life increases, attempts are being made to develop various electronic products, and these electronic products are becoming smaller and more integrated, and the places where they are used are increasing widely. .

이러한 전자 제품은 다양한 전자 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 소자를 포함할 수 있고, 구체적 예로서 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전자 소자가 사용된다.These electronic products include a variety of electronic devices, for example, CPU, memory, and may include a variety of other devices, specific examples, such as computers and smartphones as well as home sensor devices for IoT, bio-electronic devices for ergonomics, etc. Electronic devices are used in products in the field.

한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전자 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증 가하고 있다. On the other hand, the use and application fields of these electronic devices are rapidly increasing according to the recent speed of technological development and the rapid improvement of the living standards of users, and the demand for them is also increasing accordingly.

한편, 이와 함께 전자 소자의 크기 감소가 요구되고 있고, 전기적 특성 및 구동 속도 향상이 요구되고 있는데, 전기적 특성을 확보하면서 전자 소자의 크기를 제어하여 구현하는데 한계가 있다.On the other hand, there is a need to reduce the size of the electronic device and to improve the electrical characteristics and driving speed.

본 발명은 전기적 특성이 향상되고 소형화를 구현할 수 있는 전자 소자 및 전자 소자 제어 방법을 제공할 수 있다. The present invention may provide an electronic device and a method for controlling an electronic device having improved electrical characteristics and realizing miniaturization.

본 발명의 일 실시예는 제1 방향으로 높이를 갖도록 형성된 게이트 전극, 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성된 소스 전극, 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성된 드레인 전극, 상기 게이트 전극과 중첩된 영역을 포함하고 상기 소스 전극 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극, 소스 전극 및 드레인 전극의 적어도 일 측면과 대향하도록 형성된 측면부를 구비하도록 형성된 활성층을 포함하는 전자 소자를 개시한다.According to an embodiment of the present invention, a gate electrode formed to have a height in a first direction, a source electrode spaced apart from the gate electrode in a direction crossing the first direction and formed to face one surface of the gate electrode, and the first It includes a drain electrode spaced apart from the gate electrode in a direction crossing the direction and formed to face one surface of the gate electrode, a region overlapping the gate electrode, and electrically connected to the source electrode and the drain electrode, and the gate electrode Disclosed is an electronic device including an active layer formed to have side portions formed to face at least one side surface of a source electrode and a drain electrode.

본 실시예에 있어서 상기 활성층은 상기 측면부와 교차하는 방향으로 형성되는 바텀부를 포함할 수 있다.In this embodiment, the active layer may include a bottom portion formed in a direction crossing the side portion.

본 실시예에 있어서 그루브가 형성된 기판을 더 포함하고, 상기 게이트 전극, 소스 전극, 드레인 전극 및 활성층은 상기 그루브에 대응되도록 배치되는 것을 포함할 수 있다.The present embodiment may further include a substrate having a groove, wherein the gate electrode, the source electrode, the drain electrode, and the active layer are disposed to correspond to the groove.

본 실시예에 있어서 상기 그루브는 복수 개로 구비될 수 있다.In this embodiment, a plurality of the grooves may be provided.

본 실시예에 있어서 상기 활성층은 2차원 물질을 함유하도록 형성될 수 있다.In this embodiment, the active layer may be formed to contain a two-dimensional material.

본 발명의 다른 실시예는 게이트 전극, 소스 전극, 드레인 전극 및 활성층을 포함하는 전자 소자 제조 방법으로서, 상기 게이트 전극은 제1 방향으로 높이를 갖도록 형성하고, 상기 소스 전극은 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성하고, 상기 드레인 전극은 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성하고, 상기 활성층은 상기 게이트 전극과 중첩된 영역을 포함하고 상기 소스 전극 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극, 소스 전극 및 드레인 전극의 적어도 일 측면과 대향하도록 형성된 측면부를 구비하도록 형성하는 것을 포함하는 전자 소자 제조 방법을 개시한다.Another embodiment of the present invention is a method of manufacturing an electronic device including a gate electrode, a source electrode, a drain electrode and an active layer, wherein the gate electrode is formed to have a height in a first direction, and the source electrode crosses the first direction The gate electrode is spaced apart from the gate electrode based on a direction of and the active layer includes a region overlapping the gate electrode, is electrically connected to the source electrode and the drain electrode, and has side portions formed to face at least one side of the gate electrode, the source electrode, and the drain electrode Disclosed is a method of manufacturing an electronic device comprising:

본 실시예에 있어서 상기 활성층을 형성하는 단계는 상기 측면부와 교차하는 방향으로 바텀부를 형성하는 단계를 더 포함할 수 있다.In this embodiment, the forming of the active layer may further include forming a bottom portion in a direction crossing the side portion.

본 실시예에 있어서 기판을 준비하고, 상기 기판 상에 그루브를 형성하는 단계를 더 포함하고, 상기 게이트 전극, 소스 전극, 드레인 전극 및 활성층은 상기 그루브에 대응되도록 형성하는 단계를 포함할 수 있다.In this embodiment, the method may further include preparing a substrate and forming a groove on the substrate, and forming the gate electrode, the source electrode, the drain electrode, and the active layer to correspond to the groove.

본 실시예에 있어서 상기 그루브를 형성하는 단계는, 상기 기판 상에 서로 이격되도록 복수 개의 그루브를 형성하는 단계를 포함할 수 있다.In the present embodiment, forming the grooves may include forming a plurality of grooves on the substrate to be spaced apart from each other.

본 실시예에 있어서 상기 활성층을 형성하는 단계는 2차원 물질을 함유하도록 형성하는 것을 포함할 수 있다.In this embodiment, the step of forming the active layer may include forming to contain a two-dimensional material.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다. Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명에 관한 전자 소자는 전기적 특성이 향상되고 소형화가 용이하게 구현될 수 있고, 본 발명에 관한 전자 소자 제조 방법은 전기적 특성이 향상되고 소형화를 통한 집적도가 높아진 전자 소자를 용이하게 구현할 수 있다. The electronic device according to the present invention has improved electrical characteristics and can be easily miniaturized, and the electronic device manufacturing method according to the present invention can easily implement an electronic device with improved electrical characteristics and increased integration through miniaturization.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ 선을 따라 절취한 단면도이다.
도 4는 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절취한 단면도이다.
도 6은 도 4의 Ⅵ-Ⅵ선을 따라 절취한 단면도이다.
도 7은 도 4의 Ⅶ-Ⅶ선을 따라 절취한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 9는 도 8의 Ⅸ-Ⅸ선을 따라 절취한 단면도이다.
도 10은 도 8의 Ⅹ-Ⅹ선을 따라 절취한 단면도이다.
도 11은 도 8의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.
도 12 내지 도 17은 본 발명의 일 실시예에 관한 전자 소자 제조 방법을 설명하기 위한 단면도들이다.
도 18은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 19는 도 18의 ⅩⅧ-ⅩⅧ선을 따라 절취한 단면도이다.
1 is a schematic plan view illustrating an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 .
FIG. 3 is a cross-sectional view taken along line III-III of FIG. 1 .
4 is a schematic plan view illustrating an electronic device according to another embodiment of the present invention.
5 is a cross-sectional view taken along the line V-V of FIG. 4 .
6 is a cross-sectional view taken along the line VI-VI of FIG.
7 is a cross-sectional view taken along line VII-VII of FIG.
8 is a schematic plan view showing an electronic device according to another embodiment of the present invention.
9 is a cross-sectional view taken along line IX-IX of FIG.
FIG. 10 is a cross-sectional view taken along line X-X of FIG. 8 .
11 is a cross-sectional view taken along line XI-XI of FIG. 8 .
12 to 17 are cross-sectional views for explaining a method of manufacturing an electronic device according to an embodiment of the present invention.
18 is a schematic plan view illustrating an electronic device according to another embodiment of the present invention.
19 is a cross-sectional view taken along line XVIII-XVIII of FIG. 18 .

이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to the embodiments of the present invention shown in the accompanying drawings.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method for achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from another, not in a limiting sense.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility that one or more other features or components will be added is not excluded in advance.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다. In the following embodiments, the x-axis, the y-axis, and the z-axis are not limited to three axes on a Cartesian coordinate system, and may be interpreted in a broad sense including them. For example, the x-axis, y-axis, and z-axis may be orthogonal to each other, but may refer to different directions that are not orthogonal to each other.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. In cases where certain embodiments may be implemented otherwise, a specific process sequence may be performed different from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order opposite to the order described.

도 1은 본 발명의 일 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 1의 Ⅲ-Ⅲ 선을 따라 절취한 단면도이다.1 is a schematic plan view showing an electronic device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1, and FIG. 3 is a line III-III of FIG. It is a cut-out section.

도 1 내지 도 3을 참조하면 본 실시예의 전자 소자(100)는 게이트 전극(120), 소스 전극(161), 드레인 전극(162), 활성층(110)을 포함할 수 있다.1 to 3 , the electronic device 100 according to the present embodiment may include a gate electrode 120 , a source electrode 161 , a drain electrode 162 , and an active layer 110 .

선택적 실시예로서 전자 소자(100)는 기판(101)을 포함할 수 있다.As an optional embodiment, the electronic device 100 may include a substrate 101 .

기판(101)은 하나 이상의 그루브(101H)를 포함할 수 있다.The substrate 101 may include one or more grooves 101H.

기판(101)상에 게이트 전극(120), 소스 전극(161), 드레인 전극(162), 활성층(110)이 형성될 수 있고, 예를들면 기판(101)의 그루브(101H)에 형성될 수 있다.The gate electrode 120 , the source electrode 161 , the drain electrode 162 , and the active layer 110 may be formed on the substrate 101 , and may be formed, for example, in the groove 101H of the substrate 101 . have.

그루브(101H)는 기판(101)의 일정한 깊이만큼 제거된 것과 유사한 형태를 가질 수 있고, 그루브(101H)는 다양한 방법을 이용하여 형성될 수 있다.The groove 101H may have a shape similar to that removed by a predetermined depth of the substrate 101 , and the groove 101H may be formed using various methods.

예를들면 기판(101)에 대한 다양한 종류의 식각 방법을 진행하여 그루브(101H)를 형성할 수 있다.For example, various types of etching methods for the substrate 101 may be performed to form the groove 101H.

기판(101)은 다양한 형태로 형성될 수 있고, 예를들면 기판(101)은 플레이트 형상을 가질 수 있다. The substrate 101 may be formed in various shapes, for example, the substrate 101 may have a plate shape.

기판(101)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(101)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.The substrate 101 may be formed of various materials, and may contain, for example, an insulating material. For example, the substrate 101 may contain a silicon-based inorganic material, and, as a specific example, may contain silicon oxide.

또한, 다른 예로서 기판(101)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(101)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다. Also, as another example, the substrate 101 may contain a glass material or a plastic material. The substrate 101 may be formed to be rigid or flexible as needed.

선택적 실시예로서 기판(101)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다. As an alternative embodiment, the substrate 101 may include a ceramic substrate such as alumina or a flexible polymer.

게이트 전극(120), 소스 전극(161), 드레인 전극(162), 활성층(110)에 대하여 설명하기로 한다. 전술한 것과 같이 게이트 전극(120), 소스 전극(161), 드레인 전극(162), 활성층(110)은 기판(101)의 그루브(101H)에 형성될 수 있다.The gate electrode 120 , the source electrode 161 , the drain electrode 162 , and the active layer 110 will be described. As described above, the gate electrode 120 , the source electrode 161 , the drain electrode 162 , and the active layer 110 may be formed in the groove 101H of the substrate 101 .

활성층(110)은 그루브(101H)에 배치될 수 있다. The active layer 110 may be disposed in the groove 101H.

활성층(110)은 기판(101)의 그루브(101H)의 적어도 일 면에 형성될 수 있고, 예를들면 그루브(101H)의 측면의 일 영역에 형성된 제1 측면부(111)를 포함할 수 있다. 제1 측면부(111)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(101)의 그루브(101H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제1 측면부(111)는 그루브(101H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.The active layer 110 may be formed on at least one surface of the groove 101H of the substrate 101 , and may include, for example, the first side portion 111 formed in one region of the side surface of the groove 101H. The first side portion 111 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 101H of the substrate 101 . As an optional embodiment, the first side portion 111 may have a length equal to the length of the groove 101H in one direction.

선택적 실시예로서 제1 측면부(111)는 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)과 대향할 수 있고, 예를들면 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the first side part 111 may face the source electrode 161 , the gate electrode 120 , and the drain electrode 162 , for example, the source electrode 161 , the gate electrode 120 and the drain. It may be formed to face one side of the electrode 162 .

또한, 일 예로서 활성층(110)은 그루브(101H)의 측면의 일 영역에 상기 제1 측면부(111)와 대향하도록 형성된 제2 측면부(112)를 포함할 수 있다. 제2 측면부(112)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(101)의 그루브(101H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제2 측면부(112)는 그루브(101H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.Also, as an example, the active layer 110 may include a second side surface portion 112 formed to face the first side surface portion 111 in one region of a side surface of the groove 101H. The second side portion 112 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 101H of the substrate 101 . As an optional embodiment, the second side part 112 may have a length equal to the length of the groove 101H in one direction.

선택적 실시예로서 제1 측면부(111)와 제2 측면부(112)는 서로 이격될 수 있고, 서로 대향할 수 있고, 예를들면 나란하게 배치될 수 있다.As an optional embodiment, the first side portion 111 and the second side portion 112 may be spaced apart from each other, may face each other, for example, may be arranged side by side.

선택적 실시예로서 제2 측면부(112)는 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)과 대향할 수 있고, 예를들면 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the second side part 112 may face the source electrode 161 , the gate electrode 120 , and the drain electrode 162 , for example, the source electrode 161 , the gate electrode 120 , and the drain. It may be formed to face one side of the electrode 162 .

이를 통하여 제1 측면부(111)과 제2 측면부(112)의 사이에 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)이 배치될 수 있다.Through this, the source electrode 161 , the gate electrode 120 , and the drain electrode 162 may be disposed between the first side part 111 and the second side part 112 .

또한, 일 예로서 활성층(110)은 상기 그루브(101H)의 바닥면, 예를들면 상기 그루브(101H)의 개방된 상부 영역으로부터 가장 멀리 떨어진 면(도 2 및 도 3을 기준으로 그루브(101H)의 하면)에 바텀부(113)를 포함할 수 있다.In addition, as an example, the active layer 110 is the bottom surface of the groove 101H, for example, the surface furthest from the open upper region of the groove 101H (groove 101H based on FIGS. 2 and 3 ). The bottom part 113 may be included in the bottom part 113 .

선택적 실시예로서 바텀부(113)는 제1 측면부(111)와 제2 측면부(112)를 연결하도록 형성될 수 있다.As an optional embodiment, the bottom part 113 may be formed to connect the first side part 111 and the second side part 112 .

또한 바텀부(113)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(101)의 그루브(101H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 바텀부(113)는 그루브(101H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.In addition, the bottom portion 113 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 101H of the substrate 101 . As an optional embodiment, the bottom portion 113 may have a length equal to the length of the groove 101H in one direction.

선택적 실시예로서 바텀부(113)는 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)과 대향할 수 있고, 예를들면 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)의 바닥면과 대향하도록 형성될 수 있다.As an optional embodiment, the bottom part 113 may face the source electrode 161 , the gate electrode 120 , and the drain electrode 162 , for example, the source electrode 161 , the gate electrode 120 , and the drain electrode. It may be formed to face the bottom surface of (162).

이를 통하여 바텀부(113)상에 소스 전극(161), 게이트 전극(120) 및 드레인 전극(162)이 배치될 수 있다.Through this, the source electrode 161 , the gate electrode 120 , and the drain electrode 162 may be disposed on the bottom portion 113 .

또한, 선택적 실시예로서 활성층(110)은 서로 대향하는 제1 측면부(111) 및 제2 측면부(112)와 교차하는 방향으로 길이를 갖도록 형성된 하나 이상의 측면부(미도시)를 더 포함할 수 있고, 이러한 측면부(미도시)는 예를들면 제1 측면부(111) 및 제2 측면부(112)와 연결되도록 형성될 수 있다.In addition, as an optional embodiment, the active layer 110 may further include one or more side parts (not shown) formed to have a length in a direction crossing the first side part 111 and the second side part 112 facing each other, This side part (not shown) may be formed to be connected to, for example, the first side part 111 and the second side part 112 .

활성층(110)은 다양한 재료를 함유하도록 형성될 수 있다.The active layer 110 may be formed to contain various materials.

활성층(110)은 다양한 반도체 물질을 함유할 수 있다.The active layer 110 may contain various semiconductor materials.

선택적 실시예로서 활성층(110)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(110)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. In an alternative embodiment, the active layer 110 may contain a 2D material. The two-dimensional material contained in the active layer 110 may include a semiconductor material having a two-dimensional crystal structure, and may have a monolayer or multilayer structure.

또한, 활성층(110)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.In addition, each layer of the two-dimensional material contained in the active layer 110 may have an atomic level thickness, and the respective layers may be connected to each other by a Van Der Waals bond. can

또한, 활성층(110)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(110)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.In addition, the number of layers of the two-dimensional material contained in the active layer 110 may be about 1 to several. However, this is merely exemplary and may include a greater number of layers. In addition, when the two-dimensional material contained in the active layer 110 includes a plurality of layers, the layers may have directionality and may be disposed in parallel with each other, and as another example, may have an intersecting direction.

활성층(110)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.The active layer 110 is graphene, hexagonal boron nitride (h-BN), transition metal dichalcogenide (TMDC), transition metal trichalcogenide (TMTC) , metal phosphorous trichalcogenide (MPT), black phosphorus, phosphorene, or molybdenum sulfide.

일 예로서 활성층(110)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.As an example, the active layer 110 may contain the transition metal chalcogenide having a chemical formula of MX2, where M is molybdenum (Mo), tungsten (W), nickel (Ni), titanium (Ti), vanadium transition metal elements such as (V), zirconium (Zr), hafnium (Hf), palladium (Pd), platinum (Pt), niobium (Nb), tantalum (Ta), technetium (Tc), or rhenium (Re) may contain.

그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.And X may contain a chalcogen element such as sulfur (S), selenium (Se), or tellurium (Te).

예를 들면 활성층(110)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. For example, the active layer 110 may include MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2, or the like.

또한 다른 예로서 활성층(110)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.Also, as another example, the active layer 110 may include SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2, or the like.

선택적 실시예로서 활성층(110)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(110)에 도핑될 수 있다. As an optional embodiment, the active layer 110 may be doped with an n-type or p-type dopant. For example, the active layer 110 may be doped with an n-type dopant or a p-type dopant by ion implantation or chemical doping.

게이트 전극(120)은 기판(101)의 그루브(101H)에 배치될 수 있고, 제1 방향으로 높이를 갖도록 형성될 수 있다. 예를들면 게이트 전극(120)은 기판(101)의 그루브(101H)의 깊이 방향(도 2 및 도 3의 Z축 방향)의 높이를 가질 수 있다.The gate electrode 120 may be disposed in the groove 101H of the substrate 101 and may be formed to have a height in the first direction. For example, the gate electrode 120 may have a height in the depth direction (the Z-axis direction of FIGS. 2 and 3 ) of the groove 101H of the substrate 101 .

게이트 전극(120)은 활성층(110)와 이격되도록 배치될 수 있다.The gate electrode 120 may be disposed to be spaced apart from the active layer 110 .

또한, 게이트 전극(120)은 활성층(110)의 적어도 일 영역과 중첩되도록 형성될 수 있다.Also, the gate electrode 120 may be formed to overlap at least one region of the active layer 110 .

예를들면 게이트 전극(120)은 활성층(110)의 제1 측면부(111)와 제2 측면부(112)의 사이에 배치될 수 있다. For example, the gate electrode 120 may be disposed between the first side surface portion 111 and the second side surface portion 112 of the active layer 110 .

선택적 실시예로서 게이트 전극(120)과 활성층(110)의 절연을 위하여 게이트 절연막(130)이 배치될 수 있다.In an optional embodiment, the gate insulating layer 130 may be disposed to insulate the gate electrode 120 and the active layer 110 .

예를들면 게이트 절연막(130)은 게이트 전극(120)과 활성층(110)의 제1 측면부(111)의 사이에 배치된 제1 게이트 절연막(131)을 포함할 수 있다. For example, the gate insulating layer 130 may include the first gate insulating layer 131 disposed between the gate electrode 120 and the first side surface 111 of the active layer 110 .

또한, 게이트 절연막(130)은 게이트 전극(120)과 활성층(110)의 제2 측면부(112)의 사이에 배치된 제2 게이트 절연막(132)을 포함할 수 있다.Also, the gate insulating layer 130 may include a second gate insulating layer 132 disposed between the gate electrode 120 and the second side surface 112 of the active layer 110 .

또한, 게이트 절연막(130)은 게이트 전극(120)과 활성층(110)의 바텀부(113)의 사이에 배치된 제3 게이트 절연막(133)을 포함할 수 있다.Also, the gate insulating layer 130 may include a third gate insulating layer 133 disposed between the gate electrode 120 and the bottom portion 113 of the active layer 110 .

게이트 절연막(130)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.The gate insulating layer 130 may contain various insulating materials, for example, oxide or nitride.

게이트 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있다.The gate electrode 120 may be formed to apply an electric field to the active layer 110 .

게이트 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(120)을 형성할 수 있다.The gate electrode 120 may include various materials, and may include a material having high electrical conductivity. For example, the gate electrode 120 may be formed using various metals.

예를들면 게이트 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the gate electrode 120 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or may be formed using a nitride of these materials.

소스 전극(161) 및 드레인 전극(162)은 게이트 전극(120)과 이격되도록 배치될 수 있다.The source electrode 161 and the drain electrode 162 may be disposed to be spaced apart from the gate electrode 120 .

예를들면 게이트 전극(120)의 높이 방향과 교차하는 일 방향을 따라서 게이트 전극(120)과 이격된 간격을 갖도록 배열될 수 있고, 구체적으로 소스 전극(161) 및 드레인 전극(162)의 사이에 게이트 전극(120)이 배치될 수 있다.For example, it may be arranged to have a spaced apart distance from the gate electrode 120 along one direction crossing the height direction of the gate electrode 120 , and specifically, between the source electrode 161 and the drain electrode 162 . A gate electrode 120 may be disposed.

소스 전극(161) 및 드레인 전극(162)은 기판(101)의 그루브(101H)에 배치될 수 있고, 제1 방향으로 높이를 갖도록 형성될 수 있다. 예를들면 소스 전극(161) 및 드레인 전극(162)은 기판(101)의 그루브(101H)의 깊이 방향(도 2 및 도 3의 Z축 방향)의 높이를 가질 수 있다.The source electrode 161 and the drain electrode 162 may be disposed in the groove 101H of the substrate 101 and may be formed to have a height in the first direction. For example, the source electrode 161 and the drain electrode 162 may have a height in the depth direction (the Z-axis direction of FIGS. 2 and 3 ) of the groove 101H of the substrate 101 .

소스 전극(161) 및 드레인 전극(162)은 활성층(110)와 전기적으로 연결될 수 있고, 예를들면 접하도록 배치될 수 있다.The source electrode 161 and the drain electrode 162 may be electrically connected to the active layer 110 and, for example, may be disposed to be in contact with each other.

예를들면 소스 전극(161) 및 드레인 전극(162)은 활성층(110)의 제1 측면부(111)와 제2 측면부(112)의 사이에 배치되고, 구체적 예로서 제1 측면부(111)와 제2 측면부(112)와 접하도록 배치될 수 있다.For example, the source electrode 161 and the drain electrode 162 are disposed between the first side surface portion 111 and the second side surface portion 112 of the active layer 110 , and specifically, the first side surface portion 111 and the second side surface portion 112 . It may be disposed to be in contact with the second side part 112 .

선택적 실시예로서 소스 전극(161) 및 드레인 전극(162)은 활성층(110)의 바텀부(113)상에 배치될 수 있고, 예를들면 소스 전극(161) 및 드레인 전극(162)은 활성층(110)의 바텀부(113)와 접하도록 배치될 수 있다.As an optional embodiment, the source electrode 161 and the drain electrode 162 may be disposed on the bottom portion 113 of the active layer 110 , and for example, the source electrode 161 and the drain electrode 162 may be formed on the active layer ( It may be disposed to be in contact with the bottom portion 113 of the 110 .

소스 전극(161) 및 드레인 전극(162)은 다양한 도전성 물질을 이용하여 형성할 수 있다.The source electrode 161 and the drain electrode 162 may be formed using various conductive materials.

예를들면 소스 전극(161) 및 드레인 전극(162)은 다양한 종류의 금속을 함유할 수 있다. For example, the source electrode 161 and the drain electrode 162 may contain various types of metals.

일 예로서 소스 전극(161) 및 드레인 전극(162)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.As an example, the source electrode 161 and the drain electrode 162 may include tungsten (W), copper (Cu), gold (Au), silver (Ag), titanium (Ti), tantalum (Ta), ruthenium (Ru), Or it may include cobalt (Co).

또한 다른 예로서 소스 전극(161) 및 드레인 전극(162)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.Also, as another example, the source electrode 161 and the drain electrode 162 may contain various types of metal nitrides, and specifically, for example, titanium nitride (TiN), tantalum nitride (TaN), cobalt nitride (CoN), Alternatively, it may include tungsten nitride (WN).

선택적 실시예로서, 하나 이상의 스페이서(140)가 게이트 전극(120)와 소스 전극(161)의 사이 및 게이트 전극(120)과 드레인 전극(162)에 배치될 수 있다.In an optional embodiment, one or more spacers 140 may be disposed between the gate electrode 120 and the source electrode 161 and between the gate electrode 120 and the drain electrode 162 .

예를들면 2개의 스페이서(140)가 게이트 전극(120)과 인접하도록 형성될 수 있고, 구체적 예로서 게이트 전극(120)과 접하도록 형성될 수 있다.For example, the two spacers 140 may be formed to be adjacent to the gate electrode 120 , and as a specific example, may be formed to be in contact with the gate electrode 120 .

선택적 실시예로서 스페이서(140)는 활성층(110)과 접하도록 배치될 수 있고, 예를들면 활성층(110)의 제1 측면부(111)와 제2 측면부(112)의 사이에 배치될 수 있고, 구체적 예로서 제1 측면부(111)와 제2 측면부(112)와 접하도록 형성될 수 있다.As an optional embodiment, the spacer 140 may be disposed in contact with the active layer 110, for example, may be disposed between the first side portion 111 and the second side portion 112 of the active layer 110, As a specific example, it may be formed to contact the first side part 111 and the second side part 112 .

또한 스페이서(140)는 활성층(110)의 바텀부(113)상에 형성될 수 있고, 예를들면 바텀부(113)와 접하도록 형성될 수 있다.In addition, the spacer 140 may be formed on the bottom portion 113 of the active layer 110 , for example, to be in contact with the bottom portion 113 .

선택적 실시예로서 스페이서(140)는 게이트 절연막(130)과 접하도록 배치될 수 있다.As an optional embodiment, the spacer 140 may be disposed to contact the gate insulating layer 130 .

스페이서(140)는 절연물을 포함할 수 있고, 다양한 종류의 유기물을 이용하여 형성할 수 있고, 다른 예로서 무기물을 함유할 수도 있다.The spacer 140 may include an insulating material, may be formed using various types of organic materials, or may contain inorganic materials as another example.

스페이서(140)를 통하여 게이트 전극(120)과 소스 전극(161) 및 드레인 전극(162)을 절연할 수 있다.The gate electrode 120 , the source electrode 161 , and the drain electrode 162 may be insulated through the spacer 140 .

또한, 게이트 전극(120), 소스 전극(161) 및 드레인 전극(162)의 안정적 배치를 용이하게 구현할 수 있고 전자 소자(100)의 내구성을 향상할 수 있다.In addition, stable disposition of the gate electrode 120 , the source electrode 161 , and the drain electrode 162 can be easily implemented, and durability of the electronic device 100 can be improved.

본 실시예의 전자 소자는 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 이러한 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극의 일 측면에 대응하도록 활성층이 형성될 수 있다. The electronic device of the present embodiment may include a gate electrode, a source electrode, and a drain electrode having a height. An active layer may be formed to correspond to one side of the gate electrode, the source electrode, and the drain electrode having such a height.

또한 추가적인 예로서 활성층은 서로 대향하는 제1, 2 측면부를 포함하고, 이러한 제1, 2 측면부가 게이트 전극, 소스 전극 및 드레인 전극의 사이에 서로 대향하도록 배치될 수 있다.As an additional example, the active layer may include first and second side surfaces facing each other, and the first and second side portions may be disposed to face each other between the gate electrode, the source electrode, and the drain electrode.

이를 통하여 게이트 전극을 통하여 전압 인가 시 활성층을 통한 소스 전극과 드레인 전극간의 전류의 흐름을 원활하게 할 수 있고, 예를들면 전류값을 용이하게 향상할 수 있다.Through this, when a voltage is applied through the gate electrode, it is possible to smoothly flow current between the source electrode and the drain electrode through the active layer, and for example, it is possible to easily increase the current value.

또한, 선택적 실시예로서 활성층은 게이트 전극, 소스 전극 및 드레인 전극의 바닥면에 대응하는 바텀부를 포함할 수 있고, 전자 소자의 전류값 향상 효과를 증대할 수 있다.In addition, as an optional embodiment, the active layer may include a bottom portion corresponding to the bottom surfaces of the gate electrode, the source electrode, and the drain electrode, and the effect of improving the current value of the electronic device may be increased.

또한, 이러한 활성층의 바텀부 및 이와 교차하는 방향으로 높이를 갖도록 형성된 제1 측면부 및 제2 측면부를 통하여 3차원 형태의 전자 소자, 예를들면 수직형 전자 소자, 구체적 예로서 수직형 전계 효과 트랜지스터를 용이하게 구현할 수 있다.In addition, a three-dimensional electronic device, for example, a vertical electronic device, as a specific example, a vertical field effect transistor, is formed through the bottom portion of the active layer and the first and second side portions formed to have a height in the intersecting direction. It can be implemented easily.

또한, 선택적 실시예로서 활성층은 2차원 물질을 함유하도록 형성할 수 있다. 이를 통하여 활성층의 두께를 박막으로 용이하게 형성하면서 전기적 특성이 향상된 전자 소자를 구현할 수 있다. In addition, as an optional embodiment, the active layer may be formed to contain a two-dimensional material. Through this, it is possible to implement an electronic device with improved electrical characteristics while easily forming the active layer into a thin film.

또한, 이러한 구조의 전자 소자를 통하여 단위 면적당 집적도를 용이하게 향상할 수 있다.In addition, the degree of integration per unit area can be easily improved through the electronic device having such a structure.

한편, 본 실시예의 전자 소자를 기판을 포함하고, 기판의 일 영역에 형성된 그루브에 활성층, 게이트, 소스 전극 및 드레인 전극을 형성하여 3차원 구조를 갖는 전자 소자를 용이하게 구현할 수 있다.Meanwhile, an electronic device having a three-dimensional structure can be easily implemented by including the electronic device of this embodiment on a substrate, and forming an active layer, a gate, a source electrode, and a drain electrode in a groove formed in one region of the substrate.

또한, 이러한 기판의 그루브 내에 활성층, 게이트, 소스 전극 및 드레인 전극을 형성하여 3차원 구조를 갖는 전자 소자를 형성하여, 전자 소자에서 발생하는 기생 용량(parasitic capacitance)를 감소할 수 있다. 예를들면 소스 전극, 드레인 전극 및 게이트 전극들 중 서로 인접한 두 개의 사이에서 발생할 수 있는 중첩 면적을 감소하고 결과적으로 기생 용량(parasitic capacitance)를 감소할 수 있다. 또한, 구체적 예로서 이러한 본 실시예의 전자 소자는 일반적 Fin FET과 같은 3차원 전자 소자에 비하여 기생 용량(parasitic capacitance)을 용이하게 감소할 수 있다. In addition, by forming an active layer, a gate, a source electrode, and a drain electrode in the groove of the substrate to form an electronic device having a three-dimensional structure, parasitic capacitance generated in the electronic device can be reduced. For example, an overlapping area that may occur between two adjacent one of the source electrode, the drain electrode, and the gate electrode may be reduced, and as a result, parasitic capacitance may be reduced. In addition, as a specific example, the electronic device of this embodiment can easily reduce parasitic capacitance compared to a three-dimensional electronic device such as a general Fin FET.

결과적으로 본 실시예의 전자 소자의 구동 속도를 향상할 수 있다.As a result, the driving speed of the electronic device of the present embodiment may be improved.

도 4는 본 발명의 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절취한 단면도이고, 도 6은 도 4의 Ⅵ-Ⅵ선을 따라 절취한 단면도이고, 도 7은 도 4의 Ⅶ-Ⅶ선을 따라 절취한 단면도이다.Figure 4 is a schematic plan view showing an electronic device according to another embodiment of the present invention, Figure 5 is a cross-sectional view taken along the line V-V of Figure 4, Figure 6 is along the line VI-VI of Figure 4 It is a cross-sectional view taken, and FIG. 7 is a cross-sectional view taken along line VII-VII of FIG.

도 4 내지 도 7을 참조하면 본 실시예의 전자 소자(200)는 게이트 전극(220), 소스 전극(261), 드레인 전극(262), 활성층(210)을 포함할 수 있다.4 to 7 , the electronic device 200 according to the present embodiment may include a gate electrode 220 , a source electrode 261 , a drain electrode 262 , and an active layer 210 .

선택적 실시예로서 전자 소자(200)는 기판(201)을 포함할 수 있다.As an alternative embodiment, the electronic device 200 may include a substrate 201 .

기판(201)은 하나 이상의 그루브(201H)를 포함할 수 있다.The substrate 201 may include one or more grooves 201H.

기판(201)상에 게이트 전극(220), 소스 전극(261), 드레인 전극(262), 활성층(210)이 형성될 수 있고, 예를들면 기판(201)의 그루브(201H)에 형성될 수 있다.The gate electrode 220 , the source electrode 261 , the drain electrode 262 , and the active layer 210 may be formed on the substrate 201 , and may be formed, for example, in the groove 201H of the substrate 201 . have.

그루브(201H)는 기판(201)의 일정한 깊이만큼 제거된 것과 유사한 형태를 가질 수 있고, 그루브(201H)는 다양한 방법을 이용하여 형성될 수 있다.The groove 201H may have a shape similar to that removed by a predetermined depth of the substrate 201 , and the groove 201H may be formed using various methods.

선택적 실시예로서 그루브(201H)는 기판(201)의 적어도 일 측면에까지 연장된 형태를 가질 수도 있다. 이를 통하여 소스 전극(261) 또는 드레인 전극(262)의 적어도 일 측면이 그루브(201H)를 통하여 기판(201)의 일 측면에 노출된 형태를 가질 수 있고, 이를 통하여 소스 전극(261) 또는 드레인 전극(262)에 대한 전기적 연결의 구성을 다양하게 설계할 수 있다. As an alternative embodiment, the groove 201H may extend to at least one side surface of the substrate 201 . Accordingly, at least one side surface of the source electrode 261 or the drain electrode 262 may be exposed to one side of the substrate 201 through the groove 201H, and through this, the source electrode 261 or the drain electrode The configuration of the electrical connection to 262 can be designed in various ways.

그루브(201H)는 다양한 방법으로 형성할 수 있고, 예를들면 기판(201)에 대한 다양한 종류의 식각 방법을 진행하여 그루브(201H)를 형성할 수 있다.The groove 201H may be formed by various methods, for example, various types of etching methods for the substrate 201 may be performed to form the groove 201H.

기판(201)은 다양한 형태로 형성될 수 있고, 예를들면 기판(201)은 일정한 두께를 갖는 형태일 수 있다. The substrate 201 may be formed in various shapes, for example, the substrate 201 may have a shape having a constant thickness.

기판(201)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(201)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.The substrate 201 may be formed of various materials, and may contain, for example, an insulating material. For example, the substrate 201 may contain a silicon-based inorganic material, and, as a specific example, may contain silicon oxide.

또한, 다른 예로서 기판(201)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(201)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다. Also, as another example, the substrate 201 may contain a glass material or a plastic material. The substrate 201 may be formed to be rigid or flexible as needed.

선택적 실시예로서 기판(201)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다. As an alternative embodiment, the substrate 201 may include a ceramic substrate such as alumina or a flexible polymer.

게이트 전극(220), 소스 전극(261), 드레인 전극(262), 활성층(210)에 대하여 설명하기로 한다. 전술한 것과 같이 게이트 전극(220), 소스 전극(261), 드레인 전극(262), 활성층(210)은 기판(201)의 그루브(201H)에 형성될 수 있다.The gate electrode 220 , the source electrode 261 , the drain electrode 262 , and the active layer 210 will be described. As described above, the gate electrode 220 , the source electrode 261 , the drain electrode 262 , and the active layer 210 may be formed in the groove 201H of the substrate 201 .

활성층(210)은 그루브(201H)에 배치될 수 있다. The active layer 210 may be disposed in the groove 201H.

활성층(210)은 기판(201)의 그루브(201H)의 적어도 일 면에 형성될 수 있고, 예를들면 그루브(201H)의 측면의 일 영역에 형성된 제1 측면부(211)를 포함할 수 있다. 제1 측면부(211)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(201)의 그루브(201H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제1 측면부(211)는 그루브(201H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.The active layer 210 may be formed on at least one surface of the groove 201H of the substrate 201 , and may include, for example, the first side portion 211 formed in one region of the side surface of the groove 201H. The first side portion 211 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 201H of the substrate 201 . As an optional embodiment, the first side portion 211 may have a length equal to the length of the groove 201H in one direction.

선택적 실시예로서 제1 측면부(211)는 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)과 대향할 수 있고, 예를들면 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the first side portion 211 may face the source electrode 261 , the gate electrode 220 , and the drain electrode 262 , for example, the source electrode 261 , the gate electrode 220 and the drain. It may be formed to face one side of the electrode 262 .

또한, 일 예로서 활성층(210)은 그루브(201H)의 측면의 일 영역에 상기 제1 측면부(211)와 대향하도록 형성된 제2 측면부(212)를 포함할 수 있다. 제2 측면부(212)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(201)의 그루브(201H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제2 측면부(212)는 그루브(201H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.Also, as an example, the active layer 210 may include a second side surface portion 212 formed to face the first side surface portion 211 in one region of a side surface of the groove 201H. The second side part 212 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 201H of the substrate 201 . As an optional embodiment, the second side portion 212 may have a length equal to the length of the groove 201H in one direction.

선택적 실시예로서 제1 측면부(211)와 제2 측면부(212)는 서로 이격될 수 있고, 서로 대향할 수 있고, 예를들면 나란하게 배치될 수 있다.As an optional embodiment, the first side part 211 and the second side part 212 may be spaced apart from each other, may face each other, and for example, may be arranged side by side.

선택적 실시예로서 제2 측면부(212)는 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)과 대향할 수 있고, 예를들면 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the second side part 212 may face the source electrode 261 , the gate electrode 220 , and the drain electrode 262 , for example, the source electrode 261 , the gate electrode 220 and the drain. It may be formed to face one side of the electrode 262 .

이를 통하여 제1 측면부(211)과 제2 측면부(212)의 사이에 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)이 배치될 수 있다.Through this, the source electrode 261 , the gate electrode 220 , and the drain electrode 262 may be disposed between the first side part 211 and the second side part 212 .

또한, 일 예로서 활성층(210)은 상기 그루브(201H)의 바닥면, 예를들면 상기 그루브(201H)의 개방된 상부 영역으로부터 가장 멀리 떨어진 면(도 5 내지 도 7을 기준으로 그루브(201H)의 하면)에 바텀부(213)를 포함할 수 있다.In addition, as an example, the active layer 210 is the bottom surface of the groove 201H, for example, the surface furthest from the open upper region of the groove 201H (groove 201H with reference to FIGS. 5 to 7 ). ) may include a bottom portion 213 .

선택적 실시예로서 바텀부(213)는 제1 측면부(211)와 제2 측면부(212)를 연결하도록 형성될 수 있다.As an optional embodiment, the bottom part 213 may be formed to connect the first side part 211 and the second side part 212 .

또한 바텀부(213)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(201)의 그루브(201H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 바텀부(213)는 그루브(201H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.In addition, the bottom portion 213 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 201H of the substrate 201 . As an optional embodiment, the bottom portion 213 may have a length equal to the length of the groove 201H in one direction.

선택적 실시예로서 바텀부(213)는 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)과 대향할 수 있고, 예를들면 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)의 바닥면과 대향하도록 형성될 수 있다.As an optional embodiment, the bottom portion 213 may face the source electrode 261 , the gate electrode 220 , and the drain electrode 262 , for example, the source electrode 261 , the gate electrode 220 and the drain electrode. It may be formed to face the bottom surface of the 262 .

이를 통하여 바텀부(213)상에 소스 전극(261), 게이트 전극(220) 및 드레인 전극(262)이 배치될 수 있다.Through this, the source electrode 261 , the gate electrode 220 , and the drain electrode 262 may be disposed on the bottom portion 213 .

일 예로서 활성층(210)은 바텀부(213)상에 바텀부(213)의 평면 방향과 교차하는 방향, 구체적 예로서 직교하는 방향으로 길게 연장된 형태의 제1 측면부(211) 및 제2 측면부(212)를 갖고, 제1 측면부(211)과 제2 측면부(212)는 서로 이격되어 그 사이에 이격 영역이 형성될 수 있다.As an example, the active layer 210 is formed on the bottom portion 213 by the first side portion 211 and the second side portion extending in a direction crossing the plane direction of the bottom portion 213 , specifically, in a direction orthogonal to the bottom portion 213 . 212 , the first side portion 211 and the second side portion 212 may be spaced apart from each other to form a spaced region therebetween.

또한, 선택적 실시예로서 활성층(210)은 서로 대향하는 제1 측면부(211) 및 제2 측면부(212)와 교차하는 방향으로 길이를 갖도록 형성된 하나 이상의 측면부(미도시)를 더 포함할 수 있고, 이러한 측면부(미도시)는 예를들면 제1 측면부(211) 및 제2 측면부(212)와 연결되도록 형성될 수 있다.In addition, as an optional embodiment, the active layer 210 may further include one or more side portions (not shown) formed to have a length in a direction crossing the first side portion 211 and the second side portion 212 facing each other, This side part (not shown) may be formed to be connected to, for example, the first side part 211 and the second side part 212 .

활성층(210)은 다양한 재료를 함유하도록 형성될 수 있다.The active layer 210 may be formed to contain various materials.

활성층(210)은 다양한 반도체 물질을 함유할 수 있다.The active layer 210 may contain various semiconductor materials.

선택적 실시예로서 활성층(210)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(210)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. In an alternative embodiment, the active layer 210 may contain a 2D material. The two-dimensional material contained in the active layer 210 may include a semiconductor material having a two-dimensional crystal structure, and may have a monolayer or multilayer structure.

또한, 활성층(210)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.In addition, each layer of the two-dimensional material contained in the active layer 210 may have an atomic level thickness, and the respective layers may be connected to each other by a Van Der Waals bond. can

또한, 활성층(210)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(210)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.In addition, the number of layers of the two-dimensional material contained in the active layer 210 may be about 1 to several. However, this is merely exemplary and may include a greater number of layers. In addition, when the two-dimensional material contained in the active layer 210 includes a plurality of layers, the layers may have a directionality and may be disposed in parallel with each other, and as another example, may have an intersecting direction.

활성층(210)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.The active layer 210 is graphene, hexagonal boron nitride (h-BN), transition metal dichalcogenide (TMDC), transition metal trichalcogenide (TMTC) , metal phosphorous trichalcogenide (MPT), black phosphorus, phosphorene, or molybdenum sulfide.

일 예로서 활성층(210)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.As an example, the active layer 210 may contain the transition metal chalcogenide having a chemical formula of MX2, wherein M is molybdenum (Mo), tungsten (W), nickel (Ni), titanium (Ti), vanadium transition metal elements such as (V), zirconium (Zr), hafnium (Hf), palladium (Pd), platinum (Pt), niobium (Nb), tantalum (Ta), technetium (Tc), or rhenium (Re) may contain.

그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.And X may contain a chalcogen element such as sulfur (S), selenium (Se), or tellurium (Te).

예를 들면 활성층(210)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. For example, the active layer 210 may include MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2, or the like.

또한 다른 예로서 활성층(210)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.Also, as another example, the active layer 210 may include SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2, or the like.

선택적 실시예로서 활성층(210)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(210)에 도핑될 수 있다. As an optional embodiment, the active layer 210 may be doped with an n-type or p-type dopant, for example, the active layer 210 may be doped with an n-type dopant or a p-type dopant by ion implantation or chemical doping.

게이트 전극(220)은 기판(201)의 그루브(201H)에 배치될 수 있고, 제1 방향으로 높이를 갖도록 형성될 수 있다. 예를들면 게이트 전극(220)은 기판(201)의 그루브(201H)의 깊이 방향(도 4 내지 도 7의 Z축 방향)의 높이를 가질 수 있다.The gate electrode 220 may be disposed in the groove 201H of the substrate 201 and may be formed to have a height in the first direction. For example, the gate electrode 220 may have a height in the depth direction (the Z-axis direction of FIGS. 4 to 7 ) of the groove 201H of the substrate 201 .

구체적 예로서 게이트 전극(220)은 높이를 갖는 기둥 형태를 가질 수 있다. 도 4 내지 도 7에는 사각 기둥 형태를 도시하고 있으나, 이 외에도 다양한 기둥 형태를 포함할 수 있다.As a specific example, the gate electrode 220 may have a columnar shape having a height. 4 to 7 show the shape of a rectangular pillar, in addition to this, various types of pillars may be included.

도면에 도시한 것과 같이, 게이트 전극(220)은 그루브(201H)의 외부로 돌출되지 않도록 형성될 수 있고, 예를들면 기판(201)의 평면과 나란한 형태의 상면을 가질 수 있다.As shown in the drawing, the gate electrode 220 may be formed so as not to protrude to the outside of the groove 201H, and, for example, may have an upper surface parallel to the plane of the substrate 201 .

또한, 도시하지 않았으나 게이트 전극(220)의 높이는 그루브(201H)의 깊이보다 작은 값을 가질 수 있다.Also, although not shown, the height of the gate electrode 220 may be smaller than the depth of the groove 201H.

또한, 도시하지 않았으나 게이트 전극(220)의 높이는 그루브(201H)의 깊이보다 깊고, 이를 통하여 게이트 전극(220)의 상단의 일 영역이 그루브(201H)의 외부로 돌출될 수도 있다.Also, although not shown, the height of the gate electrode 220 is greater than the depth of the groove 201H, and through this, an upper portion of the gate electrode 220 may protrude to the outside of the groove 201H.

게이트 전극(220)은 활성층(210)와 이격되도록 배치될 수 있다.The gate electrode 220 may be disposed to be spaced apart from the active layer 210 .

또한, 게이트 전극(220)은 활성층(210)의 적어도 일 영역과 중첩되도록 형성될 수 있다.Also, the gate electrode 220 may be formed to overlap at least one region of the active layer 210 .

예를들면 게이트 전극(220)은 활성층(210)의 제1 측면부(211)와 제2 측면부(212)의 사이에 배치될 수 있다. For example, the gate electrode 220 may be disposed between the first side part 211 and the second side part 212 of the active layer 210 .

선택적 실시예로서 게이트 전극(220)과 활성층(210)의 절연을 위하여 게이트 절연막(230)이 배치될 수 있다.As an optional embodiment, the gate insulating layer 230 may be disposed to insulate the gate electrode 220 and the active layer 210 .

예를들면 게이트 절연막(230)은 게이트 전극(220)과 활성층(210)의 제1 측면부(212)의 사이에 배치된 제1 게이트 절연막(231)을 포함할 수 있다. For example, the gate insulating layer 230 may include a first gate insulating layer 231 disposed between the gate electrode 220 and the first side surface 212 of the active layer 210 .

또한, 게이트 절연막(230)은 게이트 전극(220)과 활성층(210)의 제2 측면부(212)의 사이에 배치된 제2 게이트 절연막(232)을 포함할 수 있다.Also, the gate insulating layer 230 may include a second gate insulating layer 232 disposed between the gate electrode 220 and the second side surface 212 of the active layer 210 .

또한, 게이트 절연막(230)은 게이트 전극(220)과 활성층(210)의 바텀부(213)의 사이에 배치된 제3 게이트 절연막(233)을 포함할 수 있다.Also, the gate insulating layer 230 may include a third gate insulating layer 233 disposed between the gate electrode 220 and the bottom portion 213 of the active layer 210 .

게이트 절연막(230)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.The gate insulating layer 230 may contain various insulating materials, for example, oxide or nitride.

게이트 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있다. The gate electrode 220 may be formed to apply an electric field to the active layer 210 .

게이트 전극(220)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(220)을 형성할 수 있다.The gate electrode 220 may include various materials, and may include a material having high electrical conductivity. For example, the gate electrode 220 may be formed using various metals.

예를들면 게이트 전극(220)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the gate electrode 220 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or may be formed using a nitride of these materials.

소스 전극(261) 및 드레인 전극(262)은 게이트 전극(220)과 이격되도록 배치될 수 있다.The source electrode 261 and the drain electrode 262 may be disposed to be spaced apart from the gate electrode 220 .

예를들면 게이트 전극(220)의 높이 방향과 교차하는 일 방향을 따라서 게이트 전극(220)과 이격된 간격을 갖도록 배열될 수 있고, 구체적으로 소스 전극(261) 및 드레인 전극(262)의 사이에 게이트 전극(220)이 배치될 수 있다.For example, it may be arranged to have a spaced apart distance from the gate electrode 220 along one direction crossing the height direction of the gate electrode 220 , and specifically, between the source electrode 261 and the drain electrode 262 . A gate electrode 220 may be disposed.

소스 전극(261) 및 드레인 전극(262)은 기판(201)의 그루브(201H)에 배치될 수 있고, 제1 방향으로 높이를 갖도록 형성될 수 있다. 예를들면 소스 전극(261) 및 드레인 전극(262)은 기판(201)의 그루브(201H)의 깊이 방향(도 4 내지 도 7의 Z축 방향)의 높이를 가질 수 있다.The source electrode 261 and the drain electrode 262 may be disposed in the groove 201H of the substrate 201 and may be formed to have a height in the first direction. For example, the source electrode 261 and the drain electrode 262 may have a height in the depth direction (the Z-axis direction of FIGS. 4 to 7 ) of the groove 201H of the substrate 201 .

구체적 예로서 소스 전극(261) 또는 드레인 전극(262)은 높이를 갖는 기둥 형태를 가질 수 있다. 도 4 내지 도 7에는 사각 기둥 형태를 도시하고 있으나, 이 외에도 다양한 기둥 형태를 포함할 수 있다.As a specific example, the source electrode 261 or the drain electrode 262 may have a columnar shape having a height. 4 to 7 show the shape of a rectangular pillar, in addition to this, various types of pillars may be included.

도면에 도시한 것과 같이, 소스 전극(261) 또는 드레인 전극(262)은 그루브(201H)의 외부로 돌출되지 않도록 형성될 수 있고, 예를들면 기판(201)의 평면과 나란한 형태의 상면을 가질 수 있다.As shown in the drawing, the source electrode 261 or the drain electrode 262 may be formed so as not to protrude out of the groove 201H, and, for example, have an upper surface parallel to the plane of the substrate 201. can

또한, 도시하지 않았으나 소스 전극(261) 또는 드레인 전극(262)의 높이는 그루브(201H)의 깊이보다 작은 값을 가질 수 있다.Also, although not shown, the height of the source electrode 261 or the drain electrode 262 may be smaller than the depth of the groove 201H.

또한, 도시하지 않았으나 소스 전극(261) 또는 드레인 전극(262)의 높이는 그루브(201H)의 깊이보다 깊고, 이를 통하여 게이트 전극(220)의 상단의 일 영역이 그루브(201H)의 외부로 돌출될 수도 있다.Also, although not shown, the height of the source electrode 261 or the drain electrode 262 is greater than the depth of the groove 201H, and through this, a region of the upper end of the gate electrode 220 may protrude to the outside of the groove 201H. have.

소스 전극(261) 및 드레인 전극(262)은 활성층(210)와 전기적으로 연결될 수 있고, 예를들면 접하도록 배치될 수 있다.The source electrode 261 and the drain electrode 262 may be electrically connected to the active layer 210 and, for example, may be disposed to contact each other.

예를들면 소스 전극(261) 및 드레인 전극(262)은 활성층(210)의 제1 측면부(211)와 제2 측면부(212)의 사이에 배치되고, 구체적 예로서 제1 측면부(211)와 제2 측면부(212)와 접하도록 배치될 수 있다.For example, the source electrode 261 and the drain electrode 262 are disposed between the first side part 211 and the second side part 212 of the active layer 210 , and specifically, the first side part 211 and the second side part 212 . It may be disposed to be in contact with the second side portion 212 .

선택적 실시예로서 소스 전극(261) 및 드레인 전극(262)은 활성층(210)의 바텀부(213)상에 배치될 수 있고, 예를들면 소스 전극(261) 및 드레인 전극(262)은 활성층(210)의 바텀부(213)와 접하도록 배치될 수 있다.As an optional embodiment, the source electrode 261 and the drain electrode 262 may be disposed on the bottom portion 213 of the active layer 210, for example, the source electrode 261 and the drain electrode 262 are the active layer ( It may be disposed to contact the bottom portion 213 of the 210 .

소스 전극(261) 및 드레인 전극(262)은 다양한 도전성 물질을 이용하여 형성할 수 있다.The source electrode 261 and the drain electrode 262 may be formed using various conductive materials.

예를들면 소스 전극(261) 및 드레인 전극(262)은 다양한 종류의 금속을 함유할 수 있다. For example, the source electrode 261 and the drain electrode 262 may contain various types of metals.

일 예로서 소스 전극(261) 및 드레인 전극(262)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.As an example, the source electrode 261 and the drain electrode 262 may include tungsten (W), copper (Cu), gold (Au), silver (Ag), titanium (Ti), tantalum (Ta), ruthenium (Ru), Or it may include cobalt (Co).

또한 다른 예로서 소스 전극(261) 및 드레인 전극(262)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.As another example, the source electrode 261 and the drain electrode 262 may contain various types of metal nitrides, and specifically, for example, titanium nitride (TiN), tantalum nitride (TaN), cobalt nitride (CoN), Alternatively, it may include tungsten nitride (WN).

선택적 실시예로서, 하나 이상의 스페이서(240)가 게이트 전극(220)와 소스 전극(261)의 사이 및 게이트 전극(220)과 드레인 전극(262)에 배치될 수 있다.In an optional embodiment, one or more spacers 240 may be disposed between the gate electrode 220 and the source electrode 261 and between the gate electrode 220 and the drain electrode 262 .

예를들면 2개의 스페이서(240)가 게이트 전극(220)과 인접하도록 형성될 수 있고, 구체적 예로서 게이트 전극(220)과 접하도록 형성될 수 있다.For example, the two spacers 240 may be formed to be adjacent to the gate electrode 220 , and as a specific example, may be formed to be in contact with the gate electrode 220 .

선택적 실시예로서 스페이서(240)는 활성층(210)과 접하도록 배치될 수 있고, 예를들면 활성층(210)의 제1 측면부(211)와 제2 측면부(212)의 사이에 배치될 수 있고, 구체적 예로서 제1 측면부(211)와 제2 측면부(212)와 접하도록 형성될 수 있다.As an optional embodiment, the spacer 240 may be disposed in contact with the active layer 210, for example, may be disposed between the first side portion 211 and the second side portion 212 of the active layer 210, As a specific example, it may be formed to contact the first side part 211 and the second side part 212 .

또한 스페이서(240)는 활성층(210)의 바텀부(213)상에 형성될 수 있고, 예를들면 바텀부(213)와 접하도록 형성될 수 있다.In addition, the spacer 240 may be formed on the bottom portion 213 of the active layer 210 , for example, to be in contact with the bottom portion 213 .

선택적 실시예로서 스페이서(240)는 게이트 절연막(230)과 접하도록 배치될 수 있다.As an optional embodiment, the spacer 240 may be disposed to contact the gate insulating layer 230 .

스페이서(240)는 절연물을 포함할 수 있고, 다양한 종류의 유기물을 이용하여 형성할 수 있고, 다른 예로서 무기물을 함유할 수도 있다.The spacer 240 may include an insulating material, may be formed using various types of organic materials, or may contain an inorganic material as another example.

스페이서(240)를 통하여 게이트 전극(220)과 소스 전극(261) 및 드레인 전극(262)을 절연할 수 있다.The gate electrode 220 , the source electrode 261 , and the drain electrode 262 may be insulated through the spacer 240 .

또한, 게이트 전극(220), 소스 전극(261) 및 드레인 전극(262)의 안정적 배치를 용이하게 구현할 수 있고 전자 소자(200)의 내구성을 향상할 수 있다.In addition, stable disposition of the gate electrode 220 , the source electrode 261 , and the drain electrode 262 may be easily implemented, and durability of the electronic device 200 may be improved.

본 실시예의 전자 소자는 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 이러한 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극의 일 측면에 대응하도록 활성층이 형성될 수 있다. The electronic device of the present embodiment may include a gate electrode, a source electrode, and a drain electrode having a height. An active layer may be formed to correspond to one side of the gate electrode, the source electrode, and the drain electrode having such a height.

또한, 본 실시예의 전자 소자는 기판을 포함하고, 기판에 형성된 그루브에 게이트 전극, 활성층, 소스 전극 및 드레인 전극이 형성될 수 있다.In addition, the electronic device of the present embodiment includes a substrate, and a gate electrode, an active layer, a source electrode, and a drain electrode may be formed in the groove formed in the substrate.

이를 통하여 3차원 형태의 전자 소자, 예를들면 수직형 전자 소자, 구체적 예로서 수직형 전계 효과 트랜지스터를 용이하게 구현할 수 있다.Through this, it is possible to easily implement a three-dimensional electronic device, for example, a vertical electronic device, specifically, a vertical field effect transistor.

또한, 선택적 실시예로서 활성층은 2차원 물질을 함유하도록 형성할 수 있다. 이를 통하여 활성층의 두께를 박막으로 용이하게 형성하면서 전기적 특성이 향상된 전자 소자를 구현할 수 있다. In addition, as an optional embodiment, the active layer may be formed to contain a two-dimensional material. Through this, it is possible to implement an electronic device with improved electrical characteristics while easily forming the active layer into a thin film.

또한, 이러한 구조의 전자 소자를 통하여 단위 면적당 집적도를 용이하게 향상할 수 있다.In addition, the degree of integration per unit area can be easily improved through the electronic device having such a structure.

도 8은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 9는 도 8의 Ⅸ-Ⅸ선을 따라 절취한 단면도이고, 도 10은 도 8의 Ⅹ-Ⅹ선을 따라 절취한 단면도이고, 도 11은 도 8의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.8 is a schematic plan view showing an electronic device according to another embodiment of the present invention, FIG. 9 is a cross-sectional view taken along line IX-IX of FIG. 8, and FIG. 10 is a line X-X of FIG. It is a cross-sectional view taken along the line, and FIG. 11 is a cross-sectional view taken along the line XI-XI of FIG.

도 8 내지 도 11을 참조하면 본 실시예의 전자 소자(300)는 복수의 소자부(300A, 300B)를 포함할 수 있다. 도면에는 2개의 소자부(300A, 300B)를 도시하고 있으나, 다른 예로서 3개 이상의 소자부를 포함할 수도 있다.8 to 11 , the electronic device 300 according to the present embodiment may include a plurality of device parts 300A and 300B. Although the drawing shows two element parts 300A and 300B, as another example, three or more element parts may be included.

복수의 소자부(300A, 300B)의 소자부(300A) 및 소자부(300B)는 게이트 전극(320), 소스 전극(361), 드레인 전극(362), 활성층(310)을 포함할 수 있다.The device portion 300A and the device portion 300B of the plurality of device portions 300A and 300B may include a gate electrode 320 , a source electrode 361 , a drain electrode 362 , and an active layer 310 .

선택적 실시예로서 전자 소자(300)는 기판(301)을 포함할 수 있다.As an alternative embodiment, the electronic device 300 may include a substrate 301 .

기판(301)은 하나 이상의 그루브(301H)를 포함할 수 있다. The substrate 301 may include one or more grooves 301H.

예를들면 기판(301)에는 2개의 그루브(301H)가 형성될 수 있다. 선택적 실시예로서 전자 소자(300)에 포함될 소자부의 개수에 따라 그루브(301H)의 개수가 결정될 수 있고, 예를들면 3개 이상 형성될 수도 있다.For example, two grooves 301H may be formed in the substrate 301 . As an optional embodiment, the number of grooves 301H may be determined according to the number of element parts to be included in the electronic element 300 , and for example, three or more may be formed.

그루브(301H)는 서로 이격되도록 형성될 수 있고, 이를 통하여 소자부(300A) 및 소자부(300B)의 각각이 전기적으로 간섭 받지 않도록 할 수 있다.The grooves 301H may be formed to be spaced apart from each other, and through this, each of the element unit 300A and the element unit 300B may not be electrically interfered with.

기판(301)상에 소자부(300A) 및 소자부(300B)의 각각에 대응되도록 게이트 전극(320), 소스 전극(361), 드레인 전극(362), 활성층(310)이 형성될 수 있고, 예를들면 기판(301)의 두 개의 그루브(301H) 각각에 형성될 수 있다.A gate electrode 320, a source electrode 361, a drain electrode 362, and an active layer 310 may be formed on the substrate 301 to correspond to each of the device portion 300A and the device portion 300B, For example, it may be formed in each of the two grooves 301H of the substrate 301 .

그루브(301H)는 기판(301)의 일정한 깊이만큼 제거된 것과 유사한 형태를 가질 수 있고, 그루브(301H)는 다양한 방법을 이용하여 형성될 수 있다.The groove 301H may have a shape similar to that removed by a predetermined depth of the substrate 301 , and the groove 301H may be formed using various methods.

선택적 실시예로서 그루브(301H)는 기판(301)의 적어도 일 측면에까지 연장된 형태를 가질 수도 있다. 이를 통하여 소스 전극(361) 또는 드레인 전극(362)의 적어도 일 측면이 그루브(301H)를 통하여 기판(301)의 일 측면에 노출된 형태를 가질 수 있고, 이를 통하여 소스 전극(361) 또는 드레인 전극(362)에 대한 전기적 연결의 구성을 다양하게 설계할 수 있다. As an optional embodiment, the groove 301H may extend to at least one side surface of the substrate 301 . Through this, at least one side surface of the source electrode 361 or the drain electrode 362 may have a form in which one side surface of the substrate 301 is exposed through the groove 301H, and through this, the source electrode 361 or the drain electrode The configuration of the electrical connection to (362) can be designed in various ways.

그루브(301H)는 다양한 방법으로 형성할 수 있고, 예를들면 기판(301)에 대한 다양한 종류의 식각 방법을 진행하여 그루브(301H)를 형성할 수 있다.The groove 301H may be formed by various methods, for example, various types of etching methods may be performed on the substrate 301 to form the groove 301H.

기판(301)은 다양한 형태로 형성될 수 있고, 예를들면 기판(301)은 일정한 두께를 갖는 형태일 수 있다. The substrate 301 may be formed in various shapes, for example, the substrate 301 may have a shape having a constant thickness.

기판(301)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(301)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.The substrate 301 may be formed of various materials, and may contain, for example, an insulating material. For example, the substrate 301 may contain a silicon-based inorganic material, and, as a specific example, may contain silicon oxide.

또한, 다른 예로서 기판(301)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(301)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다. Also, as another example, the substrate 301 may contain a glass material or a plastic material. The substrate 301 may be formed to be rigid or flexible as needed.

선택적 실시예로서 기판(301)은 알루미나와 같은 세라믹 기판 또는 유연성이 있는 고분자 등을 포함할 수도 있다. As an alternative embodiment, the substrate 301 may include a ceramic substrate such as alumina or a flexible polymer.

게이트 전극(320), 소스 전극(361), 드레인 전극(362), 활성층(310)에 대하여 설명하기로 한다. 전술한 것과 같이 게이트 전극(320), 소스 전극(361), 드레인 전극(362), 활성층(310)은 기판(301)의 그루브(301H)에 형성될 수 있다.The gate electrode 320 , the source electrode 361 , the drain electrode 362 , and the active layer 310 will be described. As described above, the gate electrode 320 , the source electrode 361 , the drain electrode 362 , and the active layer 310 may be formed in the groove 301H of the substrate 301 .

활성층(310)은 소자부(300A) 및 소자부(300B)의 각각에 대응되도록 2개의 그루브(301H) 각각에 배치될 수 있다.The active layer 310 may be disposed in each of the two grooves 301H to correspond to each of the device portion 300A and the device portion 300B.

설명의 편의를 위하여 소자부(300A) 및 소자부(300B) 중 하나, 예를들면 소자부(300A)에 대응된 활성층(310)을 기준으로 설명한다. For convenience of description, one of the device portion 300A and the device portion 300B, for example, the active layer 310 corresponding to the device portion 300A will be described as a reference.

또한, 소자부(300A)의 활성층(310)과 소자부(300B)의 활성층(310)은 서로 이격되도록 형성될 수 있다.Also, the active layer 310 of the device unit 300A and the active layer 310 of the device unit 300B may be formed to be spaced apart from each other.

활성층(310)은 기판(301)의 그루브(301H)의 적어도 일 면에 형성될 수 있고, 예를들면 그루브(301H)의 측면의 일 영역에 형성된 제1 측면부(311)를 포함할 수 있다. 제1 측면부(311)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(301)의 그루브(301H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제1 측면부(311)는 그루브(301H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.The active layer 310 may be formed on at least one surface of the groove 301H of the substrate 301 , and may include, for example, the first side portion 311 formed in one region of the side surface of the groove 301H. The first side part 311 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 301H of the substrate 301 . As an optional embodiment, the first side part 311 may have a length equal to the length of the groove 301H in one direction.

선택적 실시예로서 제1 측면부(311)는 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)과 대향할 수 있고, 예를들면 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the first side portion 311 may face the source electrode 361 , the gate electrode 320 , and the drain electrode 362 , for example, the source electrode 361 , the gate electrode 320 and the drain. It may be formed to face one side of the electrode 362 .

또한, 일 예로서 활성층(310)은 그루브(301H)의 측면의 일 영역에 상기 제1 측면부(311)와 대향하도록 형성된 제2 측면부(312)를 포함할 수 있다. 제2 측면부(312)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(301)의 그루브(301H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제2 측면부(312)는 그루브(301H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.Also, as an example, the active layer 310 may include a second side surface portion 312 formed to face the first side surface portion 311 in one region of a side surface of the groove 301H. The second side portion 312 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 301H of the substrate 301 . As an optional embodiment, the second side portion 312 may have a length equal to the length of the groove 301H in one direction.

선택적 실시예로서 제1 측면부(311)와 제2 측면부(312)는 서로 이격될 수 있고, 서로 대향할 수 있고, 예를들면 나란하게 배치될 수 있다.As an optional embodiment, the first side part 311 and the second side part 312 may be spaced apart from each other, may face each other, and may be arranged side by side, for example.

선택적 실시예로서 제2 측면부(312)는 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)과 대향할 수 있고, 예를들면 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the second side portion 312 may face the source electrode 361 , the gate electrode 320 , and the drain electrode 362 , for example, the source electrode 361 , the gate electrode 320 and the drain. It may be formed to face one side of the electrode 362 .

이를 통하여 제1 측면부(311)과 제2 측면부(312)의 사이에 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)이 배치될 수 있다.Through this, the source electrode 361 , the gate electrode 320 , and the drain electrode 362 may be disposed between the first side part 311 and the second side part 312 .

또한, 일 예로서 활성층(310)은 상기 그루브(301H)의 바닥면, 예를들면 상기 그루브(301H)의 개방된 상부 영역으로부터 가장 멀리 떨어진 면(도 9 내지 도 11을 기준으로 그루브(301H)의 하면)에 바텀부(313)를 포함할 수 있다.In addition, as an example, the active layer 310 is the bottom surface of the groove 301H, for example, the surface furthest from the open upper region of the groove 301H (groove 301H with reference to FIGS. 9 to 11 ). The bottom portion 313 may be included in the bottom portion 313 .

선택적 실시예로서 바텀부(313)는 제1 측면부(311)와 제2 측면부(312)를 연결하도록 형성될 수 있다.As an optional embodiment, the bottom part 313 may be formed to connect the first side part 311 and the second side part 312 .

또한 바텀부(313)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(301)의 그루브(301H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 바텀부(313)는 그루브(301H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.In addition, the bottom portion 313 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 301H of the substrate 301 . As an optional embodiment, the bottom portion 313 may have a length equal to the length of the groove 301H in one direction.

선택적 실시예로서 바텀부(313)는 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)과 대향할 수 있고, 예를들면 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)의 바닥면과 대향하도록 형성될 수 있다.As an optional embodiment, the bottom part 313 may face the source electrode 361 , the gate electrode 320 , and the drain electrode 362 , for example, the source electrode 361 , the gate electrode 320 , and the drain electrode. It may be formed to face the bottom surface of (362).

이를 통하여 바텀부(313)상에 소스 전극(361), 게이트 전극(320) 및 드레인 전극(362)이 배치될 수 있다.Through this, the source electrode 361 , the gate electrode 320 , and the drain electrode 362 may be disposed on the bottom portion 313 .

일 예로서 활성층(310)은 바텀부(313)상에 바텀부(313)의 평면 방향과 교차하는 방향, 구체적 예로서 직교하는 방향으로 길게 연장된 형태의 제1 측면부(311) 및 제2 측면부(312)를 갖고, 제1 측면부(311)과 제2 측면부(312)는 서로 이격되어 그 사이에 이격 영역이 형성될 수 있다.As an example, the active layer 310 is formed on the bottom portion 313 in a direction crossing the plane direction of the bottom portion 313, specifically, the first side portion 311 and the second side portion extending in a direction orthogonal to each other. 312 , the first side part 311 and the second side part 312 may be spaced apart from each other to form a spaced region therebetween.

또한, 선택적 실시예로서 활성층(310)은 제1 측면부(311) 및 제2 측면부(312)와 교차하는 방향으로 길이를 갖도록 형성된 측면부(미도시)를 더 포함할 수 있고, 이러한 측면부(미도시)는 예를들면 제1 측면부(311) 및 제2 측면부(312)와 연결되도록 형성될 수 있다.In addition, as an optional embodiment, the active layer 310 may further include a side part (not shown) formed to have a length in a direction crossing the first side part 311 and the second side part 312 , and such a side part (not shown) ) may be formed to be connected to, for example, the first side part 311 and the second side part 312 .

활성층(310)은 다양한 재료를 함유하도록 형성될 수 있다.The active layer 310 may be formed to contain various materials.

활성층(310)은 다양한 반도체 물질을 함유할 수 있다.The active layer 310 may contain various semiconductor materials.

선택적 실시예로서 활성층(310)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(310)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. In an alternative embodiment, the active layer 310 may contain a 2D material. The two-dimensional material contained in the active layer 310 may include a semiconductor material having a two-dimensional crystal structure, and may have a monolayer or multilayer structure.

또한, 활성층(310)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.In addition, each layer of the two-dimensional material contained in the active layer 310 may have an atomic level thickness, and the respective layers may be connected to each other by a Van Der Waals bond. can

또한, 활성층(310)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(310)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.In addition, the number of layers of the two-dimensional material contained in the active layer 310 may be about 1 to several. However, this is merely exemplary and may include a greater number of layers. In addition, when the two-dimensional material contained in the active layer 310 includes a plurality of layers, the layers may have directionality and may be disposed in parallel with each other, and as another example, may have directions that cross each other.

활성층(310)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.The active layer 310 is graphene, hexagonal boron nitride (h-BN), transition metal dichalcogenide (TMDC), transition metal trichalcogenide (TMTC) , metal phosphorous trichalcogenide (MPT), black phosphorus, phosphorene, or molybdenum sulfide.

일 예로서 활성층(310)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.As an example, the active layer 310 may contain the transition metal chalcogenide having a chemical formula of MX2, wherein M is molybdenum (Mo), tungsten (W), nickel (Ni), titanium (Ti), vanadium transition metal elements such as (V), zirconium (Zr), hafnium (Hf), palladium (Pd), platinum (Pt), niobium (Nb), tantalum (Ta), technetium (Tc), or rhenium (Re) may contain.

그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.And X may contain a chalcogen element such as sulfur (S), selenium (Se), or tellurium (Te).

예를 들면 활성층(310)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. For example, the active layer 310 may include MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2, or the like.

또한 다른 예로서 활성층(310)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.Also, as another example, the active layer 310 may include SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2, or the like.

선택적 실시예로서 활성층(310)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(310)에 도핑될 수 있다. As an optional embodiment, the active layer 310 may be doped with an n-type or p-type dopant, for example, the active layer 310 may be doped with an n-type dopant or a p-type dopant by ion implantation or chemical doping.

게이트 전극(320)은 소자부(300A) 및 소자부(300B)의 각각에 대응되도록 2개의 그루브(301H) 각각에 배치될 수 있다.The gate electrode 320 may be disposed in each of the two grooves 301H to correspond to each of the device portion 300A and the device portion 300B.

설명의 편의를 위하여 소자부(300A) 및 소자부(300B) 중 하나, 예를들면 소자부(300A)에 대응된 게이트 전극(320)을 기준으로 설명한다. For convenience of description, one of the device portion 300A and the device portion 300B, for example, the gate electrode 320 corresponding to the device portion 300A will be described as a reference.

또한, 소자부(300A)의 게이트 전극(320)과 소자부(300B)의 게이트 전극(320)은 서로 이격되도록 형성될 수 있다.Also, the gate electrode 320 of the device portion 300A and the gate electrode 320 of the device portion 300B may be formed to be spaced apart from each other.

게이트 전극(320)은 기판(301)의 그루브(301H)에 제1 방향으로 높이를 갖도록 배치될 수 있다. 예를들면 게이트 전극(320)은 기판(301)의 그루브(301H)의 깊이 방향(도 8 내지 도 11의 Z축 방향)의 높이를 가질 수 있다.The gate electrode 320 may be disposed to have a height in the first direction in the groove 301H of the substrate 301 . For example, the gate electrode 320 may have a height in the depth direction (the Z-axis direction of FIGS. 8 to 11 ) of the groove 301H of the substrate 301 .

구체적 예로서 게이트 전극(320)은 높이를 갖는 기둥 형태를 가질 수 있다. 도 8 내지 도 11에는 사각 기둥 형태를 도시하고 있으나, 이 외에도 다양한 기둥 형태를 포함할 수 있다.As a specific example, the gate electrode 320 may have a columnar shape having a height. 8 to 11 show the shape of a square pillar, in addition to this, various types of pillars may be included.

도면에 도시한 것과 같이, 게이트 전극(320)은 그루브(301H)의 외부로 돌출되지 않도록 형성될 수 있고, 예를들면 기판(301)의 평면과 나란한 형태의 상면을 가질 수 있다.As shown in the drawing, the gate electrode 320 may be formed so as not to protrude to the outside of the groove 301H, and, for example, may have an upper surface parallel to the plane of the substrate 301 .

또한, 도시하지 않았으나 게이트 전극(320)의 높이는 그루브(301H)의 깊이보다 작은 값을 가질 수 있다.Also, although not shown, the height of the gate electrode 320 may be smaller than the depth of the groove 301H.

또한, 도시하지 않았으나 게이트 전극(320)의 높이는 그루브(301H)의 깊이보다 깊고, 이를 통하여 게이트 전극(320)의 상단의 일 영역이 그루브(301H)의 외부로 돌출될 수도 있다.Also, although not shown, the height of the gate electrode 320 is greater than the depth of the groove 301H, and through this, a region of the upper end of the gate electrode 320 may protrude to the outside of the groove 301H.

게이트 전극(320)은 활성층(310)과 이격되도록 배치될 수 있다.The gate electrode 320 may be disposed to be spaced apart from the active layer 310 .

또한, 게이트 전극(320)은 활성층(310)의 적어도 일 영역과 중첩되도록 형성될 수 있다.Also, the gate electrode 320 may be formed to overlap at least one region of the active layer 310 .

예를들면 게이트 전극(320)은 활성층(310)의 제1 측면부(311)와 제2 측면부(312)의 사이에 배치될 수 있다. For example, the gate electrode 320 may be disposed between the first side surface portion 311 and the second side surface portion 312 of the active layer 310 .

선택적 실시예로서 게이트 전극(320)과 활성층(310)의 절연을 위하여 게이트 절연막(330)이 배치될 수 있다.As an optional embodiment, a gate insulating layer 330 may be disposed to insulate the gate electrode 320 and the active layer 310 .

예를들면 게이트 절연막(330)은 게이트 전극(320)과 활성층(310)의 제1 측면부(311)의 사이에 배치된 제1 게이트 절연막(331)을 포함할 수 있다. For example, the gate insulating layer 330 may include a first gate insulating layer 331 disposed between the gate electrode 320 and the first side surface 311 of the active layer 310 .

또한, 게이트 절연막(330)은 게이트 전극(320)과 활성층(310)의 제2 측면부(312)의 사이에 배치된 제2 게이트 절연막(332)을 포함할 수 있다.Also, the gate insulating layer 330 may include a second gate insulating layer 332 disposed between the gate electrode 320 and the second side surface 312 of the active layer 310 .

또한, 게이트 절연막(330)은 게이트 전극(320)과 활성층(310)의 바텀부(313)의 사이에 배치된 제3 게이트 절연막(333)을 포함할 수 있다.Also, the gate insulating layer 330 may include a third gate insulating layer 333 disposed between the gate electrode 320 and the bottom portion 313 of the active layer 310 .

게이트 절연막(330)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.The gate insulating layer 330 may contain various insulating materials, for example, oxide or nitride.

게이트 전극(320)은 활성층(310)에 전기장을 인가할 수 있도록 형성될 수 있다.The gate electrode 320 may be formed to apply an electric field to the active layer 310 .

게이트 전극(320)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(320)을 형성할 수 있다.The gate electrode 320 may include various materials, and may include a material having high electrical conductivity. For example, the gate electrode 320 may be formed using various metals.

예를들면 게이트 전극(320)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the gate electrode 320 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or may be formed using a nitride of these materials.

소스 전극(361) 및 드레인 전극(362)은 소자부(300A) 및 소자부(300B)의 각각에 대응되도록 2개의 그루브(301H) 각각에 배치될 수 있다.The source electrode 361 and the drain electrode 362 may be disposed in each of the two grooves 301H to correspond to each of the device portion 300A and the device portion 300B.

설명의 편의를 위하여 소자부(300A) 및 소자부(300B) 중 하나, 예를들면 소자부(300A)에 대응된 소스 전극(361) 및 드레인 전극(362)을 기준으로 설명한다. For convenience of description, one of the device portion 300A and the device portion 300B, for example, the source electrode 361 and the drain electrode 362 corresponding to the device portion 300A will be described as a reference.

소스 전극(361) 및 드레인 전극(362)은 게이트 전극(320)과 이격되도록 배치될 수 있다.The source electrode 361 and the drain electrode 362 may be disposed to be spaced apart from the gate electrode 320 .

예를들면 게이트 전극(320)의 높이 방향과 교차하는 일 방향을 따라서 게이트 전극(320)과 이격된 간격을 갖도록 배열될 수 있고, 구체적으로 소스 전극(361) 및 드레인 전극(362)의 사이에 게이트 전극(320)이 배치될 수 있다.For example, it may be arranged to have a spaced apart distance from the gate electrode 320 along one direction crossing the height direction of the gate electrode 320 , and specifically, between the source electrode 361 and the drain electrode 362 . A gate electrode 320 may be disposed.

소스 전극(361) 및 드레인 전극(362)은 기판(301)의 그루브(301H)에 배치될 수 있고, 제1 방향으로 높이를 갖도록 형성될 수 있다. 예를들면 소스 전극(361) 및 드레인 전극(362)은 기판(301)의 그루브(301H)의 깊이 방향(도 8 내지 도 11의 Z축 방향)의 높이를 가질 수 있다.The source electrode 361 and the drain electrode 362 may be disposed in the groove 301H of the substrate 301 and may be formed to have a height in the first direction. For example, the source electrode 361 and the drain electrode 362 may have a height in the depth direction (the Z-axis direction of FIGS. 8 to 11 ) of the groove 301H of the substrate 301 .

구체적 예로서 소스 전극(361) 또는 드레인 전극(362)은 높이를 갖는 기둥 형태를 가질 수 있다. 도 8 내지 도 11에는 사각 기둥 형태를 도시하고 있으나, 이 외에도 다양한 기둥 형태를 포함할 수 있다.As a specific example, the source electrode 361 or the drain electrode 362 may have a columnar shape having a height. 8 to 11 show the shape of a square pillar, in addition to this, various types of pillars may be included.

도면에 도시한 것과 같이, 소스 전극(361) 또는 드레인 전극(362)은 그루브(301H)의 외부로 돌출되지 않도록 형성될 수 있고, 예를들면 기판(301)의 평면과 나란한 형태의 상면을 가질 수 있다.As shown in the drawing, the source electrode 361 or the drain electrode 362 may be formed so as not to protrude outside the groove 301H, and, for example, have an upper surface parallel to the plane of the substrate 301. can

또한, 도시하지 않았으나 소스 전극(361) 또는 드레인 전극(362)의 높이는 그루브(301H)의 깊이보다 작은 값을 가질 수 있다.Also, although not shown, the height of the source electrode 361 or the drain electrode 362 may be smaller than the depth of the groove 301H.

또한, 도시하지 않았으나 소스 전극(361) 또는 드레인 전극(362)의 높이는 그루브(301H)의 깊이보다 깊고, 이를 통하여 게이트 전극(320)의 상단의 일 영역이 그루브(301H)의 외부로 돌출될 수도 있다.Also, although not shown, the height of the source electrode 361 or the drain electrode 362 is greater than the depth of the groove 301H, and through this, a region of the upper end of the gate electrode 320 may protrude to the outside of the groove 301H. have.

소스 전극(361) 및 드레인 전극(362)은 활성층(310)와 전기적으로 연결될 수 있고, 예를들면 접하도록 배치될 수 있다.The source electrode 361 and the drain electrode 362 may be electrically connected to the active layer 310 and, for example, may be in contact with each other.

예를들면 소스 전극(361) 및 드레인 전극(362)은 활성층(310)의 제1 측면부(311)와 제2 측면부(312)의 사이에 배치되고, 구체적 예로서 제1 측면부(311)와 제2 측면부(312)와 접하도록 배치될 수 있다.For example, the source electrode 361 and the drain electrode 362 are disposed between the first side surface portion 311 and the second side surface portion 312 of the active layer 310 , and specifically, the first side surface portion 311 and the second side surface portion 311 . It may be disposed to be in contact with the second side portion 312 .

선택적 실시예로서 소스 전극(361) 및 드레인 전극(362)은 활성층(310)의 바텀부(313)상에 배치될 수 있고, 예를들면 소스 전극(361) 및 드레인 전극(362)은 활성층(310)의 바텀부(313)와 접하도록 배치될 수 있다.As an optional embodiment, the source electrode 361 and the drain electrode 362 may be disposed on the bottom portion 313 of the active layer 310, for example, the source electrode 361 and the drain electrode 362 are the active layer ( It may be disposed to be in contact with the bottom portion 313 of the 310 .

소스 전극(361) 및 드레인 전극(362)은 다양한 도전성 물질을 이용하여 형성할 수 있다.The source electrode 361 and the drain electrode 362 may be formed using various conductive materials.

예를들면 소스 전극(361) 및 드레인 전극(362)은 다양한 종류의 금속을 함유할 수 있다. For example, the source electrode 361 and the drain electrode 362 may contain various types of metals.

일 예로서 소스 전극(361) 및 드레인 전극(362)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.As an example, the source electrode 361 and the drain electrode 362 may include tungsten (W), copper (Cu), gold (Au), silver (Ag), titanium (Ti), tantalum (Ta), ruthenium (Ru), Or it may include cobalt (Co).

또한 다른 예로서 소스 전극(361) 및 드레인 전극(362)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.As another example, the source electrode 361 and the drain electrode 362 may contain various types of metal nitrides, and specifically, for example, titanium nitride (TiN), tantalum nitride (TaN), cobalt nitride (CoN), Alternatively, it may include tungsten nitride (WN).

선택적 실시예로서, 하나 이상의 스페이서(340)가 게이트 전극(320)와 소스 전극(361)의 사이 및 게이트 전극(320)과 드레인 전극(362)에 배치될 수 있다.In an optional embodiment, one or more spacers 340 may be disposed between the gate electrode 320 and the source electrode 361 and between the gate electrode 320 and the drain electrode 362 .

예를들면 2개의 스페이서(340)가 게이트 전극(320)과 인접하도록 형성될 수 있고, 구체적 예로서 게이트 전극(320)과 접하도록 형성될 수 있다.For example, the two spacers 340 may be formed to be adjacent to the gate electrode 320 , and as a specific example, may be formed to be in contact with the gate electrode 320 .

선택적 실시예로서 스페이서(340)는 활성층(310)과 접하도록 배치될 수 있고, 예를들면 활성층(310)의 제1 측면부(311)와 제2 측면부(312)의 사이에 배치될 수 있고, 구체적 예로서 제1 측면부(311)와 제2 측면부(312)와 접하도록 형성될 수 있다.As an optional embodiment, the spacer 340 may be disposed in contact with the active layer 310, for example, may be disposed between the first side portion 311 and the second side portion 312 of the active layer 310, As a specific example, it may be formed to contact the first side part 311 and the second side part 312 .

또한 스페이서(340)는 활성층(310)의 바텀부(313)상에 형성될 수 있고, 예를들면 바텀부(313)와 접하도록 형성될 수 있다.In addition, the spacer 340 may be formed on the bottom portion 313 of the active layer 310 , for example, to be in contact with the bottom portion 313 .

선택적 실시예로서 스페이서(340)는 게이트 절연막(330)과 접하도록 배치될 수 있다.As an optional embodiment, the spacer 340 may be disposed to contact the gate insulating layer 330 .

스페이서(340)는 절연물을 포함할 수 있고, 다양한 종류의 유기물을 이용하여 형성할 수 있고, 다른 예로서 무기물을 함유할 수도 있다.The spacer 340 may include an insulating material, may be formed using various types of organic material, and may contain an inorganic material as another example.

스페이서(340)를 통하여 게이트 전극(320)과 소스 전극(361) 및 드레인 전극(362)을 절연할 수 있다.The gate electrode 320 , the source electrode 361 , and the drain electrode 362 may be insulated through the spacer 340 .

또한, 게이트 전극(320), 소스 전극(361) 및 드레인 전극(362)의 안정적 배치를 용이하게 구현할 수 있고 전자 소자(300)의 내구성을 향상할 수 있다.In addition, stable disposition of the gate electrode 320 , the source electrode 361 , and the drain electrode 362 can be easily implemented, and durability of the electronic device 300 can be improved.

본 실시예의 전자 소자는 복수의 소자부를 포함할 수 있다. 복수의 소자부의 각각은 기판에 서로 이격되도록 배치된 그루브에 형성될 수 있다. 각각의 그루브에 대응된 복수의 소자부의 각각은 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 이러한 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극의 일 측면에 대응하도록 활성층이 형성될 수 있다. The electronic device of the present embodiment may include a plurality of device parts. Each of the plurality of device parts may be formed in a groove disposed to be spaced apart from each other on the substrate. Each of the plurality of device portions corresponding to each groove may include a gate electrode, a source electrode, and a drain electrode having a height. An active layer may be formed to correspond to one side of the gate electrode, the source electrode, and the drain electrode having such a height.

이를 통하여 서로 구별되도록 형성된 그루브에 대응된 복수의 소자부를 형성할 수 있고, 복수의 소자부의 각각은 3차원 형태의 전자 소자, 예를들면 수직형 전자 소자, 구체적 예로서 수직형 전계 효과 트랜지스터를 용이하게 구현할 수 있고, 결과적으로 전기적 특성이 향상되고 정밀도가 향상되고, 집적도 향상 효과를 증대하는 전자 소자를 용이하게 구현할 수 있다.Through this, it is possible to form a plurality of device parts corresponding to the grooves formed to be distinguished from each other, and each of the plurality of device parts can easily form a three-dimensional electronic device, for example, a vertical electronic device, specifically, a vertical field effect transistor. As a result, it is possible to easily implement an electronic device having improved electrical characteristics, improved precision, and increased integration efficiency.

또한, 선택적 실시예로서 활성층은 2차원 물질을 함유하도록 형성할 수 있다. 이를 통하여 활성층의 두께를 박막으로 용이하게 형성하면서 전기적 특성이 향상된 전자 소자를 구현할 수 있다. In addition, as an optional embodiment, the active layer may be formed to contain a two-dimensional material. Through this, it is possible to implement an electronic device with improved electrical characteristics while easily forming the active layer into a thin film.

도 12 내지 도 16은 본 발명의 일 실시예에 관한 전자 소자 제조 방법을 설명하기 위한 단면도들이다.12 to 16 are cross-sectional views for explaining a method of manufacturing an electronic device according to an embodiment of the present invention.

예를들면 도 12 내지 도 16은 전술한 도 7 내지 도 11의 전자 소자(300)의 제조 방법을 설명한 것을 도시하고 있다. For example, FIGS. 12 to 16 illustrate a method of manufacturing the electronic device 300 of FIGS. 7 to 11 described above.

구체적으로 복수의 소자부(300A, 300B)를 포함하는 전자 소자(300)의 제조 방법을 설명하기 위한 도면들이다. Specifically, the drawings are for explaining a method of manufacturing the electronic device 300 including the plurality of device parts 300A and 300B.

설명하지 않으나 전술한 다른 실시예의 경우에도 본 실시예의 제조 방법을 적용하거나 필요에 따라 변형하여 적용할 수 있다.Although not described, the manufacturing method of the present embodiment may be applied to the other embodiments described above, or may be modified and applied as necessary.

도 12를 참조하면 기판(301)상에 그루브(301H)를 형성할 수 있다.Referring to FIG. 12 , a groove 301H may be formed on the substrate 301 .

예를들면 기판(301)에 2개의 그루브(301H)를 형성할 수 있다. 선택적 실시예로서 전자 소자(300)에 포함될 소자부의 개수에 따라 그루브(301H)의 개수가 결정될 수 있고, 예를들면 3개 이상 형성할 수도 있다.For example, two grooves 301H may be formed in the substrate 301 . As an optional embodiment, the number of grooves 301H may be determined according to the number of element parts to be included in the electronic element 300 , and for example, three or more may be formed.

그루브(301H)는 서로 이격되도록 형성할 수 있고, 기판(301)의 일정한 깊이만큼 제거하는 공정을 통하여 그루브(301H)를 형성할 수 있고, 예를들면 포토리소그래피법과 같은 패터닝 공정을 이용하여 원하는 크기 및 형태로 그루브(301H)를 형성할 수 있다.The grooves 301H may be formed to be spaced apart from each other, and the groove 301H may be formed through a process of removing a predetermined depth of the substrate 301 , for example, a desired size using a patterning process such as a photolithography method. And the groove 301H can be formed in the shape.

또한, 별도의 사전 패터닝 공정 없이 레이저 식각 등의 방법으로 식각 공정을 진행하여 그루브(301H)를 형성할 수도 있다.In addition, the groove 301H may be formed by performing an etching process such as laser etching without a separate pre-patterning process.

도 13을 참조하면 그루브(301H)의 내측면에 활성층(310)을 형성할 수 있다. 예를들면 활성층(310)은 각 그루브(301H) 각각에 배치되도록 형성할 수 있고, 그루브(301H)의 측면의 일 영역에 제1 측면부(311)를 형성하고, 제1 측면부(311)와 대향하도록 제2 측면부(312)를 형성하고 그루브(301H)의 바닥면에 바텀부(313)를 형성할 수 있다.Referring to FIG. 13 , the active layer 310 may be formed on the inner surface of the groove 301H. For example, the active layer 310 may be formed to be disposed in each of the grooves 301H, and a first side portion 311 is formed in one area of a side surface of the groove 301H, and faces the first side portion 311 . The second side part 312 may be formed to do this, and the bottom part 313 may be formed on the bottom surface of the groove 301H.

예를들면 다양한 반도체 물질, 구체적 예로서 2차원 물질(2D material)을 그루브(301H)의 내측면 및 바닥면 상에 성장시켜서 활성층(310)을 용이하게 형성할 수 있다.For example, the active layer 310 may be easily formed by growing various semiconductor materials, specifically, a 2D material, on the inner surface and the bottom surface of the groove 301H.

도 14를 참조하면 그루브(301H)의 내측면에 활성층(310)상에 게이트 절연막(330)을 형성할 수 있다. 예를들면 게이트 절연막(330)은 제1 측면부(311)상에 형성된 제1 게이트 절연막(331), 활성층(310)의 제2 측면부(312)상에 형성된 제2 게이트 절연막(332) 및 활성층(310)의 바텀부(313)상에 형성된 제3 게이트 절연막(333)을 포함할 수 있다.Referring to FIG. 14 , a gate insulating layer 330 may be formed on the active layer 310 on the inner surface of the groove 301H. For example, the gate insulating film 330 may include a first gate insulating film 331 formed on the first side surface 311, a second gate insulating film 332 formed on the second side surface 312 of the active layer 310, and an active layer ( A third gate insulating layer 333 formed on the bottom portion 313 of the 310 may be included.

예를들면 다양한 절연 물질, 예를들면 산화물 또는 질화물을 이용하여 게이트 절연막(330)을 형성할 수 있고, 다양한 성막 방법, 구체적 예로서 증착 방법을 이용하여 형성할 수 있다.For example, the gate insulating layer 330 may be formed using various insulating materials, for example, oxide or nitride, and may be formed using various film formation methods, specifically, a deposition method.

도 15를 참조하면 게이트 절연막(330)상에 게이트 전극(320)을 형성할 수 있다.Referring to FIG. 15 , the gate electrode 320 may be formed on the gate insulating layer 330 .

예를들면 2개의 그루브(301H) 각각에 게이트 전극(320)을 형성할 수 있다.For example, the gate electrode 320 may be formed in each of the two grooves 301H.

기판(301)의 그루브(301H)에 제1 방향으로 높이를 갖도록 게이트 전극(320)을 형성할 수 있다.The gate electrode 320 may be formed in the groove 301H of the substrate 301 to have a height in the first direction.

이를 통하여 게이트 전극(320)은 활성층(310)과 이격되도록 형성할 수 있다.Through this, the gate electrode 320 may be formed to be spaced apart from the active layer 310 .

또한, 게이트 전극(320)은 활성층(310)의 적어도 일 영역과 중첩되도록 형성될 수 있다.Also, the gate electrode 320 may be formed to overlap at least one region of the active layer 310 .

예를들면 게이트 전극(320)은 활성층(310)의 제1 측면부(311)와 제2 측면부(312)의 사이에 배치되도록 형성할 수 있고, 바텀부(313)과 중첩되도록 배치될 수 있다.For example, the gate electrode 320 may be formed to be disposed between the first side part 311 and the second side part 312 of the active layer 310 , and may be disposed to overlap the bottom part 313 .

예를들면 게이트 절연막(330)의 제1 게이트 절연막(331)이 게이트 전극(320)과 활성층(310)의 제1 측면부(311)의 사이에 배치되고, 제2 게이트 절연막(332)이 게이트 전극(320)과 제2 측면부(312)의 사이에 배치되고, 제3 게이트 절연막(333)은 게이트 전극(320)과 바텀부(313)의 사이에 배치되도록 게이트 전극(320)을 형성할 수 있다.For example, the first gate insulating layer 331 of the gate insulating layer 330 is disposed between the gate electrode 320 and the first side part 311 of the active layer 310 , and the second gate insulating layer 332 is the gate electrode The gate electrode 320 may be disposed between the 320 and the second side part 312 , and the third gate insulating layer 333 may be disposed between the gate electrode 320 and the bottom part 313 . .

게이트 전극(320)은 활성층(310)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전기적 도전성이 높은 재료를 포함할 수 있고, 예를들면 다양한 금속을 이용하여 게이트 전극(320)을 형성할 수 있다.The gate electrode 320 may be formed to apply an electric field to the active layer 310, for example, may include a material having high electrical conductivity, for example, using various metals to form the gate electrode 320. can be formed

예를들면 스퍼터링과 같은 다양한 박막 형성 방법을 이용하여 게이트 전극(320)이 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리와 같은 금속 재료를 함유하도록 형성할 수 있다. For example, the gate electrode 320 may be formed to contain a metal material such as aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper by using various thin film forming methods such as sputtering.

도 16을 참조하면 선택적 실시예로서, 하나 이상의 스페이서(340)를 그루브(301H)에 형성할 수 있다. 예를들면 스페이서(340)는 전술한 도 15의 게이트 전극(320)과 후술할 도 16의 소스 전극(361)의 사이 및 게이트 전극(320)과 드레인 전극(362)에 형성할 수 있다.Referring to FIG. 16 , as an alternative embodiment, one or more spacers 340 may be formed in the groove 301H. For example, the spacer 340 may be formed between the gate electrode 320 of FIG. 15 and the source electrode 361 of FIG. 16 to be described later, and between the gate electrode 320 and the drain electrode 362 .

일 예로서 활성층(310)과 접하도록 스페이서(340)를 형성할 수 있고, 구체적 예를들면 활성층(310)의 제1 측면부(311)와 제2 측면부(312)의 사이에 스페이서(340)를 형성할 수 있다. 또한 선택적으로 제1 측면부(311)와 제2 측면부(312)와 접하도록 스페이서(340)를 형성할 수 있다.As an example, the spacer 340 may be formed in contact with the active layer 310 , and for example, the spacer 340 may be formed between the first side part 311 and the second side part 312 of the active layer 310 . can be formed In addition, the spacer 340 may be selectively formed to contact the first side part 311 and the second side part 312 .

또한 스페이서(340)를 활성층(310)의 바텀부(313)상에, 예를들면 바텀부(313)와 접하도록 형성할 수 있다.In addition, the spacer 340 may be formed on the bottom portion 313 of the active layer 310 so as to be in contact with the bottom portion 313 .

선택적 실시예로서 스페이서(340)는 게이트 절연막(330)과 접하도록 배치될 수 있다.As an optional embodiment, the spacer 340 may be disposed to contact the gate insulating layer 330 .

스페이서(340)는 절연물을 포함할 수 있고, 다양한 종류의 유기물을 이용하여 형성할 수 있고, 다른 예로서 무기물을 함유할 수도 있다.The spacer 340 may include an insulating material, may be formed using various types of organic material, and may contain an inorganic material as another example.

도 17을 참조하면 소스 전극(361) 및 드레인 전극(362)을 2개의 그루브(301H) 각각에 형성할 수 있다.Referring to FIG. 17 , a source electrode 361 and a drain electrode 362 may be formed in each of the two grooves 301H.

게이트 전극(320), 스페이서(340), 소스 전극(361) 및 드레인 전극(362)은 다양한 순서로 형성할 수 있고, 예를들면 도면의 설명 순서가 제조 방법상의 단계의 순서를 한정하지는 않는다.The gate electrode 320 , the spacer 340 , the source electrode 361 , and the drain electrode 362 may be formed in various orders, for example, the order of description in the drawings does not limit the order of steps in the manufacturing method.

소스 전극(361) 및 드레인 전극(362)은 게이트 전극(320)과 이격되도록 형성할 수 있고, 구체적으로 소스 전극(361) 및 드레인 전극(362)의 사이에 게이트 전극(320)이 배치되도록 형성할 수 있다.The source electrode 361 and the drain electrode 362 may be formed to be spaced apart from the gate electrode 320 , and specifically, the gate electrode 320 may be disposed between the source electrode 361 and the drain electrode 362 . can do.

소스 전극(361) 및 드레인 전극(362)은 기판(301)의 그루브(301H)에 제1 방향으로 높이를 갖도록 형성할 수 있다. 예를들면 소스 전극(361) 및 드레인 전극(362)은 기판(301)의 그루브(301H)의 깊이 방향을 갖도록 형성할 수 있다.The source electrode 361 and the drain electrode 362 may be formed to have a height in the first direction in the groove 301H of the substrate 301 . For example, the source electrode 361 and the drain electrode 362 may be formed to have a depth direction of the groove 301H of the substrate 301 .

또한 구체적으로 소스 전극(361) 및 드레인 전극(362)은 활성층(310)과 전기적으로 연결되도록 형성할 수 있고, 예를들면 접하도록 형성할 수 있다.Also, specifically, the source electrode 361 and the drain electrode 362 may be formed to be electrically connected to the active layer 310 , for example, to be in contact with the active layer 310 .

예를들면 소스 전극(361) 및 드레인 전극(362)은 활성층(310)의 제1 측면부(311)와 제2 측면부(312)의 사이에 형성할 수 있고, 구체적 예로서 제1 측면부(311)와 제2 측면부(312)와 접하도록 형성할 수 있다.For example, the source electrode 361 and the drain electrode 362 may be formed between the first side part 311 and the second side part 312 of the active layer 310 , and as a specific example, the first side part 311 . and the second side part 312 may be formed.

이 때 소스 전극(361) 및 드레인 전극(362)은 활성층(310)의 바텀부(313)상에 배치될 수 있고, 예를들면 소스 전극(361) 및 드레인 전극(362)은 활성층(310)의 바텀부(313)와 접하도록 형성할 수 있다.At this time, the source electrode 361 and the drain electrode 362 may be disposed on the bottom portion 313 of the active layer 310 , for example, the source electrode 361 and the drain electrode 362 are the active layer 310 . It may be formed to be in contact with the bottom portion 313 of the .

소스 전극(361) 및 드레인 전극(362)은 다양한 도전성 물질을 이용하여 형성할 수 있고, 예를들면 스퍼터링과 같은 다양한 박막 형성 방법을 이용하여 소스 전극(361) 및 드레인 전극(362)이 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)과 같은 금속 재료를 함유하도록 형성할 수 있다. The source electrode 361 and the drain electrode 362 may be formed using various conductive materials, and for example, the source electrode 361 and the drain electrode 362 may be formed of tungsten ( W), copper (Cu), gold (Au), silver (Ag), titanium (Ti), tantalum (Ta), ruthenium (Ru), or cobalt (Co) may be formed to contain a metal material.

본 실시예의 전자 소자의 제조 방법은 다양한 방법을 가질 수 있고, 일 예로서 기판 상에 하나 이상의 그루브를 형성하고, 그루브에 대응하도록 활성층을 형성할 수 있고, 구체적 예로서 2차원 물질을 이용하여 제1 측면부 및 이와 대향하는 제2 측면부, 그리고 바텀부를 연결하도록 형성할 수 있다.The manufacturing method of the electronic device of this embodiment may have various methods, and as an example, one or more grooves may be formed on a substrate, and an active layer may be formed to correspond to the grooves. It may be formed to connect the first side part, the second side part facing it, and the bottom part.

그리고 이러한 활성층으로 형성된 내측 공간에 활성층과 절연되도록 게이트 전극을 높이를 갖도록 형성하고, 게이트 전극과 이격되도록 소스 및 드레인 전극을 형성할 수 있다. 이 때 소스 전극 및 드레인 전극이 활성층의 바텀부상에 형성되고 제1 측면부와 제2 측면부의 사이에 제1 측면부 및 제2 측면부와 연결되도록 형성할 수 있다.In addition, in the inner space formed of the active layer, the gate electrode may be formed to have a height to be insulated from the active layer, and the source and drain electrodes may be formed to be spaced apart from the gate electrode. In this case, the source electrode and the drain electrode may be formed on the bottom portion of the active layer and may be formed to be connected to the first side portion and the second side portion between the first side portion and the second side portion.

이를 통하여 3차원의 구조, 예를들면 수직형 전자 소자 형태를 갖는 전자 소자를 용이하게 형성할 수 있다. 또한, 복수의 소자부를 포함하는 전자 소자를 용이하게 형성할 수 있고, 집적도를 용이하게 향상하는 전자 소자를 제조 할 수 있다.Through this, it is possible to easily form an electronic device having a three-dimensional structure, for example, a vertical electronic device shape. In addition, an electronic device including a plurality of device parts can be easily formed, and an electronic device having an easily improved degree of integration can be manufactured.

도 18은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이고, 도 19는 도 18의 ⅩⅧ-ⅩⅧ선을 따라 절취한 단면도이다.18 is a schematic plan view showing an electronic device according to another embodiment of the present invention, and FIG. 19 is a cross-sectional view taken along the line XVIII-XVIII of FIG. 18 .

도 18 및 도 19를 참조하면 본 실시예의 전자 소자(400)는 복수의 소자부(400A, 400B)를 포함할 수 있다. 도면에는 2개의 소자부(400A, 400B)를 도시하고 있으나, 다른 예로서 3개 이상의 소자부를 포함할 수도 있다.18 and 19 , the electronic device 400 according to the present embodiment may include a plurality of device parts 400A and 400B. Although the drawing shows two element parts 400A and 400B, as another example, three or more element parts may be included.

복수의 소자부(400A, 400B)의 소자부(400A) 및 소자부(400B)는 게이트 전극(420), 소스 전극(461), 드레인 전극(462), 활성층(410)을 포함할 수 있다.The device portion 400A and the device portion 400B of the plurality of device portions 400A and 400B may include a gate electrode 420 , a source electrode 461 , a drain electrode 462 , and an active layer 410 .

선택적 실시예로서 전자 소자(400)는 기판(401)을 포함할 수 있다.In an alternative embodiment, the electronic device 400 may include a substrate 401 .

기판(401)은 하나 이상의 그루브(401H)를 포함할 수 있다. The substrate 401 may include one or more grooves 401H.

예를들면 기판(401)에는 2개의 그루브(401H)가 형성될 수 있다. 선택적 실시예로서 전자 소자(400)에 포함될 소자부의 개수에 따라 그루브(401H)의 개수가 결정될 수 있고, 예를들면 3개 이상 형성될 수도 있다.For example, two grooves 401H may be formed in the substrate 401 . As an optional embodiment, the number of grooves 401H may be determined according to the number of element parts to be included in the electronic element 400 , and for example, three or more may be formed.

그루브(401H)는 서로 이격되도록 형성될 수 있고, 이를 통하여 소자부(400A) 및 소자부(400B)의 각각이 전기적으로 간섭 받지 않도록 할 수 있다.The grooves 401H may be formed to be spaced apart from each other, and through this, each of the element unit 400A and the element unit 400B may not be electrically interfered with.

그루브(401H)는 측면, 예를들면 도 18에는 4개의 측면이 서로 기판(401)의 재료에 의하여 제한되도록 형성될 수 있다. 도시하지 않았으나 측면들 중 적어도 일 측이 개방된 형태로 그루브(401H)가 형성될 수도 있다.The groove 401H may be formed so that the side surfaces, for example, four side surfaces in FIG. 18 are limited to each other by the material of the substrate 401 . Although not shown, the groove 401H may be formed in an open form at least one of the side surfaces.

또한, 도시하지 않았으나, 선택적 실시예로서 그루브(401H)가 기판(401)의 전체 두께에 대응하도록 형성될 수도 있고, 이에 대응하도록 소자부(400A) 및 소자부(400B)가 형성될 수 있다.In addition, although not shown, as an alternative embodiment, the groove 401H may be formed to correspond to the entire thickness of the substrate 401 , and the device portion 400A and the device portion 400B may be formed to correspond to this.

기판(401)상에 소자부(400A) 및 소자부(400B)의 각각에 대응되도록 게이트 전극(420), 소스 전극(461), 드레인 전극(462), 활성층(410)이 형성될 수 있고, 예를들면 기판(401)의 두 개의 그루브(401H) 각각에 형성될 수 있다.A gate electrode 420, a source electrode 461, a drain electrode 462, and an active layer 410 may be formed on the substrate 401 to correspond to each of the device portion 400A and the device portion 400B, For example, it may be formed in each of the two grooves 401H of the substrate 401 .

그루브(401H)는 다양한 방법으로 형성할 수 있고, 예를들면 기판(401)에 대한 다양한 종류의 식각 방법을 진행하여 그루브(401H)를 형성할 수 있다.The groove 401H may be formed by various methods, for example, various types of etching methods for the substrate 401 may be performed to form the groove 401H.

기판(401)은 다양한 형태로 형성될 수 있고, 예를들면 기판(401)은 일정한 두께를 갖는 형태일 수 있다. The substrate 401 may be formed in various shapes, for example, the substrate 401 may have a shape having a constant thickness.

기판(401)은 다양한 재질로 형성될 수 있고, 예를들면 절연물을 함유할 수 있다. 예를들면 기판(401)은 실리콘 계열의 무기물을 함유할 수 있고, 구체적인 예로서 실리콘 산화물을 함유할 수 있다.The substrate 401 may be formed of various materials, and may contain, for example, an insulating material. For example, the substrate 401 may contain a silicon-based inorganic material, and, as a specific example, may contain silicon oxide.

또한, 다른 예로서 기판(401)은 유리 재질 또는 플라스틱 재질을 함유할 수 도 있다. 기판(401)은 필요에 따라 리지드하거나 플렉서블하도록 형성할 수 있다. Also, as another example, the substrate 401 may contain a glass material or a plastic material. The substrate 401 may be formed to be rigid or flexible as needed.

선택적 실시예로서 기판(401)은 알루미나와 같은 세라믹 기판, 또는 유연성이 있는 고분자 등을 포함할 수도 있다. As an alternative embodiment, the substrate 401 may include a ceramic substrate such as alumina or a flexible polymer.

게이트 전극(420), 소스 전극(461), 드레인 전극(462), 활성층(410)에 대하여 설명하기로 한다. 전술한 것과 같이 게이트 전극(420), 소스 전극(461), 드레인 전극(462), 활성층(410)은 기판(401)의 그루브(401H)에 형성될 수 있다.The gate electrode 420 , the source electrode 461 , the drain electrode 462 , and the active layer 410 will be described. As described above, the gate electrode 420 , the source electrode 461 , the drain electrode 462 , and the active layer 410 may be formed in the groove 401H of the substrate 401 .

활성층(410)은 소자부(400A) 및 소자부(400B)의 각각에 대응되도록 2개의 그루브(401H) 각각에 배치될 수 있다.The active layer 410 may be disposed in each of the two grooves 401H to correspond to each of the device portion 400A and the device portion 400B.

설명의 편의를 위하여 소자부(400A) 및 소자부(400B) 중 하나, 예를들면 소자부(400A)에 대응된 활성층(410)을 기준으로 설명한다. For convenience of description, one of the device portion 400A and the device portion 400B, for example, the active layer 410 corresponding to the device portion 400A will be described as a reference.

또한, 소자부(400A)의 활성층(410)과 소자부(400B)의 활성층(410)은 서로 이격되도록 형성될 수 있다.Also, the active layer 410 of the device unit 400A and the active layer 410 of the device unit 400B may be formed to be spaced apart from each other.

활성층(410)은 기판(401)의 그루브(401H)의 적어도 일 면에 형성될 수 있고, 예를들면 그루브(401H)의 측면의 일 영역에 형성된 제1 측면부(411)를 포함할 수 있다. 제1 측면부(411)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(401)의 그루브(401H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제1 측면부(411)는 그루브(401H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.The active layer 410 may be formed on at least one surface of the groove 401H of the substrate 401 , and may include, for example, the first side portion 411 formed in one region of the side surface of the groove 401H. The first side portion 411 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 401H of the substrate 401 . As an optional embodiment, the first side portion 411 may have a length equal to the length of the groove 401H in one direction.

선택적 실시예로서 제1 측면부(411)는 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)과 대향할 수 있고, 예를들면 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the first side portion 411 may face the source electrode 461 , the gate electrode 420 , and the drain electrode 462 , for example, the source electrode 461 , the gate electrode 420 and the drain. It may be formed to face one side of the electrode 462 .

또한, 일 예로서 활성층(410)은 그루브(401H)의 측면의 일 영역에 상기 제1 측면부(411)와 대향하도록 형성된 제2 측면부(412)를 포함할 수 있다. 제2 측면부(412)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(401)의 그루브(401H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 제2 측면부(412)는 그루브(401H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.Also, as an example, the active layer 410 may include a second side surface portion 412 formed to face the first side surface portion 411 in one region of a side surface of the groove 401H. The second side portion 412 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 401H of the substrate 401 . As an optional embodiment, the second side portion 412 may have a length equal to the length of the groove 401H in one direction.

선택적 실시예로서 제1 측면부(411)와 제2 측면부(412)는 서로 이격될 수 있고, 서로 대향할 수 있고, 예를들면 나란하게 배치될 수 있다.As an optional embodiment, the first side part 411 and the second side part 412 may be spaced apart from each other, may face each other, and for example, may be arranged side by side.

선택적 실시예로서 제2 측면부(412)는 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)과 대향할 수 있고, 예를들면 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)의 일 측면과 대향하도록 형성될 수 있다.As an optional embodiment, the second side portion 412 may face the source electrode 461 , the gate electrode 420 , and the drain electrode 462 , for example, the source electrode 461 , the gate electrode 420 and the drain. It may be formed to face one side of the electrode 462 .

이를 통하여 제1 측면부(411)과 제2 측면부(412)의 사이에 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)이 배치될 수 있다.Through this, the source electrode 461 , the gate electrode 420 , and the drain electrode 462 may be disposed between the first side part 411 and the second side part 412 .

또한, 일 예로서 활성층(410)은 상기 그루브(401H)의 바닥면, 예를들면 상기 그루브(401H)의 개방된 상부 영역으로부터 가장 멀리 떨어진 면(도 18 및 도 19를 기준으로 그루브(401H)의 하면)에 바텀부(413)를 포함할 수 있다.In addition, as an example, the active layer 410 is the bottom surface of the groove 401H, for example, the surface furthest from the open upper region of the groove 401H (groove 401H with reference to FIGS. 18 and 19 ). A bottom portion 413 may be included in the lower surface of FIG.

선택적 실시예로서 바텀부(413)는 제1 측면부(411)와 제2 측면부(412)를 연결하도록 형성될 수 있다.As an optional embodiment, the bottom part 413 may be formed to connect the first side part 411 and the second side part 412 .

또한 바텀부(413)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(401)의 그루브(401H)의 길이 방향을 따라 형성될 수 있다. 선택적 실시예로서 바텀부(413)는 그루브(401H)의 일 방향의 길이와 동일한 값의 길이를 가질 수 있다.Also, the bottom portion 413 may extend in one direction to have a length, for example, may be formed along the length direction of the groove 401H of the substrate 401 . As an optional embodiment, the bottom portion 413 may have a length equal to the length of the groove 401H in one direction.

선택적 실시예로서 바텀부(413)는 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)과 대향할 수 있고, 예를들면 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)의 바닥면과 대향하도록 형성될 수 있다.As an optional embodiment, the bottom portion 413 may face the source electrode 461 , the gate electrode 420 , and the drain electrode 462 , for example, the source electrode 461 , the gate electrode 420 and the drain electrode. It may be formed to face the bottom surface of 462 .

이를 통하여 바텀부(413)상에 소스 전극(461), 게이트 전극(420) 및 드레인 전극(462)이 배치될 수 있다.Through this, the source electrode 461 , the gate electrode 420 , and the drain electrode 462 may be disposed on the bottom portion 413 .

일 예로서 활성층(410)은 바텀부(413)상에 바텀부(413)의 평면 방향과 교차하는 방향, 구체적 예로서 직교하는 방향으로 길게 연장된 형태의 제1 측면부(411) 및 제2 측면부(412)를 갖고, 제1 측면부(411)과 제2 측면부(412)는 서로 이격되어 그 사이에 이격 영역이 형성될 수 있다.As an example, the active layer 410 is formed on the bottom portion 413 in a direction crossing the plane direction of the bottom portion 413, specifically, a first side portion 411 and a second side portion extending in a direction orthogonal to each other. 412 , the first side portion 411 and the second side portion 412 may be spaced apart from each other to form a spaced region therebetween.

또한, 본 실시예의 선택적 실시예로서 활성층(410)은 서로 대향하는 제3 측면부(414) 및 제4 측면부(415)를 포함할 수 있다.In addition, as an optional embodiment of the present embodiment, the active layer 410 may include a third side portion 414 and a fourth side portion 415 facing each other.

일 예로서 활성층(410)은 그루브(401H)의 측면의 일 영역에 상기 제1 측면부(411) 및 제2 측면부(412)와 교차하도록 형성된 제3 측면부(414)를 포함할 수 있다. 구체적 예로서 제3 측면부(414)는 제1 측면부(411) 및 제2 측면부(412)의 사이에 배치되어 서로를 연결하도록 형성될 수 있다.As an example, the active layer 410 may include a third side surface portion 414 formed to cross the first side surface portion 411 and the second side surface portion 412 in one region of the side surface of the groove 401H. As a specific example, the third side part 414 may be disposed between the first side part 411 and the second side part 412 to be connected to each other.

제3 측면부(414)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(401)의 그루브(401H)의 폭 방향을 따라 형성될 수 있다. 선택적 실시예로서 제3 측면부(414)는 그루브(401H)의 일 방향의 폭과 동일한 값의 길이를 가질 수 있다.The third side portion 414 may extend in one direction to have a length, for example, may be formed along the width direction of the groove 401H of the substrate 401 . As an optional embodiment, the third side portion 414 may have a length equal to the width of the groove 401H in one direction.

선택적 실시예로서 제3 측면부(414)는 소스 전극(461)과 대향할 수 있고, 예를들면 소스 전극(461)의 일 측면과 접하도록 형성될 수 있다.As an optional embodiment, the third side portion 414 may face the source electrode 461 , for example, may be formed to contact one side surface of the source electrode 461 .

또한 제3 측면부(414)는 바텀부(413)과 연결되도록 형성될 수 있다.Also, the third side part 414 may be formed to be connected to the bottom part 413 .

일 예로서 활성층(410)은 그루브(401H)의 측면의 일 영역에 상기 제1 측면부(411) 및 제2 측면부(412)와 교차하도록 형성된 제4 측면부(415)를 포함할 수 있다. 구체적 예로서 제3 측면부(414)는 제1 측면부(411) 및 제2 측면부(412)의 사이에 배치되어 서로를 연결하도록 형성될 수 있다.As an example, the active layer 410 may include a fourth side part 415 formed to cross the first side part 411 and the second side part 412 in one region of the side surface of the groove 401H. As a specific example, the third side part 414 may be disposed between the first side part 411 and the second side part 412 to be connected to each other.

제4 측면부(415)는 제3 측면부(414)와 대향하도록 형성될 수 있고, 선택적 실시예로서 제4 측면부(415)는 제3 측면부(414)와 나란하게 배치될 수 있다.The fourth side part 415 may be formed to face the third side part 414 , and as an optional embodiment, the fourth side part 415 may be disposed parallel to the third side part 414 .

제4 측면부(415)는 일 방향으로 연장되어 길이를 가질 수 있고, 예를들면 기판(401)의 그루브(401H)의 폭 방향을 따라 형성될 수 있다. 선택적 실시예로서 제4 측면부(415)는 그루브(401H)의 일 방향의 폭과 동일한 값의 길이를 가질 수 있다.The fourth side portion 415 may extend in one direction to have a length, for example, may be formed along the width direction of the groove 401H of the substrate 401 . As an optional embodiment, the fourth side portion 415 may have a length equal to the width in one direction of the groove 401H.

선택적 실시예로서 제4 측면부(415)는 드레인 전극(462)과 대향할 수 있고, 예를들면 드레인 전극(462)의 일 측면과 접하도록 형성될 수 있다.As an optional embodiment, the fourth side portion 415 may face the drain electrode 462 , and for example, may be formed to contact one side surface of the drain electrode 462 .

또한 제4 측면부(415)는 바텀부(413)과 연결되도록 형성될 수 있다.Also, the fourth side part 415 may be formed to be connected to the bottom part 413 .

구체적인 일 예로서 제1 측면부(411), 제2 측면부(412), 제3 측면부(414) 및 제4 측면부(415)는 바텀부(413)에 연결되고 바텀부(413)와 교차하는 방향으로 높이를 갖도록 연장된 형태를 가질 수 있다. 이를 통하여 활성층(410)은 내부에 공간을 갖는 커버가 없는 박스와 유사한 형태를 가질 수 있고, 이러한 외형은 기판(401)의 그루브(401H)에 따라 달라질 수 있다.As a specific example, the first side part 411 , the second side part 412 , the third side part 414 , and the fourth side part 415 are connected to the bottom part 413 and in a direction crossing the bottom part 413 . It may have an extended form to have a height. Through this, the active layer 410 may have a shape similar to a box without a cover having a space therein, and this shape may vary depending on the groove 401H of the substrate 401 .

선택적 실시예로서 도시하지 않았으나, 활성층(410)은 바텀부(413)와 대향하는 영역에 커버부(미도시)를 포함할 수 있고, 커버부(미도시)는 게이트 전극(420)과 절연되고 소스 전극(461) 및 드레인 전극(462)과 전기적으로 연결될 수 있다.Although not shown as an optional embodiment, the active layer 410 may include a cover part (not shown) in a region facing the bottom part 413 , and the cover part (not shown) is insulated from the gate electrode 420 and It may be electrically connected to the source electrode 461 and the drain electrode 462 .

활성층(410)은 다양한 재료를 함유하도록 형성될 수 있다.The active layer 410 may be formed to contain various materials.

활성층(410)은 다양한 반도체 물질을 함유할 수 있다.The active layer 410 may contain various semiconductor materials.

선택적 실시예로서 활성층(410)은 2차원 물질(2D material)을 함유할 수 있다. 활성층(410)에 함유된 2차원 물질은 2차원 형상의 결정 구조를 가지는 반도체 물질을 포함할 수 있고, 단층(monolayer) 또는 복층(multilayer) 구조를 가질 수 있다. In an alternative embodiment, the active layer 410 may contain a 2D material. The two-dimensional material contained in the active layer 410 may include a semiconductor material having a two-dimensional crystal structure, and may have a monolayer or multilayer structure.

또한, 활성층(410)에 함유된 2차원 물질의 각각의 층은 원자 수준(atomic level)의 두께를 가질 수 있고, 이러한 각각의 층들 사이는 반데르 발스 결합(Van Der Waals bond)에 의해 서로 연결될 수 있다.In addition, each layer of the two-dimensional material contained in the active layer 410 may have a thickness of an atomic level, and the respective layers may be connected to each other by a Van Der Waals bond. can

또한, 활성층(410)에 함유된 2차원 물질의 층들의 수는 1 ~ 수개 정도 될 수 있다. 하지만, 이는 단지 예시적인 것으로 이보다 많은 개수의 층을 포함할 수도 있다. 또한, 활성층(410)에 함유된 2차원 물질이 복수개의 층을 포함하는 경우에는 이 층들은 방향성을 가지고 서로 나란하게 배치될 수 있고, 다른 예로서 교차하는 방향을 가질 수도 있다.In addition, the number of layers of the 2D material included in the active layer 410 may be about 1 to several. However, this is merely exemplary and may include a greater number of layers. In addition, when the two-dimensional material contained in the active layer 410 includes a plurality of layers, the layers may have directionality and may be disposed in parallel with each other, or, as another example, may have an intersecting direction.

활성층(410)은 그래핀(graphene), 육방정계질화붕소(hexagonal boron nitride, h-BN), 전이금속 칼코겐화물(transition metal dichalcogenide, TMDC), 전이금속 삼칼코겐화물(transition metal trichalcogenide, TMTC), metal phosphorous trichalcogenide(MPT), 인 계열의 흑인(black phosphorus), 포스포린(phosphorene) 또는 황화몰리브덴등과 같은 물질을 함유할 수 있다.The active layer 410 is graphene, hexagonal boron nitride (h-BN), transition metal dichalcogenide (TMDC), transition metal trichalcogenide (TMTC) , metal phosphorous trichalcogenide (MPT), black phosphorus, phosphorene, or molybdenum sulfide.

일 예로서 활성층(410)은 MX2의 화학식을 갖는 상기 전이금속 칼코겐화물을 함유할 수 있고, 이 때 M은 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 바나듐(V), 지르코늄(Zr), 하프늄(Hf), 팔라듐(Pd), 백금(Pt), 니오븀(Nb), 탄탈륨(Ta), 테크네튬(Tc), 또는 레늄(Re)과 같은 전이 금속 원소를 함유할 수 있다.As an example, the active layer 410 may contain the transition metal chalcogenide having a chemical formula of MX2, wherein M is molybdenum (Mo), tungsten (W), nickel (Ni), titanium (Ti), vanadium transition metal elements such as (V), zirconium (Zr), hafnium (Hf), palladium (Pd), platinum (Pt), niobium (Nb), tantalum (Ta), technetium (Tc), or rhenium (Re) may contain.

그리고 상기의 X는 황(S), 셀레늄(Se), 또는 텔루륨(Te)과 같은 칼코겐(chalcogen) 원소를 함유할 수 있다.And X may contain a chalcogen element such as sulfur (S), selenium (Se), or tellurium (Te).

예를 들면 활성층(410)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2 등을 포함할 수 있다. For example, the active layer 410 may include MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, rSe2, HfS2, HfSe2, NbSe2, ReSe2, or the like.

또한 다른 예로서 활성층(410)은 SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등을 포함할 수 있다.Also, as another example, the active layer 410 may include SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2, or the like.

선택적 실시예로서 활성층(410)은 n형 또는 p형 도펀트로 도핑될 수 있고, 예를들면 n형 도펀트 또는 p형 도펀트를 이온주입이나 화학적 도핑 방식으로 활성층(410)에 도핑될 수 있다. As an alternative embodiment, the active layer 410 may be doped with an n-type or p-type dopant, for example, the active layer 410 may be doped with an n-type dopant or a p-type dopant by ion implantation or chemical doping.

게이트 전극(420)은 소자부(400A) 및 소자부(400B)의 각각에 대응되도록 2개의 그루브(401H) 각각에 배치될 수 있다.The gate electrode 420 may be disposed in each of the two grooves 401H to correspond to each of the device portion 400A and the device portion 400B.

설명의 편의를 위하여 소자부(400A) 및 소자부(400B) 중 하나, 예를들면 소자부(400A)에 대응된 게이트 전극(420)을 기준으로 설명한다. For convenience of description, one of the device portion 400A and the device portion 400B, for example, the gate electrode 420 corresponding to the device portion 400A will be described as a reference.

또한, 소자부(400A)의 게이트 전극(420)과 소자부(400B)의 게이트 전극(420)은 서로 이격되도록 형성될 수 있다.Also, the gate electrode 420 of the device portion 400A and the gate electrode 420 of the device portion 400B may be formed to be spaced apart from each other.

게이트 전극(420)은 기판(401)의 그루브(401H)에 제1 방향으로 높이를 갖도록 배치될 수 있다. 예를들면 게이트 전극(420)은 기판(401)의 그루브(401H)의 깊이 방향(도 18 및 도 19의 Z축 방향)의 높이를 가질 수 있다.The gate electrode 420 may be disposed to have a height in the first direction in the groove 401H of the substrate 401 . For example, the gate electrode 420 may have a height in the depth direction (the Z-axis direction of FIGS. 18 and 19 ) of the groove 401H of the substrate 401 .

구체적 예로서 게이트 전극(420)은 높이를 갖는 기둥 형태를 가질 수 있다. 도면에 도시한 것과 같이, 게이트 전극(420)은 그루브(401H)의 외부로 돌출되지 않도록 형성될 수 있고, 예를들면 기판(401)의 평면과 나란한 형태의 상면을 가질 수 있다.As a specific example, the gate electrode 420 may have a columnar shape having a height. As shown in the drawing, the gate electrode 420 may be formed so as not to protrude to the outside of the groove 401H, and, for example, may have an upper surface parallel to the plane of the substrate 401 .

또한, 도시하지 않았으나 게이트 전극(420)의 높이는 그루브(401H)의 깊이보다 작은 값을 가질 수 있다.Also, although not shown, the height of the gate electrode 420 may be smaller than the depth of the groove 401H.

또한, 도시하지 않았으나 게이트 전극(420)의 높이는 그루브(401H)의 깊이보다 깊고, 이를 통하여 게이트 전극(420)의 상단의 일 영역이 그루브(401H)의 외부로 돌출될 수도 있다.Also, although not shown, the height of the gate electrode 420 is greater than the depth of the groove 401H, and through this, a region of the upper end of the gate electrode 420 may protrude to the outside of the groove 401H.

게이트 전극(420)은 활성층(410)과 이격되도록 배치될 수 있다.The gate electrode 420 may be disposed to be spaced apart from the active layer 410 .

또한, 게이트 전극(420)은 활성층(410)의 적어도 일 영역과 중첩되도록 형성될 수 있다.Also, the gate electrode 420 may be formed to overlap at least one region of the active layer 410 .

예를들면 게이트 전극(420)은 활성층(410)의 제1 측면부(411)와 제2 측면부(412)의 사이에 배치될 수 있다. For example, the gate electrode 420 may be disposed between the first side surface portion 411 and the second side surface portion 412 of the active layer 410 .

선택적 실시예로서 게이트 전극(420)과 활성층(410)의 절연을 위하여 게이트 절연막(430)이 배치될 수 있다.As an optional embodiment, a gate insulating layer 430 may be disposed to insulate the gate electrode 420 and the active layer 410 .

예를들면 게이트 절연막(430)은 게이트 전극(420)과 활성층(410)의 제1 측면부(412)의 사이에 배치된 제1 게이트 절연막(431)을 포함할 수 있다. For example, the gate insulating layer 430 may include a first gate insulating layer 431 disposed between the gate electrode 420 and the first side surface 412 of the active layer 410 .

또한, 게이트 절연막(430)은 게이트 전극(420)과 활성층(410)의 제2 측면부(412)의 사이에 배치된 제2 게이트 절연막(432)을 포함할 수 있다.Also, the gate insulating layer 430 may include a second gate insulating layer 432 disposed between the gate electrode 420 and the second side surface 412 of the active layer 410 .

또한, 게이트 절연막(430)은 게이트 전극(420)과 활성층(410)의 바텀부(413)의 사이에 배치된 제3 게이트 절연막(433)을 포함할 수 있다.Also, the gate insulating layer 430 may include a third gate insulating layer 433 disposed between the gate electrode 420 and the bottom portion 413 of the active layer 410 .

게이트 절연막(430)은 다양한 절연 물질, 예를들면 산화물 또는 질화물을 함유할 수 있다.The gate insulating layer 430 may contain various insulating materials, for example, oxide or nitride.

게이트 전극(420)은 활성층(410)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(410)에 인가할 수 있다.The gate electrode 420 may be formed to apply an electric field to the active layer 410 , for example, a voltage may be applied to the active layer 410 .

게이트 전극(420)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 게이트 전극(420)을 형성할 수 있다.The gate electrode 420 may include various materials, and may include a material having high electrical conductivity. For example, the gate electrode 420 may be formed using various metals.

예를들면 게이트 전극(420)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.For example, the gate electrode 420 may be formed to contain aluminum, chromium, titanium, tantalum, molybdenum, tungsten, neodymium, scandium, or copper. Alternatively, it may be formed using an alloy of these materials or may be formed using a nitride of these materials.

소스 전극(461) 및 드레인 전극(462)은 소자부(400A) 및 소자부(400B)의 각각에 대응되도록 2개의 그루브(401H) 각각에 배치될 수 있다.The source electrode 461 and the drain electrode 462 may be disposed in each of the two grooves 401H to correspond to each of the device portion 400A and the device portion 400B.

설명의 편의를 위하여 소자부(400A) 및 소자부(400B) 중 하나, 예를들면 소자부(400A)에 대응된 소스 전극(461) 및 드레인 전극(462)을 기준으로 설명한다. For convenience of description, one of the device portion 400A and the device portion 400B, for example, the source electrode 461 and the drain electrode 462 corresponding to the device portion 400A will be described based on the description.

소스 전극(461) 및 드레인 전극(462)은 게이트 전극(420)과 이격되도록 배치될 수 있다.The source electrode 461 and the drain electrode 462 may be disposed to be spaced apart from the gate electrode 420 .

예를들면 게이트 전극(420)의 높이 방향과 교차하는 일 방향을 따라서 게이트 전극(420)과 이격된 간격을 갖도록 배열될 수 있고, 구체적으로 소스 전극(461) 및 드레인 전극(462)의 사이에 게이트 전극(420)이 배치될 수 있다.For example, it may be arranged to have a spaced apart distance from the gate electrode 420 along one direction crossing the height direction of the gate electrode 420 , and specifically, between the source electrode 461 and the drain electrode 462 . A gate electrode 420 may be disposed.

소스 전극(461) 및 드레인 전극(462)은 기판(401)의 그루브(401H)에 배치될 수 있고, 제1 방향으로 높이를 갖도록 형성될 수 있다. 예를들면 소스 전극(461) 및 드레인 전극(462)은 기판(401)의 그루브(401H)의 깊이 방향(도 18 및 도 19의 Z축 방향)의 높이를 가질 수 있다.The source electrode 461 and the drain electrode 462 may be disposed in the groove 401H of the substrate 401 and may be formed to have a height in the first direction. For example, the source electrode 461 and the drain electrode 462 may have a height in the depth direction (the Z-axis direction of FIGS. 18 and 19 ) of the groove 401H of the substrate 401 .

구체적 예로서 소스 전극(461) 또는 드레인 전극(462)은 높이를 갖는 기둥 형태를 가질 수 있다. As a specific example, the source electrode 461 or the drain electrode 462 may have a columnar shape having a height.

도면에 도시한 것과 같이, 소스 전극(461) 또는 드레인 전극(462)은 그루브(401H)의 외부로 돌출되지 않도록 형성될 수 있고, 예를들면 기판(401)의 평면과 나란한 형태의 상면을 가질 수 있다.As shown in the drawing, the source electrode 461 or the drain electrode 462 may be formed so as not to protrude outside the groove 401H, and, for example, have an upper surface parallel to the plane of the substrate 401. can

또한, 도시하지 않았으나 소스 전극(461) 또는 드레인 전극(462)의 높이는 그루브(401H)의 깊이보다 작은 값을 가질 수 있다.Also, although not shown, the height of the source electrode 461 or the drain electrode 462 may be smaller than the depth of the groove 401H.

또한, 도시하지 않았으나 소스 전극(461) 또는 드레인 전극(462)의 높이는 그루브(401H)의 깊이보다 깊고, 이를 통하여 게이트 전극(420)의 상단의 일 영역이 그루브(401H)의 외부로 돌출될 수도 있다.Also, although not shown, the height of the source electrode 461 or the drain electrode 462 is greater than the depth of the groove 401H, and through this, a region of the upper end of the gate electrode 420 may protrude to the outside of the groove 401H. have.

소스 전극(461) 및 드레인 전극(462)은 활성층(410)와 전기적으로 연결될 수 있고, 예를들면 접하도록 배치될 수 있다.The source electrode 461 and the drain electrode 462 may be electrically connected to the active layer 410 and, for example, may be in contact with each other.

예를들면 소스 전극(461) 및 드레인 전극(462)은 활성층(410)의 제1 측면부(411)와 제2 측면부(412)의 사이에 배치되고, 구체적 예로서 제1 측면부(411)와 제2 측면부(412)와 접하도록 배치될 수 있다.For example, the source electrode 461 and the drain electrode 462 are disposed between the first side part 411 and the second side part 412 of the active layer 410 , and specifically, the first side part 411 and the second side part 411 . It may be disposed to be in contact with the second side portion 412 .

또한, 소스 전극(461) 및 드레인 전극(462)의 각각은 활성층(410)의 제3 측면부(414) 또는 제4 측면부(415)를 대향하고, 제3 측면부(414) 또는 제4 측면부(415)와 접하도록 배치될 수 있다. 예를들면 소스 전극(461)의 측면 중 게이트 전극(420)을 향하는 면의 반대면은 제3 측면부(414)와 접하고, 드레인 전극(462)의 측면 중 게이트 전극(420)을 향하는 면의 반대면은 제4 측면부(415)와 접하도록 형성될 수 있다.In addition, each of the source electrode 461 and the drain electrode 462 faces the third side part 414 or the fourth side part 415 of the active layer 410 , and the third side part 414 or the fourth side part 415 , respectively. ) can be placed in contact with For example, among the side surfaces of the source electrode 461 , a side opposite to the side facing the gate electrode 420 is in contact with the third side surface portion 414 , and one of the side surfaces of the drain electrode 462 is opposite to the side facing the gate electrode 420 . The surface may be formed to be in contact with the fourth side part 415 .

선택적 실시예로서 소스 전극(461) 및 드레인 전극(462)은 활성층(410)의 바텀부(413)상에 배치될 수 있고, 예를들면 소스 전극(461) 및 드레인 전극(462)은 활성층(410)의 바텀부(413)와 접하도록 배치될 수 있다.As an optional embodiment, the source electrode 461 and the drain electrode 462 may be disposed on the bottom portion 413 of the active layer 410, for example, the source electrode 461 and the drain electrode 462 are the active layer ( It may be disposed to be in contact with the bottom portion 413 of the 410 .

소스 전극(461) 및 드레인 전극(462)은 다양한 도전성 물질을 이용하여 형성할 수 있다.The source electrode 461 and the drain electrode 462 may be formed using various conductive materials.

예를들면 소스 전극(461) 및 드레인 전극(462)은 다양한 종류의 금속을 함유할 수 있다. For example, the source electrode 461 and the drain electrode 462 may contain various types of metals.

일 예로서 소스 전극(461) 및 드레인 전극(462)은 텅스텐(W), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 탄탈륨(Ta), 루테늄(Ru), 또는 코발트(Co)를 포함할 수 있다.As an example, the source electrode 461 and the drain electrode 462 may include tungsten (W), copper (Cu), gold (Au), silver (Ag), titanium (Ti), tantalum (Ta), ruthenium (Ru), Or it may include cobalt (Co).

또한 다른 예로서 소스 전극(461) 및 드레인 전극(462)은 다양한 종류의 금속 질화물을 함유할 수 있고, 구체적으로 예를들면 질화 티타늄(TiN), 질화 탄탈륨(TaN), 질화 코발트(CoN), 또는 질화 텅스텐(WN)을 포함할 수 있다.As another example, the source electrode 461 and the drain electrode 462 may contain various types of metal nitrides, and specifically, for example, titanium nitride (TiN), tantalum nitride (TaN), cobalt nitride (CoN), Alternatively, it may include tungsten nitride (WN).

선택적 실시예로서, 하나 이상의 스페이서(440)가 게이트 전극(420)와 소스 전극(461)의 사이 및 게이트 전극(420)과 드레인 전극(462)에 배치될 수 있다.In an optional embodiment, one or more spacers 440 may be disposed between the gate electrode 420 and the source electrode 461 and between the gate electrode 420 and the drain electrode 462 .

예를들면 2개의 스페이서(440)가 게이트 전극(420)과 인접하도록 형성될 수 있고, 구체적 예로서 게이트 전극(420)과 접하도록 형성될 수 있다.For example, the two spacers 440 may be formed to be adjacent to the gate electrode 420 , and as a specific example, may be formed to be in contact with the gate electrode 420 .

선택적 실시예로서 스페이서(440)는 활성층(410)과 접하도록 배치될 수 있고, 예를들면 활성층(410)의 제1 측면부(411)와 제2 측면부(412)의 사이에 배치될 수 있고, 구체적 예로서 제1 측면부(411)와 제2 측면부(412)와 접하도록 형성될 수 있다.As an optional embodiment, the spacer 440 may be disposed in contact with the active layer 410, for example, may be disposed between the first side portion 411 and the second side portion 412 of the active layer 410, As a specific example, it may be formed to contact the first side part 411 and the second side part 412 .

또한 스페이서(440)는 활성층(410)의 바텀부(413)상에 형성될 수 있고, 예를들면 바텀부(413)와 접하도록 형성될 수 있다.In addition, the spacer 440 may be formed on the bottom portion 413 of the active layer 410 , for example, to be in contact with the bottom portion 413 .

선택적 실시예로서 스페이서(440)는 게이트 절연막(430)과 접하도록 배치될 수 있다.As an optional embodiment, the spacer 440 may be disposed to contact the gate insulating layer 430 .

스페이서(440)는 절연물을 포함할 수 있고, 다양한 종류의 유기물을 이용하여 형성할 수 있고, 다른 예로서 무기물을 함유할 수도 있다.The spacer 440 may include an insulating material, may be formed using various types of organic materials, or may contain an inorganic material as another example.

스페이서(440)를 통하여 게이트 전극(420)과 소스 전극(461) 및 드레인 전극(462)을 절연할 수 있다.The gate electrode 420 , the source electrode 461 , and the drain electrode 462 may be insulated through the spacer 440 .

또한, 게이트 전극(420), 소스 전극(461) 및 드레인 전극(462)의 안정적 배치를 용이하게 구현할 수 있고 전자 소자(400)의 내구성을 향상할 수 있다.In addition, stable disposition of the gate electrode 420 , the source electrode 461 , and the drain electrode 462 may be easily implemented, and durability of the electronic device 400 may be improved.

본 실시예의 전자 소자는 복수의 소자부를 포함할 수 있다. 복수의 소자부의 각각은 기판에 서로 이격되도록 배치된 그루브에 형성될 수 있다. 각각의 그루브에 대응된 복수의 소자부의 각각은 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 이러한 높이를 갖는 게이트 전극, 소스 전극 및 드레인 전극의 일 측면에 대응하도록 활성층이 형성될 수 있다. The electronic device of the present embodiment may include a plurality of device parts. Each of the plurality of device parts may be formed in a groove disposed to be spaced apart from each other on the substrate. Each of the plurality of device portions corresponding to each groove may include a gate electrode, a source electrode, and a drain electrode having a height. An active layer may be formed to correspond to one side of the gate electrode, the source electrode, and the drain electrode having such a height.

이 때, 그루브는 측면이 기판의 재질로 둘러싸인 형태로 형성될 수 있고, 활성층은 그루브의 측면에 대응하도록 형성되고 또한 그루브의 바닥면에 대응되도록 형성할 수 있다.In this case, the groove may be formed so that the side surface is surrounded by the material of the substrate, and the active layer may be formed to correspond to the side surface of the groove and may be formed to correspond to the bottom surface of the groove.

이를 통하여 활성층은 내부에 공간을 갖는 그루브와 유사한 형태를 가질 수 있다. 활성층 상에 활성층의 바닥부 및 측면부와 전기적으로 연결 또는 직접 접하도록 소스 전극 및 드레인 전극이 형성될 수 있다.Through this, the active layer may have a shape similar to a groove having a space therein. A source electrode and a drain electrode may be formed on the active layer to be electrically connected to or directly in contact with the bottom and side portions of the active layer.

또한, 선택적 실시예로서 활성층은 2차원 물질을 함유하도록 형성할 수 있고, 이를 통하여 활성층의 두께를 박막으로 용이하게 형성하면서 활성층을 통한 소스 전극과 드레인 전극 사이의 전류의 흐름의 속도를 증가하고 전류 제어를 정밀하게 할 수 있는 전자 소자를 구현할 수 있다. In addition, as an optional embodiment, the active layer may be formed to contain a two-dimensional material, thereby increasing the speed of the flow of current between the source electrode and the drain electrode through the active layer while easily forming the thickness of the active layer into a thin film. It is possible to implement an electronic device capable of precise control.

이를 통하여 서로 구별되도록 형성된 그루브에 대응된 3차원 형태의 전자 소자, 예를들면 수직형 전자 소자, 구체적 예로서 수직형 전계 효과 트랜지스터 형성 시 전류의 흐름의 속도를 향상하고 전류 특성 향상 효과가 증대될 수 있다.Through this, when forming a three-dimensional electronic device corresponding to the grooves formed to be distinguished from each other, for example, a vertical electronic device, specifically, a vertical field effect transistor, the speed of current flow and the effect of improving current characteristics will be increased. can

결과적으로 전기적 특성이 향상되고, 집적도 향상 효과가 증대된 전자 소자를 용이하게 구현할 수 있다.As a result, it is possible to easily implement an electronic device having improved electrical characteristics and improved integration.

이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. . Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.The specific implementations described in the embodiment are only embodiments, and do not limit the scope of the embodiment in any way. In addition, unless there is a specific reference such as "essential", "importantly", etc., it may not be a necessary component for the application of the present invention.

실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.In the specification of the embodiments (especially in the claims), the use of the term “above” and similar referential terms may be used in both the singular and the plural. In addition, when a range is described in the embodiment, it includes the invention to which individual values belonging to the range are applied (unless there is a description to the contrary), and each individual value constituting the range is described in the detailed description. . Finally, the steps constituting the method according to the embodiment may be performed in an appropriate order unless the order is explicitly stated or there is no description to the contrary. The embodiments are not necessarily limited according to the order of description of the above steps. The use of all examples or exemplary terms (eg, etc.) in the embodiment is merely for describing the embodiment in detail, and unless it is limited by the claims, the scope of the embodiment is limited by the examples or exemplary terminology. it is not In addition, those skilled in the art will recognize that various modifications, combinations, and changes can be made in accordance with design conditions and factors within the scope of the appended claims or their equivalents.

100, 200, 300, 400: 전자 소자
110, 210, 310, 410: 활성층
120, 220, 320, 420: 게이트 전극
161, 261, 361, 461: 소스 전극
162, 262, 362, 462: 드레인 전극
100, 200, 300, 400: electronic device
110, 210, 310, 410: active layer
120, 220, 320, 420: gate electrode
161, 261, 361, 461: source electrode
162, 262, 362, 462: drain electrode

Claims (10)

그루브가 형성된 기판;
상기 그루브 내에 배치되고, 제1 방향으로 높이를 갖도록 형성된 게이트 전극;
상기 그루브 내에 배치되고, 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성된 소스 전극;
상기 그루브 내에 배치되고, 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 다른 일면과 대향하도록 형성된 드레인 전극;
상기 게이트 전극과 중첩된 영역을 포함하고 상기 소스 전극 및 드레인 전극과 전기적으로 연결되고 상기 소스 전극 및 상기 드레인 전극의 적어도 일 측면과 접하도록 형성되고, 상기 그루브의 벽면에 대응하여 배치되는 측면부를 구비하도록 형성된 활성층을 포함하고,
상기 활성층은 2차원 물질을 함유하는, 전자 소자.
a substrate on which a groove is formed;
a gate electrode disposed in the groove and formed to have a height in a first direction;
a source electrode disposed in the groove, spaced apart from the gate electrode in a direction crossing the first direction, and formed to face one surface of the gate electrode;
a drain electrode disposed in the groove, spaced apart from the gate electrode in a direction crossing the first direction, and formed to face the other surface of the gate electrode;
It includes a region overlapping the gate electrode, is electrically connected to the source electrode and the drain electrode, is formed to be in contact with at least one side surface of the source electrode and the drain electrode, and has a side portion disposed to correspond to a wall surface of the groove; An active layer formed to
wherein the active layer contains a two-dimensional material.
제1 항에 있어서,
상기 활성층은 상기 측면부와 교차하는 방향으로 형성되는 바텀부를 포함하는 전자 소자.
According to claim 1,
and the active layer includes a bottom portion formed in a direction crossing the side surface portion.
삭제delete 제1 항에 있어서,
상기 그루브는 복수 개로 구비된 전자 소자.
According to claim 1,
The electronic device is provided with a plurality of grooves.
삭제delete 게이트 전극, 소스 전극, 드레인 전극 및 활성층을 포함하는 전자 소자 제조 방법으로서,
상부에 그루브가 형성된 기판을 준비하고,
상기 게이트 전극은 상기 그루브 내에 배치되어 제1 방향으로 높이를 갖도록 형성하고,
상기 소스 전극은 상기 그루브 내에 배치되어 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 일면과 대향하도록 형성하고,
상기 드레인 전극은 상기 그루브 내에 배치되어 상기 제1 방향과 교차하는 방향을 기준으로 상기 게이트 전극과 이격되고 상기 게이트 전극의 다른 일면과 대향하도록 형성하고,
상기 활성층은 상기 게이트 전극과 중첩된 영역을 포함하고 상기 소스 전극 및 드레인 전극과 전기적으로 연결되고 상기 게이트 전극, 소스 전극 및 드레인 전극의 적어도 일 측면과 접하도록 형성되고, 상기 그루브의 벽면에 대응하여 배치되는 측면부를 구비하도록 형성하는 것을 포함하고,
상기 활성층을 형성하는 단계는, 상기 활성층이 2차원 물질을 함유하도록 형성되는, 전자 소자 제조 방법.
A method of manufacturing an electronic device comprising a gate electrode, a source electrode, a drain electrode and an active layer, the method comprising:
Prepare a substrate having a groove formed thereon,
the gate electrode is disposed in the groove to have a height in a first direction;
The source electrode is disposed in the groove, is spaced apart from the gate electrode in a direction crossing the first direction, and is formed to face one surface of the gate electrode;
The drain electrode is disposed in the groove, is spaced apart from the gate electrode in a direction crossing the first direction, and is formed to face the other surface of the gate electrode;
The active layer includes a region overlapping the gate electrode, is electrically connected to the source electrode and the drain electrode, is formed to be in contact with at least one side surface of the gate electrode, the source electrode, and the drain electrode, and corresponds to the wall surface of the groove. Including forming to have a side portion to be disposed,
In the forming of the active layer, the active layer is formed to contain a two-dimensional material.
제6 항에 있어서,
상기 활성층을 형성하는 단계는 상기 측면부와 교차하는 방향으로 바텀부를 형성하는 단계를 더 포함하는 전자 소자 제조 방법.
7. The method of claim 6,
The forming of the active layer may further include forming a bottom portion in a direction crossing the side portion.
삭제delete 제6 항에 있어서,
상기 그루브를 형성하는 단계는,
상기 기판 상에 서로 이격되도록 복수 개의 그루브를 형성하는 단계를 포함하는 전자 소자 제조 방법.
7. The method of claim 6,
The step of forming the groove,
and forming a plurality of grooves on the substrate to be spaced apart from each other.
삭제delete
KR1020200056665A 2020-05-12 2020-05-12 Electronic device and method of manufacturing electronic device KR102343347B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200056665A KR102343347B1 (en) 2020-05-12 2020-05-12 Electronic device and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056665A KR102343347B1 (en) 2020-05-12 2020-05-12 Electronic device and method of manufacturing electronic device

Publications (2)

Publication Number Publication Date
KR20210138393A KR20210138393A (en) 2021-11-19
KR102343347B1 true KR102343347B1 (en) 2021-12-24

Family

ID=78718108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056665A KR102343347B1 (en) 2020-05-12 2020-05-12 Electronic device and method of manufacturing electronic device

Country Status (1)

Country Link
KR (1) KR102343347B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568858B1 (en) * 2003-07-24 2006-04-10 삼성전자주식회사 Method for manufacturing SOI transistor having vertical double-channel and structure thereof
KR102465353B1 (en) * 2015-12-02 2022-11-10 삼성전자주식회사 Field effect transistor and semiconductor device comprising the same

Also Published As

Publication number Publication date
KR20210138393A (en) 2021-11-19

Similar Documents

Publication Publication Date Title
KR102007391B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
US11069799B2 (en) Amorphous metal hot electron transistor
EP3855507B1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
KR20190006481A (en) Hybrid transistor
CN113224144A (en) Semiconductor device including two-dimensional semiconductor material
CN114141863A (en) Field effect transistor and method of manufacturing the same
EP3097590B1 (en) Electrode connecting structure including adhesion layer and electronic device including the same
KR102343347B1 (en) Electronic device and method of manufacturing electronic device
CN115117065A (en) Semiconductor memory device with a plurality of memory cells
US9172038B2 (en) Nonvolatile memory element and method of manufacturing the same
KR102343346B1 (en) Electronic device and method of controlling electronic device
KR102652757B1 (en) Variable low resistance line non-volatile memory device and operating method thereof
CN103180950A (en) Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US10418418B2 (en) Storage device and production method thereof
US20230114024A1 (en) Horizontal transistor structure and method
CN113964133A (en) Vertical transistor array and method for forming vertical transistor array
JP5634426B2 (en) Storage device
KR102629599B1 (en) Variable low resistance area based memory device and controlling thereof
KR102059485B1 (en) Variable low resistance area based memory device and controlling thereof
KR102472111B1 (en) Variable low resistance line based electronic device and controlling thereof
KR102051042B1 (en) Electric circuit using variable low resistance area and controlling thereof
US10157964B2 (en) Memory device and method for manufacturing the same
KR102230796B1 (en) Variable low resistance area based electronic device and controlling thereof
KR20210133464A (en) Organic semiconductor gas sensor and Method for manufacturing the same
KR20240008195A (en) Semiconductor device including trench and method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant