KR102339605B1 - 리드아웃 회로 및 이를 포함한 이미지센서 - Google Patents

Abstract

본 발명은, 입력단으로 n(2 이상)개의 TDI 스테이지에서 출력된 신호가 인가되는 아날로그 앰프와; 상기 입력단과 상기 아날로그 앰프의 출력단 사이에 연결되고 서로 병렬 배치되며 상기 n개의 TDI 스테이지에 대응하는 제1 내지 제n피드백 커패시터를 포함하는 커패시터 어레이를 포함하는 리드아웃 회로를 제공한다.

Description

리드아웃 회로 및 이를 포함한 이미지센서{Read out circuit and image sensor including the same}

본 발명은 리드아웃 회로 및 이를 포함한 이미지센서에 관한 것이다.

이미지센서를 구현하는 방식에 있어 전력 효율 측면과 픽셀 및 리드아웃 회로의 호환성으로 인한 집적화와 관련하여 최근 CCD 이미지센서에서 CMOS 이미지센서로 많은 전환이 이루어 지고 있다. 하지만, CMOS 이미지센서는 많은 신호를 적분하는 것이 구조상으로 어려워 CCD 이미지센서에 비하여 SNR(Singl to Noise Ratio) 특성이 낮은 단점이 존재한다. 이러한 단점을 극복하기 위해, CMOS 이미지센서에서는 TDI(Time Delayed Integration) 방식을 사용하여 동일한 위치 정보를 가지는 신호를 중복 적분하여 SNR을 높일 수 있다.

DI를 구현하기 위한 대표적인 방법은 아날로그 앰프를 사용하여 아날로그 신호를 지속적으로 쌓아올려 최종 신호의 SNR을 증가시키는 아날로그 방식과, 한번 쌓아올린 아날로그 신호를 디지털 코드로 변환하고 변환된 디지털 코드를 여러번 합성하여 최종 신호의 SNR을 증가 시키는 디지털 방식이 존재한다.

아날로그 TDI 방식에 대한 기본적인 예시가 도 1(a)에 도시되어 있다. 아날로그 방식의 경우 아날로그 신호를 아날로그 앰프를 가지고 지속적으로 적분하여 최종적으로 적분된 TDI 아날로그 신호를 ADC(Analog to Digital Converter)로 전달하여 디지털 코드로 변환한다. 신호를 반복적으로 적분하는 동작은 신호의 도메인을 다른 형태(예를 들어, 아날로그에서 디지털)로 변환할 필요가 없이 단지 아날로그 시스템의 특성에 의해 결정되므로 추가적인 블럭이 요구되는 다른 시스템에 비해 빠른 속도로 적분이 가능하다.

아날로그 TDI 방식을 실제 시스템으로 구현하기 위해서는, 각 픽셀의 위치 정보를 각 TDI 신호에서 개별적으로 가지고 있어야 하므로 도 1(b)와 같이 픽셀에 대해서는 병렬적으로 배치되어 위치가 다른 각 픽셀의 데이터를 서로 다른 아날로그 앰프 스테이지가 담아내어 위치 정보를 유지해야 한다. 그리고, 신호를 적분하는 측면에서는, 이전 위치에서 받았던 신호를 이어서 전달받아야 하므로, 이전 아날로그 앰프 스테이지에서 직렬적으로 마치 파이프라인과 같은 구성으로 연결되어 있어야 한다. 이렇게 직병렬적으로 구성되는 아날로그 앰프 스테이지는, 픽셀의 위치 정보를 기억하기 위해, TDI 시스템의 TDI 스테이지의 개수만큼 존재 해야만 한다.

TDI 스테이지가 늘어나, 신호의 적분양이 늘어날수록 신호의 SNR이 더욱 증가하여, 이미지센서에서 출력되는 영상에서 노이즈가 미치는 영향이 줄어들어 우수한 품질을 얻을 수 있게 된다. 하지만, 종래 구조에서는 SNR을 증가시키기 위해 TDI 스테이지를 증가시킬수록, 동시에 아날로그 앰프와 입력 및 피드백 커패시터를 포함하는 아날로그 앰프 스테이지 또한 늘어나게 된다. 이러한 경우 아날로그 앰프 스테이지를 구성하기 위한 많은 레이아웃(layout) 면적을 할당해야 할 뿐 아니라, TDI 스테이지 개수만큼 늘어난 아날로그 앰프를 구동하기 위해 많은 전력을 소모하게 된다.

본 발명의 목적은 아날로그 TDI 방식에 사용 되는 아날로그 앰프 스테이지가 TDI 스테이지에 따라 증가되어 이를 구성하기 위한 면적의 크기가 증기하고 전력 소모가 증가하는 문제를 해소하는 방안을 제공하는 것이다.

본 발명은, 입력단으로 n(2 이상)개의 TDI 스테이지에서 출력된 신호가 인가되는 아날로그 앰프와; 상기 입력단과 상기 아날로그 앰프의 출력단 사이에 연결되고 서로 병렬 배치되며 상기 n개의 TDI 스테이지에 대응하는 제1 내지 제n피드백 커패시터를 포함하는 커패시터 어레이를 포함하는 리드아웃 회로를 제공한다.

여기서, 상기 n개의 TDI 스테이지는, 상기 n개의 로우(row) 및 상기 n개의 로우 각각에 연결되는 복수의 픽셀을 포함할 수 있다.

상기 n개의 TDI 스테이지와 상기 아날로그 앰프의 입력단 사이에 개재되고, 서로 병렬 배치된 입력 커패시터와 게인 부스트 커패시터를 포함할 수 있다.

상기 제1 내지 제n피드백 커패시터의 피드백 순서의 순환을 제어하는 타이밍 컨트롤러를 더 포함할 수 있다.

상기 커패시터 어레이는, 상기 제1 내지 제n피드백 커패시터 각각과 상기 아날로그 앰프 사이에 연결된 커패시터 스위치를 포함할 수 있다.

상기 타이밍 콘트롤러는, 상기 제1 내지 제n피드백 커패시터에 대해, TDI 동작 주기 마다 아날로그 앰프의 출력 신호의 피드백 순서가 순환되도록 할 수 있다.

본 발명의 리드아웃 회로는 하나의 입력 커패시터 블럭과 하나의 아날로그 앰프와 TDI 동작을 위한 하나의 피드백 커패시터 어레이와 타이밍 컨트롤러를 포함하는 하나의 아날로그 앰프 스테이지를 이용하여 다수의 TDI 스테이지에 대한 아날로그 TDI 동작을 수행할 수 있게 되어, 종래의 다수의 아날로그 앰프 스테이지를 이용한 아날로그 TDI 방식과 비교하여, 회로 크기를 상당하게 줄일 수 있다.

다수의 아날로그 앰프 스테이지를 이용한 종래의 구조와는 달리, 하나의 아날로그 앰프를 다수의 TDI 스테이지가 공유하는 방식을 사용함으로써, SNR의 증가로 고품질의 이미지를 얻기 위해 TDI 스테이지를 늘리는 경우, 아날로그 앰프를 집적시키는 데 필요한 반도체 웨이퍼의 영역이 상당히 감소될 수 있고, 아날로그 앰프의 개수가 상당히 감소되어 동작 전력의 크기 또한 크게 감소되어 저전력의 시스템 개발에 대한 가능성이 높아질 수 있다. 또한, 저전력 구동이 가능하게 됨으로써, 발열로 인해 아날로그 앰프 특성이 감소되는 제약이 고려할 필요가 없게 되어 발열에 의한 특성 감소를 제거하기 위한 방열 시스템 설계에 큰 비중을 두지 않고 개발할 수 있는 장점이 있다.

종래 구조 대비 동일한 아날로그 TDI 시스템을 구축 하는 데 상대적으로 적은 레이아웃(layout) 면적이 필요하므로, 제품 생산 및 수율 측면에서 상당한 이점을 얻을 수 있어 생산 단가를 크게 낮출 수 있다. 그리고, 아날로그 앰프의 전력 소비가 상당히 낮게 설계될 수 있어 저전력 시스템에 접목할 수 있어 넓은 시장성을 얻을 수 있는 강점이 존재하며, 방열 대책이 종래 시스템 대비 매우 크게 감소 할 수 있으므로 제품의 전체 크기 및 생산 단가를 낮출 수 있는 효과를 얻을 수 있다.

도 1은 종래의 아날로그 TDI 방식에 관한 도면.
도 2는 본 발명의 실시예에 따른 이미지센서의 아날로그 TDI 방식의 원리를 개략적으로 도시한 모식도.
도 3은 본 실시예에 따른 리드아웃 회로의 구조를 도시한 회로도.
도 4는 본 발명의 실시예에 따른 피드백 커패시터 어레이의 커패시터의 동작 순서의 예를 도시한 도면.
도 5는 본 발명의 실시예에 따른 TDI 방식으로 동작하는 라인 스캔 시스템을 개략적으로 도시한 도면.
도 6은 본 발명의 실시예에 따른 2개 로우의 픽셀과 2개의 피드백 커패시터를 포함한 기본적인 아날로그 TDI 방식을 수행하는 회로 구성 및 동작의 형태를 도시한 도면.
도 7은 본 발명의 실시예에 따른 타이밍 컨트롤러의 구조와 이를 통한 리드아웃 회로의 동작을 설명하기 위한 도면.
도 8은 도 7의 아날로그 앰프의 출력단 및 픽셀의 출력단 그리고 각 피드백 커패시터의 출력단의 신호에 대한 타이밍도.

이하 본 발명의 실시예를 상세하게 설명한다.

도 2는 본 발명의 실시예에 따른 이미지센서의 아날로그 TDI 방식의 원리를 개략적으로 도시한 모식도이다.

도 2를 참조하면, 본 발명의 실시예에 따른 이미지센서는, 다수의 픽셀(pixel)이 매트릭스 형태로 배치된 센서패널과, 픽셀에서 센싱된 아날로그 신호(또는 센싱 신호)를 리드아웃하는 리드하웃 회로를 포함할 수 있다.

본 실시예의 리드아웃 회로는 아날로그 TDI 방식으로 회로로서, 종래의 TDI 방식 회로와 비교해 본다.

도 1에 도시된 종래의 TDI 방식에서는, 아날로그 앰프 스테이지가 TDI 스테이지 개수 만큼 구비되고 파이프라인 구조로 직렬 연결되도록 구성된다.

반면에, 본 실시예의 TDI 방식에서는 다수의 TDI 스테이지에 대해 하나의 아날로그 앰프 스테이지가 사용되며, 아날로그 앰프 스테이지는 하나의 아날로그 앰프와 다수의 TDI 스테이지 개수 만큼의 다수의 피드백 커패시터로 구성될 수 있다. 이로 인해, TDI 스테이지가 증가함에 따라 아날로그 앰프가 리드아웃 회로의 전체 크기에서 차지하게 되는 비중이 점차 감소하게 된다.

일반적으로, TDI 방식 시스템은 TDI 스테이지가 증가할수록 긴 시간 동안 더 많은 양의 신호를 적분한 것과 같은 효과를 얻어 SNR을 높임으로써 고품질의 영상을 획득하게 되며, 적분양의 한계가 없는 경우 TDI 스테이지의 개수가 많으면 많을수록 더 좋은 효과를 얻을 수 있고, 매우 빠른 고속의 이미징 시스템 또는 선량이 매우 적은 X선 디텍터에 적용하여 사용하기 적합하다.

종래의 구조는 TDI 회로 시스템의 이점을 얻기 위해 아날로그 앰프 스테이지가 증가함으로써 아날로그 앰프가 높은 비중을 가져 제품의 생산 단가가 증가하는 문제가 발생되어 개발에 많은 부담이 발생하게 된다.

반면에, 본 실시예의 TDI 방식 회로의 경우, 아날로그 앰프 스테이지를 구성함에 있어 아날로그 앰프의 사용 비중이 실질적으로 최소화되어 비용에 따른 개발 부담이 매우 감소할 수 있다.

도 3은 본 실시예에 따른 리드아웃 회로의 구조를 도시한 회로도이다.

도 3을 참조하면, 픽셀 출력단(PIXEL_OUT)에는 입력 커패시터 블록(10)이 연결되고, 이는 서로 병렬 연결된 입력 커패시터(C_IN)와 게인 부스트 커패시터(C_GAIN_BOOST)로 구성될 수 있다. 여기서, 입력 커패시터(C_IN)는 기본적으로 픽셀에서 센싱되어 출력된 아날로그 신호(또는 센싱 신호)를 인가받는 기능을 할 수 있다. 게인 부스트 커패시터(C_GAIN_BOOST)는 픽셀의 아날로그 신호에 대해 게인 부스트 커패시터(C_GAIN_BOOST)와 선택된 피드백 커패시터의 용량 비율에 따라 증폭시켜 아날로그 앰프(AMP)에 입력하는 기능을 수행할 수 있다.

여기서, 종래의 경우에는, 입력 커패시터 블럭은 아날로그 앰프와 마찬가지로 아날로그 앰프 스테이지 마다 구성되어야 하는바, 본 실시예에서는 입력 커패시터 블럭이 차지하는 면적도 감소될 수 있다.

아날로그 앰프(AMP)의 입력단(예를 들어, 반전(-) 입력단)과 출력단 사이에는, 본 실시예의 TDI 방식을 구현하는 피드백 커패시터 어레이 블록(20)이 연결될 수 있다.

피드백 커패시터 어레이 블록은, 개별 픽셀의 위치 정보를 포함한 아날로그 신호를 저장하는 기능을 수행할 수 있도록, 다수의 피드백 커패시터(CAP1 내지 CAP3)가 병렬 연결되어 구성될 수 있다. 또한 피드백 커패시터들(CAP1 내지 CAP3)에 대해, 각 커패시터의 개별 구동을 위하여 직렬 구성의 연결 스위치로서 커패시터 스위치(SW_C1 내지 SW_C3)가 함께 구성될 수 있다. 이에 대해, 각 커패시터 스위치는, 이에 연결된 해당 피드백 커패시터와 아날로그 앰프 사이의 전기전 연결을 제어할 수 있다.

이와 같은 피드백 커패시터 어레이 블록과 같은 구조는, 종래의 다수의 아날로그 앰프 스테이지가 연결된 구조를 대변한다 할 것이다.

한편, 리드아웃 회로에는, 아날로그 앰프 스테이지의 아날로그 TDI 동작을 제어하기 위한 타이밍 컨트롤러(Timing Controller)가 구비될 수 있다. 이에 대해, 타이밍 컨트롤러는 인가된 메인 클럭(MAIN_CLK)에 동기하여 아날로그 TDI 동작을 정상적으로 수행할 수 있도록 하는 제어신호를 출력하여, 피드백 커패시터 어레이를 포함한 아날로그 앰프 스테이지에 구비된 스위치들의 동작을 제어할 수 있다.

본 실시예에서는, 종래의 다수의 아날로그 앰프 스테이지의 역할을 대체하는 피드백 커패시터 어레이를 이용하게 되므로, 다수의 아날로그 앰프 스테이지가 필요하지 않게 된다.

본 실시예의 아날로그 앰프 스테이지는 입력 커패시터 블럭과, 피드백 커패시터 어레이와, 아날로그 앰프(AMP)와, 타이밍컨트롤러로 구성될 수 있어, 하나의 아날로그 앰프(AMP)를 이용하여 아날로그 TDI 방식을 구현할 수 있다. 이에 따라, 종래와 같이 아날로그 TDI 스테이지 개수에 대응하여 아날로그 앰프 스테이지 개수가 증가되지 않게 되므로, 보다 적은 반도체 웨이퍼 면적을 가지고 높은 SNR을 획득하여 고품질의 영상을 얻기 위해 다수의 TDI 스테이지를 갖는 아날로그 TDI 시스템을 구현할 수 있게 된다.

본 실시예의 리드아웃 회로가 동작하는 순서는 다음과 같다.

(1) 먼저, 아날로그 앰프(AMP)가 리셋 동작을 수행할 때, 입력 커패시터(C_IN)의 픽셀측 일전극은 픽셀의 출력 신호의 전압으로, 입력 커패시터(C_IN)의 타전극은 아날로그 앰프(AMP)의 입력단(예를 들어, 비반전(+) 입력단)에 인가된 기준전압(V_REF)의 레벨로 리셋될 수 있다. 이때, 피드백 커패시터 어레이에서 현재 TDI 동작을 시작하는 피드백 커패시터의 아날로그 앰프(AMP) 입력단측 전위는 아날로그 앰프(AMP)의 기준전압(V_REF)의 레벨로, 아날로그 앰프(AMP) 출력단측 전위는 커패시터 리셋 전압(V_RESET_CAP)의 레벨로 초기값이 설정될 수 있다. 여기서, 피드백 커패시터의 출력단측을 아날로그 앰프(AMP)의 리셋 레벨로 설정하지 않는 것에 관해, 기준전압(V_REF)으로 설정된 리셋 레벨은 아날로그 앰프(AMP)의 특성에 의해 오프셋(offset) 및 게인 등이 변함에 따라, 컬럼(column)적으로 구성된 아날로그 TDI의 경우 초기값이 컬럼 별로 변하기 때문에 일정한 고정값인 커패시터 리셋 전압(V_RESET_CAP)의 전위로 설정하게 된다.

(2) 리셋 동작을 마친 후, 아날로그 신호가 픽셀로부터 입력된다. 입력된 신호의 크기는, 입력 커패시터(C_IN) 및 게인 부스트 커패시터(C_GAIN_BOOST)로 구성된 입력 커패시터 블럭의 전체 크기(즉, 용량)와, 피드백 커패시터 어레이에서 형성된 커패시터 크기(즉, 용량)의 비율에 따라 결정될 수 있다.

(3) 아날로그 신호가 인가되어 피드백 커패시터에 적분된 후, 타이밍 컨트롤러의 제어에 따라, 적분된 피드백 커패시터에 신호를 보관한 채 다음 TDI를 위한 피드백 커패시터를 선택하여 연결한 후 앞서 수행했던 리셋 과정을 되풀이 한다. 여기서, 이전에 선택된 피드백 커패시터에 저장된 아날로그 신호는, 현재 선택된 피드백 커패시터가 리셋 과정 중에 있더라도 함께 리셋되지 않는다. 그러므로, 이전에 저장된 다른 위치의 픽셀 정보는 이전 TDI 스테이지에서 보관된다. 이런 방식으로 총 TDI 스테이지 개수 만큼이 반복 된다.

(4) 위 방법으로 TDI 스테이지가 전부 동작하는 경우, 처음 리셋되었던 피드백 커패시터로 다시 돌아오게 되고 최종적으로 쌓여진 아날로그 신호를 ADC(Analog to Digital Converter)로 전달하여, 최종 아날로그 신호를 디지털 신호로 전환한다. 그리고, 위 (1)의 동작을 반복해준다.

도 4는 본 발명의 실시예에 따른 피드백 커패시터 어레이의 커패시터의 동작 순서의 예를 도시한 도면이다.

도 4에서는 16개의 피드백 커패시터들로서 제1 내지 제16피드백 커패시터(CAP1 내지 CAP16)를 사용한 경우에 TDI 동작을 수행하고 있는 경우를 예로 들고 있다. 여기서, TDI 스테이지가 16개로서, 센서패널의 픽셀 로우(row)는 16개(로우1 내지 로우16)구성되어 있다. 그리고, 픽셀 로우들의 적분 순서(또는 신호 출력 순서)는 변하지 않는다. 한편, 변화되는 것은, 각 픽셀 로우에 배정된 피드백 커패시터들이다.

맨 처음 제1피드백 커패시터(CAP1)가 리셋되어 초기값으로 설정될 수 있다. 그 후, 제1피드백 커패시터(CAP1)에는 로우1의 신호가 저장된다. 그 이후, 순서대로 제2피드백 커패시터(CAP2)에는 로우2의 신호가, 제3피드백 커패시터(CAP3)에는 로우3의 신호가, 이렇게 연속적으로 진행이 되면서 로우16의 신호가 제16피드백 커패시터(CAP16)에 저장된다. 이때, 제16피드백 커패시터(CAP16)는 이미 16번째의 TDI 신호가 전부 담긴 상황이므로, ADC로 최종적으로 쌓여진 신호를 전달하게 된다. ADC가 제16피드백 커패시터(CAP16)에 쌓인 아날로그 TDI 신호를 샘플링한 후, 신호 변환하는 동안, 계속적으로 TDI 동작은 진행될 수 있다. 제16피드백 커패시터(CAP16)에 대해 마지막 TDI 동작에 대한 신호가 ADC로 전달되므로, 제16피드백 커패시터(CAP16)은 리셋되고 다음 TDI 페이즈(phase)에서 첫번째 TDI 커패시터로 동작할 수 있다.

다음 TDI 페이즈(phase)를 살펴보면, 제16피드백 커패시터(CAP16)의 위치가 로우1의 신호를 저장할 수 있도록 제일 위로(즉 첫번째 순서로) 올라가 있는 것을 볼 수 있다. 그리고 제일 위에 올라가 있던 제1피드백 커패시터(CAP1)의 위치(즉 순서)는 다음 TDI 페이즈에서 로우2의 신호를 저장하게 되므로, 처음 있던 위치에서 한 칸 내려간 순서에 위치한 것을 볼 수 있다. 두번째 TDI 페이즈에서는, 로우1의 신호가 제16피드백 커패시터(CAP16)에 저장되고, 로우2의 신호가 제1피드백 커패시터(CAP1)에 저장된다. 여기서, 제1피드백 커패시터(CAP1)에는 처음 TDI 페이즈에서 로우1의 신호를 저장하고 이번 TDI 페이즈에서 로우2의 신호를 저장하게 된다. 여기서, 본 실시예는 라인 스캔 방식의 이미지센서 시스템의 TDI 방식을 예로 들고 있는바, 처음 페이즈에서는 로우1의 신호를 담고 다음 페이즈에서는 로우2의 신호를 담는 것은 동일 피사체의 이미지를 적분한 것과 같은 의미이다. 이번에 16번째 TDI 적분을 수행한 피드백 커패시터는 제15피드백 커패시터(CAP15)이다. 제15피드백 커패시터(CAP15)는, 역시나 이전 페이즈와 동일하게 로우16의 신호를 담은 후 ADC로 해당 신호를 전달하고 리셋된 후 다음 TDI 페이즈에서 첫번째로 올라가 로우1의 신호를 담게 된다. 이와 같은 피드백 커패시터의 동작들이 일정 순서를 가지고 순환하는 형태를 가지고 있는바, 이러한 피드백 커패시터 동작 방법은 순환 커패시터(revolving capacitor) 방법이라고 칭할 수 있다.

전술한 커패시터 동작을 보다 상세히 이해할 수 있도록, TDI 방식으로 동작하는 라인 스캔 시스템에 관해 도 5를 참조할 수 있다. 도 5를 살펴보면, 앞서 설명한 로우1의 신호를 담은 제1피드백 커패시터가 다음 페이즈에서 순환 동작 수행 후 아래로 한 칸 이동하여 로우2의 신호를 담는 것이, 동일 피사체의 신호를 담는 것인지 확인할 수 있다. 도 5는 4개의 로우에 대해 동작하고 있는 경우의 TDI 동작 모식도이다.

이 라인 스캔 시스템은 4개의 로우를 가지고 있으며, TDI 페이즈 마다 하단에 움직이는 이미지 스캔 대상 개체(object)가 픽셀 피치(pitch) 정도로 일정 간격으로 이동하고 있다.

순환 커패시터와의 관계를 파악하기 위해, 4개의 순환 커패시터를 해당 시스템에서 사용하고 있다고 가정한다. 페이즈2를 살펴보면, 개체의 A 부분은 픽셀 어레이의 로우1 부분을 통해 감지된다. 이때, 제1피드백 커패시터는 리셋을 마친 상태로서 로우1에서 입력된 개체의 A 부분의 신호(즉 데이터)를 적분하게 된다. 이때, 로우2,3,4에 배정된 제2,3,4피드백 커패시터는 개체가 없는 빈 공간을 스캔하여 의미 없는 신호를 적분하게 된다. 이때, 제4피드백 커패시터의 경우에는 4번째 적분이 마무리 되었으므로 ADC로 신호를 전송한다. 제4피드백 커패시터의 의미 없는 신호가 전송된 후 제4피드백 커패시터는 새로운 TDI 신호를 담기위해 리셋을 수행하게 된다. 이러한 과정이 수행된 후, 타이밍 컨트롤러는 모든 피드백 커패시터의 순서를 한번 순환시킨다. 순환이 종료 된 후, 로우와 피드백 커패시터는 Row1-CAP4, Row2-CAP1, Row3-CAP2, Row4-CAP3와 같이 할당된다(또는 매칭된다).

페이즈3을 살펴보면, 로우1에 해당되는 개체는 B 부분이며, 로우2에 해당되는 개체는 A 부분이다. 여기서, 로우1에 할당된 제4피드백 커패시터는 이전 페이즈에서 리셋이 되었으므로 새롭게 로우1에서 감지되는 B 부분의 신호를 적분하게 된다. 현재 로우2에 할당된 제1피드백 커패시터는 이전 페이즈에서 A 부분의 신호를 한번 담아 놓은 상태이다. 이번 페이즈에서 로우2에 감지되는 개체는 A 부분이다. 그러므로, 이번에도 로우2에 할당된 제1피드백 커패시터는 이전 페이즈와 동일한 신호인 A 부분의 신호를 또 한번 적분하게 된다. 마지막 로우4에는 현재 제3피드백 커패시터가 할당되어 있고 의미 없는 신호를 담고 있지만 TDI 동작이 마무리 되는 단계에 있으므로 제3피드백 커패시터에 있는 신호가 ADC로 전달되고 그 후 리셋 상태가 된다. 그리고, 모든 피드백 커패시터는 타이밍 컨트롤러에 의해 순환되어져, Row1-CAP3, Row2-CAP4, Row3-CAP1, Row4-CAP2와 같이 할당된다.

페이즈4에서는 로우1이 C 부분을 감지하고 있다. 그러므로, 로우1에 배치된 제3피드백 커패시터는 C 부분의 신호를 처음 적분하게 된다. 로우2에 감지되는 B 부분은 제4피드백 커패시터에, 로우3에 감지되는 A 부분은 제1피드백 커패시터에 적분된다. 여기서, 제1피드백 커패시터의 경우 A 부분에 대한 신호가 총 3번 담겨있게 된다. 로우4에 배치된 제2피드백 커패시터는 적분 후 ADC에 신호를 전달하고 그 후 리셋된다. 그리고, 모든 피드백 커패시터에 대한 순환 과정이 발생하여, Row1-CAP2, Row2-CAP3, Row3-CAP4, Row4-CAP1과 같이 할당된다.

페이즈5에서는 로우1이 D 부분을 감지하고 있다. 그러므로, 로우1에 배치된 제2피드백 커패시터는 D 부분의 신호를 적분하게 된다. 이전 페이즈들과 같은 적분 형태가 그대로 이어진다고 하면, 로우4에는 제1피드백 커패시터가 A 부분을 적분하게 된다. 이때, 제1피드백 커패시터에 대해 A 부분의 신호를 총 4번 적분하여 가지고 있는 상태이며 TDI 스테이지가 총 4개가 있으므로 TDI 스테이지가 종료되는 시점으로 간주될 수 있다. 그러면 제1피드백 커패시터에 있던 4번 쌓인 A 부분의 신호가 ADC로 전달되고 리셋이 수행될 수 있다. 전달된 신호는 페이즈6에서 표시되어 있으며 변환 시간을 거친 후에, 페이즈7에서 최종 변환된 디지털 신호가 출력될 수 있다.

위와 같이, 타이밍 컨트롤러에 의한 순환 커패시터 방법으로 매번 픽셀 로우를 담당하는 TDI 커패시터가 변경되면서 동일한 개체 부분을 지속적으로 쌓을수 있게 됨으로써, 다중의 아날로그 앰프 스테이지를 구비하지 않더라도 아날로그 TDI 방식이 정상적으로 수행될 수 있다.

위와 같은 TDI 방식에 대항 보다 좀더 직관적인 이해를 위해 도 6을 참고할 수 있으며, 도 6은 2개 로우의 픽셀과 2개의 피드백 커패시터를 포함한 기본적인 아날로그 TDI 방식을 수행하기 위한 회로 구성 및 동작의 형태를 도시하고 있다. 도 6을 살펴보면, 하나의 컬럼에서 2개 로우에 각각 배치된 픽셀(Pixel1,2)에 대해 TDI 동작이 이루어지고 있다. 해당 동작에서는, 이미 특정 신호가 쌓여 있는 제2커패시터(CAP2)에 대해 마지막으로 로우2의 신호를 담고, 최종적으로 ADC에 신호를 전달하고 있는 모습을 볼 수 있다. 해당 동작들이 지속적으로 반복됨으로써, 추가적인 아날로그 앰프 스테이지를 구비할 필요 없이 TDI 동작을 효과적으로 수행할 수 있다.

도 7은 본 발명의 실시예에 따른 타이밍 컨트롤러의 구조와 이를 통한 리드아웃 회로의 동작을 설명하기 위한 도면이다.

도 7은, 4개의 픽셀(PIX1 내지 PIX4)과 4개의 피드백 커패시터(CAP1 내지 CAP4)로 구성되어 4번의 TDI 싸이클 동작을 수행할 수 있는 구조의 예를 도시하고 있다. 타이밍 컨트롤러의 구조를 살펴보면, TDI 카운터와 커패시터 셀렉터와 픽셀 셀렉터를 포함할 수 있고, 이 구성들 각각은 예를 들면 4비트 링 카운터 구조로 구성될 수 있다.

본 실시예에서 TDI 싸이클이 4회라고 가정하면, 4비트 링 카운터 구조를 가지는 TDI 카운터와 커패시터 셀렉터와 픽셀 셀렉터의 동작과 관련하여, 픽셀 셀렉터는 픽셀들(PIX1 내지 PIX4)의 출력단들에 연결된 픽셀 스위치들(SW_P1 내지 SW_P4)를 제어하고, 커패시터 셀렉터는 피드백 커패시터들(CAP1 내지 CAP4)과 연결된 커패시터 스위치들(SW_C1 내지 SW_C4)을 제어하며, TDI 카운터는 픽셀 셀렉터와 커패시터 셀렉터의 동작에 지연(delay) 간격을 발생시켜 순환 커패시터 동작이 수행될 수 있도록 할 수 있다. 순환 커패시터 동작은 TDI 동작의 마지막 싸이클마다 한 클럭씩 지연을 발생시킴으로써 구현될 수 있다.

도 7의 타이밍도에 따른 동작을 설명하면 다음과 같다.

(1) 먼저 타이밍 컨트롤러의 링 카운터들인 TDI 카운터와 커패시터 셀렉터와 픽셀 셀렉터를 리셋함으로써, 이들의 출력 위치를 첫번째 출력 단계로 고정시킬 수 있다. 이때, TDI 커패시터 어레이의 스위치들에 대해 리셋 신호를 인가하여, 피드백 커패시터들(CAP1 내지 CAP4)을 초기화할 수 있다.

(2) 그 다음, 타이밍 컨트롤러의 TDI 카운터와 커패시터 셀렉터와 픽셀 셀렉터 각각에 해당 클럭을 인가해 한 단계씩 올려줌으로써 각 TDI 싸이클이 올라가는 동작을 수행 하도록 한다. 해당 동작을 수행함에 따라, TDI 카운터와 커패시터 셀렉터와 픽셀 셀렉터의 링 카운터 값이 동시에 같이 증가하게 되고, 링 카운터 값이 증가할수록 선택되는 픽셀의 값(즉 번호 또는 위치)과, 피드백 커패시터의 값(즉 번호 또는 위치)이 함께 증가할 수 있다. 이러한 동작은, 픽셀 및 피드백 커패시터의 위치가 타이밍 컨트롤러의 링 카운터들에 의해 PIX4 및 CAP4로 선택될 때까지 동작할 수 있다.

(3) 타이밍 컨트롤러의 링 카운터들에 의해 PIX4 및 CAP4가 선택되는 상태의 경우, TDI 동작이 4번째 수행된 것으로 볼 수 있는바, 순환 커패시터 동작을 수행할 수 있다. 순환 커패시터 동작을 수행하기 위해, 피드백 커패시터와 픽셀의 링(ring) 동작(즉 순환 동작)이 서로 1 클럭 씩의 지연되게 차이를 줄 수 있다. 이와 같은 지연차는, 도 7에 도시된 바와 같은 TDI 카운터와, 로직 조합 예를 들어 인버터 및 AND 게이트 조합을 통해 구현될 수 있다. 이에 대해 타이밍도를 참조하여 보면, 픽셀 셀렉터에 대한 입력 클럭 신호(PIX CLK IN)는 PIX4가 선택된 이후 또 한번의 클럭이 발생하여 PIX1로 순서가 바뀌게 된다. 한편, 커패시터 셀렉터에 대한 입력 클럭 신호(CAP CLK IN)는 PIX CLK IN에 클럭이 인가된 순간에 클럭이 커패시터 셀렉터로 입력되는 것이 차단되어 입력되지 않게 되며, 이로 인해 커패시터 셀렉터의 출력(TDI CAP RING COUNTER OUT)이 지속적으로 CAP4를 선택하게 된다. 한편, 이 지연 동작은 링 카운터가 아닌 유사한 기능을 하는 회로를 이용할 수도 있다.

(4) 위와 같은 동작을 통해, 픽셀 셀렉터의 출력(PIX RING COUNTER OUT)은 PIX4에서 PIX1로 픽셀 선택이 변화되도록 하며, 커패시터 셀렉터의 출력(TDI CAP RING COUNTER OUT)은 계속적으로 CAP4가 선택되도록 한다. 다만, 이때는 다시 새롭게 TDI 동작(즉 페이즈)을 시작하는 단계이므로, 커패시터 리셋 스위치(SW_CAP_RESET)의 스위칭신호를 온(on)시켜, CAP4에 담겨있는 신호를 초기화하고 TDI 동작을 시작하는 시작 전위로 해당 피드백 커패시터를 설정할 수 있다.

결과적으로 TDI 동작의 한 주기(즉, 리셋 스위치(SW_CAP_RESET)의 인가 주기) 동안 타이밍 컨트롤러의 링 카운터들의 클럭은 같이 증가하고 TDI 동작 주기의 마지막 싸이클에서 한 클럭 만큼 지연을 구현하는 방법을 통해, 추가적인 아날로그 앰프 스테이지를 구비하지 않더라도, 아날로그 TDI 동작이 가능할 수 있다.

본 실시예의 TDI 방식을 위해 사용되는 타이밍 컨트롤러 등의 디지털 로직에 대해, 이는 리드아웃 회로 시스템의 고성능 즉 고속 및 저노이즈를 유지하기 위한 아날로그 앰프의 큰 크기와 비교하면 크기가 상대적으로 매우 작으므로, 리드아웃 회로 시스템을 구현함에 있어 본래 얻고자 했던 시스템의 크기 감소 측면에서 장점이 있다. 또한, 높은 시스템 성능을 유지하기 위한 아날로그 앰프의 대기 전류 소모의 필요성 또한 사라지게 되므로, 종래의 구조에 비해 매우 낮은 저전력 구동이 가능하게 되며, 시스템 운영시 과열되지 않고 적정 온도를 유지할 수 있으므로 보다 안정적인 시스템 구동이 가능해진다.

도 7의 시스템에서는 타이밍 컨트롤러에서 픽셀 및 피드백 커패시터를 선택하는 스위치들을 제어하는 스위칭신호를 모두 생성하여 출력하는 경우를 예로 들어 도시하였다. 한편, 타이밍 컨트롤러에서 픽셀 및 피드백 커패시터를 선택하는 스위칭 신호를 모두 생성할 필요는 없으며, 외부 싱크(sync) 클럭 등을 통해 픽셀 동작의 싱크에 맞춰 피드백 커패시터들에 대한 스위치들의 제어가 수행될 수도 있다.

전술한 리드아웃 회로의 동작과 피드백 커패시터에 적분되는 신호의 관계는 도 8을 참조할 수 있다. 도 8은 도 7의 타이밍도의 영역을 더 확장하여 아날로그 앰프의 출력단 및 픽셀의 출력단 그리고 각 피드백 커패시터의 우측단인 출력단의 신호를 함께 도시하여, TDI 스테이지의 싸이클이 진행됨에 따라 피드백 커패시터에 신호가 어떻게 적분되는지에 대한 상관 관계를 나타내고 있다.

도 8에서는, 픽셀에서 일정한 데이터가 출력되는 것을 확인할 수 있다. 그리고, 아날로그 앰프는 피드백 커패시터가 피드백을 통해 연결될 때마다 피드백 커패시터에 담겨있는 전위 레벨로 설정(set)되는 것을 확인할 수 있다.

각 피드백 커패시터의 출력단을 나타내는 CAP Integration에 대해, 적분을 수행한 뒤 자신의 리셋 순서가 오기 전까지, 계속적으로 신호가 적분된 채로 유지되고 있다.

예를 들어, CAP1 Integration에 대해, 초기에 SW_CAP_RESET이 수행될 때, CAP1에 쌓인 전위 레벨이 리셋되어 상승하는 것을 볼 수 있다. 이후, 픽셀 출력(Pixel Out)이 상승함에 따라, 아날로그 앰프의 피드백 연결 동작을 통해 CAP1에 쌓인 신호는 하강 형태로 1회 적분을 수행하게 된다. 이후, 다른 피드백 커패시터들이 적분 동작을 수행하고 있는 싸이클 동안에는, CAP1의 출력단은 플로팅(floating) 상태로 되어 전위를 유지하여 일정한 전위를 갖게 된다. 이후, 다시 자신의 적분 순서가 돌아오면 아날로그 앰프와 피드백 연결을 통해, 입력된 픽셀의 신호를 적분하여 2회째 적분을 수행하게 된다. 도 8의 우측 끝 부분에는 CAP1에 3회째 적분한 상태가 도시되어 있다.

전술한 바와 같이, 본 실시예의 리드아웃 회로는 하나의 입력 커패시터 블럭과 하나의 아날로그 앰프와 TDI 동작을 위한 하나의 피드백 커패시터 어레이와 타이밍 컨트롤러를 포함하는 하나의 아날로그 앰프 스테이지를 이용하여 다수의 TDI 스테이지에 대한 아날로그 TDI 동작을 수행할 수 있게 되어, 종래의 다수의 아날로그 앰프 스테이지를 이용한 아날로그 TDI 방식과 비교하여, 회로 크기를 상당하게 줄일 수 있다.

다수의 아날로그 앰프 스테이지를 이용한 종래의 구조와는 달리, 하나의 아날로그 앰프를 다수의 TDI 스테이지가 공유하는 방식을 사용함으로써, SNR의 증가로 고품질의 이미지를 얻기 위해 TDI 스테이지를 늘리는 경우, 아날로그 앰프를 집적시키는 데 필요한 반도체 웨이퍼의 영역이 상당히 감소될 수 있고, 아날로그 앰프의 개수가 상당히 감소되어 동작 전력의 크기 또한 크게 감소되어 저전력의 시스템 개발에 대한 가능성이 높아질 수 있다. 또한, 저전력 구동이 가능하게 됨으로써, 발열로 인해 아날로그 앰프 특성이 감소되는 제약이 고려할 필요가 없게 되어 발열에 의한 특성 감소를 제거하기 위한 방열 시스템 설계에 큰 비중을 두지 않고 개발할 수 있는 장점이 있다.

종래 구조 대비 동일한 아날로그 TDI 시스템을 구축 하는 데 상대적으로 적은 레이아웃(layout) 면적이 필요하므로, 제품 생산 및 수율 측면에서 상당한 이점을 얻을 수 있어 생산 단가를 크게 낮출 수 있다. 그리고, 아날로그 앰프의 전력 소비가 상당히 낮게 설계될 수 있어 저전력 시스템에 접목할 수 있어 넓은 시장성을 얻을 수 있는 강점이 존재하며, 방열 대책이 종래 시스템 대비 매우 크게 감소 할 수 있으므로 제품의 전체 크기 및 생산 단가를 낮출 수 있는 효과를 얻을 수 있다.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.

Claims (6)

1. 아날로그 TDI 방식의 리드아웃 회로에 있어서,
   입력단으로 n(2 이상)개의 TDI 스테이지에서 출력된 신호가 인가되는 아날로그 앰프와;
   상기 입력단과 상기 아날로그 앰프의 출력단 사이에 연결되고 서로 병렬 배치되며 상기 n개의 TDI 스테이지에 대응하는 제1 내지 제n피드백 커패시터를 포함하는 커패시터 어레이와;
   상기 제1 내지 제n피드백 커패시터의 피드백 순서를 제어하는 타이밍 컨트롤러를 포함하는
   리드아웃 회로.
   
2. 제1항에 있어서,
   상기 n개의 TDI 스테이지는, 상기 n개의 로우(row) 및 상기 n개의 로우 각각에 연결되는 복수의 픽셀을 포함하는 리드아웃 회로.
   
3. 아날로그 TDI 방식의 리드아웃 회로에 있어서,
   입력단으로 n(2 이상)개의 TDI 스테이지에서 출력된 신호가 인가되는 아날로그 앰프와;
   상기 입력단과 상기 아날로그 앰프의 출력단 사이에 연결되고 서로 병렬 배치되며 상기 n개의 TDI 스테이지에 대응하는 제1 내지 제n피드백 커패시터를 포함하는 커패시터 어레이와;
   상기 n개의 TDI 스테이지와 상기 아날로그 앰프의 입력단 사이에 개재되고, 서로 병렬 배치된 입력 커패시터와 게인 부스트 커패시터를 포함하는 리드아웃 회로.
   
4. 삭제
5. 제3항에 있어서,
   상기 커패시터 어레이는, 상기 제1 내지 제n피드백 커패시터 각각과 상기 아날로그 앰프 사이에 연결된 커패시터 스위치를 포함하는 리드아웃 회로.
   
6. 제1항에 있어서,
   상기 타이밍 컨트롤러는, 상기 제1 내지 제n피드백 커패시터에 대해, TDI 동작 주기 마다 아날로그 앰프의 출력 신호의 피드백 순서가 순환되도록 하는 리드아웃 회로.

Images