KR102319948B1 - 인쇄 메모리 그리드 커넥터 - Google Patents

인쇄 메모리 그리드 커넥터 Download PDF

Info

Publication number
KR102319948B1
KR102319948B1 KR1020180041049A KR20180041049A KR102319948B1 KR 102319948 B1 KR102319948 B1 KR 102319948B1 KR 1020180041049 A KR1020180041049 A KR 1020180041049A KR 20180041049 A KR20180041049 A KR 20180041049A KR 102319948 B1 KR102319948 B1 KR 102319948B1
Authority
KR
South Korea
Prior art keywords
conductive pads
memory
conductive
grid connector
subset
Prior art date
Application number
KR1020180041049A
Other languages
English (en)
Other versions
KR20180120082A (ko
Inventor
에이. 두디 마이클
이. 컬즈 칼
Original Assignee
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제록스 코포레이션 filed Critical 제록스 코포레이션
Publication of KR20180120082A publication Critical patent/KR20180120082A/ko
Application granted granted Critical
Publication of KR102319948B1 publication Critical patent/KR102319948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
    • G06F3/1236—Connection management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
    • G06F3/1279—Controller construction, e.g. aspects of the interface hardware
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Abstract

인쇄 메모리와 통신하기 위한 그리드 커넥터는 기판 및 기판에 커플링된 복수의 제1 전도성 패드를 포함한다. 제1 전도성 패드 각각은 기판의 외측 표면에 대해 외향으로 돌출한다. 제1 전도성 패드들의 서브세트는, 인쇄 메모리의 제2 전도성 패드가 제1 전도성 패드의 경계 내에 있는 한 그리드 커넥터에 대한 인쇄 메모리의 배향에 상관 없이, 인쇄 메모리의 제2 전도성 패드와 접촉하도록 구성된다.

Description

인쇄 메모리 그리드 커넥터{PRINTED MEMORY GRID CONNECTOR}
본 교시내용은 일반적으로 인쇄 메모리(printed memory), 보다 구체적으로, 인쇄 메모리와 통신하기 위한 시스템 및 방법에 관한 것이다.
인쇄 메모리는 순차적인 적층 프로세스를 통해 제작되는 박형, 가요성인, 접착제-배킹(adhesive-backed) 디바이스(예를 들어, 스탬프와 유사)이다. 인쇄 메모리는 디지털 데이터가 전송될 수도 있는(예를 들어, 인쇄 메모리에 기록되고/되거나 인쇄 메모리로부터 판독되는) 전도성 패드를 포함한다. 데이터는 인쇄 메모리가 부착되는 제품에 대한 정보를 포함할 수도 있다.
관습적으로, 데이터를 인쇄 메모리에 전송하고/하거나 데이터를 인쇄 메모리로부터 수신하기 위해서, 전도성 패드는 스프링-로딩된 포고 핀(spring-loaded pogo pin), ZEBRA® 커넥터, 또는 리프 스프링(leaf spring) 커넥터와 물리적으로 접촉된다. 그러나, 이들 핀/커넥터 각각은 데이터를 전송하도록 전도성 패드와 정확한 1:1 정렬을 요구한다. 인쇄 메모리와 통신하기 위한 개선된 시스템 및 방법이 필요하다.
다음은 본 교시내용의 하나 이상의 실시예의 몇몇 양태의 기본적인 이해를 제공하기 위해 간략한 요약을 제공한다. 이 요약은 광범위한 개요가 아니고, 본 교시들의 중요하거나 중대한 요소들을 식별하거나, 본 개시의 범위를 설명하도록 의도되지 않는다. 오히려, 요약의 주 목적은 단지 나중에 제공되는 상세한 설명에 대한 서두로서 간략한 형태로 하나 이상의 개념을 제공하는 것이다.
인쇄 메모리와 통신하기 위한 그리드 커넥터(grid connector)는 기판 및 기판에 커플링된 복수의 제1 전도성 패드를 포함한다. 제1 전도성 패드 각각은 기판의 외측 표면에 대해 외향으로 돌출한다. 제1 전도성 패드들의 서브세트는, 인쇄 메모리의 제2 전도성 패드가 제1 전도성 패드의 경계 내에 있는 한 그리드 커넥터에 대한 인쇄 메모리의 배향(orientation)에 상관 없이, 인쇄 메모리의 제2 전도성 패드와 접촉하도록 구성된다.
인쇄 메모리와 통신하기 위한 시스템은 인쇄 메모리, 그리드 커넥터, 및 컴퓨팅 시스템을 포함한다. 인쇄 메모리는 제1 기판 및 제1 기판에 커플링된 복수의 제1 전도성 패드를 포함한다. 제1 전도성 패드 각각은 제1 기판의 외측 표면에 대해 함몰된다(recessed). 그리드 커넥터는 제2 기판 및 제2 기판에 커플링된 복수의 제2 전도성 패드를 포함한다. 제2 전도성 패드 각각은 제2 기판의 외측 표면에 대해 외향으로 돌출한다. 제2 전도성 패드들의 상이한 서브세트는, 제1 전도성 패드들이 제2 전도성 패드들의 경계 내에 있는 한 그리드 커넥터에 대한 인쇄 메모리의 배향에 상관 없이, 제1 전도성 패드 각각과 접촉하도록 구성된다. 각각의 서브세트는 2개 이상의 제2 전도성 패드를 포함한다. 컴퓨팅 시스템은 그리드 커넥터와 통신한다. 제2 전도성 패드들의 상이한 서브세트가 제1 전도성 패드 각각과 접촉할 때 컴퓨팅 시스템은 그리드 커넥터를 통해 인쇄 메모리와 통신하도록 구성된다.
인쇄 메모리와 통신하기 위한 방법은 인쇄 메모리와 접촉하게 그리드 커넥터를 배치하는 단계를 포함한다. 인쇄 메모리는 제1 전도성 패드를 포함한다. 그리드 커넥터는 복수의 제2 전도성 패드를 포함한다. 인쇄 메모리와 접촉하게 그리드 커넥터를 배치하는 단계는, 제1 전도성 패드가 제2 전도성 패드들의 경계 내에 있는 한 그리드 커넥터에 대한 인쇄 메모리의 배향에 상관 없이, 인쇄 메모리의 제1 전도성 패드와 접촉하게 그리드 커넥터의 제2 전도성 패드들의 서브세트를 배치하는 단계를 포함한다. 방법은 또한 인쇄 메모리의 제1 전도성 패드와 그리드 커넥터의 제2 전도성 패드들의 서브세트 간에 데이터를 전송하는 단계를 포함한다.
이 명세서에 포함되고 이 명세서의 일부로 구성된 첨부된 도면들은 설명과 함께 본 교시들의 실시예들을 예시하고, 본 개시의 원리들을 설명하도록 기능한다.
도 1은, 일 실시예에 따른, 인쇄 메모리의 평면도를 도시한다.
도 2는, 일 실시예에 따른, 그리드 커넥터의 평면도를 도시한다.
도 3은, 일 실시예에 따른, 그리드 커넥터와 접촉하는 인쇄 메모리의 평면도를 도시한다.
도 4는, 일 실시예에 따른, 도 3의 일부의 확대된 평면도를 도시한다.
도 5는, 일 실시예에 따른, 그리드 커넥터의 일부와 접촉하는 인쇄 메모리의 일부의 측단면도를 도시한다.
도 6은, 일 실시예에 따른, 인쇄 메모리와 그리드 커넥터 간에 데이터를 전송하기 위한 방법의 흐름도를 도시한다.
도 7은, 일 실시예에 따른, 방법의 적어도 일부를 수행하기 위한 컴퓨팅 시스템을 도시한다.
이제 본 교시내용의 예시적인 실시예를 상세히 참조할 것이고, 그 예들은 첨부된 도면에 예시된다. 가능하다면, 동일한 참조 부호는 동일한, 유사한, 또는 같은 부분을 지칭하도록 도면 전반에 걸쳐 사용될 것이다.
도 1은, 일 실시예에 따른, 인쇄 메모리(100)의 평면도를 도시한다. 인쇄 메모리(100)는 박형의 가요성 기판(110)을 포함할 수도 있다. 기판(110)은 재기록 가능 메모리를 포함할 수도 있다. 예를 들어, 재기록 가능 메모리는 최대 약 680억개 포인트의 데이터를 저장할 수 있는 36 비트를 포함할 수도 있다.
인쇄 메모리(100)는 또한 기판(110)에 커플링된 1개 이상의 전도성 패드(11 개가 도시됨: 120A, 120B)를 포함할 수도 있다. 전도성 패드(120A, 120B)는 금속 또는 금속 합금으로 이루어질 수도 있다. 전도성 패드(120A, 120B)는 기판(110)의 상부/외측 표면에 대해 함몰될 수도 있다.
도 2는, 일 실시예에 따른, 그리드 커넥터(200)의 평면도를 도시한다. 그리드 커넥터(200)는 인쇄 메모리(100)와 통신하도록 사용되는 데이터 전송 디바이스의 일부일(예를 들어, 데이터 전송 디바이스에 커플링될) 수도 있다. 보다 구체적으로, 그리드 커넥터(200)는 인쇄 메모리(100)로 데이터를 전송(즉, 기록)하고 그리고/또는 인쇄 메모리(100)로부터 데이터를 수신(즉, 판독)하도록 구성될 수도 있다. 그리드 커넥터(200)는 박형 기판(210)을 포함할 수도 있다. 기판(210)은 실리콘으로 이루어질 수도 있다. 그리드 커넥터(200)(예를 들어, 기판(210))는 인쇄 메모리(100)와 데이터 전송 디바이스의 컴퓨팅 시스템(도 7 참조) 사이의 기계적 연결부(engagement)로서 작용할 수도 있다.
그리드 커넥터(200)는 또한 복수의 전도성 패드(220)를 포함할 수도 있다. 전도성 패드(220)는 금속 또는 금속 합금으로 이루어질 수도 있다. 전도성 패드(220)는 기판(210)의 상부/외측 표면에 대해 외향으로 돌출할 수도 있다.
도 3은 그리드 커넥터(200)와 접촉하는 인쇄 메모리(100)의 평면도를 도시하고, 도 4는, 일 실시예에 따른, 도 3의 일부의 확대된 평면도를 도시한다. 보다 구체적으로, 도 3 및 도 4는 위로 향하는 그리드 커넥터(200)의 전도성 패드(220)와 접촉하는 전도성 패드(120A, 120B)가 아래로 향하는 인쇄 메모리(100)를 도시한다. 인쇄 메모리(100)는 도 3 및 도 4에서 투명하게 도시된다.
인쇄 메모리(100)의 기판(110)은 그리드 커넥터(200)의 기판(210)보다 작은 표면적을 가질 수도 있다. 인쇄 메모리(100)의 전도성 패드(120A, 120B)는 각각 그리드 커넥터(200)의 전도성 패드(220)보다 큰 표면적을 가질 수도 있다. 그 결과, 종래의 스프링-로딩된 포고 핀, ZEBRA® 커넥터, 리프 스프링 커넥터 등과 달리, 그리드 커넥터(200)의 전도성 패드(예를 들어, 복수의 전도성 패드)(220)는, 그리드 커넥터(200)에 대한 인쇄 메모리(100)의 위치 및/또는 배향에 상관 없이, 인쇄 메모리(100)의 전도성 패드(120A, 120B) 각각과 정렬될 수도 있고 물리적으로 접촉할 수도 있다. 즉, 인쇄 메모리(100)는 그리드 커넥터(200)에 대해 이동 그리고/또는 회전될 수도 있고, 그리고 인쇄 메모리(100)의 전도성 패드들(120A, 120B)이 그리드 커넥터(200)의 전도성 패드들(220)의 둘레/경계(224) 내에 있는 한, 그리드 커넥터(200)의 전도성 패드(예를 들어, 복수의 전도성 패드)(220)는 인쇄 메모리(100)의 전도성 패드(120A, 120B) 각각과 정렬될 수도 있고 물리적으로 접촉할 수도 있다.
인쇄 메모리(100)의 전도성 패드(120A, 120B)와 접촉하는 그리드 커넥터(200)의 전도성 패드들(220)은 서로 사이에(예를 들어, 전도성 패드(120A, 120B)를 통해) 전기적 연속성을 나타낼 수도 있다. 그러나, 인쇄 메모리(100)의 전도성 패드(120A, 120B)와 접촉하지 않는 그리드 커넥터(200)의 전도성 패드(220)는 서로 사이에 전기적 연속성을 나타내지 않을 수도 있다. 이하에 보다 상세히 기술된 바와 같이, 이는 데이터 전송 디바이스 내의 컴퓨팅 시스템(도 7 참조)으로 하여금 인쇄 메모리(100)의 전도성 패드(120A, 120B)와 접촉하는 그리드 커넥터(200)의 전도성 패드(220)의 서브세트(들)를 결정하게/식별하게 할 수도 있다. 각각의 서브세트는 복수의 전도성 패드(220)(예를 들어, 약 5개 내지 약 30개 또는 약 10개 내지 약 20개)를 포함할 수도 있다.
일단 인쇄 메모리(100)의 전도성 패드(120A, 120B)와 접촉하는 전도성 패드(220)의 서브세트(들)가 식별된다면, 컴퓨팅 시스템은 또한 전도성 패드(120A, 120B)의 경계(124)의 미리 결정된 거리 내에 있는 서브세트(들) 내의 전도성 패드(220)를 결정할/식별할 수도 있다. 예를 들어, 경계 전도성 패드는 전도성 패드(120A, 120B)의 경계(124)와 정렬되거나 적어도 부분적으로 오버랩될 수도 있다. 그 결과, 경계 전도성 패드와 전도성 패드(120A, 120B) 사이의 접촉은 경계(124) 내에 위치되는 전도성 패드(220)보다 덜 신뢰성이 있을 수도 있고 경계(124)로부터 미리 결정된 거리보다 길 수도 있다.
인쇄 메모리(100)의 전도성 패드(120A, 120B)가 그리드 커넥터(200)의 전도성 패드(220)와 접촉할 때, 데이터는 인쇄 메모리(100)와 그리드 커넥터(200) 간에 전송될 수도 있다. 보다 구체적으로, 디지털 데이터는 그리드 커넥터(200)로부터 전도성 패드(120A, 120B, 220)를 통해 전송될 수도 있고, 그리고 인쇄 메모리(100)의 기판(110) 내의 재기록 가능 메모리에 (예를 들어, 기록 기능의 일부로서) 저장될 수도 있다. 대안적으로, 디지털 데이터는 기판(110) 내의 재기록 가능 메모리로부터, 전도성 패드(120A, 120B, 220)를 통해, 그리고 그리드 커넥터(200)에 (예를 들어, 판독 기능의 일부로서) 전송될 수도 있다.
전도성 패드(120A)를 통해 전송된 데이터는 인쇄 메모리(100)가 커플링된(예를 들어, 부착된) 제품에 대한 정보이거나 정보를 포함할 수도 있다. 예를 들어, 데이터는 제품이 제작된 날짜, 제품이 제작된 장소, 제품의 만료일 등이거나 포함할 수도 있다. 인쇄 메모리(100)는 또한 시스템의 진행중인 운용 데이터를 추적할 수도 있다. 이는 인쇄 메모리(100)가 보다 큰 시스템의 서브시스템 또는 서브어셈블리에 부착될 때 작용한다. 예를 들어, 인쇄 메모리(100)는 프린트 카트리지(예를 들어, 서브시스템)가 복사기(예를 들어, 보다 큰 시스템) 내에서 만드는 복사본의 수를 추적할 수도 있고, 어느 정도의 물이 냉각 장치 내의 필터를 통해 지나가는지를 추적할 수도 있고, 서브시스템이 임의의 수의 보다 큰 시스템 내에서 운영되는 동안 얼마나 많은 결함이 발생하는지 등을 추적할 수도 있다. 데이터는 또한 제품의 위조를 방지하도록 암호화 데이터이거나 암호화 데이터를 포함할 수도 있다. 전도성 패드(120B)는 데이터 전송 디바이스(그리드 커넥터(200)가 일부임)로 하여금 인쇄 메모리(100) 및/또는 그리드 커넥터(200)에 대한 인쇄 메모리(100)의 전도성 패드(120A) 각각의 위치 및/또는 배향을 결정하게 할 수도 있다. 적어도 일 실시예에서, 전도성 패드(120A)를 통해 전송된 데이터는 위치/배향 정보를 포함하지 않을 수도 있고, 전도성 패드(120B)는 인쇄 메모리(100)가 커플링된 제품에 대한 정보를 포함하지 않을 수도 있다.
도 5는, 일 실시예에 따른, 그리드 커넥터(200)의 일부와 접촉하는 인쇄 메모리(100)의 일부의 측단면도를 도시한다. 전도성 패드(120A, 120B)는 기판(110)의 리세스 내에 위치될 수도 있다. 전도성 패드(120A, 120B)의 상부/외측 표면(122)은 기판(110)의 상부/외측 표면(112)에 대해 거리만큼 함몰될 수도 있다. 거리는, 예를 들어, 약 0.001 인치일 수도 있다.
그리드 커넥터(200)의 전도성 패드들(220)은 거리만큼 기판(210)의 상부/외측 표면(212)으로부터 외향으로 돌출할 수도 있다. 거리는, 예를 들어, 약 0.005 인치일 수도 있다. 이는 그리드 커넥터(200)의 전도성 패드(220)로 하여금 인쇄 메모리(100)의 함몰된 전도성 패드(120A, 120B)와 접촉하게 할 수도 있다.
도 6은, 일 실시예에 따른, 인쇄 메모리(100)와 그리드 커넥터(200) 간에 데이터를 전송하기 위한 방법(600)의 흐름도를 도시한다. 방법(600)은 인쇄 메모리(100)와 접촉하게 그리드 커넥터(200)를 배치하는 단계(602)를 포함할 수도 있다. 보다 구체적으로, 그리드 커넥터(200)의 복수의 전도성 패드(220)는 인쇄 메모리(100)의 전도성 패드(120A, 120B) 각각과 접촉하게 배치될 수도 있다.
방법(600)은 또한 인쇄 메모리(100)의 전도성 패드(120A, 120B)와 접촉하는 그리드 커넥터(200)의 전도성 패드(220)들의 서브세트를 식별하는 단계(604)를 포함할 수도 있다. 보다 구체적으로, 컴퓨팅 시스템(도 7 참조)은 서브세트 내의 전도성 패드(220)들이 서로 전기적 연속성을 갖는다는 결정에 의해서 서브세트를 식별할 수도 있다. 방법(600)은 또한 전도성 패드(120A, 120B) 각각의 경계(124)의 미리 결정된 거리 내에 있는 서브세트 내의 전도성 패드(220)를 식별하는 단계(606)를 포함할 수도 있다.
방법(600)은 또한 인쇄 메모리(100)와 그리드 커넥터(200) 간에 데이터를 전송하는 단계(608)를 포함할 수도 있다. 보다 구체적으로, 데이터는 인쇄 메모리(100)의 전도성 패드(120A, 120B)와 그리드 커넥터(200)의 전도성 패드(220)의 서브세트 간에 전송될 수도 있다. 적어도 일 실시예에서, 데이터는 전도성 패드(120A, 120B) 각각의 경계(124)의 미리 결정된 거리 내에 있는 서브세트 내의 전도성 패드(220)를 통해 전송되지 않을 수도 있다.
도 7은 몇몇 실시예에 따른, 이러한 컴퓨팅 시스템(700)의 예를 예시한다. 컴퓨팅 시스템(700)은 데이터 전송 디바이스의 일부일 수도 있고 따라서 그리드 커넥터(200)와 통신할 수도 있다. 컴퓨팅 시스템(700)은 컴퓨터 또는 컴퓨터 시스템(701A)을 포함할 수도 있고, 이는 개인용 컴퓨터 시스템(701A) 또는 분산형 컴퓨터 시스템들의 배열일 수도 있다. 컴퓨터 시스템(701A)은, 본 명세서에 개시된 하나 이상의 방법과 같은, 몇몇 실시예에 따른 다양한 태스크를 수행하도록 구성된 하나 이상의 분석 모듈(들)(702)을 포함한다. 이들 다양한 태스크를 수행하기 위해, 분석 모듈(702)은 독립적으로, 또는 하나 이상의 저장 매체(706)에 연결된 하나 이상의 프로세서(704)와 함께 실행된다. 프로세서(들)(704)는 또한 컴퓨터 시스템(701A)으로 하여금 하나 이상의 부가적인 컴퓨터 시스템 및/또는 컴퓨팅 시스템, 예컨대, (701B, 701C 및/또는 701D)와 데이터 네트워크(709)를 통해 통신하게 하도록 네트워크 인터페이스(707)에 연결된다(컴퓨터 시스템(701B, 701C 및/또는 701D)은 컴퓨터 시스템(701A)과 동일한 아키텍처를 공유하거나 공유하지 않을 수도 있고, 상이한 물리적 위치에 위치될 수도 있고, 예를 들어, 컴퓨터 시스템(701A 및 701B)은, 하나 이상의 데이터 센터에 위치되고/되거나, 상이한 대륙의 다양한 국가에 위치되는 하나 이상의 컴퓨터 시스템, 예컨대, (701C 및/또는 701D)와 통신하는 동안, 프로세싱 설비 내에 위치될 수도 있음에 유의).
프로세서는 마이크로프로세서, 마이크로제어기, 프로세서 모듈 또는 서브시스템, 프로그램 가능한 집적 회로, 프로그램 가능한 게이트 어레이, 또는 또 다른 제어 또는 컴퓨팅 디바이스를 포함할 수 있다.
저장 매체(706)는 하나 이상의 컴퓨터-판독 가능 또는 머신-판독 가능 저장 매체로서 구현될 수 있다. 도 7의 예시적인 실시예에서 저장 매체(706)가 컴퓨터 시스템(701A) 내에 있는 것으로 도시되지만, 몇몇 실시예에서, 저장 매체(706)는 컴퓨팅 시스템(701A) 및/또는 부가적인 컴퓨팅 시스템의 복수의 내부 및/또는 외부 인클로저 내에 그리고/또는 내부 및/또는 외부 인클로저에 걸쳐 분포될 수도 있다는 것을 주의하라. 저장 매체(706)은 반도체 메모리 디바이스들 예컨대, DRAM(dynamic random access memory) 또는 SRAM(static random access memory), EPROM(erasable and programmable read-only memory), EEPROM(electrically erasable and programmable read-only memory) 및 플래시 메모리를 포함하는 하나 이상의 상이한 형태의 메모리, 자기 디스크, 예컨대, 고정, 플로피 디스크 및 이동식 디스크, 테이프를 포함하는 다른 자기 매체, 광학 매체, 예컨대, CD(compact disk) 또는 DVD(digital video disk), BLU-RAY® 디스크, 또는 다른 타입의 광학 저장 장치, 또는 다른 타입의 저장 디바이스를 포함할 수도 있다. 상기에 논의된 명령어가 하나의 컴퓨터-판독 가능 또는 머신-판독 가능 저장 매체 상에 제공될 수 있거나, 가능하게는 복수의 노드를 가진 큰 시스템 내에 분포된 복수의 컴퓨터-판독 가능 또는 머신-판독 가능 저장 매체 상에 제공될 수 있다는 것을 주의하라. 이러한 컴퓨터-판독 가능 또는 머신-판독 가능 저장 매체 또는 매체들은 물품(또는 제작업자의 물품)의 일부로 간주된다. 물품 또는 제작업자의 물품은 임의의 제작된 단일의 컴포넌트 또는 복수의 컴포넌트를 지칭할 수 있다. 저장 매체 또는 매체들은 머신-판독 가능 명령어를 실행하는 머신 내에 위치될 수 있거나, 머신-판독 가능 명령어가 실행을 위해 네트워크를 통해 다운로드될 수 있는 원격 사이트에 위치될 수 있다.
몇몇 실시예에서, 컴퓨팅 시스템(700)은 하나 이상의 데이터 전송 모듈(들)(708)을 포함한다. 컴퓨팅 시스템(700)의 예에서, 컴퓨터 시스템(701A)은 데이터 전송 모듈(708)을 포함한다. 몇몇 실시예에서, 단일의 데이터 전송 모듈은 방법(600)의 하나 이상의 실시예의 적어도 몇몇 양태를 수행하도록 사용될 수도 있다. 다른 실시예들에서, 복수의 데이터 전송 모듈은 방법(600)의 적어도 몇몇 양태를 수행하도록 사용될 수도 있다.
컴퓨팅 시스템(700)이 컴퓨팅 시스템의 일 예이고, 그리고 컴퓨팅 시스템(700)이 도시된 것보다 많거나 적은 컴포넌트를 가질 수도 있고, 도 7의 예시적인 실시예에 도시되지 않은 부가적인 컴포넌트와 결합할 수도 있고, 그리고/또는 컴퓨팅 시스템(700)이 도 7에 도시된 컴포넌트의 상이한 구성 또는 배열을 가질 수도 있다는 것이 이해되어야 한다. 도 7에 도시된 다양한 컴포넌트는 하나 이상의 신호 프로세싱 및/또는 응용 주문형 집적 회로를 포함하는, 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어 양자의 조합에 구현될 수도 있다.
또한, 본 명세서에 기술된 프로세싱 방법의 단계는 ASIC, FPGA, PLD, 또는 다른 적합한 디바이스와 같은, 응용 주문형 칩 또는 범용 프로세서와 같은 정보 프로세싱 장치 내의 하나 이상의 기능 모듈을 실행함으로써 구현될 수도 있다. 이들 모듈, 이들 모듈의 조합, 및/또는 범용 하드웨어와 이들 모듈의 조합은 본 발명의 보호 범위 내에 포함된다.
본 교시내용의 폭 넓은 범위를 제시하는 수치 범위 및 파라미터가 근사치임에도 불구하고, 특정한 예에 제시된 수치 값은 가능한 정확하게 보고된다. 그러나, 어떤 수치 값은 그 각각의 테스트 측정값에서 발견된 표준 편차로부터 반드시 발생하는 특정한 오차를 본질적으로 포함한다. 게다가, 본 명세서에 개시된 모든 범위는 본 명세서에 포괄된 임의의 하위범위 및 모든 하위범위를 포함한다고 이해된다. 예를 들어, "10 미만"의 범위는 0의 최소값과 10의 최대값(을 포함하는) 사이의 임의의 하위범위 및 모든 하위범위, 즉, 0 이상의 최소값과 10 이하의 최대값을 가진 임의의 하위범위 및 모든 하위범위, 예를 들어, 1 내지 5를 포함할 수도 있다.

Claims (20)

  1. 인쇄 메모리(printed memory)와 통신하기 위한 그리드 커넥터(grid connector)로서,
    기판; 및
    상기 기판에 커플링된 복수의 제1 전도성 패드로서, 제1 전도성 패드들 각각은 상기 기판의 외측 표면에 대해 외향으로 돌출하고, 상기 제1 전도성 패드들의 서브세트는, 상기 인쇄 메모리의 제2 전도성 패드가 상기 제1 전도성 패드들의 경계 내에 있는 한은 상기 인쇄 메모리에 대하여, 상기 인쇄 메모리의 배향(orientation)에 상관없이, 상기 그리드 커넥터가 상기 인쇄 메모리에 대해서 1:1 정렬에 있거나 임의의 다른 각도에 있는 때에 상기 그리드 커넥터와 상기 인쇄 메모리 사이에 데이터가 전송될 수 있도록 하기 위해 상기 제2 전도성 패드와 직접적으로 접촉하도록 구성되는, 상기 복수의 제1 전도성 패드를 포함하는, 그리드 커넥터.
  2. 제1항에 있어서, 상기 제1 전도성 패드들의 상기 서브세트가 상기 제2 전도성 패드와 접촉할 때 상기 그리드 커넥터는 상기 인쇄 메모리에 데이터를 전송하도록 구성되고, 그리고 상기 제1 전도성 패드들의 상기 서브세트가 상기 제2 전도성 패드와 접촉할 때 상기 그리드 커넥터는 상기 인쇄 메모리로부터 데이터를 수신하도록 구성되는, 그리드 커넥터.
  3. 제2항에 있어서, 상기 서브세트는 2개 이상의 상기 제1 전도성 패드를 포함하는, 그리드 커넥터.
  4. 제3항에 있어서, 상기 서브세트 내의 상기 제1 전도성 패드들이 상기 인쇄 메모리의 상기 제2 전도성 패드와 접촉할 때 상기 서브세트 내의 상기 제1 전도성 패드들은 서로 전기적으로 연속적인, 그리드 커넥터.
  5. 제3항에 있어서, 상기 서브세트 내의 상기 제1 전도성 패드들이 상기 인쇄 메모리의 상기 제2 전도성 패드와 접촉할 때 상기 서브세트 내에 있지 않은 상기 제1 전도성 패드들은 서로 전기적으로 연속적이지 않은, 그리드 커넥터.
  6. 인쇄 메모리와 통신하기 위한 시스템으로서,
    인쇄 메모리로서,
    제1 기판; 및
    상기 제1 기판에 커플링된 복수의 제1 전도성 패드로서, 제1 전도성 패드들 각각은 상기 제1 기판의 외측 표면에 대해 함몰된(recessed), 상기 복수의 제1 전도성 패드를 포함하는, 상기 인쇄 메모리;
    그리드 커넥터로서,
    제2 기판; 및
    상기 제2 기판에 커플링된 복수의 제2 전도성 패드로서, 제2 전도성 패드들 각각은 상기 제2 기판의 외측 표면에 대해 외향으로 돌출하고, 상기 제2 전도성 패드들의 상이한 서브세트들은, 상기 제1 전도성 패드들이 상기 제2 전도성 패드들의 경계 내에 있는 한은 상기 인쇄 메모리에 대하여, 상기 인쇄 메모리의 배향에 상관없이, 상기 그리드 커넥터가 상기 인쇄 메모리에 대해서 1:1 정렬에 있거나 임의의 다른 각도에 있는 때에 상기 그리드 커넥터와 상기 인쇄 메모리 사이에 데이터가 전송될 수 있도록 하기 위해 상기 제1 전도성 패드들 각각과 직접적으로 접촉하도록 구성되고, 그리고 각각의 서브세트는 2개 이상의 상기 제2 전도성 패드를 포함하는, 상기 복수의 제2 전도성 패드를 포함하는, 상기 그리드 커넥터; 및
    상기 그리드 커넥터와 통신하는 컴퓨팅 시스템으로서, 상기 제2 전도성 패드들의 상기 상이한 서브세트들이 상기 제1 전도성 패드들 각각과 직접적으로 접촉할 때 상기 컴퓨팅 시스템은 상기 그리드 커넥터를 통해 상기 인쇄 메모리와 통신하도록 구성되는, 상기 컴퓨팅 시스템을 포함하는, 인쇄 메모리와 통신하기 위한 시스템.
  7. 제6항에 있어서, 상기 컴퓨팅 시스템은, 상기 서브세트 내의 상기 제2 전도성 패드들이 서로 전기적 연속성을 갖는다는 결정에 의해 상기 제1 전도성 패드와 접촉하는 상기 제2 전도성 패드들의 상기 서브세트들을 식별하도록 구성되는, 인쇄 메모리와 통신하기 위한 시스템.
  8. 제7항에 있어서, 상기 컴퓨팅 시스템은 상기 제1 전도성 패드들 각각의 경계의 미리 결정된 거리 내에 있는 상기 서브세트들 내의 제2 전도성 패드들을 식별하도록 구성되는, 인쇄 메모리와 통신하기 위한 시스템.
  9. 제8항에 있어서, 상기 제1 전도성 패드들 각각의 상기 경계의 상기 미리 결정된 거리 내에 있는 상기 서브세트들 내의 상기 제2 전도성 패드들을 제외하고, 상기 컴퓨팅 시스템은 상기 서브세트들 내의 상기 제2 전도성 패드들을 통해서 상기 그리드 커넥터를 통해 상기 인쇄 메모리와 통신하도록 구성되는, 인쇄 메모리와 통신하기 위한 시스템.
  10. 제6항에 있어서, 상기 제1 전도성 패드들 중의 하나를 통해 전송되는 데이터는 상기 인쇄 메모리가 부착되도록 구성되는 제품에 관한 정보를 포함하고, 상기 제1 전도성 패드들 중의 또 다른 하나를 통해 전송되는 데이터는 상기 제1 전도성 패드들 중의 상기 하나의 위치에 관한 정보를 포함하는, 인쇄 메모리와 통신하기 위한 시스템.
  11. 인쇄 메모리와 통신하기 위한 방법으로서,
    상기 인쇄 메모리와 직접적으로 접촉하게 그리드 커넥터를 배치하는 단계로서, 상기 인쇄 메모리는 제1 전도성 패드를 포함하고, 상기 그리드 커넥터는 복수의 제2 전도성 패드를 포함하고, 상기 인쇄 메모리와 직접적으로 접촉하게 그리드 커넥터를 배치하는 단계는, 상기 제1 전도성 패드가 제2 전도성 패드들의 경계 내에 있는 한은 상기 인쇄 메모리에 대하여, 상기 인쇄 메모리의 배향에 상관없이, 상기 그리드 커넥터가 상기 인쇄 메모리에 대해서 1:1 정렬에 있거나 임의의 다른 각도에 있는 때에 상기 인쇄 메모리의 상기 제1 전도성 패드와 직접적으로 접촉하게 상기 그리드 커넥터의 상기 제2 전도성 패드들의 서브세트를 배치하는 단계를 포함하는, 상기 인쇄 메모리와 직접적으로 접촉하게 그리드 커넥터를 배치하는 단계; 및
    상기 인쇄 메모리의 상기 제1 전도성 패드와 상기 그리드 커넥터의 상기 제2 전도성 패드들의 상기 서브세트 간에 데이터를 전송하는 단계를 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  12. 제11항에 있어서, 상기 서브세트는 2개 이상의 상기 제2 전도성 패드를 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  13. 제12항에 있어서, 상기 서브세트 내의 상기 제2 전도성 패드들이 서로 전기적 연속성을 갖는다는 결정에 의해 상기 인쇄 메모리의 상기 제1 전도성 패드와 접촉하는 상기 제2 전도성 패드들의 상기 서브세트를 식별하는 단계를 더 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  14. 제13항에 있어서, 상기 제1 전도성 패드의 경계의 미리 결정된 거리 내에 있는 상기 서브세트 내의 상기 제2 전도성 패드들을 식별하는 단계를 더 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  15. 제14항에 있어서, 상기 인쇄 메모리의 상기 제1 전도성 패드와 경계의 미리 결정된 거리 내에 있지 않은 상기 그리드 커넥터의 상기 제2 전도성 패드들의 상기 서브세트 간에 상기 데이터를 전송하는 단계를 더 포함하고, 상기 데이터는 경계의 미리 결정된 거리 내에 있는 상기 서브세트 내의 상기 제2 전도성 패드들을 통해 전송되지 않는, 인쇄 메모리와 통신하기 위한 방법.
  16. 제14항에 있어서, 상기 서브세트의 일부가 아닌 상기 제2 전도성 패드들의 적어도 일부는 서로 전기적 연속성을 갖지 않는, 인쇄 메모리와 통신하기 위한 방법.
  17. 제14항에 있어서, 상기 그리드 커넥터에 대한 상기 인쇄 메모리의 위치, 배향, 또는 위치 및 배향을 결정하는 단계를 더 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  18. 제14항에 있어서, 상기 인쇄 메모리에 대한 상기 제1 전도성 패드의 위치, 배향, 또는 위치 및 배향을 결정하는 단계를 더 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  19. 제14항에 있어서, 상기 그리드 커넥터에 대한 상기 제1 전도성 패드의 위치, 배향, 또는 위치 및 배향을 결정하는 단계를 더 포함하는, 인쇄 메모리와 통신하기 위한 방법.
  20. 제14항에 있어서, 상기 제1 전도성 패드를 통해 전송되는 데이터는 상기 인쇄 메모리가 부착되는 제품에 관한 정보를 포함하고, 상기 인쇄 메모리는 상기 인쇄 메모리에서의 상기 제1 전도성 패드의 위치, 배향, 또는 위치 및 배향을 결정하는데 사용되는 제3 전도성 패드를 더 포함하고, 상기 제1 전도성 패드를 통해 전송되는 데이터는 상기 위치, 상기 배향, 또는 상기 위치 및 배향에 관한 정보를 포함하지 않고, 상기 제3 전도성 패드는 상기 제품에 관한 정보를 포함하지 않는, 인쇄 메모리와 통신하기 위한 방법.
KR1020180041049A 2017-04-26 2018-04-09 인쇄 메모리 그리드 커넥터 KR102319948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/498,219 2017-04-26
US15/498,219 US10319415B2 (en) 2017-04-26 2017-04-26 Printed memory grid connector

Publications (2)

Publication Number Publication Date
KR20180120082A KR20180120082A (ko) 2018-11-05
KR102319948B1 true KR102319948B1 (ko) 2021-10-29

Family

ID=62062796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041049A KR102319948B1 (ko) 2017-04-26 2018-04-09 인쇄 메모리 그리드 커넥터

Country Status (5)

Country Link
US (1) US10319415B2 (ko)
EP (1) EP3422021B1 (ko)
JP (1) JP6978372B2 (ko)
KR (1) KR102319948B1 (ko)
CN (1) CN108804049B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070093157A1 (en) 2005-10-20 2007-04-26 Kimberly-Clark Worldwide, Inc. High speed, pressure bonded, thin sheet laminate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225476A1 (en) 2006-01-11 2008-09-18 Chris Karabatsos Tab wrap foldable electronic assembly module and method of manufacture
US20160036144A1 (en) 2014-08-01 2016-02-04 Samsung Electronics Co., Ltd. Integrated circuit card socket
US20170068830A1 (en) 2015-09-04 2017-03-09 Xerox Corporation Symmetric bit coding for printed memory devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174175B1 (en) * 1999-04-29 2001-01-16 International Business Machines Corporation High density Z-axis connector
US8381601B2 (en) * 2008-05-05 2013-02-26 John F. Stumpf Transducer matrix film
US20110208895A1 (en) * 2010-02-22 2011-08-25 Garmin Ltd. Methods for memory programming during product assembly
KR101467469B1 (ko) * 2013-04-03 2014-12-02 (주) 파루 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그
WO2015030749A1 (en) * 2013-08-28 2015-03-05 Hewlett-Packard Development Company, L.P. Cartridge comprising an auto-destruct feature
CN105788642A (zh) * 2015-01-11 2016-07-20 杭州海存信息技术有限公司 固态光盘和固态存储服务器
KR102257031B1 (ko) * 2015-03-13 2021-05-27 삼성전자주식회사 반도체 집적 회로 설계 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080225476A1 (en) 2006-01-11 2008-09-18 Chris Karabatsos Tab wrap foldable electronic assembly module and method of manufacture
US20160036144A1 (en) 2014-08-01 2016-02-04 Samsung Electronics Co., Ltd. Integrated circuit card socket
US20170068830A1 (en) 2015-09-04 2017-03-09 Xerox Corporation Symmetric bit coding for printed memory devices

Also Published As

Publication number Publication date
CN108804049B (zh) 2021-01-05
JP2018186080A (ja) 2018-11-22
EP3422021A1 (en) 2019-01-02
JP6978372B2 (ja) 2021-12-08
EP3422021B1 (en) 2020-06-10
KR20180120082A (ko) 2018-11-05
CN108804049A (zh) 2018-11-13
US20180315456A1 (en) 2018-11-01
US10319415B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
KR101347474B1 (ko) 전자 장치의 변조를 검출하기 위한 메커니즘
US20140372814A1 (en) Method for testing a memory and memory system
US5996106A (en) Multi bank test mode for memory devices
US20070050689A1 (en) Storage system comprising logical circuit configured in accordance with information in memory on PLD
KR102319948B1 (ko) 인쇄 메모리 그리드 커넥터
US9570446B1 (en) Semiconductor device
US20210334414A1 (en) Storage device and solid state drive device with structure for improving security performance and removing data, method of operating the same, and data center including the same
US7701244B2 (en) False connection for defeating microchip exploitation
KR20080072892A (ko) 플래시 메모리에서의 테스트를 위한 방법, 시스템 및컴퓨터 판독가능한 코드를 저장한 저장 매체
CN100498961C (zh) 硬盘检测装置及方法
KR20230161375A (ko) 확장 가능한 메모리 오류 처리를 위한 시스템들 및 방법들
US10978169B2 (en) Pad detection through pattern analysis
US6560733B1 (en) Soft error detection for digital signal processors
US20030217247A1 (en) Method and system for storing field replaceable unit static and dynamic information
US11023247B2 (en) Processor package with optimization based on package connection type
KR100311119B1 (ko) 집적 모듈내에서 사용되는 반도체 회로
US20060089013A1 (en) Integrated circuit testing device
US20240112749A1 (en) Systems and methods for continuous wordline monitoring
US20180011637A1 (en) Data storage device and data storage method
US8741665B2 (en) Method of manufacturing semiconductor module
US6829721B2 (en) Method for recording and storage of system information in multi-board solid-state storage systems
US10867654B2 (en) Method for testing a memory device
CN115410641B (zh) 一种存储系统及其测试方法
TW201301020A (zh) 磁碟陣列之偵測及資料轉移方法及其系統
KR20080006361A (ko) 디펙 검사 인자의 변경을 이용한 디펙 관리 방법 및 그방법을 사용하는 하드 디스크 드라이브

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant