KR102317492B1 - 비휘발성 메모리 소자 및 이의 제조 방법 - Google Patents

비휘발성 메모리 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102317492B1
KR102317492B1 KR1020200036289A KR20200036289A KR102317492B1 KR 102317492 B1 KR102317492 B1 KR 102317492B1 KR 1020200036289 A KR1020200036289 A KR 1020200036289A KR 20200036289 A KR20200036289 A KR 20200036289A KR 102317492 B1 KR102317492 B1 KR 102317492B1
Authority
KR
South Korea
Prior art keywords
memory device
substituted
group
insulating layer
formula
Prior art date
Application number
KR1020200036289A
Other languages
English (en)
Other versions
KR20210119751A (ko
Inventor
김영규
김화정
이철연
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020200036289A priority Critical patent/KR102317492B1/ko
Publication of KR20210119751A publication Critical patent/KR20210119751A/ko
Application granted granted Critical
Publication of KR102317492B1 publication Critical patent/KR102317492B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H01L51/0529
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H01L51/004
    • H01L51/005
    • H01L51/052
    • H01L51/0545
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/141Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 소자에 관한 것으로, 기재; 상기 기재 상에 형성된 게이트; 상기 게이트 상에 형성된 절연층; 상기 절연층 상에 형성된 채널층; 상기 채널층의 제 1 영역 상에 위치하는 제 1 전극; 및 상기 채널층의 상기 제 1 영역과 이격된 제 2 영역 상에 위치하는 제 2 전극;을 포함하고, 상기 절연층은 화학식 1로서 표시되는 고분자 및 화학식 2로서 표시되는 단분자를 포함하는 것을 특징으로 한다. 상기 절연층의 상기 고분자와 상기 단분자가 이온 나노클러스터를 형성함으로써 박막의 유전율 및 결정도를 향상시켜 성능이 개선된 메모리 소자를 제공한다.

Description

비휘발성 메모리 소자 및 이의 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR PRODUCING THE SAME}
본 발명은 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것이다. 구체적으로, 절연층의 고분자와 단분자가 이온 나노클러스터를 형성함으로써 박막의 유전율 및 결정도를 향상시켜 메모리 소자의 성능을 개선할 수 있고, 저전압에서도 안정하게 구동할 수 있는 플렉시블 소자에 대한 것이다.
정보통신 산업과 휴대용 정보 기기의 비약적인 발전에 따라 대용량 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 현재 이러한 비휘발성 메모리 소자는 실리콘 재료에 기반을 둔 플래시 메모리(flash memory)가 주류를 이루고 있으나, 기존의 플래시 메모리는 기록/소거 횟수가 제한되고, 기록 속도가 느리다. 또한, 고집적 및 소형화가 곤란한 등의 기술적 한계가 드러남에 따라 다양한 형태의 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다.
무기 메모리 소자는 가요성이 부족하고 상대적으로 높은 온도 범위에서 공정이 진행되어야 하는 단점이 있다. 하지만 유기 메모리 소자의 경우, 낮은 온도에서 적은 비용으로 가요성의 경량 플라스틱 메모리 모듈을 제조할 수 있어 많은 연구가 진행되고 있다. 특히, 유연성이 높아 플렉시블 소자를 구현할 수 있는 잠재력이 있다.
유기 메모리 디바이스는 크게 저항 타입과 트랜지스터 타입으로 나눌 수 있다. 먼저, 저항 타입의 유기 메모리 디바이스는 2개의 전극을 갖는 다이오드 구조를 갖고, 메모리 성능이 주로 전하 수송 및/또는 물리적 누설 경로에 의존한다. 또한, 수 백 만개 이상의 메모리 셀들을 능동적으로 구동하기 위해서는 추가적인 트랜지스터 컴포넌트를 요구하여 제조 단가를 상승시킨다.
반면에, 트랜지스터 타입의 유기 메모리 디바이스는 3개의 전극을 주로 사용하며, 이미 능동 구동을 위한 트랜지스터를 포함하고 있어 구조가 간단하고 제조 단가가 낮은 장점이 있다. 이러한 트랜지스터 타입의 유기 메모리 디바이스는 강유전성 폴리머, 금속 나노입자 또는 전하 트랩층, 폴리머 에너지 우물 구조 등으로부터 메모리 성능을 갖는 것으로 보고되고 있다.
대부분의 트랜지스터 타입의 유기 메모리 디바이스는 트랜지스터 구조에서 기본적인 메모리 성능이 잘 구현됨에도 불구하고 높은 구동 전압과 낮은 보존(안정성) 특성을 나타내는 문제점이 있다. 따라서, 트랜지스터 타입의 유기 메모리 디바이스의 상업화를 위해서는 저전압 구동과 높은 보존 특성을 동시에 달성할 수 있어야 한다.
공개특허공보 KR 제10-2017-0051804호
본원은 전술한 종래 기술의 문제점을 해결하기 위한 비휘발성 메모리 소자에 대한 것으로, 절연층의 고분자와 단분자가 이온 나노클러스터를 형성함으로써 박막의 유전율 및 결정도를 향상시켜 메모리 소자의 성능을 개선할 수 있다.
또한, 저전압에서도 안정하게 구동할 수 있는 플렉시블 소자를 구현할 수 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 소자는 기재; 상기 기재 상에 형성된 게이트; 상기 게이트 상에 형성된 절연층; 상기 절연층 상에 형성된 채널층; 상기 채널층의 제 1 영역 상에 위치하는 제 1 전극; 및 상기 채널층의 상기 제 1 영역과 이격된 제 2 영역 상에 위치하는 제 2 전극;을 포함하고, 상기 절연층은 하기 화학식 1로서 표시되는 고분자 및 하기 화학식 2로서 표시되는 단분자를 포함하는 것을 특징으로 한다.
[화학식 1]
Figure 112020031318754-pat00001
[화학식 2]
Figure 112020031318754-pat00002
상기 화학식 1 및 2에서, 상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며, 상기 X는 SO2OH, OSO2OH, COOH, PO(OH)2 및 OPO(OH)2으로 구성된 그룹 중에서 선택된 것이고, 상기 Y는 NH2, NHR4, NR5R6, PH2, PHR7 및 PR8R9으로 구성된 그룹 중에서 선택된 것이고, 상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고, 상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자가 반응하여 하기 화학식 3으로서 표시되는 이온 나노클러스터를 형성하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
[화학식 3]
Figure 112020031318754-pat00003
상기 화학식 3에서, 상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며, 상기 X-는 SO2O-, OSO2O-, COO-, PO3 2- 및 OPO3 2-으로 구성된 그룹 중에서 선택된 것이고, 상기 Y+는 NH3 +, NH2R4 +, NHR5R6 +, PH3 +, PH2R7 + 및 PHR8R9 +으로 구성된 그룹 중에서 선택된 것이고, 상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고, 상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자는 하기 화학식 4로서 표시되는 화합물을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
[화학식 4]
Figure 112020031318754-pat00004
상기 화학식 4에서, 상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고, 상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 단분자는 하기 화학식 5로서 표시되는 화합물을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
[화학식 5]
Figure 112020031318754-pat00005
상기 화학식 5에서, 상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자의 몰비는 1:0.2 내지 1:0.8인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 비휘발성 메모리 소자는 -100 V 내지 100 V의 전압 하에서 구동할 수 있는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 비휘발성 메모리 소자는 -5 V 내지 5 V의 전압 하에서 구동할 수 있는 것 일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 비휘발성 메모리 소자의 제조 방법은 기재 상에 게이트를 형성하는 단계; 상기 게이트 상에 절연층을 형성하는 단계; 상기 절연층 상에 채널층을 형성하는 단계; 상기 채널층의 제 1 영역 상에 제 1 전극을 형성하는 단계; 및 상기 채널층의 제 1 영역과 이격된 제 2 영역 상에 제 2 전극을 형성하는 단계;를 포함하고, 상기 절연층은 상기 화학식 1로서 표시되는 고분자 및 상기 화학식 2로서 표시되는 단분자를 포함하는 것을 특징으로 한다.
상기 고분자와 상기 단분자가 반응하여 상기 화학식 3으로서 표시되는 이온 나노클러스터를 형성하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자의 몰비는 1:0.2 내지 1:0.8인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 절연층을 형성하는 단계 이후에 60℃내지 200℃의 온도 하에서 어닐링하는 단계를 더 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 비휘발성 메모리 소자는 절연층의 고분자와 단분자가 이온 나노클러스터를 형성함으로써 박막의 유전율 및 결정도를 향상시켜 메모리 소자의 성능을 개선할 수 있다. 특히, 상기 고분자는 절연층으로서 단독으로 사용했을 때, 메모리 소자를 구동할 수 있을 만큼 충분한 히스테리시스 현상이 나타나지 않는다. 하지만 상기 고분자는 상기 단분자와 이온 나노클러스터를 형성함으로써 히스테리시스 현상을 유도하여 유전율을 증가시킬 수 있다. 또한, 상기 고분자와 상기 단분자가 이온 나노클러스터를 충분히 형성함으로써, 절연층의 표면의 거칠기가 낮아진다. 이에 따라, 상기 절연층의 표면 결함이 줄어들어 상기 절연층과 상기 채널층 사이의 간섭이 최소화되어 상기 채널층과 상기 제 1 전극 및/또는 상기 제 2 전극 사이의 계면저항이 낮아질 수 있다.
또한, 상기 절연층은 상기 고분자와 상기 단분자 같은 유기물질로 이루어져 있어, 플렉서블 소자를 구현하는 데에 용이하여 다양한 전자기기에 응용될 수 있다.
나아가, 본원의 비휘발성 메모리 소자는 10,000번 이상 반복적으로 작동시킨 후에도 5% 이하의 성능 저하를 나타내어 안정성이 높은 소자를 구현할 수 있다.
더욱이, 본원의 비휘발성 메모리 소자는 -5 V 내지 5 V의 전압뿐만 아니라, -1 V 내지 1 V의 저전압에서도 안정적으로 구동할 수 있다. 즉, 본원의 비휘발성 메모리 소자는 저전압에서 안정적으로 구동할 수 있는 플렉서블 소자를 구현할 수 있다. 이러한 특징을 가진 본원의 비휘발성 메모리 소자는 차세대 전자제품으로서 다양하게 응용될 수 있다.
도 1은 본원의 일 구현예에 따른 비휘발성 메모리 소자의 도면이다.
도 2는 본원의 일 구현예에 따른 비휘발성 메모리 소자의 제조 방법의 순서도이다.
도 3은 본 실시예에 따라 제조된 비휘발성 메모리 소자의 구조를 나타낸 모식도이다.
도 4는 본 실시예에 따라 제조된 절연층 용액의 PAMPSA:AN의 몰비에 따른 pH를 나타낸 그래프이다.
도 5는 본 실시예에 따라 제조된 절연층 용액의 PAMPSA:AN의 몰비에 따른 광흡수 스펙트럼을 나타낸 그래프이다.
도 6은 본 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 출력(output) 그래프이다.
도 7은 본 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 전이(transfer) 그래프이다.
도 8은 PAMPSA(poly(2-acrylamido-2-methyl-1-propanesulfonic acid)의 TGA(thermogravimetric analyzer) 그래프이다.
도 9a는 실시예에 따라 제조된 비휘발성 메모리 소자의 출력(output) 그래프이고, 도 9b는 전이(transfer) 그래프이다.
도 10a는 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 출력(output) 그래프이고, 도 10b는 전이(transfer) 그래프이다.
도 11a는 도 10b의 결과에서 나타난 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 드레인 전류를 아닐린의 몰비에 따라 나타낸 그래프이고, 도 11b는 아닐린의 몰비에 따른 메모리 윈도우(Memory Window, MW)를 나타낸 그래프이다.
도 12는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 FT-IR(Fourier transform-infrared spectrometer) 그래프이다.
도 13은 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 XPS(X-ray photoelectron spectrometer) 그래프이다.
도 14는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비가 1:0.5일 때의 어닐링 온도에 따른 XPS(X-ray photoelectron spectrometer) 그래프이다.
도 15의 (a) 및 (b)는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비가 각각 0.5, 1.2일 때의 XPS(X-ray photoelectron spectrometer)에서 N1s의 디콘볼루션(Deconvolution) 그래프이다.
도 16a, 16b 및 16c는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비가 각각 0, 0.5, 1.2일 때의 AFM(Atomic force microscope) 이미지이다.
도 17은 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 표면 거칠기를 도 16을 참조하여 나타낸 그래프이다.
도 18a는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 2D GIXD(grazing incidence angle X-ray diffraction system) 이미지이고, 18b는 OOP(out-of-plane) 방향에서의 1D GIXD 프로파일이고, 18c는 IP(in-plane) 방향에서의 1D GIXD 프로파일이다.
도 19는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 GIXD(grazing incidence angle X-ray diffraction system) 강도 비율을 나타낸 그래프이다.
도 20은 본 실시예에 따라 제조된 비휘발성 메모리 소자의 메커니즘을 나타낸 도면이다.
도 21a 및 21b는 본 실시예에 따라 제조된 비휘발성 메모리 소자의 전이(transfer)그래프로서, 각각 게이트 전압이 -1 V 내지 1 V, -5 V 내지 5 V일 때의 전이그래프이다.
도 22a 및 22b는 본 실시예에 따라 제조된 비휘발성 메모리 소자의 WORM(writing-once-reading-many) 메모리 동작을 나타낸 그래프이다.
도 23a 및 23b는 본 실시예에 따라 제조된 비휘발성 메모리 소자의 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이다.
도 24a는 도 23a의 WRER(writing-reading-erasing-reading) 메모리 동작을 10,000회 반복했을 때, 도 24b는 도 23b의 WRER(writing-reading-erasing-reading) 메모리 동작을 10,000회 반복했을 때의 그래프이다.
도 25는 본 실시예에 따라 제조된 비휘발성 메모리 소자를 1회 및 100회 측정했을 때의 전이(transfer) 그래프이다.
도 26a 및 도 26b는 본 실시예에 따라 제조된 비휘발성 메모리 소자를 101,880초 동안 ON 및 OFF일 때의 전류를 나타낸 그래프이다.
도 27a는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 구부린 횟수에 따른 출력(output) 그래프이고, 도 27b는 전이(transfer) 그래프이다.
도 28a는 27a의 결과에서 나타난 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 드레인 전류를 구부린 횟수에 따라 나타낸 그래프이고, 도 28b는 구부린 횟수에 따른 메모리 윈도우(Memory Window, MW)를 나타낸 그래프이다.
도 29는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 WORM(writing-once-reading-many) 메모리 동작을 나타낸 그래프이다.
도 30은 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자를 30° 구부렸을 때의 WORM(writing-once-reading-many) 메모리 동작을 나타낸 그래프이다.
도 31a는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이고, 도 31b는 도 31a의 WRER 메모리 동작을 10,000회 반복했을 때의 그래프이다.
도 32a는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자를 구부렸을 때의 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이고, 도 32b는 도 32a의 WRER 메모리 동작을 5,000회 반복했을 때의 그래프이다.
도 33은 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 사진이다.
도 34는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 영역별 WRER(writing-reading-erasing-reading) 메모리 동작을 1,000회 반복 측정했을 때의 그래프이다.
도 35는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 영역별 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A 또는 B, 또는, A 및 B" 를 의미한다.
본원 명세서 전체에서, 용어 "방향족 고리"는 C5-30의 방향족 탄화수소 고리기, 예를 들어, 페닐, 나프틸, 비페닐, 터페닐, 플루오렌, 페난트레닐, 트리페닐레닐, 페릴레닐, 크리세닐, 플루오란테닐, 벤조플루오레닐, 벤조트리페닐레닐, 벤조크리세닐, 안트라세닐, 스틸베닐, 파이레닐 등의 방향족 고리를 포함하는 것을 의미한다.
본원 명세서 전체에서, 용어 "융합"은 2개 이상의 고리에 관하여, 적어도 한 쌍 이상의 인접 원자가 두 고리에 포함되는 것을 의미한다.
본원 명세서 전체에서, 용어 “알킬”은 선형 또는 분지형의, 포화 또는 불포화의 C1-C6 알킬을 포함하는 것일 수 있으며, 예를 들어 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실 또는 이들의 가능한 모든 이성질체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.
이하에서는 본원의 비휘발성 메모리 소자 및 이의 제조 방법에 대하여 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.
본원은, 기재; 상기 기재 상에 형성된 게이트; 상기 게이트 상에 형성된 절연층; 상기 절연층 상에 형성된 채널층; 상기 채널층의 제 1 영역 상에 위치하는 제 1 전극; 및 상기 채널층의 상기 제 1 영역과 이격된 제 2 영역 상에 위치하는 제 2 전극;을 포함하고, 상기 절연층은 하기 화학식 1로서 표시되는 고분자 및 하기 화학식 2로서 표시되는 단분자를 포함하는 비휘발성 메모리 소자에 관한 것이다.
Figure 112020031318754-pat00006
Figure 112020031318754-pat00007
상기 화학식 1 및 2에서, 상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며, 상기 X는 SO2OH, OSO2OH, COOH, PO(OH)2 및 OPO(OH)2으로 구성된 그룹 중에서 선택된 것이고, 상기 Y는 NH2, NHR4, NR5R6, PH2, PHR7 및 PR8R9으로 구성된 그룹 중에서 선택된 것이고, 상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고, 상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자가 반응하여 하기 화학식 3으로서 표시되는 이온 나노클러스터를 형성하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
Figure 112020031318754-pat00008
상기 화학식 3에서, 상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며, 상기 X-는 SO2O-, OSO2O-, COO-, PO3 2- 및 OPO3 2-으로 구성된 그룹 중에서 선택된 것이고, 상기 Y+는 NH3 +, NH2R4 +, NHR5R6 +, PH3 +, PH2R7 + 및 PHR8R9 +으로 구성된 그룹 중에서 선택된 것이고, 상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고, 상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 비휘발성 메모리 소자는 절연층의 고분자와 단분자가 이온 나노클러스터를 형성함으로써 박막의 유전율 및 결정도를 향상시켜 메모리 소자의 성능을 개선할 수 있다. 특히, 상기 고분자는 절연층으로서 단독으로 사용했을 때, 메모리 소자를 구동할 수 있을 만큼 충분한 히스테리시스 현상이 나타나지 않는다. 하지만 상기 고분자는 상기 단분자와 이온 나노클러스터를 형성함으로써 유전율이 상승하였고, 이로 인해 히스테리시스 현상이 발생한다. 또한, 상기 고분자와 상기 단분자가 이온 나노클러스터를 충분히 형성함으로써, 절연층의 표면의 거칠기가 낮아진다. 이에 따라, 상기 절연층의 표면 결함이 줄어들어 상기 절연층과 상기 채널층 사이의 간섭이 최소화되어 상기 채널층과 상기 제 1 전극 및/또는 상기 제 2 전극 사이의 계면저항이 낮아질 수 있다.
또한, 상기 절연층은 상기 고분자와 상기 단분자 같은 유기물질로 이루어져 있어, 플렉서블 소자를 구현하는 데에 용이하여 다양한 전자기기에 응용될 수 있다.
나아가, 본원의 비휘발성 메모리 소자는 10,000번 이상 반복적으로 작동시킨 후에도 5% 이하의 성능 저하를 나타내어 안정성이 높은 소자를 구현할 수 있다.
상기 절연층은 상기 고분자와 상기 단분자가 상기 이온 나노클러스터를 형성함으로써 전기적으로 분극이 가능해져 히스테리시스(hysteresis)를 나타내는 것이다. 히스테리시스 특성을 이용한 메모리 소자는 전압을 증가시킬 때의 전류 변화 곡선과 전압을 감소시킬 때의 전류 변화 곡선이 상이한 히스테리시스 곡선을 이용하여 히스테리시스 곡선의 각 사분면을 저장수단으로 이용할 수 있다.
본원의 비휘발성 메모리 소자는 상기 절연층의 히스테리시스 특성으로 인해 드레인 전류의 히스테리시스 현상이 나타난다. 드레인 전류의 히스테리시스가 나타난다는 것은 히스테리시스에 의한 전압차가 크다는 것을 의미한다. 히스테리시스에 의한 전압차가 큰 절연층을 사용함으로써 비휘발성 메모리 소자의 문턱전압차가 증가하게 되어 저전압에서도 구동할 수 있다.
도 1은 본원의 일 구현예에 따른 비휘발성 메모리 소자의 도면이다.
도 1을 참조하면, 비휘발성 메모리 소자(100)는 기재(110), 게이트(120), 절연층(130), 채널층(140), 제 1 전극(151) 및 제 2 전극(152)을 포함한다.
상기 기재(110)는 유리, PET(Poly Ethylene Terephalate), PEN(Poly Ethylene Naphthelate), PC(PolyCarbonate), PI(Poly Imide), PES(Poly Ether Surfone) 및 이들의 조합들로 이루어진 군에서 선택된 기재를 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 유리는 200℃ 이상의 어닐링 공정시 변형되지 않으며 투명성이 높은 장점이 있지만, 유연성이 부족하여 외력이 가해질 시에 휘기보다는 부러지기 쉽다는 문제점이 있다.
상기 PET의 경우, 투명도가 높으며, 비교적 유연하다. 그러나, 유리전이온도가 약 190℃ 이므로 190℃ 이상의 온도에서 열처리 단계가 포함되는 경우 기재로서 사용이 불가능하다. 상기 PEN은 상기 PET 보다 열에 대한 저항성이 높은 장점이 있다.
상기 기재(110)를 유리가 아닌 고분자 물질을 사용함으로써 플렉서블 소자를 구현할 수 있다.
상기 게이트(120)는 반도체 물질, 금속, 전도성 고분자, 탄소물질, 인듐 틴 옥사이드(ITO), 플루오린 틴 옥사이드(FTO), ZnO-Ga2O3, ZnO-Al2O3 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 반도체 물질은 Si, Ge, As, Te, SiGe, GaAs, AlGaAs, GeTe, SnTe, GeSe 및 이들의 조합들로 이루어진 군에서 선택된 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 금속은 Al, Pt, Cu, Ni, Sc, Ti, V, Cr, Mn, Fe, Co, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Rf, Db, Sg, Bh, Hs, Mt, Ds, Rg, Cn 및 이들의 조합들로 이루어진 군에서 선택된 금속을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 전도성 고분자는 폴리(3,4-에틸렌다이옥시싸이오펜) (PEDOT), 폴리(3,4-에틸렌다이옥시싸이오펜) 폴리스티렌 설포네이트 (PEDOT:PSS), 폴리아세틸렌, 폴리피롤, 폴리사이오펜, 폴리아닐린, 폴리페닐렌, 폴리페닐렌설파이드, 폴리풀러렌 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 탄소물질은 탄소나노튜브, 그래핀, 풀러렌, 카본나노섬유 및 이들의 조합들로 이루어진 군에서 선택된탄소물질을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 비휘발성 메모리 소자를 플렉서블 소자로 응용할 때, 상기 게이트(120)로서 상기 반도체 물질 또는 상기 금속을 사용할 경우, 상기 소자를 구부릴 때마다 유기 물질로 이루어진 층과의 계면에서 변형이 나타날 수 있다. 즉, 상기 게이트(120)로서 잘 구부려지지 않는 소재(rigid material)를 사용할 경우, 플렉서블 소자를 구현하는 데에 한계가 있을 수 있다. 하지만 상기 게이트(120)로서 전도성 고분자, 탄소 물질과 같은 잘 구부려질 수 있는 소재를 사용하면 안정성이 높은 플렉서블 소자를 구현할 수 있다.
상기 절연층(130)은 상기 화학식 1로서 표시되는 고분자 및 상기 화학식 2로서 표시되는 단분자를 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자는 상기 절연층(130)으로서 단독으로 사용했을 때, 메모리 소자를 구동할 수 있을 만큼 충분한 히스테리시스 현상이 나타나지 않는다. 하지만 상기 단분자와 이온 나노클러스터를 형성함으로써 히스테리시스 현상을 유도하여 비휘발성 메모리 소자의 유전율을 증가시킬 수 있다. 구체적으로, 상기 화학식 3을 참고하면, 상기 X-와 상기 Y+간의 상호작용(charge interaction)으로 인해 히스테리시스 현상이 나타나는 것이다. 이 때, 상기 단분자 대신 또 다른 고분자를 사용할 경우, 상기 고분자와 이온 나노클러스터를 형성하기 위한 선택적 작용에 어려움이 발생할 수 있다. 또한, 고분자와 고분자가 혼합되어 있는 경우, 박막을 형성할 때 표면 결함이 증가하거나 분자량이 너무 높아 원하는 두께로 박막을 형성하는 데에 어려움이 발생할 수 있다.
더욱이, 상기 절연층(130)으로서 금속 산화물과 같은 무기 물질이 아닌 상기 고분자와 상기 단분자 같은 유기물질을 사용함으로써 플렉서블 소자를 구현하는 데에 용이하다.
상기 고분자는 하기 화학식 4로서 표시되는 화합물을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
Figure 112020031318754-pat00009
상기 화학식 4에서, 상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬, 치환될 수 있는 C6-C20의 아릴이고, 상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고, 상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 단분자는 하기 화학식 5로서 표시되는 화합물을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
Figure 112020031318754-pat00010
상기 화학식 5에서, 상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자는 하기 화학식 6으로서 표시되는 화합물을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
Figure 112020031318754-pat00011
상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 단분자는 하기 화학식 7로서 표시되는 화합물을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
Figure 112020031318754-pat00012
상기 화학식 6으로서 표시되는 고분자와 상기 화학식 7로서 표시되는 단분자가 반응하여 하기 화학식 8로서 표시되는 이온 나노클러스터를 형성하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
Figure 112020031318754-pat00013
상기 n은 5 내지 1,000의 정수인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자의 몰비는 1:0.2 내지 1:0.8인 것 일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 상기 고분자:상기 단분자의 몰비는 1:0.2 내지 1:0.8로서 나타낼 수 있다.
상기 몰비는 상기 고분자의 X와 상기 단분자의 Y의 비율인 것 일 수 있다. 만약 상기 X의 전하(charge)가 2이고, 상기 Y의 전하가 1일 경우, 상기 고분자와 상기 단분자의 몰비가 1:0.4 내지 1:1.6일 수 있다.
상기 고분자와 상기 단분자의 몰비가 1:0.2 미만일 경우, 상기 단분자의 비율이 적어 히스테리시스 현상을 나타낼 수 있는 이온 나노클러스터가 충분히 생성되지 않아 메모리 소자의 성능이 저하될 수 있다. 또한, 상기 고분자와 상기 단분자의 몰비가 1:0.8 초과일 경우, 상기 단분자가 상기 고분자와 1:1로 완전히 반응하지 않아 상기 고분자와 반응하지 않은 상기 단분자가 증가하여 상기 이온 나노클러스터를 방해함으로써 결과적으로 메모리 소자의 성능이 저하될 수 있다.
상기 채널층(140)은 P3HT(poly[3-hexylthiophene]), MDMO-PPV(poly[2-methoxy-5-(3',7'-dimethyloctyloxyl)]-1,4-phenylene vinylene), MEH-PPV(poly[2-methoxy -5-(2''-ethylhexyloxy)-p-phenylene vinylene]), P3OT(poly(3-octyl thiophene)), POT( poly(octyl thiophene)), P3DT(poly(3-decyl thiophene)), P3DDT(poly(3-dodecyl thiophene), PPV(poly(p-phenylene vinylene)), TFB(poly(9,9'-dioctylfluorene-co-N-(4-butylphenyl)diphenyl amine), Polyaniline, Spiro-MeOTAD ([2,22
Figure 112020031318754-pat00014
′'-tetrkis (N,N-di-pmethoxyphenylamine)-9,9,9′'-spirobi fluorine]), CuSCN, CuI, PCPDTBT(Poly[2,1,3-benzothiadiazole-4,7-diyl[4,4-bis(2-ethylhexyl-4H- cyclopenta [2,1-b:3,4-b']dithiophene-2,6-diyl]], Si-PCPDTBT(poly[(4,4′'-bis(2-ethylhexyl)dithieno[3,2-b:2′',3′'-d]silole)-2,6-diyl-alt-(2,1,3-benzothiadiazole)-4,7-diyl]), BDTTPD(poly((4,8-diethylhexyloxyl) benzo([1,2-b:4,5-b']dithiophene)-2,6-diyl)-alt-((5-octylthieno[3,4-c]pyrrole-4,6-dione)-1,3-diyl)), PFDTBT(poly[2,7-(9-(2-ethylhexyl)-9-hexyl-fluorene)-alt-5,5-(4', 7, -di-2-thienyl-2',1', 3'-benzothiadiazole)]), PFO-DBT(poly[2,7-.9,9-(dioctyl-fluorene)-alt-5,5-(4',7'-di-2-.thienyl-2', 1', 3'-benzothiadiazole)]), PSiFDTBT(poly[(2,7-dioctylsilafluorene)-2,7-diyl-alt-(4,7-bis(2-thienyl)-2,1,3-benzothiadiazole)-5,5′'-diyl]), PSBTBT(poly[(4,4
Figure 112020031318754-pat00015
′',3′'-d]silole)-2,6-diyl-alt-(2,1,3-benzothiadiazole)-4,7-diyl]), PCDTBT(Poly [[9-(1-octylnonyl)-9H-carbazole-2,7-diyl] -2,5-thiophenediyl-2,1,3-benzothiadiazole-4,7-diyl-2,5-thiophenediyl]), PFB(poly(9,9′'-dioctylfluorene-co-bis(N,N′'-(4,butylphenyl))bis(N,N′'-phenyl-1,4-phenylene)diamine), 8BT(poly(9,9′'-dioctylfluorene-cobenzothiadiazole), PEDOT (poly(3,4-ethylenedioxythiophene)), PEDOT:PSS poly(3,4-ethylenedioxythiophene) poly(styrenesulfonate), PTAA (poly(triarylamine)), Poly(4-butylphenyldiphenyl-amine) 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 제 1 전극(151) 및 상기 제 2 전극(152)은 각각 독립적으로, 상기 비휘발성 메모리 소자의 소스 전극 또는 드레인 전극인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 제 1 전극(151) 및 상기 제 2 전극(152)은 각각 독립적으로, 금속, 전도성 고분자, 탄소물질 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 비휘발성 메모리 소자를 플렉서블 소자로 응용할 때, 상기 제 1 전극(151) 및 상기 제 2 전극(152)으로서 상기 금속을 사용할 경우, 상기 소자를 구부릴 때마다 유기 물질로 이루어진 층과의 계면에서 변형이 나타날 수 있다. 즉, 상기 제 1 전극(151) 및 상기 제 2 전극(152)으로서 잘 구부려지지 않는 소재를 사용할 경우, 플렉서블 소자를 구현하는 데에 한계가 있을 수 있다. 하지만 상기 제 1 전극(151) 및 상기 제 2 전극(152)으로서 전도성 고분자, 탄소 물질과 같은 잘 구부려질 수 있는 소재를 사용하면 안정성이 높은 플렉서블 소자를 구현할 수 있다.
상기 비휘발성 메모리 소자는 -100 V 내지 100 V의 전압 하에서 구동할 수 있는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 비휘발성 메모리 소자는 -5 V 내지 5 V의 전압 하에서 구동할 수 있는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 비휘발성 메모리 소자는 -1 V 내지 1 V의 전압 하에서 구동할 수 있는 것 일 수 있으나, 이에 제한되는 것은 아니다.
최근 핸드폰과 같은 휴대용 전자기기의 사용량이 증가하고 있다. 이에 따라 상기 휴대용 전자기기의 사용 가능한 시간을 늘리기 위해 소비 전력이 낮은 소자가 요구되고 있는 실정이다. 본원의 비휘발성 메모리 소자는 -5 V 내지 5 V의 전압뿐만 아니라, -1 V 내지 1 V의 저전압에서도 안정적으로 구동할 수 있다. 즉, 본원의 비휘발성 메모리 소자는 저전압에서 안정적으로 구동할 수 있는 플렉서블 소자를 구현할 수 있다. 이러한 특징을 가진 본원의 비휘발성 메모리 소자는 차세대 전자제품으로서 다양하게 응용될 수 있다.
본원은 기재 상에 게이트를 형성하는 단계; 상기 게이트 상에 절연층을 형성하는 단계; 상기 절연층 상에 채널층을 형성하는 단계; 상기 채널층의 제 1 영역 상에 제 1 전극을 형성하는 단계; 및 상기 채널층의 제 1 영역과 이격된 제 2 영역 상에 제 2 전극을 형성하는 단계;를 포함하고, 상기 절연층은 상기 화학식 1로서 표시되는 고분자 및 상기 화학식 2로서 표시되는 단분자를 포함하는 비휘발성 메모리 소자의 제조 방법을 제공하는 것이다.
상기 비휘발성 메모리 소자의 제조 방법은 스핀 코팅법, 캐스트법, 량뮤어-블로젯 (Langmuir-Blodgett, LB)법, 잉크젯 프린팅법, 노즐 프린팅법, 슬롯 다이 코팅법, 닥터블레이드 코팅법, 스크린 프린팅법, 딥 코팅법, 그래비어 프린팅법, 리버스 오프센 프린팅법, 물리적 전사법, 스프레이 코팅법, 화학기상증착법, 열증착법, 진공증착법 및 이들의 조합들로 이루어진 군에서 선택된 방법에 의해 수행되는 것 일 수 있으나, 이에 제한되는 것은 아니다.
도 2는 본원의 일 구현예에 따른 비휘발성 메모리 소자의 제조 방법의 순서도이다.
먼저, 기재 상에 게이트를 형성한다(S100).
이어서, 상기 게이트 상에 절연층을 형성한다(S200).
상기 절연층은 상기 화학식 1로서 표시되는 고분자 및 상기 화학식 2로서 표시되는 단분자를 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자가 반응하여 상기 화학식 3으로서 표시되는 이온 나노클러스터를 형성하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자와 상기 단분자의 몰비는 1:0.2 내지 1:0.8인 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 반응은 상기 고분자 및 상기 단분자를 용매와 혼합한 용액을 상온에서 3일동안 교반(stirring)함으로써 이루어지는 것 일 수 있다.
상기 절연층을 형성하는 단계는 상기 용액을 상기 게이트 상에 코팅하는 것 일 수 있다.
상기 절연층을 형성하는 단계 이후에 60℃내지 200℃의 온도 하에서 어닐링하는 단계를 더 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 어닐링하는 단계의 온도는 더욱 바람직하게는, 100℃ 내지 161℃의 온도 하에서 이루어지는 것 일 수 있으나, 이에 제한되는 것은 아니다.
상기 어닐링 단계의 온도는 사용되는 용매 및 고분자의 열분해 온도에 따라 임의로 조절될 수 있다.
예를 들어, 상기 용매가 물, 상기 고분자가 화학식 6으로서 표시되는 화합물일 경우, 상기 어닐링하는 단계서 온도가 100℃미만일 경우, 상기 용매가 충분히 제거되지 않을 수 있고, 온도가 161℃초과일 경우 상기 고분자가 열화(degradation)될 수 있다.
이어서, 상기 절연층 상에 채널층을 형성한다(S300).
이어서, 상기 채널층 상의 제 1 영역 상에 제 1 전극을 형성한다(S400).
이어서, 상기 채널층의 제 1 영역과 이격된 제 2 영역 상에 제 2 전극을 형성한다(S500).
섀도 마스크(shadow mask)를 이용하여 상기 채널층 상에 상기 제 1 전극 및 상기 제 2 전극을 동시에 형성하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 비휘발성 메모리 소자의 제조 방법에 대하여, 본원의 비휘발성 메모리 소자와 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 비휘발성 메모리 소자에 기재된 내용은 본원의 비휘발성 메모리 소자의 제조 방법에 동일하게 적용될 수 있다.
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
먼저, 게이트로서 ITO(Indium tin oxide) 박막이 코팅된 유리 기재가 사용되었으며, 상기 ITO가 코팅된 유리 기재의 시트 저항은 10 ⓒ/cm2이다. 상기 ITO의 면적이 1 mm X 12 mm가 되도록 상기 ITO 박막이 코팅된 유리기재를 포토리소그래피 방법으로 패턴을 형성하였다. 상기 패턴된 ITO 박막이 코팅된 유리기재를 아세톤 및 이소프로필 알코올로 세척 후 UV-오존 클리너에서 20분동안 처리하였다.
고분자로서 PAMPSA(poly(2-acrylamido-2-methyl-1-propanesulfonic acid)를 사용하였고, 단분자로서 아닐린(aniline, AN)을 사용하였다. PAMPSA:AN을 1:0.2 몰비로 증류수에 혼합한 용액(절연층 용액)을 상온에서 3일동안 교반하여 준비하였다.
상기 패턴된 ITO 박막이 코팅된 유리기재 상에 상기 용액을 스핀코팅하여 절연층을 형성한 후 150℃의 온도에서 30분동안 어닐링하였다. 상기 절연층 상에 채널층으로서 P3HT를 스핀코팅하여 형성한 후 70℃의 온도에서 15분동안 어닐링하였다. 상기 채널층 상에 섀도 마스크를 설치 후, 10-6 torr의 압력 하에서 열증착법으로 은(Ag)을 60 nm의 두께로 증착하여 제 1 전극 및 제 2 전극을 형성하였다. 유리/ITO/PAMPSA-AN(1:0.2)/P3HT/Ag 구조의 비휘발성 메모리 소자를 제작하였다.
PAMPSA:AN을 1:0.5 몰비로 증류수에 혼합하여 준비하는 것을 제외하고 실시예 1과 동일한 방법으로 유리/ITO/PAMPSA-AN(1:0.5)/P3HT/Ag 구조의 비휘발성 메모리 소자를 제작하였다.
PAMPSA:AN을 1:0.8 몰비로 증류수에 혼합하여 준비하는 것을 제외하고 실시예 1과 동일한 방법으로 유리/ITO/PAMPSA-AN(1:0.5)/P3HT/Ag 구조의 비휘발성 메모리 소자를 제작하였다.
기재로서 6FDA-TFDB(polyimide(poly(hexafluoroisopropylidene diphthalic anhydride-co-2,2'-bis(trifluoromethyl)benzidine))를 사용하였고 상기 6FDA-TFDB 상에 게이트 전극으로서 은을 60 nm의 두께로 증착하였다.
고분자로서 PAMPSA(poly(2-acrylamido-2-methyl-1-propanesulfonic acid)를 사용하였고, 단분자로서 아닐린(aniline, AN)을 사용하였다. PAMPSA:AN을 1:0.5 몰비로 증류수에 혼합한 용액을 상온에서 3일동안 교반하여 준비하였다.
상기 게이트 전극 상에 상기 용액을 스핀코팅하여 절연층을 형성한 후 150℃의 온도에서 30분동안 어닐링하였다. 상기 절연층 상에 채널층으로서 P3HT를 스핀코팅하여 형성한 후 70℃의 온도에서 15분동안 어닐링하였다. 상기 채널층 상에 섀도 마스크를 설치 후, 10-6 torr의 압력 하에서 열증착법으로 은(Ag)을 60 nm의 두께로 증착하여 제 1 전극 및 제 2 전극을 형성하였다. 6FDA-TFDB/Ag/PAMPSA-AN(1:0.5)/P3HT/Ag 구조의 플렉서블 비휘발성 메모리 소자를 제작하였다.
[비교예 1]
절연층으로서 AN을 사용하지 않고, PAMPSA를 단독으로 사용하는 것을 제외하고 실시예 1과 동일한 방법으로 유리/ITO/PAMPSA/P3HT/Ag 구조의 비휘발성 메모리 소자를 제작하였다.
[비교예 2]
PAMPSA:AN을 1:1 몰비로 증류수에 혼합하여 준비하는 것을 제외하고 실시예 1과 동일한 방법으로 유리/ITO/PAMPSA-AN(1:1)/P3HT/Ag 구조의 비휘발성 메모리 소자를 제작하였다.
[비교예 3]
PAMPSA:AN을 1:1.2 몰비로 증류수에 혼합하여 준비하는 것을 제외하고 실시예 1과 동일한 방법으로 유리/ITO/PAMPSA-AN(1:1.2)/P3HT/Ag 구조의 비휘발성 메모리 소자를 제작하였다.
[평가]
1. 비휘발성 메모리 소자의 특성 분석
상기 실시예 1 내지 3 및 비교예 1 내지 3에서 제조한 비휘발성 메모리 소자의 특성을 관찰하였고 그 결과를 도 3 내지 도 20으로서 나타내었다.
도 3은 본 실시예에 따라 제조된 비휘발성 메모리 소자의 구조를 나타낸 모식도이다.
도 3을 참고하면, 본 실시예에 따라 제조된 비휘발성 메모리 소자의 채널의 길이는 70 μm, 너비는 2 mm이다.
도 4는 본 실시예에 따라 제조된 절연층 용액의 PAMPSA:AN의 몰비에 따른 pH를 나타낸 그래프이다.
도 4에 나타난 결과에 따르면, 아닐린의 농도가 증가할수록 절연층 용액의 pH가 증가하는 것을 확인할 수 있다. 특히, 아닐린의 몰비가 PAMPSA 대비 1.2일 때 pH가 4.24로 급격하게 증가하는 것을 확인할 수 있다. 이러한 결과를 통해 상기 아닐린이 PAMPSA의 설폰산기와 1:1반응을 하지 않는 것을 유추할 수 있다.
도 5는 본 실시예에 따라 제조된 절연층 용액의 PAMPSA:AN의 몰비에 따른 광흡수 스펙트럼을 나타낸 그래프이다.
도 5에 나타난 결과에 따르면, PAMPSA를 단독으로 사용했을 때는 200 nm의 파장에서 광흡수가 나타나나, 아닐린의 농도가 증가할수록 적색 전이(red shift)가 나타나는 것을 확인할 수 있다. 또한, 아닐린을 첨가함으로써 245 nm 내지 260 nm의 파장에서 새로운 광흡수가 나타나는 것을 확인할 수 있다.
실시예 1 내지 3 및 비교예 1 내지 3에서 절연층을 형성한 후 150℃가 아닌 80℃의 온도에서 30분동안 어닐링하여 제조한 비휘발성 메모리 소자의 특성을 확인하였고 이를 도 6 및 7로서 나타내었다.
도 6은 본 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 출력(output) 그래프이다.
구체적으로 도 6의 출력 그래프는 게이트 전압(VG)이 0 V부터 -5 V까지 1 V씩 변경되었을 때의 그래프를 나타낸 것이다.
도 6에 나타난 결과에 따르면, 게이트 전압(VG)과 드레인 전압(VD)이 같은 조건일 때, 비휘발성 메모리 소자의 드레인 전류(ID)는 절연층의 아닐린의 몰비가 0.5까지 증가할수록 증가하는 것을 확인할 수 있다. 하지만 상기 절연층의 상기 아닐린의 몰비가 0.8 이상일 경우, 드레인 전류가 점점 감소하는 것을 확인할 수 있다.
도 7은 본 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 전이(transfer) 그래프이다.
구체적으로 도 7의 전이 그래프는 드레인 전압(VD)이 -1 V부터 -5 V까지 2 V씩 변경되었을 때의 그래프를 나타낸 것이다. 도 7에서 순방향 스윕(드레인 전압 0 V 부터 -5 V)은 F, 역방향 스윕(드레인 전압 -5 V 부터 0 V)은 B로 나타내었다.
도 7에 나타난 결과에 따르면, 절연층으로서 PAMPSA를 단독으로 사용한 비휘발성 메모리 소자(비교예 1)의 히스테리시스 현상이 거의 보이지 않는다. 하지만 상기 절연층의 아닐린의 몰비가 0.5일 때 가장 높은 히스테리시스 현상이 검출된 것을 확인할 수 있다. 더욱이, -1 내지 -5 V의 저전압에서도 충분한 히스테리시스 현상이 검출되어 저전력에서 구동할 수 있는 비휘발성 메모리 소자에 응용할 수 있는 것을 확인하였다. 하지만 상기 절연층의 아닐린의 몰비가 0.8 이상일 경우, 히스테리시스 현상이 점점 감소하는 것을 확인할 수 있다.
도 6 및 7에 나타난 결과에 따르면, 상기 절연층의 상기 아닐린의 몰비가 0.5일 때 출력 그래프에서 가장 높은 드레인 전류와, 전이 그래프에서 가장 높은 히스테리시스 현상을 나타내고 있다.
절연층의 고분자로서 사용한 PAMPSA의 TGA(thermogravimetric analyzer) 분석을 수행하였고 그 결과를 하기 도 8로서 나타내었다.
도 8은 PAMPSA(poly(2-acrylamido-2-methyl-1-propanesulfonic acid)의 TGA(thermogravimetric analyzer) 그래프이다.
도 8은 구체적으로, 분 당 10℃의 온도가 증가했을 때의 TGA 분석을 나타낸 그래프이다.
도 8에 나타난 결과에 따르면, PAMPSA은 161.7℃에서 분해가 시작되는 것을 확인할 수 있다.
PAMPSA의 분해가 시작되는 온도인 161.7℃ 이하의 온도 구간에서 어닐링 온도에 따른 비휘발성 메모리 소자의 특성을 분석하였다. 실시예 2에서 절연층을 형성한 후 80℃ 내지 160℃의 온도에서 30분동안 어닐링하여 제조한 비휘발성 메모리 소자의 특성을 확인하였고 이를 도 9로서 나타내었다.
도 9a는 실시예에 따라 제조된 비휘발성 메모리 소자의 출력(output) 그래프이고, 도 9b는 전이(transfer) 그래프이다.
도 9에 나타난 결과에 따르면, 어닐링 온도가 80℃에서 150℃까지 증가할수록 출력 그래프 및 전이 그래프 모두에서 드레인 전류가 증가하는 것을 확인할 수 있다. 하지만 어닐링 온도가 155℃, 160℃일 때는 드레인 전류가 감소하는 것을 확인할 수 있다.
실시예 1 내지 3 및 비교예 1 내지 3에서 제조한 비휘발성 메모리 소자의 특성을 확인하였고 이를 도 10 및 11로서 나타내었다.
도 10a는 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 출력(output) 그래프이고, 도 10b는 전이(transfer) 그래프이다.
도 11a는 도 10b의 결과에서 나타난 실시예 및 비교예에 따라 제조된 비휘발성 메모리 소자의 드레인 전류를 아닐린의 몰비에 따라 나타낸 그래프이고, 도 11b는 아닐린의 몰비에 따른 메모리 윈도우(Memory Window, MW)를 나타낸 그래프이다.
도 10 및 11에 나타난 결과에 따르면, 드레인 전류가 가장 높은 것은 절연층으로서 아닐린을 사용하지 않은 비교예 1인 것으로 나타났으나, 히스테리시스 현상은 아닐린의 몰비가 0.5인 실시예 2의 비휘발성 메모리 소자에서 가장 크게 나타났다.
절연층으로서 사용한 PAMPSA과 아닐린이 이온 나노클러스터를 형성하였는지를 확인하였고, 이를 도 12 내지 도 19로서 나타내었다.
도 12는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 FT-IR(Fourier transform-infrared spectrometer) 그래프이다.
도 12에 나타난 결과에 따르면, 1550 cm-1 파수에서 아로마틱 N-H 결합, 1500 cm-1 파수에서 C=C 결합, 690 cm-1 파수 및 750 cm-1 파수에서 C-H 결합이 나타나며, 아닐린의 몰비가 증가함에 따라 상기 파수에서의 피크 강도가 증가하는 것을 확인할 수 있다.
도 13은 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 XPS(X-ray photoelectron spectrometer) 그래프이다.
도 13은 구체적으로 탄소(C1s), 산소(O1s), 질소(N1s) 및 황(S2p) 원소에 대한 XPS를 나타낸 그래프이다.
도 13에 나타난 결과에 따르면, N1s 피크와 관련하여 아닐린을 사용하지 않은 절연층에서는 401.11 eV에서 아마이드 그룹에 해당하는 질소 피크를 확인할 수 있다. 아닐린을 사용한 절연층은 399.37 eV에서 아닐린 C-N 그룹에 해당하는 피크를 확인할 수 있고, 401.29 eV에서 암모늄 그룹에 해당하는 피크를 확인할 수 있다. 또한, S2p 피크와 관련하여 아닐린의 몰비가 증가함에 따라 결합에너지가 높아지는 것을 확인할 수 있다. 이는 고분자인 PAMPSA의 작용기에 해당하는 황 원소의 전자 밀도가 변화된 것을 의미한다. 즉, 고분자인 PAMPSA의 술폰산과 단분자인 아닐린의 아미노기가 이온 나노클러스터를 형성하는 것으로 볼 수 있다.
도 14는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비가 1:0.5일 때의 어닐링 온도에 따른 XPS(X-ray photoelectron spectrometer) 그래프이다.
도 14는 구체적으로 탄소(C1s), 산소(O1s), 질소(N1s) 및 황(S2p) 원소에 대한 XPS를 나타낸 그래프이다.
도 14에 나타난 결과에 따르면, 어닐링 온도에 따라서 절연층의 결합 에너지 변화가 거의 없는 것으로 나타났다.
도 15의 (a) 및 (b)는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비가 각각 0.5, 1.2일 때의 XPS(X-ray photoelectron spectrometer)에서 N1s의 디콘볼루션(Deconvolution) 그래프이다.
도 15에 나타난 결과에 따르면, 도 13의 암모늄 그룹에 해당하는 피크의 위치를 정확하게 확인할 수 있다.
도 16a, 16b 및 16c는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비가 각각 0, 0.5, 1.2일 때의 AFM(Atomic force microscope) 이미지이다.
도 17은 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 표면 거칠기를 도 16을 참조하여 나타낸 그래프이다.
도 16 및 17을 참고하면, 아닐린의 몰비에 따라 절연층의 표면이 변화되는 것을 확인할 수 있다. 상기 절연층의 표면 결함이 줄어들면 상기 절연층과 채널층 사이의 간섭이 최소화되어 상기 채널층과 전극 사이의 계면저항이 낮아질 수 있다. 도 16 및 17을 참고하면, 절연층의 PAMPSA:AN의 몰비가 실시예의 범위인 0.2, 0.5, 0.8일 때 상기 절연층의 표면의 거칠기가 낮은 것을 확인할 수 있다.
도 18a는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 2D GIXD(grazing incidence angle X-ray diffraction system) 이미지이고, 18b는 OOP(out-of-plane) 방향에서의 1D GIXD 프로파일이고, 18c는 IP(in-plane) 방향에서의 1D GIXD 프로파일이다.
도 19는 본 실시예에 따라 제조된 절연층의 PAMPSA:AN의 몰비에 따른 GIXD(grazing incidence angle X-ray diffraction system) 강도 비율을 나타낸 그래프이다.
도 18b 및 18c에서 qxy=0.44 Å의 피크가 아닐린의 몰비가 증가함에 따라 증가하는 것을 확인할 수 있다. 이는 d-spacing 1.2 nm에 해당하는 것이다. 특히, 아닐린의 몰비가 증가함에 따라 도 19에서 강도가 선형적으로 증가하는 것으로, 상기 절연층에서 1.2 nm 크기의 등방성 영역이 있는 것으로 확인할 수 있다. 즉, 상기 PAMPSA의 설폰산과 상기 AN의 아미노기가 이온 결합을 통해서 이온 나노클러스터를 형성하며, 상기 이온 나노클러스터의 크기가 1.2 nm인 것으로 예상할 수 있다.
도 20은 본 실시예에 따라 제조된 비휘발성 메모리 소자의 메커니즘을 나타낸 도면이다.
구체적으로, 도 20은 게이트에 -5 V를 인가했을 때의 변화를 나타낸 도면이다.
도 20을 참고하면, 본 발명의 비휘발성 메모리 소자의 절연층에는 PAMPSA 및 AN이 이온쌍을 이루는 이온 나노클러스터가 무작위로 형성되어 있다. 이 때, 게이트에 음 게이트 전압을 인가할 경우, 상기 이온 나노클러스터가 분극화되어 음 전하를 띄는 게이트에 상기 이온 나노클러스터의 양전하를 띄는 부분이 이동하게 되고, 양 전하를 띄는 채널층에 상기 이온 나노클러스터의 음전하를 띄는 부분이 이동하게 된다. 이처럼 분극화되어 이동하는 상기 이온 나노클러스터로 인해 히스테리시스 현상이 유도될 수 있다.
2. 비휘발성 메모리 소자의 메모리 특성 분석
상기 실시예 2에서 제조한 비휘발성 메모리 소자의 메모리 특성을 관찰하였고 그 결과를 도 21 내지 도 26으로서 나타내었다.
도 21a 및 21b는 본 실시예에 따라 제조된 비휘발성 메모리 소자의 전이(transfer)그래프로서, 각각 게이트 전압이 -1 V 내지 1 V, -5 V 내지 5 V일 때의 전이그래프이다.
도 21a 및 21b에 나타난 결과에 따르면, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 히스테리시스 현상이 잘 나타나고 있어, 메모리 소자로서의 성능을 기대할 수 있다. 더욱이, 도 21a에서 게이트 전압이 -1 V 내지 1 V일 때에도 충분한 히스테리시스 현상이 나타나는 것을 확인할 수 있다. 즉, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 저전압에서도 구동이 가능하다.
도 22a 및 22b는 본 실시예에 따라 제조된 비휘발성 메모리 소자의 WORM(writing-once-reading-many) 메모리 동작을 나타낸 그래프이다.
구체적으로, 도 22a는 게이트 전압이 -1 V, 드레인 전압이 -1 V일 때 쓰기, 게이트 전압이 -0.4 V, 드레인 전압이 -1 V일 때 읽기 동작을 수행했을 때의 그래프이고, 도 22b는 게이트 전압이 -5 V, 드레인 전압이 -5 V일 때 쓰기, 게이트 전압이 -1 V, 드레인 전압이 -5 V일 때 읽기 동작을 수행했을 때의 그래프이다.
도 22a 및 22b에 나타난 결과에 따르면, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 저전압에서도 쓰기-읽기 메모리 동작을 잘 나타내고 있다. 특히, 도 22a에서 드레인 전압이 -1 V일 때에도 쓰기-읽기 메모리 동작을 충분히 확인할 수 있다. 즉, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 저전압에서도 쓰기-읽기 메모리 동작을 구동할 수 있다.
도 23a 및 23b는 본 실시예에 따라 제조된 비휘발성 메모리 소자의 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이다.
구체적으로, 도 23a는 게이트 전압이 -1 V, 드레인 전압이 -1 V일 때 쓰기, 게이트 전압이 -0.4 V, 드레인 전압이 -1 V일 때 읽기, 게이트 전압이 +1 V, 드레인 전압이 -1 V일 때 소거 동작을 수행했을 때의 그래프이고, 도 23b는 게이트 전압이 -5 V, 드레인 전압이 -5 V일 때 쓰기, 게이트 전압이 -1 V, 드레인 전압이 -5 V일 때 읽기, 게이트 전압이 +5 V, 드레인 전압이 -5 V일 때 소거 동작을 수행했을 때의 그래프이다.
도 23a 및 23b에 나타난 결과에 따르면, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 쓰기 동작 이후 읽기 동작이 규칙적으로 다섯 번 읽혔다. 더욱이 읽기 동작의 베이스라인(드레인 전류)은 소거 전, 후 모두 0에 가까운 것을 확인할 수 있다. 이는 쓰기-읽기-소거 반복 기능을 명확하게 나타내는 것이다. 더욱이 -5 V뿐만 아니라 -1 V의 전압에서도 메모리 동작이 명확하게 나타나는 것으로서, 본 실시예에 따라 제조된 비휘발성 메모리 소자가 저전압에서도 쓰기-읽기-소거 메모리 동작을 정확하게 구동하는 것을 확인하였다.
도 24a는 도 23a의 WRER(writing-reading-erasing-reading) 메모리 동작을 10,000회 반복했을 때, 도 24b는 도 23b의 WRER(writing-reading-erasing-reading) 메모리 동작을 10,000회 반복했을 때의 그래프이다.
도 24a 및 24b에 나타난 결과에 따르면, 10,000회 반복적으로 반복하였을 때에도 드레인 전류가 거의 변하지 않는 것을 확인할 수 있다. 즉, 본 실시예에 따라 제조된 비휘발성 메모리 소자의 안정성은 매우 뛰어나, 반복적으로 측정해도 거의 같은 결과가 나올 정도로 재현성이 좋은 것을 확인하였다.
도 25는 본 실시예에 따라 제조된 비휘발성 메모리 소자를 1회 및 100회 측정했을 때의 전이(transfer) 그래프이다.
도 25에 나타난 결과에 따르면, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 100회 반복하여 측정했을 경우, 드레인 전류가 약 3% 정도로 매우 적은 편차를 나타내고 있다.
도 26a 및 도 26b는 본 실시예에 따라 제조된 비휘발성 메모리 소자를 101,880초 동안 ON 및 OFF일 때의 전류를 나타낸 그래프이다.
도 26a 및 도 26b에 나타난 결과에 따르면, 본 실시예에 따라 제조된 비휘발성 메모리 소자는 전하특성을 안정적으로 유지하는 것을 확인할 수 있다.
3. 플렉서블 비휘발성 메모리 소자의 특성 분석
상기 실시예 4에서 제조한 플렉서블 비휘발성 메모리 소자의 특성을 관찰하였고, 그 결과를 도 27 내지 도 35로서 나타내었다.
도 27a는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 구부린 횟수에 따른 출력(output) 그래프이고, 도 27b는 전이(transfer) 그래프이다.
구체적으로, 도 27a 및 27b는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자를 30° 구부리는 것을 반복했을 때의 그래프이다.
도 28a는 27a의 결과에서 나타난 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 드레인 전류를 구부린 횟수에 따라 나타낸 그래프이고, 도 28b는 구부린 횟수에 따른 메모리 윈도우(Memory Window, MW)를 나타낸 그래프이다.
도 27 및 28에 나타난 결과에 따르면, 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자는 1회 구부렸을 경우, 드레인 전류, 히스테리시스 현상의 크기 등 메모리 소자로서의 특성이 거의 유지되는 것으로 볼 수 있다. 하지만, 구부리는 횟수를 반복할수록 소자의 특성이 저하되는 것을 확인할 수 있다. 이는 반복적으로 구부리면서 유기층으로 이루어진 절연층 및 채널층과 금속으로 이루어진 전극 간의 계면에서 변형이 일어나기 때문이다. 만약 전극으로서 금속이 아닌 전도성 고분자, 그래핀 등의 플렉서블 소자를 사용하였다면, 반복적으로 구부렸을 때에도 비휘발성 메모리 소자의 안정성이 유지될 수 있을 것이다.
도 29는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 WORM(writing-once-reading-many) 메모리 동작을 나타낸 그래프이다.
도 30은 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자를 30° 구부렸을 때의 WORM(writing-once-reading-many) 메모리 동작을 나타낸 그래프이다.
구체적으로, 도 29 및 30은 게이트 전압이 -5 V, 드레인 전압이 -5 V일 때 쓰기, 게이트 전압이 -1 V, 드레인 전압이 -5 V일 때 읽기 동작을 수행했을 때의 그래프이다.
도 31a는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이고, 도 31b는 도 31a의 WRER 메모리 동작을 10,000회 반복했을 때의 그래프이다.
도 32a는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자를 구부렸을 때의 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이고, 도 32b는 도 32a의 WRER 메모리 동작을 5,000회 반복했을 때의 그래프이다.
구체적으로, 도 31 및 32는 게이트 전압이 -5 V, 드레인 전압이 -5 V일 때 쓰기, 게이트 전압이 -1 V, 드레인 전압이 -5 V일 때 읽기, 게이트 전압이 +5 V, 드레인 전압이 -5 V일 때 소거 동작을 수행했을 때의 그래프이다.
도 29 내지 32에 나타난 결과에 따르면, 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자는 1회 구부렸을 때는 구부리기 전과 메모리 특성이 거의 유사한 것을 확인할 수 있다. 하지만 구부리는 횟수를 반복할수록 소자의 특성이 저하되는 것을 확인할 수 있다.
도 33은 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 사진이다.
도 33의 플렉서블 비휘발성 메모리 소자의 사진에 표시된 영역별로 메모리 특성을 확인하였고, 그 결과를 도 34 및 35로서 나타내었다.
도 34는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 영역별 WRER(writing-reading-erasing-reading) 메모리 동작을 1,000회 반복 측정했을 때의 그래프이다.
도 35는 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자의 영역별 WRER(writing-reading-erasing-reading) 메모리 동작을 나타낸 그래프이다.
구체적으로, 도 34 및 35는 게이트 전압이 -5 V, 드레인 전압이 -5 V일 때 쓰기, 게이트 전압이 -1 V, 드레인 전압이 -5 V일 때 읽기, 게이트 전압이 +5 V, 드레인 전압이 -5 V일 때 소거 동작을 수행했을 때의 그래프이다.
도 34 및 35에 나타난 결과에 따르면, 영역별로 드레인 전류가 조금씩 차이가 나는 것을 확인할 수 있다. 이는 소자의 제작 과정에서 스핀 코팅과 같은 용액 공정을 사용함으로써 각 층의 두께가 완전히 고르게 형성되지 않아 나타난 것으로 볼 수 있다.
도 34에 나타난 결과에 따르면, 본 실시예에 따라 제조된 플렉서블 비휘발성 메모리 소자는 구부리지 않는 한, 반복적으로 측정했을 때 드레인 전류가 거의 변하지 않는 것을 확인할 수 있다. 도 32b를 참고하면, 반복적으로 구부렸을 경우, 유기층과 금속 층 간의 계면에서 변형이 일어나면서 메모리 소자의 특성이 저하된다. 하지만 구부리지 않고 반복적으로 측정했을 때에는 메모리 소자의 특성이 안정적으로 재현성이 나타나는 것을 확인할 수 있다. 따라서, 전극으로서 금속이 아닌 전도성 고분자, 그래핀 등과 같은 플렉서블 소자를 사용한다면 반복적으로 구부렸을 때에도 비휘발성 메모리 소자의 안정성이 유지될 수 있을 것으로 예상할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
100: 비휘발성 메모리 소자
110: 기재
120: 게이트
130: 절연층
140: 채널층
151: 제 1 전극
152: 제 2 전극

Claims (11)

  1. 기재;
    상기 기재 상에 형성된 게이트;
    상기 게이트 상에 형성된 절연층;
    상기 절연층 상에 형성된 채널층;
    상기 채널층의 제 1 영역 상에 위치하는 제 1 전극; 및
    상기 채널층의 상기 제 1 영역과 이격된 제 2 영역 상에 위치하는 제 2 전극;을 포함하고,
    상기 절연층은 하기 화학식 1로서 표시되는 고분자 및 하기 화학식 2로서 표시되는 단분자를 포함하는 것인, 비휘발성 메모리 소자:
    [화학식 1]
    Figure 112021055369342-pat00016

    [화학식 2]
    Figure 112021055369342-pat00017

    상기 화학식 1 및 2에서,
    상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며,
    상기 X는 SO2OH, OSO2OH, COOH, PO(OH)2 및 OPO(OH)2으로 구성된 그룹 중에서 선택된 것이고,
    상기 Y는 NH2, NHR4, NR5R6, PH2, PHR7 및 PR8R9으로 구성된 그룹 중에서 선택된 것이고,
    상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고,
    상기 n은 5 내지 1,000의 정수이다.
  2. 제 1 항에 있어서,
    상기 고분자와 상기 단분자가 반응하여 하기 화학식 3으로서 표시되는 이온 나노클러스터를 형성하는 것인, 비휘발성 메모리 소자:
    [화학식 3]
    Figure 112021055369342-pat00018

    상기 화학식 3에서,
    상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며,
    상기 X-는 SO2O-, OSO2O-, COO-, PO3 2- 및 OPO3 2-으로 구성된 그룹 중에서 선택된 것이고,
    상기 Y+는 NH3 +, NH2R4 +, NHR5R6 +, PH3 +, PH2R7 + 및 PHR8R9 +으로 구성된 그룹 중에서 선택된 것이고,
    상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고,
    상기 n은 5 내지 1,000의 정수이다.
  3. 제 1 항에 있어서,
    상기 고분자는 하기 화학식 4로서 표시되는 화합물을 포함하는 것인, 비휘발성 메모리 소자:
    [화학식 4]
    Figure 112021055369342-pat00019

    상기 화학식 4에서,
    상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고,
    상기 n은 5 내지 1,000의 정수이다.
  4. 제 1 항에 있어서,
    상기 단분자는 하기 화학식 5로서 표시되는 화합물을 포함하는 것인, 비휘발성 메모리 소자:
    [화학식 5]
    Figure 112020031318754-pat00020

    상기 화학식 5에서,
    상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이다.
  5. 제 1 항에 있어서,
    상기 고분자와 상기 단분자의 몰비는 1:0.2 내지 1:0.8인 것인, 비휘발성 메모리 소자.
  6. 제 1 항에 있어서,
    상기 비휘발성 메모리 소자는 -100 V 내지 100 V의 전압 하에서 구동할 수 있는 것인, 비휘발성 메모리 소자.
  7. 제 1 항에 있어서,
    상기 비휘발성 메모리 소자는 -5 V 내지 5 V의 전압 하에서 구동할 수 있는 것인, 비휘발성 메모리 소자.
  8. 기재 상에 게이트를 형성하는 단계;
    상기 게이트 상에 절연층을 형성하는 단계;
    상기 절연층 상에 채널층을 형성하는 단계;
    상기 채널층의 제 1 영역 상에 제 1 전극을 형성하는 단계; 및
    상기 채널층의 제 1 영역과 이격된 제 2 영역 상에 제 2 전극을 형성하는 단계;를 포함하고,
    상기 절연층은 하기 화학식 1로서 표시되는 고분자 및 하기 화학식 2로서 표시되는 단분자를 포함하는 것인, 비휘발성 메모리 소자의 제조 방법:
    [화학식 1]
    Figure 112021055369342-pat00021

    [화학식 2]
    Figure 112021055369342-pat00022

    상기 화학식 1 및 2에서,
    상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며,
    상기 X는 SO2OH, OSO2OH, COOH, PO(OH)2 및 OPO(OH)2으로 구성된 그룹 중에서 선택된 것이고,
    상기 Y는 NH2, NHR4, NR5R6, PH2, PHR7 및 PR8R9으로 구성된 그룹 중에서 선택된 것이고,
    상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고,
    상기 n은 5 내지 1,000의 정수이다.
  9. 제 8 항에 있어서,
    상기 고분자와 상기 단분자가 반응하여 하기 화학식 3으로서 표시되는 이온 나노클러스터를 형성하는 것인, 비휘발성 메모리 소자의 제조 방법.
    [화학식 3]
    Figure 112021055369342-pat00023

    상기 화학식 3에서,
    상기 R1 및 R2는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 R3는 치환될 수 있는 5-원 불포화 또는 방향족 고리 및 치환될 수 있는 6원 불포화 또는 방향족 고리로 이루어진 군으로부터 선택되는 1개 이상의 고리이거나 또는 상기 군에서 선택되는 2개 이상의 고리가 융합된 다환 고리이며,
    상기 X-는 SO2O-, OSO2O-, COO-, PO3 2- 및 OPO3 2-으로 구성된 그룹 중에서 선택된 것이고,
    상기 Y+는 NH3 +, NH2R4 +, NHR5R6 +, PH3 +, PH2R7 + 및 PHR8R9 +으로 구성된 그룹 중에서 선택된 것이고,
    상기 R4 내지 R9는 각각 독립적으로 치환될 수 있는 선형 또는 분지형의 C1-C20의 알킬 또는 치환될 수 있는 C6-C20의 아릴이고,
    상기 치환은 C1-C6의 알킬 또는 C6-C20의 아릴에 의해 치환되는 것이고,
    상기 n은 5 내지 1,000의 정수이다.
  10. 제 8 항에 있어서,
    상기 고분자와 상기 단분자의 몰비는 1:0.2 내지 1:0.8인 것인, 비휘발성 메모리 소자의 제조 방법.
  11. 제 8 항에 있어서,
    상기 절연층을 형성하는 단계 이후에 60℃ 내지 200℃의 온도 하에서 어닐링하는 단계를 더 포함하는 것인, 비휘발성 메모리 소자의 제조 방법.
KR1020200036289A 2020-03-25 2020-03-25 비휘발성 메모리 소자 및 이의 제조 방법 KR102317492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200036289A KR102317492B1 (ko) 2020-03-25 2020-03-25 비휘발성 메모리 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200036289A KR102317492B1 (ko) 2020-03-25 2020-03-25 비휘발성 메모리 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210119751A KR20210119751A (ko) 2021-10-06
KR102317492B1 true KR102317492B1 (ko) 2021-10-26

Family

ID=78077326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200036289A KR102317492B1 (ko) 2020-03-25 2020-03-25 비휘발성 메모리 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102317492B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105718A (ja) * 1992-03-19 1995-04-21 Ind Technol Res Inst 導電性ポリマーと高分子電解質とからなる分子錯体およびその製造方法
KR101672237B1 (ko) * 2015-04-20 2016-11-04 경북대학교 산학협력단 열처리를 이용한 유기 메모리 소자 및 그 제조 방법
KR101963412B1 (ko) 2015-11-02 2019-03-29 경북대학교 산학협력단 절연체 고분자 물질을 이용한 저전압 구동 유기 메모리 디바이스

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF MEMBRANE SCIENCE 579 (2019) 11_21
SYNTHETIC METALS 143 (2004) 133_138

Also Published As

Publication number Publication date
KR20210119751A (ko) 2021-10-06

Similar Documents

Publication Publication Date Title
Baeg et al. Controlled charge transport by polymer blend dielectrics in top-gate organic field-effect transistors for low-voltage-operating complementary circuits
EP2248200B1 (en) Organic semiconductor formulation
Yuan et al. A thiazole–naphthalene diimide based n-channel donor–acceptor conjugated polymer
JP5149389B2 (ja) 酸化還元反応を用いる有機−無機ハイブリッド型接合素子およびこれを用いる有機太陽電池
US7935961B2 (en) Multi-layered bipolar field-effect transistor and method of manufacturing the same
Karpov et al. Influence of semiconductor thickness and molecular weight on the charge transport of a naphthalenediimide-based copolymer in thin-film transistors
Li et al. Fluorine-induced highly reproducible resistive switching performance: facile morphology control through the transition between J-and H-aggregation
Mikie et al. Extended π-electron delocalization in quinoid-based conjugated polymers boosts intrachain charge carrier transport
US7745820B2 (en) Negative differential resistance polymer devices and circuits incorporating same
JP2018525487A (ja) 有機半導体組成物および有機電子デバイスの製造におけるそれらの使用
Lin et al. A solution processable dithioalkyl dithienothiophene (DSDTT) based small molecule and its blends for high performance organic field effect transistors
Chou et al. Nonvolatile transistor memory devices based on high-k electrets of polyimide/TiO 2 hybrids
US10559754B2 (en) Organic semiconductor solution blends for switching ambipolar transport to N-type transport
Otep et al. Tuning backbone planarity in thiadiazolobenzotriazole–bis (thienothiophenyl) ethylene copolymers for organic field-effect transistors
TWI644964B (zh) 有機半傳導性調配物
Abd Wahab et al. Charge Carrier Mobility of Organic Thin Film Transistor: Intrinsic and Extrinsic Influencing Factors Based on Organic Semiconducting Materials
CA2675188A1 (en) Semiconducting polymers
US20170062722A1 (en) Methoxyaryl Surface Modifier and Organic Electronic Devices comprising such Methoxyaryl Surface Modifier
KR102317492B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
Roy et al. Interfacial Interaction of Absorbate Copper Phthalocyanine with PVDF Based Ferroelectric Polymer Substrates: A Spectroscopic Study
JP2018503985A (ja) 低コンタクト抵抗を有する有機電界効果トランジスタ
US20070286953A1 (en) Solution processible materials and their use in electronic devices
Zhang et al. Maximized hole trapping in a polystyrene transistor dielectric from a highly branched iminobis (aminoarene) side chain
Tarekegn Enhancing the Performance of Poly (3-Hexylthiophene) Based Organic Thin-Film Transistors Using an Interface Engineering Method
Cho et al. Near 14 cm2 V-1 s-1 Charge Carrier Mobility Enabled by Amorphous Indacenodithiophene-based Polymers with Controlled Regioregularity

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant