KR102311797B1 - Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom - Google Patents

Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom Download PDF

Info

Publication number
KR102311797B1
KR102311797B1 KR1020170087140A KR20170087140A KR102311797B1 KR 102311797 B1 KR102311797 B1 KR 102311797B1 KR 1020170087140 A KR1020170087140 A KR 1020170087140A KR 20170087140 A KR20170087140 A KR 20170087140A KR 102311797 B1 KR102311797 B1 KR 102311797B1
Authority
KR
South Korea
Prior art keywords
trench
etching
oxide film
type source
trench bottom
Prior art date
Application number
KR1020170087140A
Other languages
Korean (ko)
Other versions
KR20190006313A (en
Inventor
강인호
김상철
김형우
나문경
문정현
방욱
석오균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170087140A priority Critical patent/KR102311797B1/en
Publication of KR20190006313A publication Critical patent/KR20190006313A/en
Application granted granted Critical
Publication of KR102311797B1 publication Critical patent/KR102311797B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명은, 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법에 있어서, p형 베이스의 상부에 이온주입 마스크를 배치하고, 상기 이온주입 마스크를 이용하여 p형 소스를 형성하는 단계와; 식각 마스크를 이용하여 트렌치를 식각하는 단계와; 선택 식각이 가능한 산화막 유전체로 상기 트렌치를 채우는 단계와; 상기 산화막 유전체를 식각하여 트렌치바닥을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 트렌치 형성을 위한 식각 마스크를 이용하여 두꺼운 트렌치바닥을 얻기 위해 트렌치 내에 채워져 있는 산화막 유전체를 식각할 때 발생하는 n형 소스 및 p형 소스의 식각을 방지하면서 두꺼운 트렌치바닥을 얻을 수 있다.The present invention provides a method for manufacturing a trench gate type silicon carbide MOSFET having a thick trench bottom, the method comprising: disposing an ion implantation mask on an upper portion of a p-type base, and forming a p-type source using the ion implantation mask; etching the trench using an etch mask; filling the trench with a selective etchable oxide dielectric; and forming a trench bottom by etching the oxide film dielectric. Accordingly, it is possible to obtain a thick trench bottom while preventing the etching of the n-type source and the p-type source that occurs when the oxide film dielectric filled in the trench is etched to obtain a thick trench bottom using an etch mask for trench formation.

Description

두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 모스펫 제조방법 {Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom}Method of manufacturing a trench gate type silicon carbide MOSFET with thick trench bottom

본 발명은 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법에 관한 것으로, 보다 상세하게는 트렌치 형성을 위한 식각 마스크를 이용하여 두꺼운 트렌치바닥을 얻기 위해 트렌치 내에 채워져 있는 산화막 유전체를 식각할 때 발생하는 n형 소스 및 p형 소스의 식각을 방지하면서 두꺼운 트렌치바닥을 얻을 수 있는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a trench gate type silicon carbide MOSFET having a thick trench bottom, and more particularly, it occurs when the oxide film dielectric filled in the trench is etched to obtain a thick trench bottom using an etch mask for trench formation. The present invention relates to a method for manufacturing a trench gate-type silicon carbide MOSFET having a thick trench bottom capable of obtaining a thick trench bottom while preventing etching of n-type and p-type sources.

트렌치 게이트형 MOSFET(Metal Oxide Semiconductor Field Effect transistor, 모스펫)는 트렌지스터(transistor) 동작의 핵심이 되는 전류 흐름의 개폐가 이루어지는 채널이 플래너 구조와 달리 수직으로 존재한다. 따라서 주어진 면적에 더 많은 채널을 형성시킬 수 있어서 전류밀도가 높아지며 온저항은 낮아지는 장점이 있다. In a trench gate-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor, MOSFET), a channel through which current flow, which is the core of transistor operation, is opened and closed, unlike the planar structure, exists vertically. Therefore, more channels can be formed in a given area, so the current density is increased and the on-resistance is lowered.

도 1은 두꺼운 트렌치바닥 산화막을 갖는 트렌치 게이트형 MOSFET의 대표적인 단면도이다. 일반적으로 MOSFET의 3단자인 소스전극(10), 게이트전극(17), 드레인전극(19)으로 이루어진 전극들과, n형 MOSFET에서 전자를 공급하는 n형 소스(14), 반전에 의해 채널이 형성되는 p형 베이스(15), p형 베이스(15)에 의해서 발생하는 2차 항복을 감소시키고 역방향 인가시 보디 다이오드 역할을 하기 위한 p형 소스(13), 항복전압을 유지시키는 드리프트층(18), 산화막 유전체(16), 소스전극(10)과 게이트전극(17)을 격리시키는 유전체(11), 그리고 소스전극(10) 및 드레인전극(19)의 저항을 낮추는 오믹층(12, 19)으로 구성된다. 트렌치 게이트형 MOSFET은 트렌치바닥(16a)이 드레인전극(19)과 가깝기 때문에 강한 전계가 이 곳에 인가되어 낮은 드레인 전압에서도 산화막 유전체(16)가 쉽게 파괴되는 단점이 있다.1 is a representative cross-sectional view of a trench gate type MOSFET having a thick trench bottom oxide film. In general, the three terminals of the MOSFET are electrodes composed of a source electrode 10, a gate electrode 17, and a drain electrode 19, an n-type source 14 that supplies electrons from the n-type MOSFET, and the channel is changed by inversion. The formed p-type base 15, the p-type source 13 for reducing the secondary breakdown caused by the p-type base 15 and acting as a body diode when applied in the reverse direction, and the drift layer 18 for maintaining the breakdown voltage ), the oxide film dielectric 16, the dielectric 11 for isolating the source electrode 10 and the gate electrode 17, and the ohmic layers 12 and 19 for lowering the resistance of the source electrode 10 and the drain electrode 19. is composed of In the trench gate MOSFET, since the trench bottom 16a is close to the drain electrode 19, a strong electric field is applied thereto, and thus the oxide film dielectric 16 is easily destroyed even at a low drain voltage.

이러한 문제를 해결하기 위해 도 1에 따른 MOSFET은 트렌지스터 동작에 지대한 영향을 미치는 트렌치 벽면의 유전체는 얇게 유지하고, 강한 전계가 인가되는 트렌치바닥(16a) 쪽 유전체는 두껍게 만들어 산화막 내부의 전계를 완화시키는 구조를 취하고 있다. 또한 이러한 구조에서는 게이트전극(17)과 드레인전극(19) 간의 간격이 커지기 때문에 MOSFET의 작동 특성에 영향을 미치는 밀러 커패시턴스(miller capacitance)를 줄이는 효과를 가지고 있다.To solve this problem, the MOSFET according to FIG. 1 keeps the dielectric of the trench wall, which has a great influence on the transistor operation, thin, and makes the dielectric at the bottom of the trench 16a to which a strong electric field is applied thick, to relieve the electric field inside the oxide film. taking structure. In addition, in this structure, since the gap between the gate electrode 17 and the drain electrode 19 is increased, it has an effect of reducing the Miller capacitance affecting the operation characteristics of the MOSFET.

도 2는 이러한 구조를 구현하기 위해 종래에 사용된 공정 중 핵심공정을 나타낸 도면이다. 트렌치바닥(16a)를 두껍게 만들기 위해서는 식각을 통해 형성된 트렌치에 산화막 유전체(16)를 채워넣고 산화막 유전체(16)가 원하는 수준의 두께에 도달하기 위해 식각을 수행하여야 한다. 특히 식각 과정에서 트렌치 상단의 산화막 유전체(16)가 식각이 되고 나면 트렌치 상단(15a)이 드러난 상태에서 원하는 두께에 이르기까지 식각이 진행된다. 이러한 식각 과정에서 유전체(11)와 반도체 간의 식각 선택비가 충분하지 않으면 트랜지스터 동작에 중요한 역할을 수행하는 n형 소스(14) 및 p형 소스(13)가 식각이 될 수 있다. 특히 n형 소스(14)는 일반적으로 두께가 0.2㎛ 이하이지만 충분한 전계 완화효과를 얻기 위해서는 두꺼운 바닥절연층이 필요하기 때문에 트렌치 깊이가 깊어져 식각 과정에서 n형 소스(14)의 깊이가 줄어들거나 소실될 개연성이 높다. 2 is a view showing a core process of the processes used in the prior art to implement such a structure. In order to thicken the trench bottom 16a, the oxide film dielectric 16 is filled in the trench formed through etching, and etching is performed so that the oxide film dielectric 16 reaches a desired level of thickness. In particular, after the oxide film dielectric 16 at the top of the trench is etched during the etching process, the etching proceeds from the state in which the top 15a of the trench is exposed to a desired thickness. In this etching process, if the etching selectivity between the dielectric 11 and the semiconductor is not sufficient, the n-type source 14 and the p-type source 13, which play an important role in the operation of the transistor, may be etched. In particular, although the thickness of the n-type source 14 is generally 0.2 μm or less, a thick bottom insulating layer is required to obtain a sufficient electric field relaxation effect. It is highly likely to be lost.

따라서 이러한 문제를 해결하기 위해서는 유전체(16)와 반도체 간의 높은 식각 선택비를 갖는 식각 공정 개발이 필요하다. 또한 두꺼운 트렌치바닥(16a) 절연층을 얻기 위해 트렌치바닥(16a)에 산소를 주입하고 열처리하여 얻을 수도 있다. 하지만 이러한 방법은 탄화규소의 경우 산소 이온을 깊이 주입하기 위해서 고에너지의 이온주입이 필요하기 때문에 공정비용이 증가한다는 단점이 있다.Therefore, in order to solve this problem, it is necessary to develop an etch process having a high etch selectivity between the dielectric 16 and the semiconductor. In addition, in order to obtain a thick insulating layer of the trench bottom 16a, oxygen may be injected into the trench bottom 16a and heat treatment may be performed. However, in the case of silicon carbide, since high-energy ion implantation is required to deeply implant oxygen ions, this method has a disadvantage in that the process cost increases.

US4992390US4992390

Proceedings of ISPSD 2013Proceedings of ISPSD 2013

따라서 본 발명의 목적은, 트렌치 형성을 위한 식각 마스크를 이용하여 두꺼운 트렌치바닥을 얻기 위해 트렌치 내에 채워져 있는 산화막 유전체를 식각할 때 발생하는 n형 소스 및 p형 소스의 식각을 방지하면서 두꺼운 트렌치바닥을 얻을 수 있는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to prevent the etching of the n-type source and the p-type source that occurs when the oxide film dielectric filled in the trench is etched to obtain a thick trench bottom using an etch mask for trench formation while preventing the thick trench bottom from being etched. To provide a method for fabricating a trench gate type silicon carbide MOSFET having an obtainable thick trench bottom.

상기한 목적은, p형 베이스의 상부에 이온주입 마스크를 배치하고, 상기 이온주입 마스크를 이용하여 p형 소스를 형성하는 단계와; 식각 마스크를 이용하여 트렌치를 식각하는 단계와; 선택 식각이 가능한 산화막 유전체로 상기 트렌치를 채우는 단계와; 상기 산화막 유전체를 식각하여 트렌치바닥을 형성하는 단계를 포함하는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법에 의해서 달성된다.The above object comprises the steps of arranging an ion implantation mask on the p-type base, and forming a p-type source using the ion implantation mask; etching the trench using an etch mask; filling the trench with a selective etchable oxide dielectric; and etching the oxide film dielectric to form a trench bottom.

여기서, 상기 p형 소스를 형성하는 단계에서, 상기 p형 소스는, 0.3㎛ 이상의 깊이 및 1×1019cm-3 이상의 농도를 갖도록 형성되는 것이 바람직하다.Here, in the step of forming the p-type source, the p-type source is preferably formed to have a depth of 0.3 μm or more and a concentration of 1×10 19 cm -3 or more.

상기 식각 마스크를 이용하여 트렌치를 식각하는 단계에서, 상기 식각 마스크는, 상기 산화막 유전체와 상이한 소재로 이루어지며, 상기 산화막 유전체보다 식각 속도가 느린 소재를 사용하는 것이 바람직하며, 상기 식각 마스크는, 질화막인 것이 바람직하다.In the step of etching the trench using the etch mask, the etch mask is made of a material different from that of the oxide film dielectric, and it is preferable to use a material having an etch rate slower than that of the oxide film dielectric, and the etch mask is a nitride film It is preferable to be

상기 식각 마스크를 이용하여 트렌치를 식각하는 단계에서, 상기 식각 마스크는, 상기 산화막 유전체와 동일한 소재로 이루어지며, 상기 트렌치바닥보다 두꺼운 두께로 형성되며, 상기 트렌치를 산화막 유전체로 채우는 단계에서, 상기 산화막 유전체는, 상기 트렌치의 폭에 대해 0.4 내지 0.7배로 증착되는 것이 바람직하다.In the step of etching the trench using the etch mask, the etch mask is made of the same material as the oxide film dielectric, is formed to a thickness greater than the trench bottom, and in the step of filling the trench with the oxide film dielectric, the oxide film The dielectric is preferably deposited at a thickness of 0.4 to 0.7 times the width of the trench.

상기 트렌치바닥을 형성하는 단계 이후에, 상기 트렌치바닥 주변에 게이트 절연막을 형성하는 단계를 더 포함하는 것이 바람직하다.Preferably, the method further includes, after forming the trench bottom, forming a gate insulating layer around the trench bottom.

상술한 본 발명의 구성에 따르면, 트렌치 형성을 위한 식각 마스크를 이용하여 두꺼운 트렌치바닥을 얻기 위해 트렌치 내에 채워져 있는 산화막 유전체를 식각할 때 발생하는 n형 소스 및 p형 소스의 식각을 방지하면서 두꺼운 트렌치바닥을 얻을 수 있다.According to the above-described configuration of the present invention, etching of the n-type source and the p-type source generated when the oxide film dielectric filled in the trench is etched to obtain a thick trench bottom using an etch mask for forming the trench while preventing the etching of the n-type source and the p-type source. You can get the floor.

도 1은 본 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 단면도이고,
도 2는 종래기술에 따른 트렌치 게이트형 탄화규소 MOSFET 제조방법을 나타낸 단면도이고,
도 3 및 도 4는 본 발명의 실시예에 따른 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법의 순서도이다.1 is a cross-sectional view of a trench gate type silicon carbide MOSFET having a thick trench bottom,
2 is a cross-sectional view showing a trench gate type silicon carbide MOSFET manufacturing method according to the prior art;
3 and 4 are flowcharts of a method for manufacturing a trench gate type silicon carbide MOSFET having a thick trench bottom according to an embodiment of the present invention.

이하 본 발명에 따른 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법을 도면을 통해 상세히 설명한다.Hereinafter, a method for manufacturing a trench gate type silicon carbide MOSFET having a thick trench bottom according to the present invention will be described in detail with reference to the drawings.

도 3 및 도 4에 도시된 바와 같이 먼저, p형 베이스의 상부에 이온주입 마스크(300)를 배치하고, 이온주입 마스크(300)를 이용하여 p형 소스(130)를 형성한다(S1).As shown in FIGS. 3 and 4 , first, an ion implantation mask 300 is disposed on the p-type base, and a p-type source 130 is formed using the ion implantation mask 300 ( S1 ).

응용분야에 따라 정해지는 항복전압에 맞는 적당한 에피 두께 및 농도를 갖는 드리프트층(180) 및 기판(195)을 준비하고, 드리프트층(180) 및 기판(195) 위에 0.1 내지 0.2㎛의 두께를 가지며 도핑 농도는 1×1019cm-3 이상인 n형 소스(140)를 이온주입 또는 에피성장을 통해 형성한다. 그 다음 n형 소스(140)의 아래에 두께가 0.5㎛ 이상이고 5×1016 내지 1×1018cm-3의 농도를 갖는 p형 베이스(150)를 마찬가지로 이온주입 또는 에피성장을 통해 형성하고, p형 소스(130) 형성을 위한 이온주입 마스크(300)를 상부에 형성한다. 여기서 항복전압이 1200V급인 경우, 드리프트층(180)의 농도는 5×1015 내지 1×1016cm-3 정도가 적당하며, 두께는 10 내지 12㎛ 정도가 적당하다. Prepare the drift layer 180 and the substrate 195 having an appropriate epi thickness and concentration suitable for the breakdown voltage determined according to the application field, and have a thickness of 0.1 to 0.2 μm on the drift layer 180 and the substrate 195 The doping concentration is 1×10 19 cm -3 or more to form the n-type source 140 through ion implantation or epi-growth. Then, a p-type base 150 having a thickness of 0.5 μm or more and a concentration of 5×10 16 to 1×10 18 cm -3 is formed under the n-type source 140 through ion implantation or epi-growth, and , an ion implantation mask 300 for forming the p-type source 130 is formed thereon. Here, when the breakdown voltage is 1200V class, the concentration of the drift layer 180 is suitably about 5×10 15 to 1×10 16 cm -3 , and the thickness is suitably about 10 to 12 μm.

p형 베이스(150)의 상부에 이온주입 마스크(300)를 배치하고, 이온주입 마스크(300)의 패턴을 통해 p형 베이스(150)에 원하는 패턴의 p형 소스(130)를 형성한다. p형 소스(130)는 1×1019cm-3 이상의 농도를 갖도록 만들고, 가능한한 깊게 이온주입하는 것이 항복특성에 유리하다. 바람직하게는 p형 소스(130)가 0.3㎛ 이상의 깊이를 가지도록 이온주입할 수 있다. An ion implantation mask 300 is disposed on the p-type base 150 , and a p-type source 130 having a desired pattern is formed on the p-type base 150 through the pattern of the ion implantation mask 300 . The p-type source 130 is made to have a concentration of 1×10 19 cm -3 or more, and it is advantageous in yield characteristics to implant ions as deeply as possible. Preferably, ion implantation may be performed so that the p-type source 130 has a depth of 0.3 μm or more.

식각 마스크(310)를 이용하여 트렌치를 형성한다(S2).A trench is formed using the etch mask 310 ( S2 ).

이온주입 후에는 트렌치 식각을 위한 식각 마스크(310)를 p형 베이스(150)의 및 p형 소스(130)의 상부에 증착하고, 트렌치를 형성하기 위한 영역에 해당하는 트렌치 패턴을 형성한다. 이때 식각 마스크(310)는 산화막으로 이루어지는 두꺼운 트렌치바닥(135)을 얻기 위해 산화막 유전체(125)를 식각시 산화막 유전체(125)보다 식각이 덜 되는, 즉 산화막 유전체(125)보다 식각 속도가 느린 소재를 사용하는 것이 바람직하다. 또한 식각 이후에도 잘 지워질 수 있도록 산화막으로 이루어지는 트렌치바닥(135)과 상호 선택 식각이 가능한 소재를 적용하는 것이 유리하다. 식각 마스크(310)는 바람직하게는 트렌치 식각을 고려하여 충분한 두께의 질화막을 사용하는 것이 바람직하며, 이때 질화막은 1 내지 2㎛의 두께를 가질 수 있다. After ion implantation, an etching mask 310 for trench etching is deposited on the p-type base 150 and on the p-type source 130 , and a trench pattern corresponding to a region for forming the trench is formed. At this time, the etching mask 310 is a material that is less etched than the oxide dielectric 125 when etching the oxide dielectric 125 to obtain a thick trench bottom 135 made of an oxide film, that is, a material having a slower etching rate than the oxide dielectric 125 . It is preferable to use In addition, it is advantageous to apply a material capable of mutually selective etching with the trench bottom 135 made of an oxide film so that it can be easily erased even after etching. For the etching mask 310 , a nitride layer having a sufficient thickness is preferably used in consideration of trench etching, and in this case, the nitride layer may have a thickness of 1 to 2 μm.

한편 일반적인 반도체 공정에 널리 사용되는 산화막을 식각 마스크(310)로 이용할 수도 있다. 이 경우, 트렌치의 깊이와 산화막의 식각 속도를 고려하여 원하는 두께의 트렌치바닥(135)을 얻기에 충분한 두께의 산화막을 사용하여야 한다. 즉 질화막과 같이 산화막과 다른 식각 속도를 가지는 것이 아니라, 트렌치바닥(135)을 형성하기 위한 산화막과 식각 마스크(310)를 형성하는 산화막이 동일 또는 유사한 소재로 이루어지기 때문에 비슷한 식각 속도를 가지게 된다. 따라서 식각 마스크(310)의 두께를 질화막으로 이루어지는 식각 마스크(310)의 두께보다 두껍게 하여 두꺼운 트렌치바닥(135)을 얻을 수 있다. 예를 들면, 트렌치 형성 단계에서 산화막과 탄화규소의 식각비가 1:1이고, 트렌치의 폭, 깊이 및 바닥의 산화막 두께가 각각 1㎛, 1.5㎛, 0.5㎛라고 가정하면, 3㎛의 두께를 가지는 산화막 식각 마스크(310)가 필요하다. 뿐만 아니라 식각 마스크(310)가 산화막 유전체(125)와 동일한 소재로 이루어질 경우 트렌치바닥(135)보다 두꺼운 두께로 이루어지는 것이 바람직하다.Meanwhile, an oxide film widely used in a general semiconductor process may be used as the etch mask 310 . In this case, an oxide film having a thickness sufficient to obtain the trench bottom 135 having a desired thickness should be used in consideration of the depth of the trench and the etching rate of the oxide film. That is, the oxide film for forming the trench bottom 135 and the oxide film for forming the etch mask 310 are made of the same or similar material, rather than having a different etch rate from the oxide film like the nitride film, and thus have a similar etch rate. Accordingly, the thickness of the etch mask 310 may be greater than that of the etch mask 310 made of a nitride layer to obtain a thick trench bottom 135 . For example, assuming that the etch ratio of the oxide film and the silicon carbide in the trench formation step is 1:1 and the width, depth, and bottom oxide film thickness of the trench are 1 μm, 1.5 μm, and 0.5 μm, respectively, having a thickness of 3 μm An oxide film etch mask 310 is required. In addition, when the etch mask 310 is made of the same material as the oxide dielectric 125 , it is preferable to have a thickness greater than that of the trench bottom 135 .

선택 식각이 가능한 산화막 유전체(125)로 트렌치를 채운다(S3).The trench is filled with an oxide film dielectric 125 that can be selectively etched (S3).

트렌치 형성 후 산화막으로 이루어진 두꺼운 트렌치바닥(135)을 얻기 위해 트렌치를 선택 식각이 가능한 산화막 유전체(125)로 채운다. PECVD(plasma-enhanced chemical vapor deposition) 또는 LPCVD(low-pressure chemical vapor deposition) 등을 이용하여 산화막을 채우되, 트렌치가 완전히 채워지는 정도의 두께로만 증착하는 것이 바람직하다. 즉 트렌치의 폭에 대해 0.4 내지 0.7배로 증착되는 것이 바람직하다. 예를 들어 트렌치의 폭이 1㎛라고 한다면 0.5 내지 0.6㎛ 정도로 증착하면 충분하다. After the trench is formed, the trench is filled with an oxide film dielectric 125 capable of selective etching in order to obtain a thick trench bottom 135 made of an oxide film. The oxide film is filled using plasma-enhanced chemical vapor deposition (PECVD) or low-pressure chemical vapor deposition (LPCVD), and it is preferable to deposit only the thickness enough to completely fill the trench. That is, it is preferable to deposit 0.4 to 0.7 times the width of the trench. For example, if the width of the trench is 1 μm, it is sufficient to deposit about 0.5 to 0.6 μm.

산화막 유전체(125)를 식각하여 트렌치바닥(135)을 형성한다(S4).The oxide film dielectric 125 is etched to form the trench bottom 135 (S4).

트렌치에 채워져 있는 산화막 유전체(125)를 식각하여 산화막으로 이루어지며 두꺼운 두께를 가지는 트렌치바닥(135)을 형성한다. 산화막 트렌치바닥(135)의 두께는 항복전압에 따라서 달라질 수 있다. 특히 신뢰성을 담보하기 위해서는 트렌치바닥(135) 내의 최대 전계가 3MV/cm 이상을 넘어가지 않도록 트렌치바닥(135)의 두께를 설정하는 것이 바람직하다. 만약 항복전압이 1200V인 경우 1㎛ 이상의 트렌치바닥(135)을 형성하는 것이 바람직하다. S2 단계에서 질화막을 식각 마스크(310)로 사용했을 경우 산화막 유전체(125)의 식각을 위해 사용하는 식각 가스로는 Ar/CF4/CH3와 같이 CHxFy 가스가 포함되는 것이 바람직하다. 두꺼운 트렌치바닥(135) 형성을 위한 건식 식각이 끝났을 경우, 질화막으로 이루어진 식각 마스크(310)를 제거하기 위해 끓인 인산에서 습식 식각을 통해 질화막 식각 마스크(310)가 제거된다. The oxide film dielectric 125 filled in the trench is etched to form a trench bottom 135 made of an oxide film and having a thick thickness. The thickness of the oxide layer trench bottom 135 may vary according to the breakdown voltage. In particular, in order to ensure reliability, it is preferable to set the thickness of the trench bottom 135 so that the maximum electric field in the trench bottom 135 does not exceed 3 MV/cm or more. If the breakdown voltage is 1200V, it is preferable to form the trench bottom 135 of 1 μm or more. When the nitride layer is used as the etching mask 310 in step S2, the etching gas used for etching the oxide dielectric 125 preferably includes CH x F y gas such as Ar/CF 4 /CH 3 . When the dry etching for forming the thick trench bottom 135 is finished, the nitride film etch mask 310 is removed by wet etching in boiled phosphoric acid to remove the etch mask 310 made of the nitride film.

트렌치바닥(135) 주변에 게이트 절연막(160)을 형성한다(S5).A gate insulating layer 160 is formed around the trench bottom 135 (S5).

게이트 절연막(160)은 트렌치바닥(135)과 마찬가지로 산화막으로 이루어지는데, 탄화규소의 경우 1100℃ 이상에서 열산화 공정을 통해 산화막을 형성하며 이후에는 N2O 또는 NO 열처리를 통해서 열산화막 계면특성을 향상시키는 열처리를 수행하여 게이트 절연막(160)을 형성한다.The gate insulating film 160 is made of an oxide film like the trench bottom 135. In the case of silicon carbide, an oxide film is formed through a thermal oxidation process at 1100° C. or higher, and thereafter, the thermal oxide film interface characteristics are obtained through N 2 O or NO heat treatment. The gate insulating layer 160 is formed by performing an improving heat treatment.

이후의 단계는 통상적인 트렌치 게이트형 MOSFET 공정과 동일하며, 이 분야에 대한 통상적인 지식을 가진 자라면 쉽게 구현할 수 있다. S6 단계에서는 게이트전극(170)으로 사용될 폴리실리콘을 증착하고, n형 소스(140) 접합 깊이 정도까지 식각한다. 그 다음 S7 단계에서는 소스 컨택을 형성하기 위해 S5 단계에서 형성된 게이트 절연막(160)을 패턴 작업을 통해 일부 제거하고, 니켈(Ni) 또는 니켈/티타늄(Ni/Ti) 금속을 증착하여 열처리 함으로써 오믹층(120, 190)을 형성한다. S8 단계에서는 게이트전극(170)과 소스전극(100) 사이를 절연하기 위한 절연막(110)을 증착하고, 소스전극(100) 및 게이트전극(170)을 열고 두꺼운 패드금속을 증착하여 소스전극(100) 및 게이트전극(170)을 형성한다. The subsequent steps are the same as the conventional trench gate MOSFET process, and can be easily implemented by those with ordinary knowledge in this field. In step S6, polysilicon to be used as the gate electrode 170 is deposited and etched to the depth of the n-type source 140 junction. Then, in step S7, the gate insulating layer 160 formed in step S5 is partially removed through patterning to form a source contact, and nickel (Ni) or nickel/titanium (Ni/Ti) metal is deposited and heat treated to form an ohmic layer. (120, 190) is formed. In step S8, an insulating film 110 is deposited to insulate between the gate electrode 170 and the source electrode 100, the source electrode 100 and the gate electrode 170 are opened, and a thick pad metal is deposited to form the source electrode 100. ) and the gate electrode 170 are formed.

이와 같이 본 발명은 트렌치 형성을 위한 식각 마스크(310)를 이용하여 두꺼운 트렌치바닥(135)을 얻기 위해 트렌치 내에 채워져 있는 산화막 유전체(125)를 식각할 때 발생하는 n형 소스(140) 및 p형 소스(130)의 식각을 방지하면서 두꺼운 트렌치바닥(135)을 얻을 수 있다.As described above, according to the present invention, the n-type source 140 and p-type generated when the oxide film dielectric 125 filled in the trench is etched to obtain a thick trench bottom 135 using the etch mask 310 for forming the trench. It is possible to obtain a thick trench bottom 135 while preventing the source 130 from being etched.

10, 100: 소스전극 11: 유전체
12, 19, 120, 190: 오믹층 13, 130: p형 소스
14, 140: n형 소스 15, 150: p형 베이스
15a: 트렌치 상단 16, 125: 산화막 유전체
16a, 135: 트렌치바닥 17, 170: 게이트전극
18, 180: 드리프트층 19: 드레인전극
110: 절연막 160: 게이트 절연막
195: 기판 300: 이온주입 마스크
310: 식각 마스크10, 100: source electrode 11: dielectric
12, 19, 120, 190: Ohmic layer 13, 130: p-type source
14, 140: n-type source 15, 150: p-type base
15a: trench top 16, 125: oxide dielectric
16a, 135: trench bottom 17, 170: gate electrode
18, 180: drift layer 19: drain electrode
110: insulating film 160: gate insulating film
195: substrate 300: ion implantation mask
310: etching mask

Claims (7)

기판 상의 드리프트층 상부에 n형 소스를 형성하고, 상기 드리프트층과 상기 n형 소스 사이에 p형 베이스를 형성한 후, 이온주입 마스크를 이용하여 상기 n형 소스 상부에 이온주입 마스크를 배치하고, 상기 이온주입 마스크를 이용하여 상기 p형 베이스 상에 p형 소스를 형성하는 단계;
식각 마스크를 이용하여 트렌치를 식각하는 단계;
선택 식각이 가능한 산화막 유전체로 상기 트렌치를 채우는 단계; 및
상기 산화막 유전체를 식각하여 트렌치바닥을 형성하는 단계;를 포함하고,
상기 트렌치에 채워진 상기 산화막 유전체를 식각할 때 상기 n형 소스 및 상기 p형 소스의 식각이 방지되는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.An n-type source is formed on the drift layer on a substrate, a p-type base is formed between the drift layer and the n-type source, and an ion implantation mask is disposed on the n-type source using an ion implantation mask, forming a p-type source on the p-type base using the ion implantation mask;
etching the trench using an etch mask;
filling the trench with a selective etchable oxide dielectric; and
forming a trench bottom by etching the oxide film dielectric;
The method of claim 1, wherein the etching of the n-type source and the p-type source is prevented when the oxide dielectric filling the trench is etched. 제 1항에 있어서,
상기 p형 소스를 형성하는 단계에서,
상기 p형 소스는, 0.3㎛ 이상의 깊이 및 1×1019cm-3 이상의 농도를 갖도록 형성되는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.The method of claim 1,
In the step of forming the p-type source,
The p-type source is a trench gate-type silicon carbide MOSFET manufacturing method having a thick trench bottom, characterized in that it is formed to have a depth of 0.3 μm or more and a concentration of 1×10 19 cm -3 or more. 제 1항에 있어서,
상기 식각 마스크를 이용하여 트렌치를 식각하는 단계에서,
상기 식각 마스크는, 상기 산화막 유전체와 상이한 소재로 이루어지며, 상기 산화막 유전체보다 식각 속도가 느린 소재를 사용하는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.The method of claim 1,
In the step of etching the trench using the etch mask,
The etch mask is made of a material different from that of the oxide film dielectric, and a material having an etching rate slower than that of the oxide film dielectric is used. 제 3항에 있어서,
상기 식각 마스크는, 질화막인 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.4. The method of claim 3,
The etching mask is a trench gate type silicon carbide MOSFET manufacturing method having a thick trench bottom, characterized in that the nitride film. 제 1항에 있어서,
상기 식각 마스크를 이용하여 트렌치를 식각하는 단계에서,
상기 식각 마스크는, 상기 산화막 유전체와 동일한 소재로 이루어지며, 상기 트렌치바닥보다 두꺼운 두께로 형성되는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.The method of claim 1,
In the step of etching the trench using the etch mask,
The etch mask is made of the same material as the oxide film dielectric and is formed to have a thickness greater than that of the trench bottom. 제 1항에 있어서,
상기 트렌치를 산화막 유전체로 채우는 단계에서,
상기 산화막 유전체는, 상기 트렌치의 폭에 대해 0.4 내지 0.7배로 증착되는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.The method of claim 1,
filling the trench with an oxide dielectric,
The oxide film dielectric is deposited to a thickness of 0.4 to 0.7 times the width of the trench. 제 1항에 있어서,
상기 트렌치바닥을 형성하는 단계 이후에,
상기 트렌치바닥 주변에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 두꺼운 트렌치바닥을 갖는 트렌치 게이트형 탄화규소 MOSFET 제조방법.The method of claim 1,
After forming the trench bottom,
and forming a gate insulating film around the trench bottom.
KR1020170087140A 2017-07-10 2017-07-10 Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom KR102311797B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170087140A KR102311797B1 (en) 2017-07-10 2017-07-10 Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170087140A KR102311797B1 (en) 2017-07-10 2017-07-10 Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom

Publications (2)

Publication Number Publication Date
KR20190006313A KR20190006313A (en) 2019-01-18
KR102311797B1 true KR102311797B1 (en) 2021-10-08

Family

ID=65323536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170087140A KR102311797B1 (en) 2017-07-10 2017-07-10 Manufacturing method of trench gate type silicon carbide MOSFET with thick trench bottom

Country Status (1)

Country Link
KR (1) KR102311797B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714239B1 (en) * 1999-04-01 2007-05-02 페어차일드 세미컨덕터 코포레이션 High Density MOS-Gated Power Device And Process For Forming Same
KR100794811B1 (en) * 2000-05-13 2008-01-15 엔엑스피 비 브이 Trench-gate semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992390A (en) 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
JP5884617B2 (en) * 2012-04-19 2016-03-15 株式会社デンソー Silicon carbide semiconductor device and manufacturing method thereof
KR101685572B1 (en) * 2014-12-10 2016-12-12 서강대학교산학협력단 SiC MOSFET for decreasing electric field of bottom oxide and method for manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714239B1 (en) * 1999-04-01 2007-05-02 페어차일드 세미컨덕터 코포레이션 High Density MOS-Gated Power Device And Process For Forming Same
KR100794811B1 (en) * 2000-05-13 2008-01-15 엔엑스피 비 브이 Trench-gate semiconductor devices

Also Published As

Publication number Publication date
KR20190006313A (en) 2019-01-18

Similar Documents

Publication Publication Date Title
JP6707498B2 (en) Method for forming a silicon carbide device having a shield gate
US8952391B2 (en) Silicon carbide semiconductor device and its manufacturing method
RU2571175C2 (en) Insulated gate bipolar transistor (igbt) and method of its manufacturing
US20170373154A1 (en) Semiconductor device and method of manufacturing the same
US11476360B2 (en) Semiconductor device and method for manufacturing the same
WO2013118203A1 (en) Semiconductor device and method for manufacturing same
WO2020110514A1 (en) Super-junction silicon carbide semiconductor device and method for manufacturing super-junction silicon carbide semiconductor device
JP3915180B2 (en) Trench type MOS semiconductor device and manufacturing method thereof
US9064952B2 (en) Semiconductor device
CN105590962A (en) Silicon Carbide Semiconductor Device And Method For Manufacturing The Silicon Carbide Semiconductor Device
JP2006073740A (en) Semiconductor device and its manufacturing method
KR102296258B1 (en) Trench gate type silicon carbide MOSFET structure and manufacturing method thereof
JP6766512B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
CN208127215U (en) Electronic equipment including termination structure
CN100499051C (en) Method for manufacturing junction semiconductor device
US10256338B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7054403B2 (en) Manufacturing method of semiconductor device
JP2019003967A (en) Semiconductor device and method of manufacturing the same
KR20200054881A (en) Semiconductor device with superjunction and oxygen inserted si-layers
WO2018029951A1 (en) Semiconductor device
CN103890922A (en) Method for manufacturing semiconductor device
US6683331B2 (en) Trench IGBT
JP2015023115A (en) Fet incorporating schottky diode
US10418478B2 (en) Semiconductor device
TW201511135A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant