KR102303813B1

KR102303813B1 - Organic light emitting display panel, organic light emitting display device, and driving method for the organic light emitting display device

Info

Publication number: KR102303813B1
Application number: KR1020140188269A
Authority: KR
Inventors: 김준영; 이문준
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-24
Filing date: 2014-12-24
Publication date: 2021-09-17
Also published as: KR20160078638A

Abstract

본 실시예들은, 영상정보를 이용하여, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여주는 유기발광표시패널, 유기발광표시장치 및 그 구동 방법에 관한 것이다. The present embodiments use the image information to speed up the voltage rise time required to raise the voltage of the source node or the drain node of the driving transistor to the minimum light-emitting voltage, thereby reducing the deviation between the voltage rise times between sub-pixels. The present invention relates to an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which prevent or reduce screen spotting by giving the same.

Description

Organic light emitting display panel, organic light emitting display device and driving method thereof

본 실시예들은 유기발광표시패널, 유기발광표시장치 및 그 구동 방법에 관한 것이다. The present embodiments relate to an organic light emitting display panel, an organic light emitting display device, and a driving method thereof.

최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다. Recently, an organic light emitting display device, which has been in the spotlight as a display device, has advantages of fast response speed, high luminous efficiency, luminance, and viewing angle by using an organic light emitting diode (OLED) that emits light by itself.

이러한 유기발광 표시장치는 유기발광다이오드가 포함된 서브픽셀을 매트릭스 형태로 배열하고 스캔 신호에 의해 선택된 서브픽셀들의 밝기를 데이터의 계조에 따라 제어한다. In such an organic light emitting display device, sub-pixels including organic light emitting diodes are arranged in a matrix form, and brightness of sub-pixels selected by a scan signal is controlled according to a gray level of data.

이러한 유기발광표시패널에서의 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드(소스 노드 또는 드레인 노드), 데이터전압이 인가되는 제2노드(게이트 노드) 및 구동전압이 인가되는 제3노드(드레인 노드 또는 소스 노드)를 갖는 구동트랜지스터 등을 포함하여 구성된다. Each sub-pixel in the organic light emitting display panel includes an organic light emitting diode, a first node (a source node or a drain node) electrically connected to a first electrode of the organic light emitting diode and applied with a reference voltage, and a data voltage applied thereto. and a driving transistor having a second node (gate node) and a third node (drain node or source node) to which a driving voltage is applied.

각 서브픽셀 내 유기발광다이오드를 발광시키기 위해서, 구동트랜지스터의 제1노드 및 제2노드 각각에 일정전압(예: 데이터전압, 기준전압)을 인가한 이후, 구동트랜지스터의 제1노드 및 제2노드가 플로팅 되어, 구동트랜지스터의 제1노드 및 제2노드 각각의 전압이 상승하다가, 구동트랜지스터의 제1노드의 전압이 발광가능 최소전압 이상이 되면, 각 서브픽셀의 유기발광다이오드가 발광한다. In order to emit light from the organic light emitting diode in each subpixel, a predetermined voltage (eg, a data voltage, a reference voltage) is applied to each of the first and second nodes of the driving transistor, and then the first and second nodes of the driving transistor is floated, and the voltage of each of the first and second nodes of the driving transistor rises, and when the voltage of the first node of the driving transistor becomes equal to or greater than the minimum light-emitting voltage, the organic light-emitting diode of each sub-pixel emits light.

위에서 언급한 발광가능 최소전압은, 유기발광다이오드가 턴 온(Turn-On) 되는 전압으로서, 유기발광다이오드의 제2전극에 인가된 기저전압(EVSS, 그라운드 전압일 수 있음)과 유기발광다이오드의 문턱전압(Vth_OLED)을 합한 전압 값일 수 있다. The above-mentioned minimum possible light emitting voltage is the voltage at which the organic light emitting diode is turned on, and is the voltage between the ground voltage (EVSS, which may be a ground voltage) applied to the second electrode of the organic light emitting diode and the organic light emitting diode. It may be a voltage value obtained by summing the threshold voltage Vth_OLED.

여기서, 유기발광다이오드의 문턱전압은 유기발광다이오드의 고유 특성치로서, 유기발광다이오드마다 다를 수 있다. 이는, 서브픽셀마다 발광가능 최소전압이 달라질 수 있음을 의미한다. Here, the threshold voltage of the organic light emitting diode is a unique characteristic value of the organic light emitting diode, and may be different for each organic light emitting diode. This means that the minimum light-emitting voltage may vary for each sub-pixel.

이와 같이, 서브픽셀마다 발광가능 최소전압이 달라지면, 서브픽셀 간의 휘도 불균일이 발생하여, 화면상에 얼룩이 발생할 수 있다. As described above, when the minimum light-emitting voltage is different for each sub-pixel, luminance non-uniformity between the sub-pixels may occur, which may cause unevenness on the screen.

다시 말해, 구동트랜지스터의 제1노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간은, 구동트랜지스터의 게이트 노드에 인가되는 전압(데이터전압)과, 유기발광다이오드의 턴 온 전압 등에 따라 달라질 수 있다. In other words, the voltage rise time required to increase the voltage of the first node of the driving transistor to the minimum possible light-emitting voltage varies depending on the voltage (data voltage) applied to the gate node of the driving transistor and the turn-on voltage of the organic light emitting diode. can

따라서, 각 서브픽셀 내 유기발광다이오드마다 고유 특성치에 해당하는 문턱전압이 서로 달라지면, 서브픽셀 마다 유기발광다이오드의 턴 온 전압, 즉, 발광가능 최소전압이 달라진다. 이로 인해, 구동트랜지스터의 소스 노드 또는 드레인 노드에 해당하는 제1노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간도 서브픽셀마다 달라져서, 화면상의 얼룩이 발생할 수 있다. Accordingly, when the threshold voltage corresponding to the unique characteristic value is different for each organic light emitting diode in each sub-pixel, the turn-on voltage of the organic light emitting diode, that is, the minimum light-emitting voltage, varies for each sub-pixel. For this reason, the voltage rising time required to increase the voltage of the first node corresponding to the source node or the drain node of the driving transistor to the minimum light-emitting voltage also varies for each sub-pixel, which may cause unevenness on the screen.

이와 같이, 전압 상승 시간이 서브픽셀마다 달라서 발생할 수 있는 얼룩 현상은, 저계조 영상 또는 단일 패턴의 영상에서 더욱 두드러질 수 있다. As described above, a speckle phenomenon that may occur because the voltage rise time is different for each sub-pixel may be more prominent in a low grayscale image or a single pattern image.

본 실시예들의 목적은, 유기발광다이오드와 연결된 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압 상승 특성을 개선시켜 화면 얼룩 현상을 방지하거나 줄여주는 데 있다. An object of the present exemplary embodiments is to prevent or reduce screen blur by improving the voltage rising characteristic of a source node or a drain node of a driving transistor connected to an organic light emitting diode.

본 실시예들의 다른 목적은, 영상정보를 이용하여, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여주는 데 있다. Another object of the present embodiments is to use image information to speed up the voltage rise time required to raise the voltage of the source node or the drain node of the driving transistor to the minimum light-emitting voltage, and thereby, the difference between the voltage rise time between subpixels By reducing the deviation, it is to prevent or reduce the screen blur phenomenon.

본 실시예들의 또 다른 목적은, 단일 패턴 영상 또는 저계조 영상에서, 구동트랜지스터의 게이트 노드에 인가되는 데이터전압과, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 동일한 수준으로 높여줌으로써, 구동트랜지스터의 게이트 노드와, 구동트랜지스터의 소스 노드 또는 드레인 노드를 플로팅 시킨 이후, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여주는 데 있다. Another object of the present embodiments is to increase the data voltage applied to the gate node of the driving transistor and the reference voltage applied to the source node or drain node of the driving transistor to the same level in a single pattern image or low grayscale image, After the gate node of the driving transistor and the source node or drain node of the driving transistor are floated, the voltage rising time required to increase the voltage of the source node or the drain node of the driving transistor to the minimum possible light-emitting voltage is accelerated. It is to prevent or reduce screen blur by reducing the deviation between the voltage rise times between pixels.

본 실시예들의 또 다른 목적은, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 낮춤으로써, 구동트랜지스터의 문턱전압에 대하여 불가능했던 보상을 가능하게 해주는 데 있다. Another object of the present exemplary embodiments is to lower the reference voltage applied to the source node or the drain node of the driving transistor, thereby enabling impossible compensation for the threshold voltage of the driving transistor.

일 실시예는, 데이터라인들과 게이트라인들이 배치되고 서브픽셀들이 매트릭스 타입으로 배치된 유기발광표시패널과, 데이터라인들을 구동하는 데이터 구동부와, 게이트라인들을 구동하는 게이트 구동부와, 데이터 구동부 및 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하는 유기발광표시장치를 제공한다. According to an exemplary embodiment, an organic light emitting display panel in which data lines and gate lines are arranged and subpixels are arranged in a matrix type, a data driver driving the data lines, a gate driver driving the gate lines, a data driver, and a gate An organic light emitting diode display including a timing controller for controlling a driving unit is provided.

이러한 유기발광표시장치에서, 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된다. In such an organic light emitting display device, each sub-pixel includes an organic light emitting diode, a first node electrically connected to a first electrode of the organic light emitting diode, a first node to which a reference voltage is applied, a second node to which a data voltage is applied, and a driving voltage. It is configured to include a driving transistor having a third node to be applied, and a storage capacitor electrically connected between the first node and the second node of the driving transistor.

이러한 각 서브픽셀에서, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다. In each of these sub-pixels, the reference voltage and the data voltage applied to each of the first and second nodes of the driving transistor may be changed according to image information.

다른 실시예는, 제1방향으로 배치된 데이터라인들과, 제1방향과 다른 제2방향으로 배치된 게이트라인들과, 매트릭스 타입으로 배치된 서브픽셀들을 포함하는 유기발광표시패널을 제공한다. Another embodiment provides an organic light emitting display panel including data lines arranged in a first direction, gate lines arranged in a second direction different from the first direction, and subpixels arranged in a matrix type.

이러한 유기발광표시패널에서, 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된다. In such an organic light emitting display panel, each sub-pixel includes an organic light emitting diode, a first node electrically connected to a first electrode of the organic light emitting diode, a first node to which a reference voltage is applied, a second node to which a data voltage is applied, and a driving voltage. It is configured to include a driving transistor having a third node to be applied, and a storage capacitor electrically connected between the first node and the second node of the driving transistor.

이러한 각 서브픽셀에서 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다. The reference voltage and data voltage applied to each of the first and second nodes of the driving transistor in each of these subpixels may be changed according to image information.

또 다른 실시예는, 유기발광다이오드와, 유기발광다이오드의 제1전극에 전기적으로 연결되고 기준전압이 인가되는 제1노드, 데이터전압이 인가되는 제2노드 및 구동전압이 인가되는 제3노드를 갖는 구동트랜지스터와, 구동트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성된 서브픽셀이 매트릭스 타입으로 배치된 유기발광표시패널을 포함하는 유기발광표시장치의 구동 방법에 있어서, 구동트랜지스터의 제1노드에 기준전압을 인가하고, 구동트랜지스터의 제2노드에 데이터전압을 인가하는 초기화 단계와, 구동트랜지스터의 제1노드 및 제2노드를 플로팅 시키는 전압 상승 유도 단계와, 구동트랜지스터의 제1노드의 전압이 상승하다가 발광가능 최소전압 이상이 되면, 유기발광다이오드가 발광하는 발광 단계를 포함하는 유기발광표시장치의 구동 방법을 제공한다. Another embodiment includes an organic light emitting diode, a first node electrically connected to a first electrode of the organic light emitting diode and applied with a reference voltage, a second node to which a data voltage is applied, and a third node to which a driving voltage is applied. A method of driving an organic light emitting display device comprising: an organic light emitting display panel including a driving transistor having a driving transistor and a storage capacitor electrically connected between a first node and a second node of the driving transistor and arranged in a matrix type , an initialization step of applying a reference voltage to a first node of the driving transistor and a data voltage applied to a second node of the driving transistor, and a voltage increase induction step of floating the first and second nodes of the driving transistor; Provided is a method of driving an organic light emitting display device, including a light emitting step in which an organic light emitting diode emits light when the voltage of the first node of the transistor rises and becomes equal to or greater than the minimum possible light emitting voltage.

이러한 유기발광표시장치의 구동 방법에 포함된 초기화 단계에서, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다. In the initialization step included in the driving method of the organic light emitting diode display, the reference voltage and the data voltage applied to each of the first and second nodes of the driving transistor may be changed according to image information.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 유기발광다이오드와 연결된 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압 상승 특성을 개선시켜 화면 얼룩 현상을 방지하거나 줄여줄 수 있다. According to the present exemplary embodiments as described above, it is possible to prevent or reduce screen blur by improving the voltage rising characteristic of the source node or the drain node of the driving transistor connected to the organic light emitting diode.

또한, 본 실시예들에 의하면, 영상정보를 이용하여, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다. In addition, according to the present embodiments, the voltage rise time required to raise the voltage of the source node or the drain node of the driving transistor to the minimum possible light-emitting voltage is accelerated by using the image information, and through this, the voltage rise time between sub-pixels By reducing the deviation between the two, it is possible to prevent or reduce screen blur.

또한, 본 실시예들에 의하면, 단일 패턴 영상 또는 저계조 영상에서, 구동트랜지스터의 게이트 노드에 인가되는 데이터전압과, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 동일한 수준으로 높여줌으로써, 구동트랜지스터의 게이트 노드와, 구동트랜지스터의 소스 노드 또는 드레인 노드를 플로팅 시킨 이후, 구동트랜지스터의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다. In addition, according to the present embodiments, by increasing the data voltage applied to the gate node of the driving transistor and the reference voltage applied to the source node or the drain node of the driving transistor to the same level in the single pattern image or the low grayscale image, After the gate node of the driving transistor and the source node or drain node of the driving transistor are floated, the voltage rising time required to increase the voltage of the source node or the drain node of the driving transistor to the minimum possible light-emitting voltage is accelerated. By reducing the deviation between the voltage rise times between pixels, it is possible to prevent or reduce screen blur.

또한, 본 실시예들에 의하면, 구동트랜지스터의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 낮춤으로써, 구동트랜지스터의 문턱전압에 대하여 불가능했던 보상을 가능하게 해줄 수 있다. In addition, according to the present exemplary embodiments, by lowering the reference voltage applied to the source node or the drain node of the driving transistor, it is possible to compensate for the threshold voltage of the driving transistor, which was impossible.

도 1은 본 실시예들에 따른 유기발광표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 유기발광표시장치의 개략적인 서브픽셀 구조를 나타낸 도면이다.
도 3은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화를 나타낸 도면이다.
도 4는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경하는 기법을 설명하기 위한 도면이다.
도 5는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경한 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 6은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 단색패턴정보에 따라 변경한 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 7은 본 실시예들에 따른 유기발광표시장치의 계조에 대한 휘도의 변화 그래프이다.
도 8은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 변경한 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 9는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 차등화하여 변경하는 기법과, 이 기법을 사용하는 경우, 구동트랜지스터의 제1노드 및 제2노드의 전압 변화와 발광시작시점 변화를 나타낸 도면이다.
도 10은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구동 시, 구동트랜지스터의 제1노드 및 제2노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경하는 기법을 통해 얼룩 개선 효과를 나타낸 도면이다.
도 11은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구조를 예시적으로 나타낸 도면이다.
도 12는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 센싱 및 보상 구성도이다.
도 13은 본 실시예들에 따른 유기발광표시장치의 문턱전압 보상범위를 나타낸 도면이다.
도 14는 본 실시예들에 따른 유기발광표시장치에서, 구동시간 증가에 따른 문턱전압 분포의 이동현상과, 이에 따른 문턱전압 보상 가능여부의 변화를 나타낸 도면이다.
도 15는 본 실시예들에 따른 유기발광표시장치에서, 기준전압 변경을 통한 문턱전압 보상을 가능하게 하는 것을 나타낸 도면이다. 1 is a schematic system configuration diagram of an organic light emitting diode display according to example embodiments.
2 is a diagram illustrating a schematic sub-pixel structure of an organic light emitting diode display according to example embodiments.
3 is a diagram illustrating voltage changes of a first node and a second node of a driving transistor when a sub-pixel of the organic light emitting diode display according to the present exemplary embodiment is driven.
4 is a diagram for explaining a technique for changing a reference voltage and a data voltage applied to each of the first and second nodes of the driving transistor according to image information when driving a subpixel of the organic light emitting diode display according to the present exemplary embodiment; It is a drawing.
5 is a diagram illustrating a case in which a reference voltage and a data voltage applied to each of the first and second nodes of the driving transistor are changed according to image information when the sub-pixels of the organic light emitting display device are driven according to the present exemplary embodiments. It is a diagram showing the change in the voltage of the first node and the second node and the change in the light emission start time.
6 is a diagram illustrating a case in which a reference voltage and a data voltage applied to each of the first and second nodes of the driving transistor are changed according to monochromatic pattern information when driving the sub-pixels of the organic light emitting diode display according to the present embodiments. It is a diagram showing the change of the voltage of the first node and the second node and the change of the light emission start time.
7 is a graph showing a change in luminance with respect to gray level of the organic light emitting diode display according to the present exemplary embodiment.
8 is a diagram illustrating a case in which a reference voltage and a data voltage applied to each of the first and second nodes of the driving transistor are changed according to grayscale information when the sub-pixels of the organic light emitting diode display according to the present embodiments are driven. It is a diagram showing the change in the voltage of the first node and the second node and the change in the light emission start time.
9 is a method of differentiating and changing a reference voltage and a data voltage applied to each of the first and second nodes of the driving transistor according to grayscale information when driving the subpixels of the organic light emitting diode display according to the present embodiments; In the case of using this technique, it is a diagram showing the change in the voltage of the first node and the second node of the driving transistor and the change in the light emission start time.
10 is a view showing improvement of stains through a technique of changing a reference voltage and a data voltage applied to each of the first and second nodes of a driving transistor according to image information when driving a subpixel of the organic light emitting diode display according to the present embodiments; A drawing showing the effect.
11 is a diagram exemplarily illustrating a sub-pixel structure of an organic light emitting diode display according to example embodiments.
12 is a sub-pixel sensing and compensation configuration diagram of the organic light emitting diode display 100 according to the present exemplary embodiment.
13 is a diagram illustrating a threshold voltage compensation range of the organic light emitting diode display according to the present exemplary embodiment.
14 is a diagram illustrating a shift of a threshold voltage distribution according to an increase in driving time and a change in whether or not threshold voltage compensation is possible in the organic light emitting diode display according to the present exemplary embodiments.
15 is a diagram illustrating that it is possible to compensate a threshold voltage by changing a reference voltage in the organic light emitting diode display according to the present exemplary embodiments.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It will be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.

도 1은 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 시스템 구성도이다. 1 is a schematic system configuration diagram of an organic light emitting display device 100 according to the present exemplary embodiment.

도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 유기발광표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다. Referring to FIG. 1 , the organic light emitting display device 100 according to the present exemplary embodiments includes an organic light emitting display panel 110 , a data driver 120 , a gate driver 130 , a timing controller 140 , and the like. .

유기발광표시패널(110)에는, 제1방향으로 데이터라인들(DL1, ... , DLm, m: 자연수)이 배치되고, 제1방향과 교차하는 제2방향으로 게이트라인들(GL1, ... , GLn, n: 자연수)이 배치되며, 서브픽셀들(SPs: Sub-Pixels)이 매트릭스 타입으로 배치된다. In the organic light emitting display panel 110 , data lines DL1 , ... , DLm, m: natural numbers are disposed in a first direction, and gate lines GL1 , . .. , GLn, n: a natural number) are arranged, and sub-pixels (SPs: Sub-Pixels) are arranged in a matrix type.

데이터 구동부(120)는, 데이터라인들로 데이터전압을 공급하여 데이터라인들을 구동한다. The data driver 120 drives the data lines by supplying a data voltage to the data lines.

게이트 구동부(130)는, 게이트라인들로 스캔신호를 순차적으로 공급하여 게이트라인들을 순차적으로 구동한다. The gate driver 130 sequentially drives the gate lines by sequentially supplying scan signals to the gate lines.

타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)의 동작을 제어한다. The timing controller 140 supplies control signals to the data driver 120 and the gate driver 130 to control operations of the data driver 120 and the gate driver 130 .

타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템(160)에서 입력되는 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The timing controller 140 starts scanning according to the timing implemented in each frame, and converts the image data (Data) input from the host system 160 to match the data signal format used by the data driver 120 . It outputs the image data (Data') and controls the data drive at an appropriate time according to the scan.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 게이트라인들로 순차적으로 공급하여 게이트라인들을 순차적으로 구동한다. The gate driver 130 sequentially drives the gate lines by sequentially supplying a scan signal of an on voltage or an off voltage to the gate lines under the control of the timing controller 140 .

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 유기발광표시패널(110)의 양측에 위치할 수도 있고, 경우에 따라서는, 일측에만 위치할 수도 있다. The gate driver 130 may be positioned on both sides of the organic light emitting display panel 110 as shown in FIG. 1 , or, in some cases, only on one side, according to a driving method.

또한, 게이트 구동부(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC, GDIC #1, ... , GDIC #N, N: 자연수)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. Also, the gate driver 130 may include a plurality of gate driver integrated circuits (Gate Driver IC, GDIC #1, ... , GDIC #N, N: natural number). , connected to the bonding pad of the organic light emitting display panel 110 by a tape automated bonding (TAB) method or a chip-on-glass (COG) method, or implemented as a GIP (Gate In Panel) type. It may be directly disposed on the organic light emitting display panel 110 or, in some cases, may be integrated and disposed on the organic light emitting display panel 110 .

위에서 언급한 다수의 게이트 드라이버 집적회로 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다. Each of the plurality of gate driver integrated circuits mentioned above may include a shift register, a level shifter, and the like.

데이터 구동부(120)는, 특정 게이트라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 데이터라인들로 공급함으로써, 데이터라인들을 구동한다. When a specific gate line is opened, the data driver 120 converts the image data Data' received from the timing controller 140 into an analog data voltage Vdata and supplies it to the data lines, thereby driving the data lines. do.

데이터 구동부(120)는, 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #1, ... , SDIC #M, M: 자연수)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. The data driver 120 may include a plurality of source driver ICs (also called data driver ICs, SDIC #1, ... , SDIC #M, M: natural numbers). However, the plurality of source driver integrated circuits are connected to the bonding pads of the organic light emitting display panel 110 by a tape automated bonding (TAB) method or a chip-on-glass (COG) method, or It may be directly disposed on the organic light emitting display panel 110 or, in some cases, may be integrated and disposed on the organic light emitting display panel 110 .

위에서 언급한 다수의 소스 드라이버 집적회로 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다. Each of the plurality of source driver integrated circuits mentioned above includes a shift register, a latch, a digital analog converter (DAC), an output butter, and the like, and in some cases, by sensing an analog voltage value for sub-pixel compensation. It may further include an analog-to-digital converter (ADC) that converts the digital value and generates and outputs sensed data.

다수의 소스 드라이버 집적회로는, 일 예로, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 다수의 소스 드라이버 집적회로 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board)에 본딩되고, 타 단은 유기발광표시패널(110)의 본딩 패드부에 본딩된다. The plurality of source driver integrated circuits may be implemented, for example, in a Chip On Film (COF) method. In each of the plurality of source driver integrated circuits, one end is bonded to at least one source printed circuit board (S-PCB), and the other end is bonded to the bonding pad unit of the organic light emitting display panel 110 . .

한편, 위에서 언급한 호스트 시스템(160)은 입력 영상의 영상데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다. On the other hand, the above-mentioned host system 160, along with the image data (Data) of the input image, a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input data enable (DE: Data Enable) signal, a clock signal Various timing signals including (CLK) and the like are transmitted to the timing controller 140 .

타이밍 컨트롤러(140)는, 호스트 시스템(160)으로부터 입력된 영상데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다. The timing controller 140 converts the image data (Data) input from the host system 160 according to the data signal format used by the data driver 120 to output the converted image data (Data'), In order to control the data driver 120 and the gate driver 130 , a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input DE signal, a clock signal, etc. timing signals are received, and various control signals are generated. It outputs to the data driver 120 and the gate driver 130 .

예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호(GCS, GCS')를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 게이트 드라이버 집적회로들의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들의 타이밍 정보를 지정하고 있다. For example, the timing controller 140 controls the gate driver 130 , a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). : Outputs gate control signals (GCS, GCS') including Gate Output Enable). The gate start pulse GSP controls the operation start timing of the gate driver integrated circuits constituting the gate driver 130 . The gate shift clock GSC is a clock signal commonly input to the gate driver integrated circuits and controls the shift timing of the scan signal (gate pulse). The gate output enable signal GOE specifies timing information of the gate driver integrated circuits.

타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 데이터 제어 신호(DCS)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 소스 드라이버 집적회로들의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 구동부(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 구동부(120)에 입력된 영상데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다. The timing controller 140 controls the data driver 120 , a source start pulse (SSP), a source sampling clock (SSC), and a source output enable signal (SOE). ) and the like, and output the data control signal DCS. The source start pulse SSP controls the data sampling start timing of the source driver integrated circuits constituting the data driver 120 . The source sampling clock SSC is a clock signal that controls sampling timing of data in each of the source driver integrated circuits. The source output enable signal SOE controls the output timing of the data driver 120 . In some cases, in order to control the polarity of the data voltage of the data driver 120 , the polarity control signal POL may be further included in the data control signals DCSs. If the image data 'Data' input to the data driver 120 is transmitted according to the mini LVDS (Low Voltage Differential Signaling) interface standard, the source start pulse SSP and the source sampling clock SSC may be omitted.

도 1을 참조하면, 유기발광표시장치(100)는, 유기발광표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)를 더 포함할 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다. Referring to FIG. 1 , the organic light emitting display device 100 supplies various voltages or currents to the organic light emitting display panel 110 , the data driver 120 , and the gate driver 130 , or controls various voltages or currents to be supplied. It may further include a power controller 150 that Such a power controller is also referred to as a power management integrated circuit (PMIC).

도 2는 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 서브픽셀 구조를 나타낸 도면이다. 2 is a diagram illustrating a schematic sub-pixel structure of the organic light emitting diode display 100 according to the present exemplary embodiment.

도 2를 참조하면, 본 실시예들에 따른 유기발광표시패널(110)에 매트릭스 타입으로 배치된 각 서브픽셀(SP)은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하기 위한 구동 회로로 구성된다. Referring to FIG. 2 , each sub-pixel SP arranged in a matrix type on the organic light emitting display panel 110 according to the present exemplary embodiments includes an organic light emitting diode (OLED) and an organic light emitting diode (OLED) for driving the same. It consists of a driving circuit.

도 2를 참조하면, 유기발광다이오드(OLED)의 구동 회로는, 기본적으로, 유기발광다이오드(OLED)로 전류를 공급하는 구동트랜지스터(DRT: Driving Transistor)와, 한 프레임 동안 일정 전압을 유지시켜주는 스토리지 캐패시터(Cstg: Storage Capacitor) 등으로 구성된다. Referring to FIG. 2 , the driving circuit of the organic light emitting diode (OLED) basically includes a driving transistor (DRT) that supplies current to the organic light emitting diode (OLED), and a driving transistor that maintains a constant voltage for one frame. It is composed of a storage capacitor (Cstg: Storage Capacitor).

유기발광다이오드(OLED)는 구동 트랜지스터(DRT)의 제1노드(N1)와 전기적으로 연결된 제1전극(예: 애노드 전극 또는 캐소드 전극)과 기전전압(EVSS, 그라운드 전압일 수 있음)이 인가되는 제2전극(예: 캐소드 또는 애노드 전극)을 갖는다. The organic light emitting diode (OLED) is a first electrode (eg, anode or cathode) electrically connected to the first node (N1) of the driving transistor (DRT) and an electromotive voltage (EVSS, which may be a ground voltage) is applied. It has a second electrode (eg, a cathode or anode electrode).

구동트랜지스터(DRT)는, 유기발광다이오드(OLED)의 제1전극(예: 애노드 전극 또는 캐소드 전극)에 전기적으로 연결되고 기준전압(Vref: Reference Voltage)이 인가되는 제1노드(N1)와, 데이터전압(Vdata)이 인가되는 제2노드(N2)와, 구동전압라인(DVL)과 전기적으로 연결되어 구동전압(EVDD)이 인가되는 제3노드(N3)를 갖는다. The driving transistor DRT is electrically connected to a first electrode (eg, an anode electrode or a cathode electrode) of an organic light emitting diode (OLED) and a first node N1 to which a reference voltage (Vref: Reference Voltage) is applied; It has a second node N2 to which the data voltage Vdata is applied, and a third node N3 electrically connected to the driving voltage line DVL to which the driving voltage EVDD is applied.

여기서, N2 노드는 게이트 노드이고, N1 노드는 소스 노드 또는 드레인 노드일 있고, N3 노드는 드레인 노드 또는 소스 노드일 수 있다. Here, the N2 node may be a gate node, the N1 node may be a source node or a drain node, and the N3 node may be a drain node or a source node.

스토리지 캐패시터(Cstg)는, 구동트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 전기적으로 연결된다. The storage capacitor Cstg is electrically connected between the N1 node and the N2 node of the driving transistor DRT.

도 3은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화를 나타낸 도면이다. 3 is a diagram illustrating voltage changes at the N1 node and the N2 node of the driving transistor DRT when the subpixels of the organic light emitting diode display 100 are driven according to the present exemplary embodiments.

도 3을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 각 서브픽셀을 구동하기 위하여, 먼저, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 일정 전압을 인가한다. Referring to FIG. 3 , in the organic light emitting diode display 100 according to the present exemplary embodiments, in order to drive each subpixel, a predetermined voltage is first applied to each of the N1 node and the N2 node of the driving transistor DRT.

즉, 구동트랜지스터(DRT)의 N1 노드에 정전압에 해당하는 기준전압(Vref)을 인가하고, 구동트랜지스터(DRT)의 N2 노드에 정전압에 해당하는 데이터전압(Vdata)을 인가한다. That is, the reference voltage Vref corresponding to the constant voltage is applied to the N1 node of the driving transistor DRT, and the data voltage Vdata corresponding to the constant voltage is applied to the N2 node of the driving transistor DRT.

이후, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 모두 플로팅(Floating) 시켜, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 상승을 유도한다.Thereafter, both the N1 node and the N2 node of the driving transistor DRT are floated to induce a voltage increase of the N1 node and the N2 node of the driving transistor DRT.

이와 같이, 전압 상승이 되고 있는 도중, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 사이에 연결된 스토리지 캐패시터(Cstg)에 의해, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전위차는 일정한 값(Vdata-Vref)으로 유지된다. As described above, while the voltage is rising, the potential difference between the N1 node and the N2 node of the driving transistor DRT is a constant value (Vdata) due to the storage capacitor Cstg connected between the N1 node and the N2 node of the driving transistor DRT. -Vref) is maintained.

구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압이 상승하는 도중에, 구동트랜지스터(DRT)의 N1 노드의 상승한 전압이 유기발광다이오드(OLED)로 전류를 흐릴 수 있는 수준(즉, EVSS+Vth_OLED(OLED의 문턱전압)) 이상이 되면, 이때부터, 유기발광다이오드(OLED)로 전류가 흘러서 유기발광다이오드(OLED)가 발광하기 시작한다. While the voltages of the N1 node and the N2 node of the driving transistor DRT are rising, the increased voltage of the N1 node of the driving transistor DRT is at a level at which the current can flow to the organic light emitting diode (OLED) (that is, EVSS+Vth_OLED( threshold voltage of OLED)), from this point on, current flows to the organic light emitting diode (OLED) and the organic light emitting diode (OLED) starts to emit light.

다시 말해, 도 3을 참조하면, 각 서브픽셀에서, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 데이터전압(Vdata) 및 기준전압(Vref)이 인가된 이후, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드가 플로팅 되어, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각의 전압이 상승하다가, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압 이상이 되면, 각 서브픽셀의 유기발광다이오드(OLED)는 EST(Emission Start Time) 시점부터 발광을 시작한다.In other words, referring to FIG. 3 , in each subpixel, after the data voltage Vdata and the reference voltage Vref are applied to the N1 node and the N2 node of the driving transistor DRT, respectively, the N1 of the driving transistor DRT When the node and the N2 node are floated and the voltage of each of the N1 node and the N2 node of the driving transistor DRT rises, and the voltage of the N1 node of the driving transistor DRT becomes equal to or greater than the minimum light-emitting voltage, the organic light of each sub-pixel The light emitting diode OLED starts to emit light from an Emission Start Time (EST).

전술한 "발광가능 최소전압"은, 유기발광다이오드(OLED)가 턴 온(Turn-On) 되는 전압으로서, 유기발광다이오드(OLED)의 제2전극에 인가된 기저전압(EVSS, 그라운드 전압일 수 있음)과 유기발광다이오드(OLED)의 문턱전압(Vth_OLED)을 합한 전압 값일 수 있다. The above-described "minimum light-emitting voltage" may be a voltage at which the organic light emitting diode (OLED) is turned on, and may be a ground voltage (EVSS, ground voltage) applied to the second electrode of the organic light emitting diode (OLED). present) and the threshold voltage Vth_OLED of the organic light emitting diode (OLED).

여기서, 유기발광다이오드(OLED)의 문턱전압(Vth_OLED)은 유기발광다이오드(OLED)의 고유 특성치이다. 따라서, 유기발광다이오드(OLED)마다 고유 특성치가 다를 수 있다. 이는, 서브픽셀마다 발광가능 최소전압이 달라짐을 의미한다. Here, the threshold voltage Vth_OLED of the organic light emitting diode OLED is a unique characteristic value of the organic light emitting diode OLED. Accordingly, intrinsic characteristic values may be different for each organic light emitting diode (OLED). This means that the minimum light-emitting voltage is different for each sub-pixel.

도 3을 참조하면, 구동트랜지스터(DRT)의 N1 노드의 전압을 기준전압(Vref)에서 발광가능 최소전압까지 상승(Boosting)시키는 데 걸리는 "상승 시간(Boosting Time)"은, 데이터전압(Vdata), 특히, 유기발광다이오드(OLED)의 턴 온 전압 등에 따라 달라질 수 있다. Referring to FIG. 3 , the “boosting time” required to boost the voltage of the N1 node of the driving transistor DRT from the reference voltage Vref to the minimum light-emitting voltage is the data voltage Vdata. , in particular, may vary depending on the turn-on voltage of the organic light emitting diode (OLED).

따라서, 각 서브픽셀 내 유기발광다이오드(OLED)마다 고유 특성치에 해당하는 문턱전압(Vth_OLED)이 서로 달라지면, 서브픽셀 마다 유기발광다이오드(OLED)의 턴 온 전압, 즉, 발광가능 최소전압이 달라진다. 이로 인해, 구동트랜지스터(DRT)의 N1 노드의 전압을 기준전압(Vref)에서 발광가능 최소전압까지 상승(Boosting) 시키는 데 걸리는 "상승 시간(Boosting Time)"도 서브픽셀마다 달라져서, 화면상의 얼룩이 발생할 수 있다. Accordingly, when the threshold voltage Vth_OLED corresponding to a unique characteristic value is different for each organic light emitting diode (OLED) in each sub-pixel, the turn-on voltage of the organic light emitting diode (OLED), that is, the minimum light-emitting voltage, varies for each sub-pixel. As a result, the “boosting time” required to boost the voltage of the N1 node of the driving transistor DRT from the reference voltage Vref to the minimum light-emitting voltage also varies for each sub-pixel, which may cause unevenness on the screen. can

이와 같이, 상승 시간이 서브픽셀마다 달라서 발생할 수 있는 얼룩 현상은, 저계조 영상 또는 단일 패턴의 영상에서 더욱 두드러질 수 있다. As described above, a speckle phenomenon that may occur because the rise time is different for each sub-pixel may be more pronounced in a low grayscale image or a single pattern image.

이에, 본 실시예들은, 영상정보를 이용하여, 구동트랜지스터(DRT)의 N1 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 상승 시간(Boosting Time)을 빠르게 해주고, 이를 통해, 서브픽셀 간의 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있는 방법을 제공한다. Accordingly, the present embodiments use the image information to speed up the boosting time required to increase the voltage of the N1 node of the driving transistor DRT to the minimum light-emitting voltage possible, and through this, the rise time between sub-pixels It provides a method for preventing or reducing screen blur by reducing the deviation between the two.

도 4는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Reference Voltage) 및 데이터전압(Data Voltage)을 영상정보에 따라 변경하는 기법을 설명하기 위한 도면이다. 4 illustrates a reference voltage and a data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT when the subpixel of the organic light emitting diode display 100 according to the present exemplary embodiment is driven. It is a diagram for explaining a technique for changing , according to image information.

도 4를 참조하면, 해당 서브픽셀의 구동 타이밍에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압은, 영상정보에 따라 변경될 수 있다. Referring to FIG. 4 , at the driving timing of the corresponding subpixel, the reference voltage and the data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT may be changed according to image information.

이와 같이, 얼룩 현상이 잘 발생할 수 있는 영상을 표시해야 하는 경우, 해당 서브픽셀에서 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경함으로써, 구동트랜지스터(DRT)의 N1 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 상승 시간(Boosting Time)을 줄여주고, 이를 통해, 얼룩 현상을 방지하거나 줄여줄 수 있다. As such, when it is necessary to display an image in which a speckle phenomenon can easily occur, the reference voltage and data voltage applied to each of the N1 node and N2 node of the driving transistor DRT in the corresponding sub-pixel are changed according to the image information. A boosting time required to increase the voltage of the N1 node of the transistor DRT to the minimum light-emitting voltage is reduced, thereby preventing or reducing a speckle phenomenon.

구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 변경할 때 참조가 되는 "영상정보"는, 일 예로, 영상패턴정보 및 계조정보 등 중 하나 이상을 포함할 수 있다. When changing the reference voltage and data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT, "image information" referred to may include, for example, one or more of image pattern information and grayscale information. .

얼룩 현상이 잘 발생할 수 있는 패턴을 갖거나 계조를 갖는 영상을 표시해야 하는 경우, 해당 서브픽셀에서 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경함으로써, 구동트랜지스터(DRT)의 N1 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 상승 시간을 줄여주고, 이를 통해, 특정 패턴 또는 특정 계조의 영상 화면에서의 얼룩 현상을 방지하거나 줄여줄 수 있다. When it is necessary to display an image having a pattern or gradation in which a speckle phenomenon can easily occur, the reference voltage and data voltage applied to each of the N1 and N2 nodes of the driving transistor DRT in the corresponding sub-pixel are set according to the image information. By changing the change, the rise time required to increase the voltage of the N1 node of the driving transistor DRT to the minimum light-emitting voltage is reduced, thereby preventing or reducing unevenness in the image screen of a specific pattern or a specific grayscale. .

이와 관련하여, 타이밍 컨트롤러(140)는, 입력된 영상데이터(Data)를 영상 분석하여, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압에 대한 변경여부 및 변경치를 결정할 수 있다. In this regard, the timing controller 140 analyzes the input image data Data, and determines whether the reference voltage and the data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT are changed and the value of the change. can decide

여기서, 영상 분석은, 일 예로, 영상데이터에 대한 히스토그램(Histogram) 정보, 영상데이터에 대한 휘도 정보, 영상데이터에 대한 피크(Peak) 휘도 정보, 영상 복잡도 정보 등을 이용하여 영상데이터를 분석하여, 영상패턴, 계조 등을 파악하는 프로세스이다. Here, the image analysis is, for example, by analyzing image data using histogram information for image data, luminance information for image data, peak luminance information for image data, image complexity information, etc., It is the process of grasping the image pattern, gradation, etc.

예를 들어, 64 Gray 패턴은 저계조 영역에 히스토그램이 몰려있고, 피크 휘도가 높고, 영상 복잡도가 낮다. 따라서, 기준전압 및 데이터전압의 변경이 필요할 수 있다. For example, in the 64 Gray pattern, histograms are concentrated in the low grayscale region, the peak luminance is high, and the image complexity is low. Accordingly, it may be necessary to change the reference voltage and the data voltage.

타이밍 컨트롤러(140)는, 기준전압 및 데이터전압을 변경할 필요가 있다고 판단되면, 데이터를 변경치 만큼 변경하여 변경 데이터(Data')를 데이터 구동부(120)로 공급한다. 이에 따라, 데이터 구동부(120)는, 공급받은 변경 데이터(Data')를 아날로그 전압값에 해당하는 변경 데이터전압(Vdata')으로 변환하여 해당 서브픽셀에서의 구동트랜지스터(DRT)의 N2 노드로 인가해준다. When it is determined that it is necessary to change the reference voltage and the data voltage, the timing controller 140 changes the data by the changed value and supplies the changed data Data' to the data driver 120 . Accordingly, the data driver 120 converts the supplied changed data Data' into a changed data voltage Vdata' corresponding to an analog voltage value and applies it to the N2 node of the driving transistor DRT in the corresponding sub-pixel. does it

또한, 타이밍 컨트롤러(140)는, 타이밍 컨트롤러(140)는, 기준전압 및 데이터전압을 변경할 필요가 있다고 판단되면, 기존의 기준전압(Vref)에 대한 변경치(△V)를 결정하여 이를 전원 컨트롤러(150)로 제공한다. In addition, when the timing controller 140 determines that it is necessary to change the reference voltage and the data voltage, the timing controller 140 determines a change value ΔV with respect to the existing reference voltage Vref and converts it to the power controller. (150).

이에 따라, 전원 컨트롤러(150)는, 기존의 기준전압(Vref)에서 변경치(△V)만큼 변경된 기준전압(Vref'=Vref+△V)를 해당 서브픽셀에서의 구동트랜지스터(DRT)의 N1 노드로 인가해준다. Accordingly, the power controller 150 converts the reference voltage (Vref'=Vref+ΔV), which is changed by the change value (ΔV) from the existing reference voltage (Vref), to the N1 node of the driving transistor (DRT) in the corresponding sub-pixel. approve it with

전술한 타이밍 컨트롤러(140)를 이용하면, 영상 분석을 통해, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압에 대한 변경여부 및 변경치를 결정하여, 구동트랜지스터(DRT)의 N1 노드의 전압에 대한 상승 시간을 효과적으로 줄여주어, 영상 화면에서의 얼룩 현상을 효과적으로 방지하거나 줄여줄 수 있다. Using the above-described timing controller 140, it is determined whether or not to change the reference voltage and data voltage applied to each of the N1 node and N2 node of the driving transistor DRT and the change value through image analysis, and the driving transistor DRT ) effectively reduces the rise time of the voltage of the N1 node, thereby effectively preventing or reducing the smearing phenomenon in the video screen.

도 5는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경한 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST')를 나타낸 도면이다. 5 illustrates a case in which a reference voltage and a data voltage applied to each of the N1 node and N2 node of the driving transistor DRT are changed according to image information when the subpixel of the organic light emitting diode display 100 according to the present exemplary embodiment is driven. , a diagram showing the voltage change (Vref->Vref', Vdata->Vdata') and the light emission start time change (EST->EST') of the N1 node and the N2 node of the driving transistor DRT.

도 5를 참조하면, 전압 가변 후, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref')과 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압(Vdata')은, 전압 가변 전, 구동트랜지스터(DRT)의 N1 노드에 인가된 기존의 기준전압(Vref)과 구동트랜지스터(DRT)의 N2 노드에 인가된 기존의 데이터전압(Vdata)보다 높다. Referring to FIG. 5 , after the voltage is varied, the reference voltage Vref′ applied to the N1 node of the driving transistor DRT and the data voltage Vdata′ applied to the N2 node of the driving transistor DRT are, before the voltage varying, , higher than the existing reference voltage Vref applied to the N1 node of the driving transistor DRT and the existing data voltage Vdata applied to the N2 node of the driving transistor DRT.

도 5를 참조하면, 전압 가변에 의해, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압의 변경치(△V)와 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압의 변경치(△V)는 서로 동일하다. Referring to FIG. 5 , a change value (ΔV) of the reference voltage applied to the N1 node of the driving transistor DRT and a change value (Δ) of the data voltage applied to the N2 node of the driving transistor DRT by changing the voltage V) are equal to each other.

따라서, 전압 가변 후, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref')과 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압(Vdata')은 하기 수학식 1과 같이 표현될 수 있다. Accordingly, after the voltage is varied, the reference voltage Vref' applied to the N1 node of the driving transistor DRT and the data voltage Vdata' applied to the N2 node of the driving transistor DRT can be expressed as Equation 1 below. can

수학식 1에서, Vref' 및 Vdata'는 전압 가변 후 기준전압 및 데이터전압이고, Vref 및 Vdata는 전압 가변 전, 기존의 기준전압 및 데이터전압이다. △V는 기존의 기준전압 및 데이터전압의 변경치이다. In Equation 1, Vref' and Vdata' are the reference voltage and the data voltage after the voltage change, and Vref and Vdata are the existing reference voltage and the data voltage before the voltage change. ΔV is the change value of the existing reference voltage and data voltage.

전술한 바와 같이, 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 동일한 변경치만큼 높여줌으로써, 서브픽셀의 발광 특성(예: Cstg의 전위차 등)을 변화시키지 않으면서도, 구동트랜지스터(DRT)의 N1 노드의 전압 상승 시간만을 빨라지게 하여, 발광시작시점을 EST(전압가변 전의 발광시작시점)에서 EST'(전압가변 후의 발광시작시점)로 빠르게 해줄 수 있다. As described above, before the N1 node and the N2 node of the driving transistor DRT in the corresponding subpixel are floated, the reference voltage and the data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT are set by the same change value. By increasing it, only the voltage rise time of the N1 node of the driving transistor (DRT) is accelerated without changing the light emission characteristics of the subpixel (eg, the potential difference of Cstg, etc.) time) to EST' (time to start light emission after voltage change).

이와 같이, 전압 상승 시간이 빨라져 좀 더 빠른 타이밍에 발광이 시작하게 됨으로써, 서브픽셀 간의 전압 상승 시간(즉, 발광하는데 걸리는 시간)의 편차도 줄어들거나 줄어들 확률이 높아져서 얼룩이 발생하는 현상을 개선해줄 수 있다. As described above, since the voltage rise time is increased and light emission starts at a faster timing, the variation in the voltage rise time (that is, the time it takes to emit light) between subpixels is also reduced or the probability of reduction is increased, thereby improving the phenomenon of staining. have.

도 6은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 단색패턴정보에 따라 변경한 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST')를 나타낸 도면이다. 6 is a diagram illustrating a reference voltage and a data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT when the subpixel of the organic light emitting diode display 100 is driven according to the monochrome pattern information according to the present exemplary embodiment. In this case, it is a diagram showing the voltage change (Vref->Vref', Vdata->Vdata') and the light emission start time change (EST->EST') of the N1 node and the N2 node of the driving transistor DRT.

도 6을 참조하면, 영상패턴정보가 단색패턴을 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압이 변경될 수 있다. Referring to FIG. 6 , when the image pattern information is information indicating a monochromatic pattern, the reference voltage and the data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT may be changed.

도 6을 참조하면, 영상패턴정보가 단색패턴을 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)보다, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다. Referring to FIG. 6 , when the image pattern information is information indicating a monochromatic pattern, the reference voltage Vref' and the data voltage Vdata' applied to the N1 node and the N2 node of the driving transistor DRT, respectively, are It may be a voltage changed to be higher than the reference voltage Vref and the data voltage Vdata by a predetermined rising value ΔV.

즉, 영상패턴정보가 "단색패턴"을 나타내는 정보인 경우, 전압 가변 후, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 전압 가변 전의 기준전압(Vref) 및 데이터전압(Vdata)에 정해진 상승치(△V)만큼을 더한 전압 값(Vref'=Vref+△V, Vdata'=Vdata+△V)이 된다. That is, when the image pattern information is information indicating a "monochromatic pattern", the reference voltage Vref' and the data voltage Vdata' applied to the N1 node and the N2 node of the driving transistor DRT, respectively, after the voltage is varied, A voltage value (Vref'=Vref+ΔV, Vdata'=Vdata+ΔV) obtained by adding a predetermined rise value ΔV to the reference voltage Vref and data voltage Vdata before the voltage change is obtained.

전술한 바와 같이, 화면 영상의 패턴이 단색 패턴인 경우, 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 정전압이 기존에 비해 △V만큼 상승하였기 때문에, 서브픽셀의 발광 특성은 변하지 않으면서, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압(EVSS+Vth_OLED)에 이르는 시점이 EST(전압가변 전의 발광시작시점)에서 EST'(전압가변 후의 발광시작시점)로 빨라진다. 이에 따라, 서브픽셀 간의 구동트랜지스터(DRT)의 N1 노드의 전압 상승 편차가 개선되어, 단색 패턴 영상에서의 얼룩 현상을 방지하거나 줄여줄 수 있다. As described above, when the pattern of the screen image is a monochromatic pattern, before floating the N1 nodes and N2 nodes of the driving transistor DRT in the corresponding subpixel, the N1 node and the N2 node of the driving transistor DRT applied to each Since the constant voltage is increased by ΔV compared to the conventional one, the light emission characteristic of the sub-pixel does not change, and the time when the voltage of the N1 node of the driving transistor DRT reaches the minimum light emission voltage (EVSS+Vth_OLED) is EST (voltage variable). It accelerates from the light emission start time before) to EST' (the light emission start time after the voltage change). Accordingly, the voltage rise deviation of the N1 node of the driving transistor DRT between the sub-pixels is improved, so that it is possible to prevent or reduce a speckle phenomenon in a monochromatic pattern image.

도 7은 본 실시예들에 따른 유기발광표시장치(100)의 계조(Gray Scale)에 대한 휘도(밝기)의 변화 그래프이다. 도 8은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 변경한 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST')를 나타낸 도면이다. 7 is a graph showing a change in luminance (brightness) with respect to a gray scale of the organic light emitting diode display 100 according to the present exemplary embodiment. 8 illustrates a case in which a reference voltage and a data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT are changed according to grayscale information when the subpixels of the organic light emitting diode display 100 according to the present embodiments are driven. , a diagram showing the voltage change (Vref->Vref', Vdata->Vdata') and the light emission start time change (EST->EST') of the N1 node and the N2 node of the driving transistor DRT.

도 7을 참조하면, 계조(Gray Scale)가 높아짐에 따라 휘도도 커지고, 계조(Gray Scale)가 낮아짐에 따라 휘도도 작아진다. 즉, 고계조로 갈수록 휘도가 커지고(밝아지고), 저계조로 갈수록 휘도가 작아진다(어두워진다).Referring to FIG. 7 , as the gray scale increases, the luminance increases, and as the gray scale decreases, the luminance decreases. That is, the luminance increases (brighter) as it goes to a higher gradation, and decreases (darker) as it goes to a low gradation.

도 7을 참조하면, 저계조 영역에서, 얼룩 현상이 더욱 두드러지게 발생하기 때문에, 본 실시예들에서는, 특정 계조(a) 이하의 저계조 영역에서, 기준전압을 기존의 기준전압(Vref)보다 변경치(△V)만큼 변경시킨다. 이러한 기준전압의 변경과 마찬가지로, 데이터전압도 기존의 데이터전압(Vdata)보다 변경치(△V)만큼 변경시킨다. Referring to FIG. 7 , since the speckle phenomenon occurs more conspicuously in the low grayscale region, in the present embodiments, the reference voltage is set higher than the existing reference voltage Vref in the low grayscale region below a specific grayscale (a). It is changed by the change value (ΔV). Similar to the change of the reference voltage, the data voltage is also changed by the change value ΔV compared to the existing data voltage Vdata.

도 7을 참조하면, 저계조 영역과는 다르게, 특정 계조를 초과하는 고계조 영역에서는, 기준전압 및 데이터전압을 기존의 기준전압(Vref) 및 데이터전압(Vdata)에서 변경하지 않는다. Referring to FIG. 7 , the reference voltage and data voltage are not changed from the existing reference voltage Vref and data voltage Vdata in the high grayscale region exceeding a specific grayscale, unlike the low grayscale region.

도 8을 참조하면, 영상정보에 포함된 계조정보가 현재의 영상이 저계조 영역에 속한 계조로 표현되는 영상이라는 것을 나타내는 경우, 즉, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압이 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 비해 변경될 수 있다. Referring to FIG. 8 , when the gray level information included in the image information indicates that the current image is an image represented by a gray level belonging to a low gray level region, that is, the gray level information is information indicating a gray level below a threshold value (a). In this case, the reference voltage and data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT may be changed compared to the existing reference voltage Vref and data voltage Vdata.

도 8을 참조하면, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)보다, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다. Referring to FIG. 8 , when the gray level information is information indicating a gray level below a threshold value a, the reference voltage Vref' and the data voltage Vdata' applied to the N1 node and the N2 node of the driving transistor DRT, respectively. ) may be a voltage changed to be higher than the existing reference voltage Vref and data voltage Vdata by a predetermined rise value ΔV.

즉, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref')은, 기존의 기준전압(Vref)에 정해진 상승치(△V)를 더한 전압(Vref+△V)이고 구동트랜지스터(DRT)의 N2 노드에 인가되는 데이터전압(Vdata')은, 기존의 데이터전압(Vdata)에 정해진 상승치(△V)를 더한 전압(Vdata+△V)이다. That is, when the gray level information is information indicating a gray level equal to or less than the threshold value (a), the reference voltage Vref' applied to the N1 node of the driving transistor DRT has a rising value (Δ) determined by the existing reference voltage Vref. V) plus a voltage (Vref+ΔV) and the data voltage Vdata′ applied to the N2 node of the driving transistor DRT is a voltage (Vdata+Δ) obtained by adding a predetermined rise value ΔV to the existing data voltage Vdata. V).

도 8을 참조하면, 저계조 영역에서 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 정전압이 기존에 비해 △V만큼 상승하였기 때문에, 서브픽셀의 발광 특성은 변하지 않으면서, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압(EVSS+Vth_OLED)에 이르는 시점이 EST(전압가변 전의 발광시작시점)에서 EST'(전압가변 후의 발광시작시점)로 빨라진다. 이에 따라, 서브픽셀 간의 구동트랜지스터(DRT)의 N1 노드의 전압 상승 편차가 개선되어, 저계조 영상에서의 얼룩 현상을 방지하거나 줄여줄 수 있다. Referring to FIG. 8 , before the N1 node and the N2 node of the driving transistor DRT in the corresponding subpixel are floated in the low grayscale region, the constant voltage applied to each of the N1 node and the N2 node of the driving transistor DRT is higher than in the prior art. Since ΔV is increased, the light emission characteristic of the sub-pixel does not change, and the time when the voltage of the N1 node of the driving transistor DRT reaches the minimum light emission voltage (EVSS+Vth_OLED) is EST (light emission start time before voltage change) to EST' (the starting point of light emission after voltage change). Accordingly, the voltage rise deviation of the N1 node of the driving transistor DRT between the sub-pixels is improved, and thus, it is possible to prevent or reduce the unevenness in the low grayscale image.

전술한 바와 같이, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 비해, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다. As described above, when the gray level information is information indicating a gray level below the threshold value a, the reference voltage Vref' and the data voltage Vdata' applied to the N1 node and the N2 node of the driving transistor DRT, respectively. may be a voltage changed to be higher by a predetermined rising value ΔV compared to the existing reference voltage Vref and data voltage Vdata.

이때, 계조정보가 임계값(a) 이하의 계조를 나타내는 정보인 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압(Vref') 및 데이터전압(Vdata')은, 기존의 기준전압(Vref) 및 데이터전압(Vdata)보다, 정해진 상승치(△V)만큼 높게 변경된 전압일 수 있다. At this time, when the gray level information is information indicating a gray level below the threshold value (a), the reference voltage Vref' and the data voltage Vdata' applied to the N1 node and the N2 node of the driving transistor DRT, respectively, are It may be a voltage changed to be higher than the reference voltage Vref and the data voltage Vdata by a predetermined rise value ΔV.

이때, 상승치(△V)는, 하나의 고정된 값일 수도 있고, 둘 이상의 계조 범위 각각 대응되어 미리 정해진 값 중에서 하나의 계조 범위에 대응되어 미리 정해진 값일 수 있다. 여기서, 둘 이상의 계조 법위 중 낮은 계조 범위일수록 대응되는 상승치가 클 수 있다. In this case, the rising value ΔV may be a single fixed value, or may be a predetermined value corresponding to one grayscale range among predetermined values corresponding to each of two or more grayscale ranges. Here, the lower the grayscale range among the two or more grayscale ranges, the greater the corresponding rise value may be.

또한, 상승치(△V)는, 고정된 값일 수도 있고, 계조에 따라 변경되는 값일 수도 있다. 예를 들어, 임계값(a) 이하의 계조가 낮아질수록, 상승치는 커질 수 있다. In addition, the rising value ΔV may be a fixed value or a value that changes according to the gray scale. For example, as the gray level below the threshold value (a) decreases, the rising value may increase.

전술한 바와 같이, 영상정보에 포함되는 계조정보로부터 확인된 계조가 임계값(a) 이상의 저계조일 때, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 변경하되, 그 변경치를 계조가 얼마나 낮은지에 따라 차등화할 수 있다. As described above, when the gray level confirmed from the gray level information included in the image information is a low gray level equal to or higher than the threshold value (a), the reference voltage and the data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT are changed. However, the change value may be differentiated according to how low the gray scale is.

도 9는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 계조정보에 따라 차등화하여 변경하는 기법과, 이 기법을 사용하는 경우, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드의 전압 변화(Vref->Vref', Vdata->Vdata')와 발광시작시점 변화(EST->EST'_S1, EST->EST'_S2)를 나타낸 도면이다. 9 is a diagram illustrating a change in which a reference voltage and a data voltage applied to each of the N1 and N2 nodes of the driving transistor DRT are differentiated according to grayscale information when the subpixels of the organic light emitting diode display 100 are driven according to the present exemplary embodiments; voltage change (Vref->Vref', Vdata->Vdata') and light emission start time change (EST->EST'_S1) of the N1 node and N2 node of the driving transistor (DRT) when this technique is used. , EST->EST'_S2).

도 9는, 임계값(a) 이하의 계조이되, 상대적으로 높은 계조인 케이스 1과 상대적으로 낮은 계조인 케이스 2가 있을 때, 케이스 1과 케이스 2에 대하여 차등화된 전압 가변을 한 것을 나타낸 도면이다. 9 is a diagram illustrating differential voltage variations for Case 1 and Case 2 when the gray level is less than or equal to the threshold value (a), and there are Case 1, which is a relatively high gray level, and Case 2, which is a relatively low gray level. .

도 9를 참조하면, 케이스 1(제1단계의 전압 가변 케이스)의 경우, 변경치는 케이스 1에 해당하는 계조에 대응되는 △V_S1이다. 이에 따라, 변경된 기준전압(Vref'_S1) 및 데이터전압(Vdata'_S1)은 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 케이스 1에 해당하는 계조에 대응되는 변경치(△V_S1)를 더한 전압이 된다. Referring to FIG. 9 , in the case of case 1 (the voltage variable case of the first stage), the change value is ΔV_S1 corresponding to the gray level corresponding to case 1 . Accordingly, the changed reference voltage Vref'_S1 and the data voltage Vdata'_S1 is a change value ΔV_S1 corresponding to the gray level corresponding to Case 1 in the existing reference voltage Vref and data voltage Vdata. is the added voltage.

즉, 케이스 1(제1단계의 전압 가변 케이스)의 경우, 변경된 기준전압(Vref'_S1)은 "Vref+△V_S1"이고, 변경된 데이터전압(Vdata'_S1)은 "Vdata+△V_S1"이다. That is, in case 1 (the voltage variable case of the first stage), the changed reference voltage Vref'_S1 is "Vref+ΔV_S1", and the changed data voltage Vdata'_S1 is "Vdata+ΔV_S1".

한편, 도 9를 참조하면, 케이스 2(제2단계의 전압 가변 케이스)의 경우, 변경치는 케이스 2에 해당하는 계조에 대응되는 △V_S2이다. Meanwhile, referring to FIG. 9 , in case 2 (the voltage variable case of the second stage), the change value is ΔV_S2 corresponding to the gray level corresponding to case 2 .

여기서, 케이스 2에 해당하는 계조는 케이스 1에 해당하는 계조보다 더 낮은 계조이다. 그리고, 케이스 2에서의 변경치 △V_S2는 케이스 1에서의 변경치 △V_S1보다 더 높은 전압 값이다(△V_S2>△V_S1). Here, the grayscale corresponding to Case 2 is a lower grayscale than the grayscale corresponding to Case 1. And, the change value ΔV_S2 in case 2 is a higher voltage value than the change value ΔV_S1 in case 1 (ΔV_S2>ΔV_S1).

케이스 2(제2단계의 전압 가변 케이스)의 경우, 변경된 기준전압(Vref'_S2) 및 데이터전압(Vdata'_S2)은 기존의 기준전압(Vref) 및 데이터전압(Vdata)에 케이스 2에 해당하는 계조에 대응되는 변경치(△V_S2)를 더한 전압이 된다. In case 2 (voltage variable case of the second stage), the changed reference voltage Vref'_S2 and data voltage Vdata'_S2 correspond to Case 2 in the existing reference voltage Vref and data voltage Vdata. The voltage is obtained by adding the change value ΔV_S2 corresponding to the grayscale.

즉, 케이스 2(제2단계의 전압 가변 케이스)의 경우, 변경된 기준전압(Vref'_S2)은 "Vref+△V_S2"이고, 변경된 데이터전압(Vdata'_S2)은 "Vdata+△V_S2"이다. That is, in case 2 (the voltage variable case of the second stage), the changed reference voltage Vref'_S2 is "Vref+ΔV_S2", and the changed data voltage Vdata'_S2 is "Vdata+ΔV_S2".

도 8을 참조하면, 전압 가변이 이루어지는 저계조 영역이더라도, 더욱더 저계조 영역일수록, 해당 서브픽셀 내 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 플로팅 시키기 전에, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 정전압을 더 많이 변경(상승)시킴으로써, 구동트랜지스터(DRT)의 N1 노드의 전압이 발광가능 최소전압(EVSS+Vth_OLED)에 이르는 시점을 더 빨라지게 할 수 있다. 이에 따라, 서브픽셀 간의 구동트랜지스터(DRT)의 N1 노드의 전압 상승 편차가 계조 특성에 따라 적응적으로 개선되어, 저계조 영상에서의 얼룩 현상을 더욱 효과적으로 방지하거나 줄여줄 수 있다. Referring to FIG. 8 , even in the low grayscale region in which the voltage is varied, the lower the grayscale region, the more the N1 node and the N1 node of the driving transistor DRT before floating the N1 node and the N2 node of the driving transistor DRT in the subpixel. By changing (increasing) the constant voltage applied to each of the N2 nodes more, the time at which the voltage of the N1 node of the driving transistor DRT reaches the minimum light-emitting voltage EVSS+Vth_OLED may be faster. Accordingly, the voltage rise deviation of the N1 node of the driving transistor DRT between the sub-pixels is adaptively improved according to the grayscale characteristics, thereby more effectively preventing or reducing the unevenness in the low grayscale image.

도 10은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구동 시, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가되는 기준전압 및 데이터전압을 영상정보에 따라 변경하는 기법을 통해 얼룩 개선 효과를 나타낸 도면이다. 10 is a method for changing a reference voltage and a data voltage applied to each of the N1 node and the N2 node of the driving transistor DRT according to image information when the subpixel of the organic light emitting diode display 100 according to the present embodiments is driven. It is a diagram showing the stain improvement effect through

도 10을 참조하면, 저계조 영상 또는 단색 패턴 영상인 경우, 기존의 기준전압(Vref) 및 데이터전압(Vdata)이, 전압 가변 없이, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 경우, 화면의 좌우에 상당히 뚜렷한 얼룩(1000)이 보인다. Referring to FIG. 10 , in the case of a low grayscale image or a monochromatic pattern image, the existing reference voltage Vref and data voltage Vdata are applied to each of the N1 node and N2 node of the driving transistor DRT without changing the voltage. In this case, fairly distinct stains 1000 are seen on the left and right sides of the screen.

도 10을 참조하면, 제1단계의 전압 가변을 통해, 기존의 기준전압(Vref) 및 데이터전압(Vdata)이 △V_S1만큼 높아진 기준전압(Vref'=Vref+△V_S1) 및 데이터전압(Vdata'=Vdata+△V_S1)이 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 경우, 전압 가변이 없는 경우에 비해, 화면의 좌우에 덜 뚜렷한 얼룩(1000)이 보이게 된다. Referring to FIG. 10 , through the voltage change in the first step, the reference voltage Vref'=Vref+ΔV_S1 and the data voltage Vdata'= When Vdata+ΔV_S1) is applied to each of the N1 node and the N2 node of the driving transistor DRT, less distinct spots 1000 are seen on the left and right sides of the screen compared to the case where there is no voltage change.

도 10을 참조하면, 제2단계의 전압 가변을 통해, 기존의 기준전압(Vref) 및 데이터전압(Vdata)이 △V_S1보다 높은 △V_S2만큼 높아진 기준전압(Vref'=Vref+△V_S2) 및 데이터전압(Vdata'=Vdata+△V_S2)이 구동트랜지스터(DRT)의 N1 노드 및 N2 노드 각각에 인가된 경우, 전압 가변이 없는 경우 및 제1단계의 전압 가변에 비해, 화면의 좌우에 얼룩(1000)이 발생하지 않거나 거의 보이지 않게 된다. Referring to FIG. 10 , through the voltage change in the second step, the reference voltage Vref'=Vref+ΔV_S2 and the data voltage in which the existing reference voltage Vref and data voltage Vdata are increased by ΔV_S2 higher than ΔV_S1 When (Vdata'=Vdata+ΔV_S2) is applied to each of the N1 node and N2 node of the driving transistor DRT, when there is no voltage variation and compared to the voltage variation in the first stage, spots 1000 are formed on the left and right sides of the screen It does not occur or becomes almost invisible.

이상에서 전술한 바와 같이, 본 실시예들에 따른 유기발광표시패널(110)의 각 서브픽셀은, 기본적으로, 유기발광다이오드(OLED), 구동트랜지스터(DRT) 및 스토리지 캐패시터(Cstg)를 포함하여 구성된다. As described above, each sub-pixel of the organic light emitting display panel 110 according to the present embodiments basically includes an organic light emitting diode (OLED), a driving transistor (DRT), and a storage capacitor (Cstg). is composed

본 실시예들에 따른 유기발광표시패널(110)의 각 서브픽셀은, 이러한 기본 구성(OLED, DRT, Cstg) 이외에, 서브픽셀 구동 방식, 패널 설계 방식, 제공 기능 등에 따라, 추가적인 구성(예: 트랜지스터, 캐패시터 등)을 더 포함할 수 있다. Each sub-pixel of the organic light emitting display panel 110 according to the present embodiments has an additional configuration (eg: transistors, capacitors, etc.) may be further included.

한편, 본 실시예들에 따른 유기발광표시장치(100)는, 휘도 균일도를 위하여, 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압, 이동도 등의 고유 특성치에 대한 편차를 센싱 및 보상해줄 수 있다. On the other hand, the organic light emitting display device 100 according to the present exemplary embodiments may sense and compensate for variations in intrinsic characteristics such as threshold voltage and mobility of the driving transistor DRT in the sub-pixel for luminance uniformity. .

이러한 센싱 및 보상 기능을 위한 서브픽셀 구조와, 센싱 및 보상 구성을 도 11 및 도 12에 예시적으로 도시한다. 11 and 12 exemplarily show a subpixel structure for such a sensing and compensation function and a sensing and compensation configuration.

도 11은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구조를 예시적으로 나타낸 도면이다. 도 12는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 센싱 및 보상 구성도이다.11 is a diagram exemplarily illustrating a sub-pixel structure of the organic light emitting diode display 100 according to the present exemplary embodiments. 12 is a diagram illustrating sub-pixel sensing and compensation of the organic light emitting diode display 100 according to the present exemplary embodiment.

도 11을 참조하면, 본 실시예들에 따른 유기발광표시패널(110)에서 각 서브픽셀에는, 유기발광다이오드(OLED), 구동트랜지스터(DRT) 및 스토리지 캐패시터(Cstg) 이외에, 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 더 배치될 수 있다Referring to FIG. 11 , in each sub-pixel in the organic light emitting display panel 110 according to the present exemplary embodiments, in addition to the organic light emitting diode OLED, the driving transistor DRT, and the storage capacitor Cstg, a first transistor T1 ) and a second transistor T2 may be further disposed.

도 11을 참조하면, 구동트랜지스터(DRT)는, 유기발광다이오드(OLED)의 제1전극(예: 애노드 전극 또는 캐소드 전극)에 전기적으로 연결되는 N1 노드와, 게이트 노드에 해당하는 N2 노드와, 구동전압라인(DVL)과 전기적으로 연결되어 구동전압(EVDD)이 인가되는 제3노드(N3)를 갖는다. Referring to FIG. 11 , the driving transistor DRT includes an N1 node electrically connected to a first electrode (eg, an anode electrode or a cathode electrode) of the organic light emitting diode OLED, an N2 node corresponding to a gate node, It has a third node N3 electrically connected to the driving voltage line DVL to which the driving voltage EVDD is applied.

도 11을 참조하면, 제1트랜지스터(T1)는, 제1게이트라인(GL')을 통해 게이트 노드로 인가되는 제1게이트 신호(SENSE)에 의해 제어되고, 구동트랜지스터(DRT)의 N1 노드와 기준전압라인(RVL: Reference Voltage Line) 사이에 전기적으로 연결된다. Referring to FIG. 11 , the first transistor T1 is controlled by the first gate signal SENSE applied to the gate node through the first gate line GL′, and is connected to the N1 node of the driving transistor DRT. It is electrically connected between reference voltage lines (RVL).

도 11을 참조하면, 제2트랜지스터(T2)는, 제2게이트라인(GL)을 통해 게이트 노드로 인가되는 제2게이트 신호(SCAN)에 의해 제어되고, 구동트랜지스터(DRT)의 N2 노드와 데이터라인(DL) 사이에 전기적으로 연결된다. Referring to FIG. 11 , the second transistor T2 is controlled by the second gate signal SCAN applied to the gate node through the second gate line GL, and the N2 node of the driving transistor DRT and the data It is electrically connected between the lines DL.

제2트랜지스터(T2)는, 제2게이트 신호(SCAN)에 의해 턴 온 된 경우, 데이터라인(DL)을 통해 공급된 데이터전압을 구동트랜지스터(DRT)의 N2 노드로 인가해준다. When the second transistor T2 is turned on by the second gate signal SCAN, the second transistor T2 applies the data voltage supplied through the data line DL to the N2 node of the driving transistor DRT.

여기서, 구동트랜지스터(DRT)의 N2 노드로 인가되는 데이터전압은, 발광 모드 구간에서 인가되는 전압인 경우, 전압 가변 전의 기존 데이터전압(Vdata)일 수도 있고, 전압 가변 후의 데이터전압(Vdata')일 수도 있다. Here, when the data voltage applied to the N2 node of the driving transistor DRT is a voltage applied in the light emitting mode section, it may be the existing data voltage Vdata before the voltage change, or the data voltage Vdata' after the voltage change. may be

한편, 구동트랜지스터(DRT)의 N2 노드로 인가되는 데이터전압은, 센싱 모드 구간에서 구동트랜지스터(DRT)의 N2 노드로 인가되는 전압일 수도 있는데, 이 경우, 이상에서 설명한 전압 가변과는 무관하고 센싱 용도로 미리 정해진 데이터전압이다. Meanwhile, the data voltage applied to the N2 node of the driving transistor DRT may be a voltage applied to the N2 node of the driving transistor DRT in the sensing mode period. It is a data voltage predetermined for the purpose.

이러한 제2트랜지스터(T2)는 구동트랜지스터(DRT)의 N2 노드의 전압을 제어하는 트랜지스터로서, "스위칭 트랜지스터"라고도 한다. The second transistor T2 is a transistor that controls the voltage of the N2 node of the driving transistor DRT, and is also referred to as a “switching transistor”.

한편, 구동트랜지스터(DRT)는 문턱전압, 이동도 등의 고유 특성치를 갖는다. 각 서브픽셀의 구동트랜지스터(DRT) 간의 고유 특성치가 서로 다른 경우, 각 서브픽셀 간의 휘도 편차를 발생시킬 수 있다. Meanwhile, the driving transistor DRT has unique characteristics such as a threshold voltage and mobility. When the intrinsic characteristic values between the driving transistors DRT of each sub-pixel are different from each other, a luminance deviation between the respective sub-pixels may occur.

각 서브픽셀의 구동트랜지스터(DRT)의 구동시간이 길어짐에 따라, 각 서브픽셀의 구동트랜지스터(DRT)가 열화(Degradation)가 더욱더 진행되어, 이러한 각 서브픽셀 간의 휘도 편차는 더욱 심화될 수 있다. As the driving time of the driving transistor DRT of each sub-pixel increases, the deterioration of the driving transistor DRT of each sub-pixel further progresses, and thus the luminance deviation between the sub-pixels may further intensify.

따라서, 본 실시예들에 따른 유기발광표시장치(100)는, 각 서브픽셀의 구동트랜지스터(DRT)의 고유 특성치를 센싱하여 그 편차를 보상해주는 기능을 제공할 수 있다. 이러한 보상을 "서브픽셀 보상" 또는 "구동트랜지스터(DRT)의 고유 특성치(문턱전압 또는 이동도) 보상"이라고도 한다. Accordingly, the organic light emitting display device 100 according to the present exemplary embodiments may provide a function of sensing a unique characteristic value of the driving transistor DRT of each sub-pixel and compensating for the deviation thereof. Such compensation is also referred to as “subpixel compensation” or “compensation of a unique characteristic value (threshold voltage or mobility) of a driving transistor (DRT)”.

도 11 및 도 12에 도시된 바와 같이, 각 서브픽셀에 존재하는 제1트랜지스터(T1)는, 서브픽셀 보상을 위해 구성된 트랜지스터이기도 한다. 11 and 12 , the first transistor T1 present in each sub-pixel is also a transistor configured for sub-pixel compensation.

또한, 서브픽셀 보상을 위해, 도 12에 도시된 바와 같이, 본 실시예들에 따른 유기발광표시장치(100)는, 스위치(SW)를 통해 기준전압라인(RVL)과 전기적으로 연결되고, 구동트랜지스터(DRT)의 N1 노드의 전압을 센싱하여 센싱데이터를 전송하는 아날로그 디지털 컨버터(ADC)를 더 포함할 수 있다. In addition, for sub-pixel compensation, as shown in FIG. 12 , the organic light emitting diode display 100 according to the present exemplary embodiments is electrically connected to the reference voltage line RVL through a switch SW, and is driven An analog-to-digital converter (ADC) that senses the voltage of the N1 node of the transistor (DRT) and transmits the sensed data may be further included.

도 12를 참조하면, 스위치(SW)는, 발광 타이밍, 센싱 타이밍 등의 제어 정보에 따라, 기준전압라인(RVL)과 연결된 노드(1230)를 기준전압(Reference Voltage)이 공급되는 노드(1210)와 아날로그 디지털 컨버터(ADC)와 연결된 노드(1220) 중 하나와 연결해준다. Referring to FIG. 12 , the switch SW connects the node 1230 connected to the reference voltage line RVL according to control information such as light emission timing and sensing timing to a node 1210 to which a reference voltage is supplied. and one of the nodes 1220 connected to the analog-to-digital converter (ADC).

도 11 및 도 12를 참조하면, 발광 모드 구간에서 또는 센싱 모드 구간 내 초기화 단계(DRT의 N1 및 N2 노드로 Vdata 및 Vref가 인가되는 단계)에서, 제1트랜지스터(T1)은, 제1게이트 신호(SENSE)에 의해 턴 온 된 경우, 기준전압라인(RVL)을 통해 공급된 기준전압(Reference Voltage)을 구동트랜지스터(DRT)의 N1 노드로 인가해준다. 11 and 12, in the light emitting mode section or in the sensing mode section in the initialization step (the step in which Vdata and Vref are applied to the N1 and N2 nodes of the DRT), the first transistor T1 is the first gate signal When turned on by SENSE, the reference voltage supplied through the reference voltage line RVL is applied to the N1 node of the driving transistor DRT.

센싱 모드 구간 내 센싱 단계(DRT의 N1 노드가 플로팅 되어 전압 상승이 일어나다가 포화하는 단계)에서, 제1트랜지스터(T1)은 제1게이트 신호(SENSE)에 의해 턴 온 되어, 기준전압라인(RVL)과 전기적으로 연결된 아날로그 디지털 컨버터(ADC)가 구동트랜지스터(DRT)의 N1 노드의 전압을 센싱할 수 있다. 여기서, 센싱된 전압은 Vdata-Vth로서, 구동트랜지스터(DRT)의 문턱전압 성분을 포함하고 있다. In the sensing step (the step in which the N1 node of the DRT floats and the voltage rises and then saturates) within the sensing mode section, the first transistor T1 is turned on by the first gate signal SENSE, and the reference voltage line RVL ) and an analog-to-digital converter (ADC) electrically connected to the N1 node of the driving transistor (DRT) may sense the voltage. Here, the sensed voltage is Vdata-Vth and includes a threshold voltage component of the driving transistor DRT.

여기서, 구동트랜지스터(DRT)의 N1 노드로 인가되는 기준전압(Reference Voltage)은, 발광 모드 구간에서 인가되는 전압인 경우, 전압 가변 전의 기존 기준전압(Vref)일 수도 있고, 전압 가변 후의 기준전압(Vref')일 수도 있다. Here, the reference voltage applied to the N1 node of the driving transistor DRT may be the existing reference voltage Vref before the voltage change, or the reference voltage after the voltage change ( Vref').

한편, 구동트랜지스터(DRT)의 N1 노드로 인가되는 기준전압(Reference Voltage)은, 센싱 모드 구간에서 구동트랜지스터(DRT)의 N1 노드로 인가되는 전압일 수도 있는데, 이 경우, 이상에서 설명한 전압 가변과는 무관하고 센싱 용도로 미리 정해진 기준전압이다. Meanwhile, the reference voltage applied to the N1 node of the driving transistor DRT may be a voltage applied to the N1 node of the driving transistor DRT in the sensing mode section. In this case, the voltage variable and is irrelevant and is a predetermined reference voltage for sensing purposes.

이러한 제1트랜지스터(T2)는 구동트랜지스터(DRT)의 N1 노드의 전압을 제어하고 센싱할 수 있도록 해주는 트랜지스터로서, "센싱 트랜지스터"라고도 한다. The first transistor T2 is a transistor that controls and senses the voltage of the N1 node of the driving transistor DRT, and is also referred to as a “sensing transistor”.

한편, 도 11을 참조하면, 제1게이트라인(GL') 및 제2게이트라인(GL)은, 동일한 게이트라인일 수도 있고, 다른 게이트라인일 수도 있다. Meanwhile, referring to FIG. 11 , the first gate line GL′ and the second gate line GL may be the same gate line or different gate lines.

전술한 바와 같은 서브픽셀 구조(T1, RVL 등) 및 서브픽셀 보상 구성(ADC, SW, RVL 등)을 통해, 각 서브픽셀 내 구동트랜지스터(DRT)의 고유 특성치(예: 문턱전압, 이동도 등)를 센싱하여 보상해줌으로써, 각 서브픽셀 간의 휘도 편차를 보상해줄 수 있다. Through the above-described sub-pixel structure (T1, RVL, etc.) and sub-pixel compensation configuration (ADC, SW, RVL, etc.) ) is sensed and compensated, thereby compensating for a luminance deviation between each sub-pixel.

한편, 도 13을 참조하여, 구동트랜지스터(DRT)의 문턱전압을 센싱하여 보상하는 방법에 대하여 간략하게 설명한다. Meanwhile, a method of sensing and compensating the threshold voltage of the driving transistor DRT will be briefly described with reference to FIG. 13 .

먼저, 초기화 단계로서, 구동트랜지스터(DRT)의 N1 노드에 기준전압(Reference Voltage)을 인가하고, 구동트랜지스터(DRT)의 N2 노드에 데이터전압(Data Voltage)을 인가하여, 구동트랜지스터(DRT)의 N1 노드 및 N2 노드를 초기화시킨다. First, as an initialization step, a reference voltage is applied to the N1 node of the driving transistor DRT, and a data voltage is applied to the N2 node of the driving transistor DRT. Initialize the N1 node and the N2 node.

다음으로, 센싱 단계로서, 구동트랜지스터(DRT)의 N2 노드에 데이터전압(Data Voltage)이 지속적으로 인가되고 있는 상태에서, 구동트랜지스터(DRT)의 N1 노드를 플로팅 시켜, 구동트랜지스터(DRT)의 N1 노드의 전압이 초기화 단계에서 인가되었던 기준전압(Reference Voltage)에서 상승하도록 해준다. Next, as a sensing step, in a state in which a data voltage is continuously applied to the N2 node of the driving transistor DRT, the N1 node of the driving transistor DRT is floated, and N1 of the driving transistor DRT is It allows the voltage of the node to rise from the reference voltage applied in the initialization phase.

이러한 구동트랜지스터(DRT)의 N1 노드의 전압 상승이 멈추게 되면, 이때, 아날로그 디지털 컨버터(ADC)가 구동트랜지스터(DRT)의 N1 노드의 포화한 전압을 센싱한다. When the voltage increase of the N1 node of the driving transistor DRT stops, at this time, the analog-to-digital converter ADC senses the saturated voltage of the N1 node of the driving transistor DRT.

아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은, 트랜지스터(DRT)의 N1 노드의 포화한 전압으로서, "Vdata-Vth" 값을 갖는다. Vsen는 측정된 값이고, Vdata는 이미 알고 있는 값이기 때문에, 이 두 값(Vsen, Vdata)으로부터 Vth를 알 수 있게 된다. The voltage Vsen sensed by the analog-to-digital converter ADC is a saturated voltage of the N1 node of the transistor DRT, and has a value of “Vdata-Vth”. Since Vsen is a measured value and Vdata is a known value, Vth can be known from these two values (Vsen, Vdata).

한편, 유기발광표시패널(110)에서 각 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압은 일정한 분포를 가지면서 서로 편차를 갖는다. Meanwhile, in the organic light emitting display panel 110 , the threshold voltages of the driving transistors DRT in each sub-pixel have a constant distribution and have deviations from each other.

또한, 유기발광표시패널(110)에서, 각 서브픽셀 내 구동트랜지스터(DRT)는 구동시간이 길어짐에 따라 열화가 더욱 많이 진행되어, 문턱전압 분포의 이동(Shift) 현상이 발생한다. In addition, in the organic light emitting display panel 110 , the deterioration of the driving transistor DRT in each sub-pixel increases as the driving time increases, resulting in a shift of the threshold voltage distribution.

이러한 문턱전압 분포의 이동 현상이 발생하게 되면, 각 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압의 편차를 보상하기 위한 보상값이 문턱전압(Vth) 보상을 할 수 있는 범위(문턱전압 보상범위)를 벗어나게 되어, 보상이 불가능한 상황이 초래될 수 있다. When this shifting of the threshold voltage distribution occurs, the compensation value for compensating for the deviation of the threshold voltage of the driving transistor DRT in each sub-pixel is within the threshold voltage Vth range (threshold voltage compensation range) This may lead to a situation in which compensation is impossible.

이에, 본 실시예들에 따른 유기발광표시장치(100)는, 문턱전압 분포의 이동 현상이 발생하여 보상이 불가능한 상황이 초래된 경우, 문턱전압 보상을 할 수 있도록 하는 방법을 제공한다. Accordingly, the organic light emitting display device 100 according to the present exemplary embodiments provides a method for enabling threshold voltage compensation when a situation in which compensation is impossible occurs due to a shift of the threshold voltage distribution.

도 13은 본 실시예들에 따른 유기발광표시장치(100)의 문턱전압(Vth) 보상범위를 나타낸 도면이다. 13 is a diagram illustrating a threshold voltage (Vth) compensation range of the organic light emitting diode display 100 according to the present exemplary embodiment.

도 13을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 미리 정해진 최소값 내지 최대값까지의 문턱전압 보상범위를 정의한다. Referring to FIG. 13 , the organic light emitting diode display 100 according to the present exemplary embodiments defines a threshold voltage compensation range from a predetermined minimum value to a maximum value.

도 13을 참조하면, 일 예로, 아날로그 전압 6V(Volt)에 대응되는 디지털 값 10 비트를 사용하는 경우, 문턱전압 보상범위는, 아날로그 전압의 범위로 표현하면, 6V 범위이고, 디지털 값의 범위로 표현하면, 0(최소값=최소 보상값) 내지 1023(최대값=최대 보상값)의 범위이다. 여기서, 1V는 약 167의 보상값(디지털 값)에 해당한다. Referring to FIG. 13 , as an example, when using 10 bits of a digital value corresponding to an analog voltage of 6V (Volt), the threshold voltage compensation range is 6V when expressed as a range of analog voltage, and is a range of digital values. Expressed, it ranges from 0 (minimum value = minimum compensation value) to 1023 (maximum value = maximum compensation value). Here, 1V corresponds to a compensation value (digital value) of about 167.

도 13을 참조하면, 문턱전압 보상범위에 해당하는 6V범위 중에서, 일 예로, 2V는 네거티브(Negative) 보상범위에 해당하고, 4V는 포지티브(Positive) 보상범위에 해당한다. Referring to FIG. 13 , among the 6V ranges corresponding to the threshold voltage compensation range, for example, 2V corresponds to a negative compensation range and 4V corresponds to a positive compensation range.

한편, 문턱전압 편차 또는 문턱전압 보상범위 등을 고려하여, 기준전압(Vref)이 최초에 결정된다. Meanwhile, the reference voltage Vref is initially determined in consideration of the threshold voltage deviation or the threshold voltage compensation range.

가령, 구동트랜지스터(DRT)의 N1 노드(예: 소스 노드)에 기준전압(Vref)이 인가되고, 구동트랜지스터(DRT)의 N2 노드(예: 게이트 노드)에는 데이터전압(Vdata)으로서 기준전압(Vref)+문턱전압 보상값이 인가됨으로써, 구동트랜지스터(DRT)의 N2 노드와 N2 노드의 전위차(예: Vgs)는, 문턱전압 보상값이 된다. For example, the reference voltage Vref is applied to the N1 node (eg, source node) of the driving transistor DRT, and the reference voltage Vref is applied to the N2 node (eg, gate node) of the driving transistor DRT as the data voltage Vdata. Vref) + the threshold voltage compensation value is applied, so that the potential difference (eg, Vgs) between the N2 node and the N2 node of the driving transistor DRT becomes the threshold voltage compensation value.

예를 들어, 구동트랜지스터(DRT)의 N1 노드가 소스 노드이고, 구동트랜지스터(DRT)의 N2 노드가 게이트 노드일 때, 기준전압(Vref)이 3V이고, 문턱전압 보상값이 334인 경우, 구동트랜지스터(DRT)의 소스 노드 전압(Vs)은 3V이고, 구동트랜지스터(DRT)의 게이트 노드 전압(Vg)은 5V이며, Vgs는 2V가 된다. For example, when the N1 node of the driving transistor DRT is the source node and the N2 node of the driving transistor DRT is the gate node, the reference voltage Vref is 3V and the threshold voltage compensation value is 334. The source node voltage Vs of the transistor DRT is 3V, the gate node voltage Vg of the driving transistor DRT is 5V, and Vgs is 2V.

도 13을 참조하면, 어떠한 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압 보상을 위해 필요한 보상값이 1023(최대값)보다 크거나 0(최소값)보다 작은 경우, 문턱전압 범위를 벗어나게 되어, 문턱전압 보상이 불가능한 상황이 발생한다. Referring to FIG. 13 , when the compensation value required for threshold voltage compensation of the driving transistor DRT in a certain sub-pixel is greater than 1023 (maximum value) or less than 0 (minimum value), the threshold voltage is out of the threshold voltage range. There are situations where compensation is impossible.

가령, 기준전압(Vref)의 초기값(Vo)이 3V로 가정하고, 문턱전압 보상범위, 즉 보상값의 최대값이 1023일 때, 문턱전압 보상값은 대략적으로 250 내지 300 사이에 분포한다. For example, assuming that the initial value Vo of the reference voltage Vref is 3V and the threshold voltage compensation range, that is, the maximum value of the compensation value, is 1023, the threshold voltage compensation value is approximately distributed between 250 and 300.

구동트랜지스터(DRT)의 구동시간이 상당히 길어지게 되면, 문턱전압이 포지티브(Positive) 방향으로 이동(Shift)하게 된다. 이에 따라, 문턱전압을 보상하기 위해 필요한 보상값도 증가하게 되고, 문턱전압 이동이 더욱 심해지면, 결국에는, 필요한 보상값이 문턱전압 보상범위의 최대 보상값(1023)을 초과하게 되어, 보상이 불가능한 상황이 야기된다. 도 14는 이러한 상황을 도시한 도면이다. When the driving time of the driving transistor DRT is considerably increased, the threshold voltage is shifted in a positive direction. Accordingly, the compensation value required to compensate the threshold voltage also increases, and if the threshold voltage shift becomes more severe, eventually, the necessary compensation value exceeds the maximum compensation value 1023 of the threshold voltage compensation range, so that compensation is not performed. Impossible situations arise. 14 is a diagram illustrating such a situation.

도 14는 본 실시예들에 따른 유기발광표시장치(100)에서, 구동시간 증가에 따른 문턱전압 분포의 이동현상과, 이에 따른 문턱전압 보상 가능 여부의 변화를 나타낸 도면이다. 14 is a diagram illustrating a shift of a threshold voltage distribution according to an increase in driving time and a change in whether or not threshold voltage compensation is possible in the organic light emitting diode display 100 according to the present exemplary embodiments.

도 14를 참조하면, 기준전압(Vref)이 초기값(V0)으로 설정된 상태에서, 구동시간이 길어지거나 구동트랜지스터(DRT)의 열화 정도가 심해지는 경우, 유기발광표시패널(110)에서의 각 서브픽셀 내 구동트랜지스터(DRT)의 문턱전압 분포의 포지티브 방향 이동(Positive Shift) 현상이 발생한다. Referring to FIG. 14 , when the driving time is prolonged or the degree of deterioration of the driving transistor DRT is severe when the reference voltage Vref is set to the initial value V0, each A positive shift phenomenon occurs in the threshold voltage distribution of the driving transistor DRT in the sub-pixel.

도 14를 참조하면, 이동 전 문턱전압 분포(A)에 따르면, 문턴접압을 보상하기 위해 필요한 보상값은 문턱전압 보상범위 내에 존재한다. Referring to FIG. 14 , according to the threshold voltage distribution A before movement, a compensation value necessary to compensate the moon turn voltage exists within the threshold voltage compensation range.

도 14를 참조하면, 구동시간 증가에 따라 문턱전압 분포의 이동 현상(A->B)이 발생하면, 문턱전압 보상에 필요한 보상값도 그만큼 증가하게 된다. Referring to FIG. 14 , when the threshold voltage distribution shifting phenomenon (A->B) occurs as the driving time increases, the compensation value required for threshold voltage compensation increases as much.

도 14를 참조하면, 구동시간 증가에 따라 구동트랜지스터(DRT)의 열화가 매우 많이 진행되는 경우, 이동한 문턱전압 분포(B) 상의 문턱전압을 보상하기 위해 필요한 보상값이 문턱전압 보상범위를 벗어나는 경우가 발생할 수 있다. 이러한 경우, 문턱전압 보상이 불가능한 상황이 초래된다. Referring to FIG. 14 , when the driving transistor DRT is greatly degraded as the driving time increases, the compensation value required to compensate the threshold voltage on the shifted threshold voltage distribution B is out of the threshold voltage compensation range. cases may occur. In this case, a situation in which threshold voltage compensation is impossible occurs.

도 15는 본 실시예들에 따른 유기발광표시장치(100)에서, 기준전압(Vref) 변경을 통한 문턱전압 보상을 가능하게 하는 것을 나타낸 도면이다.FIG. 15 is a diagram illustrating that it is possible to compensate a threshold voltage by changing the reference voltage Vref in the organic light emitting diode display 100 according to the present exemplary embodiments.

도 15를 참조하면, 구동트랜지스터(DRT)의 N1 노드에 인가되는 기준전압(Vref)은, 구동트랜지스터(DRT)의 열화 정도를 나타낸 정보의 변화량 또는 구동트랜지스터(DRT)의 구동시간의 증가량에 대응되는 하강치(△Vd=V0-V1)만큼 낮게 변경될 수 있다. Referring to FIG. 15 , the reference voltage Vref applied to the N1 node of the driving transistor DRT corresponds to an amount of change in information indicating the degree of deterioration of the driving transistor DRT or an increase in the driving time of the driving transistor DRT. It can be changed as low as the falling value (ΔVd=V0-V1).

도 15를 참조하면, 처음에는, 구동트랜지스터(DRT)의 N1 노드에 초기값 V0의 기준전압(Vref)을 인가한다. 이후, 구동트랜지스터(DRT)의 열화가 진행되면, 구동트랜지스터(DRT)의 열화 정도를 나타낸 정보의 변화량 또는 구동트랜지스터(DRT)의 구동시간의 증가량에 대응되는 하강치(△Vd)를 결정하여, 초기값 VO에서 하강치(△Vd)를 뺀 전압(V1=V0-△Vd)을 기준전압(Vref)으로 산출하여, 산출된 기준전압(Vref=V1)을 구동트랜지스터(DRT)의 N1 노드에 인가한다. Referring to FIG. 15 , initially, the reference voltage Vref of the initial value V0 is applied to the N1 node of the driving transistor DRT. Thereafter, when the deterioration of the driving transistor DRT proceeds, a decrease value ΔVd corresponding to the amount of change in the information indicating the degree of deterioration of the driving transistor DRT or the increase in the driving time of the driving transistor DRT is determined, The voltage (V1 = V0-ΔVd) obtained by subtracting the falling value (ΔVd) from the initial value VO is calculated as the reference voltage (Vref), and the calculated reference voltage (Vref = V1) is applied to the N1 node of the driving transistor (DRT). approve

이에 따라, 구동시간 증가에 따라 포지티브 방향으로 이동한 문턱전압 분포(B)가 네거티브 방향으로 이동할 수 있다. Accordingly, the threshold voltage distribution B moved in the positive direction may move in the negative direction as the driving time increases.

따라서, 기준전압(Vref)의 감소로 인해, 네거티브 방향으로 이동한 문턱전압 분포(C)에 따르면, 문턱전압 보상을 위해 필요한 보상값도 작아지게 되고, 결국에는, 문턱전압 보상을 위해 필요한 보상값이 문턱전압 보상범위 이내로 모두 들어올 수 있게 된다. Accordingly, due to the decrease of the reference voltage Vref, according to the threshold voltage distribution C shifted in the negative direction, the compensation value required for the threshold voltage compensation also becomes small, and eventually, the compensation value required for the threshold voltage compensation All of them can fall within this threshold voltage compensation range.

이에 따라, 문턱전압 보상이 불가능한 상황이 다시 가능한 상황으로 바뀌게 된다. Accordingly, a situation in which threshold voltage compensation is impossible is changed to a situation in which it is possible again.

위에서 언급한 구동트랜지스터(DRT)의 열화 정도를 나타낸 정보의 변화량은, 구동트랜지스터(DRT)의 문턱전압의 변화량일 수 있다. The amount of change in the information indicating the degree of deterioration of the driving transistor DRT mentioned above may be a change amount of the threshold voltage of the driving transistor DRT.

전술한 바와 같이, 구동트랜지스터(DRT)의 구동시간이 길어지거나 열화 정도가 심해져서 문턱전압 보상이 불가능한 상황이 발생하면, 기준전압을 소정값(△Vd)만큼 낮게 변경시켜, 문턱전압 보상을 가능하게 해줄 수 있다. 이에 따라, 문턱전압 보상이 불가능하여 발생하는 휘도 불균일 등의 화질 저하 현상을 방지하거나 줄여줄 수 있다. As described above, if the threshold voltage compensation is impossible because the driving time of the driving transistor DRT is prolonged or the degree of deterioration is severe, the threshold voltage compensation is possible by changing the reference voltage as low as the predetermined value ΔVd. can make you Accordingly, it is possible to prevent or reduce image quality deterioration, such as luminance non-uniformity, which occurs because threshold voltage compensation is impossible.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 유기발광다이오드와 연결된 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드의 전압 상승 특성을 개선시켜 화면 얼룩 현상을 방지하거나 줄여줄 수 있다. According to the present exemplary embodiments as described above, it is possible to prevent or reduce screen blur by improving the voltage rising characteristic of the source node or the drain node of the driving transistor DRT connected to the organic light emitting diode.

또한, 본 실시예들에 의하면, 영상정보를 이용하여, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다. In addition, according to the present embodiments, the voltage rise time required to increase the voltage of the source node or the drain node of the driving transistor DRT to the minimum possible light-emitting voltage is increased by using the image information, and through this, the By reducing the deviation between voltage rise times, it is possible to prevent or reduce screen blur.

또한, 본 실시예들에 의하면, 단일 패턴 영상 또는 저계조 영상에서, 구동트랜지스터(DRT)의 게이트 노드에 인가되는 데이터전압과, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 동일한 수준으로 높여줌으로써, 구동트랜지스터(DRT)의 게이트 노드와, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드를 플로팅 시킨 이후, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드의 전압을 발광가능 최소전압까지 상승시키는데 걸리는 전압 상승 시간을 빠르게 해주고, 이를 통해, 서브픽셀 간의 전압 상승 시간 간의 편차를 줄여줌으로써, 화면 얼룩 현상을 방지하거나 줄여줄 수 있다. Also, according to the present embodiments, in a single pattern image or a low grayscale image, the data voltage applied to the gate node of the driving transistor DRT and the reference voltage applied to the source node or the drain node of the driving transistor DRT are combined. By increasing the level to the same level, the gate node of the driving transistor DRT and the source node or drain node of the driving transistor DRT are floated, and then the voltage of the source node or the drain node of the driving transistor DRT is set to the minimum light-emitting voltage. By speeding up the voltage rise time required to rise to , thereby reducing the deviation between the voltage rise times between sub-pixels, it is possible to prevent or reduce screen blur.

또한, 본 실시예들에 의하면, 구동트랜지스터(DRT)의 소스 노드 또는 드레인 노드에 인가되는 기준전압을 낮춤으로써, 구동트랜지스터(DRT)의 문턱전압에 대하여 불가능했던 보상을 가능하게 해줄 수 있다. In addition, according to the present exemplary embodiments, by lowering the reference voltage applied to the source node or the drain node of the driving transistor DRT, it is possible to compensate for the threshold voltage of the driving transistor DRT, which was impossible.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description and the accompanying drawings are merely illustrative of the technical spirit of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine configurations within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 유기발광표시장치
110: 유기발광표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러100: organic light emitting display device
110: organic light emitting display panel
120: data driving unit
130: gate driver
140: timing controller

Claims

an organic light emitting display panel in which data lines and gate lines are arranged and subpixels are arranged in a matrix type;
a data driver driving the data lines;
a gate driver driving the gate lines; and
a timing controller controlling the data driver and the gate driver;
Each sub-pixel is
A driving transistor comprising: an organic light emitting diode; a driving transistor electrically connected to the first electrode of the organic light emitting diode and having a first node to which a reference voltage is applied, a second node to which a data voltage is applied, and a third node to which a driving voltage is applied; and a storage capacitor electrically connected between the first node and the second node of the driving transistor;
When the input image information is information representing a monochromatic pattern, the reference voltage and the data voltage applied to each of the first and second nodes of the driving transistor are increased to the same level.

delete

According to claim 1,
The timing controller is
An organic light emitting display device, characterized in that by analyzing input image data, whether to change and change values of a reference voltage and a data voltage applied to each of the first and second nodes of the driving transistor are determined.

According to claim 1,
The reference voltage applied to the first node of the driving transistor is,
The organic light emitting display device according to claim 1, wherein the value is changed as low as a falling value corresponding to a change amount of the information indicating the degree of deterioration of the driving transistor.

According to claim 1,
The reference voltage applied to the first node of the driving transistor is,
The organic light emitting diode display device according to claim 1, wherein the value is changed as low as a falling value corresponding to an increase in the driving time of the driving transistor.

According to claim 1,
In each sub-pixel,
a first transistor controlled by a first gate signal applied to the gate node and electrically connected between the first node of the driving transistor and a reference voltage line;
and a second transistor controlled by a second gate signal applied to the gate node and electrically connected between the second node of the driving transistor and the data line.

11. The method of claim 10,
and an analog-to-digital converter electrically connected to the reference voltage line through a switch and configured to sense the voltage of the first node of the driving transistor and transmit the sensed data.

data lines arranged in a first direction;
gate lines arranged in a second direction different from the first direction; and
including subpixels arranged in a matrix type;
Each sub-pixel is
A driving transistor comprising: an organic light emitting diode; a driving transistor electrically connected to the first electrode of the organic light emitting diode and having a first node to which a reference voltage is applied, a second node to which a data voltage is applied, and a third node to which a driving voltage is applied; and a storage capacitor electrically connected between the first node and the second node of the driving transistor;
When the input image information is information representing a monochromatic pattern, the reference voltage and the data voltage applied to each of the first and second nodes of the driving transistor are increased to the same level.

A driving transistor comprising: an organic light emitting diode; a driving transistor electrically connected to the first electrode of the organic light emitting diode and having a first node to which a reference voltage is applied, a second node to which a data voltage is applied, and a third node to which a driving voltage is applied; In the driving method of an organic light emitting display device comprising: an organic light emitting display panel in which sub-pixels including a storage capacitor electrically connected between a first node and a second node of the driving transistor are arranged in a matrix type;
an initialization step of applying a reference voltage to a first node of the driving transistor and applying a data voltage to a second node of the driving transistor;
a voltage increase induction step of floating the first node and the second node of the driving transistor; and
a light emitting step in which the organic light emitting diode emits light when the voltage of the first node of the driving transistor rises and becomes above the minimum possible light emitting voltage,
When the input image information is information representing a monochromatic pattern, in the initialization step, the reference voltage and the data voltage applied to each of the first and second nodes of the driving transistor are increased to the same level A method of driving a light emitting display device.

According to claim 1,
The image information includes at least one of histogram information, peak luminance information, and image complexity information.