KR102282444B1 - 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치 - Google Patents

3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치 Download PDF

Info

Publication number
KR102282444B1
KR102282444B1 KR1020190153569A KR20190153569A KR102282444B1 KR 102282444 B1 KR102282444 B1 KR 102282444B1 KR 1020190153569 A KR1020190153569 A KR 1020190153569A KR 20190153569 A KR20190153569 A KR 20190153569A KR 102282444 B1 KR102282444 B1 KR 102282444B1
Authority
KR
South Korea
Prior art keywords
vector
voltage
lag
lead
phase
Prior art date
Application number
KR1020190153569A
Other languages
English (en)
Other versions
KR20210064861A (ko
Inventor
박용순
허건
최기수
주성남
이진성
Original Assignee
(주)인텍에프에이
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인텍에프에이, 광주과학기술원 filed Critical (주)인텍에프에이
Priority to KR1020190153569A priority Critical patent/KR102282444B1/ko
Publication of KR20210064861A publication Critical patent/KR20210064861A/ko
Application granted granted Critical
Publication of KR102282444B1 publication Critical patent/KR102282444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명의 실시 형태는 전압 스위칭 상태에 따른 공간전압벡터의 영역으로서 A1,A2,A3,A4,A5,A6의 6개의 삼각형 영역으로 이루어진 영역을 전압 육각형이라 하고, 상전압 지령 벡터 산출 및 샘플링이 이루어지는 주기가 Ts라 하고, 전압 육각형 변 위에 위치하는 벡터로서 상전압 지령 벡터와 비교했을 때 오차의 크기가 같고 방향이 서로 반대인 두 벡터 중에서 상전압 지령 벡터보다 위상이 앞서는 벡터를 Vlead 벡터라 하고 상전압 지령 벡터보다 위상이 늦는 벡터를 Vlag 벡터라 할 때, Vlead 벡터와 Vlag 벡터를 산출하는 출력 벡터 산출부; Ts동안 상전압 지령 벡터가 합성되도록, 상기 Vlead벡터와 Vlag벡터 중 어느 하나를 Ts/2동안 상전압 지령 벡터를 대신하여 출력할 출력 벡터로서 결정하는 출력 벡터 및 캐리어 결정부; Ts/2동안 상전압 지령 벡터를 대신하여 출력할 Vlead벡터 또는 Vlag벡터의 스위칭 신호를 생성하여 인버터에 제공하는 스위칭 신호 생성부;를 포함할 수 있다.

Description

3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치{A voltage synthesizing apparatus for reducing common mode voltage in three phase voltage source inverter}
3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치{A voltage synthesizing apparatus for reducing common mode voltage in three phase voltage source inverter}
도 1의 3상 2-레벨 인버터와 같이 3상 전압원 인버터는 직류 전력을 교류 전력으로 변환하는 장치로서, 교류 전동기의 구동 시스템과 ESS(Energy Storage System), UPS(uninterruptable power source), 그리고 신재생 에너지 전력변환 시스템 등에 널리 사용되고 있다.
인버터는 IGBT(insulated gate bipolar transistor)와 같은 전력반도체의 고속 스위칭을 통해 전력변환을 하는데, 이로 인해 고주파 성분의 공통모드전압(CMV;Common Mode Voltage)이 발생된다.
3상 전압원 인버터의 공통모드전압(CMV;Vsn)은 하기의 [수학식 1]과 같이 3상 폴전압의 평균으로 정의된다.
Figure 112019121887517-pat00001
따라서 3상 전압원 인버터의 공통모드전압(Vsn)은 스위칭 상태에 따라 [표 1]과 같이 나타난다. 하기의 [표 1]에서 스위칭 상태 1은 윗쪽 스위치가 도통되고 아래쪽 스위치는 개방됨을 의미하고, 스위칭 상태 0은 그 반대를 의미한다.
[표 1]
Figure 112019121887517-pat00002
스위칭 상태에 따른 공간 전압 벡터를 도 2에 도시하였는데, 3상 전압원 인버터의 스위칭 상태는 SVPWM(Space Vector PWM) 이론에 의해 결정된다. V0과 V7을 영 벡터(zero vector)라 부르고 나머지는 유효 벡터라 부른다. SVPWM은 도 3과 같이 상전압 지령 벡터 V*가 주어졌을 때, 인접한 두 유효 벡터와 영 벡터를 이용하여 일정주기 동안 평균적으로 상전압 지령과 같은 전압을 발생시킨다.
Figure 112019121887517-pat00003
Figure 112019121887517-pat00004
이때, 영 벡터를 사용하게 되면 [표 1]에서 볼 수 있듯이 크기가 큰 공통모드전압이 발생한다. 참고로, 도 4는 SVPWM 사용시의 공통모드전압의 크기를 도시한 그림이다.
이러한 공통모드전압은 기생 용량(parasitic capacitance)을 통해 흐르는 누설 전류를 발생시켜 전동기의 베어링 결함과 높은 EMI(electromagnetic interference)를 발생시키며, 배터리 시스템의 전기적 부담을 증가시키는 문제점이 있다.
한국등록특허 10-1615482
본 발명의 기술적 과제는 영 벡터를 사용하지 않고 상전압 지령을 평균적으로 발생시키도록 함으로써, 공통모드전압의 피크 투 피크(peak to peak) 값을 Vdc에서
Figure 112019121887517-pat00005
수준으로 줄이도록 하는데 있다.
본 발명의 실시 형태는 전압 스위칭 상태에 따른 공간전압벡터의 영역으로서 A1,A2,A3,A4,A5,A6의 6개의 삼각형 영역으로 이루어진 영역을 전압 육각형이라 하고, 상전압 지령 벡터 산출 및 샘플링이 이루어지는 주기가 Ts라 하고, 전압 육각형 변 위에 위치하는 벡터로서 상전압 지령 벡터와 비교했을 때 오차의 크기가 같고 방향이 서로 반대인 두 벡터 중에서 상전압 지령 벡터보다 위상이 앞서는 벡터를 Vlead 벡터라 하고 상전압 지령 벡터보다 위상이 늦는 벡터를 Vlag 벡터라 할 때, Vlead 벡터와 Vlag 벡터를 산출하는 출력 벡터 산출부; Ts동안 상전압 지령 벡터가 합성되도록, 상기 Vlead벡터와 Vlag벡터 중 어느 하나를 Ts/2동안 상전압 지령 벡터를 대신하여 출력할 출력 벡터로서 결정하는 출력 벡터 및 캐리어 결정부; Ts/2동안 상전압 지령 벡터를 대신하여 출력할 Vlead벡터 또는 Vlag벡터의 스위칭 신호를 생성하여 인버터에 제공하는 스위칭 신호 생성부;를 포함할 수 있다.
상기 출력 벡터 산출부는, Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지를 판별하는 경우 판별 모듈; Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지에 따라서 Vlead 벡터와 Vlag 벡터를 산출하는 Vlead/Vlag산출 모듈;을 포함할 수 있다.
상기 경우 판별 모듈은, 상전압 지령 벡터가 A1 삼각형 영역부터 A6 삼각형 영역 중에서 어느 하나의 삼각형 영역 A(n)에 위치할 때, 상전압 지령 벡터의 위상과 크기에 따라서 Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지를 판별할 수 있다.
상기 경우 판별 모듈은, Vlead벡터와 Vlag벡터의 위치가 각각 A(n-1)과 A(n-1)에 위치하는 경우를 제1경우, Vlead벡터와 Vlag벡터의 위치가 각각 A(n-+1)과 A(n+-1)에 위치하는 경우를 제2경우, Vlead벡터와 Vlag벡터의 위치가 각각 A(n+1)과 A(n+1)에 위치할 때하는 경우를 제3경우로서 판별할 수 있다.
상기 Vlead/Vlag산출 모듈은, 상전압 지령 벡터가 위치하는 영역이 속하는 전압 육각형을 전압 제1육각형이라 하고, 상기 전압 제1육각형을 상전압 지령 벡터의 두 배만큼 평행이동시킨 선들을 전압 제2육각형이라 할 때, 상기 전압 제1육각형의 변과 전압 제2육각형의 변이 교차하는 두 개의 교점 중에서 하나의 교점에 위치하는 벡터를 Vlead라 하고 또 다른 교점에 위치하는 벡터를 Vlag로서 산출할 수 있다.
전압 제1육각형과 전압 제2육각형이 만나는 교점의 벡터 중에서 상전압 지령 벡터(V*)보다 위상이 앞서는 벡터를 Vlead 벡터로서 산출하고, 전압 제1육각형과 전압 제2육각형이 만나는 교점의 벡터 중에서 상전압 지령 벡터(V*)보다 위상이 늦는 벡터를 Vlag 벡터로서 산출할 수 있다.
상기 상전압 지령 벡터 및 캐리어 결정부는, Vlead벡터와 Vlag벡터 중 어느 벡터를 출력 벡터로서 먼저 출력할지 결정하는 출력 벡터 결정 모듈; 스위칭 신호 생성을 위해 출력 벡터와 비교되는 캐리어의 형태를 결정하는 캐리어 결정 모듈;을 포함할 수 있다.
상기 출력 벡터 결정 모듈은, Ts내에서 첫 Ts/2 주기에서 Vlead벡터를 출력벡터로 결정하고 다음 Ts/2 주기에서 Vlag벡터를 출력 벡터로 결정하거나, 또는 Ts내에서 첫 Ts/2 주기에서 Vlag벡터를 출력벡터로 결정하고 다음 Ts/2 주기에서 Vlead벡터를 출력 벡터로 결정할 수 있다.
상기 캐리어 결정 모듈은, 유효 벡터 중 한 상의 스위칭 상태만 1이고 나머지는 0인 유효 벡터를 SOV(single one vector)라 하고, 반대로 한 상의 스위칭 상태만 0이고 나머지는 1인 유효 벡터를 SZV(single zero vector)라 할 때, 캐리어의 기울기가 음일 경우 SOV가 먼저 출력되고 SZV가 나중에 출력되며, 캐리어의 기울기가 양일 경우 그 반대가 되는 원리를 이용하여 출력되는 유효 벡터의 순서를 결정하기 위해 Ts/2주기 동안의 캐리어 형태를 결정할 수 있다.
상기 스위칭 신호 생성부는, 상전압 지령 벡터가 주어지는 경우 상기 출력 벡터 산출부와 출력 벡터 및 캐리어 결정부를 거쳐 Vlead벡터와 Vlag벡터 중 하나에 해당하는 출력 벡터와, 캐리어 결정 모듈에서 결정한 캐리어 정보를 전달받아 SVPWM원리에 따라 스위칭 신호
Figure 112019121887517-pat00006
를 생성할 수 있다.
본 발명의 실시 형태에 따르면 3상 전압원 인버터의 스위칭 시 영 벡터를 사용하지 않음으로써, 공통모드전압의 피크 투 피크(peak to peak) 값을
Figure 112019121887517-pat00007
수준으로 줄일 수 있다.
도 1은 3상 2-레벨 인버터와 같이 직류 전력을 교류 전력으로 변환하는 장치를 도시한 그림.
도 2는 공간전압벡터를 도시한 그림.
도 3은 SVPWM에 따른 상전압 지령 벡터 합성을를 도시한 그림.
도 4는 SVPWM 사용시의 공통모드전압의 크기를 도시한 그림.
도 5는 본 발명의 실시예에 따른 두 개의 전압 육각형과 전압 합성 원리를을 도시한 그림.
도 6은 본 발명의 실시예에 따른 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치의 구성 블록도.
도 7은 본 발명의 실시예에 따른 출력 벡터의 위치를 도시한 그림.
도 8은 본 발명의 실시예에 따른 제어 벡터의 출력 출력 벡터 순서의 예시 그림.
도 9는 본 발명의 실시예에 따른 벡터 분할을 적용한 PWM 기법 적용시의 공통모드전압이 저감되는 예시 그림.
도 10은 본 발명의 실시예에 따른 캐리어 기울기에 따른 유효 벡터 출력 순서의 설정 예시 그림.
도 11은 본 발명의 실시예에 따른 스위칭이 한 상에서만 발생하도록 하기 위한 캐리어 기울기 설정 예시 그림.
이하, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 또한, 본 발명을 설명함에 있어 관련된 공지 기술 등이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그에 관한 자세한 설명은 생략하기로 한다.
도 5는 본 발명의 실시예에 따른 두 개의 전압 육각형을과 전압 합성 원리를 도시한 그림이며, 도 6은 본 발명의 실시예에 따른 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치의 구성 블록도이며, 도 7은 본 발명의 실시예에 따른 출력 벡터의 위치를 도시한 그림이며, 도 8은 본 발명의 실시예에 따른 제어 벡터의 출력 출력 벡터 순서의 예시 그림이며, 도 9는 본 발명의 실시예에 따른 벡터 분할을 적용한 PWM 기법 적용시의 공통모드전압이 저감되는 예시 그림이며, 도 10은 본 발명의 실시예에 따른 캐리어 기울기에 따른 유효 벡터 출력 순서의 설정 예시 그림이며, 도 11은 본 발명의 실시예에 따른 스위칭이 한 상에서만 발생하도록 하기 위한 캐리어 기울기 설정 예시 그림이다.
본 발명의 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치는, 영 벡터를 사용하지 않고 상전압 지령을 평균적으로 발생시켜 공통모드전압의 피크 투 피크(peak to peak) 값을
Figure 112019121887517-pat00008
에서
Figure 112019121887517-pat00009
수준으로 낮추도록 하여, 공통모드전압으로 인한 기생 용량(parasitic capacitance)을 통해 흐르는 누설 전류와, 높은 EMI(electromagnetic interference)가 발생되지 않도록 한다.낮춘다.
이를 위하여 본 발명의 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치는, 도 5에 도시한 바와 같이 상전압 지령 벡터(
Figure 112019121887517-pat00010
)와 오차의 크기가 같고 방향이 반대인 전압 육각형 테두리 상변 위의 Vlead 벡터와 Vlag 벡터를 산출하여 각각 Ts/2 동안 출력하는 것이다출력한다. 전압 육각형 상의 벡터는 SVPWM을 통해 출력 시 유효벡터만을 사용하기 때문에 3상 중 최대 전압을 가지는 상의 스위칭 신호는 항상 On이고 최소 전압을 가지는 상의 스위칭 신호는 항상 Off이므로 영벡터를 사용하는 시간이 없다. 전압 육각형 테두리 상변 위의 두 벡터는 상전압 지령 벡터(
Figure 112019121887517-pat00011
)의 두 배 만큼 평행이동시킨 전압 육각형과 원래 전압 육각형의 교점을 구함으로써 찾을 수 있다. 참고로, 상전압 지령 벡터(
Figure 112019121887517-pat00012
)보다 뒤지는 육각형 테두리 상변 위의 벡터를
Figure 112019121887517-pat00013
라 하고, 상전압 지령 벡터(
Figure 112019121887517-pat00014
)보다 앞서는 육각형 테두리 상변 위의 벡터를
Figure 112019121887517-pat00015
라 한다.
상전압 지령 벡터 (
Figure 112019121887517-pat00016
)와 오차의 크기가 같고 방향이 반대인 전압 육각형 테두리 상변 위의 두 벡터인 Vlead 벡터와 Vlag 벡터를 구하기 위해 산출되는 오차 벡터(
Figure 112019121887517-pat00017
)는 하기와 같이 정의할 수 있다.
Figure 112019121887517-pat00018
=
Figure 112019121887517-pat00019
본 발명의 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치를 상술하면, 도 6에 도시한 바와 같이 출력 벡터 산출부(100), 출력 벡터 및 캐리어 결정부(200), 및 스위칭 신호 생성부(300)를 포함할 수 있다. 참고로, 이러한 출력 벡터 산출부(100), 출력 벡터 및 캐리어 결정부(200), 및 스위칭 신호 생성부(300)가 구비되는 전압합성 장치는, 프로그램이 구비된 하드웨어로 구현될 수 있으며, 또는 PCB 기판의 회로 유닛에 의하여 구현될 수 있다.
출력 벡터 산출부(100)는, 전압 스위칭 상태에 따른 공간전압벡터의 영역으로서 A1,A2,A3,A4,A5,A6의 6개의 삼각형 영역으로 이루어진 영역을 전압 육각형이라 하고, 상전압 지령 벡터 산출 및 샘플링이 이루어지는 주기가 Ts라 하고, 전압 육각형 변 위에 위치하는 벡터로서 상전압 지령 벡터와 비교했을 때 오차의 크기가 같고 방향이 서로 반대인 두 벡터 중에서 상전압 지령 벡터보다 위상이 앞서는 벡터를 Vlead 벡터라 하고 상전압 지령 벡터보다 위상이 늦는 벡터를 Vlag 벡터라 할 때, Vlead 벡터와 Vlag 벡터를 산출하는 기능을 수행한다.
이러한 출력 벡터 산출부(100)는 경우 판별 모듈(110)과 VVlead/Vlag산출 모듈(120)을 구비할 수 있다.
경우 판별 모듈(110)은, Vlead벡터와 Vlag벡터가 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지를 판별하는 기능을 수행한다.
경우 판별 모듈(110)은, 상전압 지령 벡터가 A1 삼각형 영역부터 A6 삼각형 영역 중에서 어느 하나의 삼각형 영역 A(n)에 위치할 때, 상전압 지령 벡터의 위상과 크기에 따라서 Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지를 판별는데, Vlead벡터와 Vlag벡터의 위치가 각각 A(n-1)과 A(n-1)에 위치하는 경우를 제1경우, Vlead벡터와 Vlag벡터의 위치가 각각 A(n-+1)과 A(n+-1)에 위치하는 경우를 제2경우, Vlead벡터와 Vlag벡터의 위치가 각각 A(n+1)과 A(n+1)에 위치할 때하는 경우를 제3경우로서 판별하게 된다.
즉, 상전압 지령 벡터가 도 2의 전압 육각형 섹터 A1에 위치한다면 도 7과 같이 3가지 경우로 두 육각형이 만나는 변이 정해진다. 벡터 공간 상에서 상전압 지령 벡터가 섹터 A1에 위치할 때, Vlead벡터는 섹터 A1 Vlag벡터는 섹터 A6에 위치 할 때를 제1경우, Vlead벡터는 섹터 A2 Vlag벡터는 섹터 A6에 위치할 때를 제2경우, Vlead벡터는 섹터 A2 Vlag벡터는 섹터 A1에 위치 할 때를 제3경우라 할 때, 하기 수식을 통해 경우를 판별
[제1경우]
Figure 112019121887517-pat00020
[제2경우]
Figure 112019121887517-pat00021
&
Figure 112019121887517-pat00022
[제3경우]
Figure 112019121887517-pat00023
Vlead/Vlag산출 모듈(120)은, Vlead벡터와 Vlag벡터가 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지에 따라서 Vlead 벡터와 Vlag 벡터를 산출한다. 즉, 오차벡터를 산출한 후 상전압 지령 벡터에 더하거나 차감하는 오차 벡터(
Figure 112019121887517-pat00024
)의 산출식은 경우 판별 모듈(110)에서 판별한 경우(case)에 따라 달라진다.
이를 위해 Vlead/Vlag산출 모듈(120)은, 상전압 지령 벡터가 위치하는 영역이 속하는 전압 육각형을 전압 제1육각형이라 하고, 전압 제1육각형을 상전압 지령 벡터의 두 배만큼 평행이동시킨 선들을 전압 제2육각형이라 할 때, 전압 제1육각형의 변과 전압 제2육각형의 변이 교차하는 두 개의 교점 중에서 하나의 교점에 위치하는 벡터를 Vlead라 하고 또 다른 교점에 위치하는 벡터를 Vlag로서 산출하게 되는데, 전압 제1육각형과 전압 제2육각형이 만나는 교점의 벡터 중에서 상전압 지령 벡터(V*)보다 위상이 앞서는 벡터를 Vlead 벡터로서 산출하고, 전압 제1육각형과 전압 제2육각형이 만나는 교점의 벡터 중에서 상전압 지령 벡터(V*)보다 위상이 늦는 벡터를 Vlag 벡터로서 산출한다.
[제1경우] 도 7(a)
Figure 112019121887517-pat00025
는 인버터의 직류단 전압이며,
Figure 112019121887517-pat00026
는 정지좌표계에서 상전압 지령의 d축 전압,
Figure 112019121887517-pat00027
는 정지좌표계에서 상전압 지령의 q축 전압이며, 3상 2레벨 전압원 인버터의 스위칭 상태에 따른 공간전압벡터를 잇는 연결선인 전압 육각형에서 원점 벡터, [100] 벡터, 및 [110] 벡터로 이루어진 구역을 A1섹터라 할 때, 오차 벡터(
Figure 112019121887517-pat00028
)는,
Figure 112019121887517-pat00029
의 A수학식에 의해 산출된다.
[제2경우] 도 7(b)
상전압 지령 벡터(V*)가 A1섹터에 위치할 때, 오차 벡터(
Figure 112019121887517-pat00030
)는,
Figure 112019121887517-pat00031
의 B수학식에 의해 산출된다.
[제3경우] 상전압 지령 벡터(V*)가 A1섹터에 위치할 때, 오차 벡터(
Figure 112019121887517-pat00032
)는,
Figure 112019121887517-pat00033
의 C수학식에 의해 산출된다.
산출된 오차 벡터(
Figure 112019121887517-pat00034
)에 상전압 지령 벡터(V*)를 더하여 Vlag 벡터를 산출하며, 산출된 오차 벡터 (
Figure 112019121887517-pat00035
)에 상전압 지령 벡터(V*)를 차감하여 Vleadd 벡터를 산출한다.
한편, 상전압 지령 벡터(V*)가 A1 섹터 이외에 다른 섹터에 위치하는 경우, 우선 섹터 판별 과정을 거친 후, 해당 섹터 번호의에 따라 60°배 만큼 시계방향으로 지령 벡터를 회전시켜 A1섹터에 위치하도록 한다. A1 섹터에 위치시킨 상태에서 Vlag 벡터와 Vlead 벡터를 구하고, 섹터 번호의에 따라 60°배 만큼 Vlag 벡터와 Vlead 벡터를 반시계 방향으로 회전시키는 방식으로 모든 섹터에서 Vlag 벡터와 Vlead 벡터를 산출할 수 있다.
이를 자세히 기술하면정리하면 다음과 같다.
1) 상전압 지령 벡터가 A2 섹터에 위치하는 경우
3상 2레벨 전압원 인버터의 스위칭 상태에 따른 공간전압벡터를 잇는 연결선인 전압 육각형에서 원점 벡터, [110] 벡터, 및 [010] 벡터로 이루어진 구역을 A2섹터라 할 때, A2 섹터에 있는 상전압 지령 벡터(V*)를 시계 방향으로 60°회전시켜 A1 섹터에 위치시킨 후, 회전되어 A1섹터에 있는 상전압 지령 벡터(V*)를 대상으로 상기 A수학식, B수학식, C수학식 중 어느 하나의 수학식을 이용하여 오차 벡터(
Figure 112019121887517-pat00036
)를 산출한 후, 산출한 오차 벡터(
Figure 112019121887517-pat00037
)를 이용하여 Vlag 벡터와 Vlead 벡터를 1차 산출하고, 1차 산출한 Vlag 벡터와 Vlead 벡터를 반시계 방향으로 60°회전시켜 최종적인 Vlag 벡터와 Vlead 벡터를 산출한다.
2) 상전압 지령 벡터(V*)가 A3 섹터에 위치하는 경우
3상 2레벨 전압원 인버터의 스위칭 상태에 따른 공간전압벡터를 잇는 연결선인 전압 육각형에서 원점 벡터, [010] 벡터, 및 [011] 벡터로 이루어진 구역을 A3섹터라 할 때, A3 섹터에 있는 상전압 지령 벡터(V*)를 시계 방향으로 120°회전시켜 A1 섹터에 위치시킨 후, 회전되어 A1섹터에 있는 상전압 지령 벡터(V*)를 대상으로 A수학식, B수학식, C수학식 중 어느 하나의 수학식을 이용하여 오차 벡터(
Figure 112019121887517-pat00038
)를 산출한 후, 산출한 오차 벡터(
Figure 112019121887517-pat00039
)를 이용하여 Vlag 벡터와 Vlead 벡터를 1차 산출하고, 1차 산출한 Vlag 벡터와 Vlead 벡터를 반시계 방향으로 120°회전시켜 최종적인 Vlag 벡터와 Vlead 벡터를 산출할 수 있다.
3) 상전압 지령 벡터(V*)가 A4 섹터에 위치하는 경우
3상 2레벨 전압원 인버터의 스위칭 상태에 따른 공간전압벡터를 잇는 연결선인 전압 육각형에서 원점 벡터, [011] 벡터, 및 [101] 벡터로 이루어진 구역을 A4섹터라 할 때, A4 섹터에 있는 상전압 지령 벡터(V*)를 시계 방향으로 180°회전시켜 A1 섹터에 위치시킨 후, 회전되어 A1섹터에 있는 상전압 지령 벡터(V*)를 대상으로 상기 A수학식, B수학식, C수학식 중 어느 하나의 수학식을 이용하여 오차 벡터(
Figure 112019121887517-pat00040
)를 산출한 후, 산출한 오차 벡터(
Figure 112019121887517-pat00041
)를 이용하여 Vlag 벡터와 Vlead 벡터를 1차 산출하고, 1차 산출한 Vlag 벡터와 Vlead 벡터를 반시계 방향으로 180°회전시켜 최종적인 Vlag 벡터와 Vlead 벡터를 산출할 수 있다.
4) 상전압 지령 벡터(V*)가 A5 섹터에 위치하는 경우
3상 2레벨 전압원 인버터의 스위칭 상태에 따른 공간전압벡터를 잇는 연결선인 전압 육각형에서 원점 벡터, [101] 벡터, 및 [001] 벡터로 이루어진 구역을 A5섹터라 할 때, A5 섹터에 있는 상전압 지령 벡터(V*)를 시계 방향으로 240°회전시켜 A1 섹터에 위치시킨 후, 회전되어 A1섹터에 있는 상전압 지령 벡터(V*)를 대상으로 상기 A수학식, B수학식, C수학식 중 어느 하나의 수학식을 이용하여 오차 벡터(
Figure 112019121887517-pat00042
)를 산출한 후, 산출한 오차 벡터(
Figure 112019121887517-pat00043
)를 이용하여 Vlag 벡터와 Vlead 벡터를 1차 산출하고, 1차 산출한 Vlag 벡터와 Vlead 벡터를 반시계 방향으로 240°회전시켜 최종적인 Vlag 벡터와 Vlead 벡터를 산출할 수 있다.
5) 상전압 지령 벡터(V*)가 A6 섹터에 위치하는 경우
3상 2레벨 전압원 인버터의 스위칭 상태에 따른 공간전압벡터를 잇는 연결선인 전압 육각형에서 원점 벡터, [001] 벡터, 및 [100] 벡터로 이루어진 구역을 A6섹터라 할 때, A6 섹터에 있는 상전압 지령 벡터(V*)를 시계 방향으로 300°회전시켜 A1 섹터에 위치시킨 후, 회전되어 A1섹터에 있는 상전압 지령 벡터(V*)를 대상으로 A수학식, B수학식, C수학식 중 어느 하나의 수학식을 이용하여 오차 벡터(
Figure 112019121887517-pat00044
)를 산출한 후, 산출한 오차 벡터(
Figure 112019121887517-pat00045
)를 이용하여 Vlag 벡터와 Vlead 벡터를 1차 산출하고, 1차 산출한 Vlag 벡터와 Vlead 벡터를 반시계 방향으로 300°회전시켜 최종적인 Vlag 벡터와 Vlead 벡터를 산출할 수 있다.
상전압 지령 벡터 및 캐리어 결정부(200)는, Ts동안 상전압 지령 벡터가 합성되도록, 상기 Vlead벡터와 Vlag벡터 중 어느 하나를 Ts/2동안 상전압 지령 벡터를 대신하여 출력할 출력 벡터로서 결정하는데, 이를 위해 출력 벡터 결정 모듈(210)과 캐리어 결정 모듈(220)을 포함할 수 있다.
출력 벡터 결정 모듈(210)은, Vlead벡터와 Vlag벡터 중 어느 벡터를 출력 벡터로서 먼저 출력할지 결정한다. 즉, 산출된 Vlead벡터와 Vlag벡터 중 어느 하나의 벡터를 스위칭 주파수를 최소화 및 스위칭 패턴의 대칭성을 rhfugdku고려하여 본래의 상전압 지령 벡터 대신 출력 벡터로 설정하여 Ts/2 주기 동안 출력하도록 한다. 예컨대, Ts내에서 첫 Ts/2 주기에서 Vlead벡터를 출력벡터로 결정하고 다음 Ts/2 주기에서 Vlag벡터를 출력 벡터로 결정하거나, 또는 Ts내에서 첫 Ts/2 주기에서 Vlag벡터를 출력벡터로 결정하고 다음 Ts/2 주기에서 Vlead벡터를 출력 벡터로 결정한다. 참고로, 도 8은 스위칭 주파수 저감과 스위칭 패턴의 대칭성을 고려하여 벡터 출력 순서를 설정한 예시 그림이다. 따라서 3상 전압원 인버터의 스위칭 신호 생성 시, 도 9와 같이 공통모드전압의 첨두치를
Figure 112019121887517-pat00046
수준으로 유지할 수 있다.
캐리어 결정 모듈(220)은, 스위칭 신호 생성을 위해 출력 벡터와 비교되는 캐리어의 형태를 결정한다.
Vlead벡터와 Vlag벡터는 SVPWM을 통해 스위칭 신호를 생성하는데, 이때, 스위칭이 두 상에서 동시에 발생하는 경우 데드 타임동안 영벡터가 출력될 수 있다. 따라서 스위칭이 항상 한 상에서만 발생할 수 있도록 출력되는 유효벡터가 변경될 때 항상 인접한 유효벡터로만 변경되도록 조정해야 한다. 예를 들어 VlagVleadVleadVlag 순서로 상전압 지령이 설정될 때, 도 7(a)의 제1경우에서는 V6V1V1V2V2V1V1V6 순서로 유효벡터가 출력되야 하고, 도 7(b)의 제2경우에서는 V6V1V2V3V3V2V1V6 순서로 유효벡터가 출력되야 하고, 그리고 도 7(c)의 제3경우에서는 V1V2V2V3V3V2V2V1 순서로 유효벡터가 출력되야 한다.
캐리어를 이용하여 스위칭 신호를 생성하는 경우 캐리의 기울기를 변경하여 유효벡터 출력 순서를 조정할 수 있다. 유효 벡터 중 한 상의 스위칭 상태만 1이고 나머지는 0인 유효 벡터를 SOV(single one vector)라 하고, 반대로 한 상의 스위칭 상태만 0이고 나머지는 1인 유효 벡터를 SZV(single zero vector)라 할 때, 도 10과 같이 캐리어의 기울기에 따라서 SOV와 SZV 중 어떤 벡터가 먼저 출력될 것인지 설정되도록 한다. 즉, 캐리어의 기울기가 음일 경우 SOV가 먼저 출력되고 SZV가 나중에 출력되며, 캐리어의 기울기가 양일 경우 그 반대가 되는 원리를 이용하여 출력되는 유효 벡터의 순서를 결정하기 위해 Ts/2주기 동안의 캐리어 형태를 결정한다.
따라서 벡터 출력 시 스위칭이 항상 한 상에서만 발생할 수 있도록 도 11과 같이 캐리어를 설정하여 데드 타임 구간에서도 영 벡터가 출력되지 않도록 할 수 있다.
스위칭 신호 생성부(300)는, Ts/2동안 상전압 지령 벡터를 대신하여 출력할 Vlead벡터 또는 Vlag벡터의 스위칭 신호를 생성하여 인버터에 제공한다. 즉, 상전압 지령 벡터가 주어지는 경우 출력 벡터 산출부(100)와 출력 벡터 및 캐리어 결정부(200)를 거쳐 Vlead벡터와 Vlag벡터 중 하나에 해당하는 출력 벡터와, 캐리어 결정 모듈(220)에서 결정한 캐리어를 이용하여 정보를 전달받아 벡터 PWM(SVPWM;Space Vector PWM) SVPWM 원리에 따라 스위칭 신호 Sa, Sb, Sc를 생성할 수 있다. 참고로, 캐리어 기반의 SVPWM을 구현하기 위해서는 출력 벡터의 3상 폴 전압 지령에 아래와 같은 옵셋 전압을 더한 후 캐리어 비교를 통해 스위칭 신호를 생성하면 된다.
Figure 112019121887517-pat00047
여기서
Figure 112019121887517-pat00048
Figure 112019121887517-pat00049
는 3상 폴 전압 지령 중 가장 크기가 큰 값이고,
Figure 112019121887517-pat00050
Figure 112019121887517-pat00051
은 가장 크기가 작은 값이다.
벡터 PWM(SVPWM;Space Vector PWM)원리는 알려진 바와 같이 지령 전압과 인접한 2개의 유효 벡터를 이용하여 한 주기동안 평균ㅈ거으로 합성하는 것이다.
상술한 본 발명의 설명에서의 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것으로, 이 발명의 기술적 사상이 반드시 이 실시예만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경 및 균등한 타의 실시예가 가능한 것이다.

Claims (7)

  1. 전압 스위칭 상태에 따른 공간전압벡터의 영역으로서 A1,A2,A3,A4,A5,A6의 6개의 삼각형 영역으로 이루어진 영역을 전압 육각형이라 하고, 상전압 지령 벡터 산출 및 샘플링이 이루어지는 주기가 Ts라 하고, 전압 육각형 변 위에 위치하는 벡터로서 상전압 지령 벡터와 비교했을 때 오차의 크기가 같고 방향이 서로 반대인 두 벡터 중에서 상전압 지령 벡터보다 위상이 앞서는 벡터를 Vlead 벡터라 하고 상전압 지령 벡터보다 위상이 늦는 벡터를 Vlag 벡터라 할 때, Vlead 벡터와 Vlag 벡터를 산출하는 출력 벡터 산출부;
    Ts동안 상전압 지령 벡터가 합성되도록, 상기 Vlead벡터와 Vlag벡터 중 어느 하나를 Ts/2동안 상전압 지령 벡터를 대신하여 출력할 출력 벡터로서 결정하는 출력 벡터 및 캐리어 결정부;
    Ts/2동안 상전압 지령 벡터를 대신하여 출력할 Vlead벡터 또는 Vlag벡터의 스위칭 신호를 생성하여 인버터에 제공하는 스위칭 신호 생성부;를 포함하며,
    상기 출력 벡터 산출부는,
    Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지를 판별하는 경우 판별 모듈;
    Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지에 따라서 Vlead 벡터와 Vlag 벡터를 산출하는 Vlead/Vlag산출 모듈;을 포함하는 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치.
  2. 삭제
  3. 청구항 1에 있어서, 상기 경우 판별 모듈은,
    상전압 지령 벡터가 A1 삼각형 영역부터 A6 삼각형 영역 중에서 어느 하나의 삼각형 영역 A(n)에 위치할 때, 상전압 지령 벡터의 위상과 크기에 따라서 Vlead벡터와 Vlag벡터가 상기 A1,A2,A3,A4,A5,A6 중 각각 어느 삼각형 영역에 위치하는 경우(case)인지를 판별하는 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치.
  4. 청구항 3에 있어서, 상기 경우 판별 모듈은,
    Vlead벡터와 Vlag벡터의 위치가 각각 A(n-1)과 A(n)에 위치하는 경우를 제1경우, Vlead벡터와 Vlag벡터의 위치가 각각 A(n-1)과 A(n+1)에 위치하는 경우를 제2경우, Vlead벡터와 Vlag벡터의 위치가 각각 A(n)과 A(n+1)에 위치할 때하는 경우를 제3경우로서 판별하는 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치.
  5. 청구항 4에 있어서, 상기 Vlead/Vlag산출 모듈은,
    상전압 지령 벡터가 위치하는 영역이 속하는 전압 육각형을 전압 제1육각형이라 하고, 상기 전압 제1육각형을 평행이동시킨 선들을 전압 제2육각형이라 할 때, 상기 전압 제1육각형의 변과 전압 제2육각형의 변이 교차하는 두 개의 교점 중에서 하나의 교점에 위치하는 벡터를 Vlead라 하고 또 다른 교점에 위치하는 벡터를 Vlag로서 산출하는 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치.
  6. 청구항 5에 있어서,
    전압 제1육각형과 전압 제2육각형이 만나는 교점의 벡터 중에서 상전압 지령 벡터(V*)보다 위상이 앞서는 벡터를 Vlead 벡터로서 산출하고, 전압 제1육각형과 전압 제2육각형이 만나는 교점의 벡터 중에서 상전압 지령 벡터(V*)보다 위상이 늦는 벡터를 Vlag 벡터로서 산출하는 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치.
  7. 청구항 1에 있어서, 상기 상전압 지령 벡터 및 캐리어 결정부는,
    Vlead벡터와 Vlag벡터 중 어느 벡터를 출력 벡터로서 먼저 출력할지 결정하는 출력 벡터 결정 모듈;
    스위칭 신호 생성을 위해 출력 벡터와 비교되는 캐리어의 형태를 결정하는 캐리어 결정 모듈;
    을 포함하는 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치.
KR1020190153569A 2019-11-26 2019-11-26 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치 KR102282444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190153569A KR102282444B1 (ko) 2019-11-26 2019-11-26 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190153569A KR102282444B1 (ko) 2019-11-26 2019-11-26 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치

Publications (2)

Publication Number Publication Date
KR20210064861A KR20210064861A (ko) 2021-06-03
KR102282444B1 true KR102282444B1 (ko) 2021-07-27

Family

ID=76396847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190153569A KR102282444B1 (ko) 2019-11-26 2019-11-26 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치

Country Status (1)

Country Link
KR (1) KR102282444B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240020949A (ko) 2022-08-09 2024-02-16 인천대학교 산학협력단 반송파 위상 변이를 이용한 공통모드전압 및 축 전압 저감 및 제거 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101615482B1 (ko) * 2015-04-30 2016-04-26 중앙대학교 산학협력단 3상 전압원 인버터의 공통 모드 전압을 감소시키는 제어 장치 및 제어 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932679B1 (ko) * 2015-08-21 2018-12-28 경상대학교산학협력단 스위칭 제어를 위한 전력 변환 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101615482B1 (ko) * 2015-04-30 2016-04-26 중앙대학교 산학협력단 3상 전압원 인버터의 공통 모드 전압을 감소시키는 제어 장치 및 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240020949A (ko) 2022-08-09 2024-02-16 인천대학교 산학협력단 반송파 위상 변이를 이용한 공통모드전압 및 축 전압 저감 및 제거 방법 및 장치

Also Published As

Publication number Publication date
KR20210064861A (ko) 2021-06-03

Similar Documents

Publication Publication Date Title
EP3501091B1 (en) Modulation of ac/ac mmc
KR100611340B1 (ko) 영구 자석 모터 드라이브를 위한 공간 벡터 ｐｗｍ 변조기
Kumar et al. Simulation and comparison of SPWM and SVPWM control for three phase inverter
US6005783A (en) Method of synthesizing poly-phase AC voltage
JP5549697B2 (ja) 電流形電力変換装置
CN108966683B (zh) 逆变器控制装置
Hemanth Kumar et al. Investigation of switching sequences on a generalized SVPWM algorithm for multilevel inverters
Hussein et al. Detailed Simulink implementation for induction motor control based on space vector pulse width modulation SVPWM
KR102282444B1 (ko) 3상 전압원 인버터에서의 공통모드전압 저감을 위한 전압합성 장치
US11303224B2 (en) Inverter device with high follow-up capability
Bharatiraja et al. Design and Validation of Simple Space Vector PWM Scheme for Three-Level NPC-MLI with Investigation of Dc Link Imbalance using FPGA IP Core
Jeong et al. Finite control set–model predictive control of H8 inverter considering dead-time effect for PMSM drive systems with reduced conducted common-mode EMI and current distortions
US10224853B2 (en) AC rotary machine controller
Loh et al. Flux modulation for multilevel inverters
JP6070430B2 (ja) 直列多重インバータ制御装置の２段変化防止方法とその装置
Jeong et al. Space vector-based common-mode currents reduction method for h8 inverter topology in low-voltage DC microgrid
US11070143B2 (en) Power conversion device with selective voltage control
JP3431472B2 (ja) 電力変換装置
Andler et al. Improved model predictive control with loss energy awareness of a 3L-ANPC voltage source converter
Janik et al. Implementation of SVPWM algorithm without trigonometric functions
KR20160146363A (ko) 다상 인버터 장치의 선간전압 오차 보상방법
Meşe et al. Compensation of nonlinear effects in three-level neutral-point-clamped inverters based on field oriented control
KR20220026590A (ko) 전력 변환 장치
JP2021035152A (ja) インバータ装置
JP7001043B2 (ja) インバータ装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant