KR102280492B1 - 이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법 - Google Patents

이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR102280492B1
KR102280492B1 KR1020190154840A KR20190154840A KR102280492B1 KR 102280492 B1 KR102280492 B1 KR 102280492B1 KR 1020190154840 A KR1020190154840 A KR 1020190154840A KR 20190154840 A KR20190154840 A KR 20190154840A KR 102280492 B1 KR102280492 B1 KR 102280492B1
Authority
KR
South Korea
Prior art keywords
ion
layer
active layer
ions
ion storage
Prior art date
Application number
KR1020190154840A
Other languages
English (en)
Other versions
KR20210065746A (ko
Inventor
이대석
이철준
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020190154840A priority Critical patent/KR102280492B1/ko
Publication of KR20210065746A publication Critical patent/KR20210065746A/ko
Application granted granted Critical
Publication of KR102280492B1 publication Critical patent/KR102280492B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H01L45/08
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H01L45/14
    • H01L45/165
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/043Modification of switching materials after formation, e.g. doping by implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Secondary Cells (AREA)

Abstract

본 발명은 이온 저장층; 도펀트 물질의 이온 농도에 따라 전도도가 달라지는 활성층; 및 상기 이온 저장층 및 활성층 사이에 구비되어 외부 전계 인가 시 이온이 이동하고 외부 전계가 인가되지 않을 경우 이온의 자가 이동을 억제하고 활성층과 이온 저장층 간 전기적인 쇼트를 방지하는 이온-배리어층;을 포함하는 시냅스 소자에 관한 것으로, 다양한 전도도를 제공할 뿐 아니라 우수한 비휘발성 특성 및 안전한 반복 동작 특성을 제공할 수 있다.

Description

이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법{Synapse device comprising an barrier layer for ion and a method of manufacturing the same}
본 발명은 시냅스 소자에 관한 것으로, 더욱 자세하게는 뉴로모픽 시스템, 멀티 레벨 메모리 소자 등에 응용을 위한 시냅스 소자 및 그 제조방법에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다.
방대한 정보와 비정형 정보들을 우수하게 처리하기 위해 하드웨어(hardware) 기반의 뇌 기능을 모방한 뉴로모픽 시스템(brain-inspired neuromorphic system)이 하나의 차세대 방안으로 각광받고 있다. 현재 널리 사용되고 있는 폰뉴이만 방식의 컴퓨팅 시스템은 반복적이고 단순한 계산의 경우 상당한 처리능력을 보여주고 있는 반면, 좀 더 복잡한 고차원의 계산 등에는 상당한 에너지 및 시간이 소요되고 있다. 이러한 문제점의 해결책으로 제시된 뉴로모픽 시스템은 학습이 가능하다는 장점을 이용, 기존의 폰뉴이만 방식으로 해결하기 불가능하였던 문제들을 저 전력 소모 및 단시간 안에 해결이 가능하다.
이러한 뉴로모픽 시스템을 하드웨어로서 구현함에 있어, 시냅스 소자는 핵심적인 구성 요소 중 하나이다. 시냅스 소자는 뇌의 시냅스와 유사한 기능을 수행하여 뉴로모픽 시스템의 학습 및 인식기능을 가능하게 한다. 특히, 시냅스 소자는 다양한 전도도를 가져야 할 뿐 아니라 우수한 비-휘발성 특성과 안정한 반복 동작 특성이 요구된다.
1. 한국공개특허 제10-2016-0019682호 (2016.02.22.) 2. 한국공개특허 제10-2019-0021650호 (2019.03.06.)
본 발명은 시냅스 소자의 전도도를 다양하게 조절할 수 있으면서도 우수한 비-휘발성 및 안정적인 특성을 갖는 시냅스 소자 및 이의 제조방법을 제공하고자 한다.
그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 이온 저장층; 도펀트 물질의 이온 농도에 따라 전도도가 달라지는 활성층; 및 상기 이온 저장층 및 활성층 사이에 구비되어 외부 전계 인가 시 이온이 이동하고 외부 전계가 인가되지 않을 경우 이온의 자가 이동을 억제하고 활성층과 이온 저장층 간 전기적인 쇼트를 방지하는 이온-배리어층;을 포함하는 시냅스 소자를 제공한다.
또한 상기 이온-배리어층은 LiPO, LiPON, LiPOSe, SiO2, TiN 및 TiO2으로 구성된 군에서 선택되는 어느 1종 이상을 포함하는 것을 특징으로 한다.
또한 상기 활성층은 도펀트 물질이 함유된 화합물로 형성된 층으로서, 상기 도펀트 물질은 Li, H, Cu, Ag, Na, Mg, Fe, Ni, Ti, Te, O 및 Ca 로 구성되는 군에서 선택되는 어느 1종 이상을 포함하며, 상기 화합물은 산화물, 황화물, 인산염 및 실리케이트로 구성되는 군에서 선택되는 어느 1종 이상을 포함하는 것을 특징으로 한다.
또한 상기 이온 저장층은 비정질 실리콘(a-Si), 이산화티타늄(TiO2), 흑연(graphite), 탄소(carbon), 리튬(Li), 산화텅스텐(WO3), 탄소나노튜브(CNT), 산화 몰리브덴 (MoOx), 텅스텐 셀레늄 (WSex) 및 바나듐 옥사이드 (VO2)로 구성되는 군에서 선택되는 어느 1종 이상을 포함하는 것을 특징으로 하는 시냅스 소자.
또한 본 발명은 상기 시냅스 소자를 포함하는 뉴로모픽 시스템을 제공한다.
또한 본 발명은 이온을 저장할 수 있는 이온 저장층을 형성하는 단계; LiPO, LiPON, LiPOSe, SiO2, TiN 및 TiO2으로 구성된 군에서 선택되는 어느 1종 이상을 포함하는 이온-배리어층을 형성하는 단계; 및 도펀트 물질의 이온 농도에 따라 전도도가 달라지는 활성층을 형성하는 단계;를 포함하는 시냅스 소자의 제조방법을 제공한다.
본 발명은 이온에 대한 이온-배리어층을 포함하는 시냅스 소자를 제공하여, 이온 거동 메카니즘을 이용하는 응용장치 전반에 적용할 수 있으며, 다양한 전도도를 제공할 뿐 아니라 우수한 비휘발성 특성 및 안전한 반복 동작 특성을 제공할 수 있다.
본 발명에 따른 시냅스 소자는 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system), 멀티 레벨 메모리 소자(Multi-level memory device) 등에 적용되어 인공지능 기반의 사물 인터넷 시스템(Internet of Things System) 이나 패턴 인식 시스템(pattern recognition system) 등에 사용될 수 있다.
도 1에 이온-배리어층(barrier layer)이 포함되지 않는 시냅스 소자 구조를 나타내었다.
도 2에 이온-배리어층(barrier layer)이 포함되지 않는 시냅스 소자 구조에서의 불안정성을 나타내었다.
도 3에 본 발명의 일실시예에 따른 이온-배리어층(barrier layer)을 포함하는 시냅스 소자 구조를 나타내었다.
도 4에 본 발명의 실시예 및 비교예에 따른 시냅스 소자에 전도도를 증가시키기 위해 전계를 인가하고 난 뒤 (potentiation) 시간 변화에 따른 전도도 변화를 나타내었다.
도 5에 본 발명의 실시예에 따른 시냅스 소자의 8 level의 전도도에 대한 유지특성을 유지 특성을 나타내었다.
본 명세서에 사용되는 모든 기술용어 및 과학용어는 다른 언급이 없는 한은 기술적으로 통상의 기술을 가진 자에게 일반적으로 이해되는 것과 동일한 의미를 가진다. 또한 본 명세서 및 청구범위의 전반에 걸쳐, 다른 언급이 없는 한 포함(comprise, comprises, comprising)이라는 용어는 언급된 물건, 단계 또는 일군의 물건, 및 단계를 포함하는 것을 의미하고, 임의의 어떤 다른 물건, 단계 또는 일군의 물건 또는 일군의 단계를 배제하는 의미로 사용된 것은 아니다.
이하에 본 발명을 상세하게 설명하기에 앞서, 본 명세서에 사용된 용어는 특정의 실시예를 기술하기 위한 것일 뿐 첨부하는 특허청구의 범위에 의해서만 한정되는 본 발명의 범위를 한정하려는 것은 아님을 이해하여야 한다.
한편, 본 발명의 여러 가지 실시예들은 명확한 반대의 지적이 없는 한 그 외의 어떤 다른 실시예들과 결합될 수 있다. 특히 바람직하거나 유리하다고 지시하는 어떤 특징도 바람직하거나 유리하다고 지시한 그 외의 어떤 특징 및 특징들과 결합될 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 이에 따른 효과를 설명하기로 한다.
본 발명의 일실시예에 따른 전기화학소자는 이온을 저장할 수 있는 이온 저장층; 도펀트 물질의 이온 농도에 따라 전도도가 달라지는 활성층; 및 상기 이온 저장층 및 활성층 사이에 구비되어 외부 전계 인가 시 이온이 이동하고 외부 전계가 인가되지 않을 경우 이온의 자가 이동을 억제하고 활성층과 이온 저장층 간 전기적인 쇼트를 방지하는 이온-배리어층;을 포함한다. 상기 도펀트 물질의 이온은 외부 전계에 따라 활성층에서 이온 저장층으로 삽입 혹은 추출되면서 시냅스 소자를 작동시키며, 상기 이온-배리어층에 의해 안정적인 소자 동작이 가능하다.
본 발명에 따른 전기화학소자에 외부 전계를 인가하였을 경우 활성층 내의 도펀트 물질을 배리어층을 통해 이온 저장층 방향으로 이동시킴으로써 전도도를 증가시킬 수 있다. 역 전계를 인가하였을 경우 이온 저장층 내의 도펀트 물질을 이온-배리어층을 통하여 활성층으로 이동시켜줌으로써 전도도를 감소시킬 수 있다. 하지만 외부 전계가 없을 시 도펀트 물질의 이온은 활성층 또는 이온 저장층 내에 안정적으로 존재해야 하므로, 활성층 및 이온 저장층 간 전기적인 쇼트(short)를 방지하고 자발적인 도펀트 물질의 이온 이동을 막기 위해 이온-배리어층을 삽입하였다.
상기 이온 저장층은 이온을 저장할 수 있는 층으로서, 비정질 실리콘(a-Si), 이산화티타늄(TiO2), 흑연(graphite), 탄소(carbon), 리튬(Li), 산화텅스텐(WO3), 탄소나노튜브(CNT), 산화 몰리브덴 (MoOx), 텅스텐 셀레늄 (WSex) 및 바나듐 옥사이드 (VO2)로 구성되는 군에서 선택되는 어느 1종 이상을 포함하여 형성된 단일층 이거나 상기 단일층이 적어도 2층 이상 구비되는 다중층일 수 있다.
이온 저장층의 바람직한 두께 범위는 소자 특성에 따라 결정되지만 1 nm 내지 500 nm 사이의 두께로 형성되는 것이 좋다.
상기 활성층은 전도도를 바꾸는데 기여하는 물질인 도펀트 물질이 함유된 화합물로 형성된 층으로서, 상기 도펀트 물질은 Li, H, Cu, Ag, Na, Mg, Fe, Ni, Ti, ,Te, O 및 Ca 로 구성되는 군에서 선택되는 어느 1종 이상을 포함하며, 상기 화합물은 산화물, 황화물, 인산염 및 실리케이트로 구성되는 군에서 선택되는 어느 1종 이상을 포함한다. 상기 활성층 또한 단일층이거나 상기 단일층이 적어도 2층 이상 구비되는 다중층일 수 있다.
상기 도펀트 물질의 이온들은 외부 전계에 의해 활성층에서 이온 저장층으로 삽입 혹은 추출되면서 활성층 내 이온의 농도가 조절된다. 즉 이온의 농도 변화에 따라 활성층이 가지는 전도도를 조절할 수 있다.
본 발명은 이온의 자가 이동을 억제하여 소자의 안정성을 증진시키기 위하여 도펀트 이온 양에 따라 저항이 변하는 활성층과 이온을 저장하는 층 사이에 도펀트 이온에 대한 배리어층을 형성시켜준 것으로서, 소자의 비선형성 특성을 구현하기 위하여 전극 위에 배리어 층을 형성시켜 전자에 대한 배리어층을 형성한 종래 기술과 구별된다.
본 발명에 따른 활성층은 바람직하게는 다공성이 조절된 활성층으로서 스퍼터링, 펄스 레이저 증착, 화학 기상 증착, 원자층 증착 또는 분자선 에피택시 증착 등 증착 방법에 의하여 형성되며, 증착 시 진공도를 조절함으로써 다공성을 조절한다. 낮은 진공 상태에서는 증착 입자들과 대기 입자간의 충돌이 적으므로 증착 입자들이 에너지를 잃지 않고 막 성장에 기여한다. 그 결과 우수한 막, 치밀한(dense) 막을 성장시킬 수 있다. 반면 높은 진공 상태에서는 증착입자들과 대기 입자간의 충돌이 많으므로 증착 입자들이 에너지를 잃고 막 성장에 기여한다. 그 결과 다공성(porous) 막이 형성되게 된다.
활성층의 다공성이 증가할수록 이동하는 이온의 양이 증가되며, 소자가 가지는 전도도가 외부 전기 펄스에 의해 보다 빠르게 변화되도록 조절할 수 있다. 반대로 활성층의 다공성이 감소할수록 이동하는 이온의 양이 감소되며, 소자가 가지는 전도도가 외부 전기 펄스에 의해 보다 천천히 변화되도록 조절할 수 있다.
이처럼 막의 다공성이 증가함에 따라 이온 이동의 거동이 증가하고 빠르게 거동하는 것은, 다공성이 높은 막의 경우 많은 확산 경로(diffusion path)가 존재하므로 이온이 이동하기에 쉬운 조건임에 기인될 것으로 예측된다. 따라서 다공성 조절을 통해 이온의 거동을 용이하고 효과적으로 조절할 수 있다. 또한 다공성 조절을 통해 많은 이온이 빠르게 이동하도록 조절함으로써 소자의 특성 및 성능을 용이하게 조절할 수 있다.
상기 활성층 증착 시 진공도를 1 내지 100 mTorr 범위 내로 조절하여 다공성을 조절하며, 제어된 다공도에 따라 이온 거동의 차이를 유발할 수 있다.
상기 이온-배리어층은 상기 이온 저장층 및 활성층 사이에 구비되어 외부 전계 인가 시 이온이 이동하고 외부 전계가 인가되지 않을 경우 이온의 자가 이동을 억제하고 활성층과 이온 저장층 간 전기적인 쇼트를 방지하는 역할을 한다. 이로써 안정적인 소자 동작에 기여할 수 있다.
도 1에 이온-배리어층(barrier layer)이 포함되지 않는 시냅스 소자 구조를 나타내었다. 상기 이온-배리어층이 구비되지 않는 경우, 도 1에 나타낸 것과 같이 이온 저장층에 이온을 저장한 후 외부 전계가 인가되지 않더라도 스스로 활성층으로 자가 이동하게 된다.
더욱 구체적으로 상기 시냅스 소자의 전도도를 증가(또는 감소)시키기 위해서 상부전극에 특정 극성을 갖는 전계를 인가하고, 이 인가된 전계는 활성층 내의 도펀트 물질의 이온을 이온 저장층의 방향으로 이동시킨다. 그 결과로 활성층의 전도도가 증가(또는 감소)하며 이는 소자 전체의 전도도 변화를 야기한다. 이동된 이온의 경우 이온 저장층에 저장되지만 이러한 전하 상태(charged state)는 도 2에 나타낸 것과 같이 기전력 등에 의하여 소자 전체의 자유 에너지(free energy)를 증가시키게 된다. 그 결과 이온 저장층 내에 저장된 도펀트 물질의 이온은 외부 전계 없이도 스스로 활성층으로 이동(자가 이동)될 수 있다. 이로 인해 활성층의 전도도가 외부 전계가 없더라도 변화하게 되는 휘발성 특성을 갖게 된다.
이와 같이 이온-배리어층을 포함하지 않는 시냅스 소자가 외부 전계가 없음에도 이온이 자가 이동하는 휘발성 특성의 문제점을 해결하기 위해 본 발명은 배리어층을 포함한 시냅스 소자 구조를 제공한다. 도 3에 이온-배리어층(ion-barrier layer)을 포함하는 시냅스 소자 구조를 나타내었다.
이온-배리어층은 도펀트 물질의 이온의 이동이 가능한 전해질(electrolyte) 역할뿐만 아니라 높은 전기적인 비저항을 갖는다. 그 결과 활성층과 이온 저장층 간 전기적 쇼트(short)로 인한 도펀트 이온의 자가 확산을 억제한다.
상기 이온-배리어층은 LiPO, LiPON, LiPOSe, SiO2, TiN 및 TiO2으로 구성된 군에서 선택되는 어느 1종 이상을 포함한다. 바람직하게는 LiPO, LiPON 및 LiPOSe으로 구성된 군에서 선택되는 어느 1종 이상을 포함하는 것이 좋다.
상기 이온-배리어층을 포함함으로써 다양한 전도도를 제공할 뿐 아니라 우수한 비휘발성 특성 및 안전한 반복 동작 특성을 제공할 수 있다. 이와 관련한 효과는 후술할 실험예에 의해 뒷받침된다.
상기 이온-배리어층은 50nm 내지 1μm 두께로 형성될 수 있다.
본 발명에 따른 시냅스 소자는 하드웨어 기반의 뉴로모픽 시스템(neuromorphic system), 멀티 레벨 메모리 소자(Multi-level memory device) 등에 적용되어 인공지능 기반의 사물 인터넷 시스템(Internet of Things System) 이나 패턴 인식 시스템(pattern recognition system) 등에 사용될 수 있다.
실시예
하부전극 (Cr) / 활성층 (LiCoO2) / 이온-배리어층 (LiPON)/ 이온저장층 (a-Si) / 상부전극 (TiN) 으로 구성하여 소자를 제작하였으며, 각 층들은 모두 RF-sputter 장치를 이용하여 형성하였다. 이온-배리어층을 제외하고 활성층, 이온 저장층 만으로 구성된 소자를 비교군으로 제작하였다.
더욱 구체적으로 하부전극(Cr)의 경우 100W(power), 10mTorr, Ar 분위기에서 성막하였고, 활성층 (LiCoO2)의 경우 100W, 5mTorr, Ar 분위기에서 증착하였다. 이온-배리어층(LiPON)의 경우 LiPO target을 사용하되 Ar 과 N2의 1:4 비율로 혼합된 진공분위기에서 증착하였으며 사용한 power와 진공도는 각각 100W, 10 mTorr 이다. 이온 저장층(a-Si)의 경우 100 W, 5m Torr, Ar 분위기에서 증착하였다. 상부전극(TiN)의 경우 120W, 20m Torr, Ar 분위기에서 증착하였다.
실험예
상기 제작된 소자는 도펀트 이온을 활성층에서 이온 저장층으로 이동시킴으로써 활성층의 전도도를 증가시킬 수 있으며 시냅스 소자 전체의 전도도를 증가 시킬 수 있다. 도 4에 본 발명의 실시예 및 비교예에 따른 시냅스 소자에 전도도를 증가시키기 위해 전계를 인가하고 난 뒤(potentiation) 시간 변화에 따른 전도도 변화를 나타내었다.
도 4를 참고하면, 이온-배리어층이 부재하는 소자의 경우 전도도가 변화되고 난 뒤 원래의 전도도 상태로 스스로 돌아오는 휘발성 특성을 보이고 있다. 반면 이온-배리어층을 갖는 소자의 경우 외부 전계가 없더라도 프로그래밍된 전도도를 잘 유지하는 비휘발성 특성을 보인다.
나아가 본 발명의 실시예에 따른 시냅스 소자의 8 level의 전도도에 대한 유지특성을 유지 특성을 분석하여 도 5에 나타내었다. 도 5를 참고하면 결과적으로 1000초 이상 동안 우수하게 전도도를 유지함을 확인할 수 있다.
따라서 본 발명에 따른 시냅스 소자는 많은 정보를 저장할 수 있는 소자를 보다 안정적으로 구현할 수 있으므로 특히 데이터 저장 관련 응용 장치에 적용될 경우 우수한 효과를 제공할 수 있다.
전술한 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범 위에 포함되는 것으로 해석되어야 할 것이다.

Claims (6)

  1. 이온 저장층;
    도펀트 물질의 이온 농도에 따라 전도도가 달라지는 활성층; 및
    상기 이온 저장층 및 활성층 사이에 구비되어 외부 전계 인가 시 이온이 이동하고 외부 전계가 인가되지 않을 경우 이온의 자가 이동을 억제하고 활성층과 이온 저장층 간 전기적인 쇼트를 방지하는 이온-배리어층;을 포함하며,
    상기 활성층은 증착 시 1 내지 100 mTorr 범위 내에서 진공도를 증가시켜 다공성을 증가시키거나 진공도를 감소시켜 다공성을 감소시키는 방식으로 다공성이 조절된 층인 시냅스 소자.
  2. 제1항에 있어서,
    상기 이온-배리어층은 LiPO, LiPON, LiPOSe, SiO2, TiN 및 TiO2으로 구성된 군에서 선택되는 어느 1종 이상을 포함하는 것을 특징으로 하는 시냅스 소자.
  3. 제1항에 있어서,
    상기 활성층은 도펀트 물질이 함유된 화합물로 형성된 층으로서,
    상기 도펀트 물질은 Li, H, Cu, Ag, Na, Mg, Fe, Ni, Ti, Te, O 및 Ca 로 구성되는 군에서 선택되는 어느 1종 이상을 포함하며,
    상기 화합물은 산화물, 황화물, 인산염 및 실리케이트로 구성되는 군에서 선택되는 어느 1종 이상을 포함하는 것을 특징으로 하는 시냅스 소자.
  4. 제1항에 있어서,
    상기 이온 저장층은 비정질 실리콘(a-Si), 이산화티타늄(TiO2), 흑연(graphite), 탄소(carbon), 리튬(Li), 산화텅스텐(WO3), 탄소나노튜브(CNT), 산화 몰리브덴 (MoOx), 텅스텐 셀레늄 (WSex) 및 바나듐 옥사이드 (VO2) 로 구성되는 군에서 선택되는 어느 1종 이상을 포함하는 것을 특징으로 하는 시냅스 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 따른 시냅스 소자를 포함하는 뉴로모픽 시스템.
  6. 이온을 저장할 수 있는 이온 저장층을 형성하는 단계;
    LiPO, LiPON, LiPOSe, SiO2, TiN 및 TiO2으로 구성된 군에서 선택되는 어느 1종 이상을 포함하는 이온-배리어층을 형성하는 단계; 및
    도펀트 물질의 이온 농도에 따라 전도도가 달라지는 활성층을 형성하는 단계;를 포함하고,
    상기 활성층을 형성하는 단계는 증착방법에 의해 형성되며, 증착 시 1 내지 100 mTorr 범위 내에서 진공도를 증가시켜 다공성을 증가시키거나 진공도를 감소시켜 다공성을 감소시키는 방식으로 다공성을 조절하는 단계인 시냅스 소자의 제조방법.
KR1020190154840A 2019-11-27 2019-11-27 이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법 KR102280492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190154840A KR102280492B1 (ko) 2019-11-27 2019-11-27 이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190154840A KR102280492B1 (ko) 2019-11-27 2019-11-27 이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20210065746A KR20210065746A (ko) 2021-06-04
KR102280492B1 true KR102280492B1 (ko) 2021-07-26

Family

ID=76391839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190154840A KR102280492B1 (ko) 2019-11-27 2019-11-27 이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102280492B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161068A (ja) 2018-03-14 2019-09-19 国立研究開発法人産業技術総合研究所 シナプス素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160019682A (ko) 2014-08-12 2016-02-22 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조방법
DE102014113030A1 (de) * 2014-09-10 2016-03-10 Infineon Technologies Ag Speicherschaltungen und ein Verfahren zum Bilden einer Speicherschaltung
KR101811108B1 (ko) * 2015-12-16 2017-12-26 포항공과대학교 산학협력단 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
KR102052390B1 (ko) 2017-08-23 2020-01-08 성균관대학교산학협력단 2차원 반도체 물질로 이루어진 채널층을 포함한 시냅스 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161068A (ja) 2018-03-14 2019-09-19 国立研究開発法人産業技術総合研究所 シナプス素子

Also Published As

Publication number Publication date
KR20210065746A (ko) 2021-06-04

Similar Documents

Publication Publication Date Title
Liu et al. Two-dimensional materials for next-generation computing technologies
Chandrasekaran et al. Improving linearity by introducing Al in HfO2 as a memristor synapse device
Kwon et al. Memristive devices based on two-dimensional transition metal chalcogenides for neuromorphic computing
US10083974B1 (en) Floating memristor
Huang et al. Artificial synapse based on a 2D-SnO2 memtransistor with dynamically tunable analog switching for neuromorphic computing
Sahu et al. Graphene oxide based synaptic memristor device for neuromorphic computing
Li et al. Controlled memory and threshold switching behaviors in a heterogeneous memristor for neuromorphic computing
US10636552B2 (en) Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
Liu et al. An electronic synaptic device based on HfO2TiOx bilayer structure memristor with self-compliance and deep-RESET characteristics
US10985318B2 (en) Memristor device and a method of fabrication thereof
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
WO2015167351A1 (en) Memristor and method of production thereof
Sahoo et al. Nano-ionic solid state resistive memories (re-RAM): A review
KR102013858B1 (ko) 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법
CN110556474B (zh) 一种离子掺杂的宽禁带半导体忆阻器及其制备方法
KR101588980B1 (ko) 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
Lee et al. Realizing scalable two-dimensional MoS2 synaptic devices for neuromorphic computing
JP2018538701A5 (ko)
JP2013016529A5 (ko)
KR20120068598A (ko) 멤리스터 장치 및 그 제조 방법
Maas et al. Using a mixed ionic electronic conductor to build an analog memristive device with neuromorphic programming capabilities
CN112382721A (zh) 一种导电细丝型忆阻器及制备方法与存储模式的调控方法
KR102280492B1 (ko) 이온에 대한 배리어층을 포함하는 시냅스 소자 및 이의 제조방법
Ismail et al. Nano-crystalline ZnO memristor for neuromorphic computing: Resistive switching and conductance modulation
KR102280486B1 (ko) 다공성이 조절된 활성층을 포함하는 전기화학소자 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right