KR102279027B1 - 멀티 스레드를 실행하는 방법 및 장치 - Google Patents

멀티 스레드를 실행하는 방법 및 장치 Download PDF

Info

Publication number
KR102279027B1
KR102279027B1 KR1020140172380A KR20140172380A KR102279027B1 KR 102279027 B1 KR102279027 B1 KR 102279027B1 KR 1020140172380 A KR1020140172380 A KR 1020140172380A KR 20140172380 A KR20140172380 A KR 20140172380A KR 102279027 B1 KR102279027 B1 KR 102279027B1
Authority
KR
South Korea
Prior art keywords
mask value
thread
executing
processor
inverted
Prior art date
Application number
KR1020140172380A
Other languages
English (en)
Other versions
KR20160066939A (ko
Inventor
이진석
서동관
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140172380A priority Critical patent/KR102279027B1/ko
Priority to US14/957,912 priority patent/US10606594B2/en
Publication of KR20160066939A publication Critical patent/KR20160066939A/ko
Application granted granted Critical
Publication of KR102279027B1 publication Critical patent/KR102279027B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009—Thread control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

명령어(Instrucion)를 이용하여, 프로세서의 스레드(thread)의 실행여부를 나타내는 마스크(Mask) 값을 설정하고, 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정하고, 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는, 멀티 스레드를 실행하는 방법 및 장치가 개시된다.

Description

멀티 스레드를 실행하는 방법 및 장치 {THE METHOD AND APPARATUS FOR ECECUTING MULTI THREAD}
멀티 스레드를 실행하는 방법 및 장치에 관한다.
SIMT 아키텍처는 동일한 명령어로 여러개의 thread를 실행하여 컴퓨팅 퍼포먼스를 향상시킨다. 일반적으로 각각의 쓰레드가 동일한 명령어를 실행하면 퍼포먼스의 향상을 볼 수 있다. 이 경우 스레드들은 같은 코드를 사용하기 때문에 메모리에서 명령을 한 번 읽어 공유하여 사용할 수 있으며, 동시에 동작하기 때문에 프로세서 수에 비례하여 높은 성능을 얻을 수 있다. 또한 명령을 한 번 읽어 공유하기 위해 여러 스레드들이 동기화되어 함께 진행할 수 있다. 하지만 각각의 스레드가 항상 동일한 명령어를 반드시 수행하지는 않는다. 다른 요인으로 인해 바로 진행할 수 없는 경우 다른 스레드들로 전환하여 프로그램을 진행할 수 있다.
멀티 스레드를 실행하는 방법 및 장치에 관한다. 또한 하드웨어와 결합되어 상기 방법을 처리시키기 위하여 매체에 저장된 컴퓨터 프로그램을 제공한다. 해결하고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
일 측면에 따르면, 명령어(Instrucion)를 이용하여, 프로세서의 스레드(thread)의 실행여부를 나타내는 마스크(Mask) 값을 설정하는 단계, 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정하는 단계 및 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는 단계를 포함하는 멀티 스레드를 실행하는 방법을 개시한다.
또한, 명령어는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클 (cycle)정보를 포함할 수 있다.
또한, 마스크 값을 설정하는 단계는, 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클(cycle) 정보를 이용하여 마스크 값을 설정할 수 있다.
또한, 실행하는 단계는, 사이클(cycle) 정보에 해당하는 사이클에, 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
또한, 설정된 마스크 값 및 설정된 역전된 마스크 값을 저장하는 단계를 더 포함할 수 있다.
또한, 실행하는 단계는, 저장된 마스크 값 및 저장된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
또한, 실행하는 단계는, 저장된 마스크 값 및 저장된 역전된 마스크 값을 삭제할 수 있다.
또한, 명령어는 VLIW(Very Long Instruction Word)일 수 있다.
또한, 프로세서의 스레드는 16개 이하일 수 있다.
다른 측면에 따르면, 명령어(Instrucion)를 이용하여, 프로세서의 스레드(thread)의 실행여부를 나타내는 마스크(Mask) 값을 설정하고, 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정하는 제어부, 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는 실행부를 포함하는 멀티 스레드를 실행하는 장치를 개시한다.
또한, 명령어는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클 (cycle)정보를 포함할 수 있다.
또한 제어부는, 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클(cycle) 정보를 이용하여 마스크 값을 설정할 수 있다.
또한, 실행부는, 사이클(cycle) 정보에 해당하는 사이클에, 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
또한, 설정된 마스크 값 및 설정된 역전된 마스크 값을 저장하는 저장부를 더 포함할 수 있다.
또한, 실행부는, 저장된 마스크 값 및 저장된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
또한, 제어부는, 저장된 마스크 값 및 저장된 역전된 마스크 값을 삭제할 수 있다.
또한, 명령어는 VLIW(Very Long Instruction Word)일 수 있다.
또한, 프로세서의 스레드는 16개 이하일 수 있다.
도 1은 일 실시 예에 따른 멀티 스레드를 실행하는 장치의 구성도를 도시한 도면이다.
도 2는 일 실시 예에 따른 멀티 스레드를 실행하는 방법의 흐름도를 도시한 도면이다.
도 3은 다른 실시 예에 따른 멀티 스레드를 실행하는 방법의 흐름도를 도시한 도면이다.
도 4는 멀티 스레드를 실행하는 방법을 설명하기 위한 도면이다.
도 5는 멀티 스레드를 실행할 때의 문제점을 설명하기 위한 도면이다.
도 6은 일 실시 예에 따른 멀티 스레드를 실행하는 방법을 설명하기 위한 도면이다.
도 7은 일 실시 예에 따른 멀티 스레드를 실행하는 방법을 설명하기 위한 예시도이다.
도 8은 다른 실시 예에 따른 멀티 스레드를 실행하는 장치의 구성도를 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
도 1은 일 실시 예에 따른 멀티 스레드를 실행하는 장치의 구성도를 도시한 도면이다. 도 1을 참조하면 멀티 스레드를 실행하는 장치(100)는 제어부(110) 및 실행부(120)를 포함한다.
제어부(110)는 명령어 (Instrucion)를 이용하여, 프로세서의 스레드 (thread)의 실행여부를 나타내는 마스크 (Mask) 값을 설정할 수 있다. 또한 제어부(110)는 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정할 수 있다. 명령어는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클 (cycle)정보를 포함할 수 있다. 제어부(110)는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클(cycle) 정보를 이용하여 마스크 값을 설정할 수 있다. 명령어는 VLIW(Very Long Instruction Word)일 수 있다. 여러 개의 명령어(instruction)을 함께 묶어, 하나의 단어로 만들어 동시에 수행하게 하는 명령어이다. 프로세서의 스레드는 16개 이하일 수 있다.
실행부(120)는 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다. 실행부(120)는 사이클(cycle) 정보에 해당하는 사이클에, 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
도 2는 일 실시 예에 따른 멀티 스레드를 실행하는 방법의 흐름도를 도시한 도면이다.
단계 S200에서는, 장치(100)는 명령어(Instrucion)를 이용하여, 프로세서의 스레드(thread)의 실행여부를 나타내는 마스크(Mask) 값을 설정할 수 있다. 명령어는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클 (cycle)정보를 포함할 수 있다. 장치(100)는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클(cycle) 정보를 이용하여 마스크 값을 설정할 수 있다. 명령어는 VLIW(Very Long Instruction Word)를 포함할 수 있다. 또한 프로세서의 스레드는 16개 이하일 수 있다.
단계 S210에서는, 장치(100)는 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정할 수 있다.
단게 S220에서는, 장치(100)는 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다. 장치(100)는 사이클(cycle) 정보에 해당하는 사이클에, 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
도 3은 다른 실시 예에 따른 멀티 스레드를 실행하는 방법의 흐름도를 도시한 도면이다.
단계 S300에서는, 장치(100)는 명령어(Instrucion)를 이용하여, 프로세서의 스레드(thread)의 실행여부를 나타내는 마스크(Mask) 값을 설정할 수 있다. 명령어는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클 (cycle)정보를 포함할 수 있다. 장치(100)는 그룹 코드(Group Code), 오피 코드(OP code) 및 사이클(cycle) 정보를 이용하여 마스크 값을 설정할 수 있다. 명령어는 VLIW(Very Long Instruction Word)를 포함할 수 있다. 또한 프로세서의 스레드는 16개 이하일 수 있다.
단계 S310에서는, 장치(100)는 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정할 수 있다.
단계 S320에서는, 설정된 마스크 값 및 설정된 역전된 마스크 값을 저장할 수 있다.
단계 S330에서는, 장치(100)는 저장된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다. 장치(100)는 저장된 마스크 값 및 저장된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다. 장치(100)는 사이클(cycle) 정보에 해당하는 사이클에, 저장된 마스크 값 또는 저장된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다.
단계 S340에서는, 저장된 마스크 값 및 저장된 역전된 마스크 값을 삭제할 수 있다.
도 2 및 도 3의 흐름도에 대한 자세한 설명은 도 4 내지 도 7을 참조하여 설명하겠다.
도 4는 멀티 스레드를 실행하는 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 1번 기본블록(basic block)(400)은 ‘1111’의 마스크 값(420)을 가지고 있다. 마스크 값의 4개의 숫자는 4개의 스레드를 실행할 수 있음을 나타낸다. 마스크 값의 ‘1’은 스레드가 실행됨을 나타낸다. 마스크 값의 ‘0’은 스레드가 실행되지 않음을 나타낸다. 도 4의 1번 기본블록(400)은 가지(branch)를 가진다. 예를 들어 ‘T’는 taken 경로로 ‘if’를 의미할 수 있다. 또한 ‘NT’는 not-taken 경로로 ‘if not’을 의미할 수 있다. 가지(branch)란 T와 NT와 같이 2가지의 경로로 나누어질 수 있는 것을 말한다. 1번 기본블록(400)에서 3번 기본블록(410)으로 갈 때 ‘0011’의 마스크 값(430)을 가질 수 있다. 그리고 1번 기본블록(400)에서 2번 기본블록(405)으로 갈 때 ‘1100’의 마스크 값(425)을 가질 수 있다. 즉 ‘0011’의 마스크 값(430)이 역전된 ‘1100’의 마스크 값(425)을 가진다. 3번 기본블록(410)은 ‘0011’의 마스크 값(440)을 가지고, 2번 기본블록(405)는 ‘1100’의 마스크 값(435)을 가진다. 따라서 2번 기본블록(405)은 스레드 1,2에서 실행하고, 3번 기본블록(410)은 스레드 3,4에서 실행한다. 그리고 2번 기본블록(405)과 3번 기본블록(410)은 가지가 없기 때문에 마스크 값은 변경되지 않는다. 따라서 2번 기본블록(405)에서 4번 기본블록(455)으로 갈 때 ‘1100’의 마스크 값(445)을 가진다. 또한 3번 기본블록(410)에서 4번 기본블록(455)으로 갈 때 ‘0011’의 마스크 값(450)을 가진다. 이후에 4번 기본블록(415)은 ‘1100’의 마스크 값(445)과 ‘0011’의 마스크 값(450)이 합쳐져 ‘1111’의 마스크 값(455)을 가진다. 따라서 4번 기본블록(415)은 모든 스레드에서 실행한다.
도 5는 멀티 스레드를 실행할 때의 문제점을 설명하기 위한 도면이다.
도 5를 참조하면, 시작 기본블록 S(500)에서 1번 기본블록(505)으로 간다. 1번 기본블록(505)은 ‘1111’의 마스크 값(525)을 가진다. 1번 기본블록(505)은 가지(branch)가 존재한다. 따라서 1번 기본블록(505)에서 2번 기본블록(510)으로 갈 때 ‘0111’의 마스크 값(535)을 가진다. 또한 1번 기본블록(505)에서 3번 기본블록(515)으로 갈 때 ‘1000’의 마스크 값(530)을 가진다. 그러므로 2번 기본블록(510)은 ‘0111’의 마스크 값(540)을 가진다. 2번 기본블록(510)은 가지를 가진다. 따라서 2번 기본블록(510)에서 3번 기본블록(515)으로 갈 때 ‘0001’의 마스크 값(545)을 가진다. 그리고 2번 기본블록(510)에서 종료 기본블록 E(520)으로 갈 때 ‘0110’의 마스크 값(560)을 가진다. 3번 기본블록(515)은 1번 기본블록(500)에서 온 ‘1000’의 마스크 값(530)과 2번기본 블록(540)에서 온 ‘0001’의 마스크 값(545)이 합쳐져 ‘1001’의 마스크 값(550)을 가진다. 종료 기본블록 E(520)은 3번 기본블록에서 온 ‘1001’의 마스크 값(555)과 2번 기본블록에서 온 ‘0110’의 마스크 값(560)이 합쳐져 ‘1111’의 마스크 값(565)을 가진다. 1번 기본블록(505), 2번 기본블록(510) 및 3번 기본블록(515)은 하나의 가지(branch)를 구성하고 있다. 그러나 2번 기본블록(510)과 3번 기본블록(515)의 2개의 기본블록이 종료 기본블록 E(520)으로 나가므로, 비구조적 컨트롤 플로우(unstructured control flow)를 가지는 코드(code)이다. 3번 기본블록(515)은 스레드 1,4가 실행된다. 그러나 스택(stack)을 이용해서 기본블록들을 실행시키면, 3번 기본블록(515)은 2번 블록이 실행된 뒤의 ‘0001’의 마스크 값(545)이 적용되어 스레드 4만 실행된다.
도 6은 일 실시 예에 따른 멀티 스레드를 실행하는 방법을 설명하기 위한 도면이다. 도 6을 참조하면 명령어(600)는 그룹코드인 GC(group code)(610), 오피코드인 OP(operation)(620), 마스크가 적용될 시점의 사이클(cycle)(630) 및 압축방법인 COMP(compression)를 포함한다. 그룹 코드(610)는 비슷한 명령어들을 묶은 코드를 의미한다. 예를 들면 add, sub 등의 연산자는 같은 그룹 코드를 가질 수 있다. 오피코드(620)은 어떤 명령어인지를 알려주는 비트(bit)이다. 예를 들어 add의 경우 0x10이 될 수 있고, sub의 경우 0x11이 될 수 있다. 명령어가 동시에 실행이 될 때, 실행하지 않는 명령어(NOP)가 나타날 수 있다. 이 경우 명령어 메모리(instruction memory)를 차지하는 명령어를 압축방법(640)을 통해서 제거한다. 예를 들면 ‘add nop nop nop’로 실행되는 명령어들이 있다면 3개의 nop는 아무런 역할을 하지 않지만, 명령어 메모리에 영역을(4*3bytes) 차지한다. add의 마지막 비트를 압축비트(compression bit)라 하고, ‘add와 압축비트1비트’로 설정하면 add 의 마지막 1비트를 인식하여 nop를 만들어 실행한다. 따라서 nop로 인한 12바이트의 손해를 없앨 수 있다.
멀티 스레드를 실행하는 장치(100)는 그룹코드(610), 오피코드(620) 및 마스크가 적용될 시점의 사이클(630)을 이용하여, 프로세서의 스레드의 실행여부를 나타내는 마스크 값을 설정할 수 있다. 또한 장치(100)는 압축방법(640)을 더 이용하여 마스크 값을 설정할 수 있다. 장치(100)는 마스크 값을 설정하는 명령어를 MS(mask set)으로 지정할 수 있다. 또한 장치(100)는 설정된 마스크 값을 마스크 풀 생성기(Mask pool generator)에 저장할 수 있다. 멀티 스레드를 실행하는 장치(100)는 그룹코드(610), 오피코드(620), 마스크가 적용될 시점의 사이클(630) 및 설정된 마스크 값을 이용하여, 역전된 마스크 값을 설정할 수 있다. 또한 장치(100)는 압축방법(640)을 더 이용하여 역전된 마스크 값을 설정할 수 있다. 장치(100)는 역전된 마스크 값을 설정하는 명령어를 MIS(mask inverter set)으로 지정할 수 있다. 또한 장치(100)는 설정된 역전된 마스크 값을 마스크 풀 생성기(Mask pool generator)에 저장할 수 있다. 장치(100)는 마스크 값을 마스크 풀 생성기(Mask pool generator)에 저장하는 명령어를 PRED(predicate)로 지정할 수 있다. 장치(100)는 설정된 마스크 값 또는 설정된 역전된 마스크 값을 현재의 마스크 값으로 적용할 수 있다. 장치(100)는 마스크 값을 가져와 적용하는 명령어를 MG(mask get)으로 지정할 수 있다. 또한 장치(100)는 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 스레드를 실행할 수 있다.
도 7은 일 실시 예에 따른 멀티 스레드를 실행하는 방법을 설명하기 위한 예시도이다. 도 7을 참조하면, 시작 기본블록 S(700)에서 1번 기본블록(705)으로 간다. 1번 기본블록(705)은 ‘1111’의 마스크 값(725)을 가진다. 1번 기본블록(705)은 가지(branch)가 존재한다. 따라서 1번 기본블록(705)에서 2번 기본블록(710)으로 갈 때 ‘0111’의 마스크 값(735)을 가진다. 또한 1번 기본블록(705)에서 3번 기본블록(15)으로 갈 때 ‘1000’의 마스크 값(730)을 가진다. 그러므로 2번 기본블록(710)은 ‘0111’의 마스크 값(740)을 가진다. 2번 기본블록(710)은 가지를 가진다. 따라서 2번 기본블록(710)에서 3번 기본블록(715)으로 갈 때 ‘0001’의 마스크 값(745)을 가진다. 그리고 2번 기본블록(710)에서 종료 기본블록 E(720)으로 갈 때 ‘0110’의 마스크 값(750)을 가진다. 3번 기본블록(715)은 1번 기본블록(700)에서 온 ‘1000’의 마스크 값(730)과 2번 기본 블록(740)에서 온 ‘0001’의 마스크 값(745)이 합쳐져 ‘1001’의 마스크 값(755)을 가진다. 종료 기본블록 E(720)은 3번 기본블록(715)에서 온 ‘1001’의 마스크 값(760)과 2번 기본블록에서 온 ‘0110’의 마스크 값(750)이 합쳐져 ‘1111’의 마스크 값(765)을 가진다.
컴파일러는 도 6에서 설명한 명령어인 마스크 설정(MS), 역전된 마스크 설정(MIS), 마스크 적용(MG) 및 마스크 저장(PRED)을 사용할 수 있다. 컴파일러는 코드의 스케줄링을 마친후 기본 블록의 끝에 Mask Set, 기본 블록의 시작에 Mask Get 명령어를 넣는다. Mask Set의 경우 Mask 값은 PRED명령어에 의해 런타임시에 적용된다. 도 8을 컴파일러의 코드로 설명하면 다음과 같다. 각각의 기본 블록에 MS(mask set), MIS(mask interter set)과 MG(mask get)가 추가된다. 그리고 가지(branch)에 해당하는 부분은 PRED 명령어를 추가한다. 1번 기본블록(705)에서는 종료 전에 PRED값을 생성한다. 예를 들어 ‘0111’의 마스크 값(735)이 이 생성된다. 그리고 두 개의 명령어 MS와 MIS가 실행된다. MS는 PRED에서 생성된 ‘0111’의 마스크 값(735)을 2번 기본블록(710)이 실행될때 유효한 값(2 cycle후)이라고 마스크 풀 생성기(MPG,Mask Pool Generator)에 알려준다. 그리고 MIS는 PRED의 역전된 마스크 값인 ‘1000’(730)과 현재 활성화된 1번 기본블록의 마스크 값 ‘1111’(725)를 ‘and’연산한 마스크 값 ‘1000’이 3번 기본블록 실행시 유효(11 사이클 후)하다고 MPG에 알려준다.
2번 기본 블록(740)이 실행할 때 MG명령어는 MPG에서 2번 기본블록의 주소를 가진 마스크 값을 가져온다. 예를 들어 1번 기본블록(705)에서 설정된 ‘0111’의 마스크 값(735)이 쓰여진다. 그리고 ‘0111’의 마스크 값은 MGP에서 삭제된다. 2번 기본블록이 끝날 때 PRED, MS, MIS를 실행한다. 마스크 값은 ‘0001’(745)이 되고, MS명령어에 의해 ‘0001’의 마스크 값(745)이 저장된다.. MIS 명령어는 ‘0001’이 역전된 ‘1110’과 ‘0111’이 ‘and’ 연산을 한 ‘0110’의 마스크 값(750)을 MPG에 저장한다.
3번 기본블록(715)에서 MG는 실행되고 MPG에서 ‘1000’의 마스크 값(730)과 ‘0001’의 마스크 값을 ‘OR’ 연산한 마스크 값 ‘1001’(755)을 가져와서 현재 마스크에 적용한다. 이후 MPG에서 가져온 마스크 값은 MPG에서 삭제된다. 종료 기본블록 E(720)가 실행될때, MPG에서 ‘1001의 마스크 값(760)과 ‘0110’의 마스크 값(750)을 가져와서 실행한뒤 종료한다.
도 8은 다른 실시 예에 따른 멀티 스레드를 실행하는 장치의 구성도를 도시한 도면이다. 도 8을 참조하면 멀티 스레드를 실행하는 장치(100)는 제어부(110), 실행부(120) 및 저장부(800)를 포함한다.
제어부(110)는 명령어 (Instrucion)를 이용하여, 프로세서의 스레드 (thread)의 실행여부를 나타내는 마스크 (Mask) 값을 설정할 수 있다. 또한 제어부(110)는 설정된 마스크 값을 이용하여, 역전된 마스크(Inverted mask) 값을 설정할 수 있다.
실행부(120)는 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행할 수 있다. 실행부(120)는 저장된 마스크 값 및 저장된 역전된 마스크 값을 삭제할 수 있다.
저장부(800)는 설정된 마스크 값 및 설정된 역전된 마스크 값을 저장할 수 있다.
본 실시 예들에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서상에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다.
본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.
본 실시 예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
본 명세서(특히 특허청구범위에서)에서 “상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.

Claims (19)

  1. 명령어(Instruction)를 이용하여, 프로세서의 실행될 스레드(thread)의 제1서브셋을 나타내는 마스크(Mask) 값을 설정하는 단계;
    상기 설정된 마스크 값을 이용하여, 상기 프로세서의 실행될 스레드의 제2서브셋을 나타내는 역전된 마스크(Inverted mask) 값을 설정하는 단계;
    상기 마스크 값을 저장하기 위한 명령어를 프레디케이트(predicate)로 지정하는 단계;
    상기 지정된 프레디케이트(predicate)에 저장된 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는 단계를 포함하고,
    상기 명령어는 그룹 코드(Group Code), 오피 코드(OP code), 사이클(cycle) 정보 및 압축 방법(compression)을 포함하고,
    상기 마스크 값을 설정하는 단계는,
    상기 그룹 코드(Group Code), 상기 오피 코드(OP code), 상기 사이클(cycle) 정보 및 상기 압축 방법(compression)을 이용하여 상기 마스크 값을 설정하는, 멀티 스레드를 실행하는 방법..
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서
    상기 실행하는 단계는,
    상기 사이클(cycle) 정보에 해당하는 사이클에, 상기 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는, 멀티 스레드를 실행하는 방법.
  5. 제 1항에 있어서,
    상기 설정된 마스크 값 및 설정된 역전된 마스크 값을 저장하는 단계를 더 포함하는, 멀티 스레드를 실행하는 방법.
  6. 제 5항에 있어서,
    상기 실행하는 단계는,
    상기 저장된 마스크 값 및 상기 저장된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는, 멀티 스레드를 실행하는 방법.
  7. 제 6항에 있어서,
    상기 실행하는 단계는,
    상기 저장된 마스크 값 및 상기 저장된 역전된 마스크 값을 삭제하는, 멀티 스레드를 실행하는 방법.
  8. 제 1항에 있어서,
    상기 명령어는 VLIW(Very Long Instruction Word)인, 멀티 스레드를 실행하는 방법.
  9. 제 1항에 있어서,
    상기 프로세서의 스레드는 16개 이하인, 멀티 스레드를 실행하는 방법.
  10. 명령어(Instruction)를 이용하여, 프로세서의 실행될 스레드(thread)의 제1서브셋을 나타내는 마스크(Mask) 값을 설정하고, 상기 설정된 마스크 값을 이용하여, 상기 프로세서의 실행될 스레드의 제2서브셋을 나타내는 역전된 마스크(Inverted mask) 값을 설정하고, 상기 마스크 값을 저장하기 위한 명령어를 프레디케이트(predicate) 로 지정하는 제어부; 및
    상기 지정된 프레디케이트(predicate)에 저장된 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는 실행부를 포함하고,
    상기 명령어는 그룹 코드(Group Code), 오피 코드(OP code), 사이클(cycle) 정보 및 압축 방법(compression)을 포함하고,
    상기 제어부는,
    상기 그룹 코드(Group Code), 상기 오피 코드(OP code), 상기 사이클(cycle) 정보 및 상기 압축 방법(compression)을 이용하여 상기 마스크 값을 설정하는, 멀티 스레드를 실행하는 장치.
  11. 삭제
  12. 삭제
  13. 제 10항에 있어서
    상기 실행부는
    상기 사이클(cycle) 정보에 해당하는 사이클에, 상기 설정된 마스크 값 또는 설정된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는, 멀티 스레드를 실행하는 장치.
  14. 제 10항에 있어서,
    상기 설정된 마스크 값 및 설정된 역전된 마스크 값을 저장하는 저장부를 더 포함하는, 멀티 스레드를 실행하는 장치.
  15. 제 14항에 있어서,
    상기 실행부는,
    상기 저장된 마스크 값 및 상기 저장된 역전된 마스크 값을 이용하여 프로세서의 스레드를 실행하는, 멀티 스레드를 실행하는 장치.
  16. 제 15항에 있어서,
    상기 제어부는,
    상기 저장된 마스크 값 및 상기 저장된 역전된 마스크 값을 삭제하는, 멀티 스레드를 실행하는 장치.
  17. 제 10항에 있어서,
    상기 명령어는 VLIW(Very Long Instruction Word)인, 멀티 스레드를 실행하는 장치.
  18. 제 10항에 있어서,
    상기 프로세서의 스레드는 16개 이하인, 멀티 스레드를 실행하는 장치.
  19. 하드웨어와 결합되어 제1항, 제4항 내지 제 9항 중 어느 한 항의 방법을 처리시키기 위하여 매체에 저장된 컴퓨터 프로그램
KR1020140172380A 2014-12-03 2014-12-03 멀티 스레드를 실행하는 방법 및 장치 KR102279027B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140172380A KR102279027B1 (ko) 2014-12-03 2014-12-03 멀티 스레드를 실행하는 방법 및 장치
US14/957,912 US10606594B2 (en) 2014-12-03 2015-12-03 Method and apparatus for executing multi-thread using mask value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140172380A KR102279027B1 (ko) 2014-12-03 2014-12-03 멀티 스레드를 실행하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160066939A KR20160066939A (ko) 2016-06-13
KR102279027B1 true KR102279027B1 (ko) 2021-07-19

Family

ID=56094412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172380A KR102279027B1 (ko) 2014-12-03 2014-12-03 멀티 스레드를 실행하는 방법 및 장치

Country Status (2)

Country Link
US (1) US10606594B2 (ko)
KR (1) KR102279027B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230398B2 (en) * 2016-08-19 2019-03-12 Samsung Electronics Co., Ltd. Erasure code data protection and recovery computation system and method
FR3069993B1 (fr) * 2017-08-07 2020-09-18 Maxim Integrated Products Dispositifs et procedes de masquage d'operations de chiffrement rsa
EP3776238A1 (en) * 2018-03-31 2021-02-17 Micron Technology, Inc. Execution control of a multi-threaded, self-scheduling reconfigurable computing fabric
WO2019191738A1 (en) * 2018-03-31 2019-10-03 Micron Technology, Inc. Backpressure control using a stop signal for a multi-threaded, self-scheduling reconfigurable computing fabric

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140164737A1 (en) * 2012-12-06 2014-06-12 Kalray Execution efficiency in a single-program, multiple-data processor
US20140223437A1 (en) 2013-02-07 2014-08-07 Htc Corporation Method and electronic device for thread scheduling

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353369B1 (en) * 2005-07-13 2008-04-01 Nvidia Corporation System and method for managing divergent threads in a SIMD architecture
US7634637B1 (en) * 2005-12-16 2009-12-15 Nvidia Corporation Execution of parallel groups of threads with per-instruction serialization
US8074224B1 (en) * 2005-12-19 2011-12-06 Nvidia Corporation Managing state information for a multi-threaded processor
US7617384B1 (en) 2006-11-06 2009-11-10 Nvidia Corporation Structured programming control flow using a disable mask in a SIMD architecture
US9830156B2 (en) * 2011-08-12 2017-11-28 Nvidia Corporation Temporal SIMT execution optimization through elimination of redundant operations
US9424038B2 (en) 2012-12-10 2016-08-23 Nvidia Corporation Compiler-controlled region scheduling for SIMD execution of threads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140164737A1 (en) * 2012-12-06 2014-06-12 Kalray Execution efficiency in a single-program, multiple-data processor
US20140223437A1 (en) 2013-02-07 2014-08-07 Htc Corporation Method and electronic device for thread scheduling

Also Published As

Publication number Publication date
US10606594B2 (en) 2020-03-31
US20160162295A1 (en) 2016-06-09
KR20160066939A (ko) 2016-06-13

Similar Documents

Publication Publication Date Title
KR102279027B1 (ko) 멀티 스레드를 실행하는 방법 및 장치
TWI501148B (zh) 條件式比較指令
TWI619076B (zh) 中央處理單元及用於在其中執行內文切換之方法
CN105389158B (zh) 数据处理系统、编译器、处理器的方法和机器可读介质
KR102629722B1 (ko) 이동 프리픽스 명령어
KR20140014143A (ko) 동일한 데이터 조건에 의존하는 인접 명령의 실행 제어
JP2018500657A5 (ko)
EP3384377B1 (en) Data processing
KR20180069846A (ko) 벡터 산술 명령어에 대한 예외 조건의 처리
CN108595210B (zh) 实现零开销循环的处理器
US20140122836A1 (en) Confidence-driven selective predication of processor instructions
JP2011086298A (ja) プログラム・フロー制御
WO2015017129A4 (en) Multi-threaded gpu pipeline
EP4208785A1 (en) In-core parallelisation in a data processing apparatus and method
US9292269B2 (en) Control flow optimization for efficient program code execution on a processor
JP7510253B2 (ja) 分岐予測器
US11086626B2 (en) Circuitry and methods
US10324727B2 (en) Memory dependence prediction
KR20180126518A (ko) 벡터 명령 처리
CN109144572B (zh) 指令执行方法和处理器
WO2015062369A1 (zh) 轮廓技术编译的优化方法及装置
JP2010079841A (ja) マイクロコンピュータ及びその命令実行方法
US7434039B2 (en) Computer processor capable of responding with comparable efficiency to both software-state-independent and state-dependent events
KR101118593B1 (ko) Ｖｌｉｗ 명령어 처리 장치 및 방법
KR102597201B1 (ko) 트랜잭션 네스팅 심도 시험 명령

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant