KR102278366B1 - 통신 시스템에서 인터리빙 방법 및 장치 - Google Patents

통신 시스템에서 인터리빙 방법 및 장치 Download PDF

Info

Publication number
KR102278366B1
KR102278366B1 KR1020140151940A KR20140151940A KR102278366B1 KR 102278366 B1 KR102278366 B1 KR 102278366B1 KR 1020140151940 A KR1020140151940 A KR 1020140151940A KR 20140151940 A KR20140151940 A KR 20140151940A KR 102278366 B1 KR102278366 B1 KR 102278366B1
Authority
KR
South Korea
Prior art keywords
interleaver
interleaving
index
value
length
Prior art date
Application number
KR1020140151940A
Other languages
English (en)
Other versions
KR20160052118A (ko
Inventor
김상효
류현석
박승훈
펑 쉬에
고명훈
이경민
장민
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020140151940A priority Critical patent/KR102278366B1/ko
Priority to US14/932,837 priority patent/US9960889B2/en
Publication of KR20160052118A publication Critical patent/KR20160052118A/ko
Application granted granted Critical
Publication of KR102278366B1 publication Critical patent/KR102278366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 통신 시스템에 포함되는 복수의 인터리버(interleaver)에서 동일한 인터리빙 비트 생성 방법을 이용하여 인터리빙을 수행하는 방법 및 장치에 관한 것이다. 본 발명에 따른 다중 접속 통신 시스템의 인터리버에서 입력된 비트 시퀀스를 인터리빙하는 방법은, 복수의 인터리버들에서 사용되는 공통 파라미터를 설정하는 과정과, 상기 복수의 인터리버들에 입력된 비트 시퀀스들 간의 상관관계를 고려하여 상기 인터리버에 대한 고유 파라미터를 설정하는 과정과, 상기 공통 파라미터 및 상기 고유 파라미터에 따른 소수-지수(Prime-Power)를 이용하여 상기 입력된 비트 시퀀스를 인터리빙하는 과정을 포함한다.

Description

통신 시스템에서 인터리빙 방법 및 장치{METHOD AND APPARATUS FOR INTERLEAVING IN A COMMUNICATION SYSTEM}
본 발명은 통신 시스템에 포함되는 복수의 인터리버(interleaver)에서 동일한 인터리빙 비트 생성 방법을 이용하여 인터리빙을 수행하는 방법 및 장치에 관한 것이다.
하나의 수신기와 다수의 송신기가 존재하는 다중접속(Multiple-Access) 시스템을 기반으로 하는 통신 시스템으로는, 셀룰러 상향링크와 같은 일반적인 이동통신 시스템 및 D2D(Device-to-Device), IOT(Internet of Things), M2M(Machine-to-Machine) 등의 차세대 통신 시스템이 있다.
상기 다중접속 시스템에서 다중접속 단말(즉, 송신기)을 구분하기 위하여 인터리버 분할 다중접속(Interleave Division Multiple-Access, IDMA) 기법을 사용한다. 상기 IDMA 기법은 시분할다중접속(Time Division Multiple Access, TDMA), 주파수분할다중접속(Frequency Division Multiple-Access, FDMA) 및 코드분할다중접속(Code Division Multiple-Access, CDMA)등과 같이 하나의 수신기와 다수의 송신기간에 무선 자원을 공유하며 상호 통신하는 다중접속 시스템을 위한 무선통신 기술로써, 단말을 구분하는데 단말 고유의 인터리버를 사용한다.
상기 IDMA 기법은 넓은 의미로 CDMA 기법의 일종이라고 할 수도 있지만, CDMA 기법은 다중접속에 의한 간섭(multiple access interference) 및 심볼간 간섭(inter-symbol interference) 등에 의해 성능이 제한적인 반면, IDMA 기법은 터보 부호의 복호 원리에 기반한 반복 다중 사용자 검출(multi-user detection) 기법을 통해 CDMA 기법의 단점을 보완한다는 점에서 CDMA 기법과는 다른 다중접속 기법으로 분류될 수 있다.
종래 다중접속 기법에서는 다수의 단말을 구분하기 위해 시간, 주파수 또는 부호를 분할하여 단말을 구분했기 때문에 모든 단말이 공통된 단일 인터리버를 사용하였다. 그러나 IDMA 기법은 공통된 시간-주파수 자원에서 같은 부호를 사용하며 인터리버를 통해 다중접속 단말을 구분하기 때문에 시스템상에 존재하는 단말들은 서로 다른 인터리버를 사용해야 한다. 또한, 단말들간 인터리빙된 비트 시퀀스들의 상관관계에 따라 통신 시스템의 복호 성능이 달라질 수 있다.
따라서, IDMA 기법을 사용하는 통신 시스템에서는 다수의 인터리버들을 이용하여 효율적으로 인터리빙된 비트 시퀀스들을 생성하는 방안이 요구된다.
본 발명은 통신 시스템에서 시스템의 오버헤드(overhead)를 최소화할 수 있도록 인터리빙된 비트 시퀀스들을 생성하는 인터리빙 방법 및 장치를 제공한다.
또한 본 발명은 통신 시스템에서 다수의 인터리빙된 비트 시퀀스들간의 상관관계에 따라 최적의 인터리빙된 비트 시퀀스들을 생성하는 인터리빙 방법 및 장치를 제공한다.
본 발명에 따른 다중 접속 통신 시스템의 인터리버에서 입력된 비트 시퀀스를 인터리빙하는 방법은, 복수의 인터리버들에서 사용되는 공통 파라미터를 설정하는 과정과, 상기 복수의 인터리버들에 입력된 비트 시퀀스들 간의 상관관계를 고려하여 상기 인터리버에 대한 고유 파라미터를 설정하는 과정과, 상기 공통 파라미터 및 상기 고유 파라미터에 따른 소수-지수(Prime-Power)를 이용하여 상기 입력된 비트 시퀀스를 인터리빙하는 과정을 포함한다.
또한 본 발명에 따른 다중 접속 통신 시스템의 입력된 비트 시퀀스를 인터리빙하는 장치는, 복수의 인터리버들에서 사용되는 공통 파라미터를 설정하고, 상기 복수의 인터리버들에 입력된 비트 시퀀스들 간의 상관관계를 고려하여 상기 인터리버에 대한 고유 파라미터를 설정하는 제어부와, 상기 공통 파라미터 및 상기 고유 파라미터에 따른 소수-지수(Prime-Power)를 이용하여 상기 입력된 비트 시퀀스를 인터리빙하는 생성부를 포함한다.
도 1은 본 발명이 적용되는 IDMA 기법을 사용하는 통신 시스템의 구성을 나타낸 도면,
도 2는 본 발명의 실시 예에 따른 인터리버의 구성을 나타낸 도면,
도 3은 본 발명의 실시 예에서 입력된 비트 시퀀스들 간의 상관관계와 인터리빙된 비트 시퀀스들 간의 상관관계의 특징을 나타낸 도면,
도 4는 본 발명의 실시 예에 따른 인터리빙 방법을 나타낸 도면,
도 5 및 도 6은 본 발명의 실시 예에 따른 인터리빙 방법의 일 예를 나타낸 도면,
도 7은 본 발명의 실시 예에 따른 시스템에서 기지국과 복수의 단말들 간의 정보 송수신 방법을 나타낸 도면,
도 8는 종래 인터리버와 본 발명의 실시 예에 따른 인터리버의 메모리 사용량을 비교한 도면,
도 9는 종래 인터리버와 본 발명의 실시 예에 따른 인터리버의 복잡도를 비교한 도면,
도 10 및 도 11은 본 발명의 실시 예에 따른 인터리버의 성능 평가를 나타낸 도면.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명의 주요한 요지는, IDMA 기법을 사용하는 통신 시스템에서 다수의 인터리버들 각각에서 최소의 메모리를 사용하여 낮은 복잡도로 인터리빙된 비트 시퀀스를 생성하는 방법에 관한 것이다.
이를 위해 본 발명의 실시 예에 따른 IDMA 기법을 사용하는 통신 시스템에서 인터리빙을 수행하는 방법 및 장치에 대하여 상세히 설명하기로 한다.
도 1은 본 발명이 적용되는 IDMA 기법을 사용하는 통신 시스템의 구성을 보이고 있다.
도 1을 참조하면, IDMA 기법을 사용하는 통신 시스템(100)은 송신부(110) 및 수신부(150)를 포함한다. 각 단말은 송신부(110)의 구조에 따라 독립적으로 탐색 신호를 생성한다. 구체적으로, 송신부(110)는 각 단말 별로 세부 구성 유닛들을 포함한다. 즉, 제1 단말에 대한 송신기(120)는 부호화부(121), 확산부(123), 인터리버(125) 및 변조부(127)를 포함하고, k번째 단말에 대한 송신기(130)는 부호화부(131), 확산부(133), 인터리버(135) 및 변조부(137)를 포함한다.
일 예로, k번째 단말에 대한 송신기(130)에서 부호화부(131)는 메시지 비트 시퀀스 {ak(i)}, (i=1, 2, ..., I)를 길쌈 부호(convolutional code) 등과 같은 오류정정 부호를 이용하여 부호화한다. 그리고 확산부(133)는 부호 결과 시퀀스 {bk(m)}, (m=1, 2, ..., M)를 반복 부호를 이용하여 부호화하고, 전체적으로 낮은 부호율의 부호어 {ck(n)}, (n=1, 2, ..., N)를 생성한다. 여기서, 오류정정 부호 및 반복 부호의 부호율을 각각 Rc 및 Rr로 표기하며, 각 부호의 부호율은 각각 Rc = I/M, Rr = M/N이다.또한 인터리버(135)는 상기 부호화부(131) 및 확산부(133)의 부호화 과정을 통해 생성된 부호어 {ck(n)}를 인터리빙하고, 변조부(137)는 인터리빙된 부호어를 전송 가능한 형태의 심볼 시퀀스 {xk(j)}, (j=1, 2, ..., J)로 변조한다.
여기서, 각 단말에 대한 인터리버는 다른 단말의 인터리버와는 독립적이고 랜덤(random)하게 생성된다고 가정한다. 이러한 인터리버의 특성에 따라 IDMA 기법을 사용하는 통신 시스템(100)은 모든 단말이 동일한 부호화부를 사용하지만 단말 고유의 인터리버를 통해 수신부에서 각 단말을 구분할 수 있다. 또한, 부호화된 시퀀스{ck(n)}를 분산시켜 인접한 비트들끼리 낮은 상관도를 가지도록 만드는 인터리버 고유의 특성에 따라 수신부(150)에서는 비교적 간단한 다중 사용자 검출 기법이 가능하다.
송신부(110)에서 K개의 단말이 독립적으로 생성한 탐색 신호는 동시에 다중접속 채널(140)을 통해 수신부(150)로 전송된다. 수신부(150)에서 다중접속 채널(140)을 통해 수신되는 신호 r(j)는 아래 <수학식 1>과 같이 나타낼 수 있다.
<수학식 1>
Figure 112014106056760-pat00001
상기 <수학식 1>에서, hk는 k번째 단말에 대한 송신기와 수신기 사이의 페이딩(fading) 채널계수이고, n(j)는 평균이 0이고 분산이
Figure 112014106056760-pat00002
인 부가백색 정규 잡음(additive white gaussian noise: AWGN)이다.
상기 <수학식 1>과 같이 수신부(150)에서는 복수의 단말의 신호가 중첩되어 수신되고, k번째 단말 신호 복원 관점에서는 다른 단말들의 신호는 다중접속 간섭이라 할 수 있다. k번째 단말의 신호 관점에서 다중접속 간섭을 고려한 수신 신호는 아래 <수학식 2>와 같이 나타낼 수 있다.
<수학식 2>
Figure 112014106056760-pat00003
상기 <수학식 2>에서 zk(j)는 수신부(150)에서의 열(thermal) 잡음과 k번째 단말을 제외한 다른 단말들로부터 간섭을 결합한 것으로 k번째 단말에 대한 왜곡을 나타낸다.
도 1을 참조하면, 수신부(150)는 제1 단말의 신호를 수신하는 수신기는 신호 추정부(151), 역인터리버(153), 인터리버(155), 역확산부(157), 확산부(159) 및 복호화부(161)를 포함한다. 그리고 도 1에서는 수신부(150)를 간략히 도시하였으나, 수신부(150)에 포함되는 K개의 송신신호에 대한 추정은 제1 단말의 신호를 추정하는 동작과 동일하게 수행된다.
k번째 단말의 신호를 추정하는 수신기는 다중접속 간섭을 최대한 정확하게 검출 및 제거하여 k번째 단말의 신호를 성공적으로 복원하기 위해, 터보 부호의 복호 원리를 이용한 반복 검출 및 복호 과정을 수행한다. 만약 수신기에서 다중접속 간섭을 완벽하게 검출 및 제거하게 되면, 다중접속 채널(140)은 단순히 k번째 단말만 존재하는 단일사용자 채널이 된다. 이러한 상황에서는 단일 단말 채널에서 달성 가능한 성능을 얻을 수 있다. 따라서 단일 단말 채널에서의 복호 성능이 IDMA 기법을 사용하는 통신 시스템(100)이 얻을 수 있는 복호 성능의 상계(upper-bound)라 할 수 있다.
상기 수신부(150)에 포함되는 신호 추정부(151)는 ESE(elementary signal estimator)이며, 수신된 신호 xk(j)에 대한 외적인(extrinsic) LLR(log-likelihood ratio)을 생성한다. 그리고 디인터리버(153) 및 결합부(157)는 상기 LLR값에 디인터리빙 및 결합 과정을 수행하여 복호화부(161)로 전달한다. 상기 복호화부(161)는 APP(a posteriori probability) 복호기(decoder: DEC)로 구성될 수 있으며, 결합부(157)로부터 전달받은 LLR 값을 이용하여 다시 xk(j)에 대한 extrinsic LLR 값을 확산부(159)로 출력한다. 그러면, 상기 확산부(159) 및 인터리버(155)는 LLR 값에 확산 및 인터리빙 과정을 수행하여 신호 추정부(151)로 전달한다.
이와 같이 수신부(150)는 신호 추정부(151) 내지 복호화부(161)를 통해 extrinsic LLR 값들을 생성 및 전달하는 과정을 반복하고, 이러한 반복 과정을 통해 xk(j)에 대한 extrinsic LLR의 신뢰도를 향상시킨다.
도 1에 도시한 IDMA 기법을 사용하는 통신 시스템(100)에서는 가장 기본적인 인터리버로 랜덤 인터리버를 사용할 수 있다. 상기 랜덤 인터리버는 단말 고유의 인터리버가 임의적이고 독립적으로 인터리빙을 수행하기 때문에 인터리빙 방법이 복잡하고, 인터리빙된 비트 시퀀스의 상관관계가 높을 수 있다. 예를 들어, 제1 단말을 위해 생성된 인터리빙된 비트 패턴과 제2 단말을 위해 생성된 인터리빙된 비트 패턴에서 인터리빙되는 비트 시퀀스의 위치가 상당 부분이 일치 할 수 있다. 이러한 경우, IDMA 기법을 사용하는 통신 시스템 내의 제1 단말의 메시지 정보와 제2 단말의 메시지 정보에 대한 구분이 명확하게 이루어지지 않아, 전체 시스템 성능이 저하될 수 있다. 또한, 수신부에서 다중접속 단말의 각 인터리빙된 비트 패턴을 모두 저장할 다수의 메모리가 필요하다. 특히, 이러한 문제점은 단말과 같이 구현에 제한이 있는 경우에 더욱 심각하게 나타난다.
이러한 랜덤 인터리버의 문제점을 극복하기 위해 개발된 인터리버는 파워(power) 인터리버이다. 상기 파워 인터리버는 IDMA 기법을 사용하는 통신 시스템에서 다수의 단말을 위한 인터리빙된 비트 시퀀스들을 위해 마스터(master) 인터리버가 필요하다. 상기 마스터 인터리버는 기본적으로 랜덤 인터리버를 사용하며, 상기 마스터 인터리버를 기반으로 단말 인덱스에 따라 인터리빙 횟수를 달리하여 단말 고유의 인터리빙된 비트 시퀀스를 생성한다. 예를 들면, 제1 단말은 마스터 인터리버를 통해 인터리빙을 1회 수행하고, k번째 단말은 인터리빙을 k회 수행하게 된다. 파워 인터리버는 IDMA 기법을 사용하는 통신 시스템의 수신부에서 하나의 랜덤 인터리버 패턴과 단말 인덱스만을 저장하면 되므로 랜덤 인터리버를 사용 할 경우에 생기는 메모리 문제를 해결할 수 있다. 그러나 파워 인터리버는 전체 단말 수가 많아짐에 따라 단말 고유의 인터리빙된 비트 시퀀스를 생성하기 위한 인터리빙 횟수가 증가하게 된다는 문제점이 발생한다. 즉, 전체 단말의 수가 K개 이라고 할 때, 단말 당 평균 인터리빙 횟수는 K에 따라
Figure 112014106056760-pat00004
만큼 증가하게 된다. 따라서 IDMA 기법을 사용하는 통신 시스템에서 수신기의 메모리 문제와 송신기의 생성 복잡도 문제를 극복할 수 있는 새로운 인터리버가 필요하다.
이를 위하여, 본 발명의 실시 예에서는 IDMA 기법을 사용하는 통신 시스템에서 최소한의 파라미터로 공식화된 인터리빙을 수행하는 방법 및 장치를 제공한다. 구체적으로, 본 발명의 실시 예에서는 IDMA 기법을 사용하는 통신 시스템에서 소수(prime number)의 지수(power)를 달리함으로써 단말 고유의 인터리빙된 비트 시퀀스를 생성하는 방법 및 소수-지수(Prime-Power, PP) 인터리버를 제공한다.
도 2는 본 발명의 실시 예에 따른 인터리버의 구성을 보이고 있다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인터리버는 제어부(210) 및 생성부(250)를 포함한다.
상기 제어부(210)는 인터리빙을 수행하기 위한 단말들 간의 공통 파라미터들을 설정한다. 상기 단말들 간의 공통 파라미터들은 송신부(110)에서 사용되는 각 인터리버의 길이 N 및 소수 시드(seed) 값 p이다. 여기서, 상기 N과 p는 단말에 관계없이 모두 동일한 값을 갖기 때문에 시스템 내의 모든 송수신기들이 미리 공유하고 있을 수 있다.
그리고 상기 제어부(210)는 해당 단말의 고유 파라미터를 설정한다. 상기 고유 파라미터는 소수의 지수 값 k로 인터리버의 인덱스를 의미한다. 즉, 상기 제어부(210)는 소수에 따른 비트 시퀀스들 간의 상관관계가 저장된 룩-업(look-up) 테이블을 이용하여 k를 설정한다. 여기서, 상기 제어부(210)는 상기 인터리버의 인덱스를 수신기로부터 전달받을 수 있다.
상세하게, 송신부의 인터리버들에서 생성된 인터리빙된 비트 시퀀스들 간의 상관관계는 통신 시스템의 성능에 영향을 끼치게 된다. 일 예로, 통신 시스템에서 적어도 2개의 송신기가 동일한 인터리빙된 비트 시퀀스를 사용한다면, 수신기에서 동일한 인터리빙된 비트 시퀀스를 사용하는 송신기의 신호를 구분하지 못하기 때문에 시스템의 전체적인 성능을 현저하게 저하 시키게 된다.
따라서, 본 발명의 실시 예에서는 인터리버들에서 동일한 인터리빙된 비트 시퀀스를 생성하지 않도록 인터리버의 인덱스를 설정하는 방안을 제안한다. 이를 위해, 상기 제어부(210)는 인터리버들에서 서로 다른 인터리빙된 비트 시퀀스들이 생성되도록 제어하기 위하여, 복수의 송신기 각각에 입력되는 비트 시퀀스들 간의 상관관계를 고려하여 생성될 인터리빙된 비트 시퀀스들 간의 상관관계를 예측한다. 그리고 상기 제어부(210)는 상기 생성될 인터리빙된 비트 시퀀스들이 상기 예측된 상관관계를 갖도록 인터리버의 인덱스를 설정한다.
상기 비트 시퀀스들 간의 상관관계를 확인하기 위해 다양한 방법을 사용할 수 있으나, 제어부(210)에서는 일 예로 다음과 같은 방법을 사용한다.
상기 제어부(210)는 아래 <수학식 3>을 이용하여 입력된 비트 시퀀스들 간의 상관관계를 판단한다.
<수학식 3>
Figure 112014106056760-pat00005
<수학식 3>에서 w와 v는 임의의 비트 시퀀스이며, f는 반복 부호와 마스킹의 동작을 의미한다.
Figure 112014106056760-pat00006
는 i-번째 인터리빙 패턴을 의미하며, <a, b>는 시퀀스(벡터) a와 b간의 내적을 의미한다. 따라서, 비트 시퀀스 i와 비트 시퀀스 j간의 상관관계는 내적을 통한 단일 값으로 표현되며, 그 값의 절대 값이 작을수록 낮은 상관관계를 갖는다. 일 예로, 입력된 비트 시퀀스들 간의 상관관계와 인터리빙된 비트 시퀀스들 간의 상관관계의 특징을 살펴보면 도 3과 같다.
도 3은 본 발명의 실시 예에서 입력된 비트 시퀀스들 간의 상관관계와 인터리빙된 비트 시퀀스들 간의 상관관계의 특징을 보이고 있다.
도 3을 참조하면, 파워 인터리버의 원리에 의해 인터리빙된 비트 시퀀스들 간 상관관계는 일정 주기마다 동일한 상관관계로 정의된다. 즉, 인터리빙된 비트 시퀀스 k1과 인터리빙된 비트 시퀀스 k2간의 상관관계는 인터리빙 수행 전 비트 시퀀스 0과 인터리빙된 비트 시퀀스 k2-k1의 상관관계와 동일한 상관관계로 정의할 수 있다. 일 예로, 인터리빙 수행 전 비트 시퀀스 0과 인터리빙된 비트 시퀀스 4가 0에 근접한 상관관계를 갖는다면, 인터리빙된 비트 시퀀스 4와 인터리빙된 비트 시퀀스 8도 동일한 상관관계를 갖는다.
이에 따라, 표준에서 합의된 전송 블록 길이와 반복 부호의 반복 횟수에 대해 소수 값에 따른 비트 시퀀스들 간의 상관관계는 룩-업 테이블의 형태로 미리 저장하고 있을 수 있다. 따라서 제어부(210)는 룩-업 테이블에 저장된 소수에 따른 비트 시퀀스들 간의 상관관계를 고려하여, 사용될 인터리버의 인덱스를 설정할 수 있다.
다시 도 2를 참조하면, 상기 생성부(250)는 상기 제어부(210)에서 설정된 공통 파라미터들 및 고유 파라미터를 이용하여, 입력된 비트 시퀀스를 인터리빙한다. 즉, 상기 생성부(250)는 인터리버의 인덱스에 따른 소수의 지수를 이용하여 단말 고유의 인터리빙된 비트 시퀀스를 생성한다. 상기 생성부(250)의 상세한 동작은 아래 도 4의 인터리빙 방법에서 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 인터리빙 방법을 보이고 있다.
상기 본 발명의 실시 예에 따른 인터리빙 방법은 단말 고유의 인터리빙된 비트 시퀀스를 생성하기 위한 것으로, 도 3에서 ioriginal은 인터리빙이 수행되기 전의 비트 인덱스이고, iinterleaved는 인터리빙이 수행된 후의 비트 인덱스이다. 그리고 N은 각 인터리버의 길이이며, NP 는 N보다 같거나 큰 소수 중 가장 작은 값이다. p는 단말 공통의 단일 파라미터로 소수 값이고, c는 인터리버 시드(seed) 값으로 단말 별로 고유의 값을 가진다. 그리고 M은 아래 <수학식 4>에 의해 도출된 인덱스의 유효함을 판단하기 위한 임시 파라미터이다.
도 4를 참조하면, 상기 제어부(210)는 인터리버의 길이 N에 따른 NP를 설정하고(401), p를 설정한다(403). 여기서, 상기 N, NP와 p는 단말에 관계없이 모두 동일한 값을 갖기 때문에 시스템 내의 모든 송수신기들이 미리 공유하고 있을 수 있다.
그리고 상기 제어부(210)는 소수 값 p에 따른 비트 시퀀스들 간의 상관관계가 저장된 룩-업 테이블을 이용하여 인터리버 인덱스 k를 설정한다(405).
생성부(250)는 상기 설정된 인터리버 인덱스 k에 따른 c값을 계산한다(407). 여기서, 상기 c값은 아래 <수학식 4>를 이용하여 계산될 수 있다.
<수학식 4>
c = pk mod NP
다음으로, 상기 생성부(250)는 ioriginal을 0으로 설정하고(409), 임시 인덱스 M을 계산한다(411). 상기 임시 인덱스 M은 아래 <수학식 5>를 이용하여 계산될 수 있다.
<수학식 5>
M = [ ioriginalxc ] mod NP
그리고 생성부(250)는 상기 계산된 임시 인덱스 M과 N의 대소비교를 수행한다(413). 상기 생성부(250)는 M이 N보다 크거나 같으면 ioriginal에 1을 더하여 ioriginal를 갱신하고(415), 갱신된 값을 이용하여 다시 임시 인덱스M를 계산하고(411), M과 N의 대소 비교를 수행한다(413). 반면, 생성부(250)는 M이 N보다 작다면 계산된 임의 인덱스 M을 유효한 인덱스로 판단하여 iinterleaved 로 사용한다(417).
그리고 생성부(250)는 ioriginal이 인터리버의 길이 N에 따른 NP-1인지 판단하고(419), ioriginal = NP-1이면, 인터리빙 비트 생성을 완료하고, ioriginal = NP-1이 아니면 ioriginal에 1을 더하여 ioriginal를 갱신하고(415), 갱신된 값을 이용하여 다시 임시 인덱스 M을 계산한다(411).
따라서, 상기 생성부(250)는 iinterleaved에 따른 비트 인덱스에 따라 인터리빙 패턴을 생성한다(421). 그리고 상기 생성부(250)는 생성된 인터리빙 패턴에 따라 입력된 비트 시퀀스에 대한 인터리빙을 수행하여 인터리빙된 비트 시퀀스를 출력한다(423).
상기 설명한 인터리빙 방법을 통해 인터리버 인덱스 k를 달리하여 다수의 서로 다른 인터리빙된 비트 시퀀스들을 생성할 수 있다. 여기서 가능한 서로 다른 k의 개수는 Np-1개이며, 이에 따른 가능한 서로 다른 인터리버 시드 c 값의 개수도 Np-1개가 된다. 이때, c=1인 경우에 상기 인터리빙 방법을 통해 생성된 인터리빙된 비트 시퀀스는 인터리빙 이전 비트 시퀀스와 같기 때문에 가능한 시드 중 c=1인 경우를 제외한다. 따라서, 상기 인터리빙 방법은 최대 Np-2개의 서로 다른 인터리빙 비트 시퀀스들을 생성할 수 있다.
도 5 및 도 6은 본 발명의 실시 예에 따른 인터리빙 방법의 일 예를 보이고 있다.
도 5 및 도 6의 실시 예에서는 N = 10, p = 2 및 K= 3인 경우를 가정하였다. 여기서 K는 IDMA 기법을 사용하는 통신 시스템의 전체 단말(즉, 송신기)의 수이다. 상기 가정에서 N = 10이기 때문에, NP는 조건에 의해 11로 설정된다. 그리고 각 단말은 기지국으로부터 k값을 미리 전달받았음을 가정하였다. 즉, 제1 단말은 k=1이고, 제2 단말은 k=2이며, 제3 단말은 k=9인 경우를 가정하였다.
도 5에서와 같이, Np=11이기 때문에, 인터리버에서 생성 가능한 인터리빙 비트들은 총 11-1=10개 이고, c=1이 되는 인터리빙 비트 10을 제외하면 총 9개의 가능한 인터리빙 비트들 갖는다.
본 발명의 실시 예에 따른 인터리빙 방법에 의하면, 인터리버 1에서 ioriginal = 5일 때, M이 10으로 계산되는데, M = N 이므로 모든 ioriginal에 1을 더하여 ioriginal를 갱신한다. 따라서, 도 5와 같이 ioriginal = 5보다 큰 인덱스들이 하나씩 당겨져 오게된다. 인터리버 2와 인터리버 3도 상기 인터리버 1과 동일하게 인터리빙을 수행한다. 다시 말하면, ioriginal에 대한 iinterleaved 를 생성 시, 유효한 인덱스를 벗어나게 되면 인덱스 생성을 무시하고, 다음 ioriginal에 대한 iinterleaved 를 생성한다. 여기서, c=1인 경우에 상기 인터리빙 방법을 통해 생성된 iinterleaved 는 ioriginal과 같기 때문에 가능한 시드 중 c=1인 경우를 iinterleaved 는 인터리빙된 비트 시퀀스들의 집합에서 제외시킨다.
도 5의 예와 같이 생성된 인터리빙된 비트 시퀀스들은 도 6과 같이 각 단말에서 서로 다른 인터리빙 패턴을 갖는다. 따라서, 본 발명의 실시 예에 따른 인터리빙 방법에서는 각 단말이 공통된 인터리빙 방법을 이용하여 서로 다른 인터리빙 패턴으로 인터리빙을 수행하므로, 각 단말에서 최소의 메모리를 사용하여 낮은 복잡도로 인터리빙된 비트 시퀀스를 생성할 수 있다.
도 7은 본 발명의 실시 예에 따른 시스템에서 기지국과 복수의 단말들 간의 정보 송수신 방법을 보이고 있다. 도 7에서는 본 발명의 실시 예로, IDMA 기법을 사용하는 통신 시스템을 사용하는 셀룰러 상향링크를 일 예로 설명하며, 이 경우 송신기는 복수의 단말들(750)이고, 수신기는 기지국(710)이 된다.
도 7을 참조하면, 네트워크에 존재하는 하나의 기지국(710)과 복수의 단말들(750)은 인터리빙을 수행하기 위한 단말들 간의 공통 파라미터(NP , p)를 송수신한다(731). 그리고 복수의 단말들(750) 각각은 단말 고유의 인터리빙된 비트 시퀀스를 생성을 위한 고유 파라미터를 기지국에 요청한다(732). 일 예로, 기지국(710)과 연결된(RRC-connected) 단말들 각각은 상향링크 MAC(Medium Access Control) 계층 내 공통제어채널(Common Control Channel, CCCH)을 통해 고유 파라미터를 요청할 수 있다. 또 다른 예로, 기지국(710)과 연결되지 않은(RRC-idle) 단말들 각각은 임의접근채널(Random Access Channel, RACH)를 통해 프리앰블(preamble)과 연동하여 고유 파라미터를 요청할 수 있다.
기지국(710)은 단말들(750) 각각으로부터 수신한 고유 파라미터 요청에 대응하여, 룩-업 테이블에서 공통 파라미터인 p에 따른 비트 시퀀스들 간의 상관관계를 확인하고, 단말들(750) 각각에 대한 k값을 설정한다(733). 이때 인터리버 후보군의 수가 많아짐에 따라 상관관계 측정과 비교에 필요한 복잡도가 증가할 수 있으나, 인터리버의 길이와 인터리버 생성에 필요한 파라미터들이 모든 네트워크에서 동일하므로 상기 복잡도를 낮출 수 있다. 일 예로 표준에서 합의된 전송 블록 길이와 반복 부호의 반복 횟수에 대해 p에 따른 인터리버간 상관관계를 룩-업 테이블의 형태로 미리 저장하고 있으므로, 상관관계를 설정하기 위한 복잡한 계산절차를 현저하게 줄일 수 있다.
그리고 기지국(710)은 상기 단말들(750) 각각에 대한 k값을 해당 단말에게 전송한다(734). 일 예로, 기지국(710)은 단말의 고유 파라미터를 송신하기 위한 새로운 하향링크 제어정보(Downlink Control Information, DCI) 포맷을 정의하여 물리계층하향링크제어채널(Physical Downlink Control Channel, PDCCH)을 통해 RRC-아이들(idle) 상태의 단말로 송신할 수 있다. 또 다른 예로, MAC계층의 전용제어채널(Dedicated Control Channel, DCCH)을 통해 단말의 고유 파라미터를 RRC-연결된(connected) 상태의 단말에게 송신할 수 있다.
단말들(750) 각각은 기지국(710)으로부터 전달받은 공통 파라미터 및 고유 파라미터를 근거로, 상기 <수학식 3> 및 <수학식 4>를 이용하여 인터리빙된 비트 시퀀스를 생성한다(735). 그리고 상기 단말들(750) 각각은 상기 인터리빙된 비트 시퀀스 생성 시 이용한 고유 파라미터에 대한 정보를 기지국(710)으로 송신한다(736). 일 예로, 상기 설명한 바와 같이 RRC-connected 단말들은 상향링크 MAC 계층내 공통제어채널(CCCH)을 통해 고유 파라미터에 대한 정보를 기지국(710)으로 전송할 수 있다. 또 다른 예로, RRC-idle 상태의 단말들은 물리 계층 상향링크공유채널(Physical Uplink Shared Channel, PUSCH)에서 채널 추정의 용도로 사용되는 기준신호(Reference Signal, RS)와 인터리버 정보를 연동하여 상기 고유 파라미터에 대한 정보를 기지국(710)으로 송신할 수 있다.
다음으로 단말들(750) 각각은 PUSCH를 통해 실제 보내고자 하는 메시지 정보가 포함된 신호를 전송한다(737). 기지국(710)은 상기 메시지 정보가 포함된 신호들을 다중접속 채널을 통해 중첩된 형태로 수신하고, 상기 단말들(750) 각각으로부터 전달받은 고유 파라미터에 대한 정보를 이용하여 상기 수신된 신호들에 대한 복호를 수행한다(738).
도 8는 종래 인터리버와 본 발명의 실시 예에 따른 인터리버의 메모리 사용량을 비교한 것이고, 도 9는 종래 인터리버와 본 발명의 실시 예에 따른 인터리버의 복잡도를 비교한 것이다.
도 8을 참조하면, 인터리빙된 비트의 패턴을 저장하기 위한 메모리 요구사항은 통신 시스템에서 수신부가 단말 고유의 인터리빙 방법을 저장하기 위해 필요한 메모리 양과 관련이 있다. 종래 랜덤 인터리버는 단말의 서로 다른 인터리빙 비트 시퀀스를 임의로 생성하기 때문에, 단말의 수에 비례하여 메모리 요구량이 증가하게 된다. 그리고 종래 파워 인터리버는 하나의 랜덤 인터리버를 마스터 인터리버로 선정하여 서로 다른 인터리버 패턴을 생성해내기 때문에 단말의 수에 관계없이 마스터 인터리버로서 임의 인터리버 패턴을 저장할 1개의 메모리를 요구한다. 본 발명의 실시 예에 따른 PP 인터리버는 각 단말별 고유의 파라미터k를 통해 인터리빙 비트 시퀀스를 생성하므로, 파라미터 저장을 위한 1개의 메모리를 요구한다.
도 9를 참조하면, 인터리빙 비트 시퀀스의 생성 복잡도는 각 단말의 인터리빙 비트 시퀀스를 생성하기 위해 필요한 단말당 평균 인터리빙 횟수과 관련이 있다. 종래 랜덤 인터리버와 본 발명의 실시 예에 따른 PP 인터리버는 단말 당 각 1회씩 인터리빙을 수행하지만, 종래 파워 인터리버는 단말 인덱스에 비례하여 인터리빙 횟수가 증가한다.
따라서, 본 발명의 실시 예에 따른 PP 인터리버는 인터리빙된 비트 시퀀스 생성 시, 종래 인터리버들에 비해 적은 메모리를 사용하면서 생성 복잡도를 낮출 수 있다.
도 10 및 도 11은 본 발명의 실시 예에 따른 인터리버의 성능 평가를 보이고 있다.
도 10은 인터리버의 성능을 평가하기 위한 환경을 나타낸 것이고, 송-수신기사이의 채널정보(Channel State Information, CSI)와 인터리버 정보는 서로 알고 있다고 가정하였다. 그리고 본 발명의 실시 예에서 이용되는 공통 파라미터 p=2로 가정하였고, 각 단말에 해당하는 인터리버들은 상관관계 측정법에 따라 낮은 수치를 갖는 인터리버들을 선택하였다. IDMA 기법의 BER 및 BLER의 성능은 다중-접속 단말과 각 인터리버에 따라 구분하였으며, 단일 단말의 성능이 대조군으로 설정되었다. 따라서, IDMA 기법의 다중 사용자(즉, 단말) 검출(Multi User Detection, MUD) 이득이 클수록, 다중 단말의 BER 및 BLER 성능은 단일 단말의 성능에 가깝게 된다.
도 11은 도 10의 시나리오#01에 대한 비트오류율(Bit Error Rate, BER) 및 블록오류율(Block Error Rate, BLER)의 성능 평가결과이며 1024의 상대적으로 긴 메시지 길이에 대한 성능평가를 수행하였다. 그리고 도 11에서 다중-접속 단말의수는 6-9명으로 설정하였으며, 랜덤 인터리버를 점선으로 나타내고, 파워 인터리버를 실선으로 나타내었으며, 본 발명의 실시 예에 따른 PP 인터리버를 사각형 표식이 있는 실선으로 나타내었다.
도 11에 나타낸 바와 같이, 본 발명의 실시 예에 따른 PP 인터리버를 적용한 통신 시스템의 BER 및 BLER의 성능이 종래 인터리버에 비하여 우수함을 확인할 수 있다. 특히, 본 발명의 실시 예에 따른 PP 인터리버에 대한 성능은 랜덤 인터리버에 대한 성능 대비 BER 0.01 기준에서 약0.1-0.5 dB의 MUD 이득을 보이며, BLER 0.1 기준에서 약0.2-1 dB의 MUD 이득을 보인다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허 청구의 범위뿐만 아니라 이 특허 청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (16)

  1. 다중 접속 통신 시스템의 인터리버에서 입력된 비트 시퀀스를 인터리빙하는 방법에 있어서,
    상기 인터리버를 포함하는 복수의 인터리버들에서 사용되는 공통 파라미터를 설정하는 과정과, 여기서, 상기 공통 파라미터는 전송 블록의 길이 및 상기 복수의 인터리버들에게 공통으로 적용되는 소수 값을 포함하고,
    상기 복수의 인터리버들에 입력된 비트 시퀀스들 간의 상관관계를 고려하여 상기 인터리버에 대한 고유 파라미터를 설정하는 과정과,
    상기 공통 파라미터 및 상기 고유 파라미터를 이용하여 상기 인터리버에 대한 정보 값을 계산하는 과정과,
    상기 인터리버에 대한 정보 값을 이용하여 임시 인덱스를 계산하는 과정과,
    상기 임시 인덱스와 상기 전송 블록의 길이를 비교하는 과정과,
    상기 비교결과에 기반하여 인터리빙 패턴을 생성하고,
    상기 생성된 인터리빙 패턴에 따라 상기 입력된 비트 시퀀스를 인터리빙하는 과정을 포함함을 특징으로 하는 인터리빙 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 고유 파라미터는,
    상기 인터리버에 적용되는 지수 값임을 특징으로 하는 인터리빙 방법.
  4. 제 1 항에 있어서, 상기 인터리빙 패턴을 생성하는 과정은,
    상기 임시 인덱스가 상기 전송 블록의 길이보다 크거나 같으면 입력된 비트의 인덱스를 갱신하고 상기 갱신된 인덱스를 이용하여 새로운 임시 인덱스를 계산하는 과정과,
    상기 임시 인덱스가 상기 전송 블록의 길이보다 작으면 상기 임시 인덱스를 유효한 인덱스로 판단하는 과정과,
    상기 판단된 유효한 인덱스를 근거로 인터리빙 패턴을 생성하는 과정을 포함함을 특징으로 하는 인터리빙 방법.
  5. 제 4 항에 있어서, 상기 인터리빙하는 과정은,
    상기 갱신된 인덱스가 상기 전송 블록의 길이보다 크거나 같은 소수 중 가장 작은 값보다, 1작으면 완료됨을 특징으로 하는 인터리빙 방법.
  6. 제 1 항에 있어서, 상기 인터리버에 대한 정보 값을 계산하는 과정은,
    아래 수학식을 이용하여 계산되며,
    c = pk mod NP
    여기서, 상기 c는 상기 인터리버에 대한 정보 값이고, 상기 p는 상기 공통 파라미터에 포함된 상기 소수 값이고, 상기 k는 상기 고유 파라미터이며, NP는 상기 전송 블록의 길이보다 크거나 같은 소수 중 가장 작은 값임을 특징으로 하는 인터리빙 방법.
  7. 제 6 항에 있어서, 상기 임시 인덱스를 계산하는 과정은,
    아래 수학식을 이용하여 계산되며,
    M = [ ioriginal × c ] mod NP
    여기서, 상기 M은 상기 임시 인덱스이고, ioriginal는 상기 입력된 비트의 인덱스임을 특징으로 하는 인터리빙 방법.
  8. 제 1 항에 있어서, 상기 복수의 인터리버들에 입력되는 비트 시퀀스들 간의 상관관계는 상기 소수 값에 따라 룩-업(look-up) 테이블에 미리 저장되어 있음을 특징으로 하는 인터리빙 방법.
  9. 다중 접속 통신 시스템의 입력된 비트 시퀀스를 인터리빙하는 인터리버에 있어서,
    상기 인터리버를 포함하는 복수의 인터리버들에서 사용되는 공통 파라미터를 설정하고, 여기서, 상기 공통 파라미터는 전송 블록의 길이 및 상기 복수의 인터리버들에게 공통으로 적용되는 소수 값을 포함하고, 상기 복수의 인터리버들에 입력된 비트 시퀀스들 간의 상관관계를 고려하여 상기 인터리버에 대한 고유 파라미터를 설정하는 제어부와,
    상기 공통 파라미터 및 상기 고유 파라미터를 이용하여 상기 인터리버에 대한 정보 값을 계산하고,상기 인터리버에 대한 정보 값을 이용하여 임시 인덱스를 계산하고, 상기 임시 인덱스와 상기 전송 블록의 길이를 비교하고, 상기 비교결과에 기반하여 인터리빙 패턴을 생성하고, 상기 생성된 인터리빙 패턴에 따라 상기 입력된 비트 시퀀스를 인터리빙하는 생성부를 포함하는 인터리버.
  10. 삭제
  11. 제 9 항에 있어서, 상기 고유 파라미터는,
    상기 인터리버에 적용되는 지수 값임을 특징으로 하는 인터리버.
  12. 제 9 항에 있어서, 상기 생성부는,
    상기 임시 인덱스가 상기 전송 블록의 길이보다 크거나 같으면 입력된 비트의 인덱스를 갱신하고 상기 갱신된 인덱스를 이용하여 새로운 임시 인덱스를 계산하고,
    상기 임시 인덱스가 상기 전송 블록의 길이보다 작으면 상기 임시 인덱스를 유효한 인덱스로 판단하고,
    상기 판단된 유효한 인덱스를 근거로 인터리빙 패턴을 생성함을 특징으로 하는 인터리버.
  13. 제 12 항에 있어서, 상기 갱신된 인덱스가 상기 전송 블록의 길이보다 크거나 같은 소수 중 가장 작은 값보다 1작으면, 상기 입력된 비트 시퀀스의 인터리빙이 완료됨을 특징으로 하는 인터리버.
  14. 제 9 항에 있어서, 상기 인터리버에 대한 정보 값은,
    아래 수학식을 이용하여 계산되며,
    c = pk mod NP
    여기서, 상기 c는 상기 인터리버에 대한 정보 값이고, 상기 p는 상기 공통 파라미터에 포함된 상기 소수 값이고, 상기 k는 상기 고유 파라미터이며, NP는 상기 전송 블록의 길이보다 크거나 같은 소수 중 가장 작은 값임을 특징으로 하는 인터리버.
  15. 제 14 항에 있어서, 상기 임시 인덱스는,
    아래 수학식을 이용하여 계산되며,
    M = [ ioriginal × c ] mod NP
    여기서, 상기 M은 상기 임시 인덱스이고, ioriginal는 상기 입력된 비트의 인덱스임을 특징으로 하는 인터리버.
  16. 제 9 항에 있어서, 상기 복수의 인터리버들에 입력되는 비트 시퀀스들 간의 상관관계는 상기 소수 값에 따라 룩-업(look-up) 테이블에 미리 저장되어 있음을 특징으로 하는 인터리버.
KR1020140151940A 2014-11-04 2014-11-04 통신 시스템에서 인터리빙 방법 및 장치 KR102278366B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140151940A KR102278366B1 (ko) 2014-11-04 2014-11-04 통신 시스템에서 인터리빙 방법 및 장치
US14/932,837 US9960889B2 (en) 2014-11-04 2015-11-04 Method and apparatus for performing interleaving in communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140151940A KR102278366B1 (ko) 2014-11-04 2014-11-04 통신 시스템에서 인터리빙 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160052118A KR20160052118A (ko) 2016-05-12
KR102278366B1 true KR102278366B1 (ko) 2021-07-19

Family

ID=55853862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140151940A KR102278366B1 (ko) 2014-11-04 2014-11-04 통신 시스템에서 인터리빙 방법 및 장치

Country Status (2)

Country Link
US (1) US9960889B2 (ko)
KR (1) KR102278366B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201702097TA (en) 2014-09-25 2017-04-27 Sony Corp Wireless communication device, wireless communication method, and program
CN106411456B (zh) * 2015-07-31 2020-11-24 索尼公司 信号处理系统及方法、基站和用户设备
CN107508652A (zh) * 2016-06-14 2017-12-22 索尼公司 用于交织多址接入通信的电子设备和方法
US10616805B2 (en) 2016-08-11 2020-04-07 Electronics And Telecommunications Research Institute Operation methods of terminal and base station in mobile communication networks
US10736081B2 (en) * 2016-09-14 2020-08-04 Huawei Technologies Co., Ltd. Non-orthogonal multiple access transmission
US10158454B1 (en) * 2017-06-15 2018-12-18 At&T Intellectual Property I, L.P. Adaptive interleaver for wireless communication systems
WO2019031841A1 (ko) * 2017-08-08 2019-02-14 엘지전자 주식회사 정보 전송 방법 및 전송 장치 및 정보 수신 방법 및 수신 장치
CN111711510B (zh) * 2020-03-11 2021-06-22 中山大学 一种用于异步交织多址系统的低复杂度多用户的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140119352A1 (en) 2011-06-03 2014-05-01 Kddi Corporation Interleaving apparatus and wireless communication system
KR101421592B1 (ko) 2007-09-05 2014-08-14 삼성전자주식회사 인터리버 분할 다중 접속 시스템에서 송수신 장치 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5675499A (en) * 1998-08-17 2000-03-06 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
AU2002319335B2 (en) * 2002-08-13 2008-12-04 Nokia Corporation Symbol interleaving

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101421592B1 (ko) 2007-09-05 2014-08-14 삼성전자주식회사 인터리버 분할 다중 접속 시스템에서 송수신 장치 및 방법
US20140119352A1 (en) 2011-06-03 2014-05-01 Kddi Corporation Interleaving apparatus and wireless communication system

Also Published As

Publication number Publication date
US20160127085A1 (en) 2016-05-05
KR20160052118A (ko) 2016-05-12
US9960889B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
KR102278366B1 (ko) 통신 시스템에서 인터리빙 방법 및 장치
CN110419182B (zh) 发送pbch的方法和设备以及接收pbch的方法和设备
US10756932B2 (en) Method for transmitting/detecting data on the basis of non-orthogonal multiple access method, and device therefor
EP3611864B1 (en) Efficient transmission and reception of control signals
KR101576161B1 (ko) 전송 블록들에 걸쳐 디코딩 시간을 공유하기 위한 방법 및 장치
US8539323B2 (en) Encoding and decoding methods and apparatus for use in a wireless communication system
JP6926043B2 (ja) 端末装置、基地局装置およびその通信方法
WO2017206663A1 (zh) 免授权传输方法和装置
US10887050B2 (en) Downlink signal reception method and user equipment, and downlink signal transmission method and base station
CN109845350B (zh) 终端装置、基站装置、通信方法以及集成电路
JP7035114B2 (ja) 基地局、通信方法および集積回路
AU2018282443A1 (en) Device
US11223370B2 (en) Method and apparatus for transmitting information
US10511423B2 (en) Data transmission method, terminal device, and base station
JP2009544256A (ja) 移動切り替えアンテナを使用可能にすること
CN107005340B (zh) 无线通信网络中的传输数据信号传送
US11206653B2 (en) Method for performing MM-based NOMA communication and device therefor
Haghighat et al. On the performance of IDMA-based non-orthogonal multiple access schemes
CN107733596B (zh) 信息传输方法和设备
WO2019071592A1 (en) METHOD AND COMPUTER DEVICE FOR FACILITATING MULTI-USER DETECTION
US20240113926A1 (en) Signal transmission method and apparatus
CN117480746A (zh) 执行信道编码的方法、通信装置、处理装置和存储介质及执行信道解码的方法和通信装置
CN116437386A (zh) 一种通信方法及相关装置
CN104272629A (zh) 用于消除电信网络中pdcch检测误差的系统和方法
Frye et al. Acceleration of performance evaluations for adaptive coding protocols in frequency-hop communications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant