KR102273359B1 - 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법 - Google Patents

다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법 Download PDF

Info

Publication number
KR102273359B1
KR102273359B1 KR1020200168010A KR20200168010A KR102273359B1 KR 102273359 B1 KR102273359 B1 KR 102273359B1 KR 1020200168010 A KR1020200168010 A KR 1020200168010A KR 20200168010 A KR20200168010 A KR 20200168010A KR 102273359 B1 KR102273359 B1 KR 102273359B1
Authority
KR
South Korea
Prior art keywords
electronic component
vacuum chuck
component chip
blade
processing
Prior art date
Application number
KR1020200168010A
Other languages
English (en)
Inventor
황성일
Original Assignee
(주)네온테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)네온테크 filed Critical (주)네온테크
Priority to KR1020200168010A priority Critical patent/KR102273359B1/ko
Application granted granted Critical
Publication of KR102273359B1 publication Critical patent/KR102273359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Dicing (AREA)

Abstract

본 발명은 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법에 관한 것으로, 보다 상세하게는 반도체 웨이퍼나 LED와 같은 전자 부품칩을 블레이드 다이싱(Blade Dicing)하는 다이싱 장치와 그 장치의 제조방법, 상부 조명과 하부 조명을 사용하여 다이싱된 전자 부품칩을 검사하는 검사방법에 관한 것이다,
종래기술은 블레이드 다이싱 후에 다이싱이 제대로 이뤄어졌는지 확인할 수 있는 방법이 없어, 웨이퍼 다이싱의 불량율을 높이는 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 상부 조명과 하부 조명의 구비하여 블레이드 다이싱의 절단 라인을 확인할 수 있는 다이싱 장치를 제공하는 것을 그 목적으로 한다.

Description

다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법{Dicing Device Capable, Manufacturing Method Thereof And Inspecting Method of Step Cut Electronic Chips}
본 발명은 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법에 관한 것으로, 보다 상세하게는 반도체 웨이퍼나 LED와 같은 전자 부품칩을 블레이드 다이싱(Blade Dicing)하는 다이싱 장치와 그 장치의 제조방법, 상부 조명과 하부 조명을 사용하여 다이싱된 전자 부품칩을 검사하는 검사방법에 관한 것이다
다이싱(Dicing)은 웨이퍼를 육면체 모양의 개별 칩으로 나누는 공정을 말하며, 이러한 웨이퍼의 개별칩화를 싱귤레이션(Singulation)이라고 하며, 웨이퍼 판을 하나하나의 직육면체로 만들기 위해 톱질(Sawing)하는 것을 다이소잉(Die Sawing)이라고 한다. 최근에는 반도체의 집적도가 높아짐에 따라 웨이퍼의 두께가 얇아지면서 싱귤레이션 작업도 점점 더 어려워지고 있다.
다이싱은 일반적으로 스크라이브 다이싱(Scribe Dicing), 블레이드 다이싱(Blade Dicing), DBG(Dicing Before Grinding, 그라인딩 전 다이싱), 레이저 다이싱(Laser Dicing), 플라즈마 다이싱(Plasma Dicing)으로 나눌 수 있다.
스크라이브 다이싱(Scribe Dicing)은 웨이퍼에 외부의 힘을 가하는 브레이킹(Breaking) 전에 블레이드 휠을 이용하여 웨이퍼 전면에 톱질을 하여 미리 홈을 내는 스크라이빙(Scribing) 후에 브레이킹을 하는 다이싱 방식이다.
블레이드 다이싱은 크게 풀컷, 하프컷(스크라이빙), 스텝컷, 다단 컷으로 나뉘며, 스텝컷의 목적은 풀 컷을 실시 하였을 때(두꺼운 웨이퍼를 한번에 full cut 했을 때) 웨이퍼가 받게 되는 과도한 데미지를 2번에 나누어 가공하는 것으로 데미지의 분산을 통해 마이크로 크랙(예를 들어, chipping)을 경감한다. 다단 컷도 이와 비슷하게 같은 가공 라인을 복수 횟수로 나누어 절입하여 풀 컷의 데미지를 나누는 것이 목적이나, 다단 컷과 스텝컷의 차이는 1종의 블레이드를 이용하여 단순히 절입량을 복수로 나누는 것이 다단 컷이고, 폭이 서로 다른 블레이드를 이용하여 첫번째 스텝에 광폭의 블레이드로 얕게 가공하고, 두번째 스텝에서 협소한 블레이드로 깊게 가공하는 것이 스텝 컷이다.
한편, 블레이딩을 할 때는 마찰이 심하므로 DI water를 사용하여 마찰로 발생하는 열을 냉각시켜주며, 절삭 가공시 생기는 분진을 원활하게 배출하여 가공이 일정한 품질로 가공이 원활하게 지속되게 한다. 또한, 블레이드 휠에는 다이아몬드 입자가 부착되어 고체 실리콘을 절삭하게 된다. 이때, 커팅 폭은 설정된 범위에 있어야 된다.
그러나, 종래 기술에는 다이싱 가공 후 단순한 검사가 진행되고 있으나, 가공 도중에 검사가 실시되거나, 검사 결과를 반영하여 가공을 보정하는 방법에 대한 연구가 필요한 실정이다. 또한, 블레이드 다이싱 후에 절단 상태의 정확한 검사 방법이 없어, 웨이퍼 다이싱의 불량율을 높이는 문제점이 있었다. 또한, 반도체 웨이퍼뿐만 아니라 LED와 같은 전자부품칩의 다이싱에도 다층 커팅에 대한 측정 상태를 정확히 확인할 수 있는 범용성의 다이싱 장비는 제시되지 않은 문제점이 있었다.
한국 등록특허공보 제10-1909045호 한국 등록특허공보 제10-1739943호 한국 등록특허공보 제10-1565515호 한국 등록특허공보 제10-1003806호 한국 공개특허공보 제10-2015-0130234호
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 상부 조명과 하부 조명의 구비하여 블레이드 다이싱의 절단면을 확인할 수 있는 다이싱 장치를 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 웨이퍼뿐만 아니라 LED와 같은 전자 부품칩의 다이싱에도 사용할 수 있는 다이싱 장치를 제공하는 것을 다른 목적으로 한다.
또한, 본 발명은 가공하는 도중에 검사를 실시하고, 검사 결과를 즉시 반영하여 가공을 보정함으로써, 웨이퍼를 전부 가공 한 후에 일괄 검사해서 불량일 시 전량 폐기되는 것을 방지하고, 웨이퍼를 커팅하면서 가공 도중에 검사를 실시하고 가공 도중에라도 보정을 행하여 가공 후에 전량 폐기되는 로스(loss)를 방지하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다이싱 장치는 진공척 테이블; 상기 진공척 테이블의 상부에 위치하는 다공질 진공척 플레이트; 상기 다공질 진공척 플레이트의 상부에 위치하는 복수 개의 글라스 윈도우; 상기 글라스 윈도우 상부에 이격되어 위치한 전자 부품칩의 절단을 검사하기 위하여 상부 광원을 조사하는 상부 조명; 및 상기 글라스 윈도우 하부에 위치하며, 상기 전자 부품칩의 절단을 검사하기 위하여 하부 광원을 조사하는 하부 조명;을 포함하는 것을 특징으로 한다.
여기서, 상기 복수 개의 글라스 윈도우는 원형인 것이 바람직하다.
여기서, 상기 다공질 진공척 플레이트 및 상기 복수 개의 글라스 윈도우의 접촉면은 밀폐되어 있고, 또한 상기 하부 조명이 위치하는 공간이 밀폐되도록 상기 하부 조명이 위치하는 공간의 하부에 실링 커버를 구비하고, 상기 실링 커버는 상기 진공척 테이블에 탈착 가능하게 체결되며, 또한 상기 하부 조명에 전원을 연결하는 케이블은 상기 실링 커버를 관통하여 형성되며, 상기 실링 커버의 관통된 영역은 케이블 및 상기 케이블을 감싸는 고무가 형성되어 밀폐되어 있는 것이 바람직하다.
여기서, 상기 상부 조명은 직하광원 및 상기 직하광원을 둘러쌓여 형성되는 링광원으로 이루어진 것이 바람직하다.
여기서, 상기 전자부품 칩과 상기 복수 개의 글라스 윈도우 사이에는 점착층을 구비하고, 상기 글라스 윈도우의 상부면은 광학 분산층을 형성하는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은, 다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제3 단계; 상기 상부 조명으로 제3 단계의 상기 전자 부품칩의 상기 1차 가공된 상태를 확인하는 제4 단계; 상기 하부 조명으로 제3 단계의 상기 전자 부품칩의 상기 2차 가공된 상태를 확인하는 제5 단계;상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제6 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은, 다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계; 상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계; 제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제5 단계; 하부 조명으로 제5 단계의 상기 전자 부품칩의 상기 2차 가공된 상태를 확인하는 제6 단계;상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제7 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은, 다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계; 상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계; 제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제5 단계; 상부 조명으로 상기 제5 단계의 상기 전자 부품칩의 1 차 가공된 상태를 확인하는 제6 단계; 하부 조명으로 제5 단계의 상기 전자 부품칩의 2차 가공된 상태를 확인하는 제7 단계;상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제8 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 블레이드을 사용한 1차 가공에 의하여 전자 부품칩의 실리콘층 및 전자 부품칩의 일부가 절단되고, 상기 제2 블레이드를 사용한 2차 가공에 의하여 전자 부품칩의 나머지 일부 및 점착층의 일부가 절단되며, 상기 제2 블레이드을 사용한 2차 가공에 의한 절단폭은 상기 제1 블레이드를 사용한 1차 가공에 의한 절단폭보다 좁은 것이 바람직하다.
상기 상부 조명으로 제3 단계의 전자 부품 칩의 가공된 상태를 확인하는 제4 단계는, 상기 상부 조명의 직하광원 및 링광원을 조사하며, 상기 하부 조명으로 제3 단계의 전자 부품칩의 가공된 상태를 확인하는 제5 단계는, 상기 상부 조명의 직하광원 및 링광원의 조사를 중단하고 상기 하부 조명인 LED 램프를 상기 글라스 윈도우 하부면에 조사하는 것이 바람직하다.
본 발명의 일 실시형태에 의한 스텝컷된 전자 부품 칩의 검사 방법은, 제1 블레이드를 사용한 1차 가공에 의한 절단폭을 X1이라 하고 제2 블레이드을 사용한 2차 가공에 의한 절단폭을 X2라 하면, 상부 조명에 의하여 상부 광이 조사되고, 광학 장치에 의하여 1차 가공에 의한 절단폭 X1를 모니터링하고, 상부 조명의 광조사를 중단하고, 하부 조명에 의하여 하부 광이 조사되고, 광학 장치에 의하여 2차 가공에 의한 절단폭을 X2를 모니터링하며, 상기 절단폭 X1의 중심선과 상기 절단폭 X2의 중심선의 이격 거리를 오차 거리(k)라 정의하면, 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심을 기준으로 일정 기준값 내에 있는 경우, 보정 제어부는 보정값을 주지 않고 다음 절단 작업을 진행하며, 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심을 기준으로 일정 기준값 밖에 있으나 보정 범위값 내에 있는 경우, 보정 제어부는 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심에서 벗어난 값을 계산하여 제2 블레이드의 컷 라인을 보정하여 다음 절단 작업을 진행하며, 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심을 기준으로 보정 범위값 밖에 있는 경우, 제1 블레이드 및 제2 블레이드의 동작은 중지하고 또한 보정 제어부는 동작하지 않고 통신부를 통하여 오퍼레이터가 구비하는 무선 수신부에 에러 정보를 송신할 수 있다.
본 발명의 다른 일 실시형태에 의한 스텝컷된 전자 부품 칩의 검사 방법은, 제1 블레이드를 사용한 1차 가공에 의한 절단폭을 X1이라 하고 제2 블레이드을 사용한 2차 가공에 의한 절단폭을 X2라 하면, 상부 조명에 의하여 상부 광이 조사되고, 광학 장치에 의하여 1차 가공에 의한 절단폭 X1를 모니터링하고, 상부 조명의 광조사를 중단하고, 하부 조명에 의하여 하부 광이 조사되고, 광학 장치에 의하여 2차 가공에 의한 절단폭 X2를 모니터링한다. 여기서, 상기 절단폭 X1의 중심선과 상기 절단폭 X2의 중심선의 이격 거리를 오차 거리(k)라 정의하면, 오차 거리의 허용 범위를 그린존, 옐로우존, 레드존의 3가지 영역으로 구별할 수 있다. 이때, 그린존, 옐로우존, 레드존의 범위는 유저에 의하여 임의로 설정될 수 있다. 즉, 그린존에는 보정 제어부는 보정값을 주지 않고 다음 절단 작업을 진행하며, 옐로우존에는 보정 제어부는 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심에서 벗어난 값을 계산하여 제2 블레이드의의 컷 라인을 보정하여 다음 절단 작업을 진행하며, 레드존에는 제1 블레이드 및 제2 블레이드의 동작은 중지하고, 또한 보정 제어부는 동작하지 않고 통신부를 통하여 오퍼레이터가 구비하는 수신부에 에러 정보를 송신한다.
예를 들어, 오차 거리의 허용 범위는 그린존에서 오차 거리(k)가 3㎛ 이하, 옐로우존에서 오차 거리(k)가 3㎛ 초과 내지 8㎛이하, 레드존에서 오차 거리(k)가 8㎛ 초과로 설정될 수 있으나, 다른 영역을 설정할 수 있다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 다이싱 장치의 제조방법은, 상기 진공척 테이블 상부에 상기 다공질 진공척 플레이트가 안착되기 위한 제1 공간을 가공하는 제1 단계; 상기 다공질 진공척 플레이트 상부에 상기 글라스 윈도우가 안착되기 위한 제2 공간을 가공하는 제2 단계; 상기 진공척 테이블, 다공질 진공척 플레이트 및 글라스 윈도우의 순서대로 장착하고 연마기를 사용하여 상기 진공척 테이블, 다공질 진공척 플레이트 및 글라스 윈도우의 상부면이 동일한 평면상에 위치하게 연마하는 제3 단계;를 포함하며, 상기 제3 단계의 연마에 의하여 상기 글라스 윈도우의 상부면에 분산층이 형성되는 것을 특징으로 한다.
상술한 바와 같이 본 발명은 블레이드를 사용하여 블레이드 다이싱을 한 후, 전자 부품칩의 절단 상태를 상부 조명과 하부 조명을 사용하여 검사할 수 있기 때문에 다이싱 단계에서 생길 수 있는 얼라인먼트(Alignment) 오차에 따른 다이싱 불량을 조기에 체크할 수 있는 이점이 있다. 구체적으로, 별도의 장비 없이 가공 중에 오가공량을 체크할 수 있으며, 가공 보정을 통해 후속 가공을 줄일 수 있으며, 불량률 저감하는 것이 가능하다.
도 1은 본 발명의 일 실시예에 의한 진공척 테이블의 개략도이다.
도 2는 본 발명의 다른 일 실시예에 의한 진공척 테이블의 개략도이다.
도 3은 본 발명의 일 실시예에 의한 진공척의 상면도이다.
도 4는 본 발명의 다른 일 실시예에 의한 진공척의 확대된 상면도이다.
도 5는 본 발명의 실시예에 의한 스텝컷된 전자 부품칩의 검사방법을 순서대로 나타내는 도면이다.
도 6은 전자 부품칩이 블레이드에 의해 1차 가공, 2차 가공 후 다이싱이 이루어진 상태를 나타내는 개략도이다.
도 7(a)는 본 발명의 실시예에 의한 하부 조명을 사용한 경우의 커팅 경계면에 대한 사진이고, 도 7(b)는 하부 조명을 사용하지 않은 경우의 커팅 경계면에 대한 사진이다.
도 8(a)는 본 발명의 실시예에 의한 1차 가공과 2차 가공의 절단에 의한 정상 가공을 나타내는 도면이고, 도 8(b)는 2차 가공이 오른쪽으로 치우쳐져 중심에서 약간 벗어난 불량 가공을 나타내는 도면이고, 도 8(c)는 2차 가공이 왼쪽으로 치우쳐져 중심에서 많이 벗어난 불량 가공을 나타내는 도면이다.
도 9는 본 발명의 실시예에 의한 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법의 플로우 차트이다.
도 10은 본 발명의 실시예에 의한 다이싱 장치의 제조방법의 플로우 차트이다.
본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다. 따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.
이하에서는 본 발명의 실시예에 의한 다이싱 장치의 구조에 대해 도면을 참조하여 설명한다. 도 1은 본 발명의 일 실시예에 의한 진공척의 개략도이고, 도 2는 본 발명의 다른 일 실시예에 의한 진공척의 개략도이다. 도 1을 참조하면, 먼저 진공척 테이블(30)이 위치하고, 진공척 테이블(30)의 상부에는 다공질 진공척 플레이트(20)가 위치하며, 다공질 진공척 플레이트(20)의 상부에는 복수 개의 글라스 윈도우(40)가 위치하며, 글라스 윈도우(40)와 이격된 상부에는 전자 부품칩(11)의 절단 여부를 검사하기 위해 상부 광원을 조사하는 상부 조명(60)이, 글라스 윈도우(40)의 하부에는 전자 부품칩(11)의 절단 여부를 검사하기 위하여 하부 광원을 조사하는 하부 조명(50)이 위치하고, 진공척 테이블 하부에는 테이블 베이스(31)가 위치한다.
진공척 테이블(30)은 웨이퍼 및 전자 부품칩(11)을 절단할 수 있는 작업대로, 진공척 테이블(30)의 상부에는 진공척의 압력으로 전자 부품칩을 잡아당겨 고정시키는 다공질 진공척 플레이트(20)가 위치한다. 다공질 진공척 플레이트의 상부에는 복수 개의 글라스 윈도우(40)가 위치한다. 전자 부품칩을 절단하는 블레이드 다이싱 후에 절단 부위에 조명을 사용하여 전자 현미경 등의 검사 장치로 절단면을 조사하며, 글라스 윈도우(40)의 하부에 위치한 하부 조명(50)의 LED 램프에서 빛을 조사하면 글라스 윈도우(40)의 광학 분산층를 통해 절단면을 검사할 수 있다. 여기서, 글라스 윈도우(40)는 투명층과 광학 분산층으로 이루어지며, 하부 LED 조명으로부터 광 조사가 되고, 투명층을 통한 후 광학 분산층에서 분산되게 된다. 한편, 다층 절단면을 조사할 필요가 있을 때, 상부 조명으로 상부 절단면을 조사하고, 하부 조명으로 하부 절단면을 조사함으로써, 다층 절단면를 보다 정확하게 검사할 수 있다.
도 2에 나타난 바와 같이, 본 발명의 다른 일 실시예에 의한 진공척은 진공척 테이블(30)이 위치하고, 진공척 테이블(30)의 상부에는 다공질 진공척 플레이트(20)가 위치하며, 다공질 진공척 플레이트(20)의 상부에는 복수 개의 글라스 윈도우(40)가 위치하며, 글라스 윈도우(40)와 이격된 상부에는 전자 부품칩(11)의 절단 여부를 검사하기 위해 상부 광원을 조사하는 상부 조명(60)이 위치하며, 글라스 윈도우(40)의 하부에는 전자 부품칩(11)의 절단 여부를 검사하기 위하여 하부 광원을 조사하는 하부 조명(50)이 위치하고, 진공척 테이블 하부에는 테이블 베이스(31)가 위치한다. 도 1의 진공척에 비해서, 하부 조명(50)이 다공질 진공척 플레이트(20)에 위치하기 위하여 방수를 위해서 입구를 좁혀서 설계할 수 있다.
도 3은 본 발명의 실시예에 의한 진공척의 상부면을 나타내고, 도 4는 본 발명의 실시예에 의한 확대한 진공척의 상면도이다. 도 3 및 도 4를 참조하면, 상기 복수 개의 글라스 윈도우(40)는 원형이거나 직사각형 등 여러 모양일 수 있다. 글라스 윈도우(40)의 하부에는 다수개의 하부 조명(50a)가 구비될 수 있다.
도 4(a)와 같이 글라스 윈도우(40)가 원형일 경우, 다공질 진공척 플레이트(20)의 진공 압력이 글라스 윈도우(40)의 둘레에 일정하게 가해지는 것을 볼 수 있다. 도 4(b)와 같이 글라스 윈도우(40)가 직사각형일 경우, 다공질 진공척 플레이트(20)의 진공 압력이 좌우측 측면보다는 상하의 모서리에 많이 가해지는 것을 볼 수 있다. 진공 압력이 일정하지 않고 한쪽으로 집중되면, 일부 점착층이 밀리게 되어 다이싱 작업시 전자 부품칩(11)이 안정되게 고정되지 않을 수 있다. 따라서, 진공 압력이 일정하도록 복수 개의 글라스 윈도우(40)는 원형인 것이 바람직하다.
다공질 진공척 플레이트(20)의 최상부면, 복수 개의 글라스 윈도우(40)의 상부면, 진공척 테이블(30)의 최상부면은 평행이어야 하며, 평행이기 때문에 균일한 진공 흡착과 블레이드 다이싱 작업을 평면에서 문제없이 진행할 수 있다.
블레이드 다이싱 작업시 마찰이 심하므로 비이온 정제수(DI Water)를 분사해야 하며, 다공질 진공척 플레이트(20)와 복수 개의 글라스 윈도우(40)의 접촉면은 밀폐되어야 한다. 그리고, 하부 조명(50)이 위치하는 공간이 밀폐되도록 하부 조명(50)이 위치하는 공간의 하부에 실링 커버(53)를 구비하는 것이 필요하고, 실링 커버(53)는 진공척 테이블(30)에 탈부착이 가능하게 하여 하부 조명(50)을 교체할 수 있다. 하부 조명(50)은 케이블을 통해 외부에 있는 조명 컨트롤러(52)와 전원에 연결되며, 케이블에 의해 관통되는 실링 커버(53)의 관통 영역에는 케이블과 케이블을 감싸는 고무 또는 실리콘을 구비하여 방수의 긴밀성을 높일 수 있다.
상부 조명(60)은 글라스 윈도우(40)의 상부에 이격되어 위치하며, 상부 조명(60)의 중앙에는 LED 조명을 수직으로 조사하는 직하광원(61)이 있고, 직하광원(61)의 둘레에 원형 모양의 링광원(62)이 위치한다. 원형인 상부 조명(60)이 직하광원(61)과 링광원(62)을 구비하는 것은 전자 부품칩(11)의 절단을 검사할 때 균일한 광조사를 하기 위한 것이다.
전자 부품칩(11)과 복수 개의 글라스 윈도우(40) 사이에는 점착층(10)이 구비되어 있으며, 전자 부품칩(11)이 진공척 테이블(30)의 글라스 윈도우(40) 상에 놓여지기 전에 점착층(10)을 전자 부품칩(11)에 점착하는 작업을 하고 점착층이 붙여진 상태의 전자 부품칩(11)이 글라스 윈도우(40) 상에 놓여지게 된다.
글라스 윈도우(40)는 투명층 및 광학 분산층으로 이루어진다. 여기서, 상기 광학 분산층은 상기 투명층의 표면에 형성된다. 하부 조명(50)의 LED 램프의 빛이 투명한 글라스를 통해 비추게 되면 직사광선이 그대로 비춰지게 된다. 그렇게 되면 LED 램프가 위치한 부위는 아주 밝고 LED 램프가 위치하지 않은 부위는 상대적으로 어둡게 되어 광조사가 균일하지 않다. 이러한 문제를 방지하기 위해 연마기를 사용하며 글라스 윈도우(40) 상부면을 연마하여 광학 분산층을 형성하게 되며, 광학 분산층이 형성되면 LED 램프의 빛이 글라스 윈도우(40) 상에서 균일하게 분산되게 된다. 따라서, 글라스 윈도우(40) 상부면에는 광학 분산층을 형성하고 하부 조명은 광학 분산층을 구비하지 않아도 된다.
본 발명의 글라스 윈도우에는 진공척의 진공압의 흡착은 이루어지지 않고, 다공질 진공척 플레이트에는 진공척의 진공압의 흡착은 이루어진다. 진공척 플레이트 및 하나의 글라스 윈도우도의 면적의 비는 100:1~5가 바람직하다. 예를 들어, 진공척 플레이트 및 글라스 윈도우도가 원형인 경우, 진공척 플레이트 및 하나의 글라스 윈도우도의 직경은 10:1~2가 바람직하다. 상기 범위를 초과하게 되면 글라스 윈도우에는 진공척의 진공압의 흡착이 일어나지 않기 때문에 전자칩의 고정은 약하게 되는 단점이 있다.
이하에서는 본 발명의 실시예에 의한 다이싱 장치를 사용하여 스텝컷된 전자 부품칩을 검사하는 방법에 대해 설명한다. 도 5는 본 발명의 실시예에 의한 스텝컷된 전자 부품칩을 검사하는 순서에 대한 도면이고, 도 9는 검사하는 순서에 대한 플로우 차트이다.
제1 단계 : 다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 단계(S10).
제2 단계 : 다공질 진공척 플레이트(20)로 상기 전자 부품칩(11)이 흡착된 상태에서 상기 전자 부품칩(11) 상부에 제1 블레이드(70)로 1차 가공하는 단계(S20).
제3 단계 : 상기 다공질 진공척 플레이트(20)로 상기 전자 부품칩(11)이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드(71)로 2차 가공하는 단계(S30).
제4 단계 : 상부 조명(60)으로 제3 단계의 전자 부품칩(11)의 1차 가공된 상태를 확인하는 단계(S40).
제5 단계: 하부 조명(50)으로 제3 단계의 전자 부품칩(11)의 2차 가공된 상태를 확인하는 단계(S50).
추가적으로, 제6 단계:상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 단계(S60)를 포함할 수 있다. 여기서, 다음 가공단계는, 전자 부품칩의 가공이 완료되고 다공질 진공척 플레이트로 전자 부품칩이 분리되고, 다음 절단 작업을 진행하려는 전자 부품칩을 다공질 진공척 플레이트를 다공질 진공척 플레이트에 흡착하여 가공하는 단계를 의미한다.
본 발명의 다른 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은, 다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계; 상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계; 제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제5 단계; 하부 조명으로 제5 단계의 상기 전자 부품칩의 상기 2차 가공된 상태를 확인하는 제6 단계;상기 제3 단계의 1차 가공 상태의 데이터 및 상기 제6 단계의 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제7 단계;를 포함할 수 있다.
여기서, 상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계를 거친 후에 제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계를 행하게 되면, 2차 가공을 한 후에 보정 작업을 행하는 것보다 가공 에러를 사전에 감지하고 보정하여 반영하는 장점을 갖는다.
본 발명의 다른 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은, 다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계; 상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계; 제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계; 상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제5 단계; 상부 조명으로 상기 제5 단계의 상기 전자 부품칩의 1 차 가공된 상태를 확인하는 제6 단계; 하부 조명으로 제5 단계의 상기 전자 부품칩의 2차 가공된 상태를 확인하는 제7 단계; 상기 제3 단계의 1차 가공 상태의 데이터, 상기 제6 단계의 1차 가공 상태의 데이터 및 상기 제7 단계의 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제8 단계;를 포함할 수 있다.
여기서, 상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계를 거친 후에 제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계를 행하게 되면, 2차 가공을 한 후에 보정 작업을 행하는 것보다 가공 에러를 사전에 감지하고 보정하여 반영하는 장점을 갖는다. 나아가, 상기 제3 단계의 1차 가공 상태의 데이터, 상기 제6 단계의 1차 가공 상태의 데이터를 대비하고, 상기 제3 단계의 1차 가공 상태의 데이터가 아닌 상기 제6 단계의 1차 가공 상태의 데이터와 상기 제7 단계의 2차 가공 상태의 데이터를 연속적으로 비교함으로써, 1차 가공과 2차 가공에 의한 에러를 실시간으로 반영할 수 있는 장점을 갖는다.
상술한 것처럼, 가공하는 도중에 검사를 실시하고, 검사 결과를 즉시 반영하여 가공을 보정함으로써, 웨이퍼를 전부 가공 한 후에 일괄 검사해서 불량일 시 전량 폐기되는 것을 방지하고, 웨이퍼를 커팅하면서 가공 도중에 검사를 실시하고 가공 도중에라도 보정을 행하여 가공 후에 전량 폐기되는 로스(loss)를 방지할 수 있다.
도 5(a)는 전자 부품칩(11)이 점착 테이프가 점착되어 있는 상태로 다공질 진공척 플레이트(20) 상에 놓여진 것을 나타내고 있다. 제1 단계(S10)는 전자 부품칩(11) 하부에 점착 테이프를 점착하고 전자 부품칩(11)을 다공질 진공척 플레이트(20) 상에 위치시키는 단계이다. 블레이드 다이싱 작업에는 점착 테이프가 사용되는데, 점착 테이프는 강한 점착력으로 다이싱 공정 중에 발생하는 칩핑(Chipping) 문제를 방지할 수 있다. 점착 테이프는 UV 조사 후에 점착력이 저하되어 쉽게 박리할 수 있는 UV형 테이프와 UV 조사가 필요 없는 Non UV형 테이프가 있다.
도 5(b)를 참조하면, 제2 단계(S20)는 다공질 진공척 플레이트(20)로 전자 부품칩(11)이 흡착된 상태에서 전자 부품칩(11) 상부에 제1 블레이드(70)로 1차 가공하는 단계이다. 1차 가공으로 절단되는 절단폭은 90㎛ 내지 100㎛일 수 있다. 1차 가공은 제1 블레이드(70)를 이용하여 전자 부품칩(11) 전면에 홈을 내는 스크라이빙(Scribing) 단계이다.
도 5(c)를 참조하면, 제3 단계(S30)는 1차 가공된 부분인 홈 내에 제2 블레이드(71)로 2차 가공하는 단계이다. 이 단계에서는 제2 블레이드(71)로 제2 단계에서 스크라이빙된 전자 부품칩(11)을 다이싱한다. 이 단계를 통해 전자 부품칩(11)은 절단되며, 점착층의 일부가 절단된다. 전자 부품칩(11)은 도 6과 같이 상부의 실리콘층(12)과 하부의 몰드층으로 이루어져 있고, 몰드층은 1차 가공이 된 상부 부품칩(11A)과 2차 가공이 된 하부 부품칩(11B)로 이루어져 있다. 2차 가공으로 전자 부품칩(11)은 도 6과 같이 절단이 이루어지며, 실리콘층(12)과 상부 부품칩(11A)이 1차 가공으로 절단되고, 하부 부품칩(11B)과 점착층(10)의 일부가 2차 가공으로 절단된 것을 확인할 수 있다. 여기서 하부 부품칩(11B)의 일부가 절단되지 않고 남으면 불량이 되고, 점착층(10)의 전부를 절단하게 되면 다이싱 블레이드가 진공척과 접하게 되어 바람직하지 않다. 2차 가공으로 절단되는 절단폭은 75㎛ 내지 85㎛일 수 있으며, 2차 가공에 의한 절단폭은 1차 가공에 의한 절단폭보다 좁을 수 있다.
도 5(d)를 참조하면, 제4 단계(S40)는 상부 조명(60)으로 제3 단계의 전자 부품칩(11)의 가공된 상태를 확인하는 단계이다. 상부 조명(60)의 직하광원(61)과 링광원(62)을 다이싱이 끝난 전자 부품칩(11)에 조사하여 1차 가공에 의한 절단이 제대로 이루어졌는지 확인할 수 있다.
도 5(e)를 참조하면, 제5 단계(S50)는 하부 조명(50)으로 제3 단계의 전자 부품칩(11)의 가공된 상태를 확인하는 단계이다. 제4 단계의 상부 조명(60)에 의해 전자 부품칩(11)의 절단 여부를 확인하는 것으로는 절단폭이 너무 미세하기 때문에 정확하지 않을 수 있다. 따라서 본 발명은 상부 조명(60)에 의한 절단면 확인에 추가하여 하부 조명(50)에 의한 절단면 확인을 필요로 한다. 하부 조명(50)에 의한 절단면 확인은 우선 상부 조명의 직하광원과 링광원의 조사를 중단하고, 글라스 윈도우(40)의 하부에 위치한 하부 조명(50)의 LED 램프가 빛을 전자 부품칩(11)에 조사하면 글라스 윈도우(40)에 밀착된 전자 부품칩(11)의 절단면을 선명하게 확인할 수 있다. 도 7(a)는 본 발명의 실시예에 의한 하부 조명(50)을 사용한 경우이고, 도 7(b)는 상부 조명(60)을 사용한 경우이다. 하부 조명(50)을 사용하지 않은 경우에는 절단 경계면이 불확실하여 절단 여부의 판별이 쉽지 않을 수 있다. 이에 비해, 하부 조명(50)을 사용한 경우에는 절단 경계면이 선명하여 절단 여부의 판별이 용이하다.
도 8(a)는 본 발명의 실시예에 의한 1차 가공과 2차 가공의 절단이 제대로 된 정상 가공을 나타내는 도면이고, 도 8(b)는 2차 가공이 오른쪽으로 치우쳐져 중심에서 약간 벗어난 불량 가공을 나타내는 도면이고, 도 8(c)는 2차 가공이 왼쪽으로 치우쳐져 중심에서 많이 벗어난 불량 가공을 나타내는 도면이다.
본 발명의 제1 블레이드(70) 및 제2 블레이드(71)의 이동은 이동 스테이지에 의하여 제어되며, 상기 이동 스테이지는 보정 제어부 및 통신부를 구비하며, 상기 이동 스테이지의 정해진 경로는 보정 제어부에 의하여 보정값을 보정하여 수정될 수 있고, 통신부를 통하여 모바일 수신기에 에러 정보를 송신할 수 있다. 도 8(b)은 본 발명의 정상 가공된 상태를 나타낸다.
제1 블레이드(70)를 사용한 1차 가공에 의한 절단폭을 X1이라 하고 제2 블레이드(71)을 사용한 2차 가공에 의한 절단폭을 X2라 하면, 상부 조명(60)이 조사되고, 광학 장치, 예를 들어 현미경에 의하여 1차 가공에 의한 절단폭 X1를 모니터링하고, 상부 조명의 광조사를 중단하고, 하부 조명의 광조사를 행하여 2차 가공에 의한 절단폭을 X2를 모니터링할 수 있다. 절단폭 X1의 중심선과 절단폭 X2의 중심선의 거리를 오차 거리(k)라 정의하면, 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심을 기준으로 일정 기준값 내에 있는 경우, 보정 제어부는 보정값을 주지 않고 다음 절단 작업을 진행한다. 예를 들어, 상기 일정 기준값은 오차 거리(k)가 0㎛이상 내지 3㎛이하의 범위일 수 있다. 그리고, 도 8(b)와 같이, 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심을 기준으로 일정 기준값 밖에 있으나 보정 범위값 내에 있는 경우, 보정 제어부는 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심에서 벗어난 값을 계산하여 컷 라인을 보정하여 다음 절단 작업을 진행하다. 즉, 이 경우는 X2가 중심에서 벗어난 값이 크지 않기 때문에 보정이 가능한 것이다. 예를 들어, 상기 보정 범위값은 오차 거리(k)가 3㎛ 초과 내지 8㎛이하의 범위일 수 있다. 또한, 도 8(c)와 같이, 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심을 기준으로 보정 범위값 밖에 있는 경우, 보정 제어부는 동작하지 않고 통신부를 통하여 오퍼레이터가 구비하는 무선 수신부에 에러 정보를 송신한다. 상기 보정 범위값 밖은 오차 거리(k)가 8㎛ 초과일 수 있다. 즉, 이 경우는 X2가 중심에서 벗어난 값이 크기 때문에 블레이드의 고장 발생 우려가 있고, 보정이 불가능하여 에러로 처리하게 된다.
또한 스텝컷된 전자 부품 칩의 검사 방법은, 제1 블레이드를 사용한 1차 가공에 의한 절단폭을 X1이라 하고 제2 블레이드을 사용한 2차 가공에 의한 절단폭을 X2라 하면, 상부 조명에 의하여 상부 광이 조사되고, 광학 장치에 의하여 1차 가공에 의한 절단폭 X1를 모니터링하고, 상부 조명의 광조사를 중단하고, 하부 조명에 의하여 하부 광이 조사되고, 광학 장치에 의하여 2차 가공에 의한 절단폭 X2를 모니터링한다. 여기서, 상기 절단폭 X1의 중심선과 상기 절단폭 X2의 중심선의 이격 거리를 오차 거리(k)라 정의하면, 오차 거리의 허용 범위를 그린존, 옐로우존, 레드존의 3가지 영역으로 구별할 수 있다. 이때, 그린존, 옐로우존, 레드존의 범위는 유저에 의하여 임의로 설정될 수 있다. 즉, 그린존에는 보정 제어부는 보정값을 주지 않고 다음 절단 작업을 진행하며, 옐로우존에는 보정 제어부는 2차 가공에 의한 절단폭 X2가 1차 가공에 의한 절단폭 X1의 중심에서 벗어난 값을 계산하여 제2 블레이드의의 컷 라인을 보정하여 다음 절단 작업을 진행하며, 레드존에는 제1 블레이드 및 제2 블레이드의 동작은 중지하고, 또한 보정 제어부는 동작하지 않고 통신부를 통하여 오퍼레이터가 구비하는 무선 수신부에 에러 정보를 송신한다.
예를 들어, 오차 거리의 허용 범위는 그린존에서 오차 거리(k)가 3㎛ 이하, 옐로우존에서 오차 거리(k)가 3㎛ 초과 내지 8㎛이하, 레드존에서 오차 거리(k)가 8㎛ 초과로 설정될 수 있으나, 다른 영역을 설정할 수 있다.
이하에서는 본 발명의 실시예에 의한 다이싱 장치의 제조방법에 대해 설명한다. 도 10은 다이싱 장치의 제조방법에 대한 플로우 차트이다.
제1 단계 : 진공척 테이블(30) 상부에 다공질 진공척 플레이트(20)가 안착되기 위한 제1 공간을 가공하는 단계(R1).
제2 단계 : 다공질 진공척 플레이트(20) 상부에 글라스 윈도우(40)가 안착되기 위한 제2 공간을 가공하는 단계(R2).
제3 단계 : 진공척 테이블(30), 다공질 진공척 플레이트(20) 및 글라스 윈도우(40)를 장착하고 연마기를 사용하여 연마하는 단계(R3).
제1 단계(R1)는 진공척 테이블(30)에 다공질 진공척 플레이트(20)가 안착되는 공간을 가공하는 단계이고, 제2 단계(R2)는 다공질 진공척 플레이트(20) 상부에 글라스 윈도우(40)가 안착되는 공간을 가공하는 단계이다. 제3 단계(R3)는 안착 공간이 가공되면 진공척 테이블(30), 다공질 진공척 플레이트(20) 및 글라스 윈도우(40)를 장착하고, 진공척 테이블(30), 다공질 진공척 플레이트(20) 및 글라스 윈도우(40)의 상부면에 연마기를 사용하여 진공척 테이블(30), 다공질 진공척 플레이트(20) 및 글라스 윈도우(40)의 상부면이 동일한 평면상에 위치하도록 동시에 연마한다. 연마 후, 글라스 윈도우(40) 상에 광학 분산층이 형성된다. 광학 분산층의 형성을 용이하게 하기 위해 글라스 윈도우(40)는 소다라임유리를 사용할 수 있다. 상기와 같이, 진공척 테이블(30), 다공질 진공척 플레이트(20) 및 글라스 윈도우(40)를 동시에 연마하면, 투명층으로 이루어진 글라스 윈도우(40)는 투명층과 상기 투명층 상부 표면에 광학 분산층이 형성되어 하부 조명(50)에 광학 분산층을 별도로 구비할 필요가 없다.
본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10 : 점착층
11 : 전자 부품칩
11A : 상부 부품칩
11B : 하부 부품칩
12 : 실리콘층
20 : 다공질 진공척 플레이트
30 : 진공척 테이블
31 : 테이블 베이스
40 : 글라스 윈도우
50 : 하부 조명
50a: 하부 LED 램프
51 : 케이블
52 : 조명 컨트롤러
53 : 실링 커버
60 : 상부 조명
61 : 직하광원
62 : 링광원
70 : 제1 블레이드
71 : 제2 블레이드

Claims (11)

  1. 진공척 테이블;
    상기 진공척 테이블의 상부에 위치하는 다공질 진공척 플레이트;
    상기 다공질 진공척 플레이트의 상부에 위치하는 복수 개의 글라스 윈도우;
    상기 글라스 윈도우 상부에 이격되어 위치한 전자 부품칩의 절단을 검사하기 위하여 상부 광원을 조사하는 상부 조명; 및
    상기 글라스 윈도우 하부에 위치하며, 상기 전자 부품칩의 절단을 검사하기 위하여 하부 광원을 조사하는 하부 조명;을 포함하는 다이싱 장치이며,
    상기 상부 조명의 중앙에는 LED 조명을 수직으로 조사하는 직하광원이 있고, 상기 직하광원의 둘레에 원형 모양의 링광원이 위치하며,
    상기 전자 부품칩과 상기 복수 개의 글라스 윈도우 사이에는 점착층을 구비하며,
    상기 복수 개의 글라스 윈도우는 원형이고, 상기 다공질 진공척 플레이트 및 하나의 글라스 윈도우의 면적의 비는 100:1~5이며,
    상기 복수 개의 글라스 윈도우의 상부면은 광학 분산층을 형성하는 것을 특징으로 하는 다이싱 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 다공질 진공척 플레이트 및 상기 복수 개의 글라스 윈도우의 접촉면은 밀폐되어 있고, 또한 상기 하부 조명이 위치하는 공간이 밀폐되도록 상기 하부 조명이 위치하는 공간의 하부에 실링 커버를 구비하는 것을 특징으로 하는 다이싱 장치.
  4. 청구항 3에 있어서,
    상기 실링 커버는 상기 진공척 테이블에 탈착 가능하게 체결되며, 또한 상기 하부 조명에 전원을 연결하는 케이블은 상기 실링 커버를 관통하여 형성되며, 상기 실링 커버의 관통된 영역은 상기 케이블을 감싸는 고무가 형성되어 밀폐되어 있는 것을 특징으로 하는 다이싱 장치.
  5. 삭제
  6. 삭제
  7. 청구항 1의 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은,
    다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계;
    상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계;
    상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제3 단계;
    상기 상부 조명으로 제3 단계의 상기 전자 부품칩의 상기 1차 가공된 상태를 확인하는 제4 단계;
    상기 하부 조명으로 제3 단계의 상기 전자 부품칩의 상기 2차 가공된 상태를 확인하는 제5 단계; 및
    상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공 단계에 반영하는 제6 단계;를 포함하는 것을 특징으로 하는 스텝컷된 전자 부품칩의 검사 방법.
  8. 청구항 1의 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은,
    다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계;
    상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계;
    상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계;
    제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계;
    상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제5 단계;
    하부 조명으로 제5 단계의 상기 전자 부품칩의 상기 2차 가공된 상태를 확인하는 제6 단계;
    상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제7 단계;를 포함하는 것을 특징으로 하는 스텝컷된 전자 부품칩의 검사 방법.
  9. 청구항 1의 다이싱 장치를 사용하는 스텝컷된 전자 부품칩의 검사 방법은,
    다공질 진공척 플레이트, 점착 테이프의 점착층, 전자 부품칩의 순서로 적층하는 제 1단계;
    상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 상기 전자 부품칩 상부에 제1 블레이드로 1차 가공하는 제2 단계;
    상부 조명으로 상기 제2 단계의 1 차 가공된 상태를 확인하는 제3 단계;
    제2 블레이드로 2차 가공할 위치를 보정하는 제4 단계;
    상기 다공질 진공척 플레이트로 상기 전자 부품칩이 흡착된 상태에서 1차 가공된 부분 내에 제2 블레이드로 2차 가공하는 제5 단계;
    상부 조명으로 상기 제5 단계의 상기 전자 부품칩의 1 차 가공된 상태를 확인하는 제6 단계;
    하부 조명으로 제5 단계의 상기 전자 부품칩의 2차 가공된 상태를 확인하는 제7 단계;
    상기 1차 및 2차 가공 상태의 데이터를 기반하여 보정값을 산출하여 다음 가공단계에 반영하는 제8 단계;를 포함하는 것을 특징으로 하는 스텝컷된 전자 부품칩의 검사 방법.
  10. 청구항 7 내지 9의 어느 한 항에 있어서,
    상기 제1 블레이드를 사용한 1차 가공에 의하여 전자 부품칩의 실리콘층 및 전자 부품칩의 일부가 절단되고, 상기 제2 블레이드를 사용한 2차 가공에 의하여 전자 부품칩의 나머지 일부 및 점착층의 일부가 절단되며,
    상기 제2 블레이드를 사용한 2차 가공에 의한 절단폭은 상기 제1 블레이드를 사용한 1차 가공에 의한 절단폭보다 좁은 것을 특징으로 하는 스텝컷된 전자 부품 칩의 검사 방법.
  11. 청구항 1, 청구항 3 및 청구항 4의 어느 한 항의 다이싱 장치의 제조 방법은,
    상기 진공척 테이블 상부에 상기 다공질 진공척 플레이트가 안착되기 위한 제1 공간을 가공하는 제1 단계;
    상기 다공질 진공척 플레이트 상부에 상기 글라스 윈도우가 안착되기 위한 제2 공간을 가공하는 제2 단계;
    상기 진공척 테이블, 다공질 진공척 플레이트 및 글라스 윈도우의 순서대로 장착하고 연마기를 사용하여 상기 진공척 테이블, 다공질 진공척 플레이트 및 글라스 윈도우의 상부면이 동일한 평면상에 위치하게 연마하는 제3 단계를 포함하며,
    상기 제3 단계의 연마에 의하여 상기 글라스 윈도우의 상부면에 분산층이 형성되는 것을 특징으로 하는 다이싱 장치의 제조방법.
KR1020200168010A 2020-12-04 2020-12-04 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법 KR102273359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200168010A KR102273359B1 (ko) 2020-12-04 2020-12-04 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200168010A KR102273359B1 (ko) 2020-12-04 2020-12-04 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법

Publications (1)

Publication Number Publication Date
KR102273359B1 true KR102273359B1 (ko) 2021-07-06

Family

ID=76860677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200168010A KR102273359B1 (ko) 2020-12-04 2020-12-04 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법

Country Status (1)

Country Link
KR (1) KR102273359B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050099590A (ko) * 2004-04-10 2005-10-13 (주)글로벌엔지니어링 비전 카메라를 이용한 부품의 검사장치
KR101003806B1 (ko) 2009-07-16 2010-12-23 명지대학교 산학협력단 반도체 다이싱장치의 절삭날 신뢰성 측정시스템 및 측정방법
KR101565515B1 (ko) 2013-02-06 2015-11-03 주식회사 엘지화학 반도체 웨이퍼의 다이싱 방법
KR20150130234A (ko) 2014-05-13 2015-11-23 가부시기가이샤 디스코 절삭 장치의 척테이블
KR101739943B1 (ko) 2010-07-07 2017-05-25 삼성전자주식회사 웨이퍼 다이싱 블레이드 및 이를 포함하는 웨이퍼 다이싱 장비
KR101786452B1 (ko) * 2016-09-08 2017-10-18 (주)이티에스 윈도우글라스 비전검사장치
KR101909045B1 (ko) 2017-03-28 2018-10-18 마이크로 머터리얼스 인코포레이티드 기계식 절단 도구를 사용하여 웨이퍼를 다이싱하는 방법
KR20180120115A (ko) * 2017-04-26 2018-11-05 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 기판 절단 제어 및 검사
JP2018182127A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 ダイシング装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050099590A (ko) * 2004-04-10 2005-10-13 (주)글로벌엔지니어링 비전 카메라를 이용한 부품의 검사장치
KR101003806B1 (ko) 2009-07-16 2010-12-23 명지대학교 산학협력단 반도체 다이싱장치의 절삭날 신뢰성 측정시스템 및 측정방법
KR101739943B1 (ko) 2010-07-07 2017-05-25 삼성전자주식회사 웨이퍼 다이싱 블레이드 및 이를 포함하는 웨이퍼 다이싱 장비
KR101565515B1 (ko) 2013-02-06 2015-11-03 주식회사 엘지화학 반도체 웨이퍼의 다이싱 방법
KR20150130234A (ko) 2014-05-13 2015-11-23 가부시기가이샤 디스코 절삭 장치의 척테이블
KR101786452B1 (ko) * 2016-09-08 2017-10-18 (주)이티에스 윈도우글라스 비전검사장치
KR101909045B1 (ko) 2017-03-28 2018-10-18 마이크로 머터리얼스 인코포레이티드 기계식 절단 도구를 사용하여 웨이퍼를 다이싱하는 방법
JP2018182127A (ja) * 2017-04-17 2018-11-15 三菱電機株式会社 ダイシング装置
KR20180120115A (ko) * 2017-04-26 2018-11-05 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 기판 절단 제어 및 검사

Similar Documents

Publication Publication Date Title
TWI677039B (zh) 晶圓的加工方法
TWI751354B (zh) 切割裝置及晶圓的加工方法
KR20120017124A (ko) 레이저 가공 방법 및 레이저 가공 장치
US20200333261A1 (en) Inspecting apparatus and processing apparatus including the same
TWI821500B (zh) 被加工物的切割方法
JP7325897B2 (ja) 加工装置及び被加工物の加工方法
KR102136085B1 (ko) 웨이퍼의 에지 영역 검사장치
TWI837411B (zh) 工件之確認方法以及加工方法
KR100414890B1 (ko) 웨이퍼 절삭 장치
KR102273359B1 (ko) 다이싱 장치, 그 제조방법 및 스텝컷된 전자 부품칩의 검사방법
KR20190119803A (ko) 웨이퍼의 에지 영역 검사장치 및 검사방법
JP7566052B2 (ja) 半導体ウエハを処理する方法
TWI797360B (zh) 晶圓的分割方法
TWI819854B (zh) 矽片定位方法及裝置
KR100391264B1 (ko) 웨이퍼 절단 장치
KR20190020615A (ko) 가공 방법
TW202307947A (zh) 加工基板的方法和用於加工基板的系統
CN111745313B (zh) 检查用基板和检查方法
Gong et al. Wafer edge defect study of temporary bonded and thin wafers in TSV process flow
JP7407567B2 (ja) 加工装置
KR20230148757A (ko) 웨이퍼의 제조 방법
KR102358687B1 (ko) 웨이퍼 가공 방법 및 시스템
CN117405040A (zh) 一种晶圆检测装置
JP2024148906A (ja) 加工装置
KR20220142927A (ko) 레이저 가공 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant