KR102228361B1 - Rfid 회로용 복조기 - Google Patents

Rfid 회로용 복조기 Download PDF

Info

Publication number
KR102228361B1
KR102228361B1 KR1020190065534A KR20190065534A KR102228361B1 KR 102228361 B1 KR102228361 B1 KR 102228361B1 KR 1020190065534 A KR1020190065534 A KR 1020190065534A KR 20190065534 A KR20190065534 A KR 20190065534A KR 102228361 B1 KR102228361 B1 KR 102228361B1
Authority
KR
South Korea
Prior art keywords
fir filter
demodulator
tap
clock
antenna
Prior art date
Application number
KR1020190065534A
Other languages
English (en)
Other versions
KR20190138596A (ko
Inventor
알렉산드로 벤카
미헬 모저
Original Assignee
이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님 filed Critical 이엠. 마이크로일레크트로닉-마린 쏘시에떼 아노님
Publication of KR20190138596A publication Critical patent/KR20190138596A/ko
Application granted granted Critical
Publication of KR102228361B1 publication Critical patent/KR102228361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/77—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for interrogation
    • H04B5/0062—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B5/0031—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/45—Transponders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03127—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals using only passive components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H04B5/266—One coil at each side, e.g. with primary and secondary coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

RFID 회로용 복조기
본 발명은 RFID 회로 및 RFID 회로용 복조기 (100) 에 관한 것이며, 복조기는,
- 입력 (102) 및 적어도 하나의 출력 (104, 106),
- 상기 입력 (102) 에 접속된 클록 추출기 (110),
- 상기 적어도 하나의 출력 (104) 에 접속된 비교기 (130),
- 상기 입력 (102) 에 접속되고 상기 비교기 (130) 에 접속된 유한 임펄스 응답 (finite impulse response; FIR) 필터 배열체 (145) 를 포함한다.

Description

RFID 회로용 복조기{DEMODULATOR FOR AN RFID CIRCUIT}
본 발명은 RFID 태그들의 분야에 관한 것이고, 보다 구체적으로, RFID 태그의 트랜스폰더 프론트-엔드에 관한 것이다. 일 양태에서, 본 발명은 RFID 회로에 대한 복조기에 관한 것이다.
본 발명은 일반적으로 2 개의 종류들의 디바이스들의 세트들로 구성되는 무선 주파수 식별 (RFID) 의 시스템에 관한 것으로서, 제 1 유형의 것은 리더 또는 트랜시버로 명명되고, 제 2 유형의 것은 태그 또는 트랜스폰더로 명명되고, 이들은 전자기장 또는 전자기파를 통하여 개별적인 다른 종류의 디바이스와 통신할 수 있다.
리더로부터 태그로 정보를 송신하기 위한 통신은 다운링크 (downlink) 로 불리고, 반대 방향으로의 정보의 통신은 업링크 (uplink) 로 불린다. 업링크만 수행할 수 있는 태그는 판독전용으로서 규정된다. 업링크 또는 다운링크로 통신할 수 있기 위해서는, 태그는 전자기장 또는 파를 통해 판독기로부터 태그로 전달되거나, 태그로부터 선천적 인 전기 에너지 원에 의해 제공될 수 있는 전기 에너지가 공급될 필요가 있다. 전자의 경우, 태그는 패시브로서 규정된다. 패시브 태그가 리더와 업링크로 통신함과 동시에, 리더가 통신 또한 통신중인 정보를 운반하는 전자기장 또는 전자기파를 통해 태그의 동작에 필요한 전기 에너지를 전달하는 경우에, RFID-시스템은 풀-듀플렉스 (FDX) 로서 규정된다.
업링크에서 정보를 전송하고 전자기장 또는 전자기파를 통해 전기 에너지를 전송하는 것이 동시에 이루어지지 않는 경우, RFID-시스템은 하프-듀플렉스 (HDX) 로서 규정된다. 후자는 태그가 일시적으로 전기 에너지를 저장하는 수단을 포함할 것을 요구한다. 전자기장 또는 전저기파를 통해 태그와 리더 사이에서 정보를 전송하는 다양한 방법이 알려져 있다.
본 발명이 관련된 경우에 대해, 전자기장은 교번하며, 전송된 정보는 변조된 수신 진폭, 순시 주파수 또는 순시 페이즈에 포함되고, 각각 진폭 변조 (AM), 주파수 변조 (FM) 또는 페이즈 변조 (PM) 로 불린다. 따라서, 전자기장은 진폭-시프트-키잉 변조 (ASK), 주파수-시프트-키잉 변조 (FSK) 또는 페이즈-시프트-키잉 변조 (PSK) 중 하나를 겪는다.
예를 들어, FDX RFID-시스템의 경우, 태그는 리더에 의해 생성된 전자기장 또는 전자기파로부터 흡수하는 전력의 양을 시간적으로 변조하는 것에 의해 업링크에서 리더로 정보를 전달한다. 태그는 리더에 의해 검출될 수 있는 전자기장의 순시적 진폭의 대응하는 변동으로 이어지는 전자기장에 존재하는 부하를 변조하는 것에 의해 이를 수행한다. 이 방법은 부하-변조로 불린다. 예를 들어 125 kHz 에서 LF-밴드 (저주파수), 예를 들어 13.56 MHz 에서 HF-밴드 (고주파수) 또는 예를 들어 868 MHz 에서 UHF-밴드 (초고주파수) 에서의 주파수를 갖는 전자기파 또는 전자기장을 동작하는 태그들이 당해 기술 분야의 당업자에게 알려져 있다.
RFID 태그는 적어도 2 개의 단자들을 갖는 적어도 하나의 집적 회로 (집적화된 태그-회로라고 지칭됨) 및 적어도 2 개의 단자들을 갖는 안테나를 포함할 수도 있으며, 각각은 집적화된 태그-회로의 2 개의 단자들 중 정확하게 하나에 기계적으로 결합되고 전기적으로 접속되며, 그 반대의 경우도 마찬가지이다. 상기 안테나는 주변 전자기장과 상호작용할 때 전압 및 전류에 의해 운반되는 전기 신호를 그 2 개의 단자들 상에서 생성가능한, 즉, 고유의 에너지원이 없는 패시브 디바이스이다. 집적화된 태그-회로는 단결정질 반도체 재료의 단일 피스를 적절하게 구조화하는 것에 의해 획득되는 예를 들어, 트랜지스터들 및 저항기들과 같은 일정 양의 최소화된 전자 컴포넌트들로 구성될 수 있다.
보다 더 구체적으로는, 집적화된 태그-회로의 단자들에서 전기 신호와 함께 정보를 교환하는데 필요한 기능들, 즉, 업링크 및 다운링크에서 리더와 통신가능한 기능들을 구현하는 트랜스폰더 프론트-엔드로 불리는 집적화된 태그-회로의 전자 컴포넌트들의 서브-세트가 제공될 수 있다. 트랜스폰더 프런트-엔드는 일반적으로 아날로그 회로로 구현된다. 패시브 LF-태그의 집적화된 태그-회로는 통상적으로 서브-회로들로서 집적화된 태그-회로의 기준-전위를 노드에 제공하는 그라운드-발생기, 안테나 단자들에서 교류 전압으로부터 직류 전압을 발생시키는 정류기, 2 개의 단자들을 과전압으로부터 보호하는 전압-리미터, 안정적 공급-전압을 발생시키는 레귤레이터, 기준-전압들 및 기준-전류들을 발생시키는 기준-회로, 트랜스폰더 프론트-엔드 및 디지털 회로를 포함한다. 트랜스폰더 프론트-엔드는 다운링크에서 안테나의 단자들에서 신호를 수신하여 복조하고, 안테나의 단자들에서의 캐리어 신호를 업링크에서 디지털 회로로부터 제공된 데이터-신호로 변조한다. 디지털 회로는 일반적으로 메모리를 포함하며, 이는 다운링크에서 복조된 신호를 디코딩 및 프로세싱하고, 업링크에서 송신할 신호를 생성하여 이를 트랜스폰더 프론트-엔드에 제공한다.
트랜스폰더 프론트-엔드는 다운링크에서 안테나의 단자들에서 신호 - 이 신호를 일반적으로 RF 입력 신호로 불림- 를 수신하여 복조하고, 안테나의 단자들에서의 캐리어 신호를 업링크에서 디지털 회로로부터 제공된 데이터-신호로 변조한다. 디지털 회로는 일반적으로 메모리를 포함하며, 이는 다운링크에서 복조된 신호를 디코딩 및 프로세싱하고, 업링크에서 송신할 신호를 생성하여 이를 트랜스폰더 프론트-엔드에 제공한다.
공지된 바와 같이 패시브 LF-태그의 종래의 트랜스폰더 프론트-엔드는 통상적으로 클록 추출기, 변조기 및 복조기를 포함한다. 클록 추출기는 히스테리시스가 있는 제한 증폭기와 같이 거동하며, 안테나 단자들에서의 신호-전압이 충분한 진폭을 가지면, 안테나-신호-전압과 동일한 순시적 주파수를 갖는 집적화된 태그-회로의 디지털 회로에 대한 클록 신호로서 사용되는 디지털 클록-신호를 제공한다.
변조기의 기능은 업링크 통신, 즉 태그로부터 리더로의 태그 코일들 상의 신호의 진폭을 변조하는 것이다. 이 전압의 변동은 리더와 태그 사이의 유도 자기장의 변동을 유도하고 리더 코일들 상에 전압 변동을 일으킨다. 리더는 코일의 전압 변동을 복조하고 태그 응답을 디코딩가능하다.
복조기의 기능은 RF 입력 신호를 무선 주파수로부터 베이스밴드로 하향변환한 다음 아날로그로부터 디지털 신호로 변환하는 것에 의해 다운링크 중에 복조된 디지털 신호를 통합된 태그 회로의 디지털 회로로 제공하는 것이다. 일부 ASK 복조기들은 다이오드-정류기에 의해, 또는 연속-시간 로우-패스 필터가 이어지는 정밀-정류기에 의해 구현되는 엔벨로프 검출기를 사용하여 다운링크에서 RF 입력 신호를 복조한다. 엔벨로프 검출기의 출력은 그 다음 복조된 신호를 디지털 회로에 제공하기 위해 비교기에 의해 고정된 전압 기준에 대하여 비교된다.
다른 ASK 복조기들은 다이오드-정류기에 의해, 또는 연속-시간 로우-패스 필터가 이어지는 정밀-정류기에 의해 구현되는 엔벨로프 검출기를 사용하여 다운링크에서 RF 입력 신호를 복조한다. 엔벨로프 검출기의 출력은 그 다음 복조된 신호를 디지털 회로에 제공하기 위해 비교기에 의해 가변 기준 전압에 대하여 비교된다. 가변 기준 전압은 일반적으로 평균 검출기로 불리는 연속-시간 필터로 연속 시간 필터로 엔벨로프 검출기 출력을 로우-패스 필터링하는 것에 의해 발생된다.
다른 ASK 복조기들은 다이오드-정류기에 의해, 또는 연속-시간 로우-패스 필터가 이어지는 정밀-정류기에 의해 구현되는 엔벨로프 검출기를 사용하여 다운링크에서 RF 입력 신호를 복조한다. 엔벨로프 검출기의 출력은 이산-시간 미분기의 입력이다. 미분기는 멀티-페이즈 발생기에 의해 궁극적으로 제어되는 페이즈를 갖는 클록 추출기 회로로부터 출력되는 클록을 사용하여 캐리어 주파수와 동일한 샘플링 주파수로 입력 신호를 샘플링하며, 모든 샘플링 시간에서 출력에서 2 개의 후속하는 입력 샘플들 사이의 차이를 생성한다. 이산-시간 미분기의 출력은 그 다음 복조된 신호를 디지털 회로에 제공하기 위해 비교기에 의해 고정된 전압 기준에 대하여 비교된다. 복조된 신호는 그 절대값이기 보다는, RF 입력 엔벨로프 변동의 크기이다.
다운링크에서, 변조기는 시구간들 동안 로드-임피던스를 낮추는 것에 의해 리더가 태그로 데이터, 통상 시구간 당 1 데이터 비트를 송신할 수 있는 짧은 시구간들을 정의한다. 리더는 자신이 방출하는 전자기장의 진폭을 태그에 의해 정의된 시구간 동안 변경되지 않은 상태로 남겨두는 것에 의해 하나의 바이너리 상태를 송신한다. 리더는 자신이 방출하는 전자기장을 낮춤으로써 가능한 다른 가능한 바이너리 상태를 송신한다. 태그의 안테나의 전압 신호가 이미 태그의 변조기의 동작에 의해 낮추어진 진폭을 가지기 때문에, 다른 바이너리 상태의 송신시 리더의 진폭을 추가로 낮추는 것은 결과적인 안테나 전압 신호가 너무 약하게 하여, 클록이 추출될 수 없고 클록-추출기의 출력이 고정된 상태로 고정된다.
패시브 RFID 태그의 성능은 거리의 관점에서 측정되며, 태그는 판독될 수 있고, 즉, 태그는 리더에 의해 송신된 메시지를 정확하게 수신하고, 응답으로 메시지를 다시 송신하고 리더는 응답으로 상기 메시지를 정확하게 수신한다. 이 프로세스가 동작하는 최대 거리가 클수록 태그의 성능이 더 우수하다. 상기 최소 거리는 판독 거리로 지칭된다.
패시브 RFID-태그의 안테나는 일반적으로 유도성이며 즉, 이는 유도성 코일의 형태로 되며, 이는 전기장과의 상호작용이 무시가능한 한편 자기장과 본질적으로 상호작용한다. 또한, 집적화된 태그-회로는 통상 2 개의 단자들 사이에서 접속된 커패시턴스를 가지며, 이는 안테나의 인덕턴스와 함께 높은 품질 팩터를 갖는 공진 회로를 구성한다.
예를 들어 40 또는 최대 60 까지의 값의 높은 품질 팩터는 자기장으로부터 사용가능한 전력으로 최대 전압-진폭을 발생시키고 정류기를 통하여 집적화된 태그-회로를 공급할 수 있기 위해 사용된다. 그러나 높은 품질 팩터는 태그의 안테나의 낮은 대역폭으로 동일시 된다. 품질 팩터가 40 내지 60 의 범위에 있고 심볼 레이트가 대략 4 kBd 이면, 정보를 운반하는 신호의 스펙트럼의 부분이 상당히 감쇠되고 페이즈- 및 진폭-대-주파수-특성은 태그의 안테나의 전달 함수에 의해 상당하게 변형된다.
패시브 RFID-태그의 일반적인 안테나의 높은 품질-팩터에도 불구하고, 집적화된 태그 회로에서 소비되는 전력이 여전히, 태그의 안테나의 저항성 손실들에서 소비되는 전력보다 훨씬 더 낮다. 결과적으로, 최신 기술의 패시브 RFID-태그의 경우, 집적화된 태그 회로의 전력 소비는 태그의 성능, 즉 판독 거리를 심각하게 제한하지 않는다.
패시브 RFID-태그의 성능은 다운링크에서, 그 감도에 의해, 즉, 집적화된 태그 회로에 고유한 디바이스 특성의 노이즈 또는 비정밀도와 같은 에러의 소스들 때문에 안테나에서 신호를 수신하고 복조하는 트랜스폰더 프론트-엔드의 능력에 의해 제한된다. 다운링크에서의 태그의 감도는 태그가 주어진 낮은 에러 레이트로 수신하고 복조가능한 가장 약한 신호인 것으로 정의된다. 안테나의 전달 함수에 의해 야기되는 수신될 신호의 페이즈- 및 진폭-대-주파수-특성의 상술한 감쇠 및 변형 때문에, 다운링크에서의 태그의 감도는 열화되고 판독 거리는 감소된다.
패시브 LF-FDX-태그의 성능은 업링크에서의 송신 강도에 의해 제한될 수 있다. 종래 기술에서 공지된 패시브 RFID 태그는 안테나-전압-신호의 진폭이 너무 약하여 클록이 추출되지 않을 수도 있을 정도로 로드-임피던스를 강력하게 변조하지 못할 수도 있다. 클록이 더 이상 추출되지 않으면 집적화된 태그-회로의 디지털 부분이 클록되지 않고, 현재 상태로 유지되어 어떠한 수단에 의해서도 이 상태를 떠나지 못한다. 이는 업링크에서 알려진 태그들의 로드-변조가 리더에 의해 수신된 신호의 진폭의 제한 및 이에 따른 판독-거리에서의 제한으로 귀결되는 강도로 제한될 필요가 있다는 것을 의미한다. 이러한 제한은 최신 기술의 태그 및 리더들에서도 잘 관찰된다.
집적 회로의 제조 비용은 크기에 따라 크게 좌우된다. 패시브 RFID 태그의 경우, 상기 크기는 수 MΩ 범위의 높은 저항을 갖는 저항기의 존재에 의해 크게 영향을 받는다. 이러한 높은 저항 값은 소비되는 전류가 수 nA의 범위로 제약되어야 하고 캐리어 주파수가 100 kHz 의 범위에 있고 심볼 레이트가 4 kBd 의 범위에 있을 때 주로 요구되고, 커패시턴스와 저항의 곱으로 통상 구현되는 트랜스폰더 프론트-엔드의 시간 상수는 수 ㎲ 의 범위에 있고 대형 사이즈의 커패시터들 및 저항기들을 필요로 한다.
따라서, 다운링크 방향에서의 RFID 태그의 감도를 향상시키고, 업 링크 방향에서의 RFID 태그의 송신 강도를 향상시키거나 증가시키는 것이 바람직하다. RFID 태그의 추가의 소형화를 가능하게 하고, RFID 회로 또는 RFID 트랜스폰더의 아날로그 프론트-엔드에서 저항기 및 커패시터와 같은 비교적 비용 효율적이고 콤팩트한 전자 컴포넌트들의 사용을 가능하게 하는 것이 추가의 목적이다.
일 양태에서, 본 발명은 RFID 회로에 대한 복조기에 관한 것이다. 복조기는 입력 및 적어도 하나의 출력을 포함한다. 복조기는 입력에 접속된 클록 추출기를 더 포함한다. 복조기는 적어도 하나의 출력에 접속된 비교기를 또한 포함한다. 또한, 복조기는 입력에 접속되고 비교기에 접속된 유한 임펄스 응답 (FIR) 필터 배열체를 포함한다. 특히, 그리고 일부 예들에서, 복조기는 입력에 접속되고 비교기에 접속된 아날로그 이산 시간 유한 임펄스 응답 (FIR) 필터 배열체를 포함한다. 알려진 복조기 구성들과 비교할 때, FIR 필터 배열체는 미분기에 이어지는 연속 시간 로우 패스 필터, 또는 미분기에 이어지는 엔벨로프 검출기를 대체할 수 있고, RF 입력 신호의 등화에 있어서 다소 유연성있는 선택을 허용한다.
FIR 필터 배열체는 하이 패스 필터 및 로우 패스 필터를 수행할 수 있다. 즉, FIR 필터 배열체는 복조기의 입력에 존재하는 RF 신호들에 대역 통과 필터를 제공하도록 구성된다. 또한, FIR 필터 배열체는 하나의 그리고 동일한 하드웨어 블록에서 하이 패스 필터링 및 로우 패스 필터링 양쪽을 제공하도록 구성된다. 연속하는 시간 로우 패스 필터 또는 엔벨로프 검출기를 사용할 필요 없이 RF 입력 신호를 샘플링하고 직접 하향-변환하는 것이 가능한 한, 컴포넌트들은 이러한 복조기들 및 개별적인 RFID 애플리케이션들의 기하학적 사이즈에 상당히 기여한다.
FIR 필터 배열체는 클록 추출기가 FIR 필터 배열체에 개별적인 클록 신호 또는 클록 페이즈를 제공하는 것으로 가정된 RF 입력 신호를 직접 샘플링하도록 구성되어, FIR 필터 배열체의 샘플링 클록 에지가 RF 신호의 캐리어 신호의 피크와 정렬되게 한다.
FIR 필터 배열체의 사용은 RFID 칩 또는 RFID 회로 상의 공간을 또한 절약하게 한다. FIR 필터 배열체는 스위칭된 커패시터 기술 또는 스위칭된 커패시터 기술에 기초하여 구현될 수 있고 이에 따라 이들의 매우 낮은 전력 소비 또는 낮은 면적에 기인하여 RFID 패시브 태그 프론트 엔드에 대한 등화 블록들로서 또한 적합하다. 이러한 FIR 필터 배열체는 저비용으로 상업적으로 이용 가능하며 따라서 RFID 회로로 구현하기에 매우 매력적이다. 일반적으로 이산 시간 필터의 컷오프 주파수는 커패시터의 크기가 아니라 클록 레이트의 함수이다. 그 중에서도, FIR 필터 배열체의 다소 낮은 전력 소비는 FIR 필터 배열체의 컴포넌트들의 낮은 면적 및/또는 낮은 커패시턴스의 결과이다.
다른 예에 따르면, FIR 필터 배열체는 이산 시간 필터 배열체이고, FIR 필터 배열체는 클록 추출기에 커플링된다. FIR 필터 배열체는 직접 또는 간접적으로 클록 추출기에 커플링될 수 있다. 이 방식으로, FIR 필터 배열체의 샘플링 클록 에지는 RF 입력 신호의 캐리어 신호의 피크와 쉽게 정렬될 수 있다.
추가의 예에서, FIR 필터 배열체는 패시브 이산 시간 아날로그 FIR 필터 배열체이다. 패시브 이산 시간 아날로그 FIR 필터 배열체는 그 매우 낮은 전력 소비에 기인하여 패시브 RFID 회로에 매우 매력적이다.
다른 예에서 FIR 필터 배열체는 복수의 n-지연 라인들 또는 복수의 n-탭들을 갖는 적어도 하나의 n-탭 FIR 필터를 포함한다.
유한 임펄스 응답 (FIR) 필터는 유한 지속기간의 임펄스 응답을 제공한다. 이산 시간 FIR 은 차수 n 으로 이루어진다. 출력 시퀀스의 각각의 값은 가장 최근의 입력 값들의 가중 합이다. n-탭 FIR 필터의 피크 지연 라인 또는 탭은 곱셈 연산에 대한 시간 지연 입력을 제공한다. 일반적으로, n-탭 FIR 필터의 각각의 지연 라인 또는 탭은 클록 사이클에 의해 연속적으로 지연된다. 예를 들어, 3 개의 탭들 또는 지연 라인들에서, 제 2 탭 또는 지연 라인은 제 1 탭 또는 지연 라인으로부터 클록 사이클 만큼 지연된다. 제 1 탭 또는 지연 라인은 제 2 지연 라인 또는 제 2 탭으로부터의 클록 사이클만큼 지연된다.
FIR 필터 배열의 출력에 대한 지연 라인들 또는 탭들의 수 및 이들의 가중치 또는 이들의 팩터들은 개별적으로 수정될 수 있다. FIR 필터 배열체 및 그 다수의 n-탭 FIR 필터들의 특정 구현은 최소한의 기하학적 공간 및 제조 비용으로 최적의 복조기 성능에 도달하기 위해 각각의 복조기에 대해 개별적으로 설계될 수 있다.
단일 채널 n-탭 FIR 필터는 클록 주파수를 지연 라인들의 수 또는 탭들의 수로 나눈 것에 의해 제공되는 비율로만 출력을 생성할 수 있다. 이를 위해, n-탭 FIR 필터의 지연 라인들의 수 또는 탭들의 수가 가능한한 작을 때 유리하다. 이것은 또한 낮은 제조 비용, 낮은 전력 소비에 도달하고 최소한의 기하학적 공간 요건을 제공하는데 유익하다.
추가의 예에서 적어도 하나의 n-탭 FIR 필터는 적어도 5 개의 지연 라인들 또는 5 개의 탭들을 포함한다. 시뮬레이션 및 실험들은, n-탭 FIR 필터의 적어도 5 개의 탭들 또는 지연 라인들의 수가 충분하고 그리고/또는 n-탭 FIR 필터 설계를 위한 최적화를 표현할 수 있는 것임을 밝혀냈다.
추가의 예에 따르면, 탭들 또는 지연 라인들의 수 n 은 복조기의 입력에 제공된 RF 입력 신호의 변조 주파수와 캐리어 주파수 간의 비율 이하이다.
탭들의 수는 캐리어 주파수와 변조 주파수 사이의 비율과 실질적으로 동일해야 하는 것으로 판명되었다. 캐리어 주파수가 RF 입력 신호의 변조 주파수에 비해 약 5 배 더 높다면 n-탭 FIR 필터의 수 5 의 지연 라인들 또는 수 5 의 탭들이 최적인 것으로 보인다. RF 입력 신호의 캐리어 주파수와 변조 주파수 사이의 비율이 5 보다 커야 한다면, 예를 들어 그 비율이 실질적으로 8 또는 10 과 같아야 한다면 n-탭 FIR 필터의 개별적인 지연 라인들 또는 탭들의 수 n 은 예를 들어 8 또는 10 만큼 클 수 있다.
다른 예에 따르면, 적어도 하나의 n-탭 FIR 필터는 5 개의 탭들 또는 지연들을 포함하고, 각각의 탭 또는 지연 라인은 i = 0, 1, 2, 3 또는 4 인 필터 계수 (Ci) 를 갖고, 제 1 탭의 계수 (C0) 는 1 과 같고 최종 탭의 계수 (C4) 는 -1 과 같다. 이러한 특정 FIR 필터 구현은 RF 입력 신호의 적절하고 정확한 복조를 제공하기 위해 특히 유리한 것으로 판명되었다.
추가의 예에 따르면, 적어도 하나의 n-탭 FIR 필터의 나머지 계수들 (C1, C2, C3) 은 모두 0 과 같다.
적어도 하나 또는 다수의 필터 계수들이 0 과 동일하면, 적어도 하나의 n-탭 FIR 필터의 하드웨어 구현은 단순화될 수 있다. 따라서 FIR 필터의 제조 비용 및 기하학적 공간은 감소될 수 있다.
다른 예에 따르면, 적어도 하나의 n-탭 FIR 필터는 스위칭된 커패시터들을 포함한다. 실제로, 각각의 지연 라인 또는 탭은 4 개의 스위치들 및 하나의 커패시터를 포함한다. 커패시터를 입력 노드와 그라운드에 각각 접속하기 위해 2 개의 개별적인 스위치들이 제공될 수 있다. 이러한 스위치들을 폐쇄하는 것은 예를 들어, 클록 사이클 동안 커패시터를 충전할 수 있게 한다. 이들 스위치들은 입력 스위치들로서 표기될 수 있다. 또한, 각각의 커패시터는 2 개의 출력 스위치들과 접속될 수 있으며, 이 스위치들에 의해 커패시터는 n-탭 FIR 필터의 출력 노드에 그리고 그라운드에 접속될 수 있다.
다른 실시형태에 따르면, FIR 필터 배열체는 다수의 n-탭 FIR 필터들을 포함한다. n-탭 FIR 필터들은 동일하게 구성될 수도 있거나 또는 달리 구성될 수 있다. 일부 실시형태들에서, FIR 필터 배열체는 동일하게 구성된 n-탭 FIR 필터들로 구성된다. 전형적으로, FIR 필터 배열체의 개별적으로 그리고 예를 들어 동일하게 구성된 n-탭 FIR 필터들의 수는 각각의 n-탭 FIR 필터를 구성하는 n-지연 라인들 또는 n-탭들의 수와 동일하다. 예를 들어, 동일하게 구성된 5-탭 FIR 필터들로 구성된 FIR 필터 배열체는 그러한 5-탭 FIR 필터들 중 다섯 개를 포함한다.
또한 추가의 실시형태에 따르면, FIR 필터 배열체는 N 배의 n-탭 FIR 필터들을 인터리브된 배열로 포함한다. FIR 필터 배열체를 구성하기 위해 n-탭 FIR 필터들의 수가 n 과 동일하면, n-탭 FIR 필터 각각이 n 으로 나누어진 클록 사이클에서 새로운 출력만을 제공한다는 단점이 보상될 수 있다. 여기서, n-탭 FIR 필터들은 인터리브된 배열로 구동된다. 각각의 n-탭 FIR 필터는 미리 정의된 지연으로 동작하거나 개별적으로 구동될 수 있다. 일반적으로, FIR 필터 배열체의 연속적인 n-탭 FIR 필터들 사이의 지연은 클록 추출기에 의해 제공된 클록 신호의 클록 사이클과 동일할 수 있다.
인터리브된 배열에서, FIR 필터 배열체의 각각의 연속적인 n-탭 FIR 필터는 클록 사이클과 동일한 지연에 의해 구동되고, FIR 필터 배열체의 n-탭 FIR 필터들 각각은 n 으로 나누어진 클록 사이클의 비율로 개별적인 출력을 제공한다. 클록 사이클만큼 n 배 지연된 n 개의 개별적인 n-탭 FIR 필터들이 제공되기 때문에, FIR 필터 배열체의 출력에는 클록 주파수가 제공되고, 따라서 모든 클록 사이클에서 복조기가 각각의 출력 신호를 제공한다.
n 의 팩터로 시간 인터리브된 n-탭 FIR 필터들의 n 개의 양의 또는 음의 필터 계수들의 조합에 의해, 복조기 감도를 개선하고 이에 따라 RFID 태그의 판독 거리 성능을 개선하는 목적으로 된 ASK 복조기를 위하여, 등화 기능의 설계에 있어서 클록 레이트에서 구동되고 더 넓은 범위의 유연성을 제공하는 n-탭 FIR 필터 배열체를 형성하는 것이 가능하게 된다.
추가의 예에 따르면 복조기는 클록 추출기에 접속되고 FIR 필터 배열체에 접속된 멀티-페이즈 발생기를 포함한다. 멀티-페이즈 발생기는 주어진 지연에서 FIR 필터 배열체의 개개의 n-탭 FIR 필터에 대한 페이즈 신호를 제공하도록 구성된다. 멀티-페이즈 발생기는 클록 추출기에 접속되고 클록 추출기에 의해 구동된다. 멀티-페이즈 발생기는 FIR 필터 배열체의 개개의 n-탭 FIR 필터들을 구동하도록 페이즈 신호들의 시퀀스를 제공하도록 구성된다.
여기에서, 멀티-페이즈 발생기는 FIR 필터 배열체의 제 1 n-탭 FIR 필터에 제 1 페이즈 신호를 제공하도록 구성된다. 멀티-페이즈 발생기는 제 1 페이즈 신호에 비해 클록 사이클 만큼 지연된 시간에서 FIR 필터 배열체의 제 2 n-탭 FIR 필터에 제 2 페이즈 신호를 제공하도록 구성된다. 또한, 멀티-페이즈 발생기는 FIR 필터 배열체의 다수의 n-탭 FIR 필터들에 개별적인 제 2, 제 3, 제 4, 또는 n 페이즈 신호를 발생시키고 제공하도록 구성되고, 연속 페이즈 신호들은 클록 사이클 또는 그 배수만큼 시간 지연된다.
다른 예에 따르면, 멀티-페이즈 발생기는 FIR 필터 배열체의 각각의 n-탭 FIR 필터에 개별적으로 접속된다. 이러한 방식으로, 멀티-페이즈 발생기는 주어진 클록 사이클에서 n-탭 FIR 필터의 각각의 스위치들의 스위칭을 개별적으로 트리거하도록 구성된다.
추가의 예에 따르면, 멀티-페이즈 발생기는 시간 (t1) 에서 제 1 클록 신호 (CS) 를 클록 추출기로부터 제 1 n-탭 필터로 제공하도록 구성되고, 멀티-페이즈 발생기는 또한, 시간 (t1) 더하기 미리 정해진 시간 지연에서 상기 제 1 클록 신호 (CS) 를 적어도 제 2 n-탭 필터에 제공하도록 구성된다. 여기서, 시간 지연은 클록 신호의 클록 주파수에 의해 결정된다. 시간 지연은 클록 사이클과 동일할 수도 있다. 여기서, 클록 추출기에 의해 제공되는 제 1 클록 신호 (CS) 는 n-탭 FIR 필터들의 다수의 스위치들을 스위칭하기 위한 페이즈 신호로서 고려될 수 있다.
다른 양태에 따르면, RFID 회로용 트랜스폰더 프론트-엔드가 제공된다. 트랜스폰더 프론트-엔드는 제 1 안테나 패드에 접속 가능한 제 1 안테나 노드 및 제 2 안테나 패드에 접속 가능한 제 2 안테나 노드를 포함한다. 트랜스폰더 프론트-엔드는 제 1 안테나 노드에 접속되고 제 2 안테나 노드에 접속된 클록-복구 회로를 더 포함한다. 트랜스폰더 프론트-엔드는 제 1 안테나 노드에 접속되고 제 2 안테나 노드에 접속된 변조기를 더 포함한다. 마지막으로, RFID 회로를 위한 또는 회로의 트랜스폰더 프론트-엔드가 위에 설명된 바와 같이 복조기를 포함한다. 복조기는 제 1 안테나 노드에 그리고 제 2 안테나 노드에 접속된다.
다른 양태에 있어서, RFID 회로가 제공된다. RFID 회로는 전술한 바와 같이 디지털 회로, 안테나 및 트랜스폰더 프론트-엔드를 포함하고, RFID 회로의 안테나 및 디지털 회로 양쪽에 접속된다. 통상적으로, RFID 회로는 패시브 RFID 태그로서 구현되고 구성된다.
다음에서는, RFID 회로의 복조기의 실시형태가 보다 상세히 설명된다.
- 도 1 은 RFID 회로의 개략적 블록도이다.
- 도 2 는 트랜스폰더 프론트-엔드의 개략적 블록도이다.
- 도 3 은 트랜스폰더 프론트-엔드의 복조기의 개략적 블록도이다.
- 도 4 는 FIR 필터의 지연된 클록 입력 및 여러 탭들에 대한 예시이다.
- 도 5 는 FIR 필터의 스위칭된 커패시터 구현의 개략적 예시이다.
- 도 6 은 FIR 필터의 스위칭된 커패시터 구현의 다른 개략적 예시이다.
- 도 7 은 인터리브된 구성에서 다수의 FIR 필터들의 개략적 예시이다.
- 도 8 은 5-탭 FIR 필터에 대한 지연된 클록 입력의 개략적 예시이다.
- 도 9 는 인터리브된 구성에서 5 개의 FIR 필터들의 개략적 예시이다.
- 도 10 은 FIR 필터의 특정 스위칭된 커패시터 구현을 나타낸다.
- 도 11 은 도 10 에 따른 FIR 필터의 단일 채널 FIR 파형 다이어그램 대 여러 RF 입력을 나타낸다.
- 도 12 는 단일 채널 FIR 파형 다이어그램 대 FIR 출력을 도시한다.
- 도 13 은 FIR 필터의 정규화된 전달 함수를 도시한다.
- 도 14 는 RF 입력 대 필터링된 출력, 및 개별적인 복조기 프론트-엔드 출력 데이터를 도시한다.
도 1 은 본 개시에 따른 RFID 태그의 RFID 회로를 예시한다. RFID 회로 (10) 는 안테나 (26), 트랜스폰더 프론트-엔드 (30), 메모리 (14) 를 갖는 디지털 회로 (12), 기준 회로 (16), 레귤레이터 (18), 정류기 (20), 리미터 (22) 및 그라운드 발생기 (24) 를 포함한다. 트랜스폰더 프론트-엔드 (30) 는 그 자체가 RFID-태그의 일부인 집적화된 태그 회로 (10) 의 서브회로이다. 도 2 에서 보다 상세히 도시된 바와 같이, 트랜스폰더 프론트-엔드 (30) 는 각각 제 1 안테나 패드 (A1) 및 제 2 안테나 패드 (A2) 를 포함한다. 트랜스폰더 프론트-엔드 (30) 에는 적어도 내부 노드로서, 제 1 및 제 2 안테나 노드로 불리는 aa1 및 aa2 로 라벨링된 2 개의 노드들을 더 제공된다. 제 1 안테나 노드 (aa1) 는 제 1 안테나 패드 (A1) 에 접속되고, 제 2 안테나 노드 (aa2) 는 제 2 안테나 패드 (A2) 에 접속된다.
트랜스폰더 프론트-엔드 (30) 는 복조기 (100), 클록 복구 회로 (200) 및 변조기 (300) 를 포함한다. 양쪽 안테나 노드들 (aa1, aa2) 은 각각 복조기 (100), 클록 복구 회로 (200) 및 변조기 (300) 의 각각의 제 1 및 제 2 안테나 핀들 (a1, a2) 에 접속된다.
트랜스폰더 프론트-엔드 (30) 는 일부 추가의 핀들, 즉 집적화된 태그-회로의 일부 다른 서브회로에 의해 구동되는 노드에 접속되도록 의도된 송신 핀 (tx), 집적화된 태그-회로의 일부 다른 서브회로를 인터페이싱하는 일부 노드에 접속하도록 의도된 수신 핀 (rx), 집적화된 태그-회로의 일부 다른 서브회로를 인터페이싱하는 집적화된 태그-회로의 일부 노드에 접속하도록 의도된 클록 핀 (ck), 전압 서플라이를 유지하는 집적화된 태그 회로의 일부 노드에 접속되도록 의도된 dd 로 라벨링된 서플라이 핀, 및 기준 전위를 유지하는 집적화된 태그-회로의 노드에 접속된 ss 로 라벨링된 그라운드 핀을 포함한다. 집적화된 태그-회로의 안테나 패드 (A1, A2) 는 태그 안테나 (26) 의 단자에 접속되도록 의도된다.
트랜스폰더 프론트-엔드 (30) 는 송신 노드로 지칭되는 tx'로 라벨링된 내부 노드, 수신 노드로 지칭되는 rx'로 라벨링되는 하나의 추가의 내부 노드, 클록 노드로 지칭되는 ck' 로 라벨링되는 하나의 추가의 내부 노드, 서플라이 노드로 지칭되는 dd'로 라벨링되는 하나의 추가의 내부 노드, 그라운드 노드로 지칭되는 ss'로 라벨링되는 하나의 추가의 내부 노드, 수신-프리즈-노드로서 지칭되는 fr'로 라벨링되는 하나의 추가의 내부 노드, 및 송신-프리즈-노드로서 지칭되는 ft'로 라벨링되는 하나 이상의 내부 노드를 더 포함한다.
제 1 안테나 노드 (aa1) 는 트랜스폰더 프론트-엔드의 제 1 안테나 핀 (a1) 에 접속되고 제 2 안테나 노드 (aa2) 는 트랜스폰더 프론트-엔드의 제 2 안테나 핀 (a2) 에 접속된다. 상기 송신 노드 (tx') 는 트랜스폰더 프론트-엔드의 송신 핀 (tx) 에 접속된다. 수신 노드 (rx') 는 트랜스폰더 프론트-엔드의 수신 핀 (rx) 에 접속된다. 클록 노드는 트랜스폰더 프론트-엔드의 클록 핀에 접속된다. 서플라이 노드 (dd') 는 트랜스폰더 프론트-엔드의 서플라이 핀 (dd) 에 접속되고 그라운드 노드 (ss') 는 트랜스폰더 프론트-엔드의 그라운드 핀 (ss) 에 접속된다.
변조기 (300) 는 제 1 및 제 2 안테나 핀으로 지칭되고 안테나 노드 (aa1 및 aa2) 에 각각 접속되는, a1 및 a2 로 라벨링된 적어도 2 개의 안테나 핀들의 전기적 인터페이스를 갖는다. 변조기 (300) 는 송신 핀으로 지칭되고 트랜스폰더 프론트-엔드의 송신 노드 (tx') 에 접속되는 tx로 라벨링되는 하나의 추가의 핀을 갖는다. 변조기 (300) 는 클록 핀으로 지칭되고 클록 노드 (ck') 에 접속되는 ck 로 라벨링되는 하나의 추가의 핀을 포함한다. 변조기 (300) 는 송신 프리즈 핀으로 지칭되고 송신-프리즈-노드 (ft') 에 접속되는 ft 로 라벨링된 하나의 추가의 핀을 포함한다. 변조기 (300) 는 서플라이 핀으로 지칭되고 서플라이 노드 (dd') 에 접속되는 dd 로 라벨링되는 하나의 추가의 핀을 포함한다. 변조기 (300) 는 그라운드 핀으로 지칭되고 그라운드 노드 (ss') 에 접속되는 ss 로 라벨링되는 하나 이상의 핀을 포함한다.
트랜스폰더 프론트-엔드 (30) 의 복조기 (100) 는 제 1 및 제 2 안테나 핀으로 지칭되고 안테나 노드 (aa1 및 aa2) 에 각각 접속되는, a1 및 a2 로 라벨링된 적어도 2 개의 안테나 핀들의 전기적 인터페이스를 포함한다. 복조기 (100) 는 수신 핀으로 지칭되고 수신 노드 (rx') 에 접속되는 rx 로 라벨링되는 하나의 추가의 핀을 포함한다. 복조기 (100) 는 클록 핀으로 지칭되고 클록 노드 (ck') 에 접속되는 ck 로 라벨링되는 하나의 추가의 핀을 포함한다. 복조기 (100) 는 수신 프리즈 핀으로 지칭되고 수신-프리즈-노드 (fr') 에 접속되는 fr 로 라벨링된 하나의 추가의 핀을 포함한다. 복조기 (100) 는 서플라이 핀으로 지칭되고 서플라이 노드 (dd') 에 접속되는 dd 로 라벨링되는 하나의 추가의 핀을 포함한다. 복조기 (100) 는 그라운드 핀으로 지칭되고 그라운드 노드 (ss') 에 접속되는 ss 로 라벨링되는 하나 이상의 핀을 포함한다.
트랜스폰더 프론트-엔드 (30) 는 또한 클록 복구 회로 (200) 를 서브회로로서 포함한다. 클록 복구 회로 (200) 는 제 1 및 제 2 안테나 핀으로 지칭되고 안테나 노드 (aa1 및 aa2) 에 각각 접속되는, a1 및 a2 로 라벨링된 적어도 2 개의 안테나 핀들의 전기적 인터페이스를 갖는다. 클록 복구 회로 (200) 는 클록 핀으로 지칭되고 클록 노드 (ck') 에 접속되는 ck 로 라벨링되는 하나의 추가의 핀을 포함한다. 클록 복구 회로 (200) 는 송신 프리즈 핀으로 지칭되고 송신-프리즈-노드 (ft') 에 접속되는 ft 로 라벨링된 하나의 추가의 핀을 포함한다. 클록 복구 회로 (200) 는 수신 프리즈 핀으로 지칭되고 수신-프리즈-노드 (fr') 에 접속되는 ft 로 라벨링된 하나의 추가의 핀을 포함한다. 클록 복구 회로 (200) 는 서플라이-핀으로 지칭되고 서플라이 노드 (rx') 에 접속되는 dd 로 라벨링되는 하나의 추가의 핀을 포함한다. 클록 복구 회로 (200) 는 그라운드 핀으로 지칭되고 그라운드 노드 (ss') 에 접속되는 ss 로 라벨링되는 하나 이상의 핀을 포함한다.
변조기 (300) 의 기능은 업링크 통신, 예를 들어, 태그로부터 리더로의 태그 코일들 상의 신호의 진폭을 변조하는 것이다. 리더 코일과 태그 코일 사이의 상호 인덕턴스에 기인하여, 이 신호의 변동 및 이에 따른 전압의 변동은 리더와 태그 사이의 인덕턴스 필드의 변동을 유도하고 리더 코일 상의 전압의 변동을 형성한다. 리더는 코일의 전압 변동을 복조하고 태그 응답을 디코딩가능하다. 변조기 원리는 태그 코일 입력에서의 임피던스 변조를 기반으로 한다.
복조기 (100) 의 기능은 다운링크 송신 동안 태그 코일 상에서 수신된 리더에 의해 전송된 변조 신호를 추출하는 것이다. 복조기 원리는 공간 및 면적 감소 및 성능에 최적화되어 있다. 전체 시스템 및 이에 따른 복조기는 연속 시간에서 동작하지 않지만 샘플링된다. 샘플링 주파수는 캐리어 주파수 (Fc) 와 동일하다. 따라서 회로는 Tc = (1/Fc) 마다 샘플링된다. 엔벨로프의 절대 값을 그 평균 또는 고정 임계치와 비교하는 대신에, 복조기 회로 (100) 는 엔벨로프 자체의 변동을 검출한다. 여기서, 3 개의 상이한 케이스들이 고려가능하다.
첫번째 경우에서, 엔벨로프 레벨은 제 1 시간 (t1) 내지 제 2 시간 (t1 + Tc) 에서 감소한다. 이 경우, 복조기의 출력은 논리적 '1' 에서 논리적 '0' 으로 변화한다. 두번째 경우에서, 엔벨로프 레벨은 제 1 시간 (t1) 내지 제 2 시간 (t1 + Tc) 에서 증가한다. 이 경우, 복조기는 논리적 '0' 에서 논리적 '1' 으로 변화한다. 세번째 경우에서, 엔벨로프 레벨은 제 1 시간 (t1) 내지 제 2 시간 (t1 + Tc) 에서 변화하지 않고 복조기 출력이 기억된다.
도 3 에 예시된 바와 같은 RFID 회로 (10) 의 복조기 (100) 는 즉, 2 개의 안테나 노드들 (a1, a2) 형태의 입력 (102) 을 포함하고 적어도 하나의 출력 (104, 106) 을 더 포함한다. 복조기 (100) 는 비교기 (130) 및 FIR 필터 배열체 (145) 를 포함한다. FIR 필터 배열체 (145) 및 비교기 (130) 는 직렬로 배열된다. FIR 필터 배열체 (145) 의 입력은 복조기 (100) 의 입력 (102) 에 직접 접속된다. FIR 필터 배열체 (145) 의 출력은 비교기 (130) 의 제 1 입력 (102) 에 접속된다. 비교기 (130) 는 기준, 예를 들어, 전압 기준에 접속된 제 2 입력을 포함한다. 비교기 (130) 는 디지털 복조기에 데이터를 제공하도록 구성된 출력 (104) 을 포함한다.
복조기는 일반적으로 도 1 및 도 2 에 도시된 RFID 회로에 한정되지 않고 다른 많은 RFID 회로들에도 또한 사용할 수 있다.
복조기 (100) 는 클록 추출기 (110) 및 멀티 페이즈 발생기 (120) 를 더 포함한다. 클록 추출기 (145) 및 멀티 페이즈 발생기 (120) 는 직렬로 배열된다. 클록 추출기 (110) 의 입력은 입력 (102) 에 접속된다. 클록 추출기 (110) 및 멀티 페이즈 발생기 (120) 는 FIR 필터 배열체 (145) 및 비교기 (130) 에 병렬로 접속된다. 멀티 페이즈 발생기는 FIR 필터 배열체 (145) 에 접속된 제 1 출력을 포함한다. 멀티 페이즈 발생기 (120) 는 복조기 (100) 의 제 2 출력을 형성하는 제 2 출력 (106) 을 포함한다. 출력 (106) 은 디지털 복조기에 클록 신호를 제공하도록 구성된다.
FIR 필터 배열체 (145) 에 의해, RF 입력 신호의 엔벨로프의 변동은 RF 입력 신호의 변동에 비례하는 비교기 (130) 의 제 1 입력에서의 전압을 생성하도록 측정될 수 있다. 비교기 (130) 는 FIR 필터 배열체 (145) 의 출력을 고정된 기준과 비교하여 출력 신호 또는 데이터 출력을 생성하도록 구성된다.
FIR 필터 배열체는 패시브, 이산 시간 n-탭 패시브 FIR 필터 배열체로 구현된다. FIR 필터 배열체 (145) 는 도 7 및 도 9 에 개략적으로 도시된 다수의 개별적인 n-탭 FIR 필터들 (140, 141, 142, 143, 144) 을 포함한다. n-탭 필터들 (140, 141, 142, 143, 144) 은 병렬로 배열될 수도 있다. 도 5 에 도시된 바와 같이, 각각의 n-탭 FIR 필터 (140) 는 Vin 에 접속가능한 입력을 포함하고, 따라서 입력 (102) 에 접속된다. FIR 필터 (140) 는 Vout 에 접속된 출력을 더 포함하고, 따라서 비교기 (130) 의 제 1 입력에 접속된다. 다수의 FIR 필터들 (140, 141, 142, 143, 144) 은 멀티 페이즈 발생기 (120) 에 개별적으로 접속된다. 이들은 인터리브된 모드로 구동된다. 도 9 의 예에서, FIR 필터 배열체 (145) 는 5 개의 개별적인 n-탭 FIR 필터들 (140, 141, 142, 143, 144) 을 포함하며, n-탭 FIR 필터들 (140, 141, 142, 143, 144) 의 각각의 필터는 클록 사이클만큼 시간 도메인에서 이웃하는 필터 (140, 141, 142, 143, 144) 에 대해 지연된다.
예를 들어, n-탭 FIR 필터 (141) 는 n-탭 FIR 필터 (140) 와 비교하여 클록 사이클만큼 지연된다. n-탭 FIR 필터 (142) 는 n-탭 FIR 필터 (141) 에 대해 클록 사이클만큼 지연되고 이하 동일하게 이루어진다. FIR 필터 배열체 (145)의 n-탭 FIR 필터들의 수는 지연 라인들의 수 n 또는 개별적인 n-탭 FIR 필터들의 탭들의 수 n 과 동일하다. n-탭 FIR 필터가 예를 들어 5 개의 탭 또는 지연 라인을 포함하면, FIR 필터 배열체 (145) 에는 5 개의 개별적인 5-탭 FIR 필터 (140, 141, 142, 143, 144) 가 제공된다.
또한, 도 4 및 도 5 에서, 단일 n-탭 FIR 필터 (140) 의 스위칭된 캐패시터 구현이 개략적으로 도시되어 있다. FIR 필터 (140) 는 입력 Vin 및 출력 Vout 을 포함한다. FIR 필터 (140) 는 다수의 축전기 (C0, C1 및 CN -1) 를 포함하고, 따라서 최대 N 개의 축전기를 포함한다. 축전기는 병렬로 배열된다. 각각의 축전기는 그라운드에 접속 가능한 제 1 노드를 갖고, Vin 및 Vout 에 각각 접속 가능한 제 2 노드를 갖는다. n-탭 FIR 필터 (140) 의 각각의 지연 라인 또는 탭은 하나의 축전기 및 4 개의 스위칭들을 함께 포함한다. 각각의 탭은 두 개의 입력 스위치들 (Φ0) 과 두 개의 출력 스위치들 (Φsum) 을 포함한다.
입력 스위치들 (Φ0) 을 폐쇄함으로써 제 1 축전기 (C0) 는 제 1 클록 사이클 동안 충전될 것이다. 그 후 및 제 2 클록 사이클 동안 제 1 축전기가 입력 Vin 으로부터 분리되는 한편 제 2 축전기가 충전될 것이다. n 클록 사이클 후에 사용가능한 커패시터들 중 하나가 충전된다. N 클록 사이클 후에 출력 스위치 (ΦSUM) 가 폐쇄되고 모든 커패시터들을 방전시켜 출력 Vout 에서 신호를 생성한다.
도 4 및 도 8 의 페이즈 다이어그램 (150) 은 시간에 따른 개별적인 스위치들 (Φ0 내지 ΦN -1) 의 온 및 오프 페이즈들의 시간적 거동 및 출력 스위치들 (Φsum) 의 스위칭을 도시한다.
개별 커패시터들 (C0, ... CN -1) 의 커패시턴스는 소위 FIR 필터 계수들을 정의한다. 도 5 에 도시된 FIR 필터 (140) 의 스위칭된 커패시터 구현예 (146) 에서, 모든 FIR 계수들은 양이다.
도 5 의 스위칭된 캐패시터 구현예 (146) 와 반대로, 도 6 의 구성은 음의 FIR 계수들을 갖는 스위칭된 커패시터 구현예 (148) 를 나타낸다. 여기서 출력 Vout 은 출력 스위치들 (Φsum) 을 통해 커패시터 (C0, ..., Cn -1) 의 제 1 노드에 접속가능하다. 커패시터들 (C0, .., Cn -1) 의 제 2 노드는 입력 스위치들 (Φ0, ..., Φn -1) 을 통해 입력 Vin 에 접속된다.
도 5 에 도시된 바와 같이 양의 FIR 필터 계수 구현에서, Vin 및 Vout 은 커패시터의 하나의 동일한 노드에 접속된다. 도 6 에 도시된 바와 같이 음의 FIR 필터 계수 구현에서, 입력 Vin 및 출력 Vout 은 커패시터 (C0, .., Cn -1) 의 상이한 노드에 접속된다.
또한, 도 8 및 도 10 에서, FIR 필터 (140) 의 특정 구현이 예시되어 있다. 여기서, FIR 필터 (140) 는 필터 계수 C0 = 1 및 C4 = -1 을 갖고 나머지 필터 계수들 (C1, C2 및 C3) 은 0 과 동일한 5 개의 탭들 또는 5 개의 지연 라인들을 포한다. 여기서, FIR 필터 (140) 의 제 1 지연 라인 또는 탭에는 양의 필터 계수 (C0) 가 제공되고, 따라서 제 5 지연 라인 또는 탭에는 음의 필터 계수가 제공된다. 나머지 또는 기타 필터 계수들은 0 과 같다. 결과적으로, 각각의 FIR 필터 (140) 의 스위치 커패시터 구현예 (147) 는 2 개의 커패시터들 (C0, C4) 및 각각의 입력 및 출력 스위치만을 포함한다.
도 10 에 도시된 바와 같이, 제 1 커패시터 (C0) 의 제 1 노드는 입력 스위치 (Φ0) 및 출력 스위치 (Φsum) 를 통해 그라운드에 각각 접속가능하다. 제 1 커패시터 (C0) 의 제 2 노드는 입력 스위치 (Φ0) 를 통해 RF 입력에 접속가능하다. 제 1 커패시터 (C0) 의 제 2 노드는 출력 스위치 (Φsum) 를 통해 필터 출력 FIR 출력에 접속가능하다. 여기서, 제 1 커패시터 (C0) 의 스위칭된 커패시터 구현은 도 5 에 도시된 바와 같은 스위칭된 커패시터 구현 (146) 에 대응한다. 스위칭된 커패시터 구현예 (147) 의 다른 커패시터 (C4) 는 음의 FIR 계수를 포함하도록 구현된다. 따라서 커패시터 (C4) 의 제 1 노드는 입력 스위치 (Φ4) 를 통해 그라운드에 접속가능하고 추가 출력 스위치 (Φsum) 를 통해 FIR 출력에 접속가능하다. 커패시터 (C4) 의 제 2 노드는 다른 입력 스위치 (Φ4) 를 통해 RF 입력에 접속가능하고 다른 출력 스위치 (Φsum) 를 통해 그라운드에 접속가능하다.
도 8 에 도시된 대응하는 페이즈 다이어그램 (150) 에 의해 예시된 바와 같이, 입력 스위치들 (Φ4) 은 제 1 클록 사이클 동안 폐쇄된다. 후속하는 제 2 클록 사이클 동안, 후속하는 제 3 클록 사이클 동안 그리고 후속하는 제 4 클록 사이클 동안, 스위치들 중 어느 것 (Φ0, Φ4) 도 폐쇄되지 않는다. 이들 스위치는 개방 상태로 유지된다. 제 5 클록 사이클 동안 입력 스위치들 (Φ0) 은 폐쇄되고 커패시터 (Z0) 는 충전된다. 그 후, 모든 출력 스위치들 (Φsum) 은 제 5 클록 사이클에서 그리고 사이클 후에 출력 신호를 제공하기 위해 폐쇄된다.
단일의 5-탭 FIR 필터 (140, 141, 142, 143, 144) 에서 출력 신호가 감소된 레이트로 제공된다. 오직 제 5 클록 사이클마다 출력 (104) 에서 필터링된 신호가 제공될 것이다. 각각의 클록 사이클에서 신호를 제공하기 위해, FIR 필터 배열체 (145) 는 멀티 페이즈 발생기 (120) 에 의해 인터리빙된 모드로 배열되고 구동되는 5 개의 n-탭 필터들 (140, 141, 142, 143, 144) 을 포함한다. 이러한 인터리브된 배열은 도 7 및 도 9 에 예시된다. 도 7 은 N 개의 개별적인 n-탭 FIR 필터들 (140, ..., 144) 의 일반적인 인터리빙된 배열을 나타낸다. 도 9 의 블록도는 인터리브된 배열로 5 개의 5-탭 FIR 필터들 (140, 141, 142, 143, 144) 의 FIR 필터 배열체를 나타낸다.
또한, 도 11 및 도 12 에는 단일 채널 FIR 파형들이 도시되어 있다. 도 11 에 있어서, RF 입력 (200) 이 점선으로서 예시된다. 도 10 의 스위칭된 커패시터 구현예 (147) 의 축전기 (C4) 에서의 전압 (VC4) 은 굵은 점선 (202) 으로 도시되고, 캐패시터 (C0) 에 제공된 전압 VC0 은 시간 (204) 에 걸쳐 굵은 점선으로 도시된다. 도 11 에 도시된 바와 같이, 응축기 (C4) 의 샘플링은 제 1 클록 사이클에서 시작한다. 개별적인 포인트 (SP4) 가 도 11 에 도시된다. 제 5 클록 사이클 후에, 샘플링 포인트 (SP0) 에 의해 지시된 바와 같이 축전기 (C0) 의 샘플링이 시작된다.
도 12 에서, 파형 (202, 204) 은 커패시터 (C4, C0) 에 존재하는 전압 신호들이다. 이들은 각각 파형 (202, 204) 으로서 다시 도시된다. 또한, 유한 임펄스 응답, 따라서 FIR 출력 (206) 은 굵은 선으로 도시되어 있다. 제 5 클록 사이클 이후 또는 그 동안 유한 지속기간의 펄스를 제공한다.
도 13 에서, 5 개의 n-탭 인터리브된 FIR 필터를 포함하는 FIR 필터 배열체 (145) 의 전달 함수의 시뮬레이션이 도시된다. 점선 (300) 은 정규화된 주파수에 걸쳐 Fcarrier/Fmodulation = 4 인 하향 변환된 입력 신호의 정규화된 엔벨로프 크기를 나타낸다. 일점 쇄선 (302) 은 복조기 (100) 가 미분기, 따라서 c0 = 1 및 c1 = -1 을 갖는 2-탭 FIR 필터에 의해 구현되는 경우의 비교가능한 출력 전달 함수를 도시한다. 굵은 선 (304) 은 본 발명의 5-탭 FIR 필터 배열체 (145) 의 출력 전달 함수를 나타낸다. 도시된 바와 같이, FIR 필터 배열체 (145) 는 하향 변환된 입력 신호와 다소 동등한 주파수 도메인의 형상을 포함한다. 따라서, FIR 필터 배열체 (145) 는 다소 정밀하고 정확한 신호 변환을 제공한다. 추가의 일점 쇄선 (308) 은 필터 계수들 c0,1,2,3 = 1 인 4-탭 FIR 필터의 출력을 나타낸다.
현재 도시된 예에서, FIR 필터 배열체는 미분기의 DC 신호 범위의 감쇠와 클록 주파수의 절반 (FS/2) 에서의 노이즈의 감쇠를 결합하는 밴드 패스 필터이다. N-탭 = 5 의 본 선택은 캐리어 주파수를 복조 주파수로 나눈 비율 Fcarrier/Fmod = 4 을 갖는 신호에 대해 최적인데 그 이유는 이것이 신호 스펙트럼의 감쇠를 최소화하기 때문이다. 여기서, FS/4 에서의 필터의 노치는 하향 변환된 신호의 노치에 대응한다.
도 13 에는 주기적 변조 신호 (306) 의 스펙트럼이 도시되어 있는데, 이는 RFID 칩에 대한 ASK 변조에서 가능한 신호를 나타낼 수 있다. 0 의 최소 4 시간 단위 지속기간으로 인해 하향 변환된 신호의 노치가 FS/4 에서 나타난다. 이 특정 경우의 5-탭 필터는 선호되는 선택이다.
종래 기술에서 하향 변환된 신호의 DC 에 관련하여, 이는 리더에 대한 태그의 거리가 변하고 이에 의존하여 복조의 결과를 형성하기 때문에 예를 들어 미분기에 의해 신호를 감쇠시키는 공통 범위였다. FS/2 에서의 노이즈 성분들은 이들이 한 신호 샘플과 다음 신호 샘플 사이의 원하지 않는 변동인 샘플-투-샘플 노이즈에 기여하기 때문에 일단 가장 중요하다. 로우 패스 필터링이 없다면 이 샘플-투-샘플 노이즈는 복조기의 에러율을 증가시킬 것이다.
도 14 에서, RF 입력 (400) 은 FIR 필터 배열체 (145) 의 출력 (402) 과 비교하여 시간 도메인으로 도시된다. RF 입력 (400) 의 엔벨로프의 도함수가 부호를 변경함에 따라, FIR 출력 (402) 은 양의 값에서 음의 값으로 스위칭된다. 따라서, 도 14 의 하부 다이어그램 (404) 에서, 비교기 (130) 의 출력에 제공된 복조기 프론트 엔드 출력 데이터가 시간 도메인으로 도시된다. 도시된 바와 같이, RF 입력 (400) 의 엔벨로프와 비교하여, RF 입력의 엔벨로프의 도함수가 변경될 때 복조기의 프론트 엔드 출력 데이터가 변경된다.
10: RFID 회로
12: 디지털 회로
14: 메모리
16: 기준 회로
18: 레귤레이터
20: 정류기
22: 리미터
24: 그라운드 발생기
26: 안테나
30: 트랜스폰더 프론트-엔드
100: 복조기
102: 입력
104: 데이터 출력
106: 클록 출력
110: 클록 추출기
120: 멀티-페이즈 발생기
130: 비교기
140: FIR 필터
141: FIR 필터
142: FIR 필터
143: FIR 필터
144: FIR 필터
145: FIR 필터 배열체
146: 스위칭된 커패시터 구현
147: 스위칭된 커패시터 구현
148: 스위칭된 커패시터 구현
150: 입력-페이즈 다이어그램
200: RF 입력 신호
204: 전압 파형
206: 전압 파형
206: FIR 출력
300: 하향 변환된 입력 신호 엔벨로프
302: 비교 미분기 출력
304: FIR 필터 출력
306: 주기적 신호
308: FIR 필터 출력
400: RF 입력
402: FIR 출력
404: 복조기 프론트 엔드 출력 데이터
SP0: 샘플링 포인트
SP4: 샘플링 포인트
a1, a2: 안테나 핀
aa1, aa2: 안테나 노드
A1, A2: 안테나 패드
ss: 그라운드 핀
ss': 그라운드-노드
dd: 서플라이 핀
dd': 서플라이-노드
cke: 클록 추출 핀
cke': 클록-추출-노드
ck: 클록 핀
ck': 클록 노드
ckf: 피드백된 클록 핀
ckf': 피드백된 클록-노드
fc: 주파수 제어 핀
fc': 주파수-제어-노드
ft: 송신 프리즈 핀
ft': 송신-프리즈-노드
fr: 수신 프리즈 핀
fr': 수신-프리즈-노드

Claims (14)

  1. RFID 회로용 복조기 (100) 로서,
    - 입력 (102) 및 적어도 하나의 출력 (104, 106),
    - 상기 입력 (102) 에 접속된 클록 추출기 (110),
    - 상기 적어도 하나의 출력 (104) 에 접속된 비교기 (130), 및
    - 상기 입력 (102) 및 상기 비교기 (130) 사이에 직접 접속된 유한-임펄스 응답 (finite impulse response; FIR) 필터를 포함하는, RFID 회로용 복조기 (100).
  2. 제 1 항에 있어서,
    상기 FIR 필터는 이산-시간 필터이고, 상기 FIR 필터는 상기 클록 추출기 (110) 에 커플링되는, RFID 회로용 복조기 (100).
  3. 제 1 항에 있어서,
    상기 FIR 필터는 수 n 의 지연 라인들 또는 수 n 의 탭들을 갖는 적어도 하나의 n-탭 FIR 필터 (140, 141, 142, 143, 144) 를 포함하는, RFID 회로용 복조기 (100).
  4. 제 3 항에 있어서,
    상기 적어도 하나의 n-탭 FIR 필터 (140, 141, 142, 143, 144) 는 적어도 5 개의 지연 라인들 또는 탭들을 포함하는, RFID 회로용 복조기 (100).
  5. 제 3 항에 있어서,
    탭들 또는 지연 라인들의 수 n 은 상기 입력 (102) 에 제공된 RF 입력 신호의 변조 주파수와 캐리어 주파수 간의 비율 이하인, RFID 회로용 복조기 (100).
  6. 제 3 항에 있어서,
    상기 적어도 하나의 n-탭 FIR 필터 (104, 141, 142, 143, 144) 는 5 개의 탭들을 포함하고, 각각의 탭은 i = 0, 1, 2, 3 또는 4 인 필터 계수 (ci) 를 갖고, 제 1 탭의 계수 (c0) 는 1 과 같고 최종 탭의 계수 (c4) 는 -1 과 같은, RFID 회로용 복조기 (100).
  7. 제 6 항에 있어서,
    상기 적어도 하나의 n-탭 FIR 필터 (140, 141, 142, 143, 144) 의 나머지 계수들 (c1, c2, c3) 은 0 과 같은, RFID 회로용 복조기 (100).
  8. 제 3 항에 있어서,
    상기 적어도 하나의 n-탭 FIR 필터 (140, 141, 142, 143, 144) 는 다수의 스위칭된 커패시터들 (C0, C1, C2, C3, C4) 을 포함하는, RFID 회로용 복조기 (100).
  9. 제 1 항에 있어서,
    상기 FIR 필터는 인터리브된 배열로 수 n 의 n-탭 FIR 필터들 (140, 141, 142, 143, 144) 을 포함하는, RFID 회로용 복조기 (100).
  10. 제 9 항에 있어서,
    상기 클록 추출기 (110) 에 접속되고 상기 FIR 필터에 접속된 멀티-페이즈 발생기 (120) 를 더 포함하는, RFID 회로용 복조기 (100).
  11. 제 10 항에 있어서,
    상기 멀티-페이즈 발생기 (120) 는 상기 FIR 필터의 각각의 n-탭 FIR 필터 (140, 141, 142, 143, 144) 에 개별적으로 접속되는, RFID 회로용 복조기 (100).
  12. 제 10 항에 있어서,
    상기 멀티-페이즈 발생기 (120) 는 시간 (t1) 에서 제 1 클록 신호를 상기 클록 추출기 (110) 로부터 제 1 n-탭 필터 (140) 로 제공하도록 구성되고, 상기 멀티-페이즈 발생기 (120) 는 또한, 시간 (t1) 더하기 미리 정해진 시간 지연에서 상기 제 1 클록 신호를 적어도 제 2 n-탭 필터 (141) 로 제공하도록 구성되고, 상기 시간 지연은 상기 클록 신호의 클록 주파수에 의해 결정되는, RFID 회로용 복조기 (100).
  13. RFID 회로용 트랜스폰더 프론트-엔드로서,
    - 제 1 안테나 패드 (A1) 에 접속가능한 제 1 안테나 노드 (aa1),
    - 제 2 안테나 패드 (A2) 에 접속가능한 제 2 안테나 노드 (aa2),
    - 상기 제 1 안테나 노드 (aa1) 에 그리고 상기 제 2 안테나 노드 (aa2) 에 접속된 클록 복구 회로 (200),
    - 상기 제 1 안테나 노드 (aa1) 에 그리고 상기 제 2 안테나 노드 (aa2) 에 접속된 변조기 (300), 및
    - 제 1 항에 따른 상기 복조기 (100) 로서, 상기 복조기는 상기 제 1 안테나 노드 (aa1) 에 그리고 상기 제 2 안테나 노드 (aa2) 에 접속된, 상기 복조기 (100) 를 포함하는, RFID 회로용 트랜스폰더 프론트-엔드.
  14. RFID 회로로서,
    - 디지털 회로 (12),
    - 안테나 (26), 및
    - 제 13 항에 따른 상기 트랜스폰더 프론트-엔드 (30) 로서, 상기 트랜스폰더 프론트-엔드는 상기 디지털 회로 (12) 에 그리고 상기 안테나 (26) 에 접속된, 상기 트랜스폰더 프론트-엔드 (30) 를 포함하는, RFID 회로.
KR1020190065534A 2018-06-05 2019-06-03 Rfid 회로용 복조기 KR102228361B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18175997.8A EP3579438B1 (en) 2018-06-05 2018-06-05 Demodulator for an rfid circuit
EP18175997.8 2018-06-05

Publications (2)

Publication Number Publication Date
KR20190138596A KR20190138596A (ko) 2019-12-13
KR102228361B1 true KR102228361B1 (ko) 2021-03-16

Family

ID=62620657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190065534A KR102228361B1 (ko) 2018-06-05 2019-06-03 Rfid 회로용 복조기

Country Status (4)

Country Link
US (1) US11012271B2 (ko)
EP (1) EP3579438B1 (ko)
JP (1) JP6885985B2 (ko)
KR (1) KR102228361B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661952B2 (ja) * 2008-12-02 2011-03-30 ソニー株式会社 通信装置及び通信方法、コンピューター・プログラム、並びに通信システム
JP4674647B2 (ja) * 2008-11-21 2011-04-20 ソニー株式会社 通信装置、および信号処理方法
JP4748211B2 (ja) * 2008-12-02 2011-08-17 ソニー株式会社 通信装置、並びに適応等化装置
US8768997B2 (en) * 2009-02-05 2014-07-01 Qualcomm Incorporated Passive switched-capacitor filters conforming to power constraint
JP5278197B2 (ja) * 2009-06-29 2013-09-04 ソニー株式会社 非接触通信装置および非接触通信方法
US8903313B2 (en) * 2012-09-19 2014-12-02 Qualcomm Incorporated Adaptive slicer for a discrete level amplitude modulation receiver
US9461852B2 (en) * 2014-11-20 2016-10-04 Mediatek Singapore Pte. Ltd. Signal demodulation apparatus and signal demodulation method
JP2017163525A (ja) * 2016-03-08 2017-09-14 株式会社リコー 増幅回路とアンテナモジュール及び無線通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문:HYONGMIN LEE ET AL.,

Also Published As

Publication number Publication date
US11012271B2 (en) 2021-05-18
EP3579438A1 (en) 2019-12-11
JP2019213199A (ja) 2019-12-12
EP3579438B1 (en) 2021-03-03
JP6885985B2 (ja) 2021-06-16
KR20190138596A (ko) 2019-12-13
US20190372808A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
CN103916146B (zh) 用于近场通信的接收机和方法
US9819394B2 (en) Method for controlling an antenna network quality factor of a near field communication device without changing matching network, and associated apparatus
US7405659B1 (en) RFID tag switched capacitor slicer threshold
US20070013483A1 (en) Passive dynamic antenna tuning circuit for a radio frequency identification reader
EP3685556B1 (en) Peak-adaptive sampling demodulation for radiofrequency transceivers
US20060186995A1 (en) Multi-protocol radio frequency identification reader tranceiver
US20050063488A1 (en) Inductive data and power link suitable for integration
US10374848B2 (en) Amplitude demodulators and related methods
US10740575B1 (en) Reception circuit and near field communication (NFC) card including same
EP2753038B1 (en) Receiver Filter for DC-Wander Removal for Contactless SmartCard
US9866332B2 (en) Receiver for human body communication and method for removing noise thereof
KR102228361B1 (ko) Rfid 회로용 복조기
EP2156368B1 (en) Rfid device, rfid system and signal distortion pre-compensation process in rfid systems
EP3512107B1 (en) Active load modulation transceiver
US9014625B2 (en) Method and apparatus for generating dedicated data channels in inductive coupled RFID systems using band-pass modulation
JP2011103610A (ja) 受信方法及び受信装置、非接触ｉｃカード、並びにリーダーライター
US9311812B2 (en) Transmitter and transceiver having the same in an RFID system
Berg et al. ISO/IEC 14443 VHBR: influence of the proximity antennas on the PCD-to-PICC data link performance
CN107665323B (zh) 负载调制检测组件
EP2897297A1 (en) RF module and wireless communication device
EP2279484A1 (en) Rfid transponder
CN104125592A (zh) 控制近距离通信装置的天线网络质量因子的方法以及设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant