KR102227730B1

KR102227730B1 - 일반 패킷 라디오 서비스 시스템용 저 복잡도 시퀀스 추정기

Info

Publication number: KR102227730B1
Application number: KR1020170030327A
Authority: KR
Inventors: 송기봉; 찰스 판다나
Original assignee: 삼성전자주식회사
Priority date: 2016-10-25
Filing date: 2017-03-10
Publication date: 2021-03-16
Also published as: US20180115440A1; CN107979389A; DE102017112921A1; KR20180045772A; US10050813B2; CN107979389B

Abstract

방법 및 장치가 제공된다. 방법은 사용자 기기(user equipment, UE)로, 위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고; 상기 PSK 변조된 신호를 역회전(derotate)하고; 짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT에 기반한 최대 우도 시퀀스 추정(maximum likelihood sequence estimator, MLSE)을 이용하여 상기 PSK 변조된 신호를 등화(equalize)하는 것을 포함한다.

Description

일반 패킷 라디오 서비스 시스템용 저 복잡도 시퀀스 추정기{LOW COMPLEXITY SEQUENCE ESTIMATOR FOR GENERAL PACKET RADIO SERVICE (GPRS) SYSTEM}

본 발명은 일반적으로 방법 및 장치, 구체적으로 일반 패킷 라디오 서비스(general packet radio service, GPRS) 시스템 및 글로벌 이동 통신 시스템(Global System for Mobile Communication, GSM) 에볼루션용 향상된 데이터 레이트(enhanced data rates for GSM evolution, EDGE) 시스템용 저 복잡도 시퀀스 추정기(low complexity sequence estimator)를 위한 방법 및 장치에 관한 것이다.

일반 패킷 라디오 서비스(GPRS) 시스템에서, 시스템 용량(system capacity)은 주파수 재사용으로 인한 공동 채널 간섭(co-channel interference, CCI)에 의해 제한된다. 2세대(2G) 통신 시스템의 대다수의 사용자들은 음성 서비스를 사용하기 때문에, 패킷 데이터 서비스를 이용하는 사용자들은 가우스 최소 시프트 키 변조 간섭(Gaussian minimum shift keying (GMSK) interference)에 의해 종종 제한되었다.

전자 디바이스를 사용하는 사용자들은, 전자 디바이스에 의해 사용되는 통신 네트워크, 서비스 및 어플리케이션에서 증가하는 기능 및 성능을 필요로 한다. GPRS 및 EDGE와 같은 2.5세대(2.5G) 및 2G 네트워크는, 전자 디바이스의 다수의 사용자들에게 적당한 대역폭과 높은 네트워크 서비스 커버리지(coverage)를 제공한다. GPRS 네트워크에서, 시스템 용량은 주파수 재사용으로 인한 CCI에 의해 제한된다. 스펙트럼 효율(spectral efficiency)을 추가로 높이기 위해, 8 위상 시프트 키(8 phase shift keying, 8 PSK) 변조와 같은 고차 변조(high-order modulation)가 2G 및 2.5G 시스템에 채용되었고, 각각의 위상 시프트마다 3 비트가 전송되었다. 고차 변조의 도입으로, 최대 우도 시퀀스 추정(maximum likelihood sequence estimation, MLSE)을 사용하는 수신기의 복잡도가 증가하였다. 8 PSK 변조 시스템용 MLSE 기반 수신기의 복잡도를 낮추는 방법 및 장치는, 전자 디바이스의 네트워크 성능을 증가시키면서도 전자 디바이스의 전력 소모 및 비용을 저감시킬 수 있다.

본 발명이 해결하고자 하는 기술적 과제는, 단일 안테나 간섭 제거(single antenna interference cancellation, SAIC)를 구비한 종래의 8 PSK 변조 MLSE 수신기에 대한 위상 회전 변형(phase rotated modification)을 제공하기 위한 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 감소된 분기 시퀀스 추정(reduced branch sequence estimation, RBSE) 및 감소된 상태 시퀀스 추정(reduced state sequence estimation, RSSE)과 같은 MLSE 수신기의 복잡도를 낮추기 위한 방법을 제공하기 위한 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 방법은, 사용자 기기(user equipment, UE)로, 위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고; 상기 PSK 변조된 신호를 역회전(derotate)하고; 짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT에 기반한 최대 우도 시퀀스 추정(maximum likelihood sequence estimator, MLSE)을 이용하여 상기 PSK 변조된 신호를 등화(equalize)하는 것을 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 장치는, 프로세서; 및 위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고, 상기 PSK 변조된 신호를 역회전(derotate)하고, 최대 우도 시퀀스 추정(maximum likelihood sequence estimator, MLSE) 등화기(equalizer)에 상기 PSK 변조된 신호를 입력하는 수신기를 포함하되, 상기 MLSE 등화기는, 짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT를 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 프로세서의 제조 방법은, 하나 이상의 다른 프로세서를 포함하는 패키지 또는 웨이퍼의 일부분으로서 상기 프로세서를 형성하는 것을 포함하되, 상기 프로세서는, 위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고, 상기 PSK 변조된 신호를 역회전(derotate)하고, 최대 우도 시퀀스 추정(maximum likelihood sequence estimator, MLSE) 등화기(equalizer)에 상기 PSK 변조된 신호를 입력하고, 상기 MLSE 등화기는, 짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT를 포함한다.

상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 집적 회로의 형성 방법은, 상기 집적 회로의 일 레이어에 대한 피처(feature)들의 세트(set)에 대한 마스크 레이아웃을 생성하는 것을 포함하되, 상기 마스크 레이아웃은 프로세서를 포함하는 하나 이상의 회로 피처에 대한 스탠다드 셀 라이브러리 매크로(standard cell library macro)를 포함하고, 상기 프로세서는, 위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고, 상기 PSK 변조된 신호를 역회전(derotate)하고, 최대 우도 시퀀스 추정(maximum likelihood sequence estimator, MLSE) 등화기(equalizer)에 상기 PSK 변조된 신호를 입력하고, 상기 MLSE 등화기는, 짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT를 포함한다.

본 개시의 임의의 실시예의 상기 및 다른 양상들, 특징들 및 장점들은 첨부된 도면들과 관련하여 취해진 다음의 상세한 설명으로부터보다 명확해질 것이다:
도 1은 본 발명의 일 실시예에 따른 통신 네트워크에서의 전자 디바이스를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른, SAIC 프로세싱을 구비한 8 PSK 변조를 위한 MLSE를 구현한 무선 수신기를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른, 소프트 출력 MLSE 등화기(soft output MLSE equalizer)를 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른, 8 PSK 소프트 출력 MLSE 등화기를 설명하기 위한 상세 블록도이다.
도 5는 본 발명의 일 실시예에 따른, 채널 길이

인 8 PSK 변조를 구비한 신호의 RBSE를 설명하기 위한 트렐리스(trellis)를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른, 8 PSK 신호의 심볼 파티션(symbol partition)을 설명하기 위한 트렐리스를 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른, 채널 길이

인 8 PSK용 RSSE를 이용하는 변형된 트렐리스를 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른, MLSE 등화기에서 RBSE 또는 RSSE에 기반한 소프트 심볼(soft symbol)을 결정하는 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 일 실시예에 따른, MLSE 등화기에서 RBSE 또는 RSSE에 기반한 소프트 심볼을 결정하는 프로세서를 테스트하는 방법을 설명하기 위한 흐름도이다.
도 10은 본 발명의 일 실시예에 따른, MLSE 등화기에서 RBSE 또는 RSSE에 기반한 소프트 심볼을 결정하는 프로세서를 제조하는 방법을 설명하기 위한 흐름도이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 동일한 도면 부호가 상이한 도면에 도시되어 있다 하더라도, 동일한 요소는 동일한 도면 부호로 표시된다는 점에 유의해야 한다. 이하의 설명에서, 상세한 구성 및 구성 요소와 같은 특정 세부 사항은 본 발명의 실시예의 전반적인 이해를 돕기 위해 제공된다. 따라서, 본 명세서에 기재된 실시예의 다양한 변경 및 수정이 본 개시의 범위 및 사상을 벗어나지 않고 이루어질 수 있다는 것은 해당 기술 분야의 통상의 기술자에게 명백할 것이다. 또한, 공지된 기능 및 구성에 대한 설명은 명료성 및 간결성을 위해 생략되었다. 이하에서 설명되는 용어는 본 발명의 기능을 고려하여 정의된 용어로서, 사용자, 사용자의 의도 또는 관습에 따라 달라질 수있다. 그러므로 용어의 정의는 본 명세서 전반에 걸친 내용을 기반으로 결정되어야한다.

본 개시는, 첨부된 도면을 참조하여 이하에서 상세하게 설명되는 실시예들 중에서 다양한 변형례 및 다양한 실시예를 가질 수 있다. 그러나, 본 발명은 실시예에 한정되지 않으며, 본 발명의 사상 및 범위 내에서 모든 수정, 균등물 및 변형을 포함하는 것으로 이해되어야한다.

제1, 제2 등과 같은 서수를 포함하는 용어가 다양한 요소를 설명하기 위해 사용될 수 있지만, 구조적 요소는 용어에 의해 제한되지 않는다. 이 용어는 한 요소를 다른 요소와 구별하기 위해서만 사용된다. 예를 들어, 본 개시의 범위를 벗어나지 않으면서, 제 1 구조 요소는 제 2 구조 요소로 지칭될 수 있다. 이와 유사하게, 제2 구조 요소는 제1 구조 요소로 지칭될 수도 있다. 본 명세서에에 사용된 바와 같이, "및/또는"이라는 용어는 하나 이상의 관련 아이템의 임의의 조합 및 모든 조합을 포함한다.

본 명세서에서 사용 된 용어는 본 개시의 다양한 실시예를 설명하기 위해 사용되었지만, 본 개시를 제한하고자 하는 것은 아니다. 단수 형태는 문맥에 달리 명시되지 않는 한 복수 형태를 포함한다. 본 개시에서, 용어 "포함하는(include)"또는 "가지는(have)"은 특징, 숫자, 단계, 동작, 구조적 요소, 부품 또는 이들의 조합의 존재를 나타내며, 하나 이상의 특징, 숫자, 단계, 동작, 구조적 요소, 부품 또는 이들의 조합의 추가적인 존재 또는 확률을 배제하지 않는다는 것을 이해해야한다.

다르게 정의되지 않는 한, 본 명세서에서 사용되는 모든 용어는 본 개시가 속하는 기술 분야의 통상의 기술자에 의해 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의된 것과 같은 용어는 관련 분야의 문맥 상의 의미와 동일한 의미를 갖는 것으로 해석되어야 하며, 본 개시에서 명확하게 정의되지 않는 한 이상적이거나 과도하게 공식적인 의미를 갖는 것으로 해석되어서는 안된다.

도 1은 본 발명의 일 실시예에 따른 통신 네트워크에서의 전자 디바이스를 설명하기 위한 블록도이다.

도 1을 참조하면, 전자 디바이스(100)는 통신 블록(110), 프로세서(120), 메모리(130), 디스플레이(150), 입력/출력 블록(160), 오디오 블록(170) 및 GPRS/EDGE 송수신기(180)를 포함하나, 본 발명의 범위가 이에 제한되는 것은 아니다. GPRS/EDGE 송수신기(180)는 셀룰러 기지국에 포함될 수 있고, 무선 송신기 및 수신기를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.

전자 디바이스(100)는 전자 디바이스(100)를 다른 전자 디바이스 또는 음성 및 데이터 통신용 네트워크에 연결하기 위한 통신 블록(110)을 포함한다. 통신 블록(110)은 GPRS, EDGE, 셀룰러(cellular), 광역(wide area), 지역(local area), 개인 영역(personal area), 근거리(near field), D2D(device to device), M2M(machine to machine), 위성(satelite), eMBB(enhanced mobile broad band), mMTC(massive machine type communication), URLLC(ultra-reliable low latency communication), NB-IoT(narrowband Internet of things) 및 단거리 통신(short range communication)을 제공한다. 통신 블록(110), 또는 송수신기(113)를 포함하는 그 일부분의 기능들은, 칩셋으로 구현될 수 있다. 특히, 셀룰러 통신 블록(112)은, 2G(second generation), GPRS, EDGE, D2D, M2M, LTE(long term evolution), 5G(fifth generation), LTE-A(long term evolution advanced), CDMA(code division multiple access), WCDMA(wideband code division multiple access), UMTS(universal mobile telecommunications system), WiBro(wireless broadband) 및 GSM(global system for mobile communication)과 같은 기술을 이용하여, 지상 송수신 기지국(terrestrial base transceiver stations)을 통한, 또는 직접적으로 다른 전자 디바이스에 대한 광역 네트워크를 제공한다. 셀룰러 통신 블록(112)은 칩셋 및 송수신기(113)을 포함하나, 본 발명의 범위가 이에 제한되는 것은 아니다. 송수신기(113)는 송신기 및 수신기를 포함하나, 본 발명의 범위가 이에 제한되는 것은 아니다. WiFi(wireless fidelity) 통신 블록(114)은 IEEE 802.11과 같은 기술을 이용하여 네트워크 액세스 포인트를 통한 지역 네트워크(local area network)를 제공한다. 블루투스(Bluetooth) 통신 블록(116)은 IEEE 802.15와 같은 기술을 이용하여 개인 영역 직접 및 네트워킹된 통신을 제공한다. NFC(near field communications) 블록(118)은 ISO/IEC 14443과 같은 표준을 이용하여 포인트 투 포인트(point to point) 단거리 통신을 제공한다. 통신 블록(110)은 또한 GNSS 수신기(119)를 포함한다. GNSS 수신기(119)는 위성 송신기로부터의 신호를 수신하는 기능을 지원할 수 있다.

전자 디바이스(100)는 배터리를 포함하는 전원으로부터 기능 블록들을 동작시키기 위한 전기 전력을 수신할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. GPRS/EDGE 송수신기(180)는 (셀룰러 기지국과 같은) 지상 BTS(base transceiver station)의 일부일 수 있고, 3GPP(third generation partnership project) 표준을 따르는 라디오 주파수 송신기 및 수신기를 포함할 수 있다. GPRS/EDGE 송수신기(180)는 모바일 사용자 기기(user equipment, UE)의 사용자들에게 데이터 및 음성 통신 서비스를 제공할 수 있다. 본 명세서에서, 용어 "UE"는 용어 "전자 디바이스"와 상호 교환적으로 사용될 수 있다.

프로세서(120)는 전자 디바이스(100)의 사용자에게 필요한 기능들을 처리하는 어플리케이션 레이어를 제공한다. 프로세서(120)는 또한 전자 디바이스(100)의 다양한 블록들에 대해 명령을 제공하고 그 기능들을 제어한다. 프로세서(120)는, 기능 블록들 사이의 통신 제어를 포함하는 송수신기(113)에게 필요한 자원의 조정을 제공할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 프로세서(120)는 또한 셀룰러 통신 블록(112)과 연관된, 펌웨어(firmware), 데이터베이스(database), 룩업 테이블(lookup table), 교정(calibration) 방법 프로그램 및 라이브러리를 갱신할 수 있다. 셀룰러 통신 블록(112)은 또한 셀룰러 통신 블록(112) 및 셀룰러 통신용 MLSE 수신기와 같은 다른 기능 블록들이 컴퓨팅 자원을 전용하도록 하는 로컬 프로세서 또는 칩셋을 포함할 수 있다.

메모리(130)는 디바이스 제어 프로그램 코드용 스토리지, 사용자 데이터 스토리지, 어플리케이션 코드 및 데이터 스토리지를 제공한다. 메모리(130)는 셀룰러 통신 블록(112)에 필요한 펌웨어, 라이브러리, 데이터베이스, 룩업 테이블, 알고리즘, 방법, MLSE 파라미터 및 교정 데이터용 데이터 스토리지를 제공한다. 셀룰러 통신 블록(112)에 필요한 프로그램 코드 및 데이터베이스는, 디바이스의 부팅 시 메모리(130)로부터 셀룰러 통신 블록(112) 내의 로컬 스토리지에 로딩될 수 있다. 셀룰러 통신 블록(112)은 또한, 프로그램 코드, 라이브러리, 데이터베이스, 교정 데이터 및 룩업 테이블 데이터를 저장하기 위한 로컬의 휘발성 및 비휘발성 메모리를 구비할 수 있다.

디스플레이(150)는 터치 패널일 수 있고, LCD(liquid crystal display), OLED(organic light emitting diode) 디스플레이, AMOLED(active matrix OLED) 디스플레이 등으로 구현될 수 있다. 입력/출력 블록(160)은 전자 디바이스(100)의 사용자에 대한 인터페이스를 제어한다. 오디오 블록(170)은 전자 디바이스(100)에 대해 오디오 입출력을 제공한다.

GPRS/EDGE 송수신기(180)는 무선 신호를 수신하거나, 송신하거나, 릴레이(relay)하기 위해 사용되는 기지국에 포함될 수 있다. GPRS/EDGE 송수신기(180)는 데이터 통신 신호를 전자 디바이스(100)에 전송하고, 전자 디바이스(100)로부터 수신하고, 릴레이함으로써 전자 디바이스(100)와의 통신을 용이하게 할 수 있다. 전자 디바이스(100)는 GPRS/EDGE 송수신기(180)를 통해 네트워크에 연결될 수 있다. 예를 들어, GPRS/EDGE 송수신기(180)는, 스마트 폰과 같은 전자 디바이스(100)에 신호를 송신하거나, 스마트 폰과 같은 전자 디바이스(100)로부터 신호를 수신하기 위해 사용되는 셀 타워(cell tower), 무선 라우터(wireless router), 안테나, 다중 안테나 또는 그 조합일 수 있다. GPRS/EDGE 송수신기(180)는, 사용자 기기(UE), 서버 또는 그 조합과 같은 다른 전자 디바이스(100)와의 통신을 가능하게 하기 위해 네트워크를 통해 무선 신호를 릴레이할 수 있다. GPRS/EDGE 송수신기(180)는 음성 또는 데이터와 같은 통신 신호를 송신하기 위해 사용될 수 있다.

본 발명의 일 실시예에 따르면, SAIC 프로세싱을 구비한 8 PSK 변조 수신기에 대한 위상 회전 MLSE 변형(phase-rotated MLSE modification)을 위한 방법 및 장치가 제공될 수 있다. 특히, 방법 및 장치는 소프트 출력 메트릭(soft output metric)/소프트 결정(soft decision) 및 LLR(log-likelihood ratio) 포화 프로세스를 구비한 감소된 분기, 감소된 상태 MLSE를 이용하여 위상 회전된 MLSE의 저 복잡도 구현을 제공한다.

도 2는 본 발명의 일 실시예에 따른, SAIC 프로세싱을 구비한 8 PSK 변조를 위한 MLSE를 구현한 무선 수신기를 설명하기 위한 블록도이다.

본 발명의 일 실시예에 따르면, 본 시스템 및 방법은 도 2에 도시된 것과 같은 SAIC 프로세싱을 구비한 8 PSK 변조를 위한 MLSE를 제공한다. 도 2를 참조하면, 프론트 엔드 수신기 모듈(front end receiver module)(200)은 들어오는 RF 신호에 대한 협 통과 대역 필터(narrow pass band filter)를 제공하는 SAW(surface acoustic wave) 필터, 신호 잡음 비를 현저하게 열화시키지 않으면서 들어오는 저전력 RF 신호를 증폭하기 위한 LNA(low noise amplifier), 듀플렉서(duplexer), 스위치 및 임피던스 정합 요소(impedance matching component)를 포함할 수 있다. GMSK(Gaussian minimum shift keying) 역회전(derotation) 모듈(202)은 프론트 엔드 수신기 모듈(200)로부터 들어오는 GMSK 신호에 대해 동작하여, GMSK 신호에서 심볼 별 π/2만큼의 역회전을 수행한다. MIC BRC 모듈(204)은 MIC(mono interference cancellation) 및 BRC(branch combining)를 제공한다. 8 PSK 소프트 출력 MLSE 등화기 모듈(206)은, 소프트 출력 메트릭/소프트 결정과 감소된 분기 또는 감소된 상태 MLSE 및 LLR 포화 프로세싱을 이용하여 위상 회전된 MLSE 등화기의 저 복잡도 구현을 제공한다. 버스트 컴바이너/디인터리버(burst combiner/deinterleaver) 모듈(208)은 8 PSK 소프트 출력 MLSE 등화기 모듈(206)로부터 수신된 소프트 비트를 결합하고, 결합된 소프트 비트를 디인터리빙한다. 비터비(Viterbi) 디코딩 및 CRC 모듈(210)은 비터비 알고리즘을 이용하여 버스트 컴바이너/디인터리버 모듈(208)로부터 수신된 비트를 디코딩하고, CRC(cyclic redundancy check)는 디코딩된 비트에 대해 순환 코드(cyclic code)를 계산함으로써 오류를 검사하고, 그 결과인 검사 값을 송신된 검사 값과 비교하여 데이터 전송에서의 오류를 검출한다.

채널 길이 L + 1의, GMSK 간섭이 있는 8 PSK 변조 신호의 신호 모델은 다음과 같은 식 (1)에 의해 표현될 수 있다.

식 (1)

여기서

는

의 위상 회전을 갖는 8 PSK 변조 신호이고,

는

의 위상 회전을 갖는 GMSK 변조 신호이고,

은 8 PSK 변조 신호에 의해 경험되는 채널이고,

은 GMSK 간섭 신호(interferer signal)에 의해 경험되는 채널이고,

는 AWGN(additive white Gaussian noise)이다.

의 위상 역회전을 갖는 SAIC를 수행하는 수신기의 GMSK 간섭이 있는 8 PSK 변조 신호의 신호 모델은 다음과 같은 식 (2)에 의해 표현될 수 있다.

식 (2)

여기서 |

, |

이고,

는

의 위상 회전을 갖는 GMSK 변조 신호이고,

이다.

대수 조작(algebraic manipulation)에 기초하여, 식 (2)는 동 위상(in-phase) 및 직각 위상(quadrature) 신호(I 및 Q 신호)로 재작성되어 다음과 같은 식 (3)에 의해 표현될 수 있다.

식 (3)

여기서

이다.

상기 식 (3)과 유사한 식이 SAIC 프로세싱으로 얻어질 수 있고, 다음과 같은 식 (4)에 의해 표현될 수 있다.

식 (4)

MLSE 방법을 이용한 등화 방법은, GPRS/EDGE 송수신기(180)에 의해 송신되었을 가능성이 가장 큰 심볼의 시퀀스를 결정한다. 시퀀스 추정 작업은 아래의 식 (5)에 정의된 함수 또는 아래의 식 (5)에 정의된 함수의 MLSE 추정을 최소화하는 시퀀스를 찾는 것이다.

식 (5)

여기서

이다.

식 (5)는

및

로 확장함으로써 재작성될 수 있고, 여기서 B는 가상 ISI 채널의 개수이고, b는 가상 채널 인덱스(b=1,...,B)이고, 다음과 같은 식 (6)에 의해 표현될 수 있다.

식 (6)

상기 식 (6)은

로 인해 시변 트렐리스 상태(time varying trellis state)를 요구한다. MLSE 구현에서, 채널 추정이 먼저 수행된다. 채널 추정의 수행 후, 추정된 채널은 전 버스트에 대해 고정된 것으로 가정되고, 비터비 알고리즘은 다음을 최소화하는 시퀀스

를 찾는다.

여기서

은 수신된 신호이고,

은 추정된 채널이고,

는 송신된 시퀀스이다. 식 (6)은 다음과 동일하다.

여기서

이고,

는 채널 추정으로부터 얻어지고 전 버스트 동안 고정된 것으로 가정된다. 송신된 신호에 대한

의 영향은 시변 트렐리스 상태를 해결하는 것과 동일한데,

는 트렐리스의 상태를 나타내고

에 따라 시변하기 때문이다.

도 3은 본 발명의 일 실시예에 따른, 소프트 출력 MLSE 등화기(soft output MLSE equalizer)를 설명하기 위한 블록도이다.

도 3을 참조하면, 입력 Yb(t)(302)은, MIC 및 BRC를 수행할 때 생성된 수신 신호의 분기이다. SAIC 프로세싱에서, 병렬 또는 독립 채널의 B 분기는 수신된 신호를 백색화(whitening)함에 의해 형성된다. 분기의 개수는 수신기의 성능과 연산 복잡도 사이의 트레이드 오프(trade off)가 되는 설계 파라미터이다. 본 발명의 일 실시예에서, MIC-BRC가 수행되었고

(302)가 MIC-BRC 프로세싱으로부터 연산되었음이 가정되고, 입력 t(304)는 8 PSK 소프트 출력 MLSE 등화기(300)에 타이밍 제어 신호를 제공하고, 입력

(306)은 MIC-BRC 프로세싱으로부터 획득된다. 출력 a(t)(308)는 가장 높은 확률의 심볼을 나타내는 8 PSK 컨스텔레이션(8 PSK constellation)을 제공하고, 출력 L(a(t))(310)는 a(t)(308)의 검출된 비트의 신뢰성을 측정한다. L(a(t))(310)의 진폭이 클 수록 a(t)(308)의 결정은 더욱 신뢰성이 있다. 0에 가까운 L(a(t))(310)는 a(t)(308)의 결정의 낮은 신뢰성을 나타낸다.

도 4는 본 발명의 일 실시예에 따른, 8 PSK 소프트 출력 MLSE 등화기를 설명하기 위한 상세 블록도이다.

본 발명의 일 실시예에 따르면, 본 시스템은 SAIC 프로세싱을 구비한 8 PSK 변조를 위한 변형된 MLSE 구현에 기반한 룩업 테이블(LUT)을 제공한다. 도 4를 참조하면, 입력 t(304)는 짝(even) MTG(main tap gain) LUT(402) 값들, 짝 ISI(intersymbol interference) LUT(404) 값들, 홀(odd) MTG LUT(406) 값들 및 홀 ISI LUT(408) 값들 사이에서 선택하기 위한 제어 신호이다. 제어 신호 t(304)는 또한 상태 연산 모듈(400)에서 연산된 것과 같은 상태의 올바른 인덱스를 결정하고, 소프트 비터비 알고리즘(Viterbi algorithm, VA) 모듈(414)에 타이밍 신호를 제공한다. 상태 연산 모듈(400)은

의 배수에 의해 입력 상태를 역회전함으로써 시변 상태를 연산한다.

배수 역회전은 시간에 의존적이다. 소프트 VA 모듈(414)는 소프트 비터비 알고리즘을 실행한다. 비터비 알고리즘은 심볼의 시퀀스를 결과하는 가장 가능성 높은 심볼의 시퀀스(비터비 경로)를 찾는다.

이고

는

형태의 컨스텔레이션이기 때문에, 실제적인 시변 복소 곱셈(time-varying complex multiplication)은 수행될 필요가 없다. 그 이유는 상태 연산 모듈(400)이 이에 따라 올바른 역회전을 연산할 것이기 때문이다. 본 시스템은 2 세트의 LUT를 생성할 수 있다. 제1 세트는 짝수 시간 샘플 프로세싱에 대응하고, 제2 세트는 홀수 시간 샘플 프로세싱에 대응한다. 짝수 MTG LUT(402)는 짝수 시간 샘플에 대한 MTG 멀티플렉서(MUX)(410)에 제공된 이득을 결정하고, 홀수 MTG LUT(406)는 홀수 시간 샘플에 대한 MTG 멀티플렉서(MUX)(410)에 제공된 이득을 결정한다. 짝수 ISI LUT(404)는 짝수 시간 샘플에 대한 ISI MUX(412)에 제공된 저장된 값을 결정하고, 홀수 ISI LUT(408)는 홀수 시간 샘플에 대한 ISI MUX(412)에 제공된 저장된 값을 결정한다. 짝수 시간 샘플에 대한 MTG 값은 아래의 식 (7)에 의해 표현될 수 있고, 홀수 시간 샘플에 대한 MTG 값은 아래의 식 (8)에 의해 표현될 수 있다. 짝수 시간 샘플에 대한 ISI 값은 아래의 식 (9)에 의해 표현될 수 있고, 홀수 시간 샘플에 대한 ISI 값은 아래의 식 (10)에 의해 표현될 수 있다.

식 (7)

식 (8)

식 (9)

식 (10)

홀수 테이블은 짝수 테이블과 비교하여

만큼 역회전되어 있다.

ISI는 또한,

가 다른 8 PSK 심볼이라는 점을 고려하여 아래의 식 (11)에 의해 표현될 수 있다.

식 (11)

여기서

이다.

에 대해 형성한 상태의 튜플(tuple)의 짝수/홀수 시간 샘플 프로세싱에 대한, 동일한 경로 메트릭(path metric, PM) 갱신의 예는 다음과 같은 식 (12)로 표현될 수 있다.

식 (12)

여기서

이다.

상태의 튜플은 일련의 상태의 연결(concatenation)이다. 예를 들어,

에 대한 현재 상태 및 이전 상태의 튜플은

로서 표현될 수 있다. 이와 유사하게,

에 대해, 상태의 튜플은

로서 표현될 수 있다. 튜플 표현은 또한 식 (13)에서와 같은 선형 인덱스에 의해 표현될 수도 있다.

이와 유하사게, 선형 인덱스의 짝수/홀수 시간 샘플 프로세싱에 대한 PM 갱신은 다음과 같은 식 (13)에 의해 표현될 수 있다.

식 (13)

및

의 관계는 다음과 같은 식 (14) 및 식 (15)에 의해 표현될 수 있다.

식 (14)

식 (15)

홀수 및 짝수 시간 샘플 프로세싱을 이용함으로써, 본 시스템은, 상기 식 (14) 및 식 (15)에 나타난 것과 같이 단지 MTG/ISI LUT의 인덱스들을 올바르게 매핑하는 것만을 필요로 하고, 각각의 인스턴스에 대해 LUT의 위상 회전된 버전을 재 연산할 필요가 없다. LUT는 단지, 채널 추정이 수행되고 채널 상태 정보가 갱신될 때마다 신규 값으로 갱신되는 것만이 필요할 뿐이다.

본 발명의 일 실시예에 따르면, 본 시스템은 소프트 VA 모듈(414)에서의 분기 메트릭 연산의 횟수를 감소시켜, 각 상태에 진행하는 8 개의 분기 중 2 개를 동적으로 선택함으로써 ACS(add-compare-select) 동작을 감소시키기 위한 RBSE를 제공한다.

도 5는 본 발명의 일 실시예에 따른, 채널 길이

인 8 PSK 변조를 구비한 신호의 RBSE를 설명하기 위한 트렐리스(trellis)를 나타낸 도면이다.

도 5를 참조하면, 본 시스템은, 트렐리스 도면(500)에 도시된 바와 같이 8 개의 분기 중 2 개를 동적으로 선택한다. 2 개의 분기만이 이전 상태에서 다음 상태로 진행할 수 있다. 각 다음 상태로 진행하는 분기는 다음과 같이 결정될 수 있다.

제1 단계: (이전 상태로부터 선택된) 평가될 2 개의 후보 상태를 선택한다. 먼저, 후보는

와 같이 선택될 수 있고, 다음 반복에 대해 후보의 선택은 아래의 식 (19)를 따른다.

제2 단계: 각 상태에 대해, 본 시스템은 2 개의 후보 상태에 기초하여 2 개의 분기 메트릭을 결정한다.

제3 단계: 본 발명의 일 실시예에 따라 LUT의 감소된 복잡도 구현(상태의 튜플 표현)은 다음과 같은 식 (17)에 의해 표현될 수 있다.

식 (17)

제4 단계: 현재 경로 메트릭 PM((0,0)),...,PM((7,7))으로부터, 본 시스템은 다음과 같은 식 (18)에 기초하여 평가될 각 상태로부터 후속의 2 개의 후보 상태를 선택한다.

식 (18)

제5 단계: 상기 식 (18)의 평가에 기초하여, 본 시스템은 (8의 카디널리티(cardinality)를 갖는) 고정된

에 대해 2 개의 후보를 결정한다. 상기 2 개의 후보의 세트(총 16개의 후보)는 다음과 같은 식 (19)에 기초하여 모든 상태에 복제된다.

식 (19)

제6 단계: 본 시스템은

로 증가시키고, t가 증가함에 따라,

는

가 된다. 더 이상 처리할 비트가 없을 때까지 제2 단계 내지 제6 단계를 반복한다.

소프트 VA 모듈(414)은, 결정의 신뢰성을 나타내는 소프트 출력을 생성하는 입력 심볼의 이전의 확률을 고려한다. 소프트 결정은 심볼에 대응하는 각각의 비트의 RBSE에서 이루어지고, 다음과 같은 식 (20)에 기초하여 연산된다.

식 (20)

RBSE에서, 결정 지연(decision delay)은

이 되도록 선택된다. 또한, RBSE는 소프트 결정의 평균 절대 값 T에 기초하여 LLR 포화를 수행하고, 이것은 다음과 같은 식 (21)에 의해 구현된 것과 같이 전반적인 성능을 향상시킨다.

식 (21)

소프트 결정의 평균 절대 값은 다음과 같은 식 (22)에 기초하여 연산된다.

식 (22)

본 발명의 일 실시예에 따르면, 본 시스템은 자연스러우면서도 낮은 복잡도의 LUT 구현을 구비한 RSSE를 제공한다. 심볼의 파티셔닝은 Ungerboeck의 세트 파티션 방법에 기반하며, 이것은 TCM(trellis coded modulation)에 사용된다. 파티션

에서, 본 시스템은 현재 심볼과 이전 심볼을

및

파티션으로 각각 파티셔닝한다. 다시 말해서,

는 (원래의 8 PSK 신호와 동일한) 8 개의 세트로 파티셔닝되고,

는 2 개의 세트, 즉,

로 파티셔닝된다.

도 6은 본 발명의 일 실시예에 따른, 8 PSK 신호의 심볼 파티션(symbol partition)을 설명하기 위한 트렐리스를 나타낸 도면이다.

도 6을 참조하면, 트렐리스 도면은 8 PSK 신호의 8 개의 심볼이 분리된 코셋(disjoint coset)으로 파티셔닝되어, 트렐리스의 각각의 레벨에서 가장 짧은 유클리드 거리가 증가하는 것을 나타낸다. 제1 미파티션 세트를 포함하는 4 개의 파티션되 레벨이 존재한다. 8 개의 포인트가 존재하는 제1 레벨(600)에서, 유클리드 거리는 다음과 같은 식 (23)에 의해 표현될 수 있다.

d ₀ =

식 (23)

제1 레벨(600)로부터 아래에 있는 다음 레벨에서, 제2 레벨(602)은 각각의 2 개의 코셋에서 4 개의 포인트를 갖고, 포인트들 사이의 유클리드 거리는 증가하고, 다음과 같은 식 (24)에 의해 표현될 수 있다.

d ₁ =

식 (24)

제2 레벨(602)로부터 아래에 있는 다음 레벨이서, 마지막 레벨(604)는 각각의 4 개의 코셋에서 2 개의 포인트를 갖고, 포인트들 사이의 유클리드 거리는 증가하고, 다음과 같은 식 (25)에 의해 표현될 수 있다.

d ₂ =

식 (25)

심볼의 파티셔닝으로 인해, 더 이상 완전 트렐리스는 존재하지 않는다. 본 발명의 일 실시예에 따르면, 변형된 트렐리스(서브 트렐리스)가 도 7에 도시되어 있고, 여기서 파티션은 P=[8,2]이고 다중 경로 채널 길이는 Q_d=2이다.

도 7은 본 발명의 일 실시예에 따른, 채널 길이

인 8 PSK용 RSSE를 이용하는 변형된 트렐리스를 나타낸 도면이다.

도 7을 참조하면, 변형된 트렐리스 도면(700)은 분기 메트릭(branch metric, BM)을 나타내며, 이것은 트렐리스의 각각의 아크(arc)에 대해 정의되고 상태의 튜플 형태을 이용하여 파티션

에 대해 변형된, 전송된 심볼과 수신된 심볼 사이의 유클리드 거리의 측정에 해당하며, 다음과 같은 식 (26)에 의해 표현될 수 있다.

식 (26)

여기서

이고,

이다.

이와 유사하게, 상기 식 (26)은 감소된 복잡도의 LUT로 구현될 수 있고, 다음과 같은 식 (27)에 의해 표현될 수 있다.

식 (27)

소프트 VA 모듈(414)의 소프트 출력 결과는 다음과 같은 식 (28)을 이용하여 연산될 수 있다.

식 (28)

여기서 다음 표기가 단순화된다:

STM(state transition metric) 및 BM(branch metric)으로 호칭되는 중간 변수들이 정의된다. 각 순방향 재귀에서, STM 및 BM은 갱신된다.

및

인 경우는 시간 인스턴스 t,

및

에서의 심볼에 대응된다.

이 항상 선택되는 경우, AS

를 결정함에 있어 불명확함이 없다. 여러 파티션을 구비한 RSSE에서, 본 시스템은

을 사용한다. 또한, 소프트 결정 T의 평균 절대 값에 기초한 LLR 포화는 또한 다음과 같은 식 (29)에 따라 수행될 수 있다.

식 (29)

소프트 결정의 평균 절대 값은 다음과 같은 식 (30)에 따라 연산될 수 있다.

식 (30)

도 8은 본 발명의 일 실시예에 따른, MLSE 등화기에서 RBSE 또는 RSSE에 기반한 소프트 심볼(soft symbol)을 결정하는 방법을 설명하기 위한 흐름도이다.

도 8을 참조하면, 본 시스템은, 단계(801)에서, 사용자 기기(UE)로, 위상 시프트 키(PSK) 변조된 신호를 송수신기로부터 수신한다.

단계(802)에서, 상기 방법은 GMSK 역회전을 수행하는 것을 포함한다.

단계(803)에서, 상기 방법은, MIC-BRC 프로세싱에 의해 B 가상의 ISI 채널을 형성하는 것을 포함한다.

단계(804)에서, 상기 방법은 위상 회전된 MLSE 프로세스를 수행하는 것을 포함한다.

단계(805)에서, 상기 방법은 MLSE 등화기의 분기 시퀀스 추정 및 상태 시퀀스 추정에 기반하여 소프트 심볼을 결정하는 것을 포함한다.

도 9는 본 발명의 일 실시예에 따른, MLSE 등화기에서 RBSE 또는 RSSE에 기반한 소프트 심볼을 결정하는 프로세서를 테스트하는 방법을 설명하기 위한 흐름도이다.

도 9를 참조하면, 상기 방법은, 단계(901)에서, 하나 이상의 다른 프로세서를 포함하는 패키지 또는 웨이퍼의 일부분으로서 프로세서를 형성한다. 상기 프로세서는 사용자 기기(UE)로, 위상 시프트 키(PSK) 변조된 신호를 송수신기로부터 수신하고, PSK 변조된 신호를 역회전하고, MIC 및 BRC 프로세싱에 의해 가상의 ISI 채널을 형성하고, PSK 변조된 신호를 MLSE 등화기에 입력하고, MLSE 등화기는, 짝수 시간 샘플에 대응하는 제1 MTG LUT 및 제1 ISI LUT과, 홀수 시간 샘플에 대응하는 제2 MTG LUT 및 제2 ISI LUT를 포함하고, 상기 방법은 MLSE 등화기의 분기 시퀀스 추정 및 상태 시퀀스 추정 중 하나를 감소시키고, MLSE 등화기의 감소된 분기 시퀀스 추정 및 감소된 상태 시퀀스 추정 중 하나에 기초하여 소프트 심볼을 결정한다.

단계(903)에서, 상기 방법은 프로세서를 테스트한다. 프로세서를 테스트하는 것은, 하나 이상의 전기-광 변환기(electrical to optical converter), 단일 광학 신호를 2 이상의 광학 신호로 분배하는 하나 이상의 광 분배기(optical splitter) 및 하나 이상의 광-전기 변환기(optical to electrical converter)를 이용하여 프로세서를 테스트하는 것을 포함한다.

도 10은 본 발명의 일 실시예에 따른, MLSE 등화기에서 RBSE 또는 RSSE에 기반한 소프트 심볼을 결정하는 프로세서를 제조하는 방법을 설명하기 위한 흐름도이다.

도 10을 참조하면, 상기 방법은, 단계(1001)에서, 집적 회로의 일 레이어에 대한 피처(feature)들의 세트(set)에 대한 마스크 레이아웃을 생성하는 것을 포함한다. 마스크 레이아웃은 프로세서를 포함하는 하나 이상의 회로 피처에 대한 스탠다드 셀 라이브러리 매크로(standard cell library macro)를 포함한다. 상기 프로세서는 사용자 기기(UE)로, 위상 시프트 키(PSK) 변조된 신호를 송수신기로부터 수신하고, PSK 변조된 신호를 역회전하고, MIC 및 BRC 프로세싱에 의해 가상의 ISI 채널을 형성하고, PSK 변조된 신호를 MLSE 등화기에 입력하고, MLSE 등화기는, 짝수 시간 샘플에 대응하는 제1 MTG LUT 및 제1 ISI LUT과, 홀수 시간 샘플에 대응하는 제2 MTG LUT 및 제2 ISI LUT를 포함하고, 상기 방법은 MLSE 등화기의 분기 시퀀스 추정 및 상태 시퀀스 추정 중 하나를 감소시키고, MLSE 등화기의 감소된 분기 시퀀스 추정 및 감소된 상태 시퀀스 추정 중 하나에 기초하여 소프트 심볼을 결정한다.

단계(1003)에서, 상기 마스크 레이아웃을 생성하는 동안 레이아웃 디자인 룰(layout design rule)을 준수하는 상기 매크로의 상대 위치를 배제한다.

단계(1005)에서, 상기 마스크 레이아웃을 생성한 후 레이아웃 디자인 룰을 준수하는 상기 매크로의 상기 상대 위치를 검사한다.

단계(1007)에서, 임의의 상기 매크로에 의해 상기 레이아웃 디자인 룰을 준수하지 않는 경우가 검출된 경우, 상기 준수하지 않는 매크로 각각을 상기 레이아웃 디자인 룰을 따르도록 수정함으로써 상기 마스크 레이아웃을 수정하고, 상기 집적 회로의 상기 레이어에 대한 상기 피처의 상기 세트와 상기 수정된 마스크 레이아웃에 따라 마스크를 생성하고, 상기 마스크에 따라 상기 집적 회로 레이어를 제조한다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 전자 디바이스 110: 통신 블록
120: 프로세서 130: 메모리
150: 디스플레이 160: 입력/출력 블록
170: 오디오 블록 180: GPRS/EDGE 송수신기
200: 프론트 엔드 수신기 모듈 202: GMSK 역회전 모듈
204: MIC BRC 모듈 206: 8 PSK 소프트 출력 MLSE 등화기 모듈
208: 버스트 컴바이너/디인터리버 모듈
210: 비터비 디코딩 및 CRC 모듈
300: 8 PSK 소프트 출력 MLSE 등화기
400: 상태 연산 모듈

Claims

프로세서; 및
위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고,
상기 PSK 변조된 신호를 역회전(derotate)하고,
최대 우도 시퀀스 추정기(maximum likelihood sequence estimator, MLSE)에 상기 PSK 변조된 신호를 입력하는 수신기를 포함하되,
상기 MLSE는,
짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT를 포함하고,
짝수 및 홀수 MTG 시간 샘플을 멀티플렉스(multiplex)하고,
짝수 및 홀수 ISI 시간 샘플을 멀티플렉스(multiplex)하고,
상기 MLSE는, 소프트 값을 생성하기 위해 ISI 멀티플렉서를 통해 멀티플렉스된 상기 짝수 및 홀수 ISI 시간 샘플과 MTG 멀티플렉서를 통해 멀티플렉스된 상기 짝수 및 홀수 MTG 시간 샘플을 수신하는 장치.
제1항에 있어서,
상기 수신기는,
상기 MLSE의 분기 시퀀스 추정(branch sequence estimation) 또는 상태 시퀀스 추정(state sequence estimation)을 감소시키고,
상기 MLSE의 상기 감소된 분기 시퀀스 추정 또는 상기 감소된 상태 시퀀스 추정에 기반하여 소프트 심볼(soft symbol)을 결정하되,
상기 MLSE 는 후보 심볼들(candidate symbols) 사이의 유클리드 거리(Euclidian distance)에 따라 상기 후보 심볼들을 파티셔닝(partition)함으로써 상기 상태 시퀀스 추정을 감소시키는 장치.
제1항에 있어서,
상기 MLSE는 로그-우도 비율 포화 프로세스(log-likelihood ratio saturation process)를 이용하는 장치.
제1항에 있어서,
상기 MLSE는 상기 PSK 변조 신호를
의 정수 배수만큼 역회전하는 장치.
제1항에 있어서,
상기 수신기는 단일 안테나 간섭 제거 프로세싱(single antenna interference cancellation processing)을 포함하는 장치.
제2항에 있어서,
상기 분기 시퀀스 추정은 2 개의 분기로 감소되는 장치.
제1항에 있어서,
상기 제1 MTG LUT, 상기 제1 ISI LUT, 상기 제2 MTG LUT 및 상기 제2 ISI LUT은, 채널 추정(channel estimation)이 수행되고 채널 상태 정보가 갱신된 경우 신규 값으로 갱신되는 장치.
제1항에 있어서,
상기 MLSE는 소프트 비터비(Viterbi) 알고리즘을 실행하는 장치.
제8항에 있어서,
상기 소프트 비터비 알고리즘은 상기 ISI 멀티플렉서(multiplexer)를 통해 멀티플렉스된 상기 짝수 및 홀수 ISI 시간 샘플 및 상기 MTG 멀티플렉서(multiplexer)를 통해 멀티플렉스된 상기 짝수 및 홀수 MTG 시간 샘플을 수신하는 장치.
사용자 기기(user equipment, UE)로, 위상 시프트 키(phase shift keying, PSK) 변조된 신호를 송수신기로부터 수신하고;
상기 PSK 변조된 신호를 역회전(derotate)하고;
짝수 시간 샘플(even time sample)에 대응하는 제1 주요 탭 이득(main tap gain, MTG) 룩업 테이블(look up table, LUT) 및 제1 심볼 간 간섭(inter-symbol interference, ISI) LUT과, 홀수 시간 샘플(odd time sample)에 대응하는 제2 MTG LUT 및 제2 ISI LUT에 기반한 최대 우도 시퀀스 추정(maximum likelihood sequence estimator, MLSE)을 이용하여 상기 PSK 변조된 신호를 등화(equalize)하고,
짝수 및 홀수 MTG 시간 샘플을 멀티플렉스(multiplex)하고,
짝수 및 홀수 ISI 시간 샘플을 멀티플렉스(multiplex)하고,
상기 MLSE는, 소프트 값을 생성하기 위해 ISI 멀티플렉서를 통해 멀티플렉스된 상기 짝수 및 홀수 ISI 시간 샘플과 MTG 멀티플렉서를 통해 멀티플렉스된 상기 짝수 및 홀수 MTG 시간 샘플을 수신하는 것을 포함하는 방법.