KR102220022B1 - Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor - Google Patents

Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor Download PDF

Info

Publication number
KR102220022B1
KR102220022B1 KR1020140110805A KR20140110805A KR102220022B1 KR 102220022 B1 KR102220022 B1 KR 102220022B1 KR 1020140110805 A KR1020140110805 A KR 1020140110805A KR 20140110805 A KR20140110805 A KR 20140110805A KR 102220022 B1 KR102220022 B1 KR 102220022B1
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
thin film
organic thin
film transistor
Prior art date
Application number
KR1020140110805A
Other languages
Korean (ko)
Other versions
KR20150026873A (en
Inventor
신야 오쿠
마코토 미즈카미
시즈오 토키토
마사오미 타카노
히로아키 야마다
슈헤이 하야시
Original Assignee
닛테츠 케미컬 앤드 머티리얼 가부시키가이샤
야마가타 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤, 야마가타 유니버시티 filed Critical 닛테츠 케미컬 앤드 머티리얼 가부시키가이샤
Publication of KR20150026873A publication Critical patent/KR20150026873A/en
Application granted granted Critical
Publication of KR102220022B1 publication Critical patent/KR102220022B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Macromonomer-Based Addition Polymer (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 전극 등을 형성할 때의 가열이나 약액 처리 등에 의해 막질이 변화되는 일이 없고, 유기 반도체층 형성시에 높은 평탄성을 유지할 수 있는 게이트 절연막을 제공한다. 또한 이러한 게이트 절연막을 이용함으로써, 캐리어 이동도가 크고, 안정된 트랜지스터 특성을 발현할 수 있는 유기 박막 트랜지스터, 및 그 제조방법을 제공한다.
(A)비스페놀형 에폭시 화합물과 에틸렌성 불포화 결합기 함유 모노카르본산을 반응시킨 화합물, 및 (B)광중합 개시제 또는 열중합 개시제를 필수 성분으로 하는 조성물을 경화시킨 경화물로 이루어지는 게이트 절연막으로서, 경화물 중 (A)성분이 40~90질량% 포함되고, (B)성분이 0.1~30질량% 포함되는 게이트 절연막이며, 또한 상기 조성물을 게이트 전극 상에 도포하여 경화시킨 유기 박막 트랜지스터, 및 그 제조방법이다.
The present invention provides a gate insulating film capable of maintaining high flatness when forming an organic semiconductor layer without changing the film quality by heating or chemical treatment when forming an electrode or the like. In addition, by using such a gate insulating film, there is provided an organic thin film transistor capable of exhibiting high carrier mobility and stable transistor characteristics, and a method of manufacturing the same.
A gate insulating film comprising a cured product obtained by curing a compound obtained by reacting (A) a bisphenol type epoxy compound with an ethylenically unsaturated bond-containing monocarboxylic acid, and (B) a photopolymerization initiator or a composition containing a thermal polymerization initiator as an essential component. A gate insulating film containing 40 to 90 mass% of component (A) and 0.1 to 30 mass% of component (B), and an organic thin film transistor obtained by coating and curing the composition on a gate electrode, and a manufacturing method thereof to be.

Description

게이트 절연막, 유기 박막 트랜지스터, 및 유기 박막 트랜지스터의 제조방법{GATE INSULATOR FILM, ORGANIC THIN FILM TRANSISTOR, AND METHOD OF MANUFACTURING ORGANIC THIN FILM TRANSISTOR}A method of manufacturing a gate insulating film, an organic thin film transistor, and an organic thin film transistor {GATE INSULATOR FILM, ORGANIC THIN FILM TRANSISTOR, AND METHOD OF MANUFACTURING ORGANIC THIN FILM TRANSISTOR}

본 발명은 게이트 절연막 및 그것을 포함하는 유기 박막 트랜지스터, 및 유기 박막 트랜지스터의 제조방법에 관한 것이다. The present invention relates to a gate insulating film, an organic thin film transistor including the same, and a method of manufacturing an organic thin film transistor.

유기 박막 트랜지스터는 경량·플렉시블화가 가능해져, 내충격성, 휴대성이 뛰어난 차세대 디스플레이로의 응용이 기대되고 있다. 유기 박막 트랜지스터는 가용성 저분자 유기 반도체 및 고분자 유기 반도체를 도포하여 반도체로서 이용할 수 있다. 인쇄법을 이용함으로써 대면적 프로세스를 적용할 수 있어, 대폭적인 비용 절감을 기대할 수 있다. 유기 반도체는 저온 형성이 가능하기 때문에 플라스틱 기판 등의 플렉시블 기판을 이용할 수 있다는 이점도 있다. Organic thin-film transistors can be made lightweight and flexible, and are expected to be applied to next-generation displays with excellent impact resistance and portability. The organic thin film transistor can be used as a semiconductor by coating a soluble low molecular organic semiconductor and a high molecular organic semiconductor. By using a printing method, a large area process can be applied, and significant cost reduction can be expected. Since the organic semiconductor can be formed at a low temperature, there is also an advantage that a flexible substrate such as a plastic substrate can be used.

유기 박막 트랜지스터의 응용 분야는 유기 EL 디스플레이, 액정, 전자 페이퍼 등의 표시 디바이스, RFID 태그나 센서 등이 상정되어 있으며, 연구가 활발하게 진행되고 있다. 그러나 현재의 유기 박막 트랜지스터는 이동도, 동작 전압, 구동 안정성에 있어서 실용적인 수준에 도달하지 못해, 유기 반도체뿐만 아니라 소자 구성, 제작 프로세스 등, 다양한 각도에서 개량하는 것이 급선무가 되고 있다. The field of application of an organic thin film transistor is an organic EL display, liquid crystal, display devices such as electronic paper, RFID tags and sensors, and the like, and research is being actively conducted. However, current organic thin film transistors have not reached practical levels in terms of mobility, operating voltage, and driving stability, and it has become an urgent need to improve not only organic semiconductors, but also device configurations and manufacturing processes from various angles.

도 1 및 도 3에 예시한 것과 같이 유기 반도체를 이용한 유기 박막 트랜지스터에서는 일반적으로 유기 반도체층과 게이트 절연막이 접하도록 형성된다. 그렇기 때문에, 상기 게이트 절연막을 구성하는 재료에 따라서는 유기 반도체층의 반도체특성이 영향을 받아, 트랜지스터 성능이 저하된다고 알려져 있다. 예를 들어 특허문헌 1에는 폴리이미드로 이루어지는 게이트 절연층을 이용한 트랜지스터가 개시되어 있는데, 이러한 재료로 이루어지는 게이트 절연층을 이용한 유기 박막 트랜지스터는 게이트 전압의 임계값 전압이 안정되지 않는다는 문제점이 있었다. 또한 폴리이미드에서는 경화시키기 위해 250℃ 이상의 가열이 필요하기 때문에, PEN(폴리에틸렌나프탈레이트, 내열성 150℃)이나 PET(폴리에틸렌테레프탈레이트, 내열성 100℃)와 같은 범용성이 높은 플라스틱 기판을 사용할 수 없다. As illustrated in FIGS. 1 and 3, in an organic thin film transistor using an organic semiconductor, the organic semiconductor layer and the gate insulating layer are generally formed in contact with each other. Therefore, it is known that the semiconductor characteristics of the organic semiconductor layer are affected depending on the material constituting the gate insulating film, and the transistor performance is deteriorated. For example, Patent Document 1 discloses a transistor using a gate insulating layer made of polyimide, but an organic thin film transistor using a gate insulating layer made of such a material has a problem that the threshold voltage of the gate voltage is not stable. In addition, since polyimide requires heating of 250°C or higher to cure, a highly versatile plastic substrate such as PEN (polyethylene naphthalate, heat resistance 150°C) or PET (polyethylene terephthalate, heat resistance 100°C) cannot be used.

상기 문제에 대한 해결책으로서, 특허문헌 2에 기재된 카도형(cardo type) 수지로 이루어지는 게이트 절연막을 이용함으로써 절연 내압이 향상되고 임계값 전압을 안정화시키고 있다. 그러나 유기 박막 트랜지스터 성능의 중요한 요소인 유기 반도체층의 캐리어 이동도에 대해서는 언급되어 있지 않다. 유기 반도체층의 캐리어 이동도는 게이트 절연막 특성의 영향을 받는 것이 알려져 있으며, 게이트 절연막의 특성이 충분하지 않기 때문에 캐리어 이동도가 충분히 높아지지 않을 것이 우려된다. As a solution to the above problem, the dielectric breakdown voltage is improved and the threshold voltage is stabilized by using the gate insulating film made of the cardo type resin described in Patent Document 2. However, the carrier mobility of the organic semiconductor layer, which is an important factor in the performance of the organic thin film transistor, is not mentioned. It is known that the carrier mobility of the organic semiconductor layer is affected by the characteristics of the gate insulating film, and since the characteristics of the gate insulating film are not sufficient, there is a concern that the carrier mobility will not be sufficiently high.

일본국 공개특허공보 2003-304014호Japanese Patent Application Publication No. 2003-304014 일본국 공개특허공보 2008-166537호Japanese Patent Application Publication No. 2008-166537

캐리어는 유기 반도체층과 게이트 절연막의 계면을 이동하기 때문에 게이트 절연막의 평탄성을 높게 할 필요가 있다. 그러나 유기 화합물로 형성된 게이트 절연막은 성막 후의 가열, 및 전극 등을 형성하는 공정에서 가열, 약액(藥液) 처리 등으로 인해 막질이 변화되기 때문에, 표면 거칠기도 커져 평탄성이 현저하게 저하된다. Since the carrier moves at the interface between the organic semiconductor layer and the gate insulating film, it is necessary to increase the flatness of the gate insulating film. However, since the film quality of the gate insulating film formed of an organic compound is changed due to heating after film formation, heating, chemical treatment, etc. in the process of forming an electrode or the like, the surface roughness is also increased, and the flatness is significantly reduced.

그렇기 때문에, 유기 박막 트랜지스터에 이용되는 바람직한 게이트 절연막으로는, 박막 형성이 가능하고, 박막 형성후 및 전극 등의 형성후, 유기 반도체층 형성시에도 고(高)평탄일 필요가 있게 된다. 그러나 종래에는 이러한 특성들을 만족하는 게이트 절연막이 없었다. Therefore, as a preferred gate insulating film used for an organic thin film transistor, a thin film can be formed, and it is necessary to have a high level of flatness even after the formation of the thin film, after the formation of the electrode or the like, and also when the organic semiconductor layer is formed. However, conventionally, there was no gate insulating film satisfying these characteristics.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 100~150℃의 경화 온도로 형성하는 것이 가능하고, 전극 등을 형성할 때의 가열이나 약액 처리 등에 의해 막질이 변화되는 일이 없으며, 유기 반도체층 형성시에 높은 평탄성을 유지할 수 있는 게이트 절연막을 제공하는 것을 목적으로 한다. 또한 이와 같이 유기 반도체층 형성시에 고평탄성을 유지하는 것이 가능한 게이트 절연막을 이용함으로써, 캐리어 이동도가 크고, 안정된 트랜지스터 특성을 발현할 수 있는 유기 박막 트랜지스터와, 그 제조방법을 제공하는 것을 목적으로 한다. 한편, 이 고평탄인 절연막용 재료는 유기 트랜지스터의 구성에 있어서 평탄화막이 필요하게 될 경우에는 당해 평탄화막에 적용하는 것도 가능하다. The present invention has been made in view of these problems, and it is possible to form at a curing temperature of 100 to 150°C, and there is no change in film quality due to heating or chemical treatment when forming electrodes, etc., and formation of an organic semiconductor layer It is an object of the present invention to provide a gate insulating film capable of maintaining high flatness at the time. In addition, by using a gate insulating film capable of maintaining high flatness when forming an organic semiconductor layer as described above, it is an object to provide an organic thin film transistor capable of expressing stable transistor characteristics with high carrier mobility, and a manufacturing method thereof. do. On the other hand, this highly planar insulating film material can also be applied to the planarization film when a planarization film is required in the configuration of an organic transistor.

본 발명자들은 상기 과제를 해결하기 위한 수단에 대해 예의 검토한 결과, 소정의 조성물을 이용함으로써, 유기 반도체층 형성시에 평탄성을 충분히 유지할 수 있는 게이트 절연막을 제작할 수 있음을 발견하고 본 발명을 완성시켰다. As a result of careful examination of means for solving the above problems, the present inventors found that by using a predetermined composition, a gate insulating film capable of sufficiently maintaining flatness when forming an organic semiconductor layer can be produced, and the present invention was completed. .

즉, 본 발명의 요지는 다음과 같다. That is, the gist of the present invention is as follows.

(1) 본 발명은 (A)비스페놀형 에폭시 화합물과 에틸렌성 불포화 결합기 함유 모노카르본산을 반응시킨 화합물, 및 (B)광중합 개시제 또는 열중합 개시제를 필수 성분으로 하는 조성물을 경화시킨 경화물로 이루어지는 게이트 절연막으로서, 경화물 중, (A)성분이 40~90질량% 포함되고, (B)성분이 0.1~30질량% 포함되는 것을 특징으로 하는 게이트 절연막이다. (1) The present invention comprises a cured product obtained by curing (A) a compound obtained by reacting a bisphenol-type epoxy compound with an ethylenically unsaturated bond-containing monocarboxylic acid, and (B) a photopolymerization initiator or a composition containing a thermal polymerization initiator as an essential component. As a gate insulating film, it is a gate insulating film characterized by containing 40-90 mass% of (A) component and 0.1-30 mass% of (B) component in a cured product.

(2) 본 발명은 또한, 상기 조성물이 (C)에틸렌성 불포화 결합을 하나 이상 가지는 중합성 모노머를 더 포함하고, 경화물 중에 (C)성분이 5~60질량% 포함되는 것을 특징으로 하는 (1)에 기재된 게이트 절연막이다. (2) In the present invention, the composition further comprises (C) a polymerizable monomer having one or more ethylenically unsaturated bonds, and the cured product contains 5 to 60% by mass of (C) component ( It is the gate insulating film described in 1).

(3) 본 발명은 또한 적어도 하나의 게이트 전극과, 적어도 하나의 소스 전극(source electrode)과, 적어도 하나의 드레인 전극(drain electrode)과, 적어도 하나의 유기 반도체층과, (1) 또는 (2)에 기재된 게이트 절연막을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터이다. (3) The present invention also provides at least one gate electrode, at least one source electrode, at least one drain electrode, at least one organic semiconductor layer, (1) or (2). An organic thin-film transistor comprising the gate insulating film described in ).

(4) 본 발명은 또한 게이트 절연막이 막두께 0.05~1.0㎛인 (3)에 기재된 유기 박막 트랜지스터이다. (4) The present invention is also the organic thin film transistor according to (3), wherein the gate insulating film has a thickness of 0.05 to 1.0 µm.

(5) 본 발명은 또한 적어도 하나의 게이트 전극과, 적어도 하나의 소스 전극과, 적어도 하나의 드레인 전극과, 적어도 하나의 유기 반도체층과, 게이트 절연막을 포함하는 유기 박막 트랜지스터의 제조방법으로서, 게이트 전극 상에 청구항 1 또는 2에 기재된 조성물을 도포하고, 100~150℃의 온도로 경화시킴으로써, 0.05~1.0㎛의 막두께로 게이트 절연막을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법이다. (5) The present invention is also a method for manufacturing an organic thin film transistor comprising at least one gate electrode, at least one source electrode, at least one drain electrode, at least one organic semiconductor layer, and a gate insulating film, It is a method for manufacturing an organic thin film transistor, characterized by forming a gate insulating film with a film thickness of 0.05 to 1.0 µm by coating the composition according to claim 1 or 2 on an electrode and curing at a temperature of 100 to 150°C.

본 발명에 의하면, 유기 반도체층 형성시에 있어서 높은 평탄성을 유지할 수 있는 게이트 절연막을 제작할 수 있고, 유기 박막 트랜지스터의 캐리어 이동도의 향상을 가능하게 하여, 안정된 트랜지스터 특성을 발현할 수 있다. Advantageous Effects of Invention According to the present invention, a gate insulating film capable of maintaining high flatness in forming an organic semiconductor layer can be produced, it is possible to improve the carrier mobility of an organic thin film transistor, and stable transistor characteristics can be expressed.

도 1은 실시형태 1에 따른 유기 박막 트랜지스터의 일례를 나타낸 단면 구성도이다.
도 2는 실시형태 1에 따른 유기 박막 트랜지스터의 제조방법 설명도이다. 도 2(i)는 게이트 전극 형성 공정의 일례를 나타낸 도면이다. 도 2(ii)는 게이트 절연막 형성 공정의 일례를 나타낸 도면이다. 도 2(iii)는 소스·드레인 전극 형성 공정의 일례를 나타낸 도면이다. 도 2(iv)는 유기 반도체층 형성 공정의 일례를 나타낸 도면이다.
도 3은 실시형태 2에 따른 유기 박막 트랜지스터의 일례를 나타낸 단면 구성도이다.
도 4는 실시예 1, 2 및 비교예 1에 따른 유기 박막 트랜지스터의 게이트 전압에 대한 드레인 전류와 드레인 전류의 평방근의 변화 특성도이다.
도 5는 실시예 5 및 비교예 4에 따른 유기 박막 트랜지스터의 게이트 절연막에서의 평탄성 측정 결과를 나타낸 도면이다.
1 is a cross-sectional configuration diagram showing an example of an organic thin film transistor according to a first embodiment.
2 is an explanatory diagram of a method of manufacturing an organic thin film transistor according to the first embodiment. 2(i) is a diagram showing an example of a gate electrode forming process. 2(ii) is a diagram showing an example of a gate insulating film forming process. Fig. 2(iii) is a diagram showing an example of a source/drain electrode formation process. 2(iv) is a diagram showing an example of an organic semiconductor layer forming process.
3 is a cross-sectional configuration diagram showing an example of an organic thin film transistor according to a second embodiment.
FIG. 4 is a characteristic diagram of changes in the square root of the drain current and the drain current to the gate voltage of the organic thin film transistors according to Examples 1 and 2 and Comparative Example 1;
5 is a diagram showing a result of measuring flatness in a gate insulating layer of an organic thin film transistor according to Example 5 and Comparative Example 4;

이하, 도면을 참조하여, 본 발명을 실시하기 위한 형태를 설명한다. Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

[실시형태 1] [Embodiment 1]

도 1은 본 발명의 실시형태 1에 따른 유기 박막 트랜지스터의 일례를 나타낸 단면 구성도이다. 도 1에서 실시형태 1에 따른 유기 박막 트랜지스터는 절연 기판(10), 게이트 전극(20), 게이트 절연막(30), 소스 전극(40), 드레인 전극(41), 유기 반도체층(50)을 가진다. 1 is a cross-sectional configuration diagram showing an example of an organic thin film transistor according to Embodiment 1 of the present invention. In FIG. 1, the organic thin film transistor according to Embodiment 1 includes an insulating substrate 10, a gate electrode 20, a gate insulating film 30, a source electrode 40, a drain electrode 41, and an organic semiconductor layer 50. .

도 1에서 절연 기판(10) 상에 게이트 전극(20)이 형성되고, 게이트 전극(20) 상에 게이트 절연막(30)이 형성된 적층 구조를 가지고 있다. 또한 소스 전극(40) 및 드레인 전극(41)은 게이트 절연막(30)의 표면 상의, 상부면에서 봤을 때 게이트 전극(20)의 양끝을 덮는 위치에 형성되어 있다. 또한 소스 전극(40)과 드레인 전극(41) 사이의 게이트 절연막(30) 상에는 유기 반도체층(50)이 형성되어 있고, 유기 반도체층(50)은 소스 전극(40)과 드레인 전극(41)의 내측 단부(端部)를 덮고 있다. 도 1에 도시한 구조는 보텀(bottom) 게이트·보텀 콘택트 구조라고 불리는 구조이다. In FIG. 1, a gate electrode 20 is formed on an insulating substrate 10 and a gate insulating film 30 is formed on the gate electrode 20. Further, the source electrode 40 and the drain electrode 41 are formed on the surface of the gate insulating film 30 and at a position covering both ends of the gate electrode 20 when viewed from the upper surface. In addition, an organic semiconductor layer 50 is formed on the gate insulating film 30 between the source electrode 40 and the drain electrode 41, and the organic semiconductor layer 50 is formed of the source electrode 40 and the drain electrode 41. It covers the inner end. The structure shown in Fig. 1 is a structure called a bottom gate/bottom contact structure.

절연 기판(10)은 절연 재료로 이루어지는 각종 기판으로 구성되어도 되는데, 예를 들면, 석영 유리, 실리카 유리 등의 유리 기판, 폴리에틸렌테레프탈레이트(PET), 폴리에테르술폰(PES), 폴리에틸렌나프탈레이트(PEN), 폴리이미드(PI), 폴리에테르이미드(PEI), 폴리스티렌(PS), 폴리염화 비닐(PVC), 폴리에틸렌(PE), 폴리프로필렌(PP), 나일론, 폴리카보네이트 등의 플라스틱 필름 등을 이용할 수 있다. 또한 표면이 절연성 처리되어 있으면, 금속 포일 등도 절연 기판(10)으로서 이용할 수 있다. The insulating substrate 10 may be composed of various substrates made of an insulating material, for example, glass substrates such as quartz glass and silica glass, polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN). ), polyimide (PI), polyetherimide (PEI), polystyrene (PS), polyvinyl chloride (PVC), polyethylene (PE), polypropylene (PP), nylon, polycarbonate, and other plastic films. have. Further, if the surface is subjected to an insulating treatment, a metal foil or the like can also be used as the insulating substrate 10.

게이트 전극(20)은 전류를 효율적으로 흘릴 수 있다면 재료는 한정되지 않는다. 예를 들면, 알루미늄으로 구성되어도 된다. 게이트 전극(20)의 표면 상에는 게이트 절연막(30)이 형성되는데, 게이트 전극(20)의 표면은 게이트 절연막(30)을 적층 형성하기 위해, 가능한 한 표면 평활성이 높은 것이 바람직하다. The material of the gate electrode 20 is not limited as long as it can efficiently flow current. For example, it may be made of aluminum. A gate insulating film 30 is formed on the surface of the gate electrode 20, and the surface of the gate electrode 20 preferably has a high surface smoothness as much as possible in order to form a stacked gate insulating film 30.

게이트 절연막(30)은 게이트 전극(20)의 주위를 덮어 게이트 전극(20)을 절연하는 막이다. 본 실시형태에 따른 유기 박막 트랜지스터의 게이트 절연막(30)은 (A)비스페놀형 에폭시 화합물과 에틸렌성 불포화 결합기 함유 모노카르본산을 반응시킨 화합물, 및 (B)광중합 개시제 또는 열중합 개시제를 필수 성분으로 하는 조성물을 경화시켜서 이루어지는 게이트 절연막이다. The gate insulating film 30 covers the periphery of the gate electrode 20 to insulate the gate electrode 20. The gate insulating film 30 of the organic thin film transistor according to the present embodiment comprises (A) a compound obtained by reacting a bisphenol-type epoxy compound with an ethylenically unsaturated bond-containing monocarboxylic acid, and (B) a photopolymerization initiator or a thermal polymerization initiator as essential components. It is a gate insulating film formed by curing the composition described above.

유기 박막 트랜지스터에서는 게이트 전극(20)에 전압이 인가되었을 때, 유기 반도체층(50)에 채널(channel)이 형성되고, 발생한 캐리어가 소스 전극(40)과 드레인 전극(41) 사이를 이동하여 도통(導通)하고, 트랜지스터 동작을 실행한다. 게이트 전극(20)에 전압이 인가되었을 때에 발생하는 캐리어는 게이트 절연막(30)과 유기 반도체층(50)의 계면을 이동한다. 고로, 게이트 절연막(30)에 요철이 있으면 이동 속도가 느려져 캐리어 이동도가 저하한다. 그렇기 때문에, 게이트 절연막(30)은 평탄성이 요구된다. In the organic thin film transistor, when a voltage is applied to the gate electrode 20, a channel is formed in the organic semiconductor layer 50, and the generated carriers move between the source electrode 40 and the drain electrode 41 to conduct (導通) and perform transistor operation. Carriers generated when a voltage is applied to the gate electrode 20 moves through the interface between the gate insulating film 30 and the organic semiconductor layer 50. Therefore, if there are irregularities in the gate insulating film 30, the movement speed becomes slow and the carrier mobility decreases. Therefore, the gate insulating film 30 is required to have flatness.

본 발명의 게이트 절연막(30)은 게이트 절연막용 조성물의 도막을 형성한 후, 노광, 유기 용제 현상에 의해 광 가공하거나((B)로서 광중합 개시제를 사용했을 때에 한함), 또는 게이트 절연막 조성물의 도막 상에 포토레지스트를 적층하고, 노광, 현상, 반응성 이온 에칭 등에 의해 포토레지스트를 제거한 부분의 절연막 조성물의 제거, 또한 레지스트 박리함으로써 광 가공할 수 있다. 본 발명의 게이트 절연막은 이들 광 가공 공정을 거쳐도 표면의 요철이 적어 평탄성이 매우 높은 막으로 할 수 있다. 또한 본 발명의 게이트 절연막(30)은 그 표면에 소스 전극(40)과 드레인 전극(41)을 형성한 후에도 평탄성의 변화가 적다. 그렇기 때문에, 캐리어 이동도가 양호한 유기 반도체층을 형성할 수 있게 된다. 즉, 본 발명에 따르면, 유기 박막 트랜지스터의 캐리어 이동도의 향상을 가능하게 하여, 안정된 트랜지스터 특성을 발현할 수 있다. 여기서, 캐리어 이동도가 향상되는 이유로는, 소정의 게이트 절연막용 조성물을 이용함으로써 고평탄인 게이트 절연막을 얻을 수 있고, 또한 절연막 중에 캐리어를 트랩(trap)할 우려가 있는 카르복실기와 같은 관능기의 양이 적은 것이 요인 중 하나라고 추측된다. The gate insulating film 30 of the present invention is formed by forming a coating film of the composition for a gate insulating film, and then photo-processing by exposure or developing an organic solvent (limited to when a photopolymerization initiator is used as (B)), or a coating film of the gate insulating film composition. A photoresist can be laminated on the top, and photo-processing can be performed by removing the insulating film composition from the portion where the photoresist has been removed by exposure, development, reactive ion etching, or the like, and by removing the resist. The gate insulating film of the present invention can be made into a film having very high flatness because there are few irregularities on the surface even through these optical processing steps. Further, the gate insulating film 30 of the present invention exhibits little change in flatness even after the source electrode 40 and the drain electrode 41 are formed on the surface thereof. For this reason, it becomes possible to form an organic semiconductor layer having good carrier mobility. That is, according to the present invention, it is possible to improve the carrier mobility of the organic thin film transistor, and thus stable transistor characteristics can be expressed. Here, the reason for the improvement of carrier mobility is that a gate insulating film having a high level can be obtained by using a predetermined composition for a gate insulating film, and the amount of functional groups such as carboxyl groups that may trap carriers in the insulating film is reduced. It is speculated that less is one of the factors.

게이트 절연막(30)의 절연 내압이, 실제 회로에 요구되는 내압보다 낮으면, 유기 박막 트랜지스터를 실제 회로 중의 디바이스로서 동작시킬 수 없다. 예를 들면, 디스플레이의 구동 회로에서는 20V로 구동시킬 필요가 있기 때문에, 동작 가능한 게이트 절연막(30)의 박막화 및 절연 내압이 요구된다. 본 발명의 게이트 절연막은 1㎛ 이하의 박막을 형성할 수 있으면서, 20V의 전압을 견딜 수 있기 때문에, 20V 이하의 전압으로 구동하는 것이 가능하다. 한편, 게이트 절연막의 최소 막두께는 게이트 전극이 수십nm로 형성되는 것이 일반적이며, 게이트 전극 형성에 의한 요철을 평탄화할 필요가 있기 때문에 0.05㎛ 이상은 필요하다.If the dielectric breakdown voltage of the gate insulating film 30 is lower than the breakdown voltage required for an actual circuit, the organic thin film transistor cannot be operated as a device in an actual circuit. For example, in the driving circuit of the display, it is necessary to drive it at 20V, so that the gate insulating film 30 capable of being operated is thinned and the dielectric breakdown voltage is required. Since the gate insulating film of the present invention can form a thin film of 1 µm or less and withstand a voltage of 20 V, it is possible to drive with a voltage of 20 V or less. On the other hand, the minimum film thickness of the gate insulating film is generally that the gate electrode is formed in several tens of nm, and since it is necessary to flatten the irregularities caused by the formation of the gate electrode, it is necessary to have a thickness of 0.05 µm or more.

이처럼, 본 실시형태에 따른 유기 박막 트랜지스터에서는 본 발명의 게이트 절연막(30)을 적용함으로써, 원하는 평탄성과 절연 내압을 얻을 수 있다. Thus, in the organic thin film transistor according to the present embodiment, by applying the gate insulating film 30 of the present invention, desired flatness and dielectric breakdown voltage can be obtained.

본 발명의 유기 박막 트랜지스터의 게이트 절연막용 조성물에 있어서 (A)는 비스페놀류로부터 유도되는 2개의 글리시딜에테르기를 가지는 에폭시 화합물과 불포화기 함유 모노카르본산의 반응물(이하, "비스페놀형 에폭시(메타)아크릴레이트 화합물"이라고 기재함)이다. In the composition for a gate insulating film of an organic thin film transistor of the present invention, (A) is a reaction product of an epoxy compound having two glycidyl ether groups derived from bisphenols and a monocarboxylic acid containing an unsaturated group (hereinafter referred to as "bisphenol type epoxy (meta ) It is described as "acrylate compound").

비스페놀형 에폭시(메타)아크릴레이트 화합물(A)의 원료가 되는 비스페놀류로는 비스(4-하이드록시페닐)케톤, 비스(4-하이드록시-3,5-디메틸페닐)케톤, 비스(4-하이드록시-3,5-디클로로페닐)케톤, 비스(4-하이드록시페닐)술폰, 비스(4-하이드록시-3,5-디메틸페닐)술폰, 비스(4-하이드록시-3,5-디클로로페닐)술폰, 비스(4-하이드록시페닐)헥사플루오로프로판, 비스(4-하이드록시-3,5-디메틸페닐)헥사플루오로프로판, 비스(4-하이드록시-3,5-디클로로페닐)헥사플루오로프로판, 비스(4-하이드록시페닐)디메틸실란, 비스(4-하이드록시-3,5-디메틸페닐)디메틸실란, 비스(4-하이드록시-3,5-디클로로페닐)디메틸실란, 비스(4-하이드록시페닐)메탄, 비스(4-하이드록시-3,5-디클로로페닐)메탄, 비스(4-하이드록시-3,5-디브로모페닐)메탄, 2,2-비스(4-하이드록시페닐)프로판, 2,2-비스(4-하이드록시-3,5-디메틸페닐)프로판, 2,2-비스(4-하이드록시-3,5-디클로로페닐)프로판, 2,2-비스(4-하이드록시-3-메틸페닐)프로판, 2,2-비스(4-하이드록시-3-클로로페닐)프로판, 비스(4-하이드록시페닐)에테르, 비스(4-하이드록시-3,5-디메틸페닐)에테르, 비스(4-하이드록시-3,5-디클로로페닐)에테르, 9,9-비스(4-하이드록시페닐)플루오렌, 9,9-비스(4-하이드록시-3-메틸페닐)플루오렌, 9,9-비스(4-하이드록시-3-클로로페닐)플루오렌, 9,9-비스(4-하이드록시-3-브로모페닐)플루오렌, 9,9-비스(4-하이드록시-3-플루오로페닐)플루오렌, 9,9-비스(4-하이드록시-3,5-디메틸페닐)플루오렌, 9,9-비스(4-하이드록시-3,5-디클로로페닐)플루오렌, 9,9-비스(4-하이드록시-3,5-디브로모페닐)플루오렌, 4,4'-비페놀, 3,3'-비페놀 등 및 이들의 유도체를 들 수 있다. 이 중에서는 9,9-플루오레닐기를 가지는 것이 특히 바람직하게 이용된다. Bisphenols used as raw materials for the bisphenol-type epoxy (meth)acrylate compound (A) include bis(4-hydroxyphenyl)ketone, bis(4-hydroxy-3,5-dimethylphenyl)ketone, and bis(4- Hydroxy-3,5-dichlorophenyl) ketone, bis(4-hydroxyphenyl)sulfone, bis(4-hydroxy-3,5-dimethylphenyl)sulfone, bis(4-hydroxy-3,5-dichloro Phenyl)sulfone, bis(4-hydroxyphenyl)hexafluoropropane, bis(4-hydroxy-3,5-dimethylphenyl)hexafluoropropane, bis(4-hydroxy-3,5-dichlorophenyl) Hexafluoropropane, bis(4-hydroxyphenyl)dimethylsilane, bis(4-hydroxy-3,5-dimethylphenyl)dimethylsilane, bis(4-hydroxy-3,5-dichlorophenyl)dimethylsilane, Bis(4-hydroxyphenyl)methane, bis(4-hydroxy-3,5-dichlorophenyl)methane, bis(4-hydroxy-3,5-dibromophenyl)methane, 2,2-bis( 4-hydroxyphenyl)propane, 2,2-bis(4-hydroxy-3,5-dimethylphenyl)propane, 2,2-bis(4-hydroxy-3,5-dichlorophenyl)propane, 2, 2-bis(4-hydroxy-3-methylphenyl)propane, 2,2-bis(4-hydroxy-3-chlorophenyl)propane, bis(4-hydroxyphenyl)ether, bis(4-hydroxy- 3,5-dimethylphenyl) ether, bis (4-hydroxy-3,5-dichlorophenyl) ether, 9,9-bis (4-hydroxyphenyl) fluorene, 9,9-bis (4-hydroxy -3-methylphenyl)fluorene, 9,9-bis(4-hydroxy-3-chlorophenyl)fluorene, 9,9-bis(4-hydroxy-3-bromophenyl)fluorene, 9,9 -Bis(4-hydroxy-3-fluorophenyl)fluorene, 9,9-bis(4-hydroxy-3,5-dimethylphenyl)fluorene, 9,9-bis(4-hydroxy-3 ,5-dichlorophenyl)fluorene, 9,9-bis(4-hydroxy-3,5-dibromophenyl)fluorene, 4,4'-biphenol, 3,3'-biphenol, etc., and these And derivatives of. Among these, those having a 9,9-fluorenyl group are particularly preferably used.

다음으로, 상기 비스페놀류와 에피클로로하이드린(epichlorohydrin)을 반응시켜서 2개의 글리시딜에테르기를 가지는 에폭시 화합물을 얻는다. 이 반응 시에는 일반적으로 디글리시딜에테르 화합물의 올리고머화를 수반하기 때문에, 하기 일반식(I)의 에폭시 화합물을 얻게 된다. Next, the bisphenols are reacted with epichlorohydrin to obtain an epoxy compound having two glycidyl ether groups. In general, this reaction involves oligomerization of a diglycidyl ether compound, so that an epoxy compound of the following general formula (I) is obtained.

Figure 112014080544594-pat00001
Figure 112014080544594-pat00001

(식 중 R1, R2, R3 및 R4는 각각 독립하여 수소원자, 탄소수 1~5의 알킬기, 할로겐원자 또는 페닐기를 나타내고, A는 -CO-, -SO2-, -C(CF3)2-, -Si(CH3)2-, -CH2-, -C(CH3)2-, -O-, 9,9-플루오레닐기 또는 직결합을 나타낸다. l은 0~10의 수이다.) (In the formula, R 1 , R 2 , R 3 and R 4 each independently represent a hydrogen atom, an alkyl group having 1 to 5 carbon atoms, a halogen atom or a phenyl group, and A is -CO-, -SO 2 -, -C(CF 3 ) 2 -, -Si(CH 3 ) 2 -, -CH 2 -, -C(CH 3 ) 2 -, -O-, 9,9- Represents a fluorenyl group or a direct bond, l is 0-10 Is the number of.)

바람직한 R1, R2, R3, R4는 수소원자이고, 바람직한 A는 9,9-플루오레닐기이다. 또한 l은 통상 복수의 값이 혼재하기 때문에 평균값 0~10(정수에 한정되지 않음)이 되지만, 바람직한 l의 평균값은 0~3이다. l의 값이 상한치를 넘으면, 당해 에폭시 화합물을 사용해서 합성한 비스페놀형 에폭시(메타)아크릴레이트 화합물을 이용한 게이트 절연막용 조성물로 했을 때, 조성물의 점도가 너무 커져서 도공이 잘 안 되거나 한다. Preferred R 1 , R 2 , R 3 and R 4 are hydrogen atoms, and preferred A is a 9,9-fluorenyl group. In addition, since a plurality of values are usually mixed, 1 is an average value of 0 to 10 (not limited to an integer), but a preferred average value of 1 is 0 to 3. When the value of l exceeds the upper limit, when a composition for gate insulating films using a bisphenol-type epoxy (meth)acrylate compound synthesized using the epoxy compound is used, the viscosity of the composition becomes too large and coating is difficult.

다음으로, 일반식(I)의 화합물에, 불포화기 함유 모노카르본산으로서 아크릴산 혹은 메타크릴산 또는 이들 둘 다를 반응시켜서, 하기 일반식(II)로 표시되는 비스페놀형 에폭시(메타)아크릴레이트 화합물을 얻는다. Next, by reacting the compound of the general formula (I) with acrylic acid or methacrylic acid or both as an unsaturated group-containing monocarboxylic acid, a bisphenol type epoxy (meth)acrylate compound represented by the following general formula (II) is obtained. Get

Figure 112014080544594-pat00002
Figure 112014080544594-pat00002

(식 중 R1, R2, R3 및 R4는 각각 독립하여 수소원자, 탄소수 1~5의 알킬기, 할로겐원자 또는 페닐기를 나타내고, R5는 수소원자 또는 메틸기를 나타내며, A는 -CO-, -SO2-, -C(CF3)2-, -Si(CH3)2-, -CH2-, -C(CH3)2-, -O-, 9,9-플루오레닐기 또는 직결합을 나타내고, l은 1~10의 수를 나타낸다.) (In the formula, R 1 , R 2 , R 3 and R 4 each independently represent a hydrogen atom, an alkyl group having 1 to 5 carbon atoms, a halogen atom or a phenyl group, R 5 represents a hydrogen atom or a methyl group, and A is -CO- , -SO 2 -, -C(CF 3 ) 2 -, -Si(CH 3 ) 2 -, -CH 2 -, -C(CH 3 ) 2 -, -O-, 9,9-fluorenyl group or It represents a direct bond, and l represents the number of 1-10.)

이 비스페놀형 에폭시(메타)아크릴레이트 화합물(II)는 에틸렌성 불포화 이중 결합을 가지는 수지이기 때문에, 본 발명의 게이트 절연막용 조성물의 (A)로서, 뛰어난 광 또는 열 경화성, 내전압 등의 원하는 물성을 가지는 경화막으로 하기 위해 필요한 것이다. 한편, (B)로서 광중합 개시제를 이용한 조성물에서는 유기 용제 현상에 의한 패터닝 특성도 구비할 수 있다. Since this bisphenol-type epoxy (meth)acrylate compound (II) is a resin having an ethylenically unsaturated double bond, as (A) of the composition for a gate insulating film of the present invention, desired physical properties such as excellent light or thermal curing properties and withstand voltage Eggplant is necessary to make a cured film. On the other hand, in the composition using the photoinitiator as (B), the patterning property by organic solvent development can also be provided.

본 발명에서 이용되는 일반식(II)의 비스페놀형 에폭시(메타)아크릴레이트 화합물은 상술한 공정에 의해, 이미 알려진 방법, 예를 들면 일본국 공개특허공보 평8-278629호나 일본국 공개특허공보 2008-9401호 등에 기재된 방법으로 제조할 수 있다. 즉 일반식(I)의 에폭시 화합물에 불포화기 함유 모노카르본산을 반응시키는 방법으로는, 예를 들면, 에폭시 화합물의 에폭시기와 당(當)몰의 불포화기 함유 모노카르본산을 용제 중에 첨가하고, 촉매(트리에틸벤질암모늄클로라이드, 2,6-디이소부틸페놀 등)의 존재하에 공기를 불어넣으면서 90~120℃로 가열·교반하여 반응시키는 방법이 있다. The bisphenol-type epoxy (meth)acrylate compound of the general formula (II) used in the present invention is a known method, for example, Japanese Laid-Open Patent Publication No. Hei 8-278629 or Japanese Laid-Open Patent Publication 2008 by the above-described process. It can be manufactured by the method described in -9401 or the like. That is, as a method of reacting an unsaturated group-containing monocarboxylic acid with an epoxy compound of the general formula (I), for example, an epoxy group of the epoxy compound and a monocarboxylic acid containing an unsaturated group having a sugar mole are added to the solvent, There is a method of reacting by heating and stirring at 90 to 120°C while blowing air in the presence of a catalyst (triethylbenzyl ammonium chloride, 2,6-diisobutylphenol, etc.).

본 발명의 게이트 절연막용 조성물에서는 비스페놀형 에폭시(메타)아크릴레이트 화합물 이외의 광 또는 열 경화하는 성분으로서, 적어도 1개의 에틸렌성 불포화 결합을 가지는 중합성 모노머(C)를 1종류 이상 병용할 수 있다. 예를 들면, 2-하이드록시에틸(메타)아크릴레이트, 2-하이드록시프로필(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등의 수산기를 가지는 (메타)아크릴산 에스테르류나, 에틸렌글리콜디(메타)아크릴레이트, 디에틸렌글리콜디(메타)아크릴레이트, 트리에틸렌글리콜디(메타)아크릴레이트, 테트라에틸렌글리콜디(메타)아크릴레이트, 테트라메틸렌글리콜디(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 트리메틸올에탄트리(메타)아크릴레이트, 펜타에리스리톨디(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 펜타에리스리톨테트라(메타)아크릴레이트, 디펜타에리스리톨테트라(메타)아크릴레이트, 글리세롤(메타)아크릴레이트, 소르비톨펜타(메타)아크릴레이트, 디펜타에리스리톨펜타(메타)아크릴레이트, 또는 디펜타에리스리톨헥사(메타)아크릴레이트, 소르비톨헥사(메타)아크릴레이트, 포스파젠의 알킬렌 옥사이드 변성 헥사(메타)아크릴레이트, 카프로락톤 변성 디펜타에리스리톨헥사(메타)아크릴레이트 등의 (메타)아크릴산 에스테르류를 들 수 있다. 단, 병용하는 적어도 1개의 에틸렌성 불포화 결합을 가지는 중합성 모노머는 유리(遊離)된 카르복시기를 갖지 않는다. In the composition for a gate insulating film of the present invention, one or more types of polymerizable monomers (C) having at least one ethylenically unsaturated bond can be used in combination as components other than the bisphenol-type epoxy (meth)acrylate compound to be light or thermally cured. . For example, (meth)acrylic esters having a hydroxyl group such as 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, and 2-ethylhexyl (meth)acrylate, and ethylene glycol di (Meth)acrylate, diethylene glycol di(meth)acrylate, triethylene glycol di(meth)acrylate, tetraethylene glycol di(meth)acrylate, tetramethylene glycol di(meth)acrylate, trimethylolpropanetri (Meth)acrylate, trimethylolethane tri(meth)acrylate, pentaerythritol di(meth)acrylate, pentaerythritol tri(meth)acrylate, pentaerythritol tetra(meth)acrylate, dipentaerythritol tetra(meth) Acrylate, glycerol (meth) acrylate, sorbitol penta (meth) acrylate, dipentaerythritol penta (meth) acrylate, or dipentaerythritol hexa (meth) acrylate, sorbitol hexa (meth) acrylate, phosphazene (Meth)acrylic acid esters, such as alkylene oxide-modified hexa(meth)acrylate and caprolactone-modified dipentaerythritol hexa(meth)acrylate, are mentioned. However, the polymerizable monomer having at least one ethylenically unsaturated bond used in combination does not have a free carboxyl group.

본 발명의 게이트 절연막용 조성물로 이루어지는 경화물에 있어서, (A)성분이 40~90질량%, 바람직하게는 50~80질량% 포함되도록 한다. 또한 중합성 모노머(C)는 경화물 중에 60질량% 이하의 범위로 사용하는 것이 좋고, 바람직하게는 5~60질량% 첨가하는 것이 좋다. In the cured product comprising the composition for a gate insulating film of the present invention, the component (A) is contained in an amount of 40 to 90% by mass, preferably 50 to 80% by mass. In addition, the polymerizable monomer (C) is preferably used in a range of 60% by mass or less in the cured product, and preferably 5 to 60% by mass is added.

본 발명의 게이트 절연막용 조성물에 있어서 (B)광중합 개시제 또는 열중합 개시제 중 광중합 개시제로는, 예를 들면, 아세토페논, 2,2-디에톡시아세토페논, p-디메틸아세토페논, p-디메틸아미노프로피오페논, 디클로로아세토페논, 트리클로로아세토페논, p-tert-부틸아세토페논 등의 아세토페논류, 벤조페논, 2-클로로벤조페논, p,p'-비스디메틸아미노벤조페논 등의 벤조페논류, 벤질, 벤조인, 벤조인메틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르 등의 벤조인에테르류, 2-(o-클로로페닐)-4,5-페닐비이미다졸, 2-(o-클로로페닐)-4,5-디(m-메톡시페닐)비이미다졸, 2-(o-플루오로페닐)-4,5-디페닐비이미다졸, 2-(o-메톡시페닐)-4,5-디페닐비이미다졸, 2,4,5-트리아릴비이미다졸 등의 비이미다졸계 화합물류, 2-트리클로로메틸-5-스티릴-1,3,4-옥사디아졸, 2-트리클로로메틸-5-(p-시아노스티릴)-1,3,4-옥사디아졸, 2-트리클로로메틸-5-(p-메톡시스티릴)-1,3,4-옥사디아졸 등의 할로메틸디아졸 화합물류, 2,4,6-트리스(트리클로로메틸)-1,3,5-트리아진, 2-메틸-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-페닐-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-(4-클로로페닐)-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-(4-메톡시페닐)-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-(4-메톡시나프틸)-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-(4-메톡시스티릴)-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-(3,4,5-트리메톡시스티릴)-4,6-비스(트리클로로메틸)-1,3,5-트리아진, 2-(4-메틸티오스티릴)-4,6-비스(트리클로로메틸)-1,3,5-트리아진 등의 할로메틸-S-트리아진계 화합물류, 1,2-옥탄디온, 1-[4-(페닐티오)페닐]-,2-(o-벤조일옥심), 1-(4-페닐술파닐페닐)부탄-1,2-디온-2-옥심-o-벤조에이트, 1-(4-메틸술파닐페닐)부탄-1,2-디온-2-옥심-o-아세테이트, 1-(4-메틸술파닐페닐)부탄-1-온 옥심-o-아세테이트 등의 o-아실옥심계 화합물류, 벤질디메틸케탈, 티오크산톤, 2-클로로티오크산톤, 2,4-디에틸티오크산톤, 2-메틸티오크산톤, 2-이소프로필티오크산톤 등의 황 화합물, 2-에틸안트라퀴논, 옥타메틸안트라퀴논, 1,2-벤즈안트라퀴논, 2,3-디페닐안트라퀴논 등의 안트라퀴논류, 아조비스이소부틸니트릴, 벤조일퍼옥사이드, 쿠멘퍼옥시드 등의 유기 과산화물, 2-메르캅토벤조이미다졸, 2-메르캅토벤조옥사졸, 2-메르캅토벤조티아졸 등의 티올 화합물, 트리에탄올아민, 트리에틸아민 등의 제3급 아민 등을 들 수 있다. 이 중에서도 고감도의 게이트 절연막용 감광성 조성물을 얻기 쉬운 관점에서, o-아실옥심계 화합물류를 사용하는 것이 바람직하다. 또한 이들 광중합 개시제를 2종류 이상 사용할 수도 있다. 한편, 본 발명에서 말하는 광중합 개시제란, 증감제를 포함하는 의미로 사용된다. In the composition for a gate insulating film of the present invention, (B) a photopolymerization initiator or a photopolymerization initiator among the thermal polymerization initiators, for example, acetophenone, 2,2-diethoxyacetophenone, p-dimethylacetophenone, p-dimethylamino Acetophenones such as propiophenone, dichloroacetophenone, trichloroacetophenone, p-tert-butylacetophenone, benzophenone, 2-chlorobenzophenone, benzophenones such as p,p'-bisdimethylaminobenzophenone , Benzoin ethers such as benzyl, benzoin, benzoin methyl ether, benzoin isopropyl ether, and benzoin isobutyl ether, 2-(o-chlorophenyl)-4,5-phenylbiimidazole, 2-( o-chlorophenyl)-4,5-di(m-methoxyphenyl)biimidazole, 2-(o-fluorophenyl)-4,5-diphenylbiimidazole, 2-(o-methoxyphenyl) ) Biimidazole compounds such as -4,5-diphenylbiimidazole, 2,4,5-triarylbiimidazole, 2-trichloromethyl-5-styryl-1,3,4-oxa Diazole, 2-trichloromethyl-5-(p-cyanostyryl)-1,3,4-oxadiazole, 2-trichloromethyl-5-(p-methoxystyryl)-1,3, Halomethyldiazole compounds such as 4-oxadiazole, 2,4,6-tris(trichloromethyl)-1,3,5-triazine, 2-methyl-4,6-bis(trichloromethyl) -1,3,5-triazine, 2-phenyl-4,6-bis(trichloromethyl)-1,3,5-triazine, 2-(4-chlorophenyl)-4,6-bis(trichloro Romethyl)-1,3,5-triazine, 2-(4-methoxyphenyl)-4,6-bis(trichloromethyl)-1,3,5-triazine, 2-(4-methoxy Naphthyl)-4,6-bis(trichloromethyl)-1,3,5-triazine, 2-(4-methoxystyryl)-4,6-bis(trichloromethyl)-1,3, 5-triazine, 2-(3,4,5-trimethoxystyryl)-4,6-bis(trichloromethyl)-1,3,5-triazine, 2-(4-methylthiostyryl )-4,6-bis(trichloromethyl)-1,3,5-triazine, and other halomethyl-S-triazine compounds, 1,2-octanedione, 1-[4-(phenylthio)phenyl ]-,2-(o-benzoyloxime), 1-(4-phenylsulfanylphenyl)butane-1,2-dione-2-oxime-o-benzoate, 1-(4-methylsulfanylphenyl)butane -1,2-dione-2-oxime-o- O-acyloxime compounds such as acetate, 1-(4-methylsulfanylphenyl)butan-1-one oxime-o-acetate, benzyldimethylketal, thioxanthone, 2-chlorothioxanthone, 2,4 -Sulfur compounds such as diethyl thioxanthone, 2-methyl thioxanthone, and 2-isopropyl thioxanthone, 2-ethyl anthraquinone, octamethyl anthraquinone, 1,2-benzanthraquinone, 2,3-di Anthraquinones such as phenylanthraquinone, organic peroxides such as azobisisobutylnitrile, benzoyl peroxide, and cumene peroxide, 2-mercaptobenzoimidazole, 2-mercaptobenzooxazole, 2-mercaptobenzothiazole Thiol compounds such as, and tertiary amines such as triethanolamine and triethylamine. Among these, it is preferable to use o-acyloxime compounds from the viewpoint of easy obtaining a photosensitive composition for a gate insulating film with high sensitivity. Moreover, two or more types of these photoinitiators can also be used. On the other hand, the photoinitiator used in the present invention is used in the sense of including a sensitizer.

또한 (B)에서의 열중합 개시제로는, 예를 들면, 과산화 벤조일, 과산화 라우로일, 디-t-부틸퍼옥시헥사하이드로테레프탈레이트, t-부틸퍼옥시-2-에틸헥사노에이트, 1,1-t-부틸퍼옥시-3,3,5-트리메틸시클로헥산 등의 유기 과산화물, 아조비스이소부티로니트릴, 아조비스-4-메톡시-2,4-디메틸발레로니트릴, 아조비스시클로헥사논-1-카르보니트릴, 아조디벤조일, 2,2-아조비스(1-아세톡시-1-페닐에탄) 등의 아조 화합물, 과황산 칼륨, 과황산 암모늄 등의 수용성 촉매 및 과산화물 혹은 과황산염과 환원제의 조합에 의한 레독스(redox) 촉매 등, 통상의 라디칼 중합에 사용할 수 있는 것은 어느 것이든 사용 가능하다. 본 발명의 게이트 절연막용 조성물의 보존 안정성이나 경화물의 형성 조건을 고려하여 선정할 수 있다. 열중합 개시제는 1종 또는 2종 이상 사용해도 되고, 광중합 개시제와, 증감제와 병용할 수 있다. Further, examples of the thermal polymerization initiator in (B) include benzoyl peroxide, lauroyl peroxide, di-t-butylperoxyhexahydroterephthalate, t-butylperoxy-2-ethylhexanoate, 1 Organic peroxides such as ,1-t-butylperoxy-3,3,5-trimethylcyclohexane, azobisisobutyronitrile, azobis-4-methoxy-2,4-dimethylvaleronitrile, azobiscyclo Azo compounds such as hexanone-1-carbonitrile, azodibenzoyl, 2,2-azobis(1-acetoxy-1-phenylethane), water-soluble catalysts such as potassium persulfate and ammonium persulfate, and peroxides or persulfates Any one that can be used for conventional radical polymerization, such as a redox catalyst obtained by combining a reducing agent and a reducing agent, can be used. It can be selected in consideration of the storage stability of the composition for a gate insulating film of the present invention and conditions for forming a cured product. Thermal polymerization initiators may be used alone or in combination of two or more, and can be used in combination with a photoinitiator and a sensitizer.

본 발명의 게이트 절연막용 조성물에 있어서 (B)광중합 개시제 또는 열중합 개시제는, 얻어지는 경화물 중 (B)성분이 0.1~30질량%, 바람직하게는 1~20질량%가 되도록 한다. (B)성분이 0.1질량% 미만에서는 광중합 또는 열중합의 속도가 느려지고, 광중합에 있어서는 감도가 저하하는 경향이 있기 때문에 바람직하지 않고, 30질량%를 넘으면, 광중합에 있어서는 감도가 너무 강해 패턴 선폭이 패턴 마스크에 대하여 굵어진 상태가 되어, 마스크에 대하여 충실한 선폭을 재현하기 어려워지는 경향이 있어 바람직하지 않다. 또한 광 또는 열중합 개시제의 양이 지나치게 많으면 후공정에서의 가열시에 가스 발생의 원인이 되기 쉽다. In the composition for a gate insulating film of the present invention, the (B) photopolymerization initiator or the thermal polymerization initiator makes the component (B) in the resulting cured product 0.1 to 30 mass%, preferably 1 to 20 mass%. If the component (B) is less than 0.1% by mass, the speed of photopolymerization or thermal polymerization is slowed, and sensitivity tends to decrease in photopolymerization, which is not preferable.If it exceeds 30% by mass, the sensitivity is too strong in photopolymerization and the pattern line width is patterned. It is not preferable because it tends to become thicker with respect to the mask, making it difficult to reproduce the line width faithful to the mask. In addition, if the amount of the photo or thermal polymerization initiator is too large, it is likely to cause gas generation during heating in a post process.

본 발명의 게이트 절연막용 조성물에서는, 상기 (A)~(B) 외에(경우에 따라서 (A)~(C) 외에) 용제를 사용해서 점도를 조정하는 것이 바람직하다. 용제로는, 예를 들면, 메탄올, 에탄올, n-프로판올, 이소프로판올, 에틸렌글리콜, 프로필렌글리콜 등의 알코올류, α- 혹은 β-테르피네올(terpineol) 등의 테르펜(terpene)류 등, 아세톤, 메틸에틸케톤, 시클로헥사논, N-메틸-2-피롤리돈 등의 케톤류, 톨루엔, 크실렌, 테트라메틸벤젠 등의 방향족 탄화수소류, 셀로솔브, 메틸셀로솔브, 에틸셀로솔브, 카르비톨, 메틸카르비톨, 에틸카르비톨, 부틸카르비톨, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 트리에틸렌글리콜모노메틸에테르, 트리에틸렌글리콜모노에틸에테르 등의 글리콜에테르류, 아세트산에틸, 아세트산부틸, 셀로솔브아세테이트, 에틸셀로솔브아세테이트, 부틸셀로솔브아세테이트, 카르비톨아세테이트, 에틸카르비톨아세테이트, 부틸카르비톨아세테이트, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트 등의 아세트산 에스테르류 등을 들 수 있고, 이들을 이용해서 용해, 혼합시킴으로써 균일한 용액상의 조성물로 할 수 있다. In the composition for a gate insulating film of the present invention, it is preferable to adjust the viscosity using a solvent other than the above (A) to (B) (other than (A) to (C) in some cases). Examples of the solvent include alcohols such as methanol, ethanol, n-propanol, isopropanol, ethylene glycol, and propylene glycol, terpenes such as α- or β-terpineol, and acetone, Ketones such as methyl ethyl ketone, cyclohexanone, and N-methyl-2-pyrrolidone, aromatic hydrocarbons such as toluene, xylene, and tetramethylbenzene, cellosolve, methyl cellosolve, ethyl cellosolve, carbitol, Methylcarbitol, ethylcarbitol, butylcarbitol, propylene glycol monomethyl ether, propylene glycol monoethyl ether, dipropylene glycol monomethyl ether, dipropylene glycol monoethyl ether, triethylene glycol monomethyl ether, triethylene glycol monoethyl Glycol ethers such as ether, ethyl acetate, butyl acetate, cellosolve acetate, ethyl cellosolve acetate, butyl cellosolve acetate, carbitol acetate, ethyl carbitol acetate, butyl carbitol acetate, propylene glycol monomethyl ether acetate, And acetic acid esters such as propylene glycol monoethyl ether acetate, and the like, and dissolving and mixing them using them to obtain a uniform solution-like composition.

본 발명의 게이트 절연막을 부여하는 조성물은 에틸렌성 불포화 결합기를 가지는 비스페놀형 에폭시(메타)아크릴레이트 화합물(A)을 필수 성분으로 포함하지만, 광경화 특성이나 열경화 특성을 비롯해 원하는 특성으로 설계하기 위해 그 밖의 수지 성분을 포함시킬 수 있다. 예를 들면, 알칼리 가용성을 부여하기 위해, 비스페놀형 에폭시(메타)아크릴레이트 화합물(A)에 산 이무수물 및 산 일무수물을 반응시켜서 얻어지는, 에틸렌성 불포화 결합기 함유 알칼리 가용성 수지(D)를 공존시켜도 된다. (D)성분을 공존시킬 수 있는 (A)성분과의 비율(A)/(D)는 70/30에서 40/60의 범위이며, 70/30보다 (D)성분이 적으면 조성물에 알칼리 가용성을 부여하기가 곤란해진다. 또한 40/60보다 (D)성분이 많아지면 조성물을 이용해서 게이트 절연막으로 했을 때에, 잔존 카르복실기에 의한 트랜지스터 특성에 대한 악영향이 우려된다. 이 잔존 카르복실기의 양을 저감하기 위해, (E)에폭시 수지를 더 공존시키는 것도 가능하지만, (A)/(D)=40/60보다 (D)성분이 많아지면 150℃ 이하의 온도로 포스트베이킹했을 경우에는 충분히 잔존 카르복실기를 저감하기가 곤란하다. The composition for imparting the gate insulating film of the present invention contains a bisphenol-type epoxy (meth)acrylate compound (A) having an ethylenically unsaturated bond group as an essential component, but in order to design it with desired properties, including photocuring properties and thermosetting properties. Other resin components can be included. For example, in order to impart alkali solubility, an ethylenically unsaturated bond-containing alkali-soluble resin (D) obtained by reacting a bisphenol-type epoxy (meth)acrylate compound (A) with an acid dianhydride and an acid monoanhydride may coexist. do. The ratio (A)/(D) with the component (A) that can coexist the component (D) is in the range of 70/30 to 40/60, and if the component (D) is less than 70/30, it is alkali-soluble in the composition. It becomes difficult to give. In addition, if the component (D) is more than 40/60, when the composition is used to form a gate insulating film, there is a concern about an adverse effect on transistor characteristics due to residual carboxyl groups. In order to reduce the amount of this residual carboxyl group, it is possible to further coexist (E) epoxy resin, but if the (D) component is more than (A)/(D)=40/60, post-baking at a temperature of 150°C or less In the case of doing so, it is difficult to sufficiently reduce the remaining carboxyl groups.

(A)성분으로부터 (D)성분으로 유도할 경우에 이용하는 산 이무수물의 예로는, 펜탄테트라카르본산, 시클로헥산테트라카르본산, 벤조페논테트라카르본산, 비페닐테트라카르본산, 비페닐에테르테트라카르본산 등의 산 이무수물을 들 수 있고, 산 일무수물의 예로는 아디프산, 헥사하이드로프탈산, 테트라하이드로프탈산, 프탈산, 트리멜리트산 등의 산 일무수물을 들 수 있다. Examples of the acid dianhydride used when deriving from component (A) to component (D) include pentanetetracarboxylic acid, cyclohexanetetracarboxylic acid, benzophenonetetracarboxylic acid, biphenyltetracarboxylic acid, and biphenylethertetracarboxylic acid. And acid dianhydrides such as, and examples of the acid monoanhydride include acid monoanhydrides such as adipic acid, hexahydrophthalic acid, tetrahydrophthalic acid, phthalic acid, and trimellitic acid.

(D)에틸렌성 불포화 결합기 함유 알칼리 가용성 수지의 분자량 범위로는 중량평균 분자량(Mw)이 2,000~10,000 사이인 것이 바람직하고, 3,000~7,000 사이인 것이 특히 바람직하다. 또한 (D)는 그 산가가 30~200KOHmg/g의 범위에 있는 것이 바람직하다. (D) As the molecular weight range of the alkali-soluble resin containing an ethylenically unsaturated bond group, the weight average molecular weight (Mw) is preferably between 2,000 and 10,000, and particularly preferably between 3,000 and 7,000. In addition, (D) preferably has an acid value in the range of 30 to 200 KOHmg/g.

(E)에폭시 수지로는, 페놀 노볼락형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비페닐형 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있고, 에폭시기를 2개 이상 가지는 에폭시 수지 또는 에폭시 화합물을 이용할 수 있다. (E) As the epoxy resin, a phenol novolak type epoxy resin, a bisphenol A type epoxy resin, a biphenyl type epoxy resin, an alicyclic epoxy resin, etc. can be mentioned, and an epoxy resin or an epoxy compound having two or more epoxy groups is used. I can.

소스 전극(40) 및 드레인 전극(41)은 각종 재료로 구성할 수 있다. 소스 전극(40) 및 드레인 전극(41)의 재료로는, 예를 들어 금, 은, 니켈 등의 금속 콜로이드 입자를 분산시킨 용액 혹은 은 등의 금속입자를 도전 재료로서 이용한 페이스트를 들 수 있다. 또한 예를 들면, 금속이나 합금, 투명 도전막 재료를, 전면(全面)에 스퍼터법이나 증착법 등으로 성막한 후, 레지스트 재료를 이용해서 포토리소그래피법이나 스크린 인쇄법으로 원하는 레지스트 패턴을 형성한 후, 산 등의 에칭액으로 에칭함으로써 원하는 패턴을 형성할 수 있다. 또한 금속이나 합금, 투명 도전막 재료를, 마스크를 이용해서 스퍼터법이나 증착법으로 직접 원하는 패턴을 형성할 수도 있다. 이들 스퍼터법이나 증착법에 사용할 수 있는 금속 재료로는 알루미늄, 몰리브덴, 크롬, 티탄, 탄탈, 니켈, 구리, 은, 금, 백금, 팔라듐 등을, 투명 도전막 재료로는 ITO 등을 들 수 있다. The source electrode 40 and the drain electrode 41 can be made of various materials. As a material of the source electrode 40 and the drain electrode 41, for example, a solution in which colloidal metal particles such as gold, silver, and nickel are dispersed, or a paste using metal particles such as silver as a conductive material may be mentioned. In addition, for example, a metal, an alloy, or a transparent conductive film material is formed on the entire surface by a sputtering method or a vapor deposition method, and then a desired resist pattern is formed by a photolithography method or a screen printing method using a resist material. , A desired pattern can be formed by etching with an etching solution such as an acid. In addition, a desired pattern can also be directly formed by a sputtering method or a vapor deposition method using a metal, an alloy, or a transparent conductive film material using a mask. Metal materials that can be used in these sputtering and vapor deposition methods include aluminum, molybdenum, chromium, titanium, tantalum, nickel, copper, silver, gold, platinum, palladium, and the like, and transparent conductive film materials include ITO.

유기 반도체층(50)은 트랜지스터 동작시에 채널을 형성하는 액티브 반도체영역이며, 유기 반도체막으로 구성된다. 유기 반도체층(50)은 각종 재료로 구성되어도 되는데, 예를 들면 펜타센(pentacene)이나 안트라센, 루브렌(rubrene) 등의 다환 방향족 탄화수소, 테트라시아노퀴노디메탄(TCNQ) 등의 저분자 화합물, 폴리아세틸렌이나 폴리-3-헥실티오펜(P3HT), 폴리파라페닐렌비닐렌(PPV) 등의 폴리머 등을 이용해도 된다. The organic semiconductor layer 50 is an active semiconductor region that forms a channel during transistor operation, and is formed of an organic semiconductor film. The organic semiconductor layer 50 may be made of various materials, for example, polycyclic aromatic hydrocarbons such as pentacene, anthracene, and rubrene, low molecular compounds such as tetracyanoquinodimethane (TCNQ), Polymers such as polyacetylene, poly-3-hexylthiophene (P3HT), and polyparaphenylenevinylene (PPV) may be used.

한편, 도 1에는 도시하지 않았지만, 본 실시형태에 따른 유기 박막 트랜지스터는 필요에 따라서 봉지층(sealing layer), 차광층 등을 마련해도 된다. On the other hand, although not shown in Fig. 1, the organic thin film transistor according to the present embodiment may be provided with a sealing layer, a light-shielding layer, or the like, if necessary.

다음으로, 도 2를 이용해서, 본 발명의 실시형태 1에 따른 유기 박막 트랜지스터의 제조방법에 대해 설명한다. 도 2는 실시형태 1에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 도면이다. 한편, 도 2에서는 상술한 게이트 절연막을 이용한 예를 들어 설명한다. Next, a method of manufacturing an organic thin film transistor according to Embodiment 1 of the present invention will be described with reference to Fig. 2. 2 is a diagram for explaining a method of manufacturing an organic thin film transistor according to the first embodiment. Meanwhile, in FIG. 2, an example using the above-described gate insulating film will be described.

도 2(i)는 게이트 전극 형성 공정의 일례를 나타낸 도면이다. 게이트 전극 형성 공정에서는 절연 기판(10) 상에 게이트 전극(20)을 성막한다. 2(i) is a diagram showing an example of a gate electrode forming process. In the gate electrode formation process, the gate electrode 20 is formed on the insulating substrate 10.

도 2(ii)는 게이트 절연막 형성 공정의 일례를 나타낸 도면이다. 게이트 절연막 형성 공정에서는 게이트 전극(20) 상에 게이트 절연막용 조성물을 도포하고, 그 도막 위에 포토레지스트를 도포하고, 노광, 현상에 의해 원하는 패턴으로 형성한 후, 반응성 이온 에칭에 의해 포토레지스트를 제거한 부분의 게이트 절연막을 제거하고, 포토레지스트를 박리한 후, 열경화시킴으로써 성막한다. (게이트 절연막 조성물의 (B)성분으로 광중합 개시제를 이용하고, 노광, 유기 용제 현상하는 것에 의해서도 게이트 절연막의 패턴 형성은 가능하다.) 이로써, 게이트 절연막(30)이 완성된다. 2(ii) is a diagram showing an example of a gate insulating film forming process. In the gate insulating film formation process, a composition for a gate insulating film is applied on the gate electrode 20, a photoresist is applied on the coating film, and after forming a desired pattern by exposure and development, the photoresist is removed by reactive ion etching. After removing the partial gate insulating film, peeling off the photoresist, it is formed by thermosetting. (Pattern formation of the gate insulating film is also possible by using a photopolymerization initiator as the component (B) of the gate insulating film composition and performing exposure and developing with an organic solvent.) Thereby, the gate insulating film 30 is completed.

도 2(iii)는 소스·드레인 전극 형성 공정의 일례를 나타낸 도면이다. 소스·드레인 전극 형성 공정에서는 게이트 절연막(30) 상에 소스 전극(40) 및 드레인 전극(41)이 형성된다. 소스 전극(40) 및 드레인 전극(41)은 게이트 전극(20)의 중앙영역은 개구부가 되도록, 게이트 전극(20)의 양단부의 위쪽에 형성되고, 게이트 전극(20)의 양단부와 일부 겹치는 위치에 형성된다. 한편, 소스 전극(40)과 드레인 전극(41)은 같은 재료로 구성되어 있으므로, 소스 전극(40)과 드레인 전극(41)이 바뀌어서 형성되어도 된다. 소스 전극(40) 및 드레인 전극(41)의 형성방법은 따지지 않는다. 예를 들면, 포토리소그래피법이나 디스펜서법 외에, 스크린 인쇄법, 잉크젯법, 플렉소 인쇄법, 반전 오프셋 인쇄법 등의 인쇄법으로 형성되어도 된다. 상술한 바와 같이, 스퍼터법이나 증착법을 이용해서 성막하고, 그 후에 포토리소그래피나 스크린 인쇄로 소정 패턴을 형성해도 되고, 마스크를 이용해서 스퍼터법이나 증착법으로 소정 패턴으로 성막하여 구성해도 된다. 사용하는 재료는 도 1에서 설명한 대로 각종 재료를 사용할 수 있다. 한편, 소스 전극(40) 및 드레인 전극(41) 형성후의 게이트 절연막(30)의 표면 평활성이 유지되고 있는 것이 필요하다. Fig. 2(iii) is a diagram showing an example of a source/drain electrode formation process. In the source/drain electrode formation process, the source electrode 40 and the drain electrode 41 are formed on the gate insulating film 30. The source electrode 40 and the drain electrode 41 are formed above both ends of the gate electrode 20 so that the central region of the gate electrode 20 becomes an opening, and are partially overlapped with both ends of the gate electrode 20. Is formed. On the other hand, since the source electrode 40 and the drain electrode 41 are made of the same material, the source electrode 40 and the drain electrode 41 may be formed by changing them. The method of forming the source electrode 40 and the drain electrode 41 is not considered. For example, in addition to the photolithography method and the dispenser method, it may be formed by a printing method such as a screen printing method, an inkjet method, a flexo printing method, and a reverse offset printing method. As described above, a film may be formed using a sputtering method or an evaporation method, and then a predetermined pattern may be formed by photolithography or screen printing, or a film may be formed in a predetermined pattern by a sputtering method or a vapor deposition method using a mask. As the material to be used, various materials may be used as described in FIG. 1. On the other hand, it is necessary that the surface smoothness of the gate insulating film 30 after the formation of the source electrode 40 and the drain electrode 41 is maintained.

도 2(iv)는 유기 반도체층 형성 공정의 일례를 나타낸 도면이다. 유기 반도체층 형성 공정에서는 소스 전극(40) 및 드레인 전극(41)의 개구부에 있어, 게이트 절연막(30)이 노출된 부분에 유기 반도체막이 형성된다. 유기 반도체층(50)의 형성방법은 따지지 않으며, 각종 방법으로 형성되어도 된다. 유기 반도체층(50)은 게이트 절연막(30) 상에 형성됨과 아울러, 소스 전극(40)과 드레인 전극(41) 각각의 개구부측 단부를 덮도록 형성된다. 유기 반도체층(50)도 도 1에서 설명한 대로, 각종 재료로 구성되어도 된다. 2(iv) is a diagram showing an example of an organic semiconductor layer forming process. In the organic semiconductor layer forming process, an organic semiconductor film is formed in the opening portion of the source electrode 40 and the drain electrode 41, where the gate insulating film 30 is exposed. The method of forming the organic semiconductor layer 50 is not considered, and may be formed by various methods. The organic semiconductor layer 50 is formed on the gate insulating layer 30 and is formed to cover the end portions of each of the source electrode 40 and the drain electrode 41 on the opening side. The organic semiconductor layer 50 may also be made of various materials, as described in FIG. 1.

[실시형태 2] [Embodiment 2]

도 3은 본 발명의 실시형태 2에 따른 유기 박막 트랜지스터의 일례를 나타낸 단면 구성도이다. 실시형태 2에 따른 유기 박막 트랜지스터는 절연 기판(10), 게이트 전극(20), 게이트 절연막(30)을 구비하고, 이들이 밑에서부터 순서대로 적층되어 구성되어 있는 점은 실시형태 1에 따른 유기 박막 트랜지스터와 동일하다. 따라서, 이들 구성 요소에는 실시형태 1과 동일한 참조 부호를 부여하고 설명을 생략한다. 3 is a cross-sectional configuration diagram showing an example of an organic thin film transistor according to Embodiment 2 of the present invention. The organic thin film transistor according to the second embodiment includes an insulating substrate 10, a gate electrode 20, and a gate insulating film 30, and the fact that they are stacked in order from the bottom is the organic thin film transistor according to the first embodiment. Is the same as Therefore, these constituent elements are denoted by the same reference numerals as those in the first embodiment, and description thereof is omitted.

실시형태 2에 따른 유기 박막 트랜지스터는 게이트 절연막(30) 상의 전면(全面)에 유기 반도체층(51)이 형성되고, 유기 반도체층(51) 위에 소스 전극(42) 및 드레인 전극(43)이 형성되어 있는 점에서, 실시형태 1에 따른 유기 박막 트랜지스터와 차이가 있다. In the organic thin film transistor according to the second embodiment, the organic semiconductor layer 51 is formed on the entire surface of the gate insulating film 30, and the source electrode 42 and the drain electrode 43 are formed on the organic semiconductor layer 51 In that it is different from the organic thin film transistor according to the first embodiment.

실시형태 2에 따른 유기 박막 트랜지스터는 보텀 게이트·톱 콘택트 구조라고 부르는 구조를 가지고 있다. 이처럼, 본 발명에 따른 유기 박막 트랜지스터는 게이트 전극(20) 상에 게이트 절연막(30)이 형성되어 있는 구성을 가지고 있으면, 톱 콘택트 구조로 구성되어도 된다. The organic thin film transistor according to Embodiment 2 has a structure called a bottom gate-top contact structure. As described above, the organic thin film transistor according to the present invention may have a top contact structure as long as the gate insulating film 30 is formed on the gate electrode 20.

한편, 소스 전극(42)과 드레인 전극(43)은 두께방향의 형성위치는 유기 반도체층(50) 위이며, 실시형태 1과 다르지만, 상부면에서 봤을 때의 위치는 게이트 전극(20)의 양단부를 덮는 위치인 점에서, 실시형태 1에 따른 유기 박막 트랜지스터와 동일하다. On the other hand, the source electrode 42 and the drain electrode 43 are formed on the organic semiconductor layer 50 in the thickness direction, and are different from the first embodiment, but the positions when viewed from the top surface are at both ends of the gate electrode 20 It is the same as that of the organic thin film transistor according to the first embodiment in that it is a position to cover.

실시형태 2에 따른 유기 박막 트랜지스터의 제조방법에 대해서는, 도 2(iii)에서 설명한 소스·드레인 전극 형성 공정과, 도 2(iv)에서 설명한 유기 반도체층 형성 공정의 순서를 바꿔서, 유기 반도체층 형성 공정에서, 게이트 절연막(30)의 전면에 유기 반도체층(51)을 형성하면 되고, 다른 공정은 실시형태 1에 따른 유기 박막 트랜지스터의 제조방법과 동일하므로 설명을 생략한다. Regarding the method of manufacturing the organic thin film transistor according to the second embodiment, the order of forming the source/drain electrode described in FIG. 2(iii) and the process of forming the organic semiconductor layer described in FIG. 2(iv) are changed to form an organic semiconductor layer. In the process, the organic semiconductor layer 51 may be formed on the entire surface of the gate insulating film 30, and the other processes are the same as the manufacturing method of the organic thin film transistor according to the first embodiment, and thus a description thereof will be omitted.

이처럼, 실시형태 1 내지 2에서 설명한 것과 같이, 본 발명에 따른 유기 박막 트랜지스터는 게이트 전극(20) 상에 게이트 절연막(30)이 형성된 보텀 게이트 구조를 가진다면, 각종 구조의 유기 박막 트랜지스터에 적용할 수 있다. As described above, as described in Embodiments 1 to 2, if the organic thin film transistor according to the present invention has a bottom gate structure in which the gate insulating film 30 is formed on the gate electrode 20, it can be applied to organic thin film transistors of various structures. I can.

실시예Example

다음으로, 본 발명의 실시예에 따른 유기 박막 트랜지스터에 대해 설명한다. 본 실시예에 따른 유기 박막 트랜지스터에서는 유기 반도체층(50)에 저분자 반도체인 펜타센을 이용해서, 도 1에 도시한 실시형태 1에 따른 보텀 콘택트 구조의 유기 박막 트랜지스터를 제작하고, 비교예에 따른 유기 박막 트랜지스터와 특성을 비교하였다. 한편, 이하의 각 실시예에서는 실시형태 1에 따른 유기 박막 트랜지스터와 동일한 구성 요소에 대해서는 동일한 참조 부호를 부여하고 그 설명을 생략한다. Next, an organic thin film transistor according to an embodiment of the present invention will be described. In the organic thin film transistor according to the present embodiment, an organic thin film transistor having a bottom contact structure according to Embodiment 1 shown in FIG. 1 was fabricated using pentacene, which is a low molecular weight semiconductor, for the organic semiconductor layer 50, and The characteristics of the organic thin film transistor were compared. On the other hand, in each of the following examples, the same reference numerals are assigned to the same components as those of the organic thin film transistor according to the first embodiment, and description thereof is omitted.

[실시예 1] [Example 1]

본 발명의 실시예 1에 따른 유기 박막 트랜지스터는 아래와 같이 제작하였다. 먼저, 절연 기판(10)으로서 유리 기판(20mm□)을 이용하고, 이 절연 기판(10) 상에 게이트 전극(20)이 되는 Al을, 진공 증착법으로 50nm의 막두께가 되도록 성막하였다. 막두께의 측정은 촉침식 표면형상 측정기(Dektak3030, 얼백사(ULVAC, Inc.) 제품)를 이용해서, 성막부와 비(非)성막부의 단차를 측정하였다. 이하의 각 공정에서 성막하는 막두께의 측정은 동일한 방법으로 실시하였다. An organic thin film transistor according to Example 1 of the present invention was fabricated as follows. First, a glass substrate (20 mm square) was used as the insulating substrate 10, and Al serving as the gate electrode 20 was formed on the insulating substrate 10 to a film thickness of 50 nm by vacuum evaporation. The film thickness was measured using a stylus type surface shape measuring device (Dektak3030, manufactured by ULVAC, Inc.), and the level difference between the film-forming part and the non-film-forming part was measured. The measurement of the film thickness formed in each of the following steps was performed in the same manner.

다음으로, 게이트 절연막용 조성물 1(조성은 표 1에 기재)을 스핀 코트법으로 도포한 후, 핫 플레이트 상에서 90℃로 90초간 프리베이킹하였다. 그 후, 도막 전면에 4.5mW/㎠의 초고압 수은 램프로 파장 365nm의 자외선을 800mJ/㎠ 조사하여 광경화 반응을 하였다. 그리고 핫 플레이트를 이용해서 150℃, 60분간 가열 경화 처리를 하여, 막두께 480nm의 게이트 절연막(30)을 형성하였다. Next, the gate insulating film composition 1 (composition shown in Table 1) was applied by a spin coating method, and then prebaked on a hot plate at 90°C for 90 seconds. Thereafter, the entire surface of the coating film was irradiated with ultraviolet rays having a wavelength of 365 nm of 800 mJ/cm 2 with an ultra-high pressure mercury lamp of 4.5 mW/cm 2 to perform a photocuring reaction. Then, heat curing treatment was performed at 150° C. for 60 minutes using a hot plate to form a gate insulating film 30 having a thickness of 480 nm.

이어서, 게이트 절연막(30) 상에 Au를 50nm의 막두께가 되도록 진공 증착법으로 전면 성막하고, 그 다음, 포지티브형 포토레지스트(OFPR800, 도쿄오카코교 가부시키가이샤 제품)를 스핀 코트법으로 도포하여 90℃로 90초 프리베이킹한 후, 패턴 형성용 포토마스크를 통해 4.5mW/㎠의 초고압 수은 램프로 파장 365nm의 자외선을 75mJ/㎠ 조사하였다. 그 후, 2.38wt% 테트라메틸암모늄하이드로옥시드(TMAH) 수용액을 이용해서 딥 현상으로 25초간 현상하고, 이어서 60초간 딥 수세하여, 포토레지스트의 노광부를 제거하였다. 다음으로 이 시료를 Au의 에칭액(AURUM-302 칸토카가쿠 가부시키가이샤)에 60초간 침지시켜 패터닝을 하였다. 그 후, 60초간 초순수(ultrapure water)로 수세하고, N2 블로우에 의해 건조시켜 소스 전극(40) 및 드레인 전극(41)을 형성하였다. Subsequently, Au was completely formed on the gate insulating film 30 by vacuum evaporation to a film thickness of 50 nm, and then, a positive photoresist (OFPR800, manufactured by Tokyo Okakogyo Co., Ltd.) was applied by a spin coat method. After pre-baking for 90 seconds at °C, UV rays having a wavelength of 365 nm were irradiated with a 4.5mW/cm2 ultra-high pressure mercury lamp through a photomask for pattern formation. Thereafter, a 2.38 wt% aqueous solution of tetramethylammonium hydroxide (TMAH) was used to develop for 25 seconds by dip development, followed by dip washing for 60 seconds to remove the exposed portion of the photoresist. Next, this sample was immersed in an Au etching solution (AURUM-302 Kanto Chemical Co., Ltd.) for 60 seconds to perform patterning. Thereafter, it was washed with ultrapure water for 60 seconds, and dried by blowing N 2 to form a source electrode 40 and a drain electrode 41.

다음으로, 소스 전극(40) 및 드레인 전극(41)의 개구부의 게이트 절연막(30) 상에, 진공 증착 장치를 사용해서 펜타센을 50nm 성막하여 유기 반도체층(50)을 형성하였다. Next, 50 nm of pentacene was formed on the gate insulating film 30 at the openings of the source electrode 40 and the drain electrode 41 by using a vacuum vapor deposition apparatus to form the organic semiconductor layer 50.

이상으로써, 유기 트랜지스터 1을 형성하였다. 이 유기 트랜지스터 1에 대해 트랜지스터 특성을 측정하였다. As described above, organic transistor 1 was formed. Transistor characteristics were measured for this organic transistor 1.

[실시예 2] [Example 2]

절연 기판(10)으로서, 두께 125㎛의 PEN 필름(제품명: 테오넥스(Teonex)(등록상표) Q65FA, 테이진 듀폰 필름 가부시키가이샤 제품)에 평탄화막으로서 플루오로폴리머(제품명: EPRIMA(등록상표) AL-X6, 아사히가라스 가부시키가이샤 제품)가 600nm 두께로 적층된 것을 이용한 것 외에는 실시예 1과 동일하게 해서 각 층을 형성하여 유기 트랜지스터 2를 형성하였다. 이 유기 트랜지스터 2에 대해 트랜지스터 특성을 측정하였다. As the insulating substrate 10, a fluoropolymer (product name: EPRIMA (registered trademark)) as a planarizing film on a 125 μm-thick PEN film (product name: Teonex (registered trademark) Q65FA, manufactured by Teijin DuPont Film Co., Ltd.) ) AL-X6, manufactured by Asahi Glass Co., Ltd.) were laminated to a thickness of 600 nm, and each layer was formed in the same manner as in Example 1 to form an organic transistor 2. Transistor characteristics were measured for this organic transistor 2.

[실시예 3] [Example 3]

게이트 절연막(30)의 형성 이외에는 실시예 1과 동일하게 해서 각 층을 형성하여 유기 트랜지스터 3을 형성하였다. Each layer was formed in the same manner as in Example 1 except for the formation of the gate insulating layer 30 to form the organic transistor 3.

게이트 절연막(30)은 다음과 같이 형성하였다. 게이트 절연막 조성물 2(조성은 표 1에 기재)를 스핀 코트법으로 도포한 후, 핫 플레이트 상에서 90℃로 90초간 프리베이킹하였다. 그 후, 패턴 형성용 포토마스크를 통해 4.5mW/㎠의 초고압 수은 램프로 파장 365nm의 자외선을 800mJ/㎠ 조사하여 노광 부분의 광경화 반응을 하였다. 그 다음, 이 노광된 도판(塗板)을 2.38wt% 테트라메틸암모늄하이드록시드(TMAH) 수용액을 이용해서 딥 현상으로 20초간 현상하고, 이어서 60초간 딥 수세를 실시하여 도막의 미노광부를 제거하였다. 그 후, 포스트베이킹으로서 핫 플레이트를 이용해서 150℃, 60분간 가열 경화 처리하여 게이트 절연막(30)을 형성하였다. The gate insulating film 30 was formed as follows. After applying the gate insulating film composition 2 (composition shown in Table 1) by a spin coating method, it was prebaked on a hot plate at 90°C for 90 seconds. Thereafter, through a photomask for pattern formation, an ultraviolet ray having a wavelength of 365 nm was irradiated with an ultra-high pressure mercury lamp of 4.5 mW/cm 2 and a photocuring reaction of the exposed portion was performed. Then, the exposed coating was developed for 20 seconds by dip development using a 2.38 wt% tetramethylammonium hydroxide (TMAH) aqueous solution, followed by dip washing for 60 seconds to remove the unexposed part of the coating film. . Thereafter, as a post-baking, a hot plate was used to heat cure at 150° C. for 60 minutes to form the gate insulating film 30.

이상과 같이 형성한 유기 트랜지스터 3에 대해 트랜지스터 특성을 측정하였다. The transistor characteristics were measured for the organic transistor 3 formed as described above.

[실시예 4] [Example 4]

절연 기판(10)으로서, 실시예 2에서 이용한 플루오로폴리머를 600nm 적층한 두께 125㎛의 PEN 필름을 사용한 것 외에는 실시예 3과 동일하게 해서 각 층을 형성하여 유기 트랜지스터 4를 형성하였다. 이 유기 트랜지스터 4에 대해 트랜지스터 특성을 측정하였다. As the insulating substrate 10, each layer was formed in the same manner as in Example 3, except that a PEN film having a thickness of 125 μm in which 600 nm of the fluoropolymer used in Example 2 was stacked was used to form an organic transistor 4. Transistor characteristics were measured for this organic transistor 4.

[비교예 1] [Comparative Example 1]

게이트 절연막 형성 공정을 이하에 나타낸 것과 같이 실시한 것 외에는 실시예 1과 동일하게 해서 각 층을 형성하여 유기 트랜지스터 3을 형성하였다. 게이트 절연막 형성 공정은 폴리이미드 와니스(varnish)(CT4112, 쿄세라 케미칼사 제품)를 스핀 코트법으로 도포하고, 질소 분위기하에 100℃로 10분간 가열 건조하고, 180℃로 1시간 가열하였다. 이로써, 막두께 680nm의 게이트 절연막을 형성하였다. 이 유기 트랜지스터 5에 대해 트랜지스터 특성을 측정하였다. Each layer was formed in the same manner as in Example 1, except that the gate insulating film formation step was performed as shown below, to form the organic transistor 3. In the gate insulating film formation step, polyimide varnish (CT4112, manufactured by Kyocera Chemical) was applied by a spin coating method, heated and dried at 100°C for 10 minutes in a nitrogen atmosphere, and heated at 180°C for 1 hour. Thus, a gate insulating film having a thickness of 680 nm was formed. Transistor characteristics were measured for this organic transistor 5.

[비교예 2 및 3] [Comparative Examples 2 and 3]

게이트 절연막 조성물 3(조성은 표 1에 기재)을 게이트 절연막 조성물 2 대신에 사용한 것 외에는 실시예 3 및 4와 동일하게 해서 각 층을 형성하여 유기 트랜지스터 6(비교예 2) 및 7(비교예 3)을 형성하였다. 한편, 게이트 절연막(30)의 막두께는 400nm였다. 이 유기 트랜지스터 5 및 6에 대해 트랜지스터 특성을 측정하였다. Organic transistors 6 (Comparative Example 2) and 7 (Comparative Example 3) were formed in the same manner as in Examples 3 and 4, except that the gate insulating film composition 3 (composition shown in Table 1) was used instead of the gate insulating film composition 2. ) Was formed. On the other hand, the thickness of the gate insulating film 30 was 400 nm. Transistor characteristics were measured for the organic transistors 5 and 6.

Figure 112014080544594-pat00003
Figure 112014080544594-pat00003

* 표 안의 숫자는 모두 질량부이다. * All numbers in the table are parts by mass.

*1 일반식(II)에서 A가 9,9-플루오레닐기인 비스페놀형 에폭시아크릴레이트의 PGMEA 용액(ASF-400(신닛테츠수미킨카가쿠사 제품, 수지 고형분 농도 50질량%) *1 PGMEA solution of bisphenol-type epoxy acrylate in which A is a 9,9-fluorenyl group in the general formula (II) (ASF-400 (Shinnittetsu Sumikin Chemical Co., Ltd. product, resin solid content concentration 50% by mass)

*2 아로닉스 M-360(토아고세이(주) 제품) *2 Aronix M-360 (manufactured by Toagosei Co., Ltd.)

*3 디펜타에리스리톨헥사아크릴레이트와 디펜타에리스리톨펜타아크릴레이트의 혼합물(닛폰카야쿠(주) 제품) *3 Mixture of dipentaerythritol hexaacrylate and dipentaerythritol pentaacrylate (manufactured by Nippon Kayaku Co., Ltd.)

*4 플루오렌 골격을 가지는 에폭시아크릴레이트 산 부가물의 프로필렌글리콜모노메틸에테르아세테이트 용액(수지 고형분 농도 56.5%, 신닛테츠수미킨카가쿠(주) 제품) *4 Propylene glycol monomethyl ether acetate solution of epoxy acrylate acid adduct with fluorene skeleton (resin solid content 56.5%, manufactured by Shinnittetsu Sumikin Chemical Co., Ltd.)

*5 jER YX4000HK(미츠비시카가쿠(주) 제품) *5 jER YX4000HK (made by Mitsubishi Chemical Co., Ltd.)

[실시예 5] [Example 5]

실시예 1과 동일한 방법으로 유기 트랜지스터를 형성하고, 소스 전극(40) 및 드레인 전극(41) 형성 전후의 게이트 절연막의 표면 거칠기를 측정하였다. 표면 거칠기는 원자간력 현미경 시스템(브루커 에이엑스에스(BrukerAXS) 가부시키가이샤, Nano Scope Dimension Icon)을 이용해서 5㎛×5㎛ 영역에서 산출하였다. An organic transistor was formed in the same manner as in Example 1, and the surface roughness of the gate insulating film before and after the formation of the source electrode 40 and the drain electrode 41 was measured. The surface roughness was calculated in a 5 µm×5 µm area using an atomic force microscope system (BrukerAXS, Inc., Nano Scope Dimension Icon).

[비교예 4] [Comparative Example 4]

비교예 1과 동일한 방법으로 유기 트랜지스터를 형성하고, 소스 전극(40) 및 드레인 전극(41) 형성 전후의 게이트 절연막의 표면 거칠기를 실시예 5와 동일한 방법으로 측정하였다. An organic transistor was formed in the same manner as in Comparative Example 1, and the surface roughness of the gate insulating film before and after the formation of the source electrode 40 and the drain electrode 41 was measured in the same manner as in Example 5.

도 4는 실시예 1, 2 및 비교예 1에 따른 유기 박막 트랜지스터의 트랜지스터 특성 중 하나를 나타낸 도면으로, 유기 박막 트랜지스터의 게이트 전압에 대한 드레인 전류의 변화 특성을 나타낸 도면이다. 도 4에 실시예 1, 2 및 비교예 1에 따른 유기 박막 트랜지스터의 특성 곡선이 각각 도시되어 있다. 모두 전형적인 p형 특성이 얻어지고 있으며, 실시예 1, 2는 전류 히스테리시스(hysteresis)가 전혀 없고, 캐리어 이동도는 0.1㎠ 이상, 전류 온 오프 비는 106 이상, 임계값 전압은 0V 근방에서의 양호한 스위칭 성능을 나타냈다. 한편, 비교예 1은 약간의 전류 히스테리시스가 확인되었다. 또한 트랜지스터 특성 곡선으로부터 실시예 1, 2보다 1자리 낮은 온 오프 비가 되고, 캐리어 이동도는 1자리 저하되고, 임계값 전압은 플러스측으로 대폭적인 시프트가 보여졌다. 4 is a diagram showing one of the transistor characteristics of the organic thin film transistors according to Examples 1 and 2 and Comparative Example 1, and is a view showing the change characteristics of the drain current to the gate voltage of the organic thin film transistor. 4 shows characteristic curves of organic thin film transistors according to Examples 1 and 2 and Comparative Example 1, respectively. All of the typical p-type characteristics are obtained, and Examples 1 and 2 have no current hysteresis, carrier mobility is 0.1 cm 2 or more, current on-off ratio is 10 6 or more, and the threshold voltage is in the vicinity of 0 V. It showed good switching performance. On the other hand, in Comparative Example 1, some current hysteresis was confirmed. Further, from the transistor characteristic curve, the on-off ratio was 1 digit lower than in Examples 1 and 2, the carrier mobility decreased by 1 digit, and the threshold voltage was significantly shifted toward the positive side.

도 5는 실시예 5 및 비교예 4에 따른 유기 박막 트랜지스터의 게이트 절연막에서의 평탄성 측정 결과를 나타낸 도면이다. 5 is a view showing a result of measuring flatness in a gate insulating layer of an organic thin film transistor according to Example 5 and Comparative Example 4;

실시예 5에서 게이트 절연막의 표면 거칠기는 Au 전극 형성후에도 0.6nm 이하로, 비교예 4에서 Au 전극 형성후의 표면 거칠기는 0.9nm로 증가하고 있는 데 반해, 양호한 표면 평탄성을 유지하고 있음을 알 수 있었다. In Example 5, the surface roughness of the gate insulating film was 0.6 nm or less even after the Au electrode was formed, and the surface roughness after the Au electrode was formed in Comparative Example 4 was increased to 0.9 nm, but it was found that good surface flatness was maintained. .

이상의 평가 결과를 표 2에 정리해서 나타낸다. The above evaluation results are put together in Table 2 and shown.

한편, 실시예 3, 4 및 비교예 2, 3의 트랜지스터 특성은 실시예 1,2 및 비교예 1에 대해 도 4에 나타낸 특성도를 통해 읽어낸 각 특성값을 표 2에 기재하고, 특성도 자체는 생략하였다. 또한 실시예 2, 3, 4 및 비교예 2, 3에 따른 유기 박막 트랜지스터의 게이트 절연막에서의 평탄성 측정도 실시예 5, 비교예 4와 동일하게 실시했으나, 이들에 대해서도 도면은 생략하고, Au 전극 형성후의 표면 거칠기의 측정값만을 표 2에 기재하였다. On the other hand, for the transistor characteristics of Examples 3 and 4 and Comparative Examples 2 and 3, each characteristic value read through the characteristic diagram shown in FIG. 4 for Examples 1 and 2 and Comparative Example 1 is described in Table 2, and the characteristic diagram Omitted itself. In addition, the flatness measurements in the gate insulating film of the organic thin film transistors according to Examples 2, 3 and 4 and Comparative Examples 2 and 3 were also carried out in the same manner as in Examples 5 and 4, but drawings are omitted for these as well, Table 2 shows only the measured values of the surface roughness after formation.

Figure 112014080544594-pat00004
Figure 112014080544594-pat00004

이처럼, 본 발명에 따른 게이트 절연막(30)은 박막 형성후, 및 포토리소그래피에 의한 전극 등의 형성후(유기 반도체층 형성시)에 고평탄성이 얻어져 있다. 또한 그것을 이용한 유기 박막 트랜지스터의 캐리어 이동도는 높고, 임계값 전압의 시프트나 전류 히스테리시스가 없으므로 트랜지스터의 구동 안정성이나 응답성을 높일 수 있다. As described above, the gate insulating film 30 according to the present invention has high flatness after formation of a thin film and after formation of an electrode or the like by photolithography (when forming an organic semiconductor layer). In addition, the carrier mobility of the organic thin film transistor using the same is high, and there is no shift in threshold voltage or current hysteresis, so that the driving stability and responsiveness of the transistor can be improved.

이상, 본 발명의 바람직한 실시형태에 대해 상세하게 설명했으나, 본 발명은 상술한 실시형태에 제한되지 않으며, 본 발명의 범위를 벗어나지 않고, 상술한 실시형태에 다양한 변형 및 치환을 가할 수 있다. As described above, preferred embodiments of the present invention have been described in detail, but the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention.

본 발명은 유기 트랜지스터 및 유기 트랜지스터를 이용한 각종 전자회로에 이용할 수 있다. The present invention can be used for organic transistors and various electronic circuits using organic transistors.

10 절연 기판
20 게이트 전극
30 게이트 절연막
40, 42 소스 전극
41, 43 드레인 전극
50, 51 유기 반도체층
10 Insulation board
20 gate electrode
30 gate insulating film
40, 42 source electrode
41, 43 drain electrode
50, 51 organic semiconductor layers

Claims (5)

(A)비스페놀형 에폭시 화합물과 에틸렌성 불포화 결합기 함유 모노카르본산을 반응시킨 화합물, 및 (B)광중합 개시제 또는 열중합 개시제를 필수 성분으로 하는 조성물을 경화시킨 경화물로 이루어지는 게이트 절연막으로서, 상기 (A)는 하기 일반식(II)로 표시되는 비스페놀형 에폭시(메타)아크릴레이트 화합물이고, 상기 경화물 중에 (A)성분을 40~90질량% 포함하고, (B)성분을 0.1~30질량% 포함하는 것을 특징으로 하는 게이트 절연막.
Figure 112020092605693-pat00010

(식 중 R1, R2, R3 및 R4는 각각 독립하여 수소원자, 탄소수 1~5의 알킬기, 할로겐원자 또는 페닐기를 나타내고, R5는 수소원자 또는 메틸기를 나타내며, A는 9,9-플루오레닐기를 나타내고, l은 1~10의 수를 나타낸다.)
A gate insulating film comprising a cured product obtained by curing (A) a compound obtained by reacting a bisphenol-type epoxy compound with an ethylenically unsaturated bond-containing monocarboxylic acid, and (B) a photopolymerization initiator or a thermal polymerization initiator as an essential component, wherein the ( A) is a bisphenol-type epoxy (meth)acrylate compound represented by the following general formula (II), contains 40 to 90 mass% of the component (A) in the cured product, and 0.1 to 30 mass% of the component (B) Gate insulating film comprising a.
Figure 112020092605693-pat00010

(In the formula, R 1 , R 2 , R 3 and R 4 each independently represent a hydrogen atom, an alkyl group having 1 to 5 carbon atoms, a halogen atom or a phenyl group, R 5 represents a hydrogen atom or a methyl group, and A represents 9,9 -Represents a fluorenyl group, and l represents the number of 1-10.)
제1항에 있어서,
상기 조성물이 (C)에틸렌성 불포화 결합을 하나 이상 가지는 중합성 모노머를 더 포함하고, 상기 경화물 중에 (C)성분을 5~60질량% 포함하는 게이트 절연막.
The method of claim 1,
The composition further comprises (C) a polymerizable monomer having one or more ethylenically unsaturated bonds, and a gate insulating film containing 5 to 60 mass% of the component (C) in the cured product.
적어도 하나의 게이트 전극과, 적어도 하나의 소스 전극과, 적어도 하나의 드레인 전극과, 적어도 하나의 유기 반도체층과, 제1항 또는 제2항에 기재된 게이트 절연막을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터. An organic thin film transistor comprising at least one gate electrode, at least one source electrode, at least one drain electrode, at least one organic semiconductor layer, and the gate insulating film according to claim 1 or 2 . 제3항에 있어서,
게이트 절연막의 막두께가 0.05~1.0㎛인 유기 박막 트랜지스터.
The method of claim 3,
An organic thin film transistor having a gate insulating film having a thickness of 0.05 to 1.0 µm.
적어도 하나의 게이트 전극과, 적어도 하나의 소스 전극과, 적어도 하나의 드레인 전극과, 적어도 하나의 유기 반도체층과, 게이트 절연막을 포함하는 유기 박막 트랜지스터의 제조방법으로서,
게이트 전극 상에 제1항 또는 제2항에 기재된 조성물을 도포하고, 100~150℃의 온도로 경화시킴으로써, 0.05~1.0㎛의 막두께로 게이트 절연막을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
A method of manufacturing an organic thin film transistor including at least one gate electrode, at least one source electrode, at least one drain electrode, at least one organic semiconductor layer, and a gate insulating film,
Preparation of an organic thin film transistor, characterized in that the composition of claim 1 or 2 is coated on the gate electrode and cured at a temperature of 100 to 150°C to form a gate insulating film with a thickness of 0.05 to 1.0 μm. Way.
KR1020140110805A 2013-08-29 2014-08-25 Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor KR102220022B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-177649 2013-08-29
JP2013177649 2013-08-29
JP2014153920A JP6455008B2 (en) 2013-08-29 2014-07-29 Gate insulating film, organic thin film transistor, and organic thin film transistor manufacturing method
JPJP-P-2014-153920 2014-07-29

Publications (2)

Publication Number Publication Date
KR20150026873A KR20150026873A (en) 2015-03-11
KR102220022B1 true KR102220022B1 (en) 2021-02-25

Family

ID=52833021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140110805A KR102220022B1 (en) 2013-08-29 2014-08-25 Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor

Country Status (4)

Country Link
JP (1) JP6455008B2 (en)
KR (1) KR102220022B1 (en)
CN (1) CN104423154B (en)
TW (1) TWI645590B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171179B2 (en) 2016-06-06 2021-11-09 Toray Industries, Inc. Memory array, method for manufacturing memory array, memory array sheet, method for manufacturing memory array sheet, and wireless communication apparatus
US10325991B1 (en) 2017-12-06 2019-06-18 Nanya Technology Corporation Transistor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195580A (en) * 2011-03-03 2012-10-11 Mitsubishi Chemicals Corp Field effect transistor gate insulation layer composition, gate insulation layer, field effect transistor, and display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039503A (en) * 1996-07-23 1998-02-13 Mitsubishi Chem Corp Color resist composition
JP2003304014A (en) 2002-04-08 2003-10-24 Mitsubishi Chemicals Corp Organic electronic device and its manufacturing method
JP2005023287A (en) * 2003-07-04 2005-01-27 Nippon Kayaku Co Ltd Undercoat photocurable resin composition for metal vapor deposition, and cured material of the same
JP5255783B2 (en) * 2006-06-01 2013-08-07 新日鉄住金化学株式会社 Resist composition for color filter, method for producing the same, and color filter using the same
JP5200377B2 (en) 2006-12-28 2013-06-05 大日本印刷株式会社 Organic semiconductor device
CN101150174A (en) * 2007-08-31 2008-03-26 电子科技大学 An organic thin film transistor and its making method
CN101855596B (en) * 2007-11-12 2013-05-22 日立化成株式会社 Positive-type photosensitive resin composition, method for production of resist pattern, semiconductor device, and electronic device
KR20090111517A (en) * 2008-04-22 2009-10-27 주식회사 동진쎄미켐 Photosensitive resin composition which is capable of being cured at a low temperature

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195580A (en) * 2011-03-03 2012-10-11 Mitsubishi Chemicals Corp Field effect transistor gate insulation layer composition, gate insulation layer, field effect transistor, and display panel

Also Published As

Publication number Publication date
TWI645590B (en) 2018-12-21
CN104423154B (en) 2020-03-10
TW201528573A (en) 2015-07-16
JP2015065416A (en) 2015-04-09
CN104423154A (en) 2015-03-18
JP6455008B2 (en) 2019-01-23
KR20150026873A (en) 2015-03-11

Similar Documents

Publication Publication Date Title
JP7013872B2 (en) Resin compositions, cured films, semiconductor devices and methods for manufacturing them
JP5613851B1 (en) Display or lighting device
TWI726960B (en) Film touch sensor and method for fabricating the same
US10707079B2 (en) Orthogonal patterning method
JP2017049369A (en) Photosensitive composition, method for manufacturing cured film, method for manufacturing liquid crystal display device, method for manufacturing organic electroluminescence display device, and method for manufacturing touch panel
KR20180017163A (en) Organic electronic devices with fluoropolymer bank structures
JP5652005B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2012234748A (en) Organic el display element and manufacturing method for the same
KR20190087417A (en) Field effect transistor, manufacturing method thereof, wireless communication device using same, and article tag
KR20210036908A (en) Resin composition, resin sheet, cured film, method for producing cured film, semiconductor device and display device
TW201348296A (en) Radiation-sensitive resin composition, insulating film, and organic EL element
KR102220022B1 (en) Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor
WO2019015317A1 (en) Composition method and preparation method for array substrate
KR102165640B1 (en) Gate insulator film, organic thin film transistor, and method of manufacturing organic thin film transistor
CN110800373B (en) Light emitting device, organic electroluminescent device with touch panel, and method for manufacturing light emitting device
Lee et al. Low-Voltage Organic Transistors with Carrier Mobilities over 10 cm2V–2s–1 Using Six-Branched Organic Azide
TWI573194B (en) Insulation film for semiconductor and organic film transister using the same
JP5200377B2 (en) Organic semiconductor device
JP2007332289A (en) Film, flexible device produced by using the same and image display device
JP5574035B2 (en) Resist composition for imprint
US20170285473A1 (en) Composition for forming interlayer insulating film, interlayer insulating film, method for forming interlayer insulating film pattern, and device
CN107193186B (en) Pattern forming method
WO2016021501A1 (en) Photosensitive resin solution, method for forming patterning film, and method for finely working fluorine-containing resin film
WO2024189876A1 (en) Photosensitive organic insulating material composition, insulating film, gate insulating film, transistor, electronic device, and method for manufacturing transistor
JP2020187246A (en) Method for producing electronic apparatus using radiation-sensitive resin composition, radiation-sensitive resin composition, insulation film and electronic apparatus including insulation film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right