KR102212224B1 - Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same - Google Patents

Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same Download PDF

Info

Publication number
KR102212224B1
KR102212224B1 KR1020190113128A KR20190113128A KR102212224B1 KR 102212224 B1 KR102212224 B1 KR 102212224B1 KR 1020190113128 A KR1020190113128 A KR 1020190113128A KR 20190113128 A KR20190113128 A KR 20190113128A KR 102212224 B1 KR102212224 B1 KR 102212224B1
Authority
KR
South Korea
Prior art keywords
thin film
passivation layer
silicon wafer
photoelectric device
forming
Prior art date
Application number
KR1020190113128A
Other languages
Korean (ko)
Inventor
최경진
강성범
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020190113128A priority Critical patent/KR102212224B1/en
Application granted granted Critical
Publication of KR102212224B1 publication Critical patent/KR102212224B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0284—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table comprising porous silicon as part of the active layer(s)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a photoelectric element with excellent photoelectric efficiency and performance, and a manufacturing method thereof. More specifically, the photoelectric element comprises: a first passivation layer and a second passivation layer; and a silicon wafer layer between the first and second passivation layers, wherein the first passivation layer is a porous ferroelectric thin film containing P (VDF-TrFE).

Description

다공성 강유전체 박막을 포함하는 광전소자 및 이의 제조방법{PHOTOELECTRIC DEVICES COMPRISING POROUS FERROELECTRIC THIN FILMS AND MANUFACTURING METHOD OF THE SAME}A photoelectric device including a porous ferroelectric thin film and a manufacturing method thereof {PHOTOELECTRIC DEVICES COMPRISING POROUS FERROELECTRIC THIN FILMS AND MANUFACTURING METHOD OF THE SAME}

본 발명은, 다공성 강유전체 박막을 포함하는 광전소자 및 이의 제조방법에 관한 것이다. The present invention relates to a photoelectric device including a porous ferroelectric thin film and a method of manufacturing the same.

전지산업이 발전함에 따라 높은 비표면적을 통한 반응성 및 효율을 높이기 위하여 다공성 재질의 중요성이 부각되고 있다. 태양전지, 이차전지, 연료전지 및 SERS(surface enhanced Raman scattering) 등의 바이오센서 등에 활용되고 있는 다공성 박막(porous thin film)은 주로 졸겔법, 입자코팅법, 템플레이트법 등의 습식 공정으로 제조되고 있다. With the development of the battery industry, the importance of porous materials has emerged in order to increase reactivity and efficiency through a high specific surface area. Porous thin films used in biosensors such as solar cells, secondary cells, fuel cells and surface enhanced Raman scattering (SERS) are mainly manufactured by wet processes such as sol-gel method, particle coating method, and template method. .

기공의 크기 및 다공성을 조절할 수 있는, 다공성 강유전체 박막 및 이의 활용 분야에 대한 연구가 진행되고 있다. 광전소자에서 패시베이션에서 결정성 실리콘 내에서 표면 재조합 및 벌크 재조합은, 개방형 회로 전압과 전류 수집에 영향을 미치고, 최근에서 Non-conventional passivating layer에 대한 연구가 진행되고 있다. 즉, 결정성 실리콘 표면의 Superacid Passivation, 실리콘의 진공-프리, 상온의 유기 패시베이션 및 루이스 산의 결정성 실리콘의 딥 코팅 패시베이션 등이 보고되었고, 제조공정 및 광전효율 개선을 위한 다양한 소재에 대한 연구가 진행되고 있으나, 광전소자의 성능 및 효율 개선에 만족스러운 결과를 얻지 못하고 있다. Research on a porous ferroelectric thin film capable of controlling the size and porosity of pores and its application field is being conducted. Surface recombination and bulk recombination in crystalline silicon in passivation in photoelectric devices have an effect on open circuit voltage and current collection, and studies on non-conventional passivating layers have recently been conducted. In other words, Superacid Passivation on the surface of crystalline silicon, vacuum-free of silicon, organic passivation at room temperature, and dip coating passivation of crystalline silicon of Lewis acid have been reported, and studies on various materials for improving the manufacturing process and photoelectric efficiency have been conducted. Although progress has been made, satisfactory results have not been obtained in improving the performance and efficiency of the photoelectric device.

본 발명은 상기 언급한 문제점을 해결하기 위해서, 실리콘 소자 패시베이션용 유기 강유전체 다공성 박막을 적용하여, 우수한 광전효율 및 성능을 갖는, 광전소자 및 이의 제조방법을 제공하는 것이다. In order to solve the above-mentioned problems, the present invention provides an optoelectronic device and a method of manufacturing the same, having excellent photoelectric efficiency and performance by applying an organic ferroelectric porous thin film for passivation of a silicon device.

그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.However, the problems to be solved by the present invention are not limited to those mentioned above, and other problems that are not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따라, 제1 패시베이션층, 제2 패시베이션층; 및 상기 제1 및 제2 패시베이션층 사이에 실리콘 웨이퍼층; 을 포함하고, 상기 제1 패시베이션층은, P(VDF-TrFE)를 포함하는 다공성 강유전체 박막인 것인, 광전소자에 관한 것이다. According to an embodiment of the present invention, a first passivation layer, a second passivation layer; And a silicon wafer layer between the first and second passivation layers. Including, wherein the first passivation layer, P (VDF-TrFE) is a porous ferroelectric thin film containing, relates to a photoelectric device.

본 발명의 일 실시예에 따라, 상기 다공성 강유전체 박막의 다공성이 1% 내지 80%인 것일 수 있다. According to an embodiment of the present invention, the porous ferroelectric thin film may have a porosity of 1% to 80%.

본 발명의 일 실시예에 따라, 상기 제1 패시베이션은 양극으로 분극처리된 것일 수 있다. According to an embodiment of the present invention, the first passivation may be polarized with an anode.

본 발명의 일 실시예에 따라, 상기 다공성 강유전체 박막의 비표면적(specific surface area) 값이 0.1 m2/g 내지 600 m2/g인 것일 수 있다. According to an embodiment of the present invention, a specific surface area value of the porous ferroelectric thin film may be 0.1 m 2 /g to 600 m 2 /g.

본 발명의 일 실시예에 따라, 상기 다공성 강유전체 박막의 기공은, 직경이 0.5 nm 내지 100 nm인 메조포어(mesopore) 및 직경이 0.5 ㎛ 이상인 매크로포어(macropore)를 포함하는 것일 수 있다. According to an embodiment of the present invention, the pores of the porous ferroelectric thin film may include mesopores having a diameter of 0.5 nm to 100 nm and macropores having a diameter of 0.5 μm or more.

본 발명의 일 실시예에 따라, 상기 다공성 강유전체 박막의 두께는 0.1 ㎛ 내지 500 ㎛이고, 상기 다공성 강유전체 박막의 강유전 특성은, 2θ값 20°에서 700 cm-1 내지 1,000 cm-1인 것일 수 있다. According to an embodiment of the present invention, the thickness of the porous ferroelectric thin film may be 0.1 μm to 500 μm, and the ferroelectric properties of the porous ferroelectric thin film may be 700 cm -1 to 1,000 cm -1 at a 2θ value of 20°. .

본 발명의 일 실시예에 따라, 상기 실리콘 웨이퍼층의 일면은, 3차원 구조체, 다공성 3차원 구조체 또는 이 둘로 텍스쳐링되고, 상기 제2 패시베이션층은, 상기 텍스쳐링된 구조체에 따라 형성된 것일 수 있다. According to an embodiment of the present invention, one surface of the silicon wafer layer is textured with a three-dimensional structure, a porous three-dimensional structure, or both, and the second passivation layer may be formed according to the textured structure.

본 발명의 일 실시예에 따라, 상기 제2 패시베이션층은, 질화물, 산화물 또는 이 둘을 포함하는 무기물층; 및 상기 무기물층 상에 형성된 유기 유전체층; 을 포함하는 것일 수 있다. According to an embodiment of the present invention, the second passivation layer may include a nitride, an oxide, or an inorganic material layer including both; And an organic dielectric layer formed on the inorganic material layer. It may be to include.

본 발명의 일 실시예에 따라, 상기 유기 유전체층은, PEDOT:PSS, PAA, PMMA, 및 Nafion으로 이루어진 군에서 선택된 1종 이상을 포함하는 것일 수 있다. According to an embodiment of the present invention, the organic dielectric layer may include one or more selected from the group consisting of PEDOT:PSS, PAA, PMMA, and Nafion.

본 발명의 일 실시예에 따라, 실리콘 웨이퍼를 준비하는 단계; 상기 실리콘 웨이퍼의 일면에 제1 패시베이션층을 형성하는 단계; 및 상기 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계; 를 포함하고, 상기 제1 패시베이션층은, P(VDF-TrFE)를 포함하는 다공성 강유전체 박막을 포함하는 것인, 광전소자의 제조방법에 관한 것이다. According to an embodiment of the present invention, preparing a silicon wafer; Forming a first passivation layer on one surface of the silicon wafer; And forming a second passivation layer on the other surface of the silicon wafer. Including, wherein the first passivation layer, it relates to a method of manufacturing a photoelectric device comprising a porous ferroelectric thin film containing P (VDF-TrFE).

본 발명의 일 실시예에 따라, 상기 실리콘 웨이퍼의 일면에 제1 패시베이션층을 형성하는 단계는, 상기 실리콘 웨이퍼 상에 용액 공정으로 제1 패시베이션 박막을 형성하는 단계; 를 포함하는 것일 수 있다. According to an embodiment of the present invention, the forming of the first passivation layer on one surface of the silicon wafer includes: forming a first passivation thin film on the silicon wafer by a solution process; It may be to include.

본 발명의 일 실시예에 따라, 상기 제1 패시베이션 박막을 형성하는 단계는, 유기용매에 P(VDF-TrFE)를 첨가하여 제1 혼합용액을 제조하는 단계; 상기 제1 혼합용액에 물을 첨가하여 제2 혼합용액을 제조하는 단계; 및 상기 제2 혼합용액으로 코팅막을 형성하는 단계; 를 포함하는 것일 수 있다. According to an embodiment of the present invention, the forming of the first passivation thin film may include preparing a first mixed solution by adding P(VDF-TrFE) to an organic solvent; Preparing a second mixed solution by adding water to the first mixed solution; And forming a coating film with the second mixed solution. It may be to include.

본 발명의 일 실시예에 따라, 상기 제2 혼합용액으로 코팅막을 형성하는 단계 이후에, 상기 코팅막을 열처리하는 단계; 를 더 포함하고, 상기 열처리하는 단계는, 100 ℃ 내지 200 ℃의 온도 범위에서 30 초 내지 6 시간 동안 수행되는 것일 수 있다. According to an embodiment of the present invention, after the step of forming a coating film with the second mixed solution, heat treatment of the coating film; Further comprising, and the step of the heat treatment may be performed for 30 seconds to 6 hours at a temperature range of 100 ℃ to 200 ℃.

본 발명의 일 실시예에 따라, 상기 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계는, 상기 실리콘 웨이퍼의 텍스쳐링된 표면 상에 제2 패시베이션층을 형성하는 단계; 를 포함하는 것일 수 있다. According to an embodiment of the present invention, forming a second passivation layer on the other surface of the silicon wafer includes: forming a second passivation layer on the textured surface of the silicon wafer; It may be to include.

본 발명은, 유기 강유전체의 다공성 박막을 실리콘 웨이퍼의 패시베이션으로 적용하여, 기존의 광전소자에 비하여 성능 및 효율성에서 개선된 특성을 제공할 수 있다. 또한, 본 발명은, 코팅 공정에 의해서 실리콘 웨이퍼 상에 유기 강유전체의 다공성 박막을 용이하게 형성할 수 있다. In the present invention, by applying a porous thin film of an organic ferroelectric as a passivation of a silicon wafer, it is possible to provide improved properties in performance and efficiency compared to a conventional photoelectric device. Further, according to the present invention, a porous thin film of organic ferroelectric can be easily formed on a silicon wafer by a coating process.

도 1은 본 발명의 일 실시예에 따른, 본 발명에 의한 광전소자의 구성을 예시적으로 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른, 본 발명에 의한 태양전지의 광 전류밀도-전압 특성 (J-V characteristics)의 측정 결과를 나타낸 것으로, 다공성 P(VDF-TrFE), 비다공성 P(VDF-TrFE) 및 [+] 분극 처리된 다공성 P(VDF-TrFE)을 포함하는 소자의 결과를 나타낸 것이며, (b) [+] 분극 처리된 다공성 P(VDF-TrFE)을 포함하는 소자의 광전변환 효율(외부 양자 효율; EQE) 측정결과를 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른, 태양전지의 (a) FDTD 전위 시뮬레이션(electrostatic potential simulation) 및 (b) 경로 A 및 (c) B에 따른 라인 스캔을 나타낸 것이다. 1 is an exemplary view showing a configuration of an optoelectronic device according to the present invention according to an embodiment of the present invention.
FIG. 2 is a diagram showing a measurement result of photocurrent density-voltage characteristics (JV characteristics) of a solar cell according to the present invention, according to an embodiment of the present invention, which is porous P(VDF-TrFE), nonporous P(VDF- TrFE) and [+] polarization-treated porous P(VDF-TrFE) results are shown. (External quantum efficiency; EQE) shows the measurement results.
3 shows a line scan along (a) FDTD potential simulation and (b) paths A and (c) B of a solar cell according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted. In addition, terms used in the present specification are terms used to properly express a preferred embodiment of the present invention, which may vary depending on the intention of users or operators, or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the contents throughout the present specification. The same reference numerals in each drawing indicate the same members.

명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout the specification, when a member is said to be positioned "on" another member, this includes not only the case where a member is in contact with another member, but also the case where another member exists between the two members.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components.

본 발명은, 광전소자에 관한 것으로, 본 발명의 일 실시예에 따라, 상기 광전소자는, 유기 강유전체를 패시베이션으로 다공성 박막을 실리콘 광전변환층의 후면에 적용하여, 재조합 사이트를 비활성화시키고, 빌트인 전계(built in electric fields)를 증가시켜, 개방 회로 전압(open circuit voltage) 및 광전소자 파라미터들을 상승시킬 수 있다.The present invention relates to an optoelectronic device, and according to an embodiment of the present invention, the optoelectronic device applies an organic ferroelectric to the rear surface of the silicon photoelectric conversion layer by applying a porous thin film to the back surface of the silicon photoelectric conversion layer to inactivate the recombination site, and a built-in electric field By increasing the built in electric fields, open circuit voltage and optoelectronic parameters can be raised.

본 발명의 일 실시예에 따라, 상기 광전소자는, 제1 패시베이션층, 제2 패시베이션층; 및 상기 제1 및 제2 패시베이션층 사이에 실리콘 웨이퍼층; 을 포함할 수 있다. 또한, 구동을 위한 전극층을 더 포함할 수 있다. According to an embodiment of the present invention, the photoelectric device includes: a first passivation layer, a second passivation layer; And a silicon wafer layer between the first and second passivation layers. It may include. In addition, an electrode layer for driving may be further included.

예를 들어, 도 1을 참조하면, 도 1은 본 발명의 일 실시예에 따른, 본 발명에 의한 광전소자의 구성을 예시적으로 나타낸 것으로, 도 1에서 제1 전극(10); 제1 전극 상에 제1 패시베이션층(20); 제1 패시베이션층(40) 상에 실리콘 웨이퍼층(30); 실리콘 웨이퍼층(50) 상에 제2 패시베이션층(40); 상기 제2 패시베이션층(40) 상에 제2 전극층(50)을 포함할 수 있다. For example, referring to FIG. 1, FIG. 1 exemplarily shows a configuration of an optoelectronic device according to an embodiment of the present invention, and includes a first electrode 10 in FIG. 1; A first passivation layer 20 on the first electrode; A silicon wafer layer 30 on the first passivation layer 40; A second passivation layer 40 on the silicon wafer layer 50; A second electrode layer 50 may be included on the second passivation layer 40.

제1 패시베이션층(20)은, P(VDF-TrFE)를 포함하는 다공성 강유전체 박막을 포함할 수 있다. 상기 다공성 강유전체 박막은, 실리콘 표면에 강한 전기장을 형성시켜주어, 실리콘의 소수 캐리어농도를 표면에서 감소시키고, 실리콘 태양전지에서 성능을 감소시키는 요소인 재결합을 감소시킬 수 있다. The first passivation layer 20 may include a porous ferroelectric thin film including P(VDF-TrFE). The porous ferroelectric thin film forms a strong electric field on the surface of silicon, thereby reducing the concentration of minority carriers of silicon on the surface, and reducing recombination, which is an element of reducing performance in a silicon solar cell.

상기 P(VDF-TrFE)은 강유전성 고분자로서, VDF 대 TrFE의 몰비는 80:20, 77:23, 75:25, 70:30 또는 55:45인 것일 수 있다.The P(VDF-TrFE) is a ferroelectric polymer, and the molar ratio of VDF to TrFE may be 80:20, 77:23, 75:25, 70:30, or 55:45.

상기 다공성 강유전체 박막은, 1% 내지 80%; 10% 내지 80%; 또는 30% 내지 70%의 다공성을 포함할 수 있다. 상기 다공성 범위 내에 포함될 경우에, 효율적인 다공성 구조 자체의 구멍 사이로 전극의 증착 시 효율적인 캐리어들의 포집에 도움을 줄 수 있다.The porous ferroelectric thin film is 1% to 80%; 10% to 80%; Alternatively, it may include a porosity of 30% to 70%. When included within the above porosity range, it is possible to help efficiently trap carriers during deposition of an electrode through the pores of the efficient porous structure itself.

상기 다공성 강유전체 박막의 비표면적(specific surface area) 값이 0.1 m2/g 내지 600 m2/g인 것일 수 있다. 상기 다공성 강유전체 박막의 비표면적 값이 0.1 m2/g 미만이면, 박막이 너무 치밀하여, 높은 반응성 등의 다공성 막이 지니는 장점이 사라지게 되고, 비표면적 값이 600 m2/g 초과이면, 다공성 박막을 형성하는 P(VDF-TrFE) 및 용매 간의 안정적인 결합력을 확보할 수 없어, 다공성 박막의 내구성에 문제가 발생할 수 있다.The porous ferroelectric thin film may have a specific surface area of 0.1 m 2 /g to 600 m 2 /g. If the specific surface area value of the porous ferroelectric thin film is less than 0.1 m 2 /g, the thin film is too dense, the advantages of the porous film such as high reactivity disappear, and if the specific surface area value is more than 600 m 2 /g, the porous thin film is formed. Since it is not possible to secure a stable bonding force between the formed P (VDF-TrFE) and the solvent, a problem may occur in the durability of the porous thin film.

상기 다공성 강유전체 박막의 기공은, 직경이 0.5 nm 내지 100 nm인 메조포어(mesopore) 및 직경이 0.5 ㎛ 이상인 매크로포어(macropore)를 포함하는 것일 수 있다. 즉, 기공의 크기 및 기공율은, 추후 전극을 형성 했을 시, 전극이 표면에 어느 정도로 증착될지 조절하고 효율적인 캐리어 포집에 도울을 줄 수 있다. The pores of the porous ferroelectric thin film may include mesopores having a diameter of 0.5 nm to 100 nm and macropores having a diameter of 0.5 μm or more. That is, the size and porosity of the pores can help control how much the electrode will be deposited on the surface when forming the electrode in the future and help efficiently collect carriers.

상기 다공성 강유전체 박막의 두께는 0.1 ㎛ 내지 500 ㎛인 것일 수 있다. 상기 두께 범위 내에 포함될 경우에, 두께 증가에 따른 저항 증가를 방지하고, 두께 감조에 따른 강유전성이 낮아지거나 계면 사이 저항이 감소하는 것을 방지할 수 있다.The porous ferroelectric thin film may have a thickness of 0.1 μm to 500 μm. When included within the above thickness range, an increase in resistance due to an increase in thickness may be prevented, and a decrease in ferroelectricity due to a decrease in thickness or a decrease in resistance between interfaces may be prevented.

제1 패시베이션(20)은 양극으로 분극처리될 수 있다. 이러한 분극 처리에 의해서 광전소자의 성능을 향상시킬 수 있으며, 이는 도 2에 나타낸 바와 같이, 본 발명에 의한 광전소자인 실리콘 태양전지에서 광전효율이 향상된 것을 확인할 수 있다. 도 2는, 본 발명의 일 실시예에 따라, Al 전극/ P(VDF-TrFE) 다공성 박막/n-형 Si//Al2O3/PEDOT:PSS/은 그리드 전극으로 이루어진 태양전지의 (a) 광 J-V 곡선을 나타낸 것으로, 다공성 P(VDF-TrFE), 비다공성 P(VDF-TrFE) 및 [+] 분극 처리된 다공성 P(VDF-TrFE)을 포함하는 소자의 결과를 나타낸 것으로, 본 발명에 의한 다공성 강유전체 박막을 적용할 경우에 J-V 곡선에서 태양전지의 성능이 향상된 것을 확인할 수 있다. 또한, 도 2의 (b)에서 [+] 분극 처리된 다공성 P(VDF-TrFE)을 포함하는 소자의 EQE (External Quantum Efficiency) 측정결과에서 높은 효율을 갖는 것을 확인할 수 있다. The first passivation 20 may be polarized with an anode. The performance of the photoelectric device can be improved by the polarization treatment, and as shown in FIG. 2, it can be seen that the photoelectric efficiency is improved in the silicon solar cell, which is the photoelectric device according to the present invention. Figure 2 is, according to an embodiment of the present invention, an Al electrode / P (VDF-TrFE) porous thin film / n-type Si / / Al 2 O 3 / PEDOT: PSS / of the solar cell consisting of a grid electrode (a ) As showing the optical JV curve, showing the results of a device including porous P (VDF-TrFE), non-porous P (VDF-TrFE) and [+] polarized porous P (VDF-TrFE), the present invention It can be seen that the performance of the solar cell is improved in the JV curve when the porous ferroelectric thin film by is applied. In addition, it can be seen from (b) of FIG. 2 that the device including the porous P (VDF-TrFE) subjected to [+] polarization has high efficiency in the EQE (External Quantum Efficiency) measurement result.

또한, 도 3을 참조하면, 본 발명의 일 실시예에 따른, 태양전지의 (a) FDTD 전위 시뮬레이션(electrostatic potential simulation) 및 (b) 경로 A 및 (c) B에 따른 라인 스캔을 나타낸 것으로, p(vdf-trfe)로 설정된 작은 직사각형아래에서 벤드 벤딩(bend bending)이 일어나, 효과적으로 소수캐리어인 홀(hole)이 반사되는 백 스페이스 필드(back surface field) 현상이 일어하는 것을 알 수 있다. In addition, referring to FIG. 3, (a) FDTD potential simulation and (b) line scans along paths A and (c) B of a solar cell according to an embodiment of the present invention are shown, It can be seen that bend bending occurs under a small rectangle set to p(vdf-trfe), and a back surface field phenomenon in which holes, which are minority carriers, are effectively reflected occurs.

상기 다공성 강유전체 박막의 강유전 특성은, 2θ 값 20°에서 700 cm-1 내지 1,000 cm-1인 것일 수 있다. 마이크로그레인(micrograin)의 자가정렬(self alignment) 효과에 의해 다공성 강유전체 박막의 강유전 특성이 우수한 것을 확인할 수 있다.The ferroelectric properties of the porous ferroelectric thin film may be 700 cm -1 to 1,000 cm -1 at a 2θ value of 20°. It can be seen that the ferroelectric properties of the porous ferroelectric thin film are excellent due to the self-alignment effect of micrograins.

실리콘 웨이퍼층(30)은, 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘을 포함하고, N-형 또는 P-형 실리콘 웨이퍼일 수 있다. 적어도 일면은 표면 텍스쳐링된 것일 수 있다. 예를 들어, 상기 실리콘 웨이퍼의 표면 텍스쳐링된 면에 제2 패시베이션층이 형성되고, 반대면에 제1 패시베이션층이 형성된다.The silicon wafer layer 30 includes single crystal silicon, polycrystalline silicon, or amorphous silicon, and may be an N-type or P-type silicon wafer. At least one surface may be surface textured. For example, a second passivation layer is formed on the textured surface of the silicon wafer, and a first passivation layer is formed on the opposite surface.

실리콘 웨이퍼층(30)의 적어도 일면은, 3차원 구조체, 다공성 3차원 구조체 또는 이 둘로 텍스쳐링될 수 있다. 상기 3차원 구조체는 요철, 피라미드 등과 같은 다각기둥, 다각뿔, 니들 등일 수 있고, 상기 구조체는, 1 nm 내지 1 ㎛ 높이 및/또는 직경을 가질 수 있다.At least one surface of the silicon wafer layer 30 may be textured with a three-dimensional structure, a porous three-dimensional structure, or both. The three-dimensional structure may be a polygonal pillar, such as an irregularity or a pyramid, a polygonal pyramid, a needle, and the like, and the structure may have a height and/or a diameter of 1 nm to 1 μm.

제2 패시베이션층(40)은, 실리콘 웨이퍼층(30)을 기준으로 제1 패시베이션층의 형성된 면의 반대면에 형성되며, 상기 실리콘 웨이퍼층의 표면 텍스쳐링된 면에 형성될 경우에, 상기 표면 텍스쳐링으로 형성된 구조체의 형태에 따라 형성된다.The second passivation layer 40 is formed on the opposite surface of the surface of the first passivation layer based on the silicon wafer layer 30, and when formed on the textured surface of the silicon wafer layer, the surface texturing It is formed according to the shape of the structure formed by.

도 1을 참조하면, 제2 패시베이션층(40)은, 무기물층(41); 무기물층(41) 상에 형성된 전도성 고분자층(42)을 포함할 수 있다. 무기물층(41)은, 반도체, 산화물, 질화물 등을 포함하고, 보다 구체적으로, 반도체 산화물, 반도체 질화물, 질소를 함유하는 반도체 산화물, 수소를 함유하는 반도체, 질화물, 금속 산화물 등을 포함할 수 있다. 예를 들어, 알루미나, 티타니아, 실리콘 나이트라이드, 수소를 포함하는 실리콘 나이트라이드, 실리콘 옥사이드막, 알루미나 또는 실리콘 옥시나이트라이드 등을 포함할 수 있다. Referring to FIG. 1, the second passivation layer 40 includes an inorganic material layer 41; It may include a conductive polymer layer 42 formed on the inorganic material layer 41. The inorganic material layer 41 includes a semiconductor, an oxide, a nitride, and the like, and more specifically, may include a semiconductor oxide, a semiconductor nitride, a semiconductor oxide containing nitrogen, a semiconductor containing hydrogen, a nitride, a metal oxide, and the like. . For example, alumina, titania, silicon nitride, silicon nitride including hydrogen, silicon oxide film, alumina or silicon oxynitride may be included.

전도성 고분자층(42)은, PEDOT:PSS((poly(3,4-ethylenedioxythiophene)/poly(4-styrene sulfonate), PAA(Polyacrylic acid), PPV(poly para-phenylene vinylene), PANI(polyaniline), PPy(polypyrrole), PT(polythiophene), PA(polyacetylene), PMMA(Polymethyl methacrylate), PS(Polystyrene), PET(Poly(ethylene terepthalate), PEEK(Poly ether ether ketone), PDMS(Poly(dimethyl siloxane), PE(Poly-ethylene), 폴리이미드(Polyimide), PP(Poly-propylene) 및 Nafion으로 이루어진 군에서 선택된 적어도 어느 하나를 포함하고, 이들의 중합체 및/또는 공중합체일 수 있다. The conductive polymer layer 42 is, PEDOT:PSS((poly(3,4-ethylenedioxythiophene)/poly(4-styrene sulfonate), PAA(Polyacrylic acid), PPV(poly para-phenylene vinylene), PANI(polyaniline), PPy(polypyrrole), PT(polythiophene), PA(polyacetylene), PMMA(Polymethyl methacrylate), PS(Polystyrene), PET(Poly(ethylene terepthalate), PEEK(Poly ether ether ketone), PDMS(Poly(dimethyl siloxane)), It includes at least one selected from the group consisting of poly-ethylene (PE), polyimide, poly-propylene (PP), and Nafion, and may be a polymer and/or a copolymer thereof.

제1 전극(10) 및 제2 전극(50)은, 각각, 각각, Ag, Au, Pd, Pt, Cu, Cr, Co, Al, Sn, Pb, Zn, Fe, Ir, Os, Rh, W, Mo, Ni, Mg, Mn, Ba ITO(인듐주석산화물) 및 ZnO(산화아연)으로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있다. The first electrode 10 and the second electrode 50 are, respectively, Ag, Au, Pd, Pt, Cu, Cr, Co, Al, Sn, Pb, Zn, Fe, Ir, Os, Rh, W , Mo, Ni, Mg, Mn, Ba may include at least one selected from the group consisting of ITO (indium tin oxide) and ZnO (zinc oxide).

상기 제1전극 및 제2 전극은 후면 및 전극 전극으로의 적용에 따라 필름, 박막, 시트 또는 그리드 형태 등일 수 있다.The first electrode and the second electrode may be in the form of a film, a thin film, a sheet, or a grid depending on application to the rear surface and the electrode electrode.

본 발명은 본 발명에 의한 광전소자의 제조방법에 관한 것으로, 본 발명의 일 실시예에 따라, 상기 제조방법은, 실리콘 웨이퍼를 준비하는 단계; 및 실리콘 웨이퍼의 일면에 제1 패시베이션층을 형성하는 단계; 및 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계;를 포함할 수 있다. The present invention relates to a method of manufacturing an optoelectronic device according to the present invention. According to an embodiment of the present invention, the manufacturing method includes: preparing a silicon wafer; And forming a first passivation layer on one surface of the silicon wafer. And forming a second passivation layer on the other surface of the silicon wafer.

상기 실리콘 웨이퍼를 준비하는 단계는, 상기 실리콘 웨이퍼의 적어도 일면에 표면 텍스쳐링하는 단계; 상기 실리콘 웨이퍼의 적어도 일면에 산소 플라즈마 표면처리하는 단계 또는 이 둘을 포함할 수 있다. 상기 각 단계의 순서는 변경될 수 있다. Preparing the silicon wafer may include surface texturing on at least one surface of the silicon wafer; It may include performing oxygen plasma surface treatment on at least one surface of the silicon wafer, or both. The order of each step may be changed.

상기 실리콘 웨이퍼의 일면에 제1 패시베이션층에 형성하는 단계는, 상기 준비된 실리콘 웨이퍼 상에 제1 패시베이션 박막을 형성하는 단계이다. 예를 들어, 표면 텍스쳐링되지 않은 상기 실리콘 웨이퍼 면에 용액 공정, 예를 들어, 코팅 공정에 의해서 제1 패시베이션 박막을 형성할 수 있다. The forming of the first passivation layer on one surface of the silicon wafer is a step of forming a first passivation thin film on the prepared silicon wafer. For example, a first passivation thin film may be formed on the surface of the silicon wafer that is not textured by a solution process, for example, a coating process.

보다 구체적으로, 상기 제1 패시베이션 박막을 형성하는 단계는, 유기용매에 폴리비닐리덴 플루오라이드 트리플루오로에틸렌(polyvinylidene fluoride trifluoroethylene; P(VDF-TrFE)를 첨가하여 제1 혼합용액을 제조하는 단계; 제1 혼합용액에 물을 첨가하여 제2 혼합용액을 제조하는 단계; 및 제2 혼합용액으로 코팅막을 형성하는 단계; 를 포함할 수 있다. More specifically, the step of forming the first passivation thin film may include preparing a first mixed solution by adding polyvinylidene fluoride trifluoroethylene (P(VDF-TrFE)) to an organic solvent; It may include: preparing a second mixed solution by adding water to the first mixed solution; and forming a coating film with the second mixed solution.

상기 유기 용매는, 기판 상에 P(VDF-TrFE)의 코팅을 용이하게 하기 위하여 첨가되는 것이며, 상기 유기 용매는, 아세톤, 메틸아이소부틸케톤, 메탄올, 에탄올, 프로판올, 아이소-프로판올, 톨루엔, 크실렌, 헥산, 헵탄, 옥탄. 에틸아세테이트, 부틸아세테이트, 다이에틸렌글리콜다이메틸에테르, 다이에틸렌글리콜다이메틸에틸에테르, 메틸메톡시프로피오네이트, 에틸에톡시프로피오네이트(EEP), 에틸락테이트, 프로필렌글리콜메틸에테르아세테이트(PGMEA), 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 다이에틸렌글리콜메틸아세테이트, 다이에틸렌글리콜에틸아세테이트, 사이클로헥사논, 다이메틸포름아마이드(DMF), 다이메틸술폭시드(DMSO), N,N-다이메틸아세트아마이드(DMAc), N-메틸-2-피롤리돈(NMP), γ-부티로락톤, 다이에틸에테르, 에틸렌글리콜다이메틸에테르, 다이글라임(Diglyme), 테트라하이드로퓨란(THF), 메틸셀로솔브, 에틸셀로솔브, 다이에틸렌글리콜메틸에테르, 다이에틸렌글리콜에틸에테르 및 다이프로필렌글리콜메틸에테르로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 것일 수 있다.The organic solvent is added to facilitate the coating of P (VDF-TrFE) on the substrate, and the organic solvent is acetone, methylisobutyl ketone, methanol, ethanol, propanol, iso-propanol, toluene, xylene , Hexane, heptane, octane. Ethyl acetate, butyl acetate, diethylene glycol dimethyl ether, diethylene glycol dimethyl ethyl ether, methyl methoxy propionate, ethyl ethoxy propionate (EEP), ethyl lactate, propylene glycol methyl ether acetate (PGMEA) , Propylene glycol methyl ether, propylene glycol propyl ether, methyl cellosolve acetate, ethyl cellosolve acetate, diethylene glycol methyl acetate, diethylene glycol ethyl acetate, cyclohexanone, dimethylformamide (DMF), dimethyl sulfoxide Seed (DMSO), N,N-dimethylacetamide (DMAc), N-methyl-2-pyrrolidone (NMP), γ-butyrolactone, diethyl ether, ethylene glycol dimethyl ether, diglyme ( Diglyme), tetrahydrofuran (THF), methyl cellosolve, ethyl cellosolve, diethylene glycol methyl ether, diethylene glycol ethyl ether, and dipropylene glycol methyl ether may contain at least any one selected from the group consisting of have.

상기 P(VDF-TrFE)은 강유전성 고분자로서, VDF 대 TrFE의 몰비는 80:20, 77:23, 75:25, 70:30 또는 55:45인 것일 수 있다. 상기 P(VDF-TrFE)은 나노로드 형상인 것일 수 있다. P(VDF-TrFE)을 상기 용매에 첨가하여 제1 혼합용액을 제조하는 것일 수 있다. The P(VDF-TrFE) is a ferroelectric polymer, and the molar ratio of VDF to TrFE may be 80:20, 77:23, 75:25, 70:30, or 55:45. The P(VDF-TrFE) may have a nanorod shape. P(VDF-TrFE) may be added to the solvent to prepare the first mixed solution.

상기 제1 혼합용액의 점도는 10 cps 내지 50,000 cps 범위가 되도록 용매를 첨가하는 것일 수 있다.A solvent may be added so that the viscosity of the first mixed solution is in the range of 10 cps to 50,000 cps.

상기 P(VDF-TrFE)는 용매에 용해될 경우에 P(VDF-TrFE)의 고분자 체인이 용매, 예를 들어, 아세톤에 녹아 있을 때의 fibil 구조를 가질 수 있다. 즉, 길이 L의 체인이 d의 거리 정도 떨어져 있는 3차원 구조체를 갖고, 예를 들어, 용매와 P(VDF-TrFE) 나노로드가 랜덤하게 혼합되어 있는 상태일 수 있다. When P(VDF-TrFE) is dissolved in a solvent, the polymer chain of P(VDF-TrFE) may have a fibil structure when dissolved in a solvent, for example, acetone. That is, a chain of length L may have a three-dimensional structure spaced by a distance of d, and for example, a solvent and a P(VDF-TrFE) nanorod may be randomly mixed.

상기 제2 혼합용액 제조 단계는, 제1 혼합용액에 물을 첨가하여 제2 혼합용액을 제조하는 것일 수 있다. 다공성 강유전체 박막의 제조 시 혼합용액에 물을 첨가하는 간단한 방법으로 다공성 구조의 박막을 제조할 수 있고, 혼합용액에 물이 첨가되는 양에 따라 기공의 크기 및 다공성을 조절할 수 있다. The step of preparing the second mixed solution may be to prepare a second mixed solution by adding water to the first mixed solution. When preparing a porous ferroelectric thin film, a porous thin film can be prepared by a simple method of adding water to the mixed solution, and the size and porosity of the pores can be adjusted according to the amount of water added to the mixed solution.

상기 물은 상기 제2 혼합용액 중 0.1 중량% 내지 5 중량%인 것일 수 있다. 상기 물이 첨가되는 양에 따라, 추후에 형성되는 다공성 강유전체 박막의 기공의 크기 및 다공성(porosity)이 조절되는 것일 수 있다.The water may be 0.1% to 5% by weight of the second mixed solution. Depending on the amount of water added, the size and porosity of the pores of the porous ferroelectric thin film to be formed later may be adjusted.

상기 물이 상기 제2 혼합용액 중 0.1 중량% 이상 0.5 중량% 이하이면 상기 다공성 강유전체 박막의 평균 기공 크기는 0.1 ㎛ 이상 2 ㎛ 이하이고, 상기 물이 상기 제2 혼합용액 중 0.5 중량% 초과 5 중량% 이하이면 상기 다공성 강유전체 박막의 평균 기공 크기는 2 ㎛ 초과 10 ㎛ 미만인 것일 수 있다. 상기 제2 혼합용액 중 상기 물이 첨가되는 양이 많을수록 상기 다공성 강유전체 박막의 평균 기공 크기가 커지는 것일 수 있다.When the water is 0.1% by weight or more and 0.5% by weight or less in the second mixed solution, the average pore size of the porous ferroelectric thin film is 0.1 μm or more and 2 μm or less, and the water is more than 0.5% by weight and 5% by weight in the second mixed solution. % Or less, the average pore size of the porous ferroelectric thin film may be greater than 2 μm and less than 10 μm. As the amount of water added in the second mixed solution increases, the average pore size of the porous ferroelectric thin film may increase.

상기 물이 상기 제2 혼합용액 중 0.1 중량% 이상 0.5 중량% 이하이면 상기 다공성 강유전체 박막의 다공성(porosity)은 40% 미만이고, 상기 물이 상기 제2 혼합용액 중 0.5 중량% 초과 5 중량% 이하이면 상기 다공성 강유전체 박막의 다공성은 40% 내지 80%인 것일 수 있다. 상기 제2 혼합용액 중 상기 물이 첨가되는 양이 많을수록 상기 다공성 강유전체 박막의 다공성이 증가하는 것일 수 있다. 용매와 P(VDF-TrFE) 나노로드 및 물이 혼합되어 있는 상태를 알 수 있다.If the water is 0.1% by weight or more and 0.5% by weight or less in the second mixed solution, the porosity of the porous ferroelectric thin film is less than 40%, and the water is more than 0.5% by weight and 5% by weight or less in the second mixed solution In this case, the porosity of the porous ferroelectric thin film may be 40% to 80%. As the amount of water added in the second mixed solution increases, the porosity of the porous ferroelectric thin film may increase. It can be seen that the solvent, P(VDF-TrFE) nanorods, and water are mixed.

상기 제2 혼합용액으로 코팅막을 형성하는 단계는, 상기 제2 혼합용액을 실리콘 웨이퍼 상에 코팅하여 박막을 형성하는 것일 수 있다.The step of forming the coating film with the second mixed solution may include forming a thin film by coating the second mixed solution on a silicon wafer.

상기 코팅은, 스핀 코팅, 잉크젯 인쇄, 스크린 인쇄, 그라비아 코팅, 스프레이 코팅, 딥 코팅, 플로우 코팅, 롤 코팅, 블레이드 코팅, 다이 코팅, 커튼 코팅 및 바 코팅으로 이루어진 군에서 선택된 적어도 어느 하나의 방법으로 수행되는 것일 수 있다. 바람직하게는 스핀 코팅 방법을 이용할 수 있다. The coating is at least one method selected from the group consisting of spin coating, inkjet printing, screen printing, gravure coating, spray coating, dip coating, flow coating, roll coating, blade coating, die coating, curtain coating, and bar coating. It may be what is done. Preferably, a spin coating method may be used.

상기 제2 혼합용액의 도포 두께는 30 nm 내지 1 mm 범위인 것일 수 있다. 도포 두께는 제2 혼합용액의 점도와 스핀 코팅 시의 회전속도 등을 변화시켜 조절할 수 있다.The coating thickness of the second mixed solution may be in the range of 30 nm to 1 mm. The coating thickness can be adjusted by changing the viscosity of the second mixed solution and the rotation speed during spin coating.

상기 제2 혼합용액으로 코팅막을 형성하는 단계 이후에, 상기 박막을 열처리하는 단계를 더 포함할 수 있다. 상기 열처리 단계에 의해 물이 증발되어 기공이 형성될 수 있고, 다공성의 강유전체 박막이 형성되는 것일 수 있다. 상기 열처리하는 단계는, 100 ℃ 내지 200 ℃의 온도 범위에서 30 초 내지 6 시간 동안 수행되는 것일 수 있다.After forming the coating film with the second mixed solution, it may further include heat-treating the thin film. By the heat treatment step, water may be evaporated to form pores, and a porous ferroelectric thin film may be formed. The heat treatment may be performed for 30 seconds to 6 hours at a temperature range of 100° C. to 200° C.

상기 실리콘 웨이퍼의 일면에 제1 패시베이션층에 형성하는 단계 이후에 상기 제1 패시베이션층 상에 전극층을 형성하는 단계를 더 포함할 수 있다. After forming the first passivation layer on one surface of the silicon wafer, the step of forming an electrode layer on the first passivation layer may be further included.

상기 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계는, 제1 패시베이션층이 형성되지 않은 면에 제2 패시베이션층을 형성하는 것으로, 실리콘 웨이퍼의 텍스쳐링된 표면 상에 제2 패시베이션층을 형성하는 단계를 포함할 수 있다. 상기 제2 패시베이션층을 형성하는 단계는 무기물층 및 유기 전도성물층을 각각 형성하고, 각 층의 형성 순서는 변경될 수 있다. 상기 제2 패시베이션층을 형성하는 단계는, 코팅 공정 및 증착 공정 또는 이 둘을 이용할 수 있고, 상기 코팅 공정은 상기 언급한 바와 같다. 상기 증착 공정은, 스퍼터링 (sputtering), 화학 기상 증착(chemical vapor deposition), 열증착(thermal evaporation), 전자빔 증착(e-beam evaporation) 등을 이용할 수 있다. The forming of the second passivation layer on the other surface of the silicon wafer includes forming a second passivation layer on the surface where the first passivation layer is not formed, forming a second passivation layer on the textured surface of the silicon wafer. It may include steps. In the forming of the second passivation layer, an inorganic material layer and an organic conductive material layer are formed, respectively, and the formation order of each layer may be changed. In the step of forming the second passivation layer, a coating process and a deposition process or both may be used, and the coating process is as described above. The deposition process may use sputtering, chemical vapor deposition, thermal evaporation, e-beam evaporation, or the like.

상기 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계 이후에 전극층을 형성하는 단계를 더 포함할 수 있다. After the step of forming the second passivation layer on the other surface of the silicon wafer, the step of forming an electrode layer may be further included.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.As described above, although the embodiments have been described by the limited embodiments and the drawings, various modifications and variations are possible from the above description to those of ordinary skill in the art. For example, even if the described techniques are performed in a different order from the described method, and/or the described components are combined or combined in a form different from the described method, or are replaced or substituted by other components or equivalents. Appropriate results can be achieved. Therefore, other implementations, other embodiments, and claims and equivalents fall within the scope of the claims to be described later.

Claims (14)

제1 패시베이션층, 제2 패시베이션층; 및
상기 제1 및 제2 패시베이션층 사이에 실리콘 웨이퍼층; 을 포함하고,
상기 제1 패시베이션층은, P(VDF-TrFE)를 포함하는 다공성 강유전체 박막인 것인,
광전소자.
A first passivation layer, a second passivation layer; And
A silicon wafer layer between the first and second passivation layers; Including,
The first passivation layer is a porous ferroelectric thin film containing P(VDF-TrFE),
Photoelectric device.
 제1항에 있어서,
상기 다공성 강유전체 박막의 다공성이 1% 내지 80%인 것인,
광전소자.
The method of claim 1,
The porosity of the porous ferroelectric thin film is 1% to 80%,
Photoelectric device.
 제1항에 있어서,
상기 제1 패시베이션은 양극으로 분극처리된 것인,
광전소자.
The method of claim 1,
The first passivation is polarized with an anode,
Photoelectric device.
 제1항에 있어서,
상기 다공성 강유전체 박막의 비표면적(specific surface area) 값이 0.1 m2/g 내지 600 m2/g인 것인,
광전소자.
The method of claim 1,
The porous ferroelectric thin film has a specific surface area of 0.1 m 2 /g to 600 m 2 /g,
Photoelectric device.
 제1항에 있어서,
상기 다공성 강유전체 박막의 기공은, 직경이 0.5 nm 내지 100 nm인 메조포어(mesopore) 및 직경이 0.5 ㎛ 이상인 매크로포어(macropore)를 포함하는 것인,
광전소자.
The method of claim 1,
The pores of the porous ferroelectric thin film include mesopores having a diameter of 0.5 nm to 100 nm and macropores having a diameter of 0.5 μm or more,
Photoelectric device.
 제1항에 있어서,
상기 다공성 강유전체 박막의 두께는 0.1 ㎛ 내지 500 ㎛이고,
상기 다공성 강유전체 박막의 강유전 특성은, 2θ값 20°에서 700 cm-1 내지 1,000 cm-1인 것인,
광전소자.
The method of claim 1,
The porous ferroelectric thin film has a thickness of 0.1 μm to 500 μm,
The ferroelectric properties of the porous ferroelectric thin film are 700 cm -1 to 1,000 cm -1 at a 2θ value of 20°,
Photoelectric device.
 제1항에 있어서,
상기 실리콘 웨이퍼층의 일면은, 3차원 구조체, 다공성 3차원 구조체 또는 이 둘로 텍스쳐링되고,
상기 제2 패시베이션층은, 상기 텍스쳐링된 구조체에 따라 형성된 것인,
광전소자.
The method of claim 1,
One surface of the silicon wafer layer is textured with a three-dimensional structure, a porous three-dimensional structure, or both,
The second passivation layer is formed according to the textured structure,
Photoelectric device.
 제1항에 있어서,
상기 제2 패시베이션층은, 질화물, 산화물 또는 이 둘을 포함하는 무기물층; 및 상기 무기물층 상에 형성된 유기 유전체층; 을 포함하는 것인,
광전소자.
The method of claim 1,
The second passivation layer may include a nitride, an oxide, or an inorganic material layer containing both; And an organic dielectric layer formed on the inorganic material layer. It includes,
Photoelectric device.
 제8항에 있어서,
상기 유기 유전체층은, PEDOT:PSS, PAA, PMMA, 및 Nafion으로 이루어진 군에서 선택된 1종 이상을 포함하는 것인,
광전소자.
The method of claim 8,
The organic dielectric layer includes at least one selected from the group consisting of PEDOT:PSS, PAA, PMMA, and Nafion,
Photoelectric device.
 실리콘 웨이퍼를 준비하는 단계;
상기 실리콘 웨이퍼의 일면에 제1 패시베이션층을 형성하는 단계; 및
상기 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계;
를 포함하고,
상기 제1 패시베이션층은, P(VDF-TrFE)를 포함하는 다공성 강유전체 박막을 포함하는 것인,
광전소자의 제조방법.
Preparing a silicon wafer;
Forming a first passivation layer on one surface of the silicon wafer; And
Forming a second passivation layer on the other surface of the silicon wafer;
Including,
The first passivation layer comprises a porous ferroelectric thin film containing P(VDF-TrFE),
Method of manufacturing a photoelectric device.
 제10항에 있어서,
상기 실리콘 웨이퍼의 일면에 제1 패시베이션층을 형성하는 단계는,
상기 실리콘 웨이퍼 상에 용액 공정으로 제1 패시베이션 박막을 형성하는 단계;
를 포함하는 것인,
광전소자의 제조방법.
The method of claim 10,
The step of forming a first passivation layer on one surface of the silicon wafer,
Solution process on the silicon wafer Forming a first passivation thin film;
It includes,
Method of manufacturing a photoelectric device.
 제11항에 있어서,
상기 제1 패시베이션 박막을 형성하는 단계는,
유기용매에 P(VDF-TrFE)를 첨가하여 제1 혼합용액을 제조하는 단계;
상기 제1 혼합용액에 물을 첨가하여 제2 혼합용액을 제조하는 단계; 및
상기 제2 혼합용액으로 코팅막을 형성하는 단계;
를 포함하는 것인,
광전소자의 제조방법.
The method of claim 11,
Forming the first passivation thin film,
Preparing a first mixed solution by adding P(VDF-TrFE) to an organic solvent;
Preparing a second mixed solution by adding water to the first mixed solution; And
Forming a coating film with the second mixed solution;
It includes,
Method of manufacturing a photoelectric device.
 제12항에 있어서,
상기 제2 혼합용액으로 코팅막을 형성하는 단계 이후에, 상기 코팅막을 열처리하는 단계;
를 더 포함하고,
상기 열처리하는 단계는, 100 ℃ 내지 200 ℃의 온도 범위에서 30 초 내지 6 시간 동안 수행되는 것인,
광전소자의 제조방법.
The method of claim 12,
After the step of forming a coating film with the second mixed solution, heat-treating the coating film;
Including more,
The heat treatment step is performed for 30 seconds to 6 hours at a temperature range of 100 ℃ to 200 ℃,
Method of manufacturing a photoelectric device.
 제10항에 있어서,
상기 실리콘 웨이퍼의 타면에 제2 패시베이션층을 형성하는 단계는,
상기 실리콘 웨이퍼의 텍스쳐링된 표면 상에 제2 패시베이션층을 형성하는 단계;
를 포함하는 것인,
광전소자의 제조방법.
The method of claim 10,
The step of forming a second passivation layer on the other surface of the silicon wafer,
Forming a second passivation layer on the textured surface of the silicon wafer;
It includes,
Method of manufacturing a photoelectric device.
KR1020190113128A 2019-09-11 2019-09-11 Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same KR102212224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190113128A KR102212224B1 (en) 2019-09-11 2019-09-11 Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190113128A KR102212224B1 (en) 2019-09-11 2019-09-11 Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same

Publications (1)

Publication Number Publication Date
KR102212224B1 true KR102212224B1 (en) 2021-02-04

Family

ID=74558594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113128A KR102212224B1 (en) 2019-09-11 2019-09-11 Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR102212224B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116156905A (en) * 2023-04-21 2023-05-23 宁德时代新能源科技股份有限公司 Functional layer, solar cell, and electricity device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140038954A (en) * 2011-04-07 2014-03-31 우니페르시테트 콘스탄츠 Printable medium that contains metal particles and effects etching, more particularly for making contact with silicon during the production of a solar cell
JP6179708B2 (en) * 2013-03-28 2017-08-16 セイコーエプソン株式会社 Photoelectric conversion element and solar cell
KR101919487B1 (en) * 2017-09-14 2018-11-19 한국과학기술연구원 Method for texturing semiconductor substrate, semiconductor substrate manufactured by the method and solar cell comprising the same
KR20180136324A (en) * 2017-06-14 2018-12-24 광운대학교 산학협력단 High Performance Solution-Processed Zinc-Tin-Oxide Thin-Film Transistors Employing Ferroelectric Copolymers Fabricated at Low Temperature for Transparent Flexible Displays and encapsulation process method of ZTO TFT device using fluoroploymer thin film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140038954A (en) * 2011-04-07 2014-03-31 우니페르시테트 콘스탄츠 Printable medium that contains metal particles and effects etching, more particularly for making contact with silicon during the production of a solar cell
JP6179708B2 (en) * 2013-03-28 2017-08-16 セイコーエプソン株式会社 Photoelectric conversion element and solar cell
KR20180136324A (en) * 2017-06-14 2018-12-24 광운대학교 산학협력단 High Performance Solution-Processed Zinc-Tin-Oxide Thin-Film Transistors Employing Ferroelectric Copolymers Fabricated at Low Temperature for Transparent Flexible Displays and encapsulation process method of ZTO TFT device using fluoroploymer thin film
KR101919487B1 (en) * 2017-09-14 2018-11-19 한국과학기술연구원 Method for texturing semiconductor substrate, semiconductor substrate manufactured by the method and solar cell comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116156905A (en) * 2023-04-21 2023-05-23 宁德时代新能源科技股份有限公司 Functional layer, solar cell, and electricity device
CN116156905B (en) * 2023-04-21 2023-10-03 宁德时代新能源科技股份有限公司 Functional layer, solar cell, and electricity device

Similar Documents

Publication Publication Date Title
CN106784328B (en) High-performance perovskite thin film, preparation method thereof and solar cell
KR101461634B1 (en) High―efficiency Inorganic―Organic Hybrid Solar Cells and Their Fabrication Methods
US10644238B2 (en) Method and apparatus for manufacturing semiconductor elements
US9459797B2 (en) Uniformly distributed self-assembled cone-shaped pillars for high efficiency solar cells
CN108057590B (en) Spraying liquid, perovskite layer, preparation method of perovskite layer and perovskite battery
Khang Recent progress in Si-PEDOT: PSS inorganic–organic hybrid solar cells
US20150072465A1 (en) Organic-inorganic hybrid junction device using redox reaction and organic photovoltaic cell of using the same
JP6051170B2 (en) Photocell
JP6005785B1 (en) Photoelectric conversion element and manufacturing method thereof
CN110718632A (en) Method for preparing large-area perovskite layer and perovskite solar cell
Kang et al. Self-assembled, highly crystalline porous ferroelectric poly (vinylidene fluoride-co-trifluoroethylene) interlayer for Si/organic hybrid solar cells
KR20090123739A (en) Organic-inorganic photovoltaic devices and manufacturing method thereof
CN103545396A (en) Photodiode and method for making the same
US20110030782A1 (en) Solar cell and method for manufacturing the same
KR102212224B1 (en) Photoelectric devices comprising porous ferroelectric thin films and manufacturing method of the same
KR101819954B1 (en) Method for manufacturing perovskite absorber layer and solar cell comprising the absorber layer prepared thereby
KR101146832B1 (en) Method for manufacturing high conductive organic film by solvent treatment and method for manufacturing organic solar cell having the organic film
KR101862920B1 (en) Compound of perovskite structure, solar cell and thin film transister using the same
KR101835233B1 (en) Fabrication method of perovskite film
US10155876B2 (en) Methods and apparatus concerning solution shearing a transparent and conductive polymer film
Yang et al. Highly sensitive broadband flexible photodetectors based on a blend film with zinc octaethylporphyrin long nanowires embedded in an insulating polymer
US20150007891A1 (en) Polymer solar cell with nanoparticles
US9972780B1 (en) Methods for preparing a NiOx:electron acceptor nanocomposite based film and optoelectronic devices incorporating the same
Chen et al. A poly-(3-hexylthiophene)(P3HT)/[6, 6]-phenyl-C61-butyric acid methyl ester (PCBM) bilayer organic solar cell fabricated by airbrush spray deposition
KR20150047314A (en) Inverted polymer solar cells with randomly nanostructured surface electrode and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant