KR102203299B1

KR102203299B1 - 다중 입력 다중 출력 시스템에서 프리코더 선택을 위한 시스템 및 방법

Info

Publication number: KR102203299B1
Application number: KR1020170038614A
Authority: KR
Inventors: 페데리코 펜나; 홍빙 쳉; 이정원
Original assignee: 삼성전자주식회사
Priority date: 2016-10-20
Filing date: 2017-03-27
Publication date: 2021-01-19
Also published as: US20180115351A1; TWI716612B; TW201817181A; CN107968676A; KR20180043719A; US10044423B2

Abstract

다중 입력 다중 출력 시스템에서 프리코더 선택을 위한 시스템 및 방법 이 제공된다. 프리코더 선택을 위한 장치는, 채널 매트릭스 H를 수신하고, 상기 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서, 상기 SVD 프로세서와 연결되고, 수평 DFT(horizontal Discrete Fourier Transform) 인덱스로, 정수인

의 각도

의 위상 추정

을 결정하는 LPE(Linear Phase Estimation) 프로세서 및 상기 LPE 프로세서와 연결되고, 상기 인덱스

의 경 추정(hard estimate)을 결정하는 결정 프로세서를 포함한다.

Description

다중 입력 다중 출력 시스템에서 프리코더 선택을 위한 시스템 및 방법{SYSTEM AND METHOD FOR PRECODER SELECTION IN MULTIPLE-INPUT MULTIPLE-OUTPUT (MIMO) SYSTEMS}

본 발명은 일반적으로 무선 통신 시스템에 관한 것으로, 좀 더 구체적으로는 DFT(discrete Fourier transform) 기반 코드북(codebook)을 갖는 다중 입력 다중 출력(multiple-input multiple-output (MIMO)) 시스템에서, 프리코더(precoder) 선택을 위한 시스템 및 방법에 관한 것이다.

최근의 셀룰러 네트워크(예를 들어, LTE(long term evolution))는, 사용자를 위한 데이터 속도 및 네트워크 용량을 증가시키기 위해, 기지국(eNB(evolved node B)라고도 한다) 및 이동 단말기(사용자 장비(user equipment (UE))라고도 한다)에서 다중 안테나에 의존하고 있다. 송신기 측과 수신기 측에서 다중 안테나를 갖는 통신 시스템은, 다중 입력 다중 출력 시스템으로 지칭될 수 있다.

서비스 사용자를 위해 더 많은 데이터 스트림이 동시에 송신되고, 더 높은 신호 대 잡음비를 야기시키는 다이버시티(diversity) 이득 및 더 높은 공간적 멀티플렉싱 뿐만 아니라, 셀에서 가상 섹터 또는 좁은 빔(narrow beams)을 형성함으로써 더 나은 커버리지를 위한 노력으로, 특히 eNB 측에서 다중 입력 다중 출력 시스템의 안테나 개수가 꾸준하게 증가하고 있다. 예를 들어, 2015년 LTE의 최신 버전은 "FD(full dimension)/EB(elevation beamforming) 다중 입력 다중 출력" 기능을 도입하였고, 이로써 eNB는 사용자 장비의 관점에서 (편광 디멘션(polarization dimension)을 고려한) 16개의 안테나 포트로 변환하는 8개의 송수신기 유닛을 갖는 2차원(수직 및 수평) 안테나 어레이를 지원할 수 있다.

더 큰 안테나 어레이를 지원할 가능성이 있는 차세대 셀룰러 네트워크(예를 들어, 5G)에서는, 고차원 다중 입력 다중 출력 시스템에 대한 추세가 계속될 것으로 예상된다. 다중 입력 다중 출력 통신 시스템의 성능은, 전송된 신호를 무선 채널에 적응시키기 위한 적절한 프리코딩 매트릭스의 선택에 크게 의존될 수 있다. 무선 채널은 시간에 따라 변하기 때문에, 채널의 변화를 따르도록 프리코딩 매트릭스를 충분히 자주 업데이트하는 것이 필수적일 수 있다. 그러나, 이는 사용자 장비로부터 eNB로의 채널 상태 정보(channel state information (CSI))의 피드백을 필요로 할 수 있다. 따라서, 더 나은 채널 상태 정보의 정확성을 위한 잦은 피드백과 데이터 전송을 위한 더 많은 대역폭을 남기기 위한 제한된 피드백 간의 상반되는 요구사항 사이에서, 절충점이 결정되어야 한다. LTE와 같은 실용적인 시스템은 eNB와 사용자 장비 모두에게 알려진, 미리 결정된 프리코딩 매트릭스(코드북(codebook)이라고도 한다)의 세트를 지정함으로써 이 문제를 해결할 수 있고, 이에 따라 사용자 장비는 그 인덱스를 표시함으로써 코드북으로부터 특정 매트릭스(즉, 코드북)를 선택할 수 있다. 이러한 인덱스는, 프리코딩 매트릭스 인디케이터(precoding matrix indicator (PMI))로 지칭될 수 있다.

안테나의 수와 빔 형성 디멘션이 증가함에 따라, 코드북 크기도 또한 증가할 수 있다. 따라서, 사용자 장비가 최상의 프리코딩 매트릭스 인디케이터를 효율적으로 검색하는 것이 점점 어려워지고 있다. 다른 접근법은, 각 프리코딩 매트릭스 인디케이터, 달성할 수 있는 용량, 또는 비트 당 상호 정보 평균(mean mutual information per bit (MMIB)), 또는 몇몇 거리 함수에 대한 코드북 검색 및 계산에 의존할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 DFT 벡터에서 선형 위상 램핑(ramping)을 연속적으로 추정함으로써, 코드북 구조를 활용할 수 있는 다중 입력 다중 출력 시스템에서 프리코더 선택을 위한 시스템 및 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 프리코더 선택을 위한 장치는, 채널 매트릭스 H를 수신하고, 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서, SVD 프로세서와 연결되고, 수평 DFT(horizontal Discrete Fourier Transform) 인덱스로, 정수인

의 각도

의 위상 추정

을 결정하는 LPE(Linear Phase Estimation) 프로세서 및 LPE 프로세서와 연결되고, 인덱스

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 프리코더 선택을 위한 장치는, 채널 매트릭스 H를 수신하고, 상기 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서, 상기 SVD 프로세서와 연결되고, 수평 DFT 인덱스로 정수인

의 각도

의 위상 추정

, 수직 이산 DFT 인덱스로 정수인

의 각도

의 위상 추정

, 및 교차 편파된(cross-polarized) 안테나의 코-페이징(co-phasing) 인덱스로 정수인

의 코-페이징

의 위상 추정

을 결정하는 복수의 제1 LPE(Linear Phase Estimation) 프로세서, 상기 복수의 제1 LPE 프로세서와 연결되고, 상기

,

, 및

으로부터 계산된 각도 벡터

,

, 및

를 결정하는 복수의 각도 벡터 프로세서, 상기 SVD 프로세서 및 상기 복수의 각도 벡터 프로세서와 각각 연결되고, 결합 벡터

,

및

각각을 생성하는 복수의 MRC(Maximal Ratio Combining) 프로세서, 상기 복수의 MRC 프로세서 각각과 연결되고, 상기

,

, 및

각각을 재추정하는 복수의 제2 LPE 프로세서 및 상기 복수의 제2 LPE 프로세서 각각과 연결되고, 상기

, 상기

, 및 상기

각각의 경 추정(hard estimate)을 결정하는 복수의 결정 프로세서를 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 프리코더 선택을 위한 방법은, SVD(Singular Value Decomposition) 프로세서가, 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 변수인 l, m 및 n 각각에 대한 서브 벡터로 분할하고, 복수의 제1 LPE(Linear Phase Estimation) 프로세서가, 각도

의 초기 추정

, 각도

의 초기 추정

, 및 각도

의 초기 추정

을 계산하고, 복수의 각도 벡터 프로세서가, 상기

, 상기

, 및 상기

으로부터, 각도 벡터

및

를 계산하고, 복수의 MRC(Maximal Ratio Combining) 프로세서가, MRC를 상기 각도 벡터

및

에 적용하여, 결합 벡터

및

를 얻고, 복수의 제2 LPE 프로세서가 상기

,

, 및

을 재추정하고, 상기 재추정된

,

및

이 수렴하거나 미리 결정된 수의 반복이 발생하는 경우, 다음 단계로 진행하고, 그렇지 않으면 상기 복수의 각도 벡터 프로세서가, 상기

,

, 및

각각으로부터, 상기 각도 벡터

및

를 각각 계산하는 단계로 되돌아가고, 복수의 결정 프로세서가 상기 재추정된

,

및

를 경 추정인

및

로 변환하는 것을 포함할 수 있다.

의 각도

의 위상 추정

의 코-페이징

의 위상 추정

을 결정하는 복수의 제1 LPE(Linear Phase Estimation) 프로세서, 상기 복수의 제1 LPE 프로세서 및 복수의 제2 LPE 프로세서 중 어느 하나와 각각 연결되고, 상기

, 상기

및

의 MRC(Maximal Ratio Combining) 기반 추정으로부터 계산된 각도 벡터

와

,

및

각각을 생성하는 복수의 MRC(Maximal Ratio Combining) 프로세서, 상기 복수의 MRC 프로세서와 각각 연결되고, 상기

,

, 및

각각을 재추정하는 상기 복수의 제2 LPE 프로세서 및 상기 복수의 제2 LPE 프로세서와 각각 연결되고, 상기

,

, 및

의 각도

의 위상 추정

의 코-페이징

의 위상 추정

을 결정하는 복수의 제1 LPE(Linear Phase Estimation) 프로세서, 상기 복수의 제1 LPE 프로세서 및, 복수의 제2 LPE 프로세서 중 두 개와 각각 연결되고, 상기

,

의 MRC(Maximal Ratio Combining) 기반 추정 및 상기

의 MRC 기반 추정으로부터 계산된 각도 벡터

와

,

및

,

, 및

, 상기

, 및 상기

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 장치를 제조하는 방법은, 적어도 하나의 다른 장치를 갖는 패키지 또는 웨이퍼 상에, SVD(Singular Value Decomposition) 프로세서, LPE 프로세서 및 결정 프로세서를 포함하는 장치를 형성하고, 상기 장치를 테스트하는 것을 포함하고, 상기 장치를 테스트하는 것은, 하나 이상의 전기-광학 컨버터, 광학적 신호를 두 개 이상의 광학적 신호로 분할하는 하나 이상의 광 스플리터, 및 하나 이상의 광학-전기 컨버터를 이용하여 테스트하는 것을 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 직접 회로의 제조 방법은, 집적 회로의 레이어에 대한 피처(feature) 세트를 위한 마스크 레이아웃을 형성하되, 상기 마스크 레이아웃은 하나 이상의 회로 피처에 대한 표준 셀 라이브러리 매크로를 포함하고, 상기 하나 이상의 회로 피처는, SVD(Singular Value Decomposition) 프로세서, LPE 프로세서 및 결정 프로세서를 포함하는 장치를 포함하고, 상기 마스크 레이아웃의 생성 중, 레이아웃 디자인 룰에 부합하도록 상기 매크로의 상대적인 위치를 무시하고, 상기 마스크 레이아웃의 생성 후, 상기 레이아웃 디자인 룰에 부합하도록 상기 매크로의 상대적인 위치를 검사하고, 임의의 매크로가 상기 레이아웃 디자인 룰에 부합되지 않는 것이 발견되면, 상기 임의의 매크로가 상기 레이아웃 디자인 룰에 부합되도록 수정함으로써 상기 마스크 레이아웃을 수정하고, 상기 집적 회로의 상기 레이어에 대한 상기 피처 세트를 갖는, 상기 수정된 마스크 레이아웃에 따라 마스크를 생성하고, 상기 마스크에 따라 상기 집적 회로의 상기 레이어를 제조하는 것을 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 몇몇 실시예들에 따른 단일 DFT 코드북을 위한 장치의 예시적인 블록도이다.
도 2는 본 발명의 몇몇 실시예들에 따른 단일 레이어 크로네커 DFT 코드북의 병렬 버전을 위한 장치의 예시적인 블록도이다.
도 3은 본 발명의 몇몇 실시예들에 따른 ILPE(iterative linear phase estimation)로 지칭될 수 있는 단일 레이어 크로네커 DFT 코드북의 병렬 버전을 설명하기 위한 예시적인 순서도이다.
도 4는 본 발명의 몇몇 실시예들에 따른,

인 경우 벡터 분할의 예시적인 다이어그램이다.
도 5는 본 발명의 몇몇 실시예들에 따른 반-순차(semi-sequential) ILPE를 위한 장치의 예시적인 블록도이다.
도 6은 본 발명의 몇몇 실시예들에 따른 순차적인 ILPE를 위한 장치의 예시적인 블록도이다.
도 7은 본 발명의 몇몇 실시예들에 따른 광대역/부대역(subband) ILPE를 위한 장치의 예시적인 블록도이다.
도 8은 본 발명의 몇몇 실시예들에 따른 다수의 개별적 레이어를 갖는 크로네커 DFT 코드북을 위한 장치의 예시적인 블록도이다.
도 9는 본 발명의 몇몇 실시예들에 따른 다수의 조인트 레이어(joint layer; JL)를 갖는 크로네커 DFT 코드북을 위한 장치의 예시적인 블록도이다.
도 10은 본 발명의 몇몇 실시예들에 따른 장치를 제조하는 방법을 설명하기 위한 예시적인 순서도이다.
도 11은 본 발명의 몇몇 실시예들에 따른 집적 회로를 제조하는 방법을 설명하기 위한 예시적인 순서도이다.
도 12는 본 발명의 몇몇 실시예들에 따른 다수의 개별 레이어를 갖는 크로네터 DFT 코드북의 병렬 버전을 위한 장치의 예시적인 블록도이다.
도 13은 본 발명의 몇몇 실시예들에 따른 다수의 개별적인 레이어들을 갖는 순차적인 ILPE를 위한 장치의 예시적인 블록도이다.
도 14는 본 발명의 몇몇 실시예들에 따른 광대역/부대역 단일 레이어 크로네커 DFT 코드북의 병렬 버전을 위한 장치의 예시적인 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

몇몇 실시예들에 따르면, 본 발명의 기술적 사상에 따른 시스템 및 방법은, DFT(discrete Fourier transform) 벡터 또는 DFT 벡터의 크로네커 곱(Kronecker product)을 기반으로 하는, LTE에서 이용되는 것과 같은 코드북(codebook)에 적용될 수 있다. 본 발명의 기술적 사상에 따른 시스템 및 방법은, DFT 벡터에서 선형 위상 램핑(ramping)을 연속적으로 추정함으로써, 코드북 구조를 활용할 수 있다. 예를 들어, LTE Rel. 13 FD-MIMO 코드북에서, 프리코딩 매트릭스의 각 컬럼은 3개의 DFT 벡터의 크로네커 곱을 포함할 수 있다. 하나는 수평 도메인에서 빔 방향을 결정할 수 있고, 다른 하나는 수직 도메인에서 빔 방향을 결정할 수 있으며, 나머지 하나는 교차 편파된(cross-polarized) 안테나의 코-페이징(co-phasing)을 결정할 수 있다. 3개의 DFT 벡터는 l, m, 및 n으로 각각 표시될 수 있는 3개의 변수로 인덱싱될 수 있다.

본 발명의 몇몇 실시예들에 따르면, 본 발명의 기술적 사상에 따른 시스템은, 채널 매트릭스의 SVD에 의해 지배적인 고유벡터(dominant eigenvector)를 결정할 수 있다. 본 발명의 기술적 사상에 따른 시스템은 또한, 채널 고유벡터의 구성요소들에 걸친 선형 위상 램핑으로부터 l, m 및 n 계수들을 반복적으로 추정함으로써, 고유벡터의 위상과 가장 일치하는 프리코딩 매트릭스 인디케이터 후보를 찾을 수 있다. 본 발명의 기술적 사상에 따른 시스템 및 방법은, 추정된 l, m 및 n 계수들을, LTE 표준에 의해 지정된 가장 가능성이 있는 프리코딩 매트릭스 인디케이터 인덱스들에 매핑시킬 수 있다. 여기서 LTE 표준은, 3GPP TS 36.213, Sec. 7.2.4일 수 있다.

본 발명의 몇몇 실시예들에 따르면, 본 발명의 기술적 사상에 따른 시스템 및 방법은, (예를 들어, SVD를 통해 얻어진) 최적의 프리코더를, 이용 가능한 프리코딩 매트릭스 인디케이터 후보들 중 어느 하나에 직접 매핑시킬 수 있다. 본 발명의 기술적 사상에 따른 시스템 및 방법은 또한, DFT 벡터의 계수를 추정하기 위해, LPE를 적용할 수 있다.

두 개의 각 차원에서 오버샘플링 계수 O₁과 O₂를 갖고 교차 편파된 안테나(P=2)인 N₁ 수평 안테나와 N₂ 수직 안테나를 갖는 FD-MIMO(full dimension (FD)-MIMO) 시스템을 예로 들어본다.

는 전송 안테나 포트의 총 개수를 의미하고, L는 랭크(rank)를 나타낼 수 있다. 채널 매트릭스는

크기를 갖는 H로 표시될 수 있다. 여기서 N_R _-은 사용자 장비에서의 안테나의 개수이다. FD-MIMO와 같은 크로네커 DFT 코드북 구조에서, 수평 및 수직 DFT 인덱스들은 각각 l과 m으로 표시될 수 있고, 코-페이징은 n으로 표시될 수 있다. 두 개의 레이어들에 대해, 제2 레이어의 DFT 인덱스는 l^', m'으로 표시될 수 있다. 보고된 프리코딩 매트릭스 인디케이터 인덱스들은, i₁₁, i₁₂, i₂로 표시될 수 있고, 그 정의 및 l, m 및 n에 대한 관계는 3GPP TS 36.213, Sec. 7.2.4에 명시되어 있다.

단일 DFT 코드북이 단순화된 경우, l로 표시되는 단일 인덱스가 있을 수 있다. 최적의 프리코더 또는 기준 프리코더는, 컬럼으로써

의 L개의 지배적인 고유벡터를 갖는, Q X L 크기의

매트릭스로써 지칭될 수 있다. 단일 레이어의 경우, 매트릭스는 y로 표시되는 단일 고유벡터로 구성될 수 있다.

도 1은 본 발명의 몇몇 실시예들에 따른 단일 DFT 코드북을 위한 장치의 예시적인 블록도이다.

도 1을 참조하면, 장치(100)는 SVD 프로세서(101), LPE 프로세서(103), 및 결정 프로세서(105)를 포함할 수 있다. 본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(101)는, 채널 매트릭스 H를 수신하기 위한 입력과, H에 대한 최적의 프리코딩 매트릭스의 샘플(y)을 제공하기 위한 출력을 포함할 수 있다.

본 발명의 몇몇 실시예들에 따르면, LPE 프로세서(103)는 H에 대한 최적의 프리코딩 매트릭스의 샘플(y)을 수신하기 위한 SVD 프로세서(101)의 출력과 연결되는 입력과, H에 대한 최적의 프리코딩 매트릭스의 샘플(y)의 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 1D(one-dimensional)-LPE를 위한

는, LPE가 아래의 식 1에서와 같이 샘플의

쌍을 이용하여 수행되는 것을 나타낼 수 있다.

본 발명의 몇몇 실시예들에 따르면, 결정 프로세서(105)는 LPE 프로세서(103)의 출력과 연결된 입력과, DFT 계수 l의 추정을 제공하기 위한 출력을 포함할 수 있다.

본 발명의 몇몇 실시예들에 따르면, 본 발명의 기술적 사상에 따른 시스템은, y의 연속적인 샘플의 모든 쌍들(예를 들어, y_i와 y_i+1)간의 다중 거리-1 상관의 평균을 결정하고, 이러한 평균의 선형 위상 추정(

)을 결정하고, 결정된 위상 추정을 가장 가까운 정수로 반올림함으로써 미지의 DFT 계수 l을 추정할 수 있다. 본 발명의 몇몇 실시예들에 따르면, 선형 위상 추정(

)은 식 1과 같이 추정될 수 있다.

(식 1)

여기서 N₁은 DFT 벡터의 크기를 나타낼 수 있고, y_i와 y_i ₊ ₁는 H에 대한 최적의 프리코딩 매트릭스의 연속적인 샘플일 수 있으며, 부호"*"는 콤플렉스 컨주게이션(complex conjugation)을 나타낼 수 있다.

본 발명의 몇몇 실시예들에 따르면, 결정 프로세서(105)는 선형 위상 추정(

)을 수신하기 위해 LPE 프로세서(103)와 연결되는 입력과, 미지의 DFT 계수 l의 추정을 제공하기 위한 출력을 포함할 수 있다. 본 발명의 몇몇 실시예들에 따르면, 결정 프로세서(105)는 식 2에서와 같이 DFT 계수 l 추정에 관한 경 판정(hard decision)을 결정할 수 있다.

(식 2)

여기서 "round"는 가장 가까운 정수로 반올림하기 위한 함수를 의미할 수 있고, O₁은 오버 샘플링 계수이며, N₁은 DFT 벡터의 크기일 수 있다.

도 2는 본 발명의 몇몇 실시예들에 따른 단일 레이어 크로네커 DFT 코드북의 병렬 버전을 위한 장치의 예시적인 블록도이다.

도 2를 참조하면, 장치(200)는 SVD 프로세서(201), 복수의 제1 LPE 프로세서(203, 205, 207), 복수의 각도 벡터 프로세서(209, 211, 213), 복수의 MRC(maximal ratio combining) 프로세서(215, 217, 219), 복수의 제2 LPE 프로세서(221, 223, 225), 및 복수의 결정 프로세서(227, 229, 231)를 포함할 수 있다. 비록 도 2에서 SVD 프로세서(201), 복수의 제1 LPE 프로세서(203, 205, 207), 복수의 각도 벡터 프로세서(209, 211, 213), 복수의 MRC 프로세서(215, 217, 219), 복수의 제2 LPE 프로세서(221, 223, 225), 및 복수의 결정 프로세서(227, 229, 231)를 개별적인 구성요소로 도시하였으나, 이러한 프로세서들은 하나 이상의 프로세서에 포함될 수도 있다.

도 2는 코드북이 (LTE FD-MIMO에서와 같이) 3개의 DFT 벡터의 크로네커 곱에 의해 형성되는 장치(200)를 도시하고 있으며, 따라서 장치(200)는 추정될 각각의 변수들(예를 들어, l, m, n)에 대한 3개의 브랜치를 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, DFT 벡터의 개수는, 본 발명의 기술적 사상의 범위를 벗어나지 않으면서, 다른 개수까지 확장될 수 있음은 물론이다.

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(201)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)을 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(201)는 샘플들(예를 들어, y₀, y₁, 및 y₂)의 세 개의 서브 벡터들을 제공하는 것으로 도시되었다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(203, 205, 207) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀, y₁, 및 y₂) 중 어느 하나를 수신하기 위해 SVD 프로세서(201)의 출력과 연결된 입력과, 대응하는 서브 벡터(y₀, y₁, 및 y₂)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(203, 205, 207)는 (예를 들어, 2D(two-dimensional) LPE에 의한) 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서 X는 벡터 당 샘플 쌍의 수를 나타내고, Y는 결합된 벡터의 수를 나타낼 수 있으며, K는 브랜치를 나타내는 정수일 수 있다.

장치(200)는 불연속 변수(l, m, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 초기 추정(

,

)의 추정은, 상기 식 2에서와 같이, 간단한 이산화(discretization)까지 변수들(l, m, n)을 추정하는 것과 동일할 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(209, 211, 213) 각각은, 복수의 제1 LPE 프로세서(203, 205, 207)의 복수의 출력과 연결되는 입력 및 복수의 초기 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 2에 도시된 예에서, 각도 벡터 프로세서(209)는 LPE 프로세서(205, 207)과 연결될 수 있고, 각도 벡터 프로세서(211)는 LPE 프로세서(203, 207)과 연결될 수 있으며, 각도 벡터 프로세서(213)는 LPE 프로세서(203, 205)와 연결될 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(215, 217, 219) 각각은, 복수의 각도 벡터 프로세서(209, 211, 213) 중 어느 하나와 연결되는 입력, SVD 프로세서(201)와 연결되는 입력, 및 식 3 내지 식 5에 표시된 바와 같은 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

(식 3)

(식 4)

(식 5)

복수의 제2 LPE 프로세서(221, 223, 225) 각각은, 복수의 MRC 프로세서(215, 217, 219) 중 어느 하나와 연결되는 입력과, 1D(one-dimensional) LPE를 이용하여 결합된 벡터들(

) 중 어느 하나로부터 대응하는 서브 벡터(y₀, y₁, 및 y₂)의 위상 중 어느 하나의 재추정(

,

)을 제공하기 위한 출력을 포함할 수 있다. 1D LPE는

로 표현될 수 있으며, 여기서 X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, k는 브랜치를 나타내는 정수일 수 있다. 복수의 결정 프로세서(227, 229, 231) 각각은, 재추정된 위상(

,

)을

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 2에는 단일 반복이 도시되어 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 다중 반복이 있는 경우, 복수의 결정 프로세서(227, 229, 231) 전의 추정치들(

,

)은 복수의 각도 벡터 프로세서(209, 211, 213)의 입력으로 피드백될 수 있다.

도 3은 본 발명의 몇몇 실시예들에 따른 ILPE(iterative linear phase estimation)로 지칭될 수 있는 단일 레이어 크로네커 DFT 코드북의 병렬 버전을 설명하기 위한 예시적인 순서도이다.

도 3을 참조하면, 단계(301)에서, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)은 SVD 프로세서에 의해 3개의 변수 각각에 대한 서브 벡터로 분할될 수 있다.

단계(301)에서, 분할은 DFT 벡터의 크로네커 곱의 순서를 나타낼 수 있다. 크로네커 곱이

의 순서를 갖는 것을 예를 들어보면, 가장 안쪽의 변수(예시에서, m)에 대해 y는

벡터

로 분할될 수 있다. 여기서 각각의 크기(

)는 샘플(y)의 연속적인 샘플을 가질 수 있다.

두 번째 변수(예시에서, l)에 대해, y는

벡터

로 분할될 수 있다. 여기서 각각의 크기(

)는 샘플(y)의 동일한 길이의 연속적인 부분

각각에서

의 단계로 취해진 샘플을 가질 수 있다.

가장 외곽의 변수(예시에서, n)에 대해, y는

벡터

로 분할될 수 있다. 여기서 각각의 크기(

)는

단계로 취해질 수 있는 샘플을 가질 수 있고, 이는 아래의 식 6 내지 식 8과 같이 표현될 수 있다.

(식 6)

(식 7)

(식 8)

도 4는 본 발명의 몇몇 실시예들에 따른,

인 경우 벡터 분할의 예시적인 다이어그램이다.

도 3의 단계(303)에서, 각도(

,

)의 초기 추정(

,

)은 복수의 제1 LPE 프로세서에 의해 계산될 수 있다. 예를 들어, 각도(

,

)의 초기 추정(

,

)은 2D(two-dimensional) LPE를 이용하여 복수의 제1 LPE 프로세서에 의해 계산될 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 단계(303)은, 다중 벡터가 각도를 결정하기 전에 결합되기 때문에 2D LPE로 지칭될 수 있고,

로 표현될 수 있다. 여기서 X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다.

초기 추정(

,

)은 식 9 내지 식 11에 의해 얻어질 수 있다.

(식 9)

(식 10)

(식 11)

단계(305)에서, 초기 추정(

,

)으로부터의 각도 벡터(

)는 복수의 각도 벡터 프로세서에 의해 계산될 수 있다.

각도 벡터(

)는, 식 12 내지 식 14에 의해 정의될 수 있다.

(식 12)

(식 13)

(식 14)

여기서 T는 전치행렬(transpose) 함수일 수 있다.

각도 벡터(

)는 각도(

,

)를 그들의 추정치(

,

)로 각각 대체함으로써 상기 식 12 내지 식 14에 의해 각각 얻어질 수 있다. 이는 단계(303)에서 계산되거나, 이전 반복에서 피드백된 연속 반복의 경우에서 계산될 수 있다.

단계(307)에서, MRC는 식 3 내지 식 5에 따라, 결합된 벡터(

)를 얻기 위해, 복수의 MRC 프로세서에 의해 각도 벡터(

)에 적용될 수 있다. 결합된 벡터(

)는 상기 식 3 내지 식 5에 의해 얻어질 수 있다.

단계(309)에서, 각도(

,

)의 재추정치(

,

)는 각각, LPE를 이용하여 복수의 제2 LPE 프로세서에 의해 계산될 수 있다. 각도(

,

)의 재추정치(

,

)는 상기 식 1과 같은 LPE를 이용하여, 특히 식 15 내지 17에서와 같이, 결합된 벡터(

)로부터 각각 계산될 수 있다.

(식 15)

(식 16)

(식 17)

단계(311)에서, 각도(

,

)의 재추정치(

,

)는 수렴하거나 미리 결정된 수의 반복이 발생하는 경우 단계(313)으로 넘어가고, 그렇지 않으면 단계(305)로 진행될 수 있다.

단계(313)에서, 재추정치(

,

)는 복수의 결정 프로세서에 의해 경 추정치(

)로 변환될 수 있다. 연 추정(soft estimate)로부터 경 추정으로의 변환은 상기 식 2에서와 같이, 특히 식 18 내지 식 20에서와 같이 수행될 수 있다.

(식 18)

(식 19)

(식 20)

도 5는 본 발명의 몇몇 실시예들에 따른 반-순차(semi-sequential) ILPE를 위한 장치의 예시적인 블록도이다.

도 5를 참조하면, 장치(500)는 SVD 프로세서(501), 복수의 제1 LPE 프로세서(503, 505), 복수의 각도 벡터 프로세서(507, 509, 511), 복수의 MRC 프로세서(513, 515, 517), 복수의 제2 LPE 프로세서(519, 521, 523), 및 복수의 결정 프로세서(525, 527, 529)를 포함할 수 있다. 비록 도 5에서는 복수의 제1 LPE 프로세서(503, 505), 복수의 각도 벡터 프로세서(507, 509, 511), 복수의 MRC 프로세서(513, 515, 517), 복수의 제2 LPE 프로세서(519, 521, 523), 및 복수의 결정 프로세서(525, 527, 529)를 개별적인 구성요소로 도시하였으나, 이러한 프로세서들은 하나 이상의 프로세서에 포함될 수도 있다.

도 5는 LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(500)를 도시하고 있다. 장치(500)는 추정될 각각의 변수(예를 들어, l, m, n)에 대한 3개의 브랜치를 포함할 수 있다. 그러나, ILPE의 성능은, 여러 변수들을 순차적으로 추정하여 복잡성을 감소시키면서 향상될 수 있다. 모든 변수들(예를 들어, 3개의 변수)은, 도 2에 도시된 바와 같이, 각 스테이지에서 병렬로 추정될 수 있다. 그러나, 일단 두 개의 변수(예를 들어, l과 n)가 초기에 추정되면,

이 계산될 수 있고, m은 m의 MRC 기반 추정에 의해 추정될 수 있다. m의 MRC 기반 추정은 도 2에서의 m의 초기 추정에 비해 더 나은 품질을 가질 수 있다. m의 MRC 기반 추정이

과

을 계산하는 데에 이용되는 경우, l과 n의 추정치의 품질은 향상될 수 있다. 이를, 반-순차 ILPE라 할 수 있다. 변수를 추정하는 순서는, 먼저 m을 추정한 후, l과 n을 추정하는 것일 수 있다. 그러나 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 추정의 순서는, 본 발명의 기술적 사상의 범위 내에서 다른 순서가 적용될 수 있음은 물론이다.

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(501)는 채널 매트릭스(H)를 수신하기 위한 입력과 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(501)는 샘플의 두 개의 서브 벡터(예를 들어, y₀과 y₁)를 제공하는 것으로 도시되어 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(503, 507) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(예를 들어, y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 프로세서(501)의 출력과 연결되는 입력과, 상응하는 서브 벡터(예를 들어, y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(503, 507)는, 예를 들어, 2D(two-dimensional) LPE에 의해 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다.

장치(500)는 이산 변수들(l, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)의 추정은, 상기 식 2에서와 같이 간단한 이산화(discretization)까지 변수들(l, n)을 추정하는 것과 동일할 수 있다. m(예를 들어,

)의 MRC 기반 추정에 대한 설명은 이하에서 설명되는 바와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(507, 509, 511)는 복수의 제1 LPE 프로세서(503, 505)의 출력 또는

이 추정된 복수의 제2 LPE 프로세서 중 어느 하나(523)의 출력과 연결되는 입력과, 복수의 초기 위상 추정치(

,

)로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 5에 도시된 바와 같이, 각도 벡터 프로세서(507)는 LPE 프로세서(505, 523)과 연결되고, 각도 벡터 프로세서(509)는 LPE 프로세서(503, 523)과 연결될 수 있으며, 각도 벡터 프로세서(511)는 LPE 프로세서(503, 505)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(513, 515, 517) 각각은, 복수의 각도 벡터 프로세서(507, 509, 511) 중 어느 하나와 연결된 입력과, SVD 프로세서(501)와 연결되는 입력, 및 식 3 내지 식 5에 표현된 바와 같이, 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(519, 521, 523) 각각은, 복수의 MRC 프로세서(513, 515, 517) 중 어느 하나와 연결된 입력과, 상응하는 서브 벡터(y₀과 y₁)의 위상 중 어느 하나 및, LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터,

를 추정하는 경우, 상응하는 서브 벡터(y₀, y₁, 또는 y₀와 y₁ 모두) 각각의 재추정(

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(523)의 출력은, m(예를 들어,

)의 MRC 기반 추정을 제공하기 위해, 각도 벡터 프로세서(507, 509)의 입력과 연결될 수 있다.

복수의 결정 프로세서(525, 527, 529) 각각은, 재추정된 각도(

또는

) 중 어느 하나와 m(예를 들어,

)의 MRC 기반 추정을

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 5에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 결정 프로세서(525, 527, 529) 이전의 추정(

,

)은, 복수의 각도 벡터 프로세서(507, 509, 511)에 입력으로써 피드백될 수 있다.

도 6은 본 발명의 몇몇 실시예들에 따른 순차적인 ILPE를 위한 장치의 예시적인 블록도이다. 본 발명의 몇몇 실시예들에 따르면, 본 발명은 모든 세 개의 변수를 순차적으로(예를 들어, 첫번째로 m, 그 다음은 l, 마지막으로 n) 추정할 수 있다.

도 6을 참조하면, 장치(600)는 SVD 프로세서(601), 복수의 제1 LPE 프로세서(603, 605), 복수의 각도 벡터 프로세서(607, 609, 611), 복수의 MRC 프로세서(613, 615, 617), 복수의 제2 LPE 프로세서(619, 621, 623), 및 복수의 결정 프로세서(625, 627, 629)를 포함할 수 있다. 비록 도 6에서는 SVD 프로세서(601), 복수의 제1 LPE 프로세서(603, 605), 복수의 각도 벡터 프로세서(607, 609, 611), 복수의 MRC 프로세서(613, 615, 617), 복수의 제2 LPE 프로세서(619, 621, 623), 및 복수의 결정 프로세서(625, 627, 629)가 개별적인 구성요소로 도시되어 있으나, 이러한 프로세서들은 하나 이상의 프로세서에 포함될 수도 있다.

도 6은, (LTE FD-MIMO에서와 같이) 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(600)를 도시하고 있다. 장치(600)는 추정될 각각의 변수(예를 들어, l, m, n)를 위한 3개의 브랜치를 포함할 수 있다. 그러나, ILPE의 성능은, 여러 변수들을 순차적으로 추정함으로써, 복잡성을 감소시켜 향상될 수 있다. 모든 변수(예를 들어, 3개의 변수)는, 도 2에 도시된 바와 같이 각 단계에서 병렬로 추정될 수 있다. 그러나, 일단 두 개의 변수(예를 들어, l과 n)가 초기에 추정되면,

이 계산될 수 있고, m은 m의 MRC 기반 추정에 의해 추정될 수 있다. m의 MRC 기반 추정은, 도 2에서와 같이 m의 초기 추정보다 더 나은 품질을 가질 수 있다. 만약 m의 MRC 기반 추정이

를 계산하는 데에 이용되는 경우, l의 추정의 품질은 향상될 수 있다. 나아가, 만약

이

를 계산하는 데에 이용되는 경우, l의 추정의 품질은 향상될 수 있다. 이는 순차적 ILPE로 지칭될 수 있다. 본 발명에서의 변수를 추정하는 순서는 이에 제한되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 다른 순서가 적용될 수 있음을 이해하여야 한다.

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(601)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(601)는, 샘플의 두 개의 서브 벡터(예를 들어, y₀과 y₁)를 제공하는 것으로 도시되어 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(603, 605) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(예를 들어, y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 프로세서(601)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(예를 들어, y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(603, 605)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. 장치(600)는 이산 변수들(l, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)의 추정은, 상기 식 2에서와 같이 간단한 이산화(discretization)까지 변수들(l, n)을 추정하는 것과 동일할 수 있다. m의 MRC 기반 추정(예를 들어,

)에 대한 설명은 이하에서 설명되는 바와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(607, 609, 611)는 복수의 제1 LPE 프로세서(603, 605)의 출력,

이 추정된 복수의 제2 LPE 프로세서 중 어느 하나(623)의 출력, 및

이 추정되는 복수의 제2 LPE 프로세서 중 어느 하나(621)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 6에 도시된 바와 같이, 각도 벡터 프로세서(607)는 LPE 프로세서(621)과 연결될 수 있고, 각도 벡터 프로세서(609)는 LPE 프로세서(603, 623)와 연결될 수 있으며, 각도 벡터 프로세서(611)는 LPE 프로세서(603, 605)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(613, 615, 617) 각각은, 복수의 각도 벡터 프로세서(607, 609, 611) 중 어느 하나와 연결되는 입력, SVD 프로세서(601)와 연결되는 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(619, 621, 623) 각각은, 복수의 MRC 프로세서(613, 615, 617) 중 어느 하나와 연결되는 입력과, LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터,

의 MRC 기반 추정을 제공하는

의 MRC 기반 추정, 및

의 MRC 기반 추정을 제공하는 m의 MRC 기반 추정(예를 들어,

) 및 y₀ 모두와

를 추정하는 경우 y₀과 y₁ 모두 중 어느 하나로부터 재추정(

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(623)의 출력은 m의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(609)의 입력과 연결될 수 있고, LPE 프로세서(621)의 출력은 l의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(607)의 입력과 연결될 수 있다.

복수의 결정 프로세서(625, 627, 629) 각각은, m의 MRC 기반 추정(예를 들어,

), l의 MRC 기반 추정(예를 들어,

) 및 n의 MRC 기반 추정(예를 들어,

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 6에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 결정 프로세서(625, 627, 629) 이전의 추정(

,

)은, 복수의 각도 벡터 프로세서(607, 609, 611)에 입력으로써 피드백될 수 있다.

도 7은 본 발명의 몇몇 실시예들에 따른 광대역/부대역(subband) ILPE를 위한 장치의 예시적인 블록도이다.

예를 들어, LTE FD-MIMO 리포팅 모드 3-2를 갖는 몇몇 경우에 있어서, PMI 리포트의 일부는 광대역(WB)일 수 있고, 또 다른 부분은 부대역(per-subband; SB)일 수 있다. 예를 들어, l과 m이 광대역이고, n이 부대역인 경우, N_S는 부반송파의 총 개수(예를 들어, 100)로 정의될 수 있고, K는 하나의 부대역에서 부반송파의 개수(예를 들어, 에지(edge) 부대역에 대해 8 또는 4)로 정의될 수 있다. 본 발명은, 다음과 같은 수 또는 방법으로 수정될 수 있다. SVD는 부반송파 당 수행될 수 있다. 예를 들어, 각 부반송파 당 고유 벡터(

)의 세트가 출력이 될 수 있다. 광대역 변수들(예를 들어, l)에 대해, 모든 N_S 부반송파는 LPE 프로세서에서 결합될 수 있다. 협대역 변수들(예를 들어, n)에 대해, 부대역 당 K 부반송파는 LPE 프로세서에서 결합될 수 있다. 결론적으로, 서로 다른 부대역들에 대한 서로 다른

,

가 있을 수 있는 반면,

는 전체 대역에 대해서 고유할 수 있다. MRC는 각 부반송파에 대해 개별적으로 수행될 수 있다. 결론적으로, MRC 출력(

)은, 서로 다른 부반송파 마다 상이할 수 있다. 최종 LPE 프로세서는 다수의 부반송파(예를 들어, 변수 n을 위한 K 부반송파, 광대역 변수를 위한 N_S 부반송파)가 결합될 수 있는 2D LPE를 수행할 수 있다. 경 판정 프로세서는, 변수 n에 대해 부대역(per-subband)일 수 있고, 다른 변수들에 대해서는 광대역일 수 있다. 도 7에 도시된 실시예는, 도 5에 도시된 반-순차(semi-sequential)에 기초하는 실시예에 해당될 수 있다.

도 7을 참조하면, 장치(700)는 SVD 프로세서(701), 복수의 제1 LPE 프로세서(703, 705), 복수의 각도 벡터 프로세서(707, 709, 711), 복수의 MRC 프로세서(713, 715, 717), 복수의 제2 LPE 프로세서(719, 721, 723), 및 복수의 결정 프로세서(725, 727, 729)를 포함할 수 있다. SVD 프로세서(701)와 MRC 프로세서(713, 715, 717)는 각각의 개별적인 부반송파에 대해 수행되는 동작을 나타낼 수 있다. LPE 프로세서(703, 719), 각도 벡터 프로세서(709, 711), 및 결정 프로세서(725)는 각각의 개별적인 부대역에 대해 수행되는 동작을 나타낼 수 있다. LPE 프로세서(705, 721, 723), 각도 벡터 프로세서(707), 및 결정 프로세서(727, 729)는 광대역 동작을 나타낼 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다른 광대역/부대역 실시예들이 가능할 수 있다. 도 7에서는 SVD 프로세서(701), 복수의 제1 LPE 프로세서(703, 705), 복수의 각도 벡터 프로세서(707, 709, 711), 복수의 MRC 프로세서(713, 715, 717), 복수의 제2 LPE 프로세서(719, 721, 723), 및 복수의 결정 프로세서(725, 727, 729)가 개별적인 구성요소인 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니며, 예를 들어, 이러한 프로세서들은 하나 이상의 프로세서에 포함될 수 있음은 물론이다.

도 7은, LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(700)를 도시하고 있다. 장치(700)는 추정될 각각의 변수(예를 들어, l, m, n)에 대한 3개의 브랜치를 포함할 수 있다. 그러나, ILPE의 성능은, 여러 변수들을 순차적으로 추정하여 복잡성을 감소시키면서 향상될 수 있다. 모든 변수(예를 들어, 3개의 변수)는, 도 2에 도시된 바와 같이 각 단계에서 병렬로 추정될 수 있다. 그러나, 일단 두 개의 변수(예를 들어, l과 n)가 초기에 추정되면,

가 계산될 수 있고, m은 m의 MRC 기반 추정에 의해 추정될 수 있다. m의 MRC 기반 추정은, 도 2에서와 같이 m의 초기 추정보다 더 나은 품질을 가질 수 있다. 만약 m의 MRC 기반 추정이

과

를 계산하는 데에 이용되는 경우, l과 n의 추정의 품질은 향상될 수 있다. 이는 반-순차적 ILPE로 지칭될 수 있다. 변수를 추정하는 순서는, m이 첫번째이고, 그 다음 l과 n 순서이다. 그러나 본 발명이 이에 제한되는 것은 아니고, 본 발명의 기술적 사상의 범위 내에서 다른 순서가 적용될 수 있음을 이해하여야 한다.

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(701)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(701)는, 샘플의 두 개의 서브 벡터(예를 들어, y₀과 y₁)를 제공하는 것으로 도시되어 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(703, 705) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(예를 들어, y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 프로세서(701)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(예를 들어, y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(703, 705)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. 장치(700)는 이산 변수들(l, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)에 대한 설명은 아래와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(707, 709, 711)는 복수의 제1 LPE 프로세서(703, 705)의 출력 또는

이 추정된 복수의 제2 LPE 프로세서 중 어느 하나(723)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 7에 도시된 바와 같이, 각도 벡터 프로세서(707)는 LPE 프로세서(705, 723)과 연결될 수 있고, 각도 벡터 프로세서(709)는 LPE 프로세서(703, 723)와 연결될 수 있으며, 각도 벡터 프로세서(711)는 LPE 프로세서(703, 705)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(713, 715, 717) 각각은, 복수의 각도 벡터 프로세서(707, 709, 711) 중 어느 하나와 연결되는 제1 입력, SVD 프로세서(701)와 연결되는 제2 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(719, 721, 723) 각각은, 복수의 MRC 프로세서(713, 715, 717) 중 어느 하나와 연결되는 입력과, LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터,

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(723)의 출력은 m의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(707. 709)의 입력과 연결될 수 있다.

복수의 결정 프로세서(725, 727, 729) 각각은, m의 MRC 기반 추정(예를 들어,

), 및 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 7에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 결정 프로세서(725, 727, 729) 이전의 추정(

,

)은, 복수의 각도 벡터 프로세서(707, 709, 711)에 입력으로써 피드백될 수 있다.

도 8은 본 발명의 몇몇 실시예들에 따른 다수의 개별적 레이어를 갖는 크로네커 DFT 코드북을 위한 장치의 예시적인 블록도이다. 도 8은 광대역/부대역 프로세싱을 갖는 반-순차적인 실시예에 기초한, 개별 레이어(separate layer; SL)를 위한 예시적인 블록도를 도시한 도면이다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 광대역/부대역 프로세싱을 이용하거나 이용하지 않는 개별 레이어 프로세스와 같은, 다른 조합들이 가능하다. 나아가, 본 발명은 변수들(예를 들어,

)을 위한 더 많은 브랜치들을 추가함으로써, 두 개 이상의 레이어들에 대해서까지 확장될 수 있다.

두 개의 레이어의 경우, 두 개의 레이어에 대한 코드북은 식 21에서 표현된 형식과 같을 수 있다.

(식 21)

예비 단계로써, 두 번째 고유벡터의 후반에 -1을 곱하여, 코드북 구조를 매칭시킬 수 있다. 예를 들어, 두 개의 지배적인 고유벡터가

로 표시되는 경우,

는 식 22와 같이 처리될 수 있다.

(식 22)

여기서,

는 엘리먼트-와이즈 곱(element-wise product)을 나타낸다. 상기 예비 단계는, 제1 열에 대한 두 번째 열의 임이의 서브셋(subset)의 임의의 위상 회전으로 일반화될 수 있다.

예비 단계 후, 변수들(

)은 독립적으로 추정될 수 있다. 이에 따라, 실시예는 변수들(

및

)을 위한 추가적인 두 개의 브랜치가 있다는 것을 제외하고는, 단일 레이어에 대한 실시예와 유사해질 수 있다.

,

가 있을 수 있는 반면,

는 전체 대역에 대해서 고유할 수 있다.

MRC는 각 부반송파에 대해 개별적으로 수행될 수 있다. 결론적으로, MRC 출력(

)은, 서로 다른 부반송파 마다 상이할 수 있다. 최종 LPE 프로세서는 다수의 부반송파(예를 들어, 변수 n을 위한 K 부반송파, 광대역 변수를 위한 N_S 부반송파)가 결합될 수 있는 2D LPE를 수행할 수 있다. 경 판정 프로세서는, 변수 n에 대해 부대역(per-subband)일 수 있고, 다른 변수들에 대해서는 광대역일 수 있다. 도 8에 도시된 실시예는, 도 5에 도시된 반-순차(semi-sequential)에 기초하는 실시예에 해당될 수 있다.

도 8을 참조하면, 장치(800)는 SVD 프로세서(801), 제1 레이어, 및 제2 레이어를 포함할 수 있다.

도 8은 LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(800)를 도시하고 있다. 장치(800)는, 추정될 각 변수들(예를 들어, l, m, n) 각각에 대한 3개의 브랜치를 포함할 수 있다. 그러나, ILPE의 성능은, 여러 변수들을 순차적으로 추정하여 복잡성을 감소시키면서 향상될 수 있다. 모든 변수(예를 들어, 3개의 변수)는, 도 2에 도시된 바와 같이 각 단계에서 병렬로 추정될 수 있다. 그러나, 일단 두 개의 변수(예를 들어, l과 n)가 초기에 추정되면,

과

를 계산하는데에 이용되는 경우, l과 n의 추정의 품질은 향상될 수 있다. 이는 반-순차적 ILPE로 지칭될 수 있다. 변수를 추정하는 순서는, m이 첫번째이고, 그 다음 l과 n 순서이다. 그러나 본 발명이 이에 제한되는 것은 아니고, 본 발명의 기술적 사상의 범위 내에서 다른 순서가 적용될 수 있음을 이해하여야 한다.

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(801)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(801)는, 샘플의 두 개의 서브 벡터(예를 들어, y₀과 y₁)를 제공하는 것으로 도시되어 있다. SVD 프로세서(801)는 전술한 바와 같이, 두 번째 열을 회전시킬 수 있다.

제1 레이어는, 복수의 제1 LPE 프로세서(803, 805), 복수의 제1 각도 벡터 프로세서(807, 809, 811), 복수의 제1 MRC 프로세서(813, 815, 817), 복수의 제2 LPE 프로세서(819, 821, 823), 및 복수의 제1 결정 프로세서(825, 827, 829)를 포함할 수 있다. 도 8에서, SVD 프로세서(801), LPE 프로세서(803, 819), 각도 벡터 프로세서(809, 811), MRC 프로세서(813, 815, 817) 및 결정 프로세서(825)는 각 개별적인 부대역(또는 MRC를 위한 부반송파)에 대해 동작을 수행하는 것으로 나타나 있고, LPE 프로세서(805, 821, 823), 각도 벡터 프로세서(807), 및 결정 프로세서(827, 829)는 광대역 동작을 나타내고 있으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다른 광대역/부대역 실시예들에 가능함은 물론이다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(803, 805) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 프로세서(801)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(803, 805)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. 장치(800)는 이산 변수들(l, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)에 대한 설명은 아래와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 각도 벡터 프로세서(807, 809, 811)는 복수의 제1 LPE 프로세서(803, 805)의 출력 또는

이 추정된 복수의 제2 LPE 프로세서 중 어느 하나(823)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 8에 도시된 바와 같이, 각도 벡터 프로세서(807)는 LPE 프로세서(805, 823, 831, 843)와 연결될 수 있고, 각도 벡터 프로세서(809)는 LPE 프로세서(803, 823)와 연결될 수 있으며, 각도 벡터 프로세서(811)는 LPE 프로세서(803, 805)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(813, 815, 817) 각각은, 복수의 각도 벡터 프로세서(807, 809, 811) 중 어느 하나와 연결되는 제1 입력, SVD 프로세서(801)와 연결되는 제2 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(819, 821, 823) 각각은, 복수의 MRC 프로세서(813, 815, 817) 중 어느 하나와 연결되는 입력과, LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터,

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(823)의 출력은 m의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(807. 809)의 입력과 연결될 수 있다.

복수의 제1 결정 프로세서(825, 827, 829) 각각은, m의 MRC 기반 추정(예를 들어,

), 및 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 8에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 제1 결정 프로세서(825, 827, 829) 이전의 추정(

,

)은, 복수의 제1 각도 벡터 프로세서(807, 809, 811)에 입력으로써 피드백될 수 있다.

제2 레이어는 LPE 프로세서(831), 복수의 제2 각도 벡터 프로세서(833, 835), 복수의 제2 MRC 프로세서(837, 839), 복수의 제3 LPE 프로세서(841, 843), 및 복수의 제2 결정 프로세서(845, 847)를 포함할 수 있다. MRC 프로세서(837, 839)는 개별적인 부반송파 각각에 대해 수행되는 동작을 나타낼 수 있고, 각도 벡터 프로세서(833, 835)는 개별적인 부대역 각각에 대해 수행되는 동작을 나타낼 수 있다. LPE 프로세서(831, 841, 843), 및 결정 프로세서(845, 847)는 광대역 동작을 나타낼 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다른 광대역/부대역 실시예들에 가능함은 물론이다.

본 발명의 몇몇 실시예들에 따르면, LPE 프로세서(831)는, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(예를 들어, y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 프로세서(801)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(예를 들어, y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(831)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

)의 초기 추정(

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. m'의 MRC 기반 추정(예를 들어,

)에 대한 설명은 아래와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(833, 835)는 복수의 제1 LPE 프로세서(803, 805)의 출력과, LPE 프로세서(831)의 출력, 및

이 추정되는 복수의 제2 LPE 프로세서 중 어느 하나(843)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 8에 도시된 바와 같이, 각도 벡터 프로세서(833)는 LPE 프로세서(805, 843)와 연결될 수 있고, 각도 벡터 프로세서(835)는 LPE 프로세서(803, 831)와 연결될 수 있다. 또한 LPE 프로세서(831)는 각도 벡터 프로세서(807)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(837, 839) 각각은, 복수의 각도 벡터 프로세서(833, 835) 중 어느 하나와 연결되는 제1 입력, SVD 프로세서(801)의 출력과 연결되는 제2 입력, 및 식 3 및 식 4와 유사하게 결합된 벡터(

또는

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제3 LPE 프로세서(841, 843) 각각은, 복수의 MRC 프로세서(837, 839) 중 어느 하나와 연결되는 입력과, LPE를 이용하여 결합된 벡터(

또는

) 중 어느 하나로부터,

추정, 또는 상응하는 서브 벡터(

또는

)의 위상 중 어느 하나의 재추정(

또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(843)의 출력은 m'의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(833)의 입력과 연결될 수 있다.

복수의 제2 결정 프로세서(845, 847) 각각은, m'의 MRC 기반 추정(예를 들어,

), 및 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 8에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 제2 결정 프로세서(845, 847) 이전의 추정(

및

)은, 복수의 제2 각도 벡터 프로세서(833, 835)에 입력으로써 피드백될 수 있다.

도 8에서는 다양한 프로세서들이 개별적인 구성요소로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 이러한 프로세서들은, 하나 이상의 프로세서에 포함될 수 있음은 물론이다.

도 9는 본 발명의 몇몇 실시예들에 따른 다수의 조인트 레이어(joint layer; JL)를 갖는 크로네커 DFT 코드북을 위한 장치의 예시적인 블록도이다.

본 발명의 몇몇 실시예들에서, 조인트 레이어에 대한 실시예는

및

(또는 이와 유사하게 근사될 수 있는) 경우에 대해 전개될 수 있다. 예비 단계로써, 두 번째 고유 벡터의 후반에 -1을 곱하여, 코드북 구조를 매칭시킬 수 있다. 예를 들어, 두 개의 지배적인 고유벡터가

로 표시되는 경우,

는 식 22와 같이 처리될 수 있다.

미지의 변수들이 모든 레이어들에 대해 동일하기 때문에, 이러한 실시예는 단지 두 배의 샘플을 갖는 단일 레이어의 경우를 확장한 것일 수 있다. 따라서, 각 LPE 블록의 샘플의 개수는, 2배 증가될 수 있다. 실시예는, 광대역/부대역 프로세싱을 갖는 반-순차적 버전에 적용될 수 있으나, 다른 조합이 가능함은 물론이다. 만약 2개 이상의 레이어가 존재하는 경우, 배수는 이에 따라 변경될 수 있다. 예를 들어, 3개의 레이어의 경우, LPE 블록의 샘플의 개수는 3배 증가될 수 있다.

LTE FD-MIMO 시스템이 이용되는 경우, 하나의 실시예 (예를 들어, 추정된 변수들(

))는,

라 불리는, 3GPP TS 36.213 (Sec. 7.2)에서 규정된 PMI 인덱스들에 매핑될 수 있다. 특정 매핑은 레이어의 개수와 구성에 의존될 수 있다. 일반적인 매핑 함수는, 단일 레이어에 대해 식 23 내지 식 25와 같이 정의될 수 있다.

(식 23)

(식 24)

(식 25)

조인트 레이어 접근법을 갖는 다중 레이어들은, 단일 레이어와 동일할 수 있다. 그러나, 단일 레이어 접근법을 갖는 다중 레이어들은, 식 26 내지 식 28에서 정의된 것과 같은 매핑 함수를 이용할 수 있다.

(식 26)

(식 27)

(식 28)

여기서, 도트는, 레이어의 개수가 2 이상인 경우 가능한 추가적인 변수들(예를 들어,

)을 나타낼 수 있다.

,

가 있을 수 있는 반면,

는 전체 대역에 대해서 고유할 수 있다.

)은, 서로 다른 부반송파 마다 상이할 수 있다. 최종 LPE 프로세서는 다수의 부반송파(예를 들어, 변수 n을 위한 K 부반송파, 광대역 변수를 위한 N_S 부반송파)가 결합될 수 있는 2D LPE를 수행할 수 있다. 경 판정 프로세서는, 변수 n에 대해 부대역(per-subband)일 수 있고, 다른 변수들에 대해서는 광대역일 수 있다. 도 9에 도시된 실시예는, 도 5에 도시된 반-순차(semi-sequential)에 기초하는 실시예에 해당될 수 있다.

도 9를 참조하면, 장치(900)는 SVD 프로세서(901), 복수의 제1 LPE 프로세서(903, 905), 복수의 각도 벡터 프로세서(907, 909, 911), 복수의 MRC 프로세서(913, 915, 917), 복수의 제2 LPE 프로세서(919, 921, 923), 및 복수의 결정 프로세서(925, 927, 929)를 포함할 수 있다. SVD 프로세서(901)와 MRC 프로세서(913, 915, 917)는, 개별적인 부반송파 각각에 대해 수행되는 동작을 나타낼 수 있다. LPE 프로세서(903, 919), 각도 벡터 프로세서(909, 911) 및 결정 프로세서(925)는 개별적인 부대역 각각에 대해 수행되는 동작을 나타낼 수 있다. 반면, LPE 프로세서(905, 921, 923), 각도 벡터 프로세서(907), 및 결정 프로세서(927, 929)는 광대역 동작을 나타낼 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다른 광대역/부대역 실시예들에 가능할 수 있다.

도 9에서는 SVD 프로세서(901), 복수의 제1 LPE 프로세서(903, 905), 복수의 각도 벡터 프로세서(907, 909, 911), 복수의 MRC 프로세서(913, 915, 917), 복수의 제2 LPE 프로세서(919, 921, 923), 및 복수의 결정 프로세서(925, 927, 929)가 개별적인 구성요소인 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 이러한 프로세서들은, 하나 이상의 프로세서에 포함될 수 있음은 물론이다.

도 9는, LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(900)를 도시하고 있다. 장치(900)는, 추정될 각 변수들(예를 들어, l, m, n) 각각에 대한 3개의 브랜치를 포함할 수 있다. 그러나, ILPE의 성능은, 여러 변수들을 순차적으로 추정하여 복잡성을 감소시키면서 향상될 수 있다. 모든 변수(예를 들어, 3개의 변수)는, 도 2에 도시된 바와 같이 각 단계에서 병렬로 추정될 수 있다.

그러나, 일단 두 개의 변수(예를 들어, l과 n)가 초기에 추정되면,

과

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(901)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(901)는, 두 개의 샘플(예를 들어, y₀과 y₁)을 제공하는 것으로 도시되어 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 LPE 프로세서(903, 905) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 프로세서(901)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 LPE 프로세서(903, 905)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. 장치(900)는 이산 변수들(l, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)에 대한 설명은 아래와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(907, 909, 911)는 복수의 제1 LPE 프로세서(903, 905)의 출력 또는

이 추정된 복수의 제2 LPE 프로세서 중 어느 하나(923)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 9에 도시된 바와 같이, 각도 벡터 프로세서(8907)는 LPE 프로세서(905, 923)와 연결될 수 있고, 각도 벡터 프로세서(909)는 LPE 프로세서(903, 923)와 연결될 수 있으며, 각도 벡터 프로세서(911)는 LPE 프로세서(903, 905)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(913, 915, 917) 각각은, 복수의 각도 벡터 프로세서(907, 909, 911) 중 어느 하나와 연결되는 제1 입력, SVD 프로세서(901)와 연결되는 제2 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(919, 921, 923) 각각은, 복수의 MRC 프로세서(913, 915, 917) 중 어느 하나와 연결되는 입력과, LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터,

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(923)의 출력은, m의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 LPE 프로세서(907, 909)의 입력과 연결될 수 있다.

복수의 결정 프로세서(925, 927, 929) 각각은, m의 MRC 기반 추정(예를 들어,

), 및 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 9에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 결정 프로세서(925, 927, 929) 이전의 추정(

,

)은, 복수의 각도 벡터 프로세서(907, 909, 911)에 입력으로써 피드백될 수 있다.

발명의 몇몇 실시예들에 따르면, 상관 거리 1을 갖는 LPE을 이용하는 것 대신, 상관 거리 D를 갖는 LPE가, LPE의 입력 벡터 내의 샘플의 수가 적어도 D+1일 때마다 이용될 수 있다. 예를 들어, 상기 식 1은 다음의 식 29와 같이 수정될 수 있다.

(식 29)

도 10은 본 발명의 몇몇 실시예들에 따른 장치를 제조하는 방법을 설명하기 위한 예시적인 순서도이다.

도 10을 참조하면, 단계(1001)에서, 장치는, 적어도 하나의 다른 장치를 갖는 패키지 또는 웨이퍼 상에 형성될 수 있다. 이 때 장치는, SVD 프로세서, LPE 프로세서 및 결정 프로세서를 포함할 수 있다.

단계(1003)에서, 장치는 테스트될 수 있다. 장치를 테스트하는 것은, 하나 이상의 전기-광학 컨버터, 광학적 신호를 두 개 이상의 광학적 신호로 분할하는 하나 이상의 광학 스플리터, 및 하나 이상의 광학-전기 컨버터를 이용하여 장치를 테스트하는 것을 포함할 수 있다.

도 11은 본 발명의 몇몇 실시예들에 따른 집적 회로를 제조하는 방법을 설명하기 위한 예시적인 순서도이다.

도 11을 참조하면, 초기 레이아웃 데이터는 단계(1101)에서 생성될 수 있다. 예를 들어, 마스크 레이아웃은 집적 회로의 레이어에 대한 피처(feature) 세트를 위해 생성될 수 있다. 이 때 마스크 레이아웃은, 하나 이상의 회로 피처에 대한 표준 셀 라이브러리를 포함할 수 있다. 여기서 하나 이상의 회로 피처는, SVD 프로세서, LPE 프로세서, 및 결정 프로세서를 포함하는 장치를 포함할 수 있다. 마스크 레이아웃의 생성 동안, 레이아웃 디자인 룰에 부합하기 위해, 매크로의 상대적인 위치는 무시될 수 있다.

단계(1103)에서, 디자인 룰 확인이 수행될 수 있다. 예를 들어, 본 발명의 기술적 사상에 따른 방법은, 마스크 레이아웃 생성 후, 레이아웃 디자인 룰에 부합하도록 매크로의 상대적인 위치를 확인하는 것을 포함할 수 있다.

단계(1105)에서, 레이아웃이 조정될 수 있다. 예를 들어, 본 발명의 기술적 사상에 따른 방법은, 임의의 매크로가 레이아웃 디자인 룰에 부합하지 않음이 발견된 경우, 레이아웃 디자인 룰에 부합하지 않는 매크로가 레이아웃 디자인 룰에 부합되도록 수정함으로써, 마스크 레이아웃을 수정하는 것을 포함할 수 있다.

단계(1107)에서, 새로운 레이아웃 데이터가 생성될 수 있다. 예를 들어, 본 발명의 기술적 사상에 따른 방법은, 집적 회로의 레이어에 대한 피처 세트를 갖는, 수정된 마스크 레이아웃에 따라 마스크를 생성할 수 있다. 이로써, 마스크에 따른 집적 회로 레이어가 제조될 수 있다.

도 12는 본 발명의 몇몇 실시예들에 따른 다수의 개별 레이어를 갖는 크로네터 DFT 코드북의 병렬 버전을 위한 장치의 예시적인 블록도이다.

도 12를 참조하면, 장치(1200)는 SVD 및 두 번째 열 회전 프로세서(1201), 제1 레이어 및 제2 레이어를 포함할 수 있다.

도 12는 LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(1200)를 도시하고 있다. 장치(1200)는, 추정될 각 변수들(예를 들어, l, m, n) 각각에 대한 3개의 브랜치를 포함할 수 있다. 모든 변수(예를 들어, 3개의 변수)는, 도 2에 도시된 바와 같이 각 단계에서 병렬로 추정될 수 있다.

본 발명의 몇몇 실시예들에 따르면, SVD 및 두 번째 열 회전 프로세서(1201)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 및 두 번째 열 회전 프로세서(1201)는, 샘플의 두 개의 서브 벡터(예를 들어, y₀과 y₁)를 제공하는 것으로 도시되어 있다. SVD 및 두 번째 열 회전 프로세서(1201)는 전술한 바와 같이, 두 번째 열을 회전시킬 수 있다.

제1 레이어는, 복수의 제1 LPE 프로세서(1203, 1205, 1207), 복수의 제1 각도 벡터 프로세서(1209, 1211, 1213), 복수의 제1 MRC 프로세서(1215, 1217, 1219), 복수의 제2 LPE 프로세서(1221, 1223, 1225), 및 복수의 제1 결정 프로세서(1227, 1229, 1231)를 포함할 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(1203, 1205, 1207) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀, y₁, y₂) 중 어느 하나를 수신하기 위해 SVD 및 두 번째 열 회전 프로세서(1201)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀, y₁, y₂)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(1203, 1205, 1207)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. 장치(1200)는 이산 변수들(l, m, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)의 추정은, 상기 식 2에서와 같이 간단한 이산화(discretization)까지 변수들(m, l, n)을 추정하는 것과 동일할 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 각도 벡터 프로세서(1209, 1211, 1213)는 복수의 제1 LPE 프로세서(1203, 1205, 1207)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 각도 벡터 프로세서(1209)는 LPE 프로세서(1205, 1207)와 연결될 수 있고, 각도 벡터 프로세서(1211)는 LPE 프로세서(1203, 1207)와 연결될 수 있으며, 각도 벡터 프로세서(1213)는 LPE 프로세서(1203, 1205)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(1215, 1217, 1219) 각각은, 복수의 각도 벡터 프로세서(1209, 1211, 1213) 중 어느 하나와 연결되는 제1 입력, SVD 및 두 번째 열 회전 프로세서(1201)와 연결되는 제2 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(1221, 1223, 1225) 각각은, 복수의 MRC 프로세서(1215, 1217, 1219) 중 어느 하나와 연결되는 입력과, 상응하는 서브 벡터(y₀, y₁ 및 y₂)의 위상 중 어느 하나의 재추정(

, 또는

)을 제공하기 위한 출력을 포함할 수 있다.

복수의 제1 결정 프로세서(1227, 1229, 1231) 각각은, 재추정된 위상(

, 또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 12에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 제1 결정 프로세서(1227, 1229, 1231) 이전의 추정(

,

)은, 복수의 제1 각도 벡터 프로세서(1209, 1211, 1213)에 입력으로써 피드백될 수 있다.

제2 레이어는 복수의 제3 LPE 프로세서(1233, 1235), 복수의 제2 각도 벡터 프로세서(1237, 1239), 복수의 제2 MRC 프로세서(1241, 1243), 복수의 제4 LPE 프로세서(1245, 1247), 및 복수의 제2 결정 프로세서(1249, 1251)를 포함할 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제3 LPE 프로세서(1233, 1235)는, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 및 두 번째 열 회전 프로세서(1201)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제3 LPE 프로세서(1233, 1235)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

본 발명의 몇몇 실시예들에 따르면, 복수의 제2 각도 벡터 프로세서(1237, 1239)는 복수의 제1 LPE 프로세서(1203, 1205, 1207)의 출력 중 어느 하나 및 복수의 제3 LPE 프로세서(1233, 1235)의 출력 중 어느 하나와 연결되는 입력과, 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 12에 도시된 바와 같이, 각도 벡터 프로세서(1237)는 LPE 프로세서(1203, 1235)와 연결될 수 있고, 각도 벡터 프로세서(1239)는 LPE 프로세서(1203, 1233)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 제2 MRC 프로세서(1241, 1243) 각각은, 복수의 제2 각도 벡터 프로세서(1237, 1239) 중 어느 하나와 연결되는 제1 입력, SVD 및 두 번째 열 회전 프로세서(1201)와 연결되는 제2 입력, 및 식 3 및 식 4와 유사하게 결합된 벡터(

또는

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 결정 프로세서(1249, 1251) 각각은, 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 12에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 제2 결정 프로세서(1249, 1251) 이전의 추정(

및

)은, 복수의 제2 각도 벡터 프로세서(1237, 1239)에 입력으로써 피드백될 수 있다.

도 12에서는 다양한 프로세서들이 개별적인 구성요소로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 이러한 프로세서들은, 하나 이상의 프로세서에 포함될 수 있음은 물론이다.

도 13은 본 발명의 몇몇 실시예들에 따른 다수의 개별적인 레이어들을 갖는 순차적인 ILPE를 위한 장치의 예시적인 블록도이다.

도 13을 참조하면, 장치(1300)는, SVD 및 두 번째 열 회전 프로세서(1301), 제1 레이어 및 제2 레이어를 포함할 수 있다.

도 13은 LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(1300)를 도시하고 있다. 장치(1300)는 추정될 각각의 변수(예를 들어, l, m, n)에 대한 3개의 브랜치를 포함할 수 있다. 그러나, ILPE의 성능은, 여러 변수들을 순차적으로 추정하여 복잡성을 감소시키면서 향상될 수 있다. 모든 변수들(예를 들어, 3개의 변수)은, 도 2에 도시된 바와 같이, 각 스테이지에서 병렬로 추정될 수 있다. 그러나, 일단 두 개의 변수(예를 들어, l과 n)가 초기에 추정되면,

,

, 및

이 계산될 수 있고,

,

, 및

은

,

, 및

의 MRC 기반 추정에 의해 추정될 수 있다.

,

, 및

의 MRC 기반 추정은 도 2에서의

,

, 및

의 초기 추정에 비해 더 나은 품질을 가질 수 있다.

,

, 및

의 MRC 기반 추정이

,

, 및

본 발명의 몇몇 실시예들에 따르면, SVD 및 두 번째 열 회전 프로세서(1301)는 채널 매트릭스(H)를 수신하기 위한 입력과 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 및 두 번째 열 회전 프로세서(1301)는 샘플의 두 개의 서브 벡터(예를 들어, y₀과 y₁)를 제공하는 것으로 도시되어 있다. SVD 및 두 번째 열 회전 프로세서(1301)는 전술한 바와 같이 두 번째 열을 회전시킬 수 있다.

제1 레이어는, 복수의 제1 LPE 프로세서(1303, 1305), 복수의 제1 각도 벡터 프로세서(1307, 1309, 1311), 복수의 제1 MRC 프로세서(1313, 1315, 1317), 복수의 제2 LPE 프로세서(1319, 1321, 1323), 및 복수의 제1 결정 프로세서(1325, 1327, 1329)를 포함할 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(1303, 1305) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 및 두 번째 열 회전 프로세서(1301)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(1303, 1305)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

로 표현될 수 있다. 여기서, X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, Y는 결합된 벡터의 개수를 나타낼 수 있으며, k는 브랜치를 나타내는 정수일 수 있다. 장치(1300)는 이산 변수들(l, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

)에 대한 설명은 아래와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 각도 벡터 프로세서(1307, 1309, 1311)는 복수의 제1 LPE 프로세서(1303, 1305)의 적어도 하나의 출력와,

,

, 및

이 추정된 LPE 프로세서 중 어느 하나(1323, 1341, 또는 1343)의 출력 중 어느 하나와 연결되는 입력, 및 복수의 초기 위상 추정(

,

, 및

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 13에 도시된 바와 같이, 각도 벡터 프로세서(1307)는 LPE 프로세서(1323, 1341, 1343)와 연결될 수 있고, 각도 벡터 프로세서(1309)는 LPE 프로세서(1303, 1323)와 연결될 수 있으며, 각도 벡터 프로세서(1311)는 LPE 프로세서(1303, 1305)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 제1 MRC 프로세서(1313, 1315, 1317) 각각은, 복수의 각도 벡터 프로세서(1307, 1309, 1311) 중 어느 하나와 연결되는 제1 입력, SVD 및 두 번째 열 회전 프로세서(1301)와 연결되는 제2 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(1319, 1321, 1323) 각각은, 복수의 MRC 프로세서(1313, 1315, 1317) 중 어느 하나와 연결되는 입력과, LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터,

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(1323)의 출력은 m의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(1307, 1309)의 입력과 연결될 수 있다.

복수의 제1 결정 프로세서(1325, 1327, 1329) 각각은, m, m', 및 l'의 MRC 기반 추정(예를 들어,

,

), 및 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 13에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 제1 결정 프로세서(1325, 1327, 1329) 이전의 추정(

,

, 및

)은, 복수의 각도 벡터 프로세서(1307, 1309, 1311)에 입력으로써 피드백될 수 있다.

제2 레이어는 LPE 프로세서(1331), 복수의 제2 각도 벡터 프로세서(1333, 1335), 복수의 제2 MRC 프로세서(1337, 1339), 복수의 제3 LPE 프로세서(1341, 1343), 및 복수의 제2 결정 프로세서(1345, 1347)를 포함할 수 있다.

본 발명의 몇몇 실시예들에 따르면, LPE 프로세서(1331)는, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(예를 들어, y₀과 y₁) 중 어느 하나를 수신하기 위해 SVD 및 두 번째 열 회전 프로세서(1301)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀과 y₁)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(1331)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

)의 초기 추정(

)을 계산할 수 있다. 2D LPE는

)에 대한 설명은 아래와 같이 이루어질 수 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(1333, 1335)는 복수의 제1 LPE 프로세서(803, 805)의 출력과, LPE 프로세서(1331)의 출력 및

이 추정되는 복수의 제2 LPE 프로세서 중 어느 하나(1343)의 출력 중 어느 하나와 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 13에 도시된 바와 같이, 각도 벡터 프로세서(1333)는 LPE 프로세서(1303, 1343)와 연결될 수 있고, 각도 벡터 프로세서(1335)는 LPE 프로세서(1303, 1331)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(1337, 1339) 각각은, 복수의 각도 벡터 프로세서(1333, 1335) 중 어느 하나와 연결되는 제1 입력, SVD 및 두 번째 열 회전 프로세서(1301)의 출력과 연결되는 제2 입력, 및 식 3 및 식 4와 유사하게 결합된 벡터(

또는

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제3 LPE 프로세서(1341, 1343) 각각은, 복수의 MRC 프로세서(1337, 1339) 중 어느 하나와 연결되는 입력과, 상응하는 서브 벡터(

또는

)의 위상 중 어느 하나 및 LPE를 이용하여 결합된 벡터(

또는

) 중 어느 하나로부터,

를 추정하는 경우, 상응하는 서브 백터(

또는

)의 위상 중 어느 하나 각각의 재추정(

또는

)을 제공하기 위한 출력을 포함할 수 있다. LPE 프로세서(1341)의 출력은 각도 벡터 프로세서(1307)의 입력과 연결될 수 있다. LPE 프로세서(1343)의 출력은 m'의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(1333)의 입력과 연결될 수 있다.

복수의 제2 결정 프로세서(1345, 1347) 각각은, m'의 MRC 기반 추정(예를 들어,

), 및 재추정된 위상(

또는

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 13에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 제2 결정 프로세서(1345, 1347) 이전의 추정(

및

)은, 복수의 제2 각도 벡터 프로세서(1333, 1335)에 입력으로써 피드백될 수 있다.

도 13에서는 다양한 프로세서들이 개별적인 구성요소로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 이러한 프로세서들은, 하나 이상의 프로세서에 포함될 수 있음은 물론이다.

,

가 있을 수 있는 반면,

는 전체 대역에 대해서 고유할 수 있다.

)은, 서로 다른 부반송파 마다 상이할 수 있다. 최종 LPE 프로세서는 다수의 부반송파(예를 들어, 변수 n을 위한 K 부반송파, 광대역 변수를 위한 N_S 부반송파)가 결합될 수 있는 2D LPE를 수행할 수 있다. 경 판정 프로세서는, 변수 n에 대해 부대역(per-subband)일 수 있고, 다른 변수들에 대해서는 광대역일 수 있다. 도 14에 도시된 실시예는, 도 2에 도시된 단일 레이어 크로네커 DFT 코드북의 병렬 버전에 기초하는 것일 수 있다.

도 14는 본 발명의 몇몇 실시예들에 따른 광대역/부대역 단일 레이어 크로네커 DFT 코드북의 병렬 버전을 위한 장치의 예시적인 블록도이다.

도 14를 참조하면, 장치(1400)는 SVD 프로세서(71401), 복수의 제1 LPE 프로세서(1403, 1405, 1407), 복수의 각도 벡터 프로세서(1409, 1411, 1413), 복수의 MRC 프로세서(1415, 1417, 1419), 복수의 제2 LPE 프로세서(1421, 1423, 1425), 및 복수의 결정 프로세서(1427, 1429, 1431)를 포함할 수 있다. SVD 프로세서(1401)와 MRC 프로세서(1415, 1417, 1419)는 각각의 개별적인 부반송파에 대해 수행되는 동작을 나타낼 수 있다. LPE 프로세서(1403, 1421), 각도 벡터 프로세서(1411, 1413), 및 결정 프로세서(1411 and 1413)는 각각의 개별적인 부대역에 대해 수행되는 동작을 나타낼 수 있다. LPE 프로세서(1405, 1407, 1423, 1425), 각도 벡터 프로세서(1409), 및 결정 프로세서(1429, 1431)는 광대역 동작을 나타낼 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다른 광대역/부대역 실시예들이 가능할 수 있다.

도 14에서는 SVD 프로세서(71401), 복수의 제1 LPE 프로세서(1403, 1405, 1407), 복수의 각도 벡터 프로세서(1409, 1411, 1413), 복수의 MRC 프로세서(1415, 1417, 1419), 복수의 제2 LPE 프로세서(1421, 1423, 1425), 및 복수의 결정 프로세서(1427, 1429, 1431)가 개별적인 구성요소인 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니며, 예를 들어, 이러한 프로세서들은 하나 이상의 프로세서에 포함될 수 있음은 물론이다.

도 14는, LTE FD-MIMO에서와 같이, 3개의 DFT 벡터의 크로네커 곱에 의해 코드북이 형성되는 장치(1400)를 도시하고 있다. 장치(1400)는 추정될 각각의 변수(예를 들어, l, m, n)에 대한 3개의 브랜치를 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, DFT 벡터의 개수는, 본 발명의 기술적 사상의 범위를 벗어나지 않는 한도내에서, 다른 개수까지 확장될 수 있다.

본 발명의 몇몇 실시예들에 따르면, SVD 프로세서(1401)는 채널 매트릭스(H)를 수신하기 위한 입력과, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)를 제공하기 위한 출력을 포함할 수 있다. SVD 프로세서(1401)는, 샘플의 세 개의 서브 벡터(예를 들어, y₀, y₁ 및 y₂)를 제공하는 것으로 도시되어 있다.

본 발명의 몇몇 실시예들에 따르면, 복수의 제1 LPE 프로세서(1403, 1405, 1407) 각각은, 채널 매트릭스(H)에 대한 최적의 프리코딩 매트릭스의 샘플(y)로부터 분할된 서브 벡터(y₀, y₁ 및 y₂) 중 어느 하나를 수신하기 위해 SVD 프로세서(1401)의 출력과 연결되는 입력 및, 상응하는 서브 벡터(y₀, y₁ 및 y₂)의 초기 위상 추정을 제공하기 위한 출력을 포함할 수 있다. 복수의 제1 LPE 프로세서(1403, 1405, 1407)는 예를 들어, 2D(two-dimensional) LPE에 의해, 각도(

,

)의 초기 추정(

,

)을 계산할 수 있다. 2D LPE는

장치(1400)는 이산 변수들(l, m, n)의 연속적인 대응관계(counterpart)를 나타내는 각도들(

)을 포함할 수 있다. 각도(

,

본 발명의 몇몇 실시예들에 따르면, 복수의 각도 벡터 프로세서(1409, 1411, 1413)는 복수의 제1 LPE 프로세서(1403, 1405, 1407)의 출력과 연결되는 입력, 및 복수의 초기 위상 추정(

,

)으로부터 계산된 각도 벡터(

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다. 도 14에 도시된 바와 같이, 각도 벡터 프로세서(1409)는 LPE 프로세서(1405, 1407)과 연결될 수 있고, 각도 벡터 프로세서(1411)는 LPE 프로세서(1403, 1407)와 연결될 수 있으며, 각도 벡터 프로세서(1413)는 LPE 프로세서(1403, 1405)와 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

복수의 MRC 프로세서(1415, 1417, 1419) 각각은, 복수의 각도 벡터 프로세서(1409, 1411, 1413) 중 어느 하나와 연결되는 입력, SVD 프로세서(1401)와 연결되는 입력, 및 식 3 내지 식 5에 표현된 바와 같이 결합된 벡터(

와

, 또는

) 중 어느 하나를 제공하기 위한 출력을 포함할 수 있다.

복수의 제2 LPE 프로세서(1421, 1423, 1425) 각각은, 복수의 MRC 프로세서(1415, 1417, 1419) 중 어느 하나와 연결되는 입력과, 1D(one-dimensional) LPE를 이용하여 결합된 벡터(

와

, 또는

) 중 어느 하나로부터 상응하는 서브 벡터(y₀, y₁ 및 y₂)의 위상 어느 하나의 재추정(

, 또는

)을 제공하기 위한 출력을 포함할 수 있다. 상응하는 서브 벡터(y₀과 y₁)의 위상 중 어느 하나, 및

을 추정하는 경우 서브 벡터(y₀과 y₁) 중 어느 하나로부터의 재추정(LPE 프로세서(723)의 출력은 m의 MRC 기반 추정(예를 들어,

)을 제공하기 위해 각도 벡터 프로세서(707. 709)의 입력과 연결될 수 있다. 1D LPE는

로 나타낼 수 있다. 여기서 X는 벡터 당 샘플 쌍의 개수를 나타낼 수 있고, k는 브랜치를 나타내는 정수일 수 있다.

복수의 결정 프로세서(1427, 1429, and 1431) 각각은, 재추정된 위상(

,

) 중 어느 하나를,

중 어느 하나의 경 추정(hard estimate)으로 변환할 수 있다.

도 14에서는 단일 반복만을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 다중 반복이 있는 경우, 복수의 결정 프로세서(1427, 1429, 1431) 이전의 추정(

,

)은, 복수의 각도 벡터 프로세서(1409, 1411, 1413)에 입력으로써 피드백될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

201: SVD 프로세서
203, 205, 207: 복수의 제1 LPE 프로세서
209, 211, 213: 복수의 각도 벡터 프로세서
215, 217, 219: 복수의 MRC(maximal ratio combining) 프로세서
221, 223, 225: 복수의 제2 LPE 프로세서
227, 229, 231: 복수의 결정 프로세서

Claims

채널 매트릭스 H를 수신하고, 상기 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서;
상기 SVD 프로세서와 연결되고, 수평 DFT(horizontal Discrete Fourier Transform) 인덱스로, 정수인
의 각도
의 위상 추정
을 결정하는 LPE(Linear Phase Estimation) 프로세서; 및
상기 LPE 프로세서와 연결되고, 상기 인덱스
의 경 추정(hard estimate)을 결정하는 결정 프로세서를 포함하는 프리코더 선택을 위한 장치.
제 1항에 있어서,
상기 LPE 프로세서는,

를 이용하여 상기 위상 추정
을 결정하고,
여기서 N₁은 DFT 벡터의 크기이고,
및
는 상기 채널 매트릭스 H에 대한 상기 최적의 프리코딩 매트릭스의 연속적인 샘플을 의미하고, *는 콤플렉스 컨주게이션(complex conjugation)을 나타내는 프리코더 선택을 위한 장치.
제 1항에 있어서,
상기 결정 프로세서는,

에 따라 상기 인덱스
의 경 추정(hard estimate)을 결정하고,
여기서 round는 가장 가까운 정수로 반올림하기 위한 함수이고,
는 오버 샘플링(oversampling) 계수이며, N₁은 DFT 벡터의 크기를 의미하는 프리코더 선택을 위한 장치.
채널 매트릭스 H를 수신하고, 상기 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서;
상기 SVD 프로세서와 연결되고, 수평 DFT 인덱스로 정수인
의 각도
의 위상 추정
, 수직 이산 DFT 인덱스로 정수인
의 각도
의 위상 추정
, 및 교차 편파된(cross-polarized) 안테나의 코-페이징(co-phasing) 인덱스로 정수인
의 코-페이징
의 위상 추정
을 결정하는 복수의 제1 LPE(Linear Phase Estimation) 프로세서;
상기 복수의 제1 LPE 프로세서와 연결되고, 상기
,
, 및
으로부터 계산된 각도 벡터
,
, 및
를 결정하는 복수의 각도 벡터 프로세서;
상기 SVD 프로세서 및 상기 복수의 각도 벡터 프로세서와 각각 연결되고, 결합 벡터
,
및
각각을 생성하는 복수의 MRC(Maximal Ratio Combining) 프로세서;
상기 복수의 MRC 프로세서 각각과 연결되고, 상기
,
, 및
각각을 재추정하는 복수의 제2 LPE 프로세서; 및
상기 복수의 제2 LPE 프로세서 각각과 연결되고, 상기
, 상기
, 및 상기
각각의 경 추정(hard estimate)을 결정하는 복수의 결정 프로세서를 포함하는 프리코더 선택을 위한 장치.
제 4항에 있어서,
상기 SVD 프로세서는, SVD 및 두 번째 열(column) 회전 프로세서로 구성되고,
상기 SVD 프로세서는,
상기 SVD 및 두 번째 열(column) 회전 프로세서와, 상기 복수의 각도 벡터 프로세서 중 어느 하나와 연결되고, 수평 DFT 인덱스
의 각도
의 위상 추정
을 결정하는 복수의 제3 LPE 프로세서;
상기 복수의 제3 LPE 프로세서 및 상기 복수의 제1 LPE 프로세서 중 어느 하나와 각각 연결되고, 상기 위상 추정
및 위상 추정
으로부터 계산된 각도 벡터
및
를 결정하는 복수의 제2 각도 벡터 프로세서;
상기 복수의 제2 각도 벡터 프로세서 및 상기 SVD 및 두 번째 열(column) 회전 프로세서 각각과 연결되고, 결합 벡터
및
각각을 생성하는 복수의 제2 MRC 프로세서;
상기 복수의 제2 MRC 프로세서 각각과 연결되고, 상기 위상 추정
및 상기 위상 추정
을 재추정하는 복수의 제4 LPE 프로세서; 및
상기 복수의 제4 LPE 프로세서 각각과 연결되고, 상기
및
각각의 경 추정(hard estimate)을 결정하는 복수의 제2 결정 프로세서를 더 포함하는 프리코더 선택을 위한 장치.
제 4항에 있어서,
상기 SVD 프로세서 및 상기 복수의 MRC 프로세서는, 각각의 개별적인 부반송파에 대한 동작을 수행하고,
상기 복수의 제1 LPE 프로세서, 상기 복수의 제2 LPE 프로세서, 상기 복수의 각도 벡터 프로세서 및 상기 복수의 결정 프로세서 각각은, 광대역 동작과 부대역(sideband) 동작 중 어느 하나를 수행하는 프리코더 선택을 위한 장치.
제 4항에 있어서,
상기 복수의 제1 LPE 프로세서 및 상기 복수의 제2 LPE 프로세서는,

,

, 및

에 따라 상기
,
, 및
를 결정하고,
여기서
,
및
는 DFT 벡터의 크기이고, j=0, 1, 또는 2일 때
및
는 상기 채널 매트릭스 H에 대한 상기 최적의 프리코딩 매트릭스의 연속적인 샘플을 의미하고, *는 콤플렉스 컨주게이션(complex conjugation)을 나타내는 프리코더 선택을 위한 장치.
제 4항에 있어서,
상기 복수의 각도 벡터 프로세서는, 상기
및
를

,

, 및

을 통해 결정하고,
여기서
및
는 DFT 벡터의 크기이고, T는 전치행렬(transpose) 함수이고,
상기 복수의 MRC 프로세서는,
상기
,
및
각각을

,

및

을 통해 생성하고,
여기서
,
및
는 DFT 벡터의 크기이고,
,
및
는 상기 채널 매트릭스 H에 대한 상기 최적의 프리코딩 매트릭스의 샘플을 의미하고,
상기 복수의 결정 프로세서는,
상기
, 상기
, 및 상기
의 경 추정(hard estimate)을

,

, 및

을 통해 결정하고,
여기서 round는 가장 가까운 정수로 반올림하기 위한 함수이고,
및
는 오버 샘플링(oversampling) 계수이며,
및
는 DFT 벡터의 크기인 프리코더 선택을 위한 장치.
SVD(Singular Value Decomposition) 프로세서가, 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 변수인 l, m 및 n 각각에 대한 서브 벡터로 분할하되, 상기 l, m 및 n 은 정수이고,
복수의 제1 LPE(Linear Phase Estimation) 프로세서가, 각도
의 초기 추정
, 각도
의 초기 추정
, 및 각도
의 초기 추정
을 계산하고,
복수의 각도 벡터 프로세서가, 상기
, 상기
, 및 상기
으로부터, 각도 벡터
및
를 계산하고,
복수의 MRC(Maximal Ratio Combining) 프로세서가, MRC를 상기 각도 벡터
및
에 적용하여, 결합 벡터
및
를 얻고,
복수의 제2 LPE 프로세서가 상기
,
, 및
을 재추정하고,
상기 재추정된
,
및
이 수렴하거나 미리 결정된 수의 반복이 발생하는 경우, 다음 단계로 진행하고, 그렇지 않으면 상기 복수의 각도 벡터 프로세서가, 상기
,
, 및
각각으로부터, 상기 각도 벡터
및
를 각각 계산하는 단계로 되돌아가고,
복수의 결정 프로세서가 상기 재추정된
,
및
를 경 추정인
및
로 변환하는 것을 포함하는 프리코더 선택을 위한 방법.
제 9항에 있어서,
상기 복수의 제1 LPE 프로세서 및 상기 복수의 제2 LPE 프로세서는, 상기
,
, 및
를

,

, 및

을 통해 결정하고,
여기서
,
및
는 DFT 벡터의 크기이고, j=0, 1, 또는 2일 때
및
는 상기 채널 매트릭스 H에 대한 상기 최적의 프리코딩 매트릭스의 연속적인 샘플을 의미하고, *는 콤플렉스 컨주게이션(complex conjugation)을 나타내는 프리코더 선택을 위한 방법.
제 9항에 있어서,
상기 복수의 각도 벡터 프로세서는, 상기
및
를

,

, 및

을 통해 결정하고,
여기서
및
는 DFT 벡터의 크기이고, T는 전치행렬(transpose) 함수이고,
상기 복수의 MRC 프로세서는,
상기
,
및
각각을

,

및

을 통해 생성하고,
여기서
,
및
는 DFT 벡터의 크기이고,
,
및
는 상기 채널 매트릭스 H에 대한 상기 최적의 프리코딩 매트릭스의 샘플의 서브 벡터를 의미하고,
상기 복수의 결정 프로세서는,
상기
, 상기
, 및 상기
의 경 추정(hard estimate)을

,

, 및

을 통해 결정하고,
여기서 round는 가장 가까운 정수로 반올림하기 위한 함수이고,
및
는 오버 샘플링(oversampling) 계수이며,
및
는 DFT 벡터의 크기인 프리코더 선택을 위한 방법.
채널 매트릭스 H를 수신하고, 상기 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서;
상기 SVD 프로세서와 연결되고, 수평 DFT 인덱스로 정수인
의 각도
의 위상 추정
, 및 교차 편파된(cross-polarized) 안테나의 코-페이징(co-phasing) 인덱스로 정수인
의 코-페이징
의 위상 추정
을 결정하는 복수의 제1 LPE(Linear Phase Estimation) 프로세서;
상기 복수의 제1 LPE 프로세서 및 복수의 제2 LPE 프로세서 중 어느 하나와 각각 연결되고, 상기
, 상기
및
의 MRC(Maximal Ratio Combining) 기반 추정으로부터 계산된 각도 벡터
와
를 결정하는 복수의 각도 벡터 프로세서;
상기 SVD 프로세서 및 상기 복수의 각도 벡터 프로세서와 각각 연결되고, 결합 벡터
,
및
각각을 생성하는 복수의 MRC(Maximal Ratio Combining) 프로세서;
상기 복수의 MRC 프로세서와 각각 연결되고, 상기
,
, 및
각각을 재추정하는 상기 복수의 제2 LPE 프로세서; 및
상기 복수의 제2 LPE 프로세서와 각각 연결되고, 상기
,
, 및
각각의 경 추정(hard estimate)을 결정하는 복수의 결정 프로세서를 포함하는 프리코더 선택을 위한 장치.
제 12항에 있어서,
상기 SVD 프로세서 및 상기 복수의 MRC 프로세서는, 각각의 개별적인 부반송파에 대한 동작을 수행하고,
상기 복수의 제1 LPE 프로세서, 상기 복수의 제2 LPE 프로세서, 상기 복수의 각도 벡터 프로세서 및 상기 복수의 결정 프로세서 각각은, 광대역 동작과 부대역(sideband) 동작 중 어느 하나를 수행하는 프리코더 선택을 위한 장치.
제 12항에 있어서,
상기 SVD 프로세서는, 두 번째 열(column) 회전 프로세서를 포함하는 프리코더 선택을 위한 장치.
제 14항에 있어서,
상기 SVD 프로세서와 연결되고, 수평 DFT 인덱스인
의 각도
의 위상 추정
을 결정하는 LPE 프로세서;
상기 LPE 프로세서 및 복수의 제3 LPE 프로세서 중 어느 하나와 각각 연결되고, 상기
,
및,
의 MRC 기반 추정으로부터 계산된 각도 벡터
및
을 결정하는 복수의 제2 각도 벡터 프로세서;
상기 복수의 제2 각도 벡터 프로세서 및 상기 SVD 프로세서 각각과 연결되고, 결합 벡터
,
및
각각을 생성하는 복수의 제2 MRC 프로세서;
상기 복수의 제2 MRC 프로세서와 각각 연결되고, 상기
,
및
각각을 재추정하는 상기 복수의 제3 LPE 프로세서; 및
상기 복수의 제3 LPE 프로세서 각각과 연결되고, 상기
,
및
각각의 경 추정(hard estimate)을 결정하는 복수의 제2 결정 프로세서를 더 포함하는 프리코더 선택을 위한 장치.
채널 매트릭스 H를 수신하고, 상기 채널 매트릭스 H에 대한 최적의 프리코딩 매트릭스의 샘플 y를 출력하는 SVD(Singular Value Decomposition) 프로세서;
상기 SVD 프로세서와 연결되고, 수평 DFT 인덱스로 정수인
의 각도
의 위상 추정
, 및 교차 편파된(cross-polarized) 안테나의 코-페이징(co-phasing) 인덱스로 정수인
의 코-페이징
의 위상 추정
을 결정하는 복수의 제1 LPE(Linear Phase Estimation) 프로세서;
상기 복수의 제1 LPE 프로세서 및, 복수의 제2 LPE 프로세서 중 두 개와 각각 연결되고, 상기
,
의 MRC(Maximal Ratio Combining) 기반 추정 및 상기
의 MRC 기반 추정으로부터 계산된 각도 벡터
와
를 결정하는 복수의 각도 벡터 프로세서;
상기 SVD 프로세서 및 상기 복수의 각도 벡터 프로세서와 각각 연결되고, 결합 벡터
,
및
각각을 생성하는 복수의 MRC(Maximal Ratio Combining) 프로세서;
상기 복수의 MRC 프로세서와 각각 연결되고, 상기
,
, 및
각각을 재추정하는 상기 복수의 제2 LPE 프로세서; 및
상기 복수의 제2 LPE 프로세서와 각각 연결되고, 상기
, 상기
, 및 상기
각각의 경 추정(hard estimate)을 결정하는 복수의 결정 프로세서를 포함하는 프리코더 선택을 위한 장치.
제 16항에 있어서,
상기 SVD 프로세서 및 상기 복수의 MRC 프로세서는, 각각의 개별적인 부반송파에 대한 동작을 수행하고,
상기 복수의 제1 LPE 프로세서, 상기 복수의 제2 LPE 프로세서, 상기 복수의 각도 벡터 프로세서 및 상기 복수의 결정 프로세서 각각은, 광대역 동작과 부대역(sideband) 동작 중 어느 하나를 수행하는 프리코더 선택을 위한 장치.
제 16항에 있어서,
상기 SVD 프로세서는, SVD 및 두 번째 열(column) 회전 프로세서로 구성되고,
상기 SVD 프로세서는,
상기 SVD 및 두 번째 열(column) 회전 프로세서와 연결되고, 수평 DFT 인덱스
의 각도
의 위상 추정
을 결정하는 LPE 프로세서;
상기 LPE 프로세서, 상기 복수의 제1 LPE 프로세서 중 어느 하나 및 복수의 제3 LPE 프로세서 중 어느 하나와 각각 연결되고, 상기
,
및
의 MRC 기반 추정으로부터 계산된 각도 벡터
및
을 결정하는 복수의 제2 각도 벡터 프로세서;
상기 복수의 제2 각도 벡터 프로세서 및 상기 SVD 및 두 번째 열(column) 회전 프로세서 각각과 연결되고, 결합 벡터
및
각각을 생성하는 복수의 제2 MRC 프로세서;
상기 복수의 제2 MRC 프로세서 및 상기 복수의 각도 벡터 프로세서 중 어느 하나와 각각 연결되고, 상기
,
및
각각을 재추정하는 복수의 제4 LPE 프로세서; 및
상기 복수의 제4 LPE 프로세서 각각과 연결되고, 상기
,
및
각각의 경 추정(hard estimate)을 결정하는 복수의 제2 결정 프로세서를 더 포함하는 프리코더 선택을 위한 장치.
적어도 하나의 다른 장치를 갖는 패키지 또는 웨이퍼 상에, SVD(Singular Value Decomposition) 프로세서, LPE 프로세서 및 결정 프로세서를 포함하는 장치를 형성하고,
상기 장치를 테스트하는 것을 포함하고,
상기 장치를 테스트하는 것은,
하나 이상의 전기-광학 컨버터, 광학적 신호를 두 개 이상의 광학적 신호로 분할하는 하나 이상의 광 스플리터, 및 하나 이상의 광학-전기 컨버터를 이용하여 테스트하는 것을 포함하는 장치를 제조하는 방법.
집적 회로의 레이어에 대한 피처(feature) 세트를 위한 마스크 레이아웃을 형성하되, 상기 마스크 레이아웃은 하나 이상의 회로 피처에 대한 표준 셀 라이브러리 매크로를 포함하고, 상기 하나 이상의 회로 피처는, SVD(Singular Value Decomposition) 프로세서, LPE 프로세서 및 결정 프로세서를 포함하는 장치를 포함하고,
상기 마스크 레이아웃의 생성 중, 레이아웃 디자인 룰에 부합하도록 상기 매크로의 상대적인 위치를 무시하고,
상기 마스크 레이아웃의 생성 후, 상기 레이아웃 디자인 룰에 부합하도록 상기 매크로의 상대적인 위치를 검사하고,
임의의 매크로가 상기 레이아웃 디자인 룰에 부합되지 않는 것이 발견되면, 상기 임의의 매크로가 상기 레이아웃 디자인 룰에 부합되도록 수정함으로써 상기 마스크 레이아웃을 수정하고,
상기 집적 회로의 상기 레이어에 대한 상기 피처 세트를 갖는, 상기 수정된 마스크 레이아웃에 따라 마스크를 생성하고,
상기 마스크에 따라 상기 집적 회로의 상기 레이어를 제조하는 것을 포함하는 직접 회로의 제조 방법.