KR102200350B1 - Preparing method of sensor device and sensor device made thereby - Google Patents

Preparing method of sensor device and sensor device made thereby Download PDF

Info

Publication number
KR102200350B1
KR102200350B1 KR1020200061873A KR20200061873A KR102200350B1 KR 102200350 B1 KR102200350 B1 KR 102200350B1 KR 1020200061873 A KR1020200061873 A KR 1020200061873A KR 20200061873 A KR20200061873 A KR 20200061873A KR 102200350 B1 KR102200350 B1 KR 102200350B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
semiconductor
scratch
semiconductor device
Prior art date
Application number
KR1020200061873A
Other languages
Korean (ko)
Other versions
KR20200064037A (en
Inventor
이정오
이건희
채수상
정두원
최민
장현주
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020200061873A priority Critical patent/KR102200350B1/en
Publication of KR20200064037A publication Critical patent/KR20200064037A/en
Application granted granted Critical
Publication of KR102200350B1 publication Critical patent/KR102200350B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 소자 및 이를 포함하는 센서에 관한 것이다. 보다 상세하게는 기재; 및 상기 기재의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막을 포함하며, 상기 반도체 박막은 표면에 일 방향으로 스크래치가 형성되어 있고, 상기 반도체 박막은 전부 또는 일부에 일 방향으로 형성된 나노 리본 구조를 포함하는 반도체 소자 및 이를 포함하는 센서에 관한 것으로, 상기 반도체 소자는 간단한 공정을 통해 제조할 수 있으며, 상기 반도체 소자를 포함하는 센서는 감도가 우수하고 작동온도가 낮아져 소비전력이 감소될 수 있다.The present invention relates to a semiconductor device and a sensor including the same. In more detail, the substrate; And a semiconductor thin film disposed on all or part of at least one surface of the substrate, wherein the semiconductor thin film has a scratch formed on the surface in one direction, and the semiconductor thin film has a nanoribbon structure formed in one direction on all or part It relates to a semiconductor device including and a sensor including the same, wherein the semiconductor device can be manufactured through a simple process, and the sensor including the semiconductor device has excellent sensitivity and a lower operating temperature, so that power consumption can be reduced.

Description

반도체 소자 및 이를 포함하는 센서{PREPARING METHOD OF SENSOR DEVICE AND SENSOR DEVICE MADE THEREBY}A semiconductor device, and a sensor including the same TECHNICAL FIELD [PREPARING METHOD OF SENSOR DEVICE AND SENSOR DEVICE MADE THEREBY}

본 발명은 반도체 소자 및 이를 포함하는 센서에 관한 것이다. 보다 상세하게는, 간편한 반도체 소자의 제조 방법, 이에 의해 제조된 반도체 소자, 및 이를 포함하는 센서에 관한 것이다.The present invention relates to a semiconductor device and a sensor including the same. More specifically, it relates to a simple method of manufacturing a semiconductor device, a semiconductor device manufactured thereby, and a sensor including the same.

최근 기술 발전에 따라 다양한 센서들이 연구 및 개발되고 있다. 특히, IoT 발전에 따라 전기적 신호를 송출하는 센서타입인 전기화학식 센서와 반도체 방식의 센서가 유용할 것으로 판단되고 있다.Various sensors are being researched and developed according to recent technological advances. In particular, it is believed that an electrochemical sensor and a semiconductor type sensor, which are sensor types that transmit electrical signals with the development of IoT, will be useful.

반도체 방식의 센서는 마이크로미터 이하로 작은 센서의 제작 및 집적화가 가능한 장점을 가지고 있으나, 대부분 산화물 반도체 박막으로 이루어져, 센서 소재의 선택성과 감도가 불량하고, 고온에서 작동하므로 소비전력이 큰 취약점을 갖는다. 이와 같은 문제를 해결하기 위하여 센서소재로 각종 나노물질들이 적용되어 왔다. 바텀업(bottomup) 소재로는 탄소 나노튜브, 반도체 나노선등의 1차원 나노물질 등이 있으며, 탑다운(topdown) 소재로는 식각된 나노선 등 이 있다. 그러나, 바텀업 소재의 경우, 나노 소재의 균일성/안정성 문제 때문에, 탑다운 방식의 경우 나노 리소그래피가 필요하기 때문에 사업화가 어려운 실정이다. 이에 따라, 높은 감도와 양호한 소비전력을 가지면서 동시에 공정비용을 낮출 수 있는 새로운 기술이 필요하다.Semiconductor type sensors have the advantage of being able to manufacture and integrate sensors as small as micrometers or less, but are mostly made of oxide semiconductor thin films, and the selectivity and sensitivity of the sensor material are poor, and since they operate at high temperatures, power consumption is large. . In order to solve this problem, various nanomaterials have been applied as sensor materials. Bottom-up materials include one-dimensional nanomaterials such as carbon nanotubes and semiconductor nanowires, and top-down materials include etched nanowires. However, in the case of the bottom-up material, it is difficult to commercialize it because of the uniformity/stability problem of the nano-material, and the top-down method requires nano lithography. Accordingly, there is a need for a new technology capable of lowering process costs while having high sensitivity and good power consumption.

한편, 한국등록특허공보 제10-2008-0094741호(2008.09.26)는 박막형 센싱부재를 이용한 화학센서에 관한 발명으로, 제1전극 및 제2전극 사이의 박막형 센싱부재를 구비한다. 박막형 센싱부재는 화학센서에서의 면적이 넓어서 화학 센서의 감도가 향상되며, 제2전극은 나노구조체로서 센싱부재의 표면을 노출시킬 수 있다. 이를 통해 감도가 향상된 화학 센서를 제공한다.Meanwhile, Korean Patent Publication No. 10-2008-0094741 (2008.09.26) relates to a chemical sensor using a thin-film sensing member, and includes a thin-film sensing member between a first electrode and a second electrode. The thin-film sensing member has a large area in the chemical sensor, so that the sensitivity of the chemical sensor is improved, and the second electrode is a nanostructure and may expose the surface of the sensing member. This provides a chemical sensor with improved sensitivity.

한국등록특허공보 제10-2008-0094741호(2008.09.26)Korean Registered Patent Publication No. 10-2008-0094741 (2008.09.26)

본 발명의 일 과제는 간단하게 제조될 수 있는 반도체 소자 및 이를 포함하는 센서를 제공하는 것이다.An object of the present invention is to provide a semiconductor device that can be manufactured simply and a sensor including the same.

본 발명의 일 과제는 감도 및 전기적 특성이 개선된 센서를 제공하는 것이다.One object of the present invention is to provide a sensor with improved sensitivity and electrical characteristics.

1. 기재; 및 상기 기재의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막을 포함하며, 상기 반도체 박막은 적어도 일부에 일 방향으로 배열되며, 상기 반도체 박막보다 강도가 큰 입자를 상기 반도체 박막의 표면과 접촉시켜 일 방향으로 스크래치를 형성함에 따라 형성된 나노 리본 구조를 포함하는, 반도체 소자.1. description; And a semiconductor thin film disposed on all or part of at least one surface of the substrate, wherein the semiconductor thin film is arranged in one direction on at least a portion, and particles having a strength greater than that of the semiconductor thin film are brought into contact with the surface of the semiconductor thin film. A semiconductor device comprising a nano-ribbon structure formed by forming a scratch in the direction.

2. 위 1에 있어서, 상기 반도체 박막은 금속산화물 반도체 박막, 실리콘 반도체 박막, 갈륨비소 반도체 박막, 게르마늄-반도체 박막, 실리콘-게르마늄 반도체 박막 및 유기반도체 박막로 이루어진 군에서 선택된 적어도 하나를 포함하는 반도체 소자.2. In the above 1, the semiconductor thin film is a semiconductor comprising at least one selected from the group consisting of a metal oxide semiconductor thin film, a silicon semiconductor thin film, a gallium arsenide semiconductor thin film, a germanium-semiconductor thin film, a silicon-germanium semiconductor thin film, and an organic semiconductor thin film. device.

3. 위 1에 있어서, 상기 반도체 박막은 금속산화물 반도체 박막인 반도체 소자.3. The semiconductor device according to 1 above, wherein the semiconductor thin film is a metal oxide semiconductor thin film.

4. 위 3에 있어서, 상기 금속산화물 반도체 박막은 ZnO, MgO, SrO, TiO2, SnO2, In2O3 및 Ga2O3로 이루어진 군에서 선택된 어느 하나를 포함하는 박막인 반도체 소자.4. The semiconductor device of the above 3, wherein the metal oxide semiconductor thin film is a thin film including any one selected from the group consisting of ZnO, MgO, SrO, TiO 2 , SnO 2 , In 2 O 3 and Ga 2 O 3 .

5. 위 4에 있어서, 상기 금속산화물 반도체 박막은 XPS 스펙트럼의 금속 피크 및 산소 결함 피크가 스크래치가 형성되지 않은 반도체 박막보다 증가된 것인 반도체 소자.5. The semiconductor device of the above 4, wherein the metal oxide semiconductor thin film has an increased metal peak and an oxygen defect peak in the XPS spectrum than that of the semiconductor thin film in which scratches are not formed.

6. 위1에 있어서, 상기 반도체 박막의 두께는 10 nm 내지 500 ㎛인 반도체 소자.6. The semiconductor device according to the above 1, wherein the thickness of the semiconductor thin film is 10 nm to 500 μm.

7. 위 1에 있어서, 상기 스크래치의 폭은 10nm 내지 250nm이고, 상기 스크래치의 깊이는 0.5nm 이상인 반도체 소자.7. The semiconductor device of 1 above, wherein the width of the scratch is 10 nm to 250 nm, and the depth of the scratch is 0.5 nm or more.

8. 위 1에 따른 반도체 소자를 포함하는 센서.8. A sensor including the semiconductor device according to 1 above.

9. (S10) 기재 상에 반도체 박막 예비층을 형성하는 단계; 및 (S20) 상기 반도체 박막 예비층보다 강도가 큰 입자를 상기 반도체 박막 예비층의 표면과 접촉시켜 일 방향으로 스크래치를 형성하는 단계를 포함하는 반도체 소자의 제조방법.9. (S10) forming a semiconductor thin film pre-layer on the substrate; And (S20) forming a scratch in one direction by contacting particles having a higher strength than the semiconductor thin film prelayer with the surface of the semiconductor thin film prelayer.

10. 위 9에 있어서, 상기 입자는 다이아몬드 입자인 반도체 소자의 제조방법.10. The method of manufacturing a semiconductor device according to the above 9, wherein the particles are diamond particles.

11. 위 9에 있어서, 상기 입자의 평균 입경(D50)은 1 내지 10 ㎛인 반도체 소자의 제조방법.11. The method of manufacturing a semiconductor device according to the above 9, wherein the average particle diameter (D50) of the particles is 1 to 10 μm.

본 발명의 예시적 실시예들에 따라 제조된 반도체 소자는 반도체 박막의 물리적 구조 및 화학적 특성이 변화되어 그를 포함하는 센서의 감도가 향상될 수 있다.In the semiconductor device manufactured according to exemplary embodiments of the present invention, since the physical structure and chemical properties of the semiconductor thin film are changed, the sensitivity of a sensor including the semiconductor device may be improved.

본 발명의 예시적 실시예들에 따라 제조된 반도체 소자는 그 제조방법이 간단하여, 공정 시간 및 비용을 감축할 수 있다. The semiconductor device manufactured according to the exemplary embodiments of the present invention has a simple manufacturing method, and thus process time and cost can be reduced.

본 발명의 예시적 실시예들에 따라 제조된 반도체 소자는 나노 크기를 가져, 그를 포함하는 센서의 작동온도 및 소비전력이 감소될 수 있다.The semiconductor device manufactured according to the exemplary embodiments of the present invention has a nano size, so that the operating temperature and power consumption of a sensor including the same may be reduced.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 사시도이다.
도 2는 반도체 박막(ZnO)에 스크래치가 형성되기 전 후(비교예 1 및 실시예 1)의 전기적 특성을 측정한 그래프이다.
도 3은 스크래치가 형성된 반도체 박막(ZnO)의 SEM 이미지이다. 스케일바(scale bar)는 500nm를 나타낸다.
도 4는 본 발명에 따른 반도체 소자의 스크래치가 형성된 반도체 박막(ZnO)을 제거한 기판의 AFM 이미지이다.
도 5는 반도체 박막에 스크래치가 형성됨에 따른 반도체 박막(ZnO)의 높이 변화를 나타내는 AFM 이미지이다.
도6은 반도체 박막(ZnO)에 스크래치가 형성됨에 따른 원소간 결합 상태의 변화를 보여주는 이미지이다.
도 7는 본 발명에 따른 반도체 소자의 제조방법의 일 실시예에 따른 센서 제조 방법의 순서도이다.
도 8은 스크래치가 형성된 반도체 박막(ZnO)의 AFM 이미지이다. 스케일바(scale bar)는 3 ㎛를 나타낸다.
도 9은 비교예 2 및 실시예2의 AFM 이미지이다. 스케일바(scale bar)는 3 ㎛를 나타낸다.
도 10은 비교예 4 및 실시예 4의 AFM 이미지이다.
도 11은 실시예 1의 박막 두께에 따른 5V에서의 EFM 이미지이다.
도 12은 실시예 3의 EFM 이미지이다.
도 13은 실시예 5의 EFM 이미지이다.
도 14는 비교예1과 실시예1의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 15은 비교예2과 실시예2의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 16는 비교예3과 실시예3의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 17는 비교예4과 실시예4의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 18은 비교예5과 실시예5의 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다.
도 19은 비교예6과 비교예7의 SEM 이미지 결과 및 금속 피크(metal peak)와 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다. 스케일바(scale bar)는 2㎛를 나타낸다.
도 20은 비교예 1과 실시예 1의 1000ppm NO2 가스에 대한 반응을 비교한 것이다.
도 21는 비교예 6의 1000ppm NO2 가스에 대한 반응을 나타낸 것이다.
도 22은 비교예 1과 실시예 1의 UV 반응을 비교한 것이다.
도 23은 비교예8의 UV 반응을 나타낸 것이다.
도 24은 각 기체가 스크래치가 형성된 ZnO 표면과 결합하는 모습을 보여주는 이미지이다.
1 is a schematic perspective view of a semiconductor device according to an embodiment of the present invention.
2 is a graph measuring electrical properties before and after (Comparative Example 1 and Example 1) a scratch is formed on a semiconductor thin film (ZnO).
3 is an SEM image of a semiconductor thin film (ZnO) with scratches formed thereon. Scale bar represents 500nm.
4 is an AFM image of a substrate from which a semiconductor thin film (ZnO) on which a scratch is formed is removed according to the present invention.
5 is an AFM image showing a change in height of a semiconductor thin film (ZnO) as a scratch is formed on the semiconductor thin film.
6 is an image showing a change in a bonding state between elements as a scratch is formed in the semiconductor thin film (ZnO).
7 is a flowchart of a method of manufacturing a sensor according to an embodiment of the method of manufacturing a semiconductor device according to the present invention.
8 is an AFM image of a semiconductor thin film (ZnO) with scratches formed thereon. The scale bar represents 3 μm.
9 is an AFM image of Comparative Example 2 and Example 2. The scale bar represents 3 μm.
10 is an AFM image of Comparative Example 4 and Example 4.
11 is an EFM image at 5V according to the thickness of the thin film of Example 1.
12 is an EFM image of Example 3.
13 is an EFM image of Example 5.
14 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 1 and Example 1. FIG.
15 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 2 and Example 2. FIG.
16 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 3 and Example 3. FIG.
17 is an XPS result showing changes in metal peaks and oxygen defect peaks in Comparative Examples 4 and 4.
18 is an XPS result showing changes in metal peaks of Comparative Example 5 and Example 5. FIG.
19 is a SEM image result of Comparative Example 6 and Comparative Example 7, and XPS results showing changes in metal peaks and oxygen defect peaks. The scale bar represents 2 μm.
20 is a comparison of the reaction of Comparative Example 1 and Example 1 to 1000 ppm NO 2 gas.
21 shows the reaction to 1000ppm NO 2 gas of Comparative Example 6.
22 is a comparison of the UV reaction of Comparative Example 1 and Example 1.
23 shows the UV reaction of Comparative Example 8.
24 is an image showing a state in which each gas is bonded to the scratched ZnO surface.

이하, 첨부한 도면들을 참조하여 본 발명을 상세히 설명하기로 한다. 하기에서 본 발명의 바람직한 일 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 하기 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the following, a preferred embodiment of the present invention is presented, but the following examples are only illustrative of the present invention, not limiting the scope of the appended claims, and for the following examples within the scope and spirit of the present invention. It is obvious to those skilled in the art that various changes and modifications are possible, and it is natural that such modifications and modifications fall within the appended claims.

도 1에는 본 발명의 일실시예에 따른 반도체 소자가 개략적으로 도시되어 있다. 나노 리본 구조의 폭 방향을 X, 길이 방향을 Y로 표시하였다.1 schematically shows a semiconductor device according to an embodiment of the present invention. The width direction of the nanoribbon structure is indicated by X and the length direction is indicated by Y.

본 발명의 실시예들은 기재(10) 및 기재(10)의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막(20)을 포함하며, 상기 반도체 박막은 적어도 일부에 일 방향으로 배열된 나노 리본 구조(40)를 포함하는 반도체 소자를 제공한다.Embodiments of the present invention include a substrate 10 and a semiconductor thin film 20 disposed on all or part of at least one surface of the substrate 10, wherein the semiconductor thin film is a nano-ribbon structure arranged in one direction ( It provides a semiconductor device comprising 40).

기재(10)는 반도체 박막(20)을 지지한다. 기재(10)는 반도체 박막(20)을 지지할 수 있는 것이라면 당분야에서 통상적으로 사용되는 기재(10)가 제한 없이 사용될 수 있다. 예를 들면 Si, Ge 웨이퍼나 유리 및 유기물일 수 있다.The substrate 10 supports the semiconductor thin film 20. If the substrate 10 is capable of supporting the semiconductor thin film 20, the substrate 10 commonly used in the art may be used without limitation. For example, it may be a Si, Ge wafer, glass, or organic material.

상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 및 이들의 혼합물을 포함할 수 있다.The organic material is polyimide (PI), polycarbonate (PC), polyether sulfone (PES), polyether ether ketone (PEEK), polybutylene terephthalate (PBT), polyethylene terephthalate (PET), polyvinyl chloride ( PVC), polyethylene (PE), ethylene copolymer, polypropylene (PP), propylene copolymer, poly (4-methyl-1-pentene) (TPX), polyarylate (PAR), polyacetal (POM), poly Phenylene oxide (PPO), polysulfone (PSF), polyphenylene sulfide (PPS), polyvinylidene chloride (PVDC), polyvinyl acetate (PVAC), polyvinyl alcohol (PVAL), polyvinyl acetal, polystyrene (PS) ), AS resin, ABS resin, polymethyl methacrylate (PMMA), fluorine resin, phenol resin (PF), melamine resin (MF), urea resin (UF), unsaturated polyester (UP), epoxy resin (EP) , Diallylphthalate resin (DAP), polyurethane (PUR), polyamide (PA), silicone resin (SI), and mixtures thereof.

기재(10)는 일면에 히드록시기, 티올기 및 퍼플루오로알킬기로 이루어진 군에서 선택된 하나 이상의 작용기를 가져 그래핀층 상의 금속막의 금속 원자와 상호 작용하여 전도성 금속 초박막을 형성할 수 있다. 기재(10)의 두께는 특별히 한정되지 않으며, 예를 들면 0.1 ㎛ 내지 1000 ㎛일 수 있다.The substrate 10 may have at least one functional group selected from the group consisting of a hydroxy group, a thiol group, and a perfluoroalkyl group on one side and interact with the metal atoms of the metal film on the graphene layer to form an ultra-thin conductive metal film. The thickness of the substrate 10 is not particularly limited, and may be, for example, 0.1 μm to 1000 μm.

반도체 박막(20)은 기재(10)의 표면에 배치 될 수 있으며, 기재(10)의 형태에 관계없이 기재(10)의 적어도 일면의 전부 또는 일부에 배치될 수 있다. 상기 적어도 일면은 연속된 복수의 면 또는 연속되지 않은 복수의 면일 수 있다. 기재(10)에 반도체 박막(20)이 배치되는 범위 및 부분에는 특별한 제한이 없다.The semiconductor thin film 20 may be disposed on the surface of the substrate 10 and may be disposed on all or part of at least one surface of the substrate 10 regardless of the shape of the substrate 10. The at least one surface may be a plurality of continuous surfaces or a plurality of non-contiguous surfaces. There is no particular limitation on the range and portion in which the semiconductor thin film 20 is disposed on the substrate 10.

반도체 박막(20)은 적어도 일부에 일 방향으로 배열된 나노 리본 구조(40)를 포함할 수 있다. 예를 들면, 나노 리본 구조(40)는 그 단위 나노 리본 구조의X방향의 폭이 수 내지 수백 나노미터 수준인 띠 모양의 구조일 수 있으나 이에 한정되는 것은 아니다. 나노 리본 구조는(40) 반도체 박막 보다 강도가 큰 입자를 상기 반도체 박막의 표면과 접촉시켜 일 방향으로 스크래치(30)를 형성함에 따라 형성될 수 있으나, 이에 한정되는 것은 아니다.The semiconductor thin film 20 may include a nano-ribbon structure 40 arranged in at least a portion in one direction. For example, the nanoribbon structure 40 may be a strip-shaped structure in which the width of the unit nanoribbon structure in the X direction is several to several hundreds of nanometers, but is not limited thereto. The nano-ribbon structure 40 may be formed by contacting the surface of the semiconductor thin film with particles having a higher strength than the semiconductor thin film to form the scratch 30 in one direction, but is not limited thereto.

본 발명의 일실시예에 따른 반도체 소자는 스크래치의 길이 방향(Y)의 전기전도도 값이 그와 수직한 방향(X)의 전기전도도 값의 2배 이상, 5배 이상, 또는 10배 이상일 수 있으나, 이에 한정되는 것은 아니다. 실질적으로는 X 방향의 저항값이 무한대에 가까울 수 있으므로 그 상한은 한정하지는 않으며 예를 들면, Y 방향 저항값의 20배 일 수도 있으나, 이에 한정되는 것은 아니다.In the semiconductor device according to an embodiment of the present invention, the electrical conductivity value in the longitudinal direction Y of the scratch may be at least 2 times, 5 times or more, or 10 times or more of the electric conductivity value in the direction X perpendicular thereto. , But is not limited thereto. In practice, since the resistance value in the X direction may be close to infinity, the upper limit thereof is not limited, and may be, for example, 20 times the resistance value in the Y direction, but is not limited thereto.

반도체 박막(20)은 스크래치(30)에 의해 나노 리본 구조(40)가 형성됨에 따라 향상된 반도체 특성을 갖을 수 있다. 도 2는 반도체 박막(ZnO)에 스크래치가 형성되기 전 후(비교예 1 및 실시예 1)의 게이트 전압 및 드레인 전압에 대한 드레인 전류를 측정한 그래프이다. 박도체 박막(20)에 일 방향으로 스크래치(30)가 형성됨에 반도체 특성이 향상되는 것을 확인할 수 있다. 예를 들어, 반도체 특성이 향상되는 것은 반도체 박막에 스크래치가 형성됨에 따라 반도체 박막 내 일 방향으로 배열된 독립된 나노 리본 구조(40)가 형성되었기 때문일 수 있다.The semiconductor thin film 20 may have improved semiconductor characteristics as the nano ribbon structure 40 is formed by the scratches 30. FIG. 2 is a graph showing a measurement of drain current for a gate voltage and a drain voltage before and after a scratch is formed on the semiconductor thin film ZnO (Comparative Examples 1 and 1). It can be seen that the semiconductor properties are improved because the scratches 30 are formed in one direction on the thin conductor thin film 20. For example, the improvement in semiconductor properties may be due to the formation of an independent nanoribbon structure 40 arranged in one direction within the semiconductor thin film as scratches are formed on the semiconductor thin film.

도 3은 스크래치(30)가 형성된 박도체 박막(ZnO)의 SEM 이미지 이다. 도 3을 참조할 때, 본 발명의 일실예에 있어 반도체 소자는 반도체 박막에 스크래치(30)가 형성되어 있음을 확인할 수 있다.3 is an SEM image of a thin conductor thin film (ZnO) with scratches 30 formed thereon. Referring to FIG. 3, in an exemplary embodiment of the present invention, it can be seen that a scratch 30 is formed on a semiconductor thin film in a semiconductor device.

도 4는 본 발명에 따른 반도체 소자에서 스크래치(30) 형성된 반도체 박막(20)을 질산으로 제거한 후 촬영한 기판의 AFM 이미지 이다. 도 4를 참조할 때, 반도체 박막(20)을 제거한 기판 상에 스크래치가 형성될 수 있다. 기판 상에 존재하는 스크래치는 예를 들어, 반도체 박막에 스크래치를 형성하는 과정에서 스크래치가 기판에 도달할 정도로 깊게 형성됨에 따라 형성된 것일 수 있다. 반도체 박막(20)에 형성된 스크래치(30)는 기판에 이를 정도로 깊게 형성되므로, 일 방향으로 형성된 서로 인접한 스크래치(30) 사이에 독립한 나노 리본 구조(40)가 형성되어 반도체 소자의 반도체 특성이 향상될 수 있다.4 is an AFM image of a substrate taken after removing the semiconductor thin film 20 formed with the scratches 30 from the semiconductor device according to the present invention with nitric acid. 4, scratches may be formed on the substrate from which the semiconductor thin film 20 has been removed. The scratches present on the substrate may be formed as, for example, the scratches are formed deep enough to reach the substrate in the process of forming the scratches on the semiconductor thin film. Since the scratches 30 formed on the semiconductor thin film 20 are formed deep enough to reach the substrate, an independent nanoribbon structure 40 is formed between the scratches 30 adjacent to each other formed in one direction to improve the semiconductor properties of the semiconductor device. Can be.

도 5는 반도체 박막에 스크래치가 형성됨에 따른 반도체 박막(ZnO)의 높이 변화를 나타내는 AFM 이미지이다. 예를 들어, 거리 0nm 내지 400nm 구간은 나노리본 구조(40)일 수 있으며, 400nm 내지 800nm 구간은 스크래치(30)가 형성된 부분일 수 있다. 스크래치가 형성된 부분의 반도체 박막의 두께는 사실상 0에 가까울 수 있으며, 서로 인접한 스크래치(30) 사이에 독립한 나노 리본 구조(40)가 형성되어 반도체 소자의 반도체 특성이 향상될 수 있다.5 is an AFM image showing a change in height of a semiconductor thin film (ZnO) as a scratch is formed on the semiconductor thin film. For example, a distance from 0 nm to 400 nm may be a nanoribbon structure 40, and a region from 400 nm to 800 nm may be a portion in which the scratches 30 are formed. The thickness of the semiconductor thin film in the portion where the scratch is formed may be substantially close to zero, and an independent nanoribbon structure 40 is formed between the scratches 30 adjacent to each other, so that semiconductor characteristics of the semiconductor device may be improved.

반도체 박막(20)은 당분야에서 통상적으로 사용되는 반도체 박막이 제한 없이 사용될 수 있으며, 예를 들면 금속 산화물 반도체 박막, 실리콘 반도체 박막, 금속산화물 반도체 박막, 실리콘 반도체 박막, 갈륨비소 반도체 박막, 게르마늄-반도체 박막, 실리콘-게르마늄 반도체 박막 및 유기반도체 박막로 이루어진 군에서 선택된 적어도 하나일 수 있다.The semiconductor thin film 20 may be a semiconductor thin film commonly used in the art without limitation. For example, a metal oxide semiconductor thin film, a silicon semiconductor thin film, a metal oxide semiconductor thin film, a silicon semiconductor thin film, a gallium arsenide semiconductor thin film, a germanium- It may be at least one selected from the group consisting of a semiconductor thin film, a silicon-germanium semiconductor thin film, and an organic semiconductor thin film.

상기 유기 반도체 박막은 당분야에서 통상적으로 사용되는 유기 반도체 박막이 제한없이 사용될 수 있으며, 예를 들어 펜타센일 수 있다.The organic semiconductor thin film may be an organic semiconductor thin film commonly used in the art without limitation, and may be, for example, pentacene.

상기 금속 산화물 반도체 박막은 당분야에서 통상적으로 사용되는 금속 산화물 반도체 박막이 제한 없이 사용될 수 있으며, 예를 들면 ZnO, MgO, SrO, TiO2, SnO2, In2O3 및 Ga2O3로 이루어진 군에서 선택된 어느 하나를 포함하는 박막일 수 있다.The metal oxide semiconductor thin film can be used without limitation, a metal oxide semiconductor thin film commonly used in the art, for example, consisting of ZnO, MgO, SrO, TiO 2 , SnO 2 , In 2 O 3 and Ga 2 O 3 It may be a thin film including any one selected from the group.

본 발명의 일 실시예에 따른 반도체 박막(30)은 금속 산화물 반도체 박막일 수 있다.The semiconductor thin film 30 according to an embodiment of the present invention may be a metal oxide semiconductor thin film.

상기 금속 산화물 반도체 박막은 그 표면 상에 스크래치(30)가 형성될 경우 XPS 스펙트럼의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)가 스크래치(30)가 형성되지 않은 반도체 박막보다 증가된 것일 수 있다.When the scratch 30 is formed on the surface of the metal oxide semiconductor thin film, the metal peak and oxygen defect peak of the XPS spectrum are increased compared to the semiconductor thin film in which the scratch 30 is not formed. Can be.

상기 XPS 스펙트럼의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)가 스크래치(30)가 형성된 반도체 박막이 스크래치(30)가 형성되지 않은 반도체 박막보다 증가되는 것은 예를 들어, 금속 산화물 반도체 박막에 일 방향으로 스크래치를 형성함에 따라 금속 산화물 반도체 박막의 물리적 및 화학적 변화 때문일 수 있다.The metal peak and oxygen defect peak of the XPS spectrum increase in the semiconductor thin film in which the scratch 30 is formed compared to the semiconductor thin film in which the scratch 30 is not formed, for example, a metal oxide semiconductor. This may be due to physical and chemical changes in the metal oxide semiconductor thin film as the scratch is formed in one direction on the thin film.

상기 물리적 변화는 예를 들어 반도체 박막에 스크래치가 형성되어 박막 표면의 표면적 및 형태의 변화일 수 있다.The physical change may be, for example, a change in surface area and shape of the surface of the thin film due to the formation of scratches on the semiconductor thin film.

상기 화학적 변화는 예를 들어 금속 원자와 산소 원자간이 결합이 깨져, 금속 원자 사이 금속 이분자체(metal dimer)를 형성되는 것 일 수 있다. 도 6은 스크래치가 형성됨에 따른 반도체 박막(ZnO)의 화학적 변화를 보여주는 이미지이다. 좌측은 스크래치가 형성되기 전 ZnO 박막의 이미지이며, 우측은 스크래치가 형성된 후 산소 결함이 발생한 ZnO 박막의 이미지이다. 스크래치가 형성됨에 따라 산소 결함이 발생하여, 그 위치에 Zn-Zn 이분자체(dimer)가 형성될 수 있다.The chemical change may be, for example, that a bond between a metal atom and an oxygen atom is broken to form a metal dimer between the metal atoms. 6 is an image showing a chemical change of a semiconductor thin film (ZnO) as a scratch is formed. The left is an image of a ZnO thin film before scratch is formed, and the right is an image of a ZnO thin film with oxygen defects after the scratch is formed. As the scratch is formed, oxygen defects may occur, and a Zn-Zn dimer may be formed at the location.

반도체 박막(20)의 두께는 특별히 제한되지 않으며, 예를 들여 그 두께가 10 nm 내지 500㎛일 수 있다. 박막의 두께가 10nm 미만이면 스크레치(30)를 형성하는 과정에서 반도체 박막이 전부 깎여 나노 리본 구조(40)를 형성할 수 없으며, 박막의 두께가 500㎛를 초과하면 독립된 나노 리본 구조(40)를 형성하기 어려워 향상된 반도체 특성을 기대하기 어려울 수 있다.The thickness of the semiconductor thin film 20 is not particularly limited, and for example, the thickness may be 10 nm to 500 μm. If the thickness of the thin film is less than 10 nm, the entire semiconductor thin film is cut off in the process of forming the scratches 30 and the nano ribbon structure 40 cannot be formed. If the thickness of the thin film exceeds 500 μm, an independent nano ribbon structure 40 is formed. It is difficult to form and it may be difficult to expect improved semiconductor properties.

반도체 박막(20) 표면에 형성된 스크래치(30)는 그 폭이 10nm 내지 250nm 일 수 있다. 반도체 박막(20) 표면에 형성된 스크래치(30)의 폭이 10nm 내지 250nm일 때, 본 발명에 따른 반도체 소자를 포함하는 센서의 감도가 우수하고, 작동온도가 낮아져 소비전력이 감소될 수 있다. 폭이 10nm 미만이면, 스크래치가 충분히 형성되지 않아 나노 리본 구조를 형성하기 어려워, 우수한 반도체 특성을 기대하기 어려울 수 있으며, 스크래치(30)의 폭이 250nm 초과하면, 나노 리본 구조(40)의 밀도가 감소하여, 우수한 반도체 특성을 기대하기 어려울 수 있다.The scratches 30 formed on the surface of the semiconductor thin film 20 may have a width of 10 nm to 250 nm. When the width of the scratches 30 formed on the surface of the semiconductor thin film 20 is 10 nm to 250 nm, the sensitivity of the sensor including the semiconductor device according to the present invention is excellent, and the operating temperature is lowered, thereby reducing power consumption. If the width is less than 10 nm, it is difficult to form a nano-ribbon structure because scratches are not sufficiently formed, and it may be difficult to expect excellent semiconductor properties.If the width of the scratches 30 exceeds 250 nm, the density of the nano-ribbon structure 40 is increased. As a result, it may be difficult to expect excellent semiconductor properties.

반도체 박막(20) 표면에 형성된 스크래치(30) 깊이가 0.5nm이상 일 때, 제조되는 반도체 소자를 포함하는 센서의 감도가 우수하고 작동온도가 낮아져 소비전력이 감소될 수 있다. 깊이가 0.5nm 미만이면, 반도체 박막 표면의 물리적 화학적 변화가 충분히 일어나지 않아 본 발명을 포함하는 센서의 우수한 감도를 기대하기 어렵다. 스크래치(30) 깊이의 상한은 문제되지 않으나, 예를 들어 반도체 박막의 두께만큼의 깊이를 가질 수 있다. 다른 측면에서는 반도체 박막을 지지하고 있는 기판에서 누설전류가 발생하지 않는 깊이일 수 있다. When the depth of the scratches 30 formed on the surface of the semiconductor thin film 20 is 0.5 nm or more, the sensitivity of the sensor including the semiconductor device to be manufactured is excellent and the operating temperature is lowered, thereby reducing power consumption. If the depth is less than 0.5 nm, the physical and chemical changes of the surface of the semiconductor thin film do not occur sufficiently, and it is difficult to expect excellent sensitivity of the sensor including the present invention. The upper limit of the depth of the scratch 30 is not a problem, but may have a depth equal to the thickness of the semiconductor thin film, for example. In another aspect, it may be a depth at which no leakage current occurs in the substrate supporting the semiconductor thin film.

또한, 반도체 박막(20) 표면의 스크래치(30) 사이의 간격(또는, 단위 나노 리본의 폭)이 10nm 내지 950nm일 수 있다. 이 경우 제조되는 반도체 소자를 포함하는 센서의 감도가 우수하고, 작동온도가 낮아져 소비전력이 감소될 수 있다. In addition, the gap between the scratches 30 on the surface of the semiconductor thin film 20 (or the width of the unit nanoribbon) may be 10 nm to 950 nm. In this case, the sensitivity of the sensor including the semiconductor device to be manufactured is excellent, the operating temperature is lowered, and power consumption may be reduced.

또한, 본 발명은 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a semiconductor device.

도 5에는 본 발명의 일 실시예에 따른, 반도체 박막 예비층을 형성하는 단계(S10); 및 스크래치를 형성하는 단계(S20)을 포함하는 반도체 소자의 제조방법이 개략적으로 도시되어 있다.5, a step of forming a semiconductor thin film preliminary layer according to an embodiment of the present invention (S10); And a method of manufacturing a semiconductor device including the step of forming a scratch (S20) is schematically illustrated.

이하 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described.

먼저, 기재 상에 반도체 박막 예비층을 형성할 수 있다 (S10). First, it is possible to form a semiconductor thin film pre-layer on the substrate (S10).

반도체 박막 예비층을 형성하는 방법은 당 분야에서 통상적으로 사용되는 박막의 형성 방법이 사용될 수 있으며, 예를 들어, 화학적 기상 증착법(CVD), 물리적 기상 증착법(PVD), 원자층 증착법(ALD), sol-gel 방법 등이 사용될 수 있다.As a method of forming the semiconductor thin film pre-layer, a method of forming a thin film commonly used in the art may be used, for example, chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), The sol-gel method or the like may be used.

다음으로, 반도체 박막 예비층보다 강도가 큰 입자를 반도체 박막 예비층의 표면과 접촉시켜 일 방향으로 스크래치를 형성할 수 있다(S20).Next, it is possible to form scratches in one direction by contacting the surface of the semiconductor thin film preliminary layer with particles having a higher strength than the semiconductor thin film preliminary layer (S20).

상기 반도체 박막 예비층보다 강도가 큰 입자는 반도체 박막 예비층의 종류를 고려하여 그보다 강도가 큰 입자라면 제한 없이 사용할 수 있다. 본 발명의 일 실시예에 따르면, 다이아몬드 입자일 수 있다. Particles having a greater strength than the semiconductor thin film prelayer may be used without limitation as long as the particles having a higher strength than the semiconductor thin film prelayer are considered. According to an embodiment of the present invention, it may be diamond particles.

상기 반도체 박막 예비층보다 강도가 큰 입자의 크기는 형성하고자 하는 스크래치의 폭 및 깊이에 따라 변경할 수 있다. 다만, 일정한 크기의 스크래치를 형성하기 위하여 그 입자 크기가 균일해야 할 수 있다 예를 들어, 반도체 박막보다 강도가 큰 입자는 그 평균입경(D50)이 0.5 내지 10㎛일 수 있다. 반도체 박막보다 강도가 큰 입자의 평균입경(D50)이 0.5㎛ 미만일 경우, 충분한 깊이의 스크래치를 형성할 수 없어 독립된 나노 리본 구조(40)를 형성하기 어려워 우수한 반도체 특성을 기대하기 어려우며, 그 평균입경(D50)이 10㎛를 초과할 경우 스크래치(30)의 폭 및 깊이가 과도하게 커져서 나로 리본 구조(40)의 밀도가 줄어듬에 우수한 반도체 특성을 기대하기 어렵고, 센서로 사용될 경우 감도가 저하될 수 있다.The size of the particles having a higher strength than the semiconductor thin film prelayer may be changed according to the width and depth of the scratch to be formed. However, in order to form scratches of a certain size, the particle size may need to be uniform. For example, a particle having a greater strength than a semiconductor thin film may have an average particle diameter (D50) of 0.5 to 10 μm. If the average particle diameter (D50) of the particles having greater strength than the semiconductor thin film is less than 0.5㎛, it is difficult to form an independent nanoribbon structure 40 because scratches of sufficient depth cannot be formed, making it difficult to expect excellent semiconductor properties. When (D50) exceeds 10 μm, the width and depth of the scratches 30 become excessively large, so that it is difficult to expect excellent semiconductor properties because the density of the ribbon structure 40 decreases, and when used as a sensor, sensitivity may decrease. have.

본 발명의 일 실시예에 따른 스크래치는 상기 반도체 박막보다 강도가 큰 입자를 반도체 박막 표면에 접촉시킨 상태로 일정한 방향으로 이동시켜 형성될 수 있다. The scratch according to an exemplary embodiment of the present invention may be formed by moving particles having a greater strength than the semiconductor thin film in a certain direction in contact with the surface of the semiconductor thin film.

스크래치 형성을 위한 이동 방법은 스크래치가 일정한 방향으로 형성된다면 특별히 제한되지 않으며, 예를 들어 원, 타원, 직선, 곡선 이동 등 일 수 있다.The moving method for forming the scratch is not particularly limited as long as the scratch is formed in a certain direction, and may be, for example, a circle, an ellipse, a straight line, or a curved movement.

반도체 박막 예비층에 스크래치가 일정한 방향으로 형성되면 반도체 박막을 얻을 수 있다.When scratches are formed in a predetermined direction on the semiconductor thin film pre-layer, a semiconductor thin film can be obtained.

본 발명의 일 실시예에 있어서, 반도체 소자의 제조방법은 전극 형성 단계(S30)를 더 포함할 수 있다.In one embodiment of the present invention, the method of manufacturing a semiconductor device may further include an electrode forming step (S30).

전극을 형성하는 단계는 스크래치가 형성된 박막 상에 전극으로 사용될 금속을 증착시킬 수 있다.In the step of forming the electrode, a metal to be used as an electrode may be deposited on the scratched thin film.

본 발명의 일 실시예에 따른 금속 증착 방법은 당 분야에서 통상적으로 사용되는 금속 증착 방법이 제한 없이 사용될 수 있으며, 예를 들어 화학적 기상 증착법(CVD), 물리적 기상 증착법(PVD), 원자층 증착법(ALD) 등이 사용될 수 있다.In the metal deposition method according to an embodiment of the present invention, a metal deposition method commonly used in the art may be used without limitation. For example, a chemical vapor deposition method (CVD), a physical vapor deposition method (PVD), an atomic layer deposition method ( ALD) and the like can be used.

본 발명의 일 실시예에 다른 증착되는 금속은 당 분야에서 통상적으로 사용되는 금속이 제한 없이 사용될 수 있으며, 예를 들어 금, 백금, 알루미늄, 구리 또는 철 등의 금속이 선택될 수 있다.As for the metal to be deposited according to an embodiment of the present invention, a metal commonly used in the art may be used without limitation. For example, a metal such as gold, platinum, aluminum, copper, or iron may be selected.

전술한 본 발명에 따른 반도체 소자는 센서에 유용하게 사용될 수 있으며, 본 발명의 일 실시예에 따른 센서는 기체 또는 자외선 감지용 센서로 사용될 수 있다. 상기 기체는 NH3, NO2, NO, CO 또는 H2 일 수 있다.The semiconductor device according to the present invention described above may be usefully used for a sensor, and the sensor according to an embodiment of the present invention may be used as a gas or ultraviolet sensor. The gas may be NH 3 , NO 2 , NO, CO or H 2 .

이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 상세하게 설명하기로 한다. Hereinafter, examples will be described in detail to illustrate the present invention in detail.

실시예 1: ZnO 반도체 센서 소자 Example 1: ZnO semiconductor sensor element

1단계: ZnO 박막의 형성Step 1: Formation of ZnO thin film

20 nm 두께의 ZnO 박막을 ALD 공정을 이용하여 500nm두께의 실리콘 기판에 증착하였다. ALD 공정은diethyl zinc(DEZ) 증기를 기판 표면과 반응 시켜 아연 층을 만드는 단계, 반응하지 못한 diethyl zinc(DEZ)를 purge gas를 이용하여 제거하는 purge단계 및 H2O 펄스를 인가하여 산소원자를 부착하는 단계를 한 사이클로 하여, 100 사이클 진행하였다.A 20 nm thick ZnO thin film was deposited on a 500 nm thick silicon substrate using an ALD process. The ALD process is a step of forming a zinc layer by reacting diethyl zinc (DEZ) vapor with the surface of the substrate, a purge step of removing unreacted diethyl zinc (DEZ) using a purge gas, and an oxygen atom by applying H 2 O pulses. The attaching step was set as one cycle, and 100 cycles were performed.

2단계: ZnO 박막의 스크래치 형성Step 2: Scratch formation of ZnO thin film

스크래치 공정은 grinding/polishing machine 을 이용하였다. 폴리싱에 사용될 천에 물에 충분히 적신 후, 평균 입경(D50)이 1㎛인 다결정 다이아몬드 파우더 용액 (Allied High Tech, 90-32015)을 천 위에 스프레이하였다. 다이아몬드 파우더가 도포된 천에 골고루 분포되도록 가볍게 스핀한 후, 반도체 박막 (ZnO) 이 증착된 실리콘기판을 ZnO 면이 천과 접촉하도록 가볍게 눌러 3초간 폴리싱하였다. 폴리싱된 기판은 각각 acetone, 이소프로필 알코올(IPA) 용액, 탈염수 물(Deionize water) 순으로 초음파를 이용해 세척하여 잔여물을 제거하였다.A grinding/polishing machine was used for the scratch process. After the cloth to be used for polishing was sufficiently wetted in water, a polycrystalline diamond powder solution (Allied High Tech, 90-32015) having an average particle diameter (D50) of 1 μm was sprayed onto the cloth. After lightly spinning so as to be evenly distributed on the cloth coated with diamond powder, the silicon substrate on which the semiconductor thin film (ZnO) was deposited was lightly pressed so that the ZnO surface is in contact with the cloth and polished for 3 seconds. The polished substrate was washed with ultrasonic waves in the order of acetone, isopropyl alcohol (IPA) solution, and deionized water to remove residues.

3단계: 전극의 형성Step 3: formation of electrodes

스크래치 형성된 반도체 박막에 전극을 형성하여 센서 소자로 제작하였다. 전극은 스텐실마스크를 이용하여 Al 을 열증착법으로 증착한 후 Aceton 용액으로 리프트 오프 하여 센서를 제작하였다.An electrode was formed on the scratched semiconductor thin film to be fabricated as a sensor element. As for the electrode, Al was deposited by thermal evaporation using a stencil mask, and then lifted off with Aceton solution to fabricate a sensor.

실시예 2: ZnOExample 2: ZnO

기판 위에 ZnO를 ALD 공정이 아닌 Sol-Gel 방법으로 증착하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that ZnO was deposited on the substrate by the Sol-Gel method instead of the ALD process.

실시예 3: InExample 3: In 22 OO 33

기판 위에 ZnO 박막 대신 In2O3 박막을 형성하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that an In 2 O 3 thin film was formed on the substrate instead of a ZnO thin film.

실시예 4: TiOExample 4: TiO 22

기판 위에 ALD 공정으로 ZnO 박막을 형성하는 것 대신 Sputter를 이용하여 TiO2를 형성하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that TiO 2 was formed using a sputter instead of forming a ZnO thin film on the substrate by an ALD process.

실시예 5: SnOExample 5: SnO 22

기판 위에 ZnO 박막 대신 SnO2 박막을 형성하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that a SnO 2 thin film was formed on the substrate instead of a ZnO thin film.

비교예 1 내지 5Comparative Examples 1 to 5

반도체 박막 상에 스크래치 형성 단계를 포함하지 않은 점을 제외하고 각각 실시예 1 내지 5와 동일하게 제작하였다.It was prepared in the same manner as in Examples 1 to 5, except that the step of forming a scratch on the semiconductor thin film was not included.

비교예 6Comparative Example 6

비교예 1에서 실리콘 기판 아닌 필터지에 ALD 공정을 수행한 점을 제외하고 비교예 1과 동일하게 제작된다.In Comparative Example 1, it was manufactured in the same manner as in Comparative Example 1, except that the ALD process was performed on filter paper other than a silicon substrate.

실험예Experimental example

1. 반도체 박막의 전기적 특성평가 1. Evaluation of electrical properties of semiconductor thin films

스크래치 효과가 두드러진 원인을 파악하기 위하여, 비교예 1 및 실시예 1에 따른 반도체 소자의 드레인 전압 및 게이트 전압에 따른 드레인 전류를 특정하여 도 2에서 비교하였다. 비교예 1은 ZnO 박막이 거의 금속성 성질을 띠는 반면, 실시예 1은 확연한 반도체 특성을 보이는 것을 볼 수 있다. In order to determine the cause of the remarkable scratch effect, the drain voltage and the drain current according to the gate voltage of the semiconductor devices according to Comparative Examples 1 and 1 were specified and compared in FIG. 2. In Comparative Example 1, it can be seen that the ZnO thin film exhibits almost metallic properties, while Example 1 exhibits distinct semiconductor properties.

2. 반도체 박막 표면의 물리적 변화 확인2. Checking the physical changes on the surface of the semiconductor thin film

(1) SEM 관찰(1) SEM observation

실시예 1의 SEM 이미지를 도3에 나타내었다. The SEM image of Example 1 is shown in FIG. 3.

도 3을 참고하면, 실시예 1에서는 반도체 박막의 표면 전체에 일정한 방향으로 나노미터 깊이의 스크래치가 형성되어 있음을 확인할 수 있다.Referring to FIG. 3, in Example 1, it can be seen that scratches having a depth of nanometers are formed in a certain direction on the entire surface of the semiconductor thin film.

(2) AFM 관찰 (2) AFM observation

1) 실시예 1의 반도체 소자에서 기판 상에 위치한 스크래치가 형성된 반도체 박막을 질산으로 제거한 후 촬영한 기판의 AFM 이미지를 도4에 나타내었다.1) In the semiconductor device of Example 1, the AFM image of the substrate taken after removing the scratched semiconductor thin film located on the substrate with nitric acid is shown in FIG.

도 4를 참조하면, 기판 상에 위치한 반도체 박막에 스크래치를 형성하는 과정에서 반도체 박막의 두께 이상으로 깊게 형성되어 기판에 스크래치가 존재함을 확인할 수 있다.Referring to FIG. 4, in the process of forming the scratch on the semiconductor thin film located on the substrate, it can be confirmed that the scratch is present on the substrate by being formed deeper than the thickness of the semiconductor thin film.

2) 실시예 1의 반도체 소자의 AFM 이미지 및 높이 차를 나타내는 그래프를 도 5에 나타내었다. 그래프에 있어서, 거리 0 내지 400nm는 단위 나노 리본 구조를, 거리 400nm 내지 800nm는 스크래치를 나타낸다. 2) Fig. 5 shows an AFM image of the semiconductor device of Example 1 and a graph showing the height difference. In the graph, a distance of 0 to 400 nm represents a unit nanoribbon structure, and a distance of 400 nm to 800 nm represents a scratch.

도 5를 참조하면, 스크래치가 형성됨에 따라 박도체 박막의 높이가 0에 가까운 것을 확인할 수 있다. 이를 통해 독립된 나노 리본 구조가 형성됨을 확인할 수 있다.Referring to FIG. 5, it can be seen that the height of the thin conductor thin film is close to 0 as the scratch is formed. Through this, it can be confirmed that an independent nanoribbon structure is formed.

3) 실시예 1, 2, 4 및 비교예 2, 4의 AFM 관찰 이미지를 도 8 내지 10 에 나타내었다. 도 8은 실시예 1의 AFM 관찰 이미지를, 도 9는 비교예 2 및 실시예 2의 AFM 관찰 이미지를, 도 10은 비교예 4 및 실시예 4의 AFM 관찰 이미지를 나타낸다. 실시예들에서는 모두 반도체 박막 표면 전체에 일정한 방향으로 나노미터 깊이의 스크래치가 형성된 것을 확인할 수 있다. 또한 형성된 스크래치의 폭이 10nm 내지 250nm이고, 그 깊이가 0.5nm이상인 것을 확인할 수 있었다.3) AFM observation images of Examples 1, 2 and 4 and Comparative Examples 2 and 4 are shown in FIGS. 8 to 10. 8 shows the AFM observation images of Example 1, FIG. 9 shows the AFM observation images of Comparative Examples 2 and 2, and FIG. 10 shows the AFM observation images of Comparative Examples 4 and 4. In the embodiments, it can be seen that scratches having a depth of nanometers are formed in a certain direction on the entire surface of the semiconductor thin film. In addition, it was confirmed that the width of the formed scratch was 10 nm to 250 nm, and the depth was 0.5 nm or more.

(3) EFM 관찰 (3) EFM observation

실시예 1, 3, 5의 EFM 관찰 이미지를 도 11내지 13에 나타내었다. 도 11은 실시예 1의 EFM 관찰 이미지를, 도 12은 실시예 3의 EFM 관찰 이미지를, 도 13는 실시예 5의 EFM 관찰 이미지를 나타낸다. 반도체 박막의 표면 전체에 일정한 방향으로 나노미터 깊이의 스크래치가 형성되었으며, 전기장을 인가할 때 스크래치가 형성된 부분의 표면 포텐셜(surface potential) 이 증가하는 것으로 보였고, 5V 이상에서의 이러한 현상이 증가하는 것으로 볼 수 있었다. EFM observation images of Examples 1, 3, and 5 are shown in FIGS. 11 to 13. 11 shows an EFM observation image of Example 1, FIG. 12 shows an EFM observation image of Example 3, and FIG. 13 shows an EFM observation image of Example 5. A nanometer-deep scratch was formed on the entire surface of the semiconductor thin film in a certain direction, and the surface potential of the scratched portion appeared to increase when an electric field was applied, and this phenomenon increased above 5V. I could see.

3. 반도체 박막 표면의 화학적 변화 확인(XPS 스펙트럼 측정)3. Checking the chemical change on the surface of the semiconductor thin film (XPS spectrum measurement)

비교예 1내지 5 및 실시예 1 내지 5를 XPS 로 분석하여 도14 내지 18에 나타내었다.Comparative Examples 1 to 5 and Examples 1 to 5 were analyzed by XPS and are shown in Figs. 14 to 18.

도 14는 비교예1과 실시예1의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 1은 비교예 1과 비교할 때 스크래치에 의해 금속성 Zn의 피크 (1021.1 eV, 갈색) 및 산소 결함 피크(531.4 eV, 초록색)가 증가하는 것을 볼 수 있다.14 is an XPS result showing changes in oxygen defect peaks and metal peaks of Comparative Example 1 and Example 1. FIG. In Example 1, it can be seen that the peak of metallic Zn (1021.1 eV, brown) and oxygen defect peak (531.4 eV, green) increase by scratch when compared with Comparative Example 1.

도 15는 비교예2과 실시예2의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 2은 비교예 2과 비교할 때 스크래치에 의해 금속성 Zn의 피크 (1021.1 eV, 초록색) 및 산소 결함 피크(532 eV, 초록색)가 증가하는 것을 볼 수 있다.15 is an XPS result showing changes in oxygen defect peaks and metal peaks of Comparative Example 2 and Example 2. FIG. In Example 2, it can be seen that the peak of metallic Zn (1021.1 eV, green) and the peak of oxygen defects (532 eV, green) increase due to scratch when compared to Comparative Example 2.

도 16은 비교예3과 실시예3의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 3은 비교예 3과 비교할 때 스크래치에 의해 금속성 In의 피크 (444 eV, 주황색) 및 산소 결함 피크(531.0 eV, 핑크색)가 증가하는 것을 볼 수 있다.16 is an XPS result showing changes in oxygen defect peaks and metal peaks of Comparative Example 3 and Example 3. FIG. In Example 3, when compared with Comparative Example 3, it can be seen that the peak of metallic In (444 eV, orange) and the peak of oxygen defect (531.0 eV, pink) increase by scratch.

도 17은 비교예4과 실시예4의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 4은 비교예 4과 비교할 때 스크래치에 의해 금속성 Ti의 피크 (437.8 eV, 핑크색) 및 산소 결함 피크(531.1 eV, 핑크색)가 증가하는 것을 볼 수 있다.17 is an XPS result showing changes in oxygen defect peaks and metal peaks of Comparative Examples 4 and 4. In Example 4, it can be seen that the peak of metallic Ti (437.8 eV, pink color) and the peak of oxygen defects (531.1 eV, pink color) increase due to scratch as compared with Comparative Example 4.

도 18은 비교예5과 실시예5의 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 5은 비교예 5과 비교할 때 스크래치에 의해 금속성 Sn의 피크 (485.7 eV, 파랑색)가 증가하는 것을 볼 수 있다.18 is an XPS result showing changes in metal peaks of Comparative Example 5 and Example 5. FIG. In Example 5, it can be seen that the peak (485.7 eV, blue color) of metallic Sn increases due to scratch as compared to Comparative Example 5.

대조예 1Control Example 1

기판 위에 ZnO 파우더를 수열 합성하였다. 실시예 1의 단계 3를 수행하여 전극을 형성하였다.ZnO powder was hydrothermally synthesized on the substrate. Step 3 of Example 1 was performed to form an electrode.

대조예 2Control Example 2

대조예 1에서 ZnO 파우더를 수열 합성하고, 전극을 형성하기 전에 막자사발로 분쇄한 점을 제외하고 대조예 1과 동일하게 제조하였다.In Comparative Example 1, ZnO powder was hydrothermally synthesized and prepared in the same manner as in Comparative Example 1, except that it was pulverized with a mortar before forming an electrode.

도 19는 대조예1과 대조예2의 SEM 이미지 및 산소 결함 피크(oxygen defect peak)와 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 수열 합성한 ZnO를 막대 사발로 갈기 전 후의 금속성 Zn의 피크(1021.1eV, 갈색) 및 산소 결함 피크(531.4eV, 초록색)가 큰 차이 없는 것을 확인 할 수 있다. 19 is a SEM image of Comparative Examples 1 and 2, and XPS results showing changes in oxygen defect peaks and metal peaks. It can be seen that the peaks of metallic Zn (1021.1 eV, brown) and oxygen defect peaks (531.4 eV, green) before and after the hydrothermal synthesis of ZnO are ground with a rod bowl are not significantly different.

4. 스크래치 반도체 박막 기반 센서소자의 특성평가4. Scratch semiconductor thin film-based sensor element characteristics evaluation

(1) 1000ppm NO2 가스에 대한 반응성 평가(1) Evaluation of reactivity to 1000ppm NO 2 gas

실시예 1, 비교예 1 및 비교예 6에 따른 센서소자에 대해 1000ppm NO2 가스에 대한 반응성을 평가하였다. 평가 결과는 도 20 및 21에 나타내었다. 도 20은 비교예 1과 실시예 1의 1000ppm NO2 가스에 대한 반응을 비교한 것이며, 도 21은 비교예 6의 1000ppm NO2 가스에 대한 반응을 나타낸 것이다.The reactivity to 1000 ppm NO 2 gas was evaluated for the sensor elements according to Example 1, Comparative Example 1 and Comparative Example 6. The evaluation results are shown in FIGS. 20 and 21. FIG. 20 is a comparison of the reaction of Comparative Example 1 and Example 1 to 1000 ppm NO 2 gas, and FIG. 21 is a view showing the reaction of Comparative Example 6 to 1000 ppm NO 2 gas.

스크래치가 형성된 면이 센싱면으로서 기능하는 실시예 1은 일반 박막인 비교예 1과 대비하여 100 배 이상의 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있다. 또한, 실시예 1은 표면적을 최대한 증가시킨 비교예 6과 대비하여도 우수한 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있다.It can be seen that Example 1, in which the scratched surface functions as a sensing surface, exhibits a sensitivity of 100 times or more and a very short reaction time compared to Comparative Example 1, which is a general thin film. In addition, it can be seen that Example 1 exhibits excellent sensitivity and a very short reaction time even compared to Comparative Example 6 in which the surface area was increased as much as possible.

(2) UV에 대한 반응성 평가 (2) Evaluation of reactivity to UV

실시예 1, 비교예 1 및 비교예 6에 따른 센서소자에 대해 UV에 대한 반응성을 평가하였다. 평가 결과는 도 22및 23에 나타내었다. 도 22은 비교예 1과 실시예 1의 UV에 대한 반응을 비교한 것이며, 도 23은 비교예 6의 UV에 대한 반응을 나타낸 것이다.Reactivity to UV was evaluated for the sensor elements according to Example 1, Comparative Example 1, and Comparative Example 6. The evaluation results are shown in Figs. 22 and 23. FIG. 22 is a comparison of the reaction of Comparative Example 1 and Example 1 to UV, and FIG. 23 shows the reaction of Comparative Example 6 to UV.

스크래치가 형성된 면이 센싱면으로서 기능하는 실시예 1은 일반 박막인 비교예 1과 대비하여 100배 이상의 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있다. 또한, 실시예 1은 표면적을 최대한 증가시킨 비교예 6과 대비하여도 200배 이상의 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있다. It can be seen that Example 1, in which the scratched surface functions as a sensing surface, exhibits a sensitivity of 100 times or more and a very short reaction time compared to Comparative Example 1, which is a general thin film. In addition, it can be seen that Example 1 exhibits a sensitivity of 200 times or more and a very short reaction time even compared to Comparative Example 6 in which the surface area is increased as much as possible.

5. 스크래치의 화학적 조성에 따른 센서 반응5. Sensor reaction according to the chemical composition of the scratch

스크래치된 ZnO 박막에서 높은 센서 감도가 나타난 원인을 규명하기 위해 스크래치에 의해 변형된 화학 기능기에서 가스분자의 흡착을 전자구조 계산을 통해 유추하였다. 도24에서 볼 수 있듯이, NO2, NH3, CO가스분자의 결합에너지는 산소 결함을 가진 ZnO 에서 매우 크게 나타나는 것을 볼 수 있다.In order to investigate the cause of high sensor sensitivity in the scratched ZnO thin film, the adsorption of gas molecules in the chemical functional group modified by the scratch was inferred through electronic structure calculation. As can be seen in Figure 24, it can be seen that the binding energies of NO 2 , NH 3 , and CO gas molecules appear very large in ZnO with oxygen defects.

10: 기재 20: 반도체 박막
30: 스크래치 40: 나노 리본 구조
10: substrate 20: semiconductor thin film
30: scratch 40: nano ribbon structure

Claims (11)

기재; 및
상기 기재의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막을 포함하며,
상기 반도체 박막은 상기 반도체 박막의 적어도 일부에 포함되며, 상기 반도체 박막보다 강도가 큰 입자를 상기 반도체 박막의 표면과 접촉시켜 상기 반도체 박막의 평면 방향과 평행한 일 방향으로 스크래치를 형성함에 따라 형성된 나노 리본 구조를 포함하고,
상기 반도체 박막은 금속 산화물 반도체를 포함하고,
상기 금속 산화물 반도체는 상기 스크래치에 의해 상기 금속 산화물 반도체에 포함된 금속 원자 및 산소 원자 간의 결합이 깨지며 형성되며, 상기 반도체 박막의 센싱면에 노출된 금속 이분자체(dimer)를 포함하는, 반도체 소자.
materials; And
It includes a semiconductor thin film disposed on all or part of at least one surface of the substrate,
The semiconductor thin film is included in at least a portion of the semiconductor thin film, and is formed by forming a scratch in a direction parallel to the plane direction of the semiconductor thin film by contacting particles having a higher strength than the semiconductor thin film with the surface of the semiconductor thin film. Contains a ribbon structure,
The semiconductor thin film includes a metal oxide semiconductor,
The metal oxide semiconductor is formed by breaking a bond between a metal atom and an oxygen atom included in the metal oxide semiconductor by the scratch, and comprising a metal dimer exposed to the sensing surface of the semiconductor thin film .
청구항 1에 있어서, 상기 반도체 박막은 실리콘 반도체 박막, 갈륨비소 반도체 박막, 게르마늄-반도체 박막, 실리콘-게르마늄 반도체 박막 및 유기반도체 박막로 이루어진 군에서 선택된 적어도 하나를 더 포함하는 반도체 소자.
The semiconductor device of claim 1, wherein the semiconductor thin film further comprises at least one selected from the group consisting of a silicon semiconductor thin film, a gallium arsenide semiconductor thin film, a germanium-semiconductor thin film, a silicon-germanium semiconductor thin film, and an organic semiconductor thin film.
삭제delete 청구항 1에 있어서, 상기 금속산화물 반도체 박막은 ZnO, MgO, SrO, TiO2, SnO2, In2O3 및 Ga2O3로 이루어진 군에서 선택된 어느 하나를 포함하는 박막인 반도체 소자.
The semiconductor device according to claim 1, wherein the metal oxide semiconductor thin film is a thin film comprising any one selected from the group consisting of ZnO, MgO, SrO, TiO 2 , SnO 2 , In 2 O 3 and Ga 2 O 3 .
청구항 1에 있어서, 상기 금속산화물 반도체 박막은 XPS 스펙트럼의 금속 피크 및 산소 결함 피크가 스크래치가 형성되지 않은 반도체 박막보다 증가된 것인 반도체 소자.
The semiconductor device of claim 1, wherein the metal oxide semiconductor thin film has an increased metal peak and an oxygen defect peak in the XPS spectrum than that of the semiconductor thin film in which scratches are not formed.
청구항 1항에 있어서, 상기 반도체 박막의 두께는 10 nm 내지 500 ㎛인 반도체 소자.
The semiconductor device of claim 1, wherein the semiconductor thin film has a thickness of 10 nm to 500 μm.
청구항 1에 있어서, 상기 스크래치의 폭은 10nm 내지 250nm이며, 상기 스크래치의 깊이는 0.5nm 이상인 반도체 소자.
The semiconductor device of claim 1, wherein the scratch has a width of 10 nm to 250 nm, and a depth of the scratch of 0.5 nm or more.
청구항 1에 따른 반도체 소자를 포함하는, 센서.
A sensor comprising the semiconductor device according to claim 1.
삭제delete 삭제delete 삭제delete
KR1020200061873A 2020-05-22 2020-05-22 Preparing method of sensor device and sensor device made thereby KR102200350B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200061873A KR102200350B1 (en) 2020-05-22 2020-05-22 Preparing method of sensor device and sensor device made thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200061873A KR102200350B1 (en) 2020-05-22 2020-05-22 Preparing method of sensor device and sensor device made thereby

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180076430A Division KR102128427B1 (en) 2018-07-02 2018-07-02 Preparing method of sensor device and sensor device made thereby

Publications (2)

Publication Number Publication Date
KR20200064037A KR20200064037A (en) 2020-06-05
KR102200350B1 true KR102200350B1 (en) 2021-01-08

Family

ID=71088782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061873A KR102200350B1 (en) 2020-05-22 2020-05-22 Preparing method of sensor device and sensor device made thereby

Country Status (1)

Country Link
KR (1) KR102200350B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028373A (en) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd Nanowire and device equipped with the nanowire, and manufacturing method of the same
JP2014516453A (en) * 2011-01-28 2014-07-10 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials
US20160260900A1 (en) * 2015-03-02 2016-09-08 The Regents Of The University Of California Blade coating on nanogrooved substrates yielding aligned thin films of high mobility semiconducting polymers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101183107B1 (en) 2004-07-19 2012-09-27 대한민국 Monoclonal antibody to vitellogenin of Rana catesbeiana and use thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028373A (en) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd Nanowire and device equipped with the nanowire, and manufacturing method of the same
JP2014516453A (en) * 2011-01-28 2014-07-10 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials
US20160260900A1 (en) * 2015-03-02 2016-09-08 The Regents Of The University Of California Blade coating on nanogrooved substrates yielding aligned thin films of high mobility semiconducting polymers

Also Published As

Publication number Publication date
KR20200064037A (en) 2020-06-05

Similar Documents

Publication Publication Date Title
Pak et al. Palladium-decorated hydrogen-gas sensors using periodically aligned graphene nanoribbons
US8815683B2 (en) Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
KR101533455B1 (en) Nanowire composite and preparation method therof
TWI541828B (en) Electronic devices including transparent conductive coatings including carbon nanotubes and nanowire composites, and methods of making the same
TWI535800B (en) Large-area transparent conductive coatings including alloyed carbon nanotubes and nanowire composites, and methods of making the same
KR101458213B1 (en) Nanostructured film and method of controlling surface properties of the nanostructured film
US20060249384A1 (en) Chemical sensor
US20190011412A1 (en) Hydrogen sensor production method and hydrogen sensor produced thereby
GB2496956A (en) Hybrid layered nanotubes/graphene film is a transparent conductor
KR102190147B1 (en) Hydrogen gas sensor and method for manufacturing the same
CN109682866B (en) Carbon nanotube gas sensor based on phosphomolybdic acid molecule modification
KR102172896B1 (en) Photoactive gas sensor and method for manufacturing the same
JP2005144569A (en) Two-dimensional arrangement structure base board and particulate separated from this base board
KR101665020B1 (en) GAS SENSOR and Method for Manufacturing GAS SENSOR
Gatea The role of substrate temperature on the performance of humidity sensors manufactured from cerium oxide thin films
KR20150026012A (en) GAS SENSOR and Method for Manufacturing GAS SENSOR
KR102200350B1 (en) Preparing method of sensor device and sensor device made thereby
Qin et al. Memristive behavior of Al 2 O 3 film with bottom electrode surface modified by Ag nanoparticles
KR102128427B1 (en) Preparing method of sensor device and sensor device made thereby
Huang et al. Photochemically activated Mn 3 O 4 thin films that are produced using SILAR for highly stable flexible gas sensors
Hsu et al. Fabrication and gas-sensing properties of Ni-silicide/Si nanowires
US11788901B2 (en) High-sensitivity temperature sensor and method of manufacturing the same
KR101360085B1 (en) Platinium-Gallium oxide nanowires, a preparation method thereof, and gas sensor using the same
KR101353055B1 (en) Ionic device using nanopore structure on insulating member
Hattori et al. Changes in the characteristics of nonvolatile memory depending on Au nanoparticle size for p-and n-type channels

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant