KR102128427B1 - Preparing method of sensor device and sensor device made thereby - Google Patents

Preparing method of sensor device and sensor device made thereby Download PDF

Info

Publication number
KR102128427B1
KR102128427B1 KR1020180076430A KR20180076430A KR102128427B1 KR 102128427 B1 KR102128427 B1 KR 102128427B1 KR 1020180076430 A KR1020180076430 A KR 1020180076430A KR 20180076430 A KR20180076430 A KR 20180076430A KR 102128427 B1 KR102128427 B1 KR 102128427B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
scratch
semiconductor
substrate
Prior art date
Application number
KR1020180076430A
Other languages
Korean (ko)
Other versions
KR20200003535A (en
Inventor
이정오
이건희
채수상
정두원
최민
장현주
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020180076430A priority Critical patent/KR102128427B1/en
Priority to PCT/KR2019/008023 priority patent/WO2020009413A2/en
Publication of KR20200003535A publication Critical patent/KR20200003535A/en
Application granted granted Critical
Publication of KR102128427B1 publication Critical patent/KR102128427B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 소자 및 이를 포함하는 센서에 관한 것이다. 보다 상세하게는 기재; 및 상기 기재의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막을 포함하며, 상기 반도체 박막은 표면에 일 방향으로 스크래치가 형성되어 있고, 상기 반도체 박막은 전부 또는 일부에 일 방향으로 형성된 나노 리본 구조를 포함하는 반도체 소자 및 이를 포함하는 센서에 관한 것으로, 상기 반도체 소자는 간단한 공정을 통해 제조할 수 있으며, 상기 반도체 소자를 포함하는 센서는 감도가 우수하고 작동온도가 낮아져 소비전력이 감소될 수 있다.The present invention relates to a semiconductor device and a sensor comprising the same. More specifically, the description; And a semiconductor thin film disposed on all or part of at least one surface of the substrate, wherein the semiconductor thin film has scratches formed in one direction on the surface, and the semiconductor thin film has a nano ribbon structure formed in one direction on all or part of the substrate. It relates to a semiconductor device and a sensor including the same, the semiconductor device can be manufactured through a simple process, the sensor including the semiconductor device is excellent in sensitivity and the operating temperature is lowered power consumption can be reduced.

Description

반도체 소자 및 이를 포함하는 센서{PREPARING METHOD OF SENSOR DEVICE AND SENSOR DEVICE MADE THEREBY}A semiconductor device and a sensor including the same {PREPARING METHOD OF SENSOR DEVICE AND SENSOR DEVICE MADE THEREBY}

본 발명은 반도체 소자 및 이를 포함하는 센서에 관한 것이다. 보다 상세하게는, 간편한 반도체 소자의 제조 방법, 이에 의해 제조된 반도체 소자, 및 이를 포함하는 센서에 관한 것이다.The present invention relates to a semiconductor device and a sensor comprising the same. More specifically, the present invention relates to a method for manufacturing a simple semiconductor device, a semiconductor device manufactured thereby, and a sensor including the same.

최근 기술 발전에 따라 다양한 센서들이 연구 및 개발되고 있다. 특히, IoT 발전에 따라 전기적 신호를 송출하는 센서타입인 전기화학식 센서와 반도체 방식의 센서가 유용할 것으로 판단되고 있다.Various sensors have been researched and developed according to recent technological developments. In particular, it is judged that an electrochemical sensor, which is a sensor type that transmits an electrical signal according to the development of IoT, and a semiconductor type sensor will be useful.

반도체 방식의 센서는 마이크로미터 이하로 작은 센서의 제작 및 집적화가 가능한 장점을 가지고 있으나, 대부분 산화물 반도체 박막으로 이루어져, 센서 소재의 선택성과 감도가 불량하고, 고온에서 작동하므로 소비전력이 큰 취약점을 갖는다. 이와 같은 문제를 해결하기 위하여 센서소재로 각종 나노물질들이 적용되어 왔다. 바텀업(bottomup) 소재로는 탄소 나노튜브, 반도체 나노선등의 1차원 나노물질 등이 있으며, 탑다운(topdown) 소재로는 식각된 나노선 등 이 있다. 그러나, 바텀업 소재의 경우, 나노 소재의 균일성/안정성 문제 때문에, 탑다운 방식의 경우 나노 리소그래피가 필요하기 때문에 사업화가 어려운 실정이다. 이에 따라, 높은 감도와 양호한 소비전력을 가지면서 동시에 공정비용을 낮출 수 있는 새로운 기술이 필요하다.Semiconductor type sensors have the advantage of making and integrating small sensors down to micrometers, but most of them are made of oxide semiconductor thin films, so the selectivity and sensitivity of the sensor material is poor, and it operates at high temperatures, so it has a big weakness in power consumption. . To solve this problem, various nanomaterials have been applied as sensor materials. Bottom-up materials include 1-dimensional nanomaterials such as carbon nanotubes and semiconductor nanowires, and top-down materials include etched nanowires. However, in the case of a bottom-up material, commercialization is difficult because nanolithography is required in the case of a top-down method because of the uniformity/stability problem of the nano-material. Accordingly, there is a need for a new technology that has high sensitivity and good power consumption and at the same time lowers the process cost.

한편, 한국등록특허공보 제10-2008-0094741호(2008.09.26)는 박막형 센싱부재를 이용한 화학센서에 관한 발명으로, 제1전극 및 제2전극 사이의 박막형 센싱부재를 구비한다. 박막형 센싱부재는 화학센서에서의 면적이 넓어서 화학 센서의 감도가 향상되며, 제2전극은 나노구조체로서 센싱부재의 표면을 노출시킬 수 있다. 이를 통해 감도가 향상된 화학 센서를 제공한다.On the other hand, Korean Registered Patent Publication No. 10-2008-0094741 (2008.09.26) is an invention relating to a chemical sensor using a thin film type sensing member, and includes a thin film type sensing member between the first electrode and the second electrode. The thin film-type sensing member has a large area in the chemical sensor, thereby improving the sensitivity of the chemical sensor, and the second electrode can expose the surface of the sensing member as a nanostructure. This provides a chemical sensor with improved sensitivity.

한국등록특허공보 제10-2008-0094741호(2008.09.26)Korean Registered Patent Publication No. 10-2008-0094741 (2008.09.26)

본 발명의 일 과제는 간단하게 제조될 수 있는 반도체 소자 및 이를 포함하는 센서를 제공하는 것이다.One object of the present invention is to provide a semiconductor device that can be easily manufactured and a sensor including the same.

본 발명의 일 과제는 감도 및 전기적 특성이 개선된 센서를 제공하는 것이다.One object of the present invention is to provide a sensor with improved sensitivity and electrical characteristics.

1. 기재; 및 상기 기재의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막을 포함하며, 상기 반도체 박막은 적어도 일부에 일 방향으로 배열된 나노 리본 구조를 포함하는 반도체 소자.1. description; And a semiconductor thin film disposed on all or part of at least one surface of the substrate, wherein the semiconductor thin film includes a nano ribbon structure arranged in one direction on at least a portion.

2. 위 1에 있어서, 상기 나노 리본 구조는 반도체 박막 보다 강도가 큰 입자를 상기 반도체 박막의 표면과 접촉시켜 일 방향으로 스크래치를 형성함에 따라 형성된 것인, 반도체 소자.2. The method of 1 above, wherein the nano-ribbon structure is formed by forming a scratch in one direction by bringing particles having a higher strength than the semiconductor thin film into contact with the surface of the semiconductor thin film.

3. 위 1에 있어서, 상기 반도체 박막은 금속산화물 반도체 박막, 실리콘 반도체 박막, 갈륨비소 반도체 박막, 게르마늄-반도체 박막, 실리콘-게르마늄 반도체 박막 및 유기반도체 박막로 이루어진 군에서 선택된 적어도 하나를 포함하는 반도체 소자.3. The method of 1 above, wherein the semiconductor thin film is a semiconductor including at least one selected from the group consisting of a metal oxide semiconductor thin film, a silicon semiconductor thin film, a gallium arsenide semiconductor thin film, a germanium-semiconductor thin film, a silicon-germanium semiconductor thin film, and an organic semiconductor thin film. device.

4. 위 1에 있어서, 상기 반도체 박막은 금속산화물 반도체 박막인 반도체 소자.4. In the above 1, wherein the semiconductor thin film is a metal oxide semiconductor thin film semiconductor device.

5. 위 4에 있어서, 상기 금속산화물 반도체 박막은 ZnO, MgO, SrO, TiO2, SnO2, In2O3 및 Ga2O3로 이루어진 군에서 선택된 어느 하나를 포함하는 박막인 반도체 소자.5. In the above 4, wherein the metal oxide semiconductor thin film is a semiconductor device including any one selected from the group consisting of ZnO, MgO, SrO, TiO 2 , SnO 2 , In 2 O 3 and Ga 2 O 3 .

6. 위 4에 있어서, 상기 금속산화물 반도체 박막은 XPS 스펙트럼의 금속 피크 및 산소 결함 피크가 스크래치가 형성되지 않은 반도체 박막보다 증가된 것인 반도체 소자.6. In the above 4, wherein the metal oxide semiconductor thin film is a semiconductor device in which the metal peak and oxygen defect peak of the XPS spectrum are increased than the semiconductor thin film without scratch formation.

7. 위1에 있어서, 상기 반도체 박막은 그 두께가 10 nm 내지 500 ㎛인 반도체 소자.7. The method of 1 above, wherein the semiconductor thin film has a thickness of 10 nm to 500 ㎛ semiconductor device.

8. 위 2에 있어서, 상기 스크래치는 그 폭이 10nm 내지 250nm이고, 그 깊이가 0.5nm 이상인 반도체 소자.8. In the above 2, wherein the scratch is 10nm to 250nm, the semiconductor device having a depth of 0.5nm or more.

9. (S10) 기재 상에 반도체 박막 예비층을 형성하는 단계; 및 (S20) 상기 반도체 박막 예비층보다 강도가 큰 입자를 상기 반도체 박막 예비층의 표면과 접촉시켜 일 방향으로 스크래치를 형성하는 단계를 포함하는 반도체 소자의 제조방법.9. (S10) forming a semiconductor thin film preliminary layer on the substrate; And (S20) forming a scratch in one direction by bringing particles having strength greater than that of the semiconductor thin film preliminary layer into contact with the surface of the semiconductor thin film preliminary layer.

10. 위 9에 있어서, 상기 입자는 다이아몬드 입자인 반도체 소자의 제조방법.10. The method of 9 above, wherein the particles are diamond particles.

11. 위 9에 있어서, 상기 입자는 평균 입경(D50)이 1 내지 10 ㎛인 반도체 소자의 제조방법.11. The method of 9 above, wherein the particles have an average particle diameter (D50) of 1 to 10 μm.

12. 위 1 내지 8의 반도체 소자를 포함하는 센서.12. Sensor comprising the above 1 to 8 of the semiconductor device.

본 발명의 예시적 실시예들에 따라 제조된 반도체 소자는 반도체 박막의 물리적 구조 및 화학적 특성이 변화되어 그를 포함하는 센서의 감도가 향상될 수 있다.In the semiconductor device manufactured according to the exemplary embodiments of the present invention, the physical structure and chemical properties of the semiconductor thin film may be changed, thereby improving sensitivity of a sensor including the semiconductor device.

본 발명의 예시적 실시예들에 따라 제조된 반도체 소자는 그 제조방법이 간단하여, 공정 시간 및 비용을 감축할 수 있다. A semiconductor device manufactured according to exemplary embodiments of the present invention has a simple manufacturing method, thereby reducing process time and cost.

본 발명의 예시적 실시예들에 따라 제조된 반도체 소자는 나노 크기를 가져, 그를 포함하는 센서의 작동온도 및 소비전력이 감소될 수 있다.The semiconductor device manufactured according to the exemplary embodiments of the present invention has a nano size, so that an operating temperature and power consumption of a sensor including the same may be reduced.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 사시도이다.
도 2는 반도체 박막(ZnO)에 스크래치가 형성되기 전 후(비교예 1 및 실시예 1)의 전기적 특성을 측정한 그래프이다.
도 3은 스크래치가 형성된 반도체 박막(ZnO)의 SEM 이미지이다. 스케일바(scale bar)는 500nm를 나타낸다.
도 4는 본 발명에 따른 반도체 소자의 스크래치가 형성된 반도체 박막(ZnO)을 제거한 기판의 AFM 이미지이다.
도 5는 반도체 박막에 스크래치가 형성됨에 따른 반도체 박막(ZnO)의 높이 변화를 나타내는 AFM 이미지이다.
도6은 반도체 박막(ZnO)에 스크래치가 형성됨에 따른 원소간 결합 상태의 변화를 보여주는 이미지이다.
도 7는 본 발명에 따른 반도체 소자의 제조방법의 일 실시예에 따른 센서 제조 방법의 순서도이다.
도 8은 스크래치가 형성된 반도체 박막(ZnO)의 AFM 이미지이다. 스케일바(scale bar)는 3 ㎛를 나타낸다.
도 9은 비교예 2 및 실시예2의 AFM 이미지이다. 스케일바(scale bar)는 3 ㎛를 나타낸다.
도 10은 비교예 4 및 실시예 4의 AFM 이미지이다.
도 11은 실시예 1의 박막 두께에 따른 5V에서의 EFM 이미지이다.
도 12은 실시예 3의 EFM 이미지이다.
도 13은 실시예 5의 EFM 이미지이다.
도 14는 비교예1과 실시예1의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 15은 비교예2과 실시예2의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 16는 비교예3과 실시예3의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 17는 비교예4과 실시예4의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다.
도 18은 비교예5과 실시예5의 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다.
도 19은 비교예6과 비교예7의 SEM 이미지 결과 및 금속 피크(metal peak)와 산소 결함 피크(oxygen defect peak)의 변화를 보여주는 XPS 결과이다. 스케일바(scale bar)는 2㎛를 나타낸다.
도 20은 비교예 1과 실시예 1의 1000ppm NO2 가스에 대한 반응을 비교한 것이다.
도 21는 비교예 6의 1000ppm NO2 가스에 대한 반응을 나타낸 것이다.
도 22은 비교예 1과 실시예 1의 UV 반응을 비교한 것이다.
도 23은 비교예8의 UV 반응을 나타낸 것이다.
도 24은 각 기체가 스크래치가 형성된 ZnO 표면과 결합하는 모습을 보여주는 이미지이다.
1 is a schematic perspective view of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a graph measuring electrical characteristics before and after the scratch is formed on the semiconductor thin film (ZnO) (Comparative Example 1 and Example 1).
3 is an SEM image of a semiconductor thin film (ZnO) on which scratches are formed. The scale bar represents 500 nm.
4 is an AFM image of a substrate from which a semiconductor thin film (ZnO) having scratches on a semiconductor device according to the present invention is removed.
5 is an AFM image showing a change in height of a semiconductor thin film (ZnO) as scratches are formed on the semiconductor thin film.
6 is an image showing a change in bonding state between elements as scratches are formed on the semiconductor thin film (ZnO).
7 is a flowchart of a method for manufacturing a sensor according to an embodiment of a method for manufacturing a semiconductor device according to the present invention.
8 is an AFM image of a semiconductor thin film (ZnO) on which scratches are formed. The scale bar represents 3 μm.
9 is an AFM image of Comparative Example 2 and Example 2. The scale bar represents 3 μm.
10 is an AFM image of Comparative Example 4 and Example 4.
11 is an EFM image at 5V according to the thin film thickness of Example 1.
12 is an EFM image of Example 3.
13 is an EFM image of Example 5.
14 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 1 and Example 1.
15 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 2 and Example 2.
16 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 3 and Example 3.
17 is an XPS result showing changes in metal peaks and oxygen defect peaks of Comparative Example 4 and Example 4.
18 is an XPS result showing changes in metal peaks of Comparative Example 5 and Example 5.
19 is an XPS result showing SEM image results of Comparative Examples 6 and 7 and changes in metal peaks and oxygen defect peaks. The scale bar represents 2 μm.
20 is a comparison of the reaction of Comparative Example 1 and Example 1 to 1000ppm NO 2 gas.
21 shows the reaction of Comparative Example 6 to 1000 ppm NO 2 gas.
22 is a comparison of the UV response of Comparative Example 1 and Example 1.
23 shows the UV response of Comparative Example 8.
24 is an image showing how each gas is bonded to the scratch-formed ZnO surface.

이하, 첨부한 도면들을 참조하여 본 발명을 상세히 설명하기로 한다. 하기에서 본 발명의 바람직한 일 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 하기 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the following, a preferred embodiment of the present invention is presented, but the following embodiment is merely illustrative of the present invention and is not intended to limit the scope of the appended claims, and for the following examples within the scope and technical scope of the present invention. It is apparent to those skilled in the art that various changes and modifications are possible, and it is natural that such modifications and modifications fall within the scope of the appended claims.

도 1에는 본 발명의 일실시예에 따른 반도체 소자가 개략적으로 도시되어 있다. 나노 리본 구조의 폭 방향을 X, 길이 방향을 Y로 표시하였다.1 schematically illustrates a semiconductor device according to an embodiment of the present invention. The width direction of the nano-ribbon structure is indicated by X and the length direction by Y.

본 발명의 실시예들은 기재(10) 및 기재(10)의 적어도 일면의 전부 또는 일부에 배치된 반도체 박막(20)을 포함하며, 상기 반도체 박막은 적어도 일부에 일 방향으로 배열된 나노 리본 구조(40)를 포함하는 반도체 소자를 제공한다.Embodiments of the present invention includes a substrate 10 and a semiconductor thin film 20 disposed on all or part of at least one surface of the substrate 10, wherein the semiconductor thin film is a nano ribbon structure arranged in at least a part in one direction ( 40).

기재(10)는 반도체 박막(20)을 지지한다. 기재(10)는 반도체 박막(20)을 지지할 수 있는 것이라면 당분야에서 통상적으로 사용되는 기재(10)가 제한 없이 사용될 수 있다. 예를 들면 Si, Ge 웨이퍼나 유리 및 유기물일 수 있다.The substrate 10 supports the semiconductor thin film 20. If the substrate 10 is capable of supporting the semiconductor thin film 20, the substrate 10 commonly used in the art may be used without limitation. For example, it may be a Si, Ge wafer or glass and organic materials.

상기 유기물은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 및 이들의 혼합물을 포함할 수 있다.The organic material is polyimide (PI), polycarbonate (PC), polyether sulfone (PES), polyether ether ketone (PEEK), polybutylene terephthalate (PBT), polyethylene terephthalate (PET), polyvinyl chloride ( PVC), polyethylene (PE), ethylene copolymer, polypropylene (PP), propylene copolymer, poly(4-methyl-1-pentene) (TPX), polyarylate (PAR), polyacetal (POM), poly Phenylene oxide (PPO), polysulfone (PSF), polyphenylene sulfide (PPS), polyvinylidene chloride (PVDC), polyvinyl acetate (PVAC), polyvinyl alcohol (PVAL), polyvinyl acetal, polystyrene (PS) ), AS resin, ABS resin, polymethyl methacrylate (PMMA), fluorine resin, phenol resin (PF), melamine resin (MF), urea resin (UF), unsaturated polyester (UP), epoxy resin (EP) , Diallyl phthalate resin (DAP), polyurethane (PUR), polyamide (PA), silicone resin (SI), and mixtures thereof.

기재(10)는 일면에 히드록시기, 티올기 및 퍼플루오로알킬기로 이루어진 군에서 선택된 하나 이상의 작용기를 가져 그래핀층 상의 금속막의 금속 원자와 상호 작용하여 전도성 금속 초박막을 형성할 수 있다. 기재(10)의 두께는 특별히 한정되지 않으며, 예를 들면 0.1 ㎛ 내지 1000 ㎛일 수 있다.The substrate 10 may have one or more functional groups selected from the group consisting of a hydroxy group, a thiol group, and a perfluoroalkyl group on one surface to interact with metal atoms of the metal film on the graphene layer to form a conductive metal ultra-thin film. The thickness of the substrate 10 is not particularly limited, and may be, for example, 0.1 μm to 1000 μm.

반도체 박막(20)은 기재(10)의 표면에 배치 될 수 있으며, 기재(10)의 형태에 관계없이 기재(10)의 적어도 일면의 전부 또는 일부에 배치될 수 있다. 상기 적어도 일면은 연속된 복수의 면 또는 연속되지 않은 복수의 면일 수 있다. 기재(10)에 반도체 박막(20)이 배치되는 범위 및 부분에는 특별한 제한이 없다.The semiconductor thin film 20 may be disposed on the surface of the substrate 10, and may be disposed on all or part of at least one surface of the substrate 10 regardless of the shape of the substrate 10. The at least one surface may be a plurality of continuous surfaces or a plurality of non-continuous surfaces. There is no particular limitation on the range and portion of the semiconductor thin film 20 on the substrate 10.

반도체 박막(20)은 적어도 일부에 일 방향으로 배열된 나노 리본 구조(40)를 포함할 수 있다. 예를 들면, 나노 리본 구조(40)는 그 단위 나노 리본 구조의X방향의 폭이 수 내지 수백 나노미터 수준인 띠 모양의 구조일 수 있으나 이에 한정되는 것은 아니다. 나노 리본 구조는(40) 반도체 박막 보다 강도가 큰 입자를 상기 반도체 박막의 표면과 접촉시켜 일 방향으로 스크래치(30)를 형성함에 따라 형성될 수 있으나, 이에 한정되는 것은 아니다.The semiconductor thin film 20 may include a nano ribbon structure 40 arranged in one direction on at least a portion. For example, the nano-ribbon structure 40 may be a band-shaped structure in which the width of the unit nano-ribbon structure in the X direction is several to several hundred nanometers, but is not limited thereto. The nano-ribbon structure 40 may be formed by contacting the surface of the semiconductor thin film with particles having strength greater than that of the semiconductor thin film to form the scratch 30 in one direction, but is not limited thereto.

본 발명의 일실시예에 따른 반도체 소자는 스크래치의 길이 방향(Y)의 전기전도도 값이 그와 수직한 방향(X)의 전기전도도 값의 2배 이상, 5배 이상, 또는 10배 이상일 수 있으나, 이에 한정되는 것은 아니다. 실질적으로는 X 방향의 저항값이 무한대에 가까울 수 있으므로 그 상한은 한정하지는 않으며 예를 들면, Y 방향 저항값의 20배 일 수도 있으나, 이에 한정되는 것은 아니다.In the semiconductor device according to an embodiment of the present invention, the electrical conductivity value in the longitudinal direction (Y) of the scratch may be 2 times or more, 5 times or more, or 10 times or more of the electrical conductivity value in the direction (X) perpendicular to the scratch. , But is not limited thereto. In practice, since the resistance value in the X direction may be close to infinity, the upper limit is not limited and may be, for example, 20 times the resistance value in the Y direction, but is not limited thereto.

반도체 박막(20)은 스크래치(30)에 의해 나노 리본 구조(40)가 형성됨에 따라 향상된 반도체 특성을 갖을 수 있다. 도 2는 반도체 박막(ZnO)에 스크래치가 형성되기 전 후(비교예 1 및 실시예 1)의 게이트 전압 및 드레인 전압에 대한 드레인 전류를 측정한 그래프이다. 박도체 박막(20)에 일 방향으로 스크래치(30)가 형성됨에 반도체 특성이 향상되는 것을 확인할 수 있다. 예를 들어, 반도체 특성이 향상되는 것은 반도체 박막에 스크래치가 형성됨에 따라 반도체 박막 내 일 방향으로 배열된 독립된 나노 리본 구조(40)가 형성되었기 때문일 수 있다.The semiconductor thin film 20 may have improved semiconductor characteristics as the nano ribbon structure 40 is formed by the scratch 30. 2 is a graph measuring drain currents for gate voltage and drain voltage before and after scratches are formed on the semiconductor thin film (ZnO) (Comparative Example 1 and Example 1). Since the scratch 30 is formed in one direction on the thin film thin film 20, it can be seen that the semiconductor properties are improved. For example, the improvement in semiconductor properties may be due to the formation of independent nano ribbon structures 40 arranged in one direction in the semiconductor thin film as scratches are formed in the semiconductor thin film.

도 3은 스크래치(30)가 형성된 박도체 박막(ZnO)의 SEM 이미지 이다. 도 3을 참조할 때, 본 발명의 일실예에 있어 반도체 소자는 반도체 박막에 스크래치(30)가 형성되어 있음을 확인할 수 있다.3 is an SEM image of the thin film thin film (ZnO) on which the scratch 30 is formed. Referring to FIG. 3, in one embodiment of the present invention, it can be confirmed that the semiconductor device has a scratch 30 formed on the semiconductor thin film.

도 4는 본 발명에 따른 반도체 소자에서 스크래치(30) 형성된 반도체 박막(20)을 질산으로 제거한 후 촬영한 기판의 AFM 이미지 이다. 도 4를 참조할 때, 반도체 박막(20)을 제거한 기판 상에 스크래치가 형성될 수 있다. 기판 상에 존재하는 스크래치는 예를 들어, 반도체 박막에 스크래치를 형성하는 과정에서 스크래치가 기판에 도달할 정도로 깊게 형성됨에 따라 형성된 것일 수 있다. 반도체 박막(20)에 형성된 스크래치(30)는 기판에 이를 정도로 깊게 형성되므로, 일 방향으로 형성된 서로 인접한 스크래치(30) 사이에 독립한 나노 리본 구조(40)가 형성되어 반도체 소자의 반도체 특성이 향상될 수 있다.4 is an AFM image of a substrate photographed after removing the semiconductor thin film 20 formed with the scratch 30 in the semiconductor device according to the present invention with nitric acid. Referring to FIG. 4, scratches may be formed on the substrate from which the semiconductor thin film 20 has been removed. The scratch present on the substrate may be, for example, formed as the scratch is formed deep enough to reach the substrate in the process of forming the scratch on the semiconductor thin film. Since the scratch 30 formed on the semiconductor thin film 20 is formed deep enough to reach the substrate, an independent nano ribbon structure 40 is formed between the scratches 30 adjacent to each other formed in one direction, thereby improving the semiconductor characteristics of the semiconductor device. Can be.

도 5는 반도체 박막에 스크래치가 형성됨에 따른 반도체 박막(ZnO)의 높이 변화를 나타내는 AFM 이미지이다. 예를 들어, 거리 0nm 내지 400nm 구간은 나노리본 구조(40)일 수 있으며, 400nm 내지 800nm 구간은 스크래치(30)가 형성된 부분일 수 있다. 스크래치가 형성된 부분의 반도체 박막의 두께는 사실상 0에 가까울 수 있으며, 서로 인접한 스크래치(30) 사이에 독립한 나노 리본 구조(40)가 형성되어 반도체 소자의 반도체 특성이 향상될 수 있다.5 is an AFM image showing a change in height of a semiconductor thin film (ZnO) as scratches are formed on the semiconductor thin film. For example, a distance of 0 nm to 400 nm may be a nanoribbon structure 40, and a distance of 400 nm to 800 nm may be a portion where the scratch 30 is formed. The thickness of the semiconductor thin film in the portion where the scratch is formed may be substantially close to 0, and independent nano ribbon structures 40 may be formed between the scratches 30 adjacent to each other, thereby improving semiconductor characteristics of the semiconductor device.

반도체 박막(20)은 당분야에서 통상적으로 사용되는 반도체 박막이 제한 없이 사용될 수 있으며, 예를 들면 금속 산화물 반도체 박막, 실리콘 반도체 박막, 금속산화물 반도체 박막, 실리콘 반도체 박막, 갈륨비소 반도체 박막, 게르마늄-반도체 박막, 실리콘-게르마늄 반도체 박막 및 유기반도체 박막로 이루어진 군에서 선택된 적어도 하나일 수 있다.The semiconductor thin film 20 may be a semiconductor thin film commonly used in the art without limitation, for example, metal oxide semiconductor thin film, silicon semiconductor thin film, metal oxide semiconductor thin film, silicon semiconductor thin film, gallium arsenide semiconductor thin film, germanium- It may be at least one selected from the group consisting of a semiconductor thin film, a silicon-germanium semiconductor thin film, and an organic semiconductor thin film.

상기 유기 반도체 박막은 당분야에서 통상적으로 사용되는 유기 반도체 박막이 제한없이 사용될 수 있으며, 예를 들어 펜타센일 수 있다.The organic semiconductor thin film may be an organic semiconductor thin film commonly used in the art without limitation, and may be, for example, pentacene.

상기 금속 산화물 반도체 박막은 당분야에서 통상적으로 사용되는 금속 산화물 반도체 박막이 제한 없이 사용될 수 있으며, 예를 들면 ZnO, MgO, SrO, TiO2, SnO2, In2O3 및 Ga2O3로 이루어진 군에서 선택된 어느 하나를 포함하는 박막일 수 있다.The metal oxide semiconductor thin film may be a metal oxide semiconductor thin film commonly used in the art without limitation, for example, ZnO, MgO, SrO, TiO 2 , SnO 2 , In 2 O 3 and Ga 2 O 3 It may be a thin film containing any one selected from the group.

본 발명의 일 실시예에 따른 반도체 박막(30)은 금속 산화물 반도체 박막일 수 있다.The semiconductor thin film 30 according to an embodiment of the present invention may be a metal oxide semiconductor thin film.

상기 금속 산화물 반도체 박막은 그 표면 상에 스크래치(30)가 형성될 경우 XPS 스펙트럼의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)가 스크래치(30)가 형성되지 않은 반도체 박막보다 증가된 것일 수 있다.When the scratch 30 is formed on the surface of the metal oxide semiconductor thin film, the metal peak and oxygen defect peak of the XPS spectrum are increased compared to the semiconductor thin film without the scratch 30 formed. May be

상기 XPS 스펙트럼의 금속 피크(metal peak) 및 산소 결함 피크(oxygen defect peak)가 스크래치(30)가 형성된 반도체 박막이 스크래치(30)가 형성되지 않은 반도체 박막보다 증가되는 것은 예를 들어, 금속 산화물 반도체 박막에 일 방향으로 스크래치를 형성함에 따라 금속 산화물 반도체 박막의 물리적 및 화학적 변화 때문일 수 있다.For example, the metal thin film of the XPS spectrum and the oxygen defect peak of the semiconductor thin film on which the scratch 30 is formed are increased than the semiconductor thin film on which the scratch 30 is not formed, for example, a metal oxide semiconductor. This may be due to physical and chemical changes in the metal oxide semiconductor thin film as scratches are formed in one direction on the thin film.

상기 물리적 변화는 예를 들어 반도체 박막에 스크래치가 형성되어 박막 표면의 표면적 및 형태의 변화일 수 있다.The physical change may be, for example, a change in the surface area and shape of the surface of the thin film by forming a scratch on the semiconductor thin film.

상기 화학적 변화는 예를 들어 금속 원자와 산소 원자간이 결합이 깨져, 금속 원자 사이 금속 이분자체(metal dimer)를 형성되는 것 일 수 있다. 도 6은 스크래치가 형성됨에 따른 반도체 박막(ZnO)의 화학적 변화를 보여주는 이미지이다. 좌측은 스크래치가 형성되기 전 ZnO 박막의 이미지이며, 우측은 스크래치가 형성된 후 산소 결함이 발생한 ZnO 박막의 이미지이다. 스크래치가 형성됨에 따라 산소 결함이 발생하여, 그 위치에 Zn-Zn 이분자체(dimer)가 형성될 수 있다.The chemical change may be, for example, that a bond between a metal atom and an oxygen atom is broken, thereby forming a metal dimer between metal atoms. 6 is an image showing the chemical change of the semiconductor thin film (ZnO) as the scratch is formed. The left side is the image of the ZnO thin film before scratch is formed, and the right side is the image of the ZnO thin film where oxygen defect occurs after the scratch is formed. As the scratch is formed, oxygen defects occur, and a Zn-Zn dimer may be formed at the position.

반도체 박막(20)의 두께는 특별히 제한되지 않으며, 예를 들여 그 두께가 10 nm 내지 500㎛일 수 있다. 박막의 두께가 10nm 미만이면 스크레치(30)를 형성하는 과정에서 반도체 박막이 전부 깎여 나노 리본 구조(40)를 형성할 수 없으며, 박막의 두께가 500㎛를 초과하면 독립된 나노 리본 구조(40)를 형성하기 어려워 향상된 반도체 특성을 기대하기 어려울 수 있다.The thickness of the semiconductor thin film 20 is not particularly limited, and for example, the thickness may be 10 nm to 500 μm. When the thickness of the thin film is less than 10 nm, in the process of forming the scratch 30, the semiconductor thin film cannot be completely cut to form the nano ribbon structure 40. When the thickness of the thin film exceeds 500 μm, the independent nano ribbon structure 40 is opened. Difficult to form, it may be difficult to expect improved semiconductor properties.

반도체 박막(20) 표면에 형성된 스크래치(30)는 그 폭이 10nm 내지 250nm 일 수 있다. 반도체 박막(20) 표면에 형성된 스크래치(30)의 폭이 10nm 내지 250nm일 때, 본 발명에 따른 반도체 소자를 포함하는 센서의 감도가 우수하고, 작동온도가 낮아져 소비전력이 감소될 수 있다. 폭이 10nm 미만이면, 스크래치가 충분히 형성되지 않아 나노 리본 구조를 형성하기 어려워, 우수한 반도체 특성을 기대하기 어려울 수 있으며, 스크래치(30)의 폭이 250nm 초과하면, 나노 리본 구조(40)의 밀도가 감소하여, 우수한 반도체 특성을 기대하기 어려울 수 있다.The width of the scratch 30 formed on the surface of the semiconductor thin film 20 may be 10 nm to 250 nm. When the width of the scratch 30 formed on the surface of the semiconductor thin film 20 is 10 nm to 250 nm, the sensitivity of the sensor including the semiconductor device according to the present invention is excellent, and the operating temperature is low, so power consumption can be reduced. If the width is less than 10nm, it is difficult to form a nano-ribbon structure because the scratch is not sufficiently formed, it may be difficult to expect excellent semiconductor properties, if the width of the scratch 30 exceeds 250nm, the density of the nano-ribbon structure 40 Decreasing, it may be difficult to expect good semiconductor properties.

반도체 박막(20) 표면에 형성된 스크래치(30) 깊이가 0.5nm이상 일 때, 제조되는 반도체 소자를 포함하는 센서의 감도가 우수하고 작동온도가 낮아져 소비전력이 감소될 수 있다. 깊이가 0.5nm 미만이면, 반도체 박막 표면의 물리적 화학적 변화가 충분히 일어나지 않아 본 발명을 포함하는 센서의 우수한 감도를 기대하기 어렵다. 스크래치(30) 깊이의 상한은 문제되지 않으나, 예를 들어 반도체 박막의 두께만큼의 깊이를 가질 수 있다. 다른 측면에서는 반도체 박막을 지지하고 있는 기판에서 누설전류가 발생하지 않는 깊이일 수 있다. When the depth of the scratch 30 formed on the surface of the semiconductor thin film 20 is 0.5 nm or more, the sensitivity of the sensor including the semiconductor element to be manufactured is excellent and the operating temperature is low, so power consumption can be reduced. When the depth is less than 0.5 nm, physical and chemical changes on the surface of the semiconductor thin film do not occur sufficiently, so it is difficult to expect excellent sensitivity of the sensor including the present invention. Although the upper limit of the depth of the scratch 30 is not a problem, for example, it may have a depth equal to the thickness of the semiconductor thin film. In another aspect, it may be a depth at which leakage current does not occur in the substrate supporting the semiconductor thin film.

또한, 반도체 박막(20) 표면의 스크래치(30) 사이의 간격(또는, 단위 나노 리본의 폭)이 10nm 내지 950nm일 수 있다. 이 경우 제조되는 반도체 소자를 포함하는 센서의 감도가 우수하고, 작동온도가 낮아져 소비전력이 감소될 수 있다. In addition, the distance between the scratches 30 on the surface of the semiconductor thin film 20 (or the width of the unit nano ribbon) may be 10 nm to 950 nm. In this case, the sensitivity of the sensor including the semiconductor device to be manufactured is excellent, and the operating temperature is low, so that power consumption can be reduced.

또한, 본 발명은 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a semiconductor device.

도 5에는 본 발명의 일 실시예에 따른, 반도체 박막 예비층을 형성하는 단계(S10); 및 스크래치를 형성하는 단계(S20)을 포함하는 반도체 소자의 제조방법이 개략적으로 도시되어 있다.5, according to an embodiment of the present invention, forming a semiconductor thin film preliminary layer (S10); And a method of manufacturing a semiconductor device including the step of forming a scratch (S20) is schematically illustrated.

이하 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described.

먼저, 기재 상에 반도체 박막 예비층을 형성할 수 있다 (S10). First, a semiconductor thin film preliminary layer may be formed on a substrate (S10).

반도체 박막 예비층을 형성하는 방법은 당 분야에서 통상적으로 사용되는 박막의 형성 방법이 사용될 수 있으며, 예를 들어, 화학적 기상 증착법(CVD), 물리적 기상 증착법(PVD), 원자층 증착법(ALD), sol-gel 방법 등이 사용될 수 있다.The method of forming the semiconductor thin film preliminary layer may be a method of forming a thin film commonly used in the art, for example, chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), The sol-gel method or the like can be used.

다음으로, 반도체 박막 예비층보다 강도가 큰 입자를 반도체 박막 예비층의 표면과 접촉시켜 일 방향으로 스크래치를 형성할 수 있다(S20).Next, particles having a greater strength than the semiconductor thin film preliminary layer may be brought into contact with the surface of the semiconductor thin film preliminary layer to form a scratch in one direction (S20).

상기 반도체 박막 예비층보다 강도가 큰 입자는 반도체 박막 예비층의 종류를 고려하여 그보다 강도가 큰 입자라면 제한 없이 사용할 수 있다. 본 발명의 일 실시예에 따르면, 다이아몬드 입자일 수 있다. Particles having a higher strength than the semiconductor thin film preliminary layer may be used without limitation as long as the particles have higher strengths considering the type of the semiconductor thin film preliminary layer. According to an embodiment of the present invention, it may be diamond particles.

상기 반도체 박막 예비층보다 강도가 큰 입자의 크기는 형성하고자 하는 스크래치의 폭 및 깊이에 따라 변경할 수 있다. 다만, 일정한 크기의 스크래치를 형성하기 위하여 그 입자 크기가 균일해야 할 수 있다 예를 들어, 반도체 박막보다 강도가 큰 입자는 그 평균입경(D50)이 0.5 내지 10㎛일 수 있다. 반도체 박막보다 강도가 큰 입자의 평균입경(D50)이 0.5㎛ 미만일 경우, 충분한 깊이의 스크래치를 형성할 수 없어 독립된 나노 리본 구조(40)를 형성하기 어려워 우수한 반도체 특성을 기대하기 어려우며, 그 평균입경(D50)이 10㎛를 초과할 경우 스크래치(30)의 폭 및 깊이가 과도하게 커져서 나로 리본 구조(40)의 밀도가 줄어듬에 우수한 반도체 특성을 기대하기 어렵고, 센서로 사용될 경우 감도가 저하될 수 있다.The size of the particles having greater strength than the preliminary layer of the semiconductor thin film may be changed according to the width and depth of the scratch to be formed. However, the particle size may be uniform in order to form a scratch of a certain size. For example, particles having a higher strength than the semiconductor thin film may have an average particle diameter (D50) of 0.5 to 10 μm. When the average particle diameter (D50) of particles having strength greater than that of the semiconductor thin film is less than 0.5 μm, it is difficult to form an independent nano-ribbon structure 40 because scratches of sufficient depth cannot be formed, and thus it is difficult to expect excellent semiconductor properties, and the average particle diameter thereof When (D50) exceeds 10 μm, the width and depth of the scratch 30 are excessively large, so it is difficult to expect excellent semiconductor properties to reduce the density of the ribbon structure 40. When used as a sensor, sensitivity may be deteriorated. have.

본 발명의 일 실시예에 따른 스크래치는 상기 반도체 박막보다 강도가 큰 입자를 반도체 박막 표면에 접촉시킨 상태로 일정한 방향으로 이동시켜 형성될 수 있다. The scratch according to an embodiment of the present invention may be formed by moving particles having a higher strength than the semiconductor thin film in a predetermined direction in contact with the surface of the semiconductor thin film.

스크래치 형성을 위한 이동 방법은 스크래치가 일정한 방향으로 형성된다면 특별히 제한되지 않으며, 예를 들어 원, 타원, 직선, 곡선 이동 등 일 수 있다.The movement method for scratch formation is not particularly limited as long as the scratches are formed in a certain direction, and may be, for example, a circle, ellipse, straight line, or curved movement.

반도체 박막 예비층에 스크래치가 일정한 방향으로 형성되면 반도체 박막을 얻을 수 있다.When scratches are formed in a predetermined direction on the semiconductor thin film preliminary layer, a semiconductor thin film can be obtained.

본 발명의 일 실시예에 있어서, 반도체 소자의 제조방법은 전극 형성 단계(S30)를 더 포함할 수 있다.In one embodiment of the present invention, a method of manufacturing a semiconductor device may further include an electrode forming step (S30).

전극을 형성하는 단계는 스크래치가 형성된 박막 상에 전극으로 사용될 금속을 증착시킬 수 있다.In the step of forming the electrode, a metal to be used as an electrode may be deposited on the scratched thin film.

본 발명의 일 실시예에 따른 금속 증착 방법은 당 분야에서 통상적으로 사용되는 금속 증착 방법이 제한 없이 사용될 수 있으며, 예를 들어 화학적 기상 증착법(CVD), 물리적 기상 증착법(PVD), 원자층 증착법(ALD) 등이 사용될 수 있다.The metal deposition method according to an embodiment of the present invention may be used without limitation a metal deposition method commonly used in the art, for example, chemical vapor deposition (CVD), physical vapor deposition (PVD), atomic layer deposition ( ALD).

본 발명의 일 실시예에 다른 증착되는 금속은 당 분야에서 통상적으로 사용되는 금속이 제한 없이 사용될 수 있으며, 예를 들어 금, 백금, 알루미늄, 구리 또는 철 등의 금속이 선택될 수 있다.The metal to be deposited according to one embodiment of the present invention may be a metal commonly used in the art without limitation, and for example, a metal such as gold, platinum, aluminum, copper or iron may be selected.

전술한 본 발명에 따른 반도체 소자는 센서에 유용하게 사용될 수 있으며, 본 발명의 일 실시예에 따른 센서는 기체 또는 자외선 감지용 센서로 사용될 수 있다. 상기 기체는 NH3, NO2, NO, CO 또는 H2 일 수 있다.The semiconductor device according to the present invention described above may be usefully used for a sensor, and the sensor according to an embodiment of the present invention may be used as a sensor for gas or ultraviolet detection. The gas may be NH 3 , NO 2 , NO, CO or H 2 .

이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 상세하게 설명하기로 한다. Hereinafter, examples will be described in detail to specifically describe the present invention.

실시예 1 : ZnO 반도체 센서 소자 Example 1: ZnO semiconductor sensor element

1단계: ZnO 박막의 형성Step 1: Formation of ZnO thin film

20 nm 두께의 ZnO 박막을 ALD 공정을 이용하여 500nm두께의 실리콘 기판에 증착하였다. ALD 공정은diethyl zinc(DEZ) 증기를 기판 표면과 반응 시켜 아연 층을 만드는 단계, 반응하지 못한 diethyl zinc(DEZ)를 purge gas를 이용하여 제거하는 purge단계 및 H2O 펄스를 인가하여 산소원자를 부착하는 단계를 한 사이클로 하여, 100 사이클 진행하였다.A 20 nm thick ZnO thin film was deposited on a 500 nm thick silicon substrate using an ALD process. In the ALD process, a zinc layer is formed by reacting diethyl zinc (DEZ) vapor with a substrate surface, a purge step for removing unreacted diethyl zinc (DEZ) using purge gas, and applying H 2 O pulses to oxygen atoms. The attaching step was performed as one cycle, and 100 cycles were performed.

2단계: ZnO 박막의 스크래치 형성Step 2: scratch formation of ZnO thin film

스크래치 공정은 grinding/polishing machine 을 이용하였다. 폴리싱에 사용될 천에 물에 충분히 적신 후, 평균 입경(D50)이 1㎛인 다결정 다이아몬드 파우더 용액 (Allied High Tech, 90-32015)을 천 위에 스프레이하였다. 다이아몬드 파우더가 도포된 천에 골고루 분포되도록 가볍게 스핀한 후, 반도체 박막 (ZnO) 이 증착된 실리콘기판을 ZnO 면이 천과 접촉하도록 가볍게 눌러 3초간 폴리싱하였다. 폴리싱된 기판은 각각 acetone, 이소프로필 알코올(IPA) 용액, 탈염수 물(Deionize water) 순으로 초음파를 이용해 세척하여 잔여물을 제거하였다.For the scratch process, a grinding/polishing machine was used. After sufficiently soaking in a cloth to be used for polishing, a polycrystalline diamond powder solution (Allied High Tech, 90-32015) having an average particle diameter (D50) of 1 μm was sprayed onto the cloth. After spin lightly so that the diamond powder was evenly distributed on the coated cloth, the silicon substrate on which the semiconductor thin film (ZnO) was deposited was lightly pressed to contact the cloth to polish for 3 seconds. The polished substrate was cleaned using acetone, isopropyl alcohol (IPA) solution, and deionize water, respectively, using ultrasonic waves to remove the residue.

3단계: 전극의 형성Step 3: formation of the electrode

스크래치 형성된 반도체 박막에 전극을 형성하여 센서 소자로 제작하였다. 전극은 스텐실마스크를 이용하여 Al 을 열증착법으로 증착한 후 Aceton 용액으로 리프트 오프 하여 센서를 제작하였다.An electrode was formed on a scratch-formed semiconductor thin film to produce a sensor element. The electrode was deposited by thermal deposition using Al stencil mask, and then lifted off with an Aceton solution to produce a sensor.

실시예 2: ZnOExample 2: ZnO

기판 위에 ZnO를 ALD 공정이 아닌 Sol-Gel 방법으로 증착하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that ZnO was deposited on the substrate by a Sol-Gel method rather than an ALD process.

실시예 3: InExample 3: In 22 OO 33

기판 위에 ZnO 박막 대신 In2O3 박막을 형성하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that an In 2 O 3 thin film was formed on the substrate instead of the ZnO thin film.

실시예 4: TiOExample 4: TiO 22

기판 위에 ALD 공정으로 ZnO 박막을 형성하는 것 대신 Sputter를 이용하여 TiO2를 형성하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that TiO 2 was formed using a sputter instead of forming a ZnO thin film on the substrate by an ALD process.

실시예 5: SnOExample 5: SnO 22

기판 위에 ZnO 박막 대신 SnO2 박막을 형성하는 점을 제외하고 실시예 1과 동일하게 제작하였다.It was manufactured in the same manner as in Example 1, except that a SnO 2 thin film was formed on the substrate instead of the ZnO thin film.

비교예 1 내지 5Comparative Examples 1 to 5

반도체 박막 상에 스크래치 형성 단계를 포함하지 않은 점을 제외하고 각각 실시예 1 내지 5와 동일하게 제작하였다.It was manufactured in the same manner as in Examples 1 to 5, respectively, except that the scratch forming step was not included on the semiconductor thin film.

비교예 6Comparative Example 6

비교예 1에서 실리콘 기판 아닌 필터지에 ALD 공정을 수행한 점을 제외하고 비교예 1과 동일하게 제작된다.It is manufactured in the same manner as in Comparative Example 1, except that the ALD process was performed on filter paper other than the silicon substrate in Comparative Example 1.

실험예Experimental Example

1. 반도체 박막의 전기적 특성평가 1. Evaluation of electrical properties of semiconductor thin films

스크래치 효과가 두드러진 원인을 파악하기 위하여, 비교예 1 및 실시예 1에 따른 반도체 소자의 드레인 전압 및 게이트 전압에 따른 드레인 전류를 특정하여 도 2에서 비교하였다. 비교예 1은 ZnO 박막이 거의 금속성 성질을 띠는 반면, 실시예 1은 확연한 반도체 특성을 보이는 것을 볼 수 있다. In order to determine the prominent cause of the scratch effect, the drain voltage and the drain current of the semiconductor device according to Comparative Example 1 and Example 1 were specified and compared in FIG. 2. In Comparative Example 1, it can be seen that while the ZnO thin film has almost metallic properties, Example 1 shows obvious semiconductor properties.

2. 반도체 박막 표면의 물리적 변화 확인2. Check the physical change of the semiconductor thin film surface

(1) SEM 관찰(1) SEM observation

실시예 1의 SEM 이미지를 도3에 나타내었다. The SEM image of Example 1 is shown in FIG. 3.

도 3을 참고하면, 실시예 1에서는 반도체 박막의 표면 전체에 일정한 방향으로 나노미터 깊이의 스크래치가 형성되어 있음을 확인할 수 있다.Referring to FIG. 3, it can be confirmed that in Example 1, a scratch having a nanometer depth was formed in a predetermined direction on the entire surface of the semiconductor thin film.

(2) AFM 관찰 (2) AFM observation

1) 실시예 1의 반도체 소자에서 기판 상에 위치한 스크래치가 형성된 반도체 박막을 질산으로 제거한 후 촬영한 기판의 AFM 이미지를 도4에 나타내었다.1) In the semiconductor device of Example 1, the AFM image of the photographed substrate is shown in FIG. 4 after removing the scratched semiconductor thin film located on the substrate with nitric acid.

도 4를 참조하면, 기판 상에 위치한 반도체 박막에 스크래치를 형성하는 과정에서 반도체 박막의 두께 이상으로 깊게 형성되어 기판에 스크래치가 존재함을 확인할 수 있다.Referring to FIG. 4, in the process of forming a scratch on a semiconductor thin film located on a substrate, it can be confirmed that a scratch is present on the substrate because it is formed deeper than the thickness of the semiconductor thin film.

2) 실시예 1의 반도체 소자의 AFM 이미지 및 높이 차를 나타내는 그래프를 도 5에 나타내었다. 그래프에 있어서, 거리 0 내지 400nm는 단위 나노 리본 구조를, 거리 400nm 내지 800nm는 스크래치를 나타낸다. 2) AFM image of the semiconductor device of Example 1 and a graph showing the height difference are shown in FIG. 5. In the graph, a distance of 0 to 400 nm indicates a unit nano ribbon structure, and a distance of 400 nm to 800 nm indicates scratches.

도 5를 참조하면, 스크래치가 형성됨에 따라 박도체 박막의 높이가 0에 가까운 것을 확인할 수 있다. 이를 통해 독립된 나노 리본 구조가 형성됨을 확인할 수 있다.Referring to FIG. 5, it can be confirmed that as the scratch was formed, the height of the thin film thin film was close to zero. Through this, it can be confirmed that an independent nano-ribbon structure is formed.

3) 실시예 1, 2, 4 및 비교예 2, 4의 AFM 관찰 이미지를 도 8 내지 10 에 나타내었다. 도 8은 실시예 1의 AFM 관찰 이미지를, 도 9는 비교예 2 및 실시예 2의 AFM 관찰 이미지를, 도 10은 비교예 4 및 실시예 4의 AFM 관찰 이미지를 나타낸다. 실시예들에서는 모두 반도체 박막 표면 전체에 일정한 방향으로 나노미터 깊이의 스크래치가 형성된 것을 확인할 수 있다. 또한 형성된 스크래치의 폭이 10nm 내지 250nm이고, 그 깊이가 0.5nm이상인 것을 확인할 수 있었다.3) AFM observation images of Examples 1, 2 and 4 and Comparative Examples 2 and 4 are shown in FIGS. 8 to 10. 8 shows the AFM observation image of Example 1, FIG. 9 shows the AFM observation image of Comparative Example 2 and Example 2, and FIG. 10 shows the AFM observation image of Comparative Example 4 and Example 4. In embodiments, it can be seen that scratches having a nanometer depth were formed in a predetermined direction on the entire surface of the semiconductor thin film. In addition, it was confirmed that the width of the formed scratch was 10 nm to 250 nm, and the depth thereof was 0.5 nm or more.

(3) EFM 관찰 (3) EFM observation

실시예 1, 3, 5의 EFM 관찰 이미지를 도 11내지 13에 나타내었다. 도 11은 실시예 1의 EFM 관찰 이미지를, 도 12은 실시예 3의 EFM 관찰 이미지를, 도 13는 실시예 5의 EFM 관찰 이미지를 나타낸다. 반도체 박막의 표면 전체에 일정한 방향으로 나노미터 깊이의 스크래치가 형성되었으며, 전기장을 인가할 때 스크래치가 형성된 부분의 표면 포텐셜(surface potential) 이 증가하는 것으로 보였고, 5V 이상에서의 이러한 현상이 증가하는 것으로 볼 수 있었다. The EFM observation images of Examples 1, 3, and 5 are shown in FIGS. 11 to 13. FIG. 11 shows the EFM observation image of Example 1, FIG. 12 shows the EFM observation image of Example 3, and FIG. 13 shows the EFM observation image of Example 5. Scratch of nanometer depth was formed on the entire surface of the semiconductor thin film in a constant direction, and when applying an electric field, it was shown that the surface potential of the scratched portion was increased, and this phenomenon at 5 V or more was increased. I could see.

3. 반도체 박막 표면의 화학적 변화 확인(XPS 스펙트럼 측정)3. Chemical change of semiconductor thin film surface (XPS spectrum measurement)

비교예 1내지 5 및 실시예 1 내지 5를 XPS 로 분석하여 도14 내지 18에 나타내었다.Comparative Examples 1 to 5 and Examples 1 to 5 were analyzed by XPS and are shown in FIGS. 14 to 18.

도 14는 비교예1과 실시예1의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 1은 비교예 1과 비교할 때 스크래치에 의해 금속성 Zn의 피크 (1021.1 eV, 갈색) 및 산소 결함 피크(531.4 eV, 초록색)가 증가하는 것을 볼 수 있다.14 is an XPS result showing changes in oxygen defect peaks and metal peaks of Comparative Example 1 and Example 1. In Example 1, it can be seen that the peak of metallic Zn (1021.1 eV, brown) and the oxygen defect peak (531.4 eV, green) are increased by scratch when compared with Comparative Example 1.

도 15는 비교예2과 실시예2의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 2은 비교예 2과 비교할 때 스크래치에 의해 금속성 Zn의 피크 (1021.1 eV, 초록색) 및 산소 결함 피크(532 eV, 초록색)가 증가하는 것을 볼 수 있다.15 is an XPS result showing changes in oxygen defect peaks and metal peaks in Comparative Example 2 and Example 2. In Example 2, it can be seen that the peak of metallic Zn (1021.1 eV, green) and the oxygen defect peak (532 eV, green) are increased by scratch when compared to Comparative Example 2.

도 16은 비교예3과 실시예3의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 3은 비교예 3과 비교할 때 스크래치에 의해 금속성 In의 피크 (444 eV, 주황색) 및 산소 결함 피크(531.0 eV, 핑크색)가 증가하는 것을 볼 수 있다.16 is an XPS result showing changes in oxygen defect peaks and metal peaks in Comparative Examples 3 and 3. In Example 3, it can be seen that the peak of the metallic In (444 eV, orange) and the oxygen defect peak (531.0 eV, pink) are increased by scratch when compared with Comparative Example 3.

도 17은 비교예4과 실시예4의 산소 결함 피크(oxygen defect peak) 및 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 4은 비교예 4과 비교할 때 스크래치에 의해 금속성 Ti의 피크 (437.8 eV, 핑크색) 및 산소 결함 피크(531.1 eV, 핑크색)가 증가하는 것을 볼 수 있다.17 is an XPS result showing changes in oxygen defect peaks and metal peaks in Comparative Example 4 and Example 4. In Example 4, the peak of metallic Ti (437.8 eV, pink) and the oxygen defect peak (531.1 eV, pink) are increased by scratch when compared to Comparative Example 4.

도 18은 비교예5과 실시예5의 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 실시예 5은 비교예 5과 비교할 때 스크래치에 의해 금속성 Sn의 피크 (485.7 eV, 파랑색)가 증가하는 것을 볼 수 있다.18 is an XPS result showing changes in metal peaks of Comparative Example 5 and Example 5. In Example 5, it can be seen that the peak (485.7 eV, blue) of metallic Sn increases by scratch when compared with Comparative Example 5.

대조예 1Comparative Example 1

기판 위에 ZnO 파우더를 수열 합성하였다. 실시예 1의 단계 3를 수행하여 전극을 형성하였다.ZnO powder was hydrothermal synthesized on a substrate. Step 3 of Example 1 was performed to form an electrode.

대조예 2Comparative Example 2

대조예 1에서 ZnO 파우더를 수열 합성하고, 전극을 형성하기 전에 막자사발로 분쇄한 점을 제외하고 대조예 1과 동일하게 제조하였다.In Comparative Example 1, ZnO powder was hydrothermally synthesized, and was prepared in the same manner as in Comparative Example 1, except that it was ground with a mortar before forming an electrode.

도 19는 대조예1과 대조예2의 SEM 이미지 및 산소 결함 피크(oxygen defect peak)와 금속 피크(metal peak)의 변화를 보여주는 XPS 결과이다. 수열 합성한 ZnO를 막대 사발로 갈기 전 후의 금속성 Zn의 피크(1021.1eV, 갈색) 및 산소 결함 피크(531.4eV, 초록색)가 큰 차이 없는 것을 확인 할 수 있다. 19 is an SEM image of Comparative Examples 1 and 2 and XPS results showing changes in oxygen defect peaks and metal peaks. It can be confirmed that the peaks of metallic Zn (1021.1 eV, brown) and oxygen defect peaks (531.4 eV, green) before and after the hydrothermal synthesized ZnO were grinded into a rod bowl are not significantly different.

4. 스크래치 반도체 박막 기반 센서소자의 특성평가4. Scratch semiconductor thin film-based sensor device characteristics evaluation

(1) 1000ppm NO2 가스에 대한 반응성 평가(1) Reactivity evaluation for 1000ppm NO 2 gas

실시예 1, 비교예 1 및 비교예 6의 1000ppm NO2 가스에 대한 반응성을 평가하여 도 20 및 21에 나타내었다. 도 20은 비교예 1과 실시예 1의 1000ppm NO2 가스에 대한 반응을 비교한 것이며, 도 21은 비교예 6의 1000ppm NO2 가스에 대한 반응을 나타낸 것이다. 실시예 1은 일반 박막인 비교예 1과 대비하여 100 배 이상의 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있으며, 실시예 1은 표면적을 최대한 증가시킨 비교예 8과 대비하여도 우수한 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있다.The reactivity to 1000 ppm NO 2 gas of Example 1, Comparative Example 1 and Comparative Example 6 was evaluated and is shown in FIGS. 20 and 21. FIG. 20 compares the reaction for 1000 ppm NO 2 gas of Comparative Example 1 and Example 1, and FIG. 21 shows the reaction for 1000 ppm NO 2 gas of Comparative Example 6. It can be seen that Example 1 shows a sensitivity of 100 times or more and a very short reaction time as compared to Comparative Example 1, which is a general thin film, and Example 1 has excellent sensitivity and very short time compared to Comparative Example 8, which increases the surface area as much as possible. It can be seen that the reaction time is shown.

(2) UV에 대한 반응성 평가 (2) Evaluation of reactivity to UV

실시예 1, 비교예 1 및 비교예 6의 UV에 대한 반응성을 평가하여 도 22및 23에 나타내었다. 도 22은 비교예 1과 실시예 1의 UV에 대한 반응을 비교한 것이며, 도 23은 비교예 6의 UV에 대한 반응을 나타낸 것이다. 실시예 1은 일반 박막인 비교예 1과 대비하여 100배 이상의 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있으며, 실시예 1은 표면적을 최대한 증가시킨 비교예 6과 대비하여도 200배 이상의 감도와 매우 짧은 반응시간을 보이는 것을 알 수 있다. Reactivity to UV of Example 1, Comparative Example 1 and Comparative Example 6 was evaluated, and the results are shown in FIGS. 22 and 23. FIG. 22 compares the reaction to UV in Comparative Example 1 and Example 1, and FIG. 23 shows the reaction to UV in Comparative Example 6. It can be seen that Example 1 exhibits a sensitivity of 100 times or more and a very short reaction time compared to Comparative Example 1, which is a general thin film, and Example 1 exhibits a sensitivity of 200 times or more compared to Comparative Example 6 in which the surface area is increased as much as possible. It can be seen that the reaction time is very short.

5. 스크래치의 화학적 조성에 따른 센서 반응5. Sensor response according to the chemical composition of scratch

스크래치된 ZnO 박막에서 높은 센서 감도가 나타난 원인을 규명하기 위해 스크래치에 의해 변형된 화학 기능기에서 가스분자의 흡착을 전자구조 계산을 통해 유추하였다. 도24에서 볼 수 있듯이, NO2, NH3, CO가스분자의 결합에너지는 산소 결함을 가진 ZnO 에서 매우 크게 나타나는 것을 볼 수 있다.The adsorption of gas molecules in a chemical functional group modified by scratch was inferred through electronic structure calculation to investigate the cause of high sensor sensitivity in the scratched ZnO thin film. As can be seen in Figure 24, it can be seen that the binding energy of NO 2 , NH 3 , and CO gas molecules is very large in ZnO having an oxygen defect.

10 : 기재
20 : 반도체 박막
30 : 스크래치
40 : 나노 리본 구조
10: description
20: semiconductor thin film
30: scratch
40: nano ribbon structure

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기재 상에 반도체 박막 예비층을 형성하는 단계; 및
상기 반도체 박막 예비층보다 강도가 큰 입자를 상기 반도체 박막 예비층의 표면과 접촉시켜 일 방향으로 스크래치를 형성하여 나노 리본 구조를 포함하는 반도체 박막을 형성하는 단계를 포함하고,
상기 반도체 박막은 금속 산화물 반도체 박막을 포함하며,
상기 스크래치에 의해 상기 반도체 박막이 상승된 감도를 갖는 반도체 소자의 제조방법.
Forming a semiconductor thin film preliminary layer on the substrate; And
The step of forming a semiconductor thin film including a nano-ribbon structure by forming a scratch in one direction by contacting a particle having a higher strength than the semiconductor thin film preliminary layer with the surface of the semiconductor thin film preliminary layer,
The semiconductor thin film includes a metal oxide semiconductor thin film,
A method of manufacturing a semiconductor device having an increased sensitivity of the semiconductor thin film by the scratch.
청구항 9에 있어서, 상기 입자는 다이아몬드 입자인 반도체 소자의 제조방법.
The method of claim 9, wherein the particles are diamond particles.
청구항 9에 있어서, 상기 입자는 평균 입경(D50)이 1 내지 10 ㎛인 반도체 소자의 제조방법.

The method of claim 9, wherein the particles have an average particle diameter (D50) of 1 to 10 μm.

삭제delete
KR1020180076430A 2018-07-02 2018-07-02 Preparing method of sensor device and sensor device made thereby KR102128427B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180076430A KR102128427B1 (en) 2018-07-02 2018-07-02 Preparing method of sensor device and sensor device made thereby
PCT/KR2019/008023 WO2020009413A2 (en) 2018-07-02 2019-07-02 Semiconductor element, manufacturing method for same, and sensor comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180076430A KR102128427B1 (en) 2018-07-02 2018-07-02 Preparing method of sensor device and sensor device made thereby

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200061873A Division KR102200350B1 (en) 2020-05-22 2020-05-22 Preparing method of sensor device and sensor device made thereby

Publications (2)

Publication Number Publication Date
KR20200003535A KR20200003535A (en) 2020-01-10
KR102128427B1 true KR102128427B1 (en) 2020-06-30

Family

ID=69061009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180076430A KR102128427B1 (en) 2018-07-02 2018-07-02 Preparing method of sensor device and sensor device made thereby

Country Status (2)

Country Link
KR (1) KR102128427B1 (en)
WO (1) WO2020009413A2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028373A (en) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd Nanowire and device equipped with the nanowire, and manufacturing method of the same
JP2014516453A (en) * 2011-01-28 2014-07-10 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials
US20160260900A1 (en) * 2015-03-02 2016-09-08 The Regents Of The University Of California Blade coating on nanogrooved substrates yielding aligned thin films of high mobility semiconducting polymers
KR101671694B1 (en) * 2015-08-19 2016-11-02 광주과학기술원 Method of fabricating hydrogen sensors and hydrogen sensors manufactured thereby

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101183107B1 (en) 2004-07-19 2012-09-27 대한민국 Monoclonal antibody to vitellogenin of Rana catesbeiana and use thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028373A (en) * 2006-06-20 2008-02-07 Matsushita Electric Ind Co Ltd Nanowire and device equipped with the nanowire, and manufacturing method of the same
JP2014516453A (en) * 2011-01-28 2014-07-10 ノースウェスタン ユニバーシティ Low temperature fabrication of metal composite thin films derived from metal oxide thin films and nanomaterials
US20160260900A1 (en) * 2015-03-02 2016-09-08 The Regents Of The University Of California Blade coating on nanogrooved substrates yielding aligned thin films of high mobility semiconducting polymers
KR101671694B1 (en) * 2015-08-19 2016-11-02 광주과학기술원 Method of fabricating hydrogen sensors and hydrogen sensors manufactured thereby

Also Published As

Publication number Publication date
KR20200003535A (en) 2020-01-10
WO2020009413A2 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
Pak et al. Palladium-decorated hydrogen-gas sensors using periodically aligned graphene nanoribbons
US8815683B2 (en) Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
Yang et al. Smaller is faster and more sensitive: the effect of wire size on the detection of hydrogen by single palladium nanowires
US10845350B2 (en) Hydrogen sensor production method and hydrogen sensor produced thereby
KR101458213B1 (en) Nanostructured film and method of controlling surface properties of the nanostructured film
US20060249384A1 (en) Chemical sensor
US9397306B2 (en) Method for making thin film transistor
Ho Gas sensor with nanostructured oxide semiconductor materials
KR102190147B1 (en) Hydrogen gas sensor and method for manufacturing the same
KR20150000737A (en) A Flexible hydrogen sensor and Method for manufacturing of the flexible hydrogen sensor
KR102128427B1 (en) Preparing method of sensor device and sensor device made thereby
Yao et al. Towards one key to one lock: Catalyst modified indium oxide nanoparticle thin film sensor array for selective gas detection
KR102200350B1 (en) Preparing method of sensor device and sensor device made thereby
US20150054000A1 (en) Method for treating surface of diamond thin film, method for forming transistor, and sensor device
KR101736795B1 (en) Gas Sensor for Hydrogen
EP3221870A1 (en) Nanoscale electronic spin filter
Hsu et al. Fabrication and gas-sensing properties of Ni-silicide/Si nanowires
WO2008146564A1 (en) Nanorod sensor with single-plane electrodes
KR102265670B1 (en) High sensitive temperature sensor and manufacturing method for the same
Hattori et al. Changes in the characteristics of nonvolatile memory depending on Au nanoparticle size for p-and n-type channels
KR101353055B1 (en) Ionic device using nanopore structure on insulating member
Banerjee Nanocrystals in Nonvolatile Memory
Park et al. Evenly transferred single-layered graphene membrane assisted by strong substrate adhesion
CN105466976B (en) Hydrogen gas sensor core dielectric material, hydrogen gas sensor core and preparation method and application
RU2804013C1 (en) Humidity sensor and gas analytical multisensor chip based on the maxene structure of two-dimensional titanium-vanadium carbide

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant