KR102193183B1 - 컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 그 작동 방법 - Google Patents

컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 그 작동 방법 Download PDF

Info

Publication number
KR102193183B1
KR102193183B1 KR1020157016760A KR20157016760A KR102193183B1 KR 102193183 B1 KR102193183 B1 KR 102193183B1 KR 1020157016760 A KR1020157016760 A KR 1020157016760A KR 20157016760 A KR20157016760 A KR 20157016760A KR 102193183 B1 KR102193183 B1 KR 102193183B1
Authority
KR
South Korea
Prior art keywords
channel
signal
module
communication
transmitter
Prior art date
Application number
KR1020157016760A
Other languages
English (en)
Other versions
KR20150096429A (ko
Inventor
헤삼 마다비팔
강인엽
이정원
모스타파 엘-카미
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20150096429A publication Critical patent/KR20150096429A/ko
Application granted granted Critical
Publication of KR102193183B1 publication Critical patent/KR102193183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/353—Adaptation to the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

통신 시스템은 폴라 코딩 방식에 따라 전송 채널들을 통해 수신기 신호에 대응하는 송신기 신호를 통신하기 위해 수신기 신호를 수신하는 안테나, 및 상기 안테나에 포함되는 통신부를 포함하고, 상기 통신부는, 순열 메커니즘에 따라 수신기 신호를 기반으로 하여 시퀀스 신호를 생성하는 배열 모듈, 및 상기 배열 모듈에 결합되고 장치와 송신기 신호에 의해 의도되는 통신 콘텐트를 통신하기 위해 시퀀스 신호를 기반으로 하여 통신 콘텐트를 결정하는 디코더 모듈을 포함한다. 상기 통신 시스템은 폴라 코딩 방식에 따라 통신 콘텐트를 표현하기 위해 코딩된 메시지를 결정하는 인코더 모듈, 전송 채널들에 코딩된 메시지를 매핑하기 위해 메시지 채널 맵을 생성하는 순열 모듈을 포함하는 통신부, 및 장치와 전송 채널들을 통해 송신기 신호를 통신하기 위해 메시지 채널 맵에 따라 코딩된 메시지를 기반으로 하여 송신기 신호를 전송하는 안테나를 포함한다.

Description

컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 그 작동 방법{COMMUNICATION SYSTEM WITH COMPOUND CODING MECHANISM AND METHOD OF OPERATION THEREOF}
본 발명의 실시예는 일반적으로 통신 시스템, 보다 구체적으로는 컴파운드 코딩 메커니즘을 사용하는 시스템에 관한 것이다.
현대의 소비자용 및 산업용 전자 제품들, 특히 휴대폰, 네비게이션 시스템, 휴대용 정보 단말기, 및 복합기와 같은 장치들은 이동 통신을 포함하여 현대 생활을 지원하는 기능의 수준들을 높이고 있다. 기존 기술들의 연구 및 개발은 무수히 많은 상이한 방향을 선택할 수 있다.
현대 생활에서 정보에 대한 수요 증가는 사용자가 증가하는 데이터율로, 언제든지 정보에 액세스하는 것을 요구한다. 그러나, 이동 통신에서 사용되는 통신 신호(telecommunication signal)들은 액세스 가능한 데이터의 품질 및 속도에 영향을 미치는 통신되는 정보에 대한 수많은 가능한 포맷들로부터 발생하는 계산 복잡성뿐만 아니라 수많은 소스들로부터 다양한 유형의 간섭들을 경험한다.
따라서, 컴파운드 코딩 메커니즘을 사용하는 통신 시스템에 대한 필요성은 여전히 남아있다. 소비자 기대 증가 및 시장에서의 의미있는 제품 차별에 대한 기회 감소와 함께, 계속 증가하는 상업적 경쟁 압력의 관점에서, 이들 문제점에 대한 해답을 찾는 것이 점점 더 중요해지고 있다. 또한, 비용 감소, 효율 및 성능 개선, 및 경쟁 압력 충족에 대한 필요성은 이들 문제점에 대한 해답을 발견하는 것에 대한 중요한 필요성에 훨씬 더 긴박함을 추가한다.
이들 문제에 대한 해결책을 오랫동안 찾아왔지만, 이전 개발들은 어떠한 해결책도 가르쳐주거나 제시하지 못했으며, 따라서, 이들 문제에 대한 해결책은 당업자와 오랫동안 인연이 없었다.
본 발명의 실시 예는, 컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 방법을 제공한다.
본 발명의 일 실시예는 폴라 코딩(polar coding) 방식에 따라 전송 채널들을 통해 수신기 신호에 대응하는 송신기 신호를 통신하기 위해 수신기 신호를 수신하도록 구성되는 안테나, 안테나에 결합되는 통신부를 포함하고, 상기 통신부는, 순열 메커니즘에 따라 수신기 신호를 기반으로 하여 시퀀스 신호를 생성하도록 구성되는 배열 모듈, 배열 모듈에 결합되고 장치와 송신기 신호에 의해 의도되는 통신 콘텐트를 통신하기 위해 시퀀스 신호를 기반으로 하여 통신 콘텐트를 결정하도록 구성되는 디코더 모듈을 포함하는 통신 시스템을 제공한다.
본 발명의 다른 실시예는 폴라 코딩 방식에 따라 통신 콘텐트를 표현하기 위해 코딩된 메시지를 결정하도록 구성되는 인코더 모듈, 인코더 모듈에 결합되고 전송 채널들에 코딩된 메시지를 매핑하기 위해 메시지 채널 맵을 생성하도록 구성되는, 순열 모듈을 포함하는 통신부, 통신부에 결합되고 장치와 전송 채널들을 통해 송신기 신호를 통신하기 위해 메시지 채널 맵에 따라 코딩된 메시지를 기반으로 하여 송신기 신호를 전송하도록 구성되는 안테나를 포함하는 통신 시스템을 제공한다.
본 발명의 일 실시예는 폴라 코딩 방식에 따라 전송 채널들을 통해 수신기 신호에 대응하는 송신기 신호를 통신하기 위해 안테나를 사용하여 수신기 신호를 수신하는 단계; 통신부 을 사용하여 순열 메커니즘에 따라 수신기 신호를 기반으로 하여 시퀀스 신호를 생성하는 단계; 및 장치와 송신기 신호에 의해 의도되는 통신 콘텐트를 통신하기 위해 시퀀스 신호를 기반으로 하여 통신 콘텐트를 결정하는 단계를 포함하는 통신 시스템의 작동 방법을 제공한다.
본 발명의 다른 실시예는 폴라 코딩 방식에 따라 통신 콘텐트를 표현하기 위해 통신부 을 사용하여 코딩된 메시지를 결정하는 단계; 전송 채널들에 코딩된 메시지를 매핑하기 위해 메시지 채널 맵을 생성하는 단계; 및 장치와 전송 채널들을 통해 송신기 신호를 통신하기 위해 메시지 채널 맵에 따라 코딩된 메시지를 기반으로 하여 안테나를 사용하여 송신기 신호를 전송하는 단계를 포함하는 통신 시스템의 작동 방법을 제공한다.
본 발명의 특정 실시예들은 전술한 것과 함께 또는 대신에 다른 단계 또는 요소들을 갖는다. 단계 또는 요소들은 첨부 도면들을 참조하여 취해질 때 다음의 상세한 설명으로부터 당업자에게 명백해질 것이다.
본 발명의 실시 예는 컴파운드 채널들을 포함하는 전송 채널을 통해 폴라 코드의 전송을 제공하고, 컴파운드 채널에 대한 능력 달성 특성(capacity-achieving property)을 제공할 수 있다.
본 발명의 실시 예에 따른 생성 행렬은 능력의 달성을 가능하게 함으로써 증가된 처리율(throughput)을 제공할 수 있다.
본 발명의 실시 예에 따른 순열 메커니즘은 컴파운드 채널들을 포함하는 전송 채널들을 통한 폴라 코드의 전송, 및 컴파운드 채널들을 통한 폴라 코드들을 사용하여 신호들을 인코딩 및 디코딩할 때 감소된 복잡성을 제공할 수 있다.
도 1은 본 발명의 일 실시예에서 컴파운드 코딩 메커니즘을 사용하는 통신 시스템이다.
도 2는 통신 시스템의 예시적인 블록도이다.
도 3은 통신 시스템의 제어 흐름이다.
도 4는 통신 시스템의 예시적인 블록도이다.
도 5는 통신 시스템의 상세한 대안적인 제어 흐름이다.
도 6은 채널 결합 동작을 예시하는 블록도이다.
도 7은 통신 시스템의 다른 예시적인 블록도이다.
도 8은 통신 시스템의 다른 상세한 대안적인 제어 흐름이다.
본 발명의 다음의 실시예들은 전송 채널의 복수의 인스턴스(instance)를 통해 폴라 코딩 방식에 따라 장치를 사용하여 통신 콘텐트를 통신하기 위해 사용될 수 있다. 통신은 컴파운드 폴라 채널(compound polar channel)을 이용할 수 있다. 통신 콘텐트는 통신을 위해 초기 빌딩 블록(initial building block), 변환 메커니즘(transformation mechanism), 생성 행렬(generator matrix), 순열 메커니즘(permutation mechanism), 또는 이들의 조합을 사용하여 처리될 수 있다.
본 발명의 일 실시예는 컴파운드 채널들을 포함하는 전송 채널을 통해 폴라 코드의 전송을 제공하고, 컴파운드 채널에 대한 능력 달성 특성(capacity-achieving property)과 함께 컴파운드 채널들을 통해 전송을 위한 통합된 컴파운드 폴라 방식을 제공하는 초기 빌딩 블록 및 변환 메커니즘을 포함할 수 있다. 생성 행렬은 능력의 달성을 가능하게 함으로써 증가된 처리율(throughput)을 제공한다. 또한, 순열 메커니즘은 컴파운드 채널들을 포함하는 전송 채널들을 통한 폴라 코드의 전송, 및 컴파운드 채널들을 통한 폴라 코드들을 사용하여 신호들을 인코딩 및 디코딩할 때 감소된 복잡성을 제공한다.
당업자들이 본 발명을 만들어 사용할 수 있도록 다음의 실시예들을 충분히 상세하게 설명한다. 다른 실시예들은 본 발명을 기반으로 하여 명백할 것이고, 해당 시스템, 프로세스, 또는 기계적 변경들은 본 발명의 일 실시예의 범위에서 벗어나지 않고 이루어질 수 있음을 이해해야 한다.
다음의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 다수의 특정 세부 사항들이 제공된다. 그러나, 본 발명이 이들 특정 세부 사항들 없이 실시될 수 있다는 것은 명백할 것이다. 본 발명의 일 실시예를 모호하게 하는 것을 방지하기 위해, 일부 잘 알려진 회로, 시스템 구성, 및 프로세스 단계들은 상세히 개시되지 않는다.
시스템의 실시예들을 도시하는 도면들은 반 도식적이고, 크지 않으며, 특히 치수들의 일부는 표현의 명확성을 위해 도면들에서 과장되어 도시된다. 마찬가지로, 설명의 편의를 위해 도면들에서의 보기는 일반적으로 유사한 방향에서 도시되지만, 도면에서의 이러한 도시는 대부분 임의적이다. 일반적으로, 본 발명은 모든 방향에서 작동될 수 있다. 설명의 편의상 실시예들은 제1 실시예, 제2 실시예 등으로 넘버링되었으며, 본 발명의 일 실시예에 대한 한정들을 제공하거나 다른 의미를 갖도록 의도되지는 않는다.
본 명세서에서 언급된 용어 "모듈"은 용어가 사용되는 문맥에 따라 본 발명의 일 실시예에서 소프트웨어, 하드웨어, 또는 이들의 조합으로서 구현되거나, 소프트웨어, 하드웨어, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 소프트웨어는 기계 코드, 펌웨어, 내장된 코드, 및 어플리케이션 소프트웨어일 수 있다. 또한, 소프트웨어는 기능(function), 기능에 대한 호출, 코드 블록, 또는 이들의 조합을 포함할 수 있다. 또한 예를 들어, 하드웨어는 게이트, 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어, 압력 센서, 관성 센서, 마이크로 전자 기계 시스템(MEMS), 수동 장치, 소프트웨어 기능을 수행하기 위한 명령들을 포함하는 물리적 비일시적 기억 매체, 그 안의 부분, 또는 이들의 조합일 수 있다.
본 명세서에서 사용되는 용어 "처리(processing)"는 신호들을 필터링하는 단계, 심볼들을 디코딩하는 단계, 데이터 구조들을 어셈블링하는 단계, 데이터 구조들을 전송하는 단계, 데이터 구조들을 조작하는 단계, 및 데이터 구조들을 읽고 쓰는 단계를 포함한다. 데이터 구조들은 심볼, 패킷, 블록, 파일, 입력 데이터, 계산되거나 생성된 데이터와 같은 시스템 생성된 데이터, 및 프로그램 데이터로서 배열된 정보로 정의된다.
이제 도 1을 참조하면, 도 1에는 본 발명의 일 실시예에서 컴파운드 코딩 메커니즘을 사용하는 통신 시스템(100)이 도시된다. 통신 시스템(100)은 네트워크(104)에 연결되는, 휴대폰 또는 노트북 컴퓨터를 포함하는 모바일 장치와 같은, 제 1 장치(102)를 포함한다. 네트워크(104)는 장치들 사이에서의 통신을 가능하게 하기 위해 서로 연결되는 유선 또는 무선 통신 장치 또는 수단들의 시스템이다.
예를 들어, 네트워크(104)는 무선 셀룰러 네트워크를 위한 와이어, 송신기, 수신기, 안테나, 송신탑, 방송국, 중계기, 전화 네트워크, 서버, 또는 클라이언트 장치들의 조합을 포함할 수 있다. 또한, 네트워크(104)는 다양한 크기의 영역 네트워크들을 위한 라우터, 케이블, 컴퓨터, 서버, 및 클라이언트 장치들의 조합을 포함할 수 있다.
통신 시스템(100)은 제1 장치(102)와 직접 또는 간접적으로 연결 및 통신하기 위한 제2 장치(106)를 포함할 수 있다. 네트워크(104)는 제2 장치(106)를 포함할 수 있다. 제2 장치(106)는 제1 장치(102)로부터 무선 신호들을 수신할 수 있고, 제1장치(102)에 신호들을 전송할 수 있고, 신호들을 처리할 수 있고, 또는 이들의 조합을 수행할 수 있다. 또한, 제2 장치(106)는 다른 기지국들, 네트워크(104) 내의 구성 요소들, 또는 이들 조합 사이에서 신호들을 중계할 수 있다.
제1 장치(102)는 제2 장치(106)를 통해 네트워크(104)에 연결될 수 있다. 예를 들어, 제2 장치(106)는 기지국일 수 있고, 스마트폰 또는 랩톱 컴퓨터와 같은 제1 장치(102)에 신호들을 전송하거나, 제1 장치(102)로부터 신호들을 수신하기 위해 사용되고 있는 셀 송신탑, 무선 라우터, 안테나, 처리 장치, 또는 이들의 조합을 포함하거나, 셀 송신탑, 무선 라우터, 안테나, 처리 장치, 또는 이들의 조합과 함께 일 수 있다.
제1 장치(102)는 다른 모바일 장치, 서버, 컴퓨터, 전화, 또는 이들의 조합과 같은 다른 장치들에 연결할 수 있고, 다른 장치들과 통신할 수 있다. 예를 들어, 제1 장치(102)는 신호들을 전송하고, 신호들을 수신하고, 신호들을 처리하고, 또는 이들의 조합을 수행함으로써 다른 장치들과 통신할 수 있고, 신호들의 콘텐트를 표시하고, 신호들의 콘텐트에 따라 사운드를 들을 수 있게 재생하고, 어플리케이션을 저장하거나 운영 시스템을 업데이트하는 것과 같이 콘텐트에 따라 처리하고, 또는 이들의 조합을 수행함으로써 다른 장치들과 통신할 수 있다.
제2 장치(106)는 웹페이지를 표현하는 데이터 또는 전화 통화의 음성 신호들 및 이들과의 인터랙션들을 포함하는, 통신을 위한 신호들을 무선으로 교환하기 위해 사용될 수 있다. 또한, 제2 장치(106)는 기준 신호, 트레이닝 신호, 오류 검출 신호, 오류 수정 신호, 헤더 정보, 전송 포맷, 프로토콜 정보, 또는 이들의 조합을 전송할 수 있다.
코드 분할 다중 액세스(CDMA), 직교 주파수 분할 다중 액세스(OFDMA), 제3 세대 파트너십 프로젝트(3GPP), LTE, 또는 제4 세대(4G) 표준과 같은 통신 방법을 기반으로 하여, 통신 신호들은 통신되는 정보에 들어있는 기준 부분, 헤더 부분, 포맷 부분, 오류 수정 또는 검출 부분, 또는 이들의 조합을 포함할 수 있다. 기준 부분, 헤더 부분, 포맷 부분, 오류 수정 또는 검출 부분, 또는 이들의 조합은 미리 결정된 비트, 펄스, 웨이브, 심볼, 또는 이들의 조합을 포함할 수 있다. 다양한 부분들이 일정한 시간 간격, 주파수, 코드 또는 이들의 조합에서 통신되는 신호들 내에 포함될 수 있다.
제2 장치(106)는 제1 장치(102)에 송신기 신호(110)를 전송함으로써 통신 콘텐트(108)를 통신할 수 있다. 통신 콘텐트(108)는 수신 장치에서의 재생산 또는 처리에 의해 통신을 위해 의도되는 송신 장치로부터의 데이터이다. 예를 들어, 통신 콘텐트(108)는 제1 장치(102)와 같은 수신 장치에서 표시하고, 들을 수 있도록 재생하고, 명령들을 실행하고, 저장하고, 또는 이들의 조합을 수행하기 위해 의도된 비트들의 시퀀스일 수 있다.
제2 장치(106)는 송신기 신호(110)를 생성하고 전송하기 위해 통신 콘텐트(108)를 수정할 수 있다. 송신기 신호(110)는 전송을 위한 포맷을 갖고 통신을 위한 장치에 의해 실제로 전송되는 정보이다. 제2 장치(106)는 코딩된 메시지(112)를 생성하기 위해 통신 시스템(100)에 의해 미리 결정된 방법 또는 표준화에 따라 통신 콘텐트(108)를 수정하여 송신기 신호(110)를 생성할 수 있다. 코딩된 메시지(112)는 장치들 사이에서 정보를 통신하기 위해 통신 시스템(100)에 의해 미리 결정된 길이를 갖는 정보의 단위이다.
예를 들어, 제2 장치(106)는 폴라 코딩 방식(114)을 사용하여 통신 콘텐트(108)로부터 폴라 코딩된 메시지를 포함하는 코딩된 메시지(112)를 생성할 수 있다. 폴라 코딩 방식(114)은 선형 블록 오류 수정 코드를 제공하는 방법, 프로세스, 또는 이들의 조합이다. 폴라 코딩 방식(114)은 하나 또는 조합된 비트 값들에 대응하는 코드들의 집합, 알파벳, 규칙 집합, 또는 이들의 조합을 포함할 수 있다.
또한 예를 들어, 제2 장치(106)는 비트들을 인터리빙(interleaving)하고, 포맷 정보를 추가하고, 패리티 또는 자체 정정 정보(self-correcting information)를 추가하고, 또는 이들의 조합을 수행함으로써 통신 콘텐트(108)로부터 코딩된 메시지(112)를 생성할 수 있다. 더 구체적인 예로서, 제2 장치(106)는 코딩된 메시지(112)를 생성하기 위해 터보 코딩 메커니즘을 사용할 수 있다.
또한, 통신 시스템(100)은 코딩된 메시지(112)로부터 송신기 신호(110)를 생성할 수 있다. 예를 들어, 통신 시스템(100)은 직교 진폭 변조(quadrature amplitude modulation, QAM) 또는 위상 시프트 키잉(phase shift keying, PSK)과 같은 변조 방식에 따라 심볼들의 시퀀스 또는 조합으로서 송신기 신호(110)를 생성할 수 있다. 또한 예를 들어, 통신 시스템(100)은 코딩된 메시지(112) 또는 이들의 시퀀스에 따라 전송되는 비트들의 시퀀스로서 송신기 신호(110)를 표현할 수 있다. 송신기 신호(110)는 'X'로 표현될 수 있다.
송신기 신호(110)는 전송 블록에 따라 코딩된 메시지(112)를 포함할 수 있다. 전송 블록은 장치들 사이에서 전송하기 위한 코딩된 메시지(112)의 그룹이다. 예를 들어, 전송 블록은 코딩된 메시지(112)의 양, 전송을 위한 지속 기간, 정보 배열 포맷, 또는 이들의 조합에 대한 제한일 수 있다. 송신기 신호(110)는 통신 콘텐트(108)를 표현하기 위해 코딩된 메시지(112)를 그룹핑하는 전송 블록의 하나 이상의 인스턴스를 포함할 수 있다.
송신기 신호(110)는 전송 채널(122)을 트래버스(traverse)한 후에 수신기 신호(120)로서 제1 장치(102)에 도달할 수 있다. 전송 채널(122)은 무선, 유선, 또는 이들의 조합일 수 있다. 전송 채널(122)은 제1 장치(102)와 제2 장치(106) 사이의 직접 연결일 수 있고, 또는 중계기, 증폭기, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 전송 채널(122)은 제1 장치(102)와 제2 장치(106) 사이에서 신호들을 전송하기 위해 사용되는 통신 주파수, 타임 슬롯, 패킷 지정, 처리율, 채널 코드, 또는 이들의 조합을 포함할 수 있다. 전송 채널(122)은 'W'로 표현될 수 있다.
이동국(102)은 수신기 신호(120)를 수신할 수 있다. 수신기 신호(120)는 통신 시스템(100)에서 장치에 의해 수신되는 정보이다. 수신기 신호(120)는 전송 채널(122)을 트래버스하는 단계에서 변경된 송신기 신호(110)를 포함할 수 있다. 또한, 수신기 신호(120)는 제1 장치(102), 제2 장치(106), 또는 이들의 조합으로부터의 잡음, 다른 장치 및 해당 채널 효과들로부터의 간섭 신호들, 또는 이들의 조합을 포함할 수 있다. 수신기 신호(120)는 'Y'로 표현될 수 있다.
통신 시스템(100)은 수신기 신호(120)로부터 전송 채널(122)을 계산 추정할 수 있다. 전송 채널(122)은 장치들 사이에서 트래버스하는 동안 야기되는 신호들에 대한 변경들의 추정된 설명으로 표현될 수 있다.
채널 추정은 제1 장치와 제2 장치 사이에서 트래버스하는 동안 신호가 경험할 수 있는 반사, 손실, 지연, 굴절, 장애물들 또는 이들의 조합을 설명하고 양자화할 수 있다. 채널 추정은 전송 채널(122)을 특성화하는 행렬 값일 수 있다. 전송 채널(122)의 채널 추정은 '
Figure 112015060823144-pct00001
'로 표현될 수 있다. 채널 추정은 로그 우도비(LLR) 값일 수 있다.
통신 시스템(100)은 수신기 신호(120)로부터 통신 콘텐트(108)를 결정하거나 추정할 수 있다. 통신 시스템(100)은 전송 채널(122)의 추정을 기반으로 하여 통신 콘텐트(108)를 결정하거나 추정할 수 있다.
통신 시스템(100)은 다양한 방법으로 통신 콘텐트(108)를 통신할 수 있다. 예를 들어, 통신 시스템(100)은 이진 입력 이산 비기억 채널(binary input discrete memory-less channel)(B-DMC)을 포함하는 전송 채널(110)을 통해 통신할 수 있다. 또한 예를 들어, 통신 시스템(100)은 장치들 사이에서 통신하기 위해 비트 인터리빙된 코딩된 변조(bit-interleaved coded modulation, BICM)를 사용할 수 있다.
또한 예를 들어, 통신 시스템(100)은 컴파운드 채널 또는 복수의 채널들을 포함하는 전송 채널(110)을 사용하여 통신할 수 있다. 더 구체적인 예로서, 제2 장치(106)는 채널(124) 및 추가 채널(126)을 통해 송신기 신호(110)를 전송할 수 있다. 채널(124) 및 추가 채널(126) 각각은 전송 채널(122)의 별도의 인스턴스들이다. 채널(124) 및 추가 채널(126)은 서로 독립적일 수 있다. 예를 들어, 채널(124) 및 추가 채널(126)은 상이한 가시 거리 내(lines of sight)의 인스턴스들, 코딩 방식, 반송파 주파수, 타임 슬롯, 통신 코드, 통신 경로 또는 연결된 유선의 집합, 상이한 송신기 및 수신기 안테나 한 쌍, 또는 이들의 조합을 포함할 수 있다.
계속해서 예를 들면, 제1 장치(102)는 수신기 정보(128) 및 추가 수신기 정보(130)를 포함하는 수신기 신호(120)를 수신할 수 있다. 수신기 정보(128)는 채널(124)을 통해 수신되는 정보이다. 추가 수신기 정보(130)는 추가 채널(126)을 통해 수신되는 정보이다. 채널(124)은 'W1'으로 표현될 수 있고, 추가 채널(126)은 'W2'로 표현될 수 있다.
계속해서 예를 들면, 수신기 정보(128) 및 추가 수신기 정보(130)는 동일한 장치에 의해 또는 상이한 장치들에 의해 수신될 수 있다. 수신기 신호(120)는 수신기 정보(128), 추가 수신기 정보(130), 다른 추가 신호들, 또는 이들의 조합을 포함할 수 있다. 수신기 정보(128) 및 추가 수신기 정보(130)는 송신기 신호(110)의 동일한 인스턴스 또는 상이한 인스턴스들에 대응할 수 있다. 수신기 정보(128)는 'Y1'으로 표현될 수 있고, 추가 수신기 정보(130)는 'Y2'로 표현될 수 있다.
계속해서 예를 들면, 제2 장치(106)는 송신기 정보(132) 및 추가 송신기 정보(134)를 포함하는 송신기 신호(110)를 전송할 수 있다. 송신기 정보(132)는 수신기 정보(128), 채널(124), 또는 이들의 조합에 대응하는 통신 콘텐트(108)의 부분이다. 추가 송신기 정보(134)는 추가 수신기 정보(130), 추가 채널(126), 또는 이들의 조합에 대응하는 통신 콘텐트(108)의 부분이다. 송신기 정보(132)는 'u1'으로 표현될 수 있고, 추가 송신기 정보(134)는 'u2'로 표현될 수 있다.
통신 시스템(100)은 비트 채널(136)에 대해 처리할 수 있다. 비트 채널(136)은 의도된 비트와 검출된 결과 사이에서의 영향 및 프로세스들의 표현이다. 비트 채널(136)은 전송을 위한 비트들의 복수의 인스턴스를 그룹핑하는 심볼 또는 비트, 검출된 심볼에서 각각의 비트 또는 그룹핑된 비트들의 각각을 상이하게 처리하는 전송 채널(122)의 상이한 효과들을 경험하는 각각의 심볼, 또는 이들의 조합을 기반으로 할 수 있다.
비트 채널(136)은 수신기 신호(120)를 처리하는 단계의 결과와 같이, 수신 장치와 관련된 통신 콘텐트(108)의 추정을 표현하는 디코딩 결과에서의 해당 값과 송신 장치와 관련된 통신 콘텐트(108)의 비트 사이에서의 영향 및 프로세스를 표현할 수 있다. 비트 채널(136)은, 폴라 코딩 방식(114)의 사용 결과와 같이, 폴라 코딩 방식(114)과 구체적으로 관련될 수 있다.
통신 시스템(100)은 통신 콘텐트(108)를 통신하기 위해 BDMC, BICM, 폴라 코딩 방식(114), 또는 이들의 조합을 포함하는 전송 채널(122)을 사용할 수 있다. 계속해서 예를 들면, 폴라 코딩 방식(114)은 채널 분극 매개변수(channel polarization parameter)를 포함할 수 있다. 채널 분극 매개변수는 수학식 1로 표현될 수 있다.
Figure 112015060823144-pct00002
통신 시스템(100)은 n승의 크로네커 거듭제곱(n-th Kronecker power)을 계산하기 위해 채널 분극 매개변수에 크로네커 거듭제곱을 적용할 수 있다. n승의 크로네커 거듭제곱은 수학식 2로 표현될 수 있다.
Figure 112015060823144-pct00003
계속해서 예를 들면, 송신기 정보(132) 및 추가 송신기 정보(134)를 포함하는 통신 콘텐트(108)는 N=2n의 콘텐트 블록 크기(138)를 갖는 정보를 포함할 수 있다. 콘텐트 블록 크기(138)는 통신 콘텐트(108), 송신기 신호(110), 코딩된 메시지(112), 이들의 파생물, 또는 이들의 조합의 크기 또는 양을 표현할 수 있다.
계속해서 예를 들면, 통신 콘텐트(108)는 균일하고, 독립적이고, 동등하게 분산된 정보 비트들
Figure 112015060823144-pct00004
을 포함할 수 있다. 통신 시스템(100)은
Figure 112015060823144-pct00005
또는 이들의 곱과 같이, 송신기 신호(110)를 얻기 위해
Figure 112015060823144-pct00006
를 곱하는 것과 같이, 채널 분극 매개변수의 n승의 크로네커 거듭제곱과 통신 콘텐트(108)를 곱할 수 있다.
계속해서 예를 들면, 송신기 신호(110)는 채널(124) 및 추가 채널(126)을 포함하는, 전송 채널(122)의 N개의 독립적인 카피(copy)를 통해 전송될 수 있다. 통신 콘텐트(108) 또는 이의 파생물을 포함하는 입력과 수신기 신호(120) 또는 이의 파생물을 포함하는 출력 사이에서의 정보의 상호 관계 및 폴라 변환 프로세스는 수학식 3으로 표현될 수 있다.
Figure 112015060823144-pct00007
용어 는 수신기 신호(120)를 디코딩하기 위해 사용되는 디코더를 기반으로 하여 비트 Vi에 의해 보여지는 전송 채널(122)을 표현할 수 있다. 길이 N=2n에 대한 이 코드의 생성 행렬은 비트 채널(136)의 좋은 인스턴스들에 대응하는
Figure 112015060823144-pct00008
의 행들에 대한 것과 같이,
Figure 112015060823144-pct00009
의 부분일 수 있다.
설명을 위해, 통신 시스템(100)은 정보를 전송하는 제2 장치(106) 및 전송된 정보를 수신하는 제1 장치(102)로서 기술된다. 그러나, 통신 시스템(100)은 수신 장치로서의 제2 장치(106) 및 송신 장치로서의 제1 장치(102)를 가질 수 있다는 것을 이해해야 한다.
또한 설명을 위해, 통신 시스템(100)은 전송 채널(122)에 대한 독립적인 채널들의 두 개의 인스턴스 또는 부분을 갖는 것으로 설명될 것이다. 그러나, 전송 채널(122)은 3개 이상의 인스턴스를 포함할 수 있는 것으로 이해된다. 통신 시스템(100)은 'l' 이진 입력 채널들의 집합을 사용할 수 있다. 길이 l의 이진 시퀀스 각각은 l개의 채널들 중 하나를 통해 전송되는 각각의 비트와 함께 전송 채널(122)을 통해 전송될 수 있다. l의 배수인 모든 N에 대해, N개의 비트의 시퀀스는 각각의 채널이 N/l개의 비트를 전달하는 방법으로 전송 채널(122)을 통해 전송될 수 있다.
이제 도2를 참조하면, 도 2에는 통신 시스템(100)의 예시적인 블록도가 도시된다. 통신 시스템(100)은 제1 장치(102), 네트워크(104), 및 제2 장치(106)를 포함할 수 있다. 제1 장치(102)는 제2 장치(106)에 네트워크(104)를 통해 제1 장치 전송(208)에서 정보를 전송할 수 있다. 제2 장치(106)는 제1 장치(102)에 네트워크(104)를 통해 제2 장치 전송(210)에서 정보를 전송할 수 있다.
통신 시스템(100)은 상이한 유형의 장치로서 제1 장치(102)를 가질 수 있는 것으로 이해되지만, 설명을 위해, 통신 시스템(100)은 클라이언트 장치로서 제1 장치(102)를 사용하여 도시된다. 예를 들어, 제1 장치(102)는 디스플레이 인터페이스를 갖는 서버일 수 있다.
또한, 통신 시스템(100)은 상이한 유형의 장치로서 제2 장치(106)를 가질 수 있는 것으로 이해되지만, 설명을 위해, 통신 시스템(100)은 서버로서 제2 장치(106)를 사용하여 도시된다. 예를 들어, 제2 장치(106)는 클라이언트 장치일 수 있다.
본 발명의 본 실시예에서 설명의 간결성을 위해, 제1 장치(102)는 클라이언트 장치로서 기술되고, 제2 장치(106)는 서버 장치로서 기술될 것이다. 본 발명의 실시예는 장치들의 유형에 대한 이러한 선택에 국한되지 않는다. 선택은 본 발명의 일 실시예의 일 예이다.
제1 장치(102)는 제1 제어부(212), 제1 저장부(214), 제1 통신부(216), 제1 사용자 인터페이스(218), 및 위치부 (220)을 포함할 수 있다. 제1 제어부(212)은 제1 제어 인터페이스(222)를 포함할 수 있다. 제1 제어부(212)은 통신 시스템(100)의 지식을 제공하기 위해 제1 소프트웨어(226)를 실행할 수 있다.
제1 제어부 (212)은 다수의 상이한 방법으로 구현될 수 있다. 예를 들어, 제1 제어부 (212)은 프로세서, 주문형 집적 회로(application specific integrated circuit, ASIC) 내장 프로세서, 마이크로프로세서, 하드웨어 제어 로직, 하드웨어 유한 스테이트 머신(finite state machine, FSM), 디지털 신호 프로세서(digital signal proccesing, DSP), 또는 이들의 조합일 수 있다. 제1 제어 인터페이스(222)는 제1 장치(102)의 다른 기능부들과 제1 제어부(212) 사이에서의 통신을 위해 사용될 수 있다. 또한, 제1 제어 인터페이스(222)는 제1 장치(102)의 외부에 있는 통신을 위해 사용될 수 있다.
제1 제어 인터페이스(222)는 다른 기능부 또는 외부 소스들로부터 정보를 수신할 수 있거나, 다른 기능부 또는 외부 목적지들에 정보를 전송할 수 있다. 외부 소스 및 외부 목적지들은 제1 장치(102)의 외부에 있는 소스 및 목적지들을 나타낸다.
제1 제어 인터페이스(222)는 상이한 방법들로 구현될 수 있고, 어떤 기능부 또는 외부 장치들이 제1 제어 인터페이스(222)와 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 예를 들어, 제1 제어 인터페이스(222)는 압력 센서, 관성 센서, 마이크로 전자 기계 시스템(micro electro mechanical system, MEMS) 광학 회로, 도파관, 무선 회로, 유선 회로, 또는 이들의 조합으로 구현될 수 있다.
제1 저장부(214)은 제1 소프트웨어(226)를 저장할 수 있다. 또한, 제1 저장부 (214)은 입력 이미지들을 표현하는 데이터, 이전에 제시된 이미지를 표현하는 데이터, 사운드 파일, 또는 이들의 조합과 같은 관련 정보를 저장할 수 있다.
제1 저장부 (214)은 휘발성 메모리, 비휘발성 메모리, 내부 메모리, 외부 메모리, 또는 이들의 조합일 수 있다. 예를 들어, 제1 저장부 (214)은 비휘발성 랜덤 액세스 메모리(non-volatile random access memory, NVRAM)와 같은 비휘발성 저장 장치, 플래시 메모리, 디스크 저장 장치, 또는 정적 랜덤 액세스 메모리(static random access memory, SRAM)와 같은 휘발성 저장 장치일 수 있다.
제1 저장부 (214)은 제1 저장 인터페이스(224)를 포함할 수 있다. 제1 저장 인터페이스(224)는 제1 장치(102)의 다른 기능부 들과 제1 저장부 (214) 간의 통신을 위해 사용될 수 있다. 또한, 제1 저장 인터페이스(224)는 제1 장치(102)의 외부에 있는 통신을 위해 사용될 수 있다.
제1 저장 인터페이스(224)는 다른 기능부 또는 외부 소스들로부터 정보를 수신할 수 있고, 다른 기능부 또는 외부 목적지들에 정보를 전송할 수 있다. 외부 소스 및 외부 목적지들은 제1 장치(102)의 외부에 있는 소스 및 목적지들을 나타낸다.
제1 저장 인터페이스(224)는 어떤 기능부 또는 외부 장치 들이 제1 저장부 (214)과 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 제1 저장 인터페이스(224)는 제1 제어 인터페이스(222)의 구현과 유사한 기술 및 기법으로 구현될 수 있다.
제1 통신부 (216)은 제1 장치(102)로부터의 외부 통신 및 제1 장치(102)로의 외부 통신을 가능하게 할 수 있다. 예를 들어, 제1 통신부 (216)은 제1 장치(102)가 제2 장치(106), 상이한 장치, 주변 장치나 데스크톱 컴퓨터와 같은 부가 장치, 네트워크(104), 또는 이들의 조합과 통신하는 것을 허용할 수 있다.
또한, 제1 통신부 (216)은 제1 장치(102)가 네트워크(104)의 일부로서 기능하도록 허용하는 통신 허브로서 기능할 수 있고, 네트워크(104)에 대한 엔드 포인트 또는 단말부 으로 한정되지 않는다. 제1 통신부 (216)은 네트워크(104)와의 인터랙션을 위해, 마이크로 일렉트로닉스나 안테나와 같은 능동 및 수동 구성 요소들을 포함할 수 있다.
제1 통신부 (216)은 통신 신호들을 위한 전송, 포맷, 수신, 검출, 디코딩, 추가 처리, 또는 이들의 조합을 위해 기저대 장치나 구성 요소, 모뎀, 디지털 신호 프로세서, 또는 이들의 조합을 포함할 수 있다. 제1 통신부 (216)은 아날로그-디지털 변환기, 디지털-아날로그 변환기, 필터, 증폭기, 프로세서형 회로, 또는 이들의 조합과 같이, 전압, 전류, 디지털 정보, 또는 이들의 조합을 처리하는 하나 이상의 부분들을 포함할 수 있다. 또한, 제1 통신부 (216)은 캐시나 RAM 메모리, 레지스터, 또는 이들의 조합과 같은, 정보를 저장하는 하나 이상의 부분들을 포함할 수 있다.
제1 통신부 (216)은 제1 안테나(217)와 결합될 수 있다. 제1 안테나(217)는 신호들을 물리적으로 통신하는 장치 또는 장치의 부분일 수 있다. 제1 안테나(217)는 다른 장치에 신호들을 전송하거나 다른 장치로부터 신호들을 수신함으로써 통신할 수 있다. 제1 안테나(217)는 무선 신호들을 위한 것일 수 있다. 제1 안테나(217)는 전방향 안테나, 유선, 안테나 칩, 세라믹 안테나, 또는 이들의 조합을 포함할 수 있다.
제1 안테나(217)는 전자파의 파워를 검출하거나 전자파의 파워에 응답할 수 있고, 제2 장치 전송(210)을 포함하는, 신호를 수신하는 제1 통신부 (216)에 검출된 결과를 제공할 수 있다. 제1 안테나(217)는 제1 장치 전송(208)을 포함하는, 신호를 전송하는 제1 통신부 (216)에 의해 제공되는 전류 또는 전압에 응답하거나 경로를 제공할 수 있다.
제1 통신부 (216)은 제1 통신 인터페이스(228)를 포함할 수 있다. 제1 통신 인터페이스(228)는 제1 장치(102)의 다른 기능부 들과 제1 통신부 (216) 사이에서의 통신을 위해 사용될 수 있다. 제1 통신 인터페이스(228)는 다른 기능부 들로부터 정보를 수신할 수 있고, 또는 다른 기능부 들에 정보를 전송할 수 있다.
제1 통신 인터페이스(228)는 어떤 기능부 들이 제1 통신부 (216)과 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 제1 통신 인터페이스(228)는 제1 제어 인터페이스(222)의 구현과 유사한 기술 및 기법들로 구현될 수 있다.
제1 사용자 인터페이스(218)는 사용자(도시되지 않음)가 제1 장치(102)와 인터페이스하여 인터랙션하는 것을 허용한다. 제1 사용자 인터페이스(218)는 입력 장치 및 출력 장치를 포함할 수 있다. 제1 사용자 인터페이스(218)의 입력 장치의 예들은 키패드, 터치패드, 소프트 키, 키보드, 마이크로폰, 원격 신호들을 수신하기 위한 적외선 센서, 또는 데이터 및 통신 입력들을 제공하는 이들의 모든 조합을 포함할 수 있다.
제1 사용자 인터페이스(218)는 제1 디스플레이 인터페이스(230)를 포함할 수 있다. 제1 디스플레이 인터페이스(230)는 출력 장치를 포함할 수 있다. 제1 디스플레이 인터페이스(230)는 디스플레이, 프로젝터, 비디오 스크린, 스피커, 또는 이들의 모든 조합을 포함할 수 있다.
제1 제어부 (212)은 통신 시스템(100)에 의해 생성되는 정보를 표시하기 위해 제1 사용자 인터페이스(218)를 작동시킬 수 있다. 또한, 제1 제어부 (212)은 위치부 (220)으로부터 위치 정보를 수신하는 단계를 포함하여, 통신 시스템(100)의 다른 기능들을 위해 제1 소프트웨어(226)를 실행할 수 있다. 또한, 제1 제어부 (212)은 제1 통신부 (216)을 통해 네트워크(104)와의 인터랙션을 위해 제1 소프트웨어(226)를 실행할 수 있다.
위치부 (220)은 예들로서 제1 장치의 위치 정보, 현재의 헤딩, 현재의 가속, 및 현재의 속도를 생성할 수 있다. 위치부 (220)은 여러 가지 방법으로 구현될 수 있다. 예를 들어, 위치부 (220)은 적어도 위성 위치 확인 시스템, 관성 컴퓨팅 시스템, 셀룰러 타워 위치 시스템, 압력 위치 시스템, 또는 이들의 조합의 일부로서 기능할 수 있다. 또한, 예를 들어, 위치부 (220)은 가속도계 또는 GPS(global positioning system) 수신기와 같은 구성 요소들을 사용할 수 있다.
위치부 (220)은 위치 인터페이스(232)를 포함할 수 있다. 위치 인터페이스(232)는 제1 장치(102)의 다른 기능부 들과 위치부 (220) 간의 통신에 사용될 수 있다. 위치 인터페이스(232)는 제1 장치(102)의 외부에 있는 통신을 위해 사용될 수 있다.
위치 인터페이스(232)는 다른 기능부 또는 외부 소스들로부터 정보를 수신할 수 있고, 다른 기능부 또는 외부 목적지들에 정보를 전송할 수 있다. 외부 소스 및 외부 목적지들은 제1 장치(102)의 외부에 있는 소스 및 목적지들을 나타낸다.
위치 인터페이스(232)는 어떤 기능부 또는 외부 장치 들이 위치부 (220)과 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 위치 인터페이스(232)는 제1 제어부 (212)의 구현과 유사한 기술 및 기법으로 구현될 수 있다.
제2 장치(106)는 제1 장치(102)와 함께 복수의 장치 실시예에서 본 발명의 일 실시예를 구현하기 위해 최적화될 수 있다. 제2 장치(106)는 제1 장치(102)에 비해 추가적인 또는 더 높은 성능 처리 능력을 제공할 수 있다. 제2 장치(106)는 제2 제어부 (234), 제2 통신부 (236), 제2 사용자 인터페이스(238) 및 제2 저장부 (246)을 포함할 수 있다.
제2 사용자 인터페이스(238)는 사용자(도시되지 않음)가 제2 장치(106)와 인터페이스하여 인터랙션하는 것을 허용한다. 제2 사용자 인터페이스(238)는 입력 장치 및 출력 장치를 포함할 수 있다. 제2 사용자 인터페이스(238)의 입력 장치의 예들은 키패드, 터치패드, 소프트 키, 키보드, 마이크로폰, 또는 데이터 및 통신 입력을 제공하는 이들의 모든 조합을 포함할 수 있다. 제2 사용자 인터페이스(238)의 출력 장치의 예들은 제2 디스플레이 인터페이스(240)를 포함할 수 있다. 제2 디스플레이 인터페이스(240)는 디스플레이, 프로젝터, 비디오 스크린, 스피커, 또는 이들의 모든 조합을 포함할 수 있다.
제2 제어부 (234)은 통신 시스템(100)의 제2 장치(106)의 지식을 제공하기 위해 제2 소프트웨어(242)를 실행할 수 있다. 제2 소프트웨어(242)는 제1 소프트웨어(226)와 함께 작동시킬 수 있다. 제2 제어부 (234)은 제1 제어부 (212)에 비해 추가적인 성능을 제공할 수 있다.
제2 제어부 (234)은 정보를 표시하기 위해 제2 사용자 인터페이스(238)를 작동시킬 수 있다. 또한, 제2 제어부 (234)은 네트워크(104)를 통해 제1 장치(102)와 통신하기 위해 제2 통신부 (236)을 작동시키는 단계를 포함하여, 통신 시스템(100)의 다른 기능들을 위해 제2 소프트웨어(242)를 실행할 수 있다.
제2 제어부 (234)은 다수의 상이한 방법으로 구현될 수 있다. 예를 들어, 제2 제어부 (234)은 프로세서, 내장 프로세서, 마이크로프로세서, 하드웨어 제어 로직, 하드웨어 유한 스테이트 머신(FSM), 디지털 신호 프로세서(DSP), 또는 이들의 조합일 수 있다.
제2 제어부 (234)은 제2 제어 인터페이스(244)를 포함할 수 있다. 제2 제어 인터페이스(244)는 제2 장치(106)의 다른 기능부 들과 제2 제어부 (234) 사이에서의 통신를 위해 사용될 수 있다. 또한, 제2 제어 인터페이스(244)는 제2 장치(106)의 외부에 있는 통신을 위해 사용될 수 있다.
제2 제어 인터페이스(244)는 다른 기능부 또는 외부 소스들로부터 정보를 수신할 수 있고, 다른 기능부 또는 외부 목적지들에 정보를 전송할 수 있다. 외부 소스 및 외부 목적지들은 제2 장치(106)의 외부에 있는 소스 및 목적지들을 나타낸다.
제2 제어 인터페이스(244)는 상이한 방법들로 구현될 수 있고, 어떤 기능부 또는 외부 장치 들이 제2 제어 인터페이스(244)와 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 예를 들어, 제2 제어 인터페이스(244)는 압력 센서, 관성 센서, 마이크로 전기 기계 시스템(MEMS), 광학 회로, 도파관, 무선 회로, 유선 회로 또는 이들의 조합으로 구현될 수 있다.
제2 저장부 (246)은 제2 소프트웨어(242)를 저장할 수 있다. 또한, 제2 저장부 (246)은 입력 이미지들을 표현하는 데이터, 이전에 제시된 이미지를 표현하는 데이터, 사운드 파일들, 또는 이들의 조합과 같은 정보를 저장할 수 있다. 제2 저장부 (246)은 제1 저장부 (214)을 보충하기 위한 추가적인 저장 용량을 제공하기 위해 크기가 정해질 수 있다.
제2 저장부 (246)은 저장 요소들의 분산일 수 있다고 이해되지만, 설명을 위해, 제2 저장부 (246)은 하나의 요소로서 도시된다. 또한, 통신 시스템(100)은 상이한 구성으로 제2 저장부 (246)을 가질 수 있다고 이해되지만, 설명을 위해, 통신 시스템(100)은 하나의 계층 저장 시스템으로서 제2 저장부 (246)을 사용하여 도시된다. 예를 들어, 제2 저장부 (246)은 상이한 레벨의 캐칭, 주 메모리, 회전 미디어, 또는 오프라인 저장을 포함하여 메모리 계층 시스템을 형성하는 상이한 저장 기술들로 형성될 수 있다.
제2 저장부 (246)은 휘발성 메모리, 비휘발성 메모리, 내부 메모리, 외부 메모리, 또는 이들의 조합일 수 있다. 예를 들어, 제2 저장부 (246)은 비휘발성 랜덤 액세스 메모리(NVRAM)와 같은 비휘발성 저장 장치, 플래시 메모리, 디스크 저장 장치, 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 휘발성 저장 장치일 수 있다.
제2 저장부 (246)은 제2 저장 인터페이스(248)를 포함할 수 있다. 제2 저장 인터페이스(248)는 제2 장치(106)의 다른 기능부 들과 제2 저장부 (246) 간의 통신을 위해 사용될 수 있다. 또한, 제2 저장 인터페이스(248)는 제2 장치(106)의 외부에 있는 통신을 위해 사용될 수 있다.
제2 저장 인터페이스(248)는 다른 기능부 또는 외부 소스들로부터 정보를 수신할 수 있고, 또는 다른 기능부 또는 외부 목적지들에 정보를 전송할 수 있다. 외부 소스 및 외부 목적지들은 제2 장치(106)의 외부에 있는 소스 및 목적지들을 나타낸다.
제2 저장 인터페이스(248)는 어떤 기능부 또는 외부 장치 들이 제2 저장부 (246)과 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 제2 저장 인터페이스(248)는 제2 제어 인터페이스(244)의 구현과 유사한 기술 및 기법들로 구현될 수 있다.
제2 통신부 (236)은 제2 장치(106)로부터의 외부 통신 및 제 2 장치(106)로의 외부 통신을 가능하게 할 수 있다. 예를 들어, 제2 통신부 (236)은 제2 장치(106)가 네트워크(104)를 통해 제1 장치(102)와 통신하는 것을 허용할 수 있다.
또한, 제2 통신부 (236)은 제2 장치(106)가 네트워크(104)의 일부로서 기능하도록 허용하는 통신 허브로서 기능할 수 있고, 네트워크(104)에 대한 엔드 포인트 또는 단말부 에 한정되지 않는다. 제2 통신부 (236)은 네트워크(104)와 인터랙션하기 위해, 마이크로 일렉트로닉스나 레지스터와 같은 능동 및 수동 구성 요소들을 포함할 수 있다.
제2 통신부 (236)은 통신 신호들을 위한 전송, 포맷, 수신, 검출, 디코딩, 추가 처리, 또는 이들의 조합을 위해 기저대 장치나 구성 요소, 모뎀, 디지털 신호 프로세서, 또는 이들의 조합을 포함할 수 있다. 제2 통신부 (236)은 아날로그-디지털 변환기, 디지털-아날로그 변환기, 필터, 증폭기, 프로세서형 회로, 또는 이들의 조합과 같이, 전압, 전류, 디지털 정보, 또는 이들의 조합을 처리하는 하나 이상의 부분을 포함할 수 있다. 또한, 제2 통신부 (236)은 캐시나 RAM 메모리, 레지스터, 또는 이들의 조합과 같은 정보를 저장하는 하나 이상의 부분을 포함할 수 있다.
제2 통신부 (236)은 제2 안테나(237)와 결합될 수 있다. 제2 안테나(237)는 신호들을 물리적으로 통신하는 장치 또는 장치의 부분일 수 있다. 제2 안테나(237)는 다른 장치에 신호들을 전송하거나 다른장치로부터 신호를 수신함으로써 통신할 수 있다. 제2 안테나(237)는 무선 신호들을 위한 것일 수 있다. 제2 안테나(237)는 전방향 안테나, 유선, 안테나 칩, 세라믹 안테나, 또는 이들의 조합을 포함할 수 있다.
제2 안테나(237)는 전자파의 파워를 검출하거나 전자파의 파워에 응답할 수 있고, 제1 장치 전송(208)을 포함하는, 신호를 수신하는 제2 통신부 (236)에 검출된 결과를 제공할 수 있다. 제2 안테나(237)는 제2 장치 전송(210)을 포함하는, 신호를 전송하는 제12통신부 (236)에 의해 제공되는 전류 또는 전압에 응답하거나 경로를 제공할 수 있다.
제2 통신부 (236)은 제2 통신 인터페이스(250)를 포함할 수 있다. 제2 통신 인터페이스(250)는 제2 장치(106)의 다른 기능부 들과 제2 통신부 (236) 사이에서의 통신을 위해 사용될 수 있다. 제2 통신 인터페이스(250)는 다른 기능부 들로부터 정보를 수신할 수 있고, 또는 다른 기능부 들에 정보를 전송할 수 있다.
제2 통신 인터페이스(250)는 어떤 기능부 들이 제2 통신부 (236)과 인터페이스되고 있는 지에 따라 상이한 구현들을 포함할 수 있다. 제2 통신 인터페이스(250)는 제2 제어 인터페이스(244)의 구현과 유사한 기술 및 기법들로 구현될 수 있다.
제1 통신부 (216)은 제1 장치 전송(208)에서 제2 장치(106)에 정보를 전송하기 위해 네트워크(104)와 결합할 수 있다. 제2 장치(106)는 네트워크(104)의 제1 장치 전송(208)으로부터 제2 통신부 (236)에서 정보를 수신할 수 있다.
제2 통신부 (236)은 제2 장치 전송(210)에서 제1 장치(102)에 정보를 전송하기 위해 네트워크(104)와 결합할 수 있다. 제1 장치(102)는 네트워크(104)의 제2 장치 전송(210)으로부터 제1 통신부 (216)에서 정보를 수신할 수 있다. 통신 시스템(100)은 제1 제어부 (212), 제2 제어부 (234), 또는 이들의 조합에 의해 실행될 수 있다. 제2 장치(106)는 상이한 파티션을 가질 수 있는 것으로 이해되지만, 설명을 위해, 제2 장치(106)는 제2 사용자 인터페이스(238), 제2 저장부 (246), 제2 제어부 (234), 및 제2 통신부 (236)을 갖는 파티션으로 도시된다. 예를 들어, 제2 소프트웨어(242)는 그 기능의 일부 또는 전부가 제2 제어부 (234) 및 제2 통신부 (236)에 존재할 수 있도록 상이하게 분할될 수 있다. 또한, 제2 장치(106)는 명확성을 위해 도 2에 도시되지 않은 다른 기능부 들을 포함할 수 있다.
제1 장치(102)의 기능부 들은 다른 기능부 들과 개별적으로 또는 독립적으로 작업할 수 있다. 제1 장치(102)는 제2 장치(106) 및 네트워크(104)와 개별적으로 또는 독립적으로 작업할 수 있다.
제2 장치(106)의 기능부 들은 다른 기능부 들과 개별적으로 또는 독립적으로 작업할 수 있다. 제2 장치(106)는 제1 장치(102) 및 네트워크(104)와 개별적으로 또는 독립적으로 작업할 수 있다.
전술한 기능부 들은 하드웨어에서 구현될 수 있다. 예를 들어, 하나 이상의 기능부 들은 게이트, 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어, 압력 센서, 관성 센서, 마이크로 전자 기계 시스템(MEMS), 수동 장치, 소프트웨어 기능을 수행하는 명령들을 포함하는 물리적 비일시적 기억 매체, 그 안의 부분, 또는 이들의 조합을 사용하여 구현될 수 있다.
설명을 위해, 통신 시스템(100)은 제1 장치(102) 및 제2 장치(106)의 작동에 의해 기술된다. 제1 장치(102) 및 제2 장치(106)는 통신 시스템(100)의 모듈 및 기능들 중 어느 하나를 작동시킬 수 있는 것으로 이해된다.
이제 도 3을 참조하면, 도 3에는 통신 시스템(100)의 제어 흐름(300)이 도시된다. 통신 시스템(100)은 인코더 모듈(302), 순열 모듈(304), 배열 모듈(306), 디코더 모듈(308), 또는 이들의 조합을 포함할 수 있다.
인코더 모듈(302)은, 배열 모듈(306)에 또한 결합될 수 있는 순열 모듈(304)에 결합될 수 있다. 배열 모듈(306)은, 인코더 모듈(302)에 또한 결합될 수 있는 디코더 모듈(308)에 결합될 수 있다.
모듈들은 다양한 방법으로 서로 결합될 수 있다. 예를 들어, 모듈들은 구조적 단계들, 프로세스 시퀀스, 또는 이들의 조합에서, 도 1의 네트워크(104)를, 유선 또는 무선 연결 등을 사용하는 것과 같이, 다른 출력에 연결되는 하나의 모듈의 입력을 가짐으로써 결합될 수 있다. 또한 예를 들어, 모듈들은 직접적으로 결합된 모듈들 사이에서 연결 수단 이외의 중간 구조를 갖지 않고 직접 결합되거나, 간접적으로 결합된 모듈들 사이에서 연결 수단 이외의 모듈 또는 장치들로 간접적으로 결합될 수 있다.
더 구체적인 예로서, 인코더 모듈(302)의 하나 이상의 출력은 그 사이에 중간 모듈 또는 장치들을 갖지 않고 전송 채널(122) 또는 컨덕터들을 사용하여 순열 모듈(304)의 하나 이상의 입력에 연결될 수 있다. 또한 예를 들어, 순열 모듈(304)은 인코더 모듈(302) 및 순열 모듈(304)과 유사하게 직접적으로, 또는 순열 모듈(304)과 배열 모듈(306)을 연결하는 중계기, 스위치, 라우팅 장치 또는 이들의 조합과 함께 전송 채널(122)을 사용하여 간접적으로 배열 모듈(306)에 결합될 수 있다. 또한 예를 들어, 배열 모듈(306)은 디코더 모듈(308)에 직접적으로 결합될 수 있다.
통신 시스템(100)은 이미지를 표시하고, 소리를 재생하고, 프로세스 단계 또는 명령들을 교환하고, 또는 이들의 조합을 수행하는 것과 같이, 장치와 또는 장치를 사용하여 통신할 수 있다. 통신 시스템(100)은 송신 장치에서 수신 장치로 정보를 전송함으로써 통신을 개시할 수 있다. 수신 장치는 장치에 통신하는 정보에 따라 이미지를 표시하고, 소리를 재생하고, 프로세스 단계 또는 명령들을 교환하고, 또는 이들의 조합을 수행함으로써 사용자와 통신할 수 있다.
인코더 모듈(302)은 도 1의 제1 장치(102), 도 1의 제2 장치(106), 또는 이들의 조합과의 통신을 위해 정보를 인코딩하도록 구성된다. 인코더 모듈(302)은 도 1의 통신 콘텐트(108)에 대응하는 도 1의 코딩된 메시지(112)를 결정함으로써 정보를 인코딩할 수 있다.
인코더 모듈(302)은 도 1의 채널(124) 및 도 1의 추가 채널(126)을 포함하는, 전송 채널(122)을 분극하는 도 1의 폴라 코딩 방식(114) 또는 그의 인스턴스들에 따라 코딩된 메시지(112)를 결정할 수 있다. 인코더 모듈(302)은 초기 빌딩 블록(312) 및 전송 메커니즘(316)을 기반으로 하여 코딩된 메시지(112)를 결정함으로써 폴라 코딩 방식(114)에 따라 코딩된 메시지(112)를 결정할 수 있다.
인코더 모듈(302)은 초기 빌딩 블록(312)을 계산할 수 있다. 초기 빌딩 블록(312)은 장치들 사이에서의 전송을 위해 통신 콘텐트를 분극시키기 위한 메커니즘이다. 초기 빌딩 블록(312)은 도 1의 비트 채널(136)의 l 분극된 인스턴스들을 생성하는 제1 분극 단계를 표현할 수 있다. 초기 빌딩 블록(312)은 폴라 코딩 방식(114)과 함께 전송 채널(122)의 복수의 인스턴스를 사용하는 것과 같이, 컴파운드 폴라 코드에 대한 코딩된 메시지(112)를 결정하기 위한 것일 수 있다.
초기 빌딩 블록(312)은 행렬 값일 수 있다. 초기 빌딩 블록(312)은 채널 수(314)를 기반으로 할 수 있다. 채널 수(314)는 통신 시스템(100), 그 안의 제1 장치(102), 그 안의 제2 장치(106), 또는 이들의 조합에 액세스할 수 있는 전송 채널(122)에 대한 다수의 인스턴스일 수 있다. 채널 수(314)는 'l'로 표현될 수 있다. 초기 빌딩 블록은 1x1 행렬일 수 있다. 인코더 모듈(302)은 채널(124) 및 추가 채널(126)을 포함하는 전송 채널(122)의 인스턴스들을 표현하는 채널 수(314)를 결정할 수 있다.
예를 들어, 인코더 모듈(302)은 채널 수(314)가 변환 메커니즘(316)으로서, l=2m일 때와 같이, 2의 거듭제곱일 때 초기 빌딩 블록(312)을 계산할 수 있다. 변환 메커니즘(316)은 n승의 크로네커 거듭제곱을 계산하기 위해 채널 분극 매개변수에 크로네커 거듭제곱을 적용하는 곱이다. 변환 메커니즘(316)은 식 (2)에 도시된 바와 같이 n승의 크로네커 거듭 제곱을 포함할 수 있다.
계속해서 예를 들면, 인코더 모듈(302)은 표준에 따라 통신 시스템(100)에 의해 미리 결정된 바와 같은 변환 메커니즘(316), 또는 이의 조합을 포함할 수 있다. 또한, 인코더 모듈(302)은 변환 메커니즘(316)을 계산할 수 있다. 초기 빌딩 블록(312)은 채널 수(314)가 2의 거듭제곱일 때 수학식 4와 같이 계산될 수 있다.
Figure 112015060823144-pct00010
용어 '
Figure 112015060823144-pct00011
'는 초기 빌딩 블록(312)을 표현할 수 있고, 용어 '
Figure 112015060823144-pct00012
'은 변환 메커니즘(316)을 표현할 수 있다.
2의 거듭 제곱의 채널 수(314)에 대한 변환 메커니즘(316)을 기반으로 하는 초기 빌딩 블록(312)은 전송 후 송신기 신호(110)를 디코딩할 때 더 낮은 복잡성을 제공하는 것으로 밝혀졌다. N=12n의 도 1의 콘텐트 블록 크기(138)에 대해, 길이
Figure 112015060823144-pct00013
의 폴라 코드에 대한 더 간단한 디코딩 알고리즘이 복잡성
Figure 112015060823144-pct00014
과 함께 사용될 수 있다.
또한 예를 들어, 인코더 모듈(302)은 채널 수(314)가 1≥3일 때와 같이, 2의 거듭제곱이 아닐 때를 포함하는, 일반적인 방법을 사용하여 초기 빌딩 블록(312)을 계산할 수 있다. 인코더 모듈(302)은 일반적인 방법에 대해 변환 메커니즘(316)의 일반적인 인스턴스를 고려할 수 있다. 1x1 행렬 G로 표현되는, 채널 분극 매개변수의 임의의 인스턴스에 대한 필요 충분 조건이 전송 채널(122)의 모든 이진 대칭 비기억(binary symmetry non-memory, BSM) 인스턴스에 대한 분극을 보장하기 위해 제공될 수 있다.
계속해서 예를 들면, 인코더 모듈(302)은 '
Figure 112015060823144-pct00015
'으로 표현되는, 변환 메커니즘(316)의 일반적인 인스턴스를 고려할 수 있다. 인코더 모듈(302)은 가역 인스턴스로서 변환 메커니즘(316)의 일반적인 인스턴스를 포함하거나 계산할 수 있다. 인코더 모듈(302)은 가역 행렬로서 변환 메커니즘(316)을 포함하거나 계산할 수 있고, 변환 메커니즘(316)은 상위 삼각 행렬을 포함하지 않는다.
계속해서 예를 들면, 인코더 모듈(302)은 부분 거리 집합(partial distance set)(318)을 계산하거나 포함할 수 있다. 부분 거리 집합(318)은 수학식 5와 같이 i=1,2,…,l에 대한 부분 거리들의 컬렉션을 포함할 수 있다:
Figure 112015060823144-pct00016
부분 거리 집합에서 부분 거리의 각각의 인스턴스는 용어 'Di'를 사용하여 표현될 수 있다. 식 (5)는 1x1 행렬
Figure 112015060823144-pct00017
을 위한 것일 수 있다. 부분 거리 집합(318)은 채널 분극 매개변수 G 내의 요소들을 기반으로 하는 부분 거리들의 컬렉션일 수 있다.
계속해서 예를 들면, 인코더 모듈(302)은 분극율(320)을 계산할 수 있다. 분극율(320)은 전송 채널(122)에 대해 달성되거나 달성될 수 있는 분극의 정도나 양의 표현일 수 있다. 인코더 모듈(302)은 부분 거리 집합(318)을 기반으로 하여 분극율(320)을 계산할 수 있다. 인코더 모듈(302)은 수학식 6을 기반으로 하여 분극율(320)을 계산할 수 있다.
Figure 112015060823144-pct00018
용어 '
Figure 112015060823144-pct00019
'는 분극율(320)을 계산하는 방법 또는 프로세스, 또는 그 결과로서의 분극율(320)을 표현할 수 있다. 용어 'Di'는 1x1 행렬 G 및 전송 채널(122)의 BSM 인스턴스에 대한 부분 거리 집합(318)
Figure 112015060823144-pct00020
에 대응할 수 있다.
계속해서 예를 들면, 인코더 모듈(302)은 분극율(320)을 극대화하는 초기 빌딩 블록(312)을 계산할 수 있다. 인코더 모듈(302)은 식 (6)을 기반으로 하여 분극율(320)의 최대 값에 대응하는 초기 빌딩 블록(312)을 계산할 수 있다.
더 구체적인 예로서, 통신 시스템(100)은 컴파운드 채널들에 대한 것과 같이, 전송 채널(122)의 3개의 인스턴스를 사용할 수 있다. 'G0'로 표현되는 초기 빌딩 블록(312)은 3x3 행렬일 수 있다. 인코더 모듈(302)은 분극율(320)을 극대화하는 초기 빌딩 블록(312)을 선택할 수 있다. 인코더 모듈(302)은 초기 빌딩 블록(312)의 합리적인 인스턴스를 선택하기 위한 기준을 제공하는, 초기 빌딩 블록(312)으로 분극의 한 단계를 사용할 수 있다. 전송 채널(122)의 3개의 인스턴스에 대해, 분극율(320)의 최대 인스턴스는
Figure 112015060823144-pct00021
일 수 있다.
계속해서 특정 예를 들면, 분극율(320)의 최대 인스턴스와 관련된 초기 빌딩 블록(312)은
Figure 112015060823144-pct00022
와 같이 다양한 형태를 가질 수 있다.
부분 거리 집합(318)은 D1=1, D2=2, D3=2를 포함할 수 있다. 분극율(320)은
Figure 112015060823144-pct00023
와 같이 계산될 수 있다.
인코더 모듈(302)은 채널 수(314)를 기반으로 하여 초기 빌딩 블록(312)을 계산할 수 있다. 인코더 모듈(302)은 초기 빌딩 블록(312)과 변환 메커니즘(316)을 결합할 수 있다. 인코더 모듈(302)은 생성 행렬(322)을 계산하기 위해 초기 빌딩 블록(312)과 변환 메커니즘(316)을 결합할 수 있다.
생성 행렬(322)은 폴라 코딩 방식(114)에 대한 초기 빌딩 블록(312)에 변환 메커니즘(316)을 적용함으로써 계산될 수 있다. 생성 행렬(322)은 '
Figure 112015060823144-pct00024
' 또는 그 안의 선택된 행들로서 표현될 수 있다. 또한, 생성 행렬(322)은 통신 시스템(100)에 의해 평가되거나 통신 시스템(100)에 알려진 비트 채널(136)의 인스턴스들의 집합을 'good'으로 표현할 수 있다. '
Figure 112015060823144-pct00025
'으로 표현되는 변환 메커니즘(316)은
Figure 112015060823144-pct00026
에 대한 것과 같이, 전술한 바와 같이 'G'를 기반으로 할 수 있다.
또한, 인코더 모듈(302)은 비트 채널(136)의 각각의 인스턴스에 대한 오류 확률 추정을 기반으로 하여 좋은 비트 채널 집합으로서 생성 행렬(322)을 계산할 수 있다. 오류 확률 추정은 인코더 모듈(302), 디코더 모듈(308), 또는 이들의 조합에 의해 계산될 수 있다.
오류 확률 추정은 디코더 모듈(308)로부터의 피드백 정보를 기반으로 할 수 있다. 오류 확률 추정은 한번 계산될 수 있다. 오류 확률 추정은 협상 또는 셋업 프로세스 동안과 같이, 통신 콘텐트(108)를 통신하는 단계 이전에 계산될 수 있다. 또한, 오류 확률 추정 또는 그의 부분은 룩업 테이블들에 대한 것과 같이, 오프라인으로 계산될 수 있다.
인코더 모듈(302)은 오류 확률 추정에 따라 비트 채널(136)의 인스턴스들을 분류할 수 있다. 인코더 모듈(302)은 정보 비트들을 전달하기 위해 생성 행렬(322)로서 오류 확률 추정의 최저 값을 갖는 비트 채널(136)의 인스턴스들로서, 'k'로 표현되는 정보 비트 양을 선택할 수 있다. 정보 비트 양은 'k/N'으로 표현되는 코드율(rate of code)을 갖는 1과 N 사이의 정수일 수 있다.
인코더 모듈(302)은 생성 행렬(322)을 기반으로 하여 코딩된 메시지(112)를 결정함으로써 초기 빌딩 블록(312) 및 변환 메커니즘(316)을 기반으로 하여 코딩된 메시지(112)를 결정할 수 있다. 예를 들어, 인코더 모듈(302)은 생성 행렬(322)과 통신 콘텐트(108)의 각각의 비트를 곱하거나 적용함으로써 코딩된 메시지(112)를 결정할 수 있다.
인코더 모듈(302)은 단일 인스턴스 모듈(324)일 수 있다. 단일 인스턴스 모듈(324)은 통신 콘텐트(108)를 인코딩하는 단계 전용의 유일한 기존 하드웨어 구현이다. 단일 인스턴스 모듈(324)은 제1 장치(102), 제2 장치(106), 또는 이들의 조합 내의 유일한 인코더일 수 있다. 단일 인스턴스 모듈(324)은 신호들을 인코딩하는 동일한 목적 또는 기능을 갖는 복수의 동일한 회로의 부재를 표현할 수 있다. 단일 인스턴스 모듈(324)은 펌웨어 또는 하드웨어 피드백 루프들을 사용하는 것과 같이, 루프 또는 재귀 함수(recursive function)함수들과 함께 구현될 수 있다.
인코더 모듈(302)은 특정 메커니즘으로 디코딩하는 코딩된 메시지(112)를 결정할 수 있다. 특정 메커니즘 및 디코딩 프로세스의 세부 사항들은 후술될 것이다.
채널 수(314)의 일반적인 인스턴스들에 대한 변환 메커니즘(316)을 기반으로 하는 초기 빌딩 블록(312)은 전송 후에 송신기 신호(110)를 디코딩할 때 더 낮은 복잡성을 제공하는 것으로 밝혀졌다. 초기 빌딩 블록(312)은, 기하급수적으로 증가하는 처리 어려움들을 제시하는, 기하 급수적으로 계산하기 어려운 Bhattacharryaa 매개변수들을 사용하는 대신에 비트 채널들의 오류의 추정된 확률의 사용을 가능하게 할 수 있다.
또한, 초기 빌딩 블록(312) 및 변환 메커니즘(316)을 기반으로 하는 코딩된 메시지(112)는 컴파운드 채널들을 포함하는 전송 채널(122)을 통해 폴라 코드의 전송을 제공한다는 것이 밝혀졌다. 초기 빌딩 블록(312) 및 변환 메커니즘(316)은 채널(124) 및 추가 채널(126), 또는 이들 이외의 다른 추가 채널들을 사용하는 것과 같이, 변환 메커니즘(316)의 복수의 인스턴스를 통해 폴라 코딩 방식(114)에 따라 신호들을 분극화할 수 있다.
또한, 초기 빌딩 블록(312) 및 변환 메커니즘(316)을 기반으로 하는 코딩된 메시지(112)는 컴파운드 채널에 대한 능력 달성 특성과 함께 컴파운드 채널들을 통한 전송을 위해 통합된 컴파운드 폴라 방식을 제공한다는 것이 밝혀졌다. 또한, 생성 행렬(322)은 능력의 달성을 가능하게 함으로써 증가된 처리율을 제공한다는 것이 밝혀졌다. 또한, 초기 빌딩 블록(312) 및 변환 메커니즘(316)을 기반으로 하는 코딩된 메시지(112)는 BICM에 대한 전송 채널을 통해 데이터를 인코딩하는 폴라 코딩 방식(114)을 사용하는 것을 가능하게 한다는 것이 밝혀졌다.
또한, 초기 빌딩 블록(312) 및 변환 메커니즘(316)을 기반으로 하는 인코더 모듈(302)에 대한 단일 인스턴스 모듈(324)은 하나의 단일 인코더 및 하나의 단일 디코더를 사용하여 컴파운드 채널들을 포함하는 전송 채널(122)을 통해 폴라 코드의 전송을 제공한다는 것이 밝혀졌다. 초기 빌딩 블록(312) 및 변환 메커니즘(316)에 의해 제공되는 계산 복잡성의 감소는 통신 콘텐트(108)를 인코딩하기 위해 단일 인스턴스 모듈(316)로서 인코더 모듈(302)의 구현을 가능하게 할 수 있다.
또한, 초기 빌딩 블록(312) 및 변환 메커니즘(316)을 기반으로 하는 것은 프레임 오류의 확률과 레이트(rate) 사이에서 개선된 트레이드 오프를 제공한다는 것이 밝혀졌다. 초기 빌딩 블록(312) 및 변환 메커니즘(316)은 별도의 인코더 및 디코더들을 요구하는 채널들 각각에 대해 특별히 설계된, 폴라 코드들을 사용하여 컴파운드 채널을 통해 코딩하는 대신에, 인코더 모듈(302)에 대한 단일 인스턴스 모듈(324)을 활성화할 수 있다.
인코더 모듈(302)은 사용자, 다른 사용자들, 통신 시스템(100), 그 안의 장치들, 또는 이들의 조합에 의해 생성된 통신 콘텐트(108)를 액세스하거나 수신하기 위해 도 2의 제1 사용자 인터페이스(218), 도 2의 제2 사용자 인터페이스(238), 도 2의 제1 통신 인터페이스(228), 도 2의 제2 통신 인터페이스(250), 또는 이들의 조합을 사용할 수 있다. 인코더 모듈(302)은 초기 빌딩 블록(312)을 계산하고, 변환 메커니즘(316)을 위한 계산, 액세스, 적용, 또는 이들 처리들의 조합, 생성 행렬(322)를 계산, 인코더 모듈(302)를 위한 어떤 다른 동작 또는 처리, 또는 이들의 조합을 위해, 도 2의 제1 통신부 (216), 도 2의 제2 통신부 (236), 도 2의 제1 제어부 (212), 도 2의 제2 제어부 (234), 또는 이들의 조합을 사용할 수 있다.
인코더 모듈(302)은 제1 통신부 (216), 제2 통신부 (236), 도 2의 제1 저장부 (214), 도 2의 제2 저장부 (246), 또는 이들의 조합에 초기 빌딩 블록(312) 또는 분극율(320)과 같은 프로세스의 중간 생성물 또는 코딩된 메시지(112)를 저장할 수 있다. 인코더 모듈(302)은 도 2의 제1 안테나(217), 도 2의 제2 안테나(237), 또는 이들의 조합을 기반으로 하여 채널 수(314)를 결정할 수 있다.
코딩된 메시지(112)를 결정한 후에, 제어 흐름은 순열 모듈(304)에 전달될 수 있다. 제어 흐름은 여러 가지 방법들을 통해 전달할 수 있다. 예를 들어, 제어 흐름은 인코더 모듈(302)에서 순열 모듈(304)로 코딩된 메시지(112)를 전달하는 것과 같이 다른 모듈로 전달되는 하나의 모듈의 처리 결과들을 가짐으로써, 순열 모듈(304)에 액세스할 수 있고 알려진 저장 유치에서 코딩된 메시지(112)를 저장하는 것과 같이 다른 모듈에 액세스할 수 있고 알려진 위치에서 처리 결과들을 저장함으로써, 순열 모듈(304)에 대해 플래그, 인터럽트, 상태 신호, 또는 조합을 사용하는 것과 같이 다른 모듈을 통지함으로써, 또는 이들의 프로세스들의 조합에 의해 전달할 수 있다.
순열 모듈(304)은 장치 간의 통신을 위해 코딩된 메시지(112)를 포맷하도록 구성된다. 예를 들어, 순열 모듈(304)은 채널 수(314)를 기반으로 하여 코딩된 메시지(112)에 대해 분할하고, 배열하고 또는 이들의 조합을 수행할 수 있다. 또한 예를 들어, 순열 모듈(304)은 생성 행렬(322)을 기반으로 하여 코딩된 메시지(112)에 대해 분할하고, 배열하고, 또는 이들의 조합을 수행할 수 있다.
순열 모듈(304)은 송신기 신호(110)를 생성하고 통신하기 위해 코딩된 메시지(112)를 포맷할 수 있다. 예를 들어, 순열 모듈(304)은 코딩된 메시지(112)를 포맷하기 위해 순열 메커니즘(326)을 구현할 수 있다. 또한 예를 들어, 순열 모듈(304)은 코딩된 메시지(112)를 포맷하기 위해 메시지 채널 맵(328)을 생성할 수 있다. 또한 예를 들어, 순열 모듈(304)은 코딩된 메시지(112)를 기반으로 하여 도 1의 송신기 정보(132) 및 도 1의 추가 송신기 정보(134)를 결정함으로써 코딩된 메시지(112)를 포맷할 수 있다.
순열 모듈(304)은 전송 채널(122)의 인스턴스들에 폴라 코딩 방식(114)과 관련된 비트 채널(136)을 매핑하기 위해 순열 메커니즘(326)을 구현할 수 있다. 순열 메커니즘(326)은 통신을 위해 다양한 채널들에 따라 정보를 포맷하거나 배열하는 프로세스 또는 방법이다.
순열 메커니즘(326)은 송신기 신호(110)를 생성하고 통신하기 위해 코딩된 메시지(112)를 포맷하거나 배열하기 위한 것일 수 있다. 순열 메커니즘(326)은 코딩된 메시지(112)를 포맷하기 위한 명령 또는 단계들을 구현하기 위해 회로, 게이트, 능동이나 수동 구성 요소, 펌웨어, 또는 이들의 조합을 포함할 수 있다. 순열 메커니즘(326)은 폴라 코딩 방식(114)에 따라 컴파운드 폴라 변환을 구현하기 위한 것일 수 있다.
순열 메커니즘(326)은 채널 수(314), 콘텐트 블록 크기(138), 또는 이들의 조합을 기반으로 하여 코딩된 메시지(112)를 분할하기 위해 명령, 단계, 회로, 또는 이들의 조합을 포함할 수 있다. 순열 메커니즘(326)은 콘텐트 블록 크기(138) 및 채널 수(314)를 기반으로 하여 분할 크기(330)를 갖는 섹션들로 코딩된 메시지(112)를 분할하기 위한 것일 수 있다. 분할 크기(330)는 N/l로 표현되는, 콘텐트 블록 크기(138)와 채널 수(314) 간의 비율, 또는 이들의 배수를 기반으로 할 수 있다. 또한, 분할 크기(330)는 1 이상의 수를 포함하는, 양의 정수를 기반으로 할 수 있다.
순열 메커니즘(326)은 N/l개의 인코딩된 비트에 대한 것과 같이, 분할 크기(330)의 크기를 갖는 송신기 정보(132)로 코딩된 메시지(112)의 인코딩된 비트들을 분할하기 위한 것일 수 있다. 순열 메커니즘(326)은 채널(124)에 대한 분할 크기(330)와 동일한 독립적인 카피들의 수를 통해 전송을 위한 분할 크기(330)를 갖는 코딩된 메시지(112)의 설정된 인코딩된 비트들로서 송신기 정보(132)를 결정하기 위한 것일 수 있다.
순열 메커니즘(326)은 분할 크기(330)를 갖는 코딩된 메시지(112)의 인코딩된 비트들의 다음의 순차적인 양으로서 추가 송신기 정보(134) 또는 다른 추가 송신기 정보를 결정하기 위한 것일 수 있다. 송신기 정보의 각각의 인스턴스는 전송 채널(122)의 해당 인스턴스에 대한 분할 크기(330)와 동일한 독립적인 카피들의 수를 통한 전송을 위한 것일 수 있다.
예를 들어, 순열 메커니즘(326)은 송신기 정보(132) 이후에 코딩된 메시지(112)의 다음의 N/l개의 인코딩된 비트들로서 추가 송신기 정보(134)를 결정하기 위한 것일 수 있다. 추가 송신기 정보(134)는 추가 채널(126)의 N/l개의 독립적인 카피들을 통해 N/l개의 인코딩된 비트들을 전송하기 위한 것일 수 있다.
순열 메커니즘(326)은 송신기 정보(132) 및 추가 송신기 정보(134)를 배열하기 위한 구현들, 및 송신기 정보의 모든 추가적 섹션들을 포함할 수 있다. 예를 들어, 순열 메커니즘(326)은 장치들 사이에서 통신 콘텐트(108)를 통신하기 위해 제1 안테나(217), 제2 안테나(237), 또는 이들의 조합의 인스턴스들에 대한 대응을 배열하고, 타이밍 시퀀스를 배열하고, 비트 채널(136)의 인스턴스들에 대한 대응을 배열하고, 이들의 조합을 배열하는 구현들을 포함할 수 있다.
순열 모듈(304)은 순열 메커니즘(326)을 기반으로 하여 전송 채널(122)의 인스턴스들에 대해 코딩된 메시지(112) 또는 그 안의 부분들을 매핑하는 메시지 채널 맵(328)을 생성할 수 있다. 메시지 채널 맵(328)은 전송 채널(122)의 특정 인스턴스들에 대한 코딩된 메시지(112)의 관련 부분들에 대한 계획, 도식, 관련(association)이나 대응, 또는 이들의 조합이다.
예를 들어, 메시지 채널 맵(328)은 전송 채널(122)에 대한 채널(124), 추가 채널(126), 모든 추가적인 채널, 또는 이들의 조합을 통해 전송하는 송신기 정보(132), 추가 송신기 정보(134), 송신기 정보의 모든 추가적인 섹션들, 또는 이들의 조합에 대해 특정 버퍼들로 코딩된 메시지(112)의 특정 부분들을 로딩하는 단계, 연결 또는 경로들을 확립하는 단계, 목적지들을 지정하는 단계, 또는 이들의 조합을 수행하는 단계를 포함할 수 있다. 또한 예를 들어, 메시지 채널 맵(328)은 제1 안테나(217), 제2 안테나(237), 또는 이들의 조합에 대한 하나 이상의 안테나 부분들에 코딩된 메시지(112)의 특정 부분들 또는 분할들을 연과시키는 테이블을 포함할 수 있다.
또한, 순열 메커니즘(326)은 대안적인 분할 및 배열들에 대한 구현들을 포함할 수 있다. 순열 메커니즘(326)은 전송 채널(122)의 모든 이용 가능한 인스턴스들을 통한 동시 통신을 위한 구현들, 전송 채널(122)의 인스턴스들에 대한 회전 시퀀스 스케줄링, 전송 채널(122)의 인스턴스들에 대한 특정 타이밍, 또는 이들의 조합을 포함할 수 있다.
순열 메커니즘(326)은 컴파운드 채널들을 포함하는 전송 채널(122)을 통해 폴라 코드의 전송을 제공한다는 것이 밝혀졌다. 순열 메커니즘(326)은 컴파운드 또는 복수의 채널 통신에서 채널들의 각각이 분극을 달성하는 것을 가능하게 한다. 또한, N/l의 분할 크기(330)를 기반으로 하는 순열 메커니즘(326)은 컴파운드 채널에 대한 능력 달성 특성과 함께 컴파운드 채널들을 통한 전송에 대한 통합된 컴파운드 폴라 방식을 가능하게 한다는 것이 밝혀졌다.
또한, 순열 메커니즘(326), 초기 빌딩 블록(312) 및 변환 메커니즘(316)은 컴파운드 채널들을 통해 폴라 코드들을 사용하여 신호들을 인코딩 및 디코딩할 때 감소된 복잡성을 제공한다는 것이 밝혀졌다. 또한, 순열 메커니즘(326), 초기 빌딩 블록(312) 및 변환 메커니즘(316)은 감소된 복잡성으로 인해 컴파운드 채널들을 포함하는 전송 채널(122)을 통해 폴라 코드의 전송을 위해 인코더 모듈(302)에 대한 단일 인스턴스 모듈(324)을 가능하게 한다는 것이 밝혀졌다.
또한, 메시지 채널 맵(328)은 컴파운드 채널에 대한 능력 달성 특성과 함께 컴파운드 채널들을 통한 전송을 위해 통합된 컴파운드 폴라 방식을 제공한다. 메시지 채널 맵(328)은 컴파운드 채널들을 통한 전송을 위해 통합된 컴파운드 폴라 방식으로 통신을 구현하기 위해 폴라 코딩 방식(114) 및 순열 메커니즘(326)에 따른 방법 또는 프로세스를 상세히 알릴 수 있다.
순열 모듈(304)은 송신기 신호(110), 송신기 정보(132), 추가 송신기 정보(134), 모든 추가 송신 정보, 이들의 파생물, 또는 이들의 조합을 결정하거나 생성하기 위한 코딩된 메시지(112)를 포맷하기 위해 제1 통신부 (216), 제2 통신부 (236), 제1 제어부 (212), 제2 제어부 (234), 또는 이들의 조합을 사용할 수 있다. 순열 모듈(304)은 제1 통신부 (216), 제2 통신부 (236), 제1 저장부 (214), 제2 저장부 (246), 또는 이들의 조합에 전술한 송신기 신호(110) 또는 중간 처리 결과들을 저장할 수 있다.
순열 모듈(304)은 제1 안테나(217), 제2 안테나(237), 또는 이들의 조합을 사용하여 송신기 신호(110)를 전송함으로써 송신기 정보(132), 추가 송신기 정보(134), 송신기 정보의 모든 추가적인 인스턴스, 이들의 파생물, 또는 이들의 조합을 포함하는 송신기 신호(110)를 통신할 수 있다. 순열 모듈(304)은 전송 채널(122)의 인스턴스들을 통해 송신기 신호(110)를 통신하기 위해 메시지 채널 맵(328)에 따라 송신기 정보(132) 및 추가 송신기 정보(134), 또는 이들의 파생물들을 포함하는, 코딩된 메시지(112) 또는 이들의 분할을 기반으로 하여 송신기 신호(110)를 전송하기 위해 제1 안테나(217), 제2 안테나(237), 또는 이들의 조합을 사용할 수 있다.
송신기 신호(110)는 도 1의 수신기 신호(120)에 대응하고, 전송 채널(122)을 트래버스할 수 있다. 송신기 정보(132)는 채널(124)을 통해 통신될 수 있고, 'Y1'으로 표현되는 수신기 정보(128)에 대응할 수 있고, 추가 송신기 정보(134)는 추가 채널(126)을 통해 통신될 수 있고, 'Y2'로 표현되는 도 1의 추가 수신기 정보(130)에 대응할 수 있다.
또한, 송신기 신호(110)는 폴라 코딩 방식(114)을 사용하여 통신되는 통신 콘텐트(108)을 표현할 수 있다. 또한, 송신기 신호(110)는 전송 채널(122)에 대한 BICM을 사용하여 통신되는 통신 콘텐트(108)를 표현할 수 있다.
코딩된 메시지(112)를 포맷하고, 송신기 신호(110)의 해당 인스턴스를 통신한 후에, 제어 흐름은 배열 모듈(306)로 전달될 수 있다. 제어 흐름은 인코더 모듈(302)과 순열 모듈(304) 사이에서 전술한 바와 마찬가지로 전달될 수 있지만, 송신기 신호(110)와 같이, 순열 모듈(304)의 처리 결과들을 사용한다.
배열 모듈(306)은 장치들 사이에서 통신을 수신하고, 수신된 정보를 순차적으로 배열하도록 구성된다. 배열 모듈(306)은 수신기 신호(120)를 수신할 수 있다.
배열 모듈(306)은 채널(122), 추가 채널(126), 전송 채널(122)의 모든 추가적인 인스턴스, 또는 이들의 조합에 대응하는 수신기 정보(128), 추가 수신기 정보(130), 모든 추가 수신기 정보, 이들의 파생물, 또는 이들의 조합을 포함하는 수신기 신호(120)를 수신할 수 있다. 배열 모듈(306)은 제1 안테나(217), 제2 안테나(237), 또는 이들의 조합을 사용하여 송신기 신호(110)에 대응하는 수신기 신호(120)를 수신할 수 있다.
배열 모듈(306)은 폴라 코딩 방식(114)을 사용하여 통신되는 수신기 신호(120)를 수신할 수 있다. 배열 모듈(306)은 전송 채널(122)에 대한 BICM을 사용하여 통신되는 수신기 신호(120)를 수신할 수 있다. 배열 모듈(306)은 코딩된 메시지(112) 및 채널 수(314)를 기반으로 하여 송신기 정보(132) 및 추가 송신기 정보(134)에 대응하는 수신기 신호(120)를 수신할 수 있다.
배열 모듈(306)은 채널(124) 및 추가 채널(126)을 포함하는 전송 채널(122)의 인스턴스들을 표현하는 채널 수(314)를 결정할 수 있다. 배열 모듈(306)은 수신기 신호(120)에서의 표시 또는 정보를 기반으로 하여, 제1 안테나(217), 제2 안테나(237), 또는 이들의 조합의 다수의 부분들을 기반으로 하여, 또는 이들의 조합을 기반으로 하여 채널 수(314)를 결정할 수 있다.
배열 모듈(306)은 수신기 신호(120)를 또한 처리할 수 있다. 또한, 배열 모듈(306)은 수신기 신호(120)의 부분들을 포지셔닝함으로써 수신기 신호(120)를 처리할 수 있다. 배열 모듈(306)은 수신기 신호(120)의 부분들을 포지셔닝함으로써 시퀀스 신호(322)를 생성할 수 있다. 시퀀스 신호(322)는 처리를 위해 원래 의도된 정보에 대한 시퀀스를 갖는 수신기 신호(120)를 기반으로 하는 정보의 배열이다.
예를 들어, 배열 모듈(306)은 전송 채널(122)의 상이한 인스턴스들을 통해 수신되는 수신기 신호(120)의 상이한 부분들을 결합함으로써 시퀀스 신호(322)를 생성할 수 있다. 더 구체적인 예로서, 배열 모듈(306)은 특정 순성 또는 시퀀스에 따라 수신기 정보(128), 추가 수신기 정보(130), 모든 다른 수신기 정보, 및 이들의 파생물로부터 두 개 이상을 결합함으로써 시퀀스 신호(322)를 생성할 수 있다.
또한 예를 들어, 배열 모듈(306)은 다중 입력 다중 출력(MIMO) 통신 방식에 대한 같이, 다중 안테나 부분들을 사용하여 동시에 또는 병렬로 수신되는 수신기 신호(120)의 상이한 부분들을 결합함으로써 시퀀스 신호(322)를 생성할 수 있다. 또한 예를 들어, 배열 모듈(306)은 수신기 신호(120)를 인터리빙하거나 디인터리빙(de-interleaving)함으로써 시퀀스 신호(322)를 생성할 수 있다.
배열 모듈(306)은 송신 장치와 수신 장치 둘 다에 대한 통신 시스템(100)에 알려진 프로세스 또는 방법에 따라 시퀀스 신호(322)를 생성할 수 있다. 배열 모듈(306)은 순열 메커니즘(326) 또는 이의 파생물에 따라 시퀀스 신호(322)를 생성할 수 있다.
예를 들어, 배열 모듈(306)은, 반전(inversion)과 같이, 순열 메커니즘(326) 또는 이의 파생물을 기반으로 하여 순열 모듈(304)의 분할 또는 할당 프로세스를 반전시킬 수 있다. 더 구체적인 예로서, 배열 모듈(306)은 채널(124)에 대한 분할 크기(330)와 동일한 독립적인 카피들에 대응하는 수신기 신호(120)에서 분할 크기(330)의 크기를 갖는 인코딩된 비트들로 시작할 수 있다. 그 후에, 배열 모드(306)은, 추가 수신기 정보(130)와 같이, 전송 채널(122)의 다음 발생 인스턴스에 대한 분할 크기(330)과 동일한 독립적인 카피들에 대응하는 수신기 신호(120)에서 분할 크기(330)의 크기를 갖는 인코딩된 비트들을 추가할 수 있다.
다른 구체적인 예로서, 배열 모듈(306)은 시퀀스 신호(322)의 초기 부분으로서 채널(124)에 대한 N/l개의 독립적인 카피들에 대응하는 수신기 신호(120)의 초기 N/l개의 인코딩된 비트들을 결정할 수 있다. 배열 모듈(306)은 초기 부분 다음의 시퀀스 신호(322)의 다음 순차적 부분으로서 추가 채널(126)에 대한 N/l개의 독립적인 카피들에 대응하는 수신기 신호(120)의 초기 N/l개의 인코딩된 비트들을 결정할 수 있다. 배열 모듈(306)은 메시지 채널 맵(328)을 포함하는, 순열 메커니즘(326)에 따라 전송 채널(122)의 인스턴스들에 대한 순서, 타이밍 스케줄, 회전 순서, 배열 패턴, 또는 이들의 조합에 따라 시퀀스 신호(322)를 마찬가지로 생성할 수 있다.
배열 모듈(306)은 순열 모듈(304)에 대한 대응 부분(counterpart)일 수 있다. 배열 모듈(306)은 순열 모듈(304)에 의해 수행되는 프로세스들을 분할하거나 재배열하는 단계를 역으로 하거나 반전시킬 수 있다. 마찬가지로, 시퀀스 신호(322)는 코딩된 메시지(112)와 유사하거나 병렬일 수 있다.
배열 모듈(306)은 전송 채널(122)의 인스턴스들 중 하나에 폴라 코딩 방식(114)과 관련된 비트 채널(136)의 인스턴스들을 매핑하기 위해 순열 메커니즘(326) 또는 이의 파생물을 구현할 수 있다. 배열 모듈(306)은 채널(124), 추가 채널(126), 전송 채널(122)의 추가 인스턴스들, 또는 이들의 조합에 수신기 신호(120)에 대한 비트 채널(136)의 각각의 인스턴스를 매핑하는 단계를 기반으로 하여 시퀀스 신호(322)를 생성할 수 있다.
비트 채널(136)에 대한 매핑은 전술한 바와 같이 메시지 채널 맵(328) 또는 이의 파생물에 따라 수신기 신호(120)의 부분들을 포지셔닝하는 단계를 기반으로 할 수 있다. 배열 모듈(306)은 순열 모듈(304)에 의해 처리되는 것과 같이 전송 채널(122)의 인스턴스들에 대해 코딩된 메시지(112)를 매핑하는 단계에 대응할 수 있다.
순열 메커니즘(326)을 기반으로 하여 생성된 시퀀스 신호(322)는 컴파운드 채널들을 포함하는 전송 채널(122)을 통해 폴라 코드와의 통신을 제공한다는 것이 밝혀졌다. 순열 메커니즘(326)은 분극을 달성하는 단계를 기반으로 하여 컴파운드 또는 복수의 채널 통신에서 채널들 각각에 대한 재배열 단계를 가능하게 한다. 또한, N/l개의 분할 크기(330)를 기반으로 하여 생성된 시퀀스 신호(322)는 컴파운드 채널에 대한 능력 달성 특성과 함께 컴파운드 채널들을 통한 전송에 대한 통합된 컴파운드 폴라 방식을 가능하게 한다는 것이 밝혀졌다.
또한, 순열 메커니즘(326), 초기 빌딩 블록(312) 및 변환 메커니즘(316)은 컴파운드 채널들을 통해 폴라 코드들을 사용하여 신호들을 인코딩하거나 디코딩할 때 감소된 복잡성을 제공한다는 것이 밝혀졌다. 또한, 순열 메커니즘(326), 초기 빌딩 블록(312) 및 변환 메커니즘(316)은 감소된 복잡성으로 인해 컴파운드 채널들을 포함하는 전송 채널(122)을 통해 수신되는 폴라 코드를 디코딩하는 디코더 모듈(308)에 대한 단일 인스턴스 모듈(324)을 가능하게 한다는 것이 밝혀졌다.
또한, 순열 메커니즘(326)을 기반으로 하여 생성된 시퀀스 신호(322)는 컴파운드 채널에 대한 능력 달성 특성과 함께 컴파운드 채널들을 통한 전송에 대해 통합된 컴파운드 극성 방식을 제공한다는 것이 밝혀졌다. 메시지 채널 맵(328)은 컴파운드 채널들을 통한 통신에 대해 통합된 컴파운드 폴라 방식으로 통신을 구현하기 위해 폴라 코딩 방식(114) 및 순열 메커니즘(326)에 따라 수신기 신호(120)를 재배열하는 방법 또는 프로세스를 상세히 알릴 수 있다.
배열 모듈(306)은 시퀀스 신호(322)를 생성하기 위해 제1 통신부 (216), 제2 통신부 (236), 제1 제어부 (212), 제2 제어부 (234), 또는 이들의 조합을 사용할 수 있다. 배열 모듈(306)은 제1 통신부 (216), 제2 통신부 (236), 제1 저장부 (214), 제2 저장부 (246), 또는 이들의 조합에 전술한 시퀀스 신호(322) 또는 모든 중간 처리 결과들을 저장할 수 있다.
시퀀스 신호(322)를 생성한 후에, 제어 흐름은 디코더 모듈(308)로 전달될 수 있다. 제어 흐름은 인코더 모듈(320)과 순열 모듈(304) 사이에서 전술한 바와 마찬가지로 전달할 수 있지만, 시퀀스 신호(322)와 같이, 배열 모듈(306)의 처리 결과들을 사용한다.
디코더 모듈(308)은 통신 콘텐트(108)의 추정을 표현하는 디코딩 결과를 계산하기 위해 수신기 신호(120)를 디코딩하도록 구성된다. 디코더 모듈(308)은 송신 장치의 송신기 신호(110)에 의해 의도된 통신 콘텐트(108)를 통신하기 위해 시퀀스 신호(322)를 기반으로 하여 수신 장치에 대해 통신 콘텐트(108)를 결정하거나 추정할 수 있다.
디코더 모듈(308)은 인코더 모듈(302)와 관련되거나 병렬일 수 있다. 디코더 모듈(308)은 인코더 모듈(302)에 의해 수행되는 프로세스들을 역으로 하거나 반전시킬 수 있다. 디코더 모듈(308)은 폴라 코딩 방식(114)에 따라 코딩된 메시지(112)와 유사하거나 병렬인 시퀀스 신호(322)를 디코딩하기 위한 것일 수 있다. 디코더 모듈(308)은 초기 빌딩 블록(312) 또는 이의 파생물을 기반으로 하여, 변환 메커니즘(316) 또는 이의 파생물을 기반으로 하여, 또는 이들의 조합을 기반으로 하여 시퀀스 신호(322)를 디코딩할 수 있다. 디코더 모듈(308)은 초기 빌딩 블록(312)의 가역 인스턴스 및 분극율(320)을 극대화하는 초기 빌딩 블록(312)을 기반으로 하여 해당 코딩된 메시지(112) 또는 시퀀스 신호(322)를 디코딩할 수 있다.
디코더 모듈(308)은 폴라 디코더 또는 연속 상쇄 메커니즘(334)을 사용하여 시퀀스 신호(322)를 디코딩할 수 있다. 연속 상쇄 메커니즘(334)은 동일하거나 유사한 단계 또는 명령들의 되풀이되는 반복을 사용하여 통신 신호들을 디코딩하는 프로세스 또는 방법이다. 연속 상쇄 메커니즘(334)은 통신 신호들을 디코딩하는 명령 또는 단계들을 구현하기 위해 회로, 게이트, 능동 또는 수동 구성 요소, 펌웨어, 또는 이들의 조합을 포함할 수 있다. 연속 상쇄 메커니즘(334)은 폴라 코딩 방식(114)에 따라 컴파운드 폴라 변환을 구현하기 위한 것일 수 있다.
디코더 모듈(308)은 '
Figure 112015060823144-pct00027
'으로 표현되는, 비트 채널(136)의 i 번째 인스턴스에 대한 우도 함수를 계산함으로써 연속 상쇄 메커니즘(334)에 따라 시퀀스 신호(322)를 디코딩할 수 있다. 'N'은 n≥1인 N=12n으로 표현되는, 채널 수(314)를 또한 기반으로 할 수 있는, 콘텐트 블록 크기(138)를 표현할 수 있다. 디코더 모듈(308)은 연속 상쇄 메커니즘(334)에 따라 채널 관찰 및 기본 채널들의 특성들을 주어진 비트 채널 재귀식(recursion formula)들로부터 유도된 계산들을 사용하여 재귀적으로 우도 함수를 계산할 수 있다.
예를 들어, 디코더 모듈(308)은 전송 채널(122)의 추정치,
Figure 112015060823144-pct00028
으로 표현되는 수신기 신호(120), 로그 우도 계산, 비율 또는 이들의 파생물, 또는 이들의 조합을 사용하여 우도 함수를 계산할 수 있다. 더 구체적인 예로서, 연속 상쇄 메커니즘(334)은 3의 채널 수(314)에 대해 수신기 신호(120)에 대해 우도비(LR)를 계산하기 위한 프로세스 또는 구현들을 표함할 수 있다.
계속해서 예를 들면, 수신기 정보(128)는 L1으로 표현되는 제1 우도비를 계산하기 위해 사용될 수 있고, (추가 수신기 정보(130)는 L2로 표현되는 제2 우도비를 계산하기 위해 사용될 수 있고, 수신기 정보의 제3 인스턴스는 L3로 표현되는 제3 우도비를 계산하기 위해 사용될 수 있다). 디코더 모듈(308)은 수학식 7과 같이 3의 채널 수(314)에 대해 우도 함수를 계산할 수 있다.
Figure 112015060823144-pct00029
수학식 7에 대해, 수신기 정보(128)는 'y1'으로 표현될 수 있고, 추가 수신기 정보(130)는 'y2'로 표현될 수 있고, 수신기 정보의 제3 인스턴스는 'y3'으로 표현될 수 있다. 그에 상응하여, 송신기 정보(132)는 'u1'으로 표현될 수 있고, 추가 수신기 정보(130)는 'u2'로 표현될 수 있고, 송신기 정보의 제3 인스턴스는 'u3'으로 표현될 수 있다. 연속 상쇄 메커니즘(334)은 채널 수(314)의 일반적인 인스턴스에 대해, 2의 채널 수(314)에 대해, 또는 이들의 조합에 대해 수학식 7과 유사한 방법 또는 구현을 또한 포함할 수 있다.
연속 상쇄 메커니즘(334)은 우도 함수 또는 이의 결과를 계산하기 위해, 방법 또는 프로세스, 또는 이들의 구현을 포함할 수 있다. 디코더 모듈(308)은 통신 시스템(100), 표준 ,또는 이들의 조합에 의해 미리 결정된 바와 같이 연속 상쇄 메커니즘(334)을 포함할 수 있다. 연속 상쇄 메커니즘(334)은 그들의 인덱스의 비트 반전을 통해 인터레이스된 짝수-홀수로서 비트들의 제1 절반 및 제2 절반을 배열하기 위한 것일 수 있다.
디코더 모듈(308)은 단일 인스턴스 모듈(324)일 수 있다. 디코더 모듈(308)은 연속 상쇄 메커니즘(334)을 사용하여 단일 인스턴스 모듈(324)로서 구현될 수 있다. 디코더 모듈(308)은 펌웨어 또는 하드웨어 피드백 루프를 사용하는 것과 같이, 루프 또는 재귀 함수(recursive function)를 포함하거나, 루프 또는 재귀 함수와 함께 구현될 수 있다.
디코더 모듈(308)은 우도 함수를 기반으로 하여 오류 매개변수를 계산할 수 있다. 디코더 모듈(308)은 우도 함수 또는 그의 결과, 오류 매개변수, 또는 이들의 조합을 포함하는 피드백 정보를 생성하고 전송할 수 있다. 예를 들어, 피드백 정보는 승인 응답, 전송 패널(122)에 대한 추정치 또는 상태, 다른 프로토콜 기반 응답들, 또는 이들의 조합을 포함할 수 있다. 인코더 모듈(302)은 전술한 바와 같은 추가 처리를 위해 피드백 정보를 사용할 수 있다.
초기 빌딩 블록(312), 변환 메커니즘(316), 및 연속 상쇄 메커니즘(334)은 수신기 신호(120)를 디코딩할 때 더 낮은 복잡성을 제공한다는 것이 밝혀졌다. 초기 빌딩 블록(312)은 기하급수적으로 증가하는 처리 어려움들을 제시하는, 기하급수적으로 계산하기 어려운 Bharracharryaa 매개변수들을 사용하는 대신에 비트 채널들의 오류의 추정된 확률의 사용을 가능하게 할 수 있다. 단일 인스턴스 모듈(324)로서의 디코더 모듈(308)은 크기 및 복잡성의 감소를 기반으로 하여 더 간단한 처리 및 통합된 컴파운드 폴라 방식을 제공한다는 것이 밝혀졌다.
통신 시스템(100)의 작동 방법(300) 또는 제어 흐름(300)은 폴라 코딩 방식에 따라 전송 채널들을 통해 수신기 신호에 대응하는 송신기 신호를 통신하기 위해 안테나를 사용하여 수신기 신호를 수신하는 단계; 통신부 을 사용하여 순열 메커니즘에 따라 수신기 신호를 기반으로 하여 시퀀스 신호를 생성하는 단계; 및 장치와 송신기 신호에 의해 의도되는 통신 콘텐트를 통신하기 위해 시퀀스 신호를 기반으로 하여 통신 콘텐트를 결정하는 단계를 포함한다.
통신 시스템(100)의 작동 방법(300) 또는 제어 흐름(300)은 폴라 코딩 방식에 따라 통신 콘텐트를 표현하기 위해 통신부 을 사용하여 코딩된 메시지를 결정하는 단계; 전송 채널들에 코딩된 메시지를 매핑하기 위해 메시지 채널 맵을 생성하는 단계; 및 장치와 전송 채널들을 통해 송신기 신호를 통신하기 위해 메시지 채널 맵에 따라 코딩된 메시지를 기반으로 하여 안테나를 사용하여 송신기 신호를 전송하는 단계를 더 포함한다.
본 발명에서 기술한 모듈들은 제1 통신부 (216), 제2 통신부 (236), 제1 제어부 (216), 제2 제어부 (238), 또는 이들의 조합에서, 수동 회로, 능동 회로, 또는 둘 다를 포함하는, 하드웨어 가속기들, 또는 하드웨어 구현일 수 있다. 또한, 모듈들은 제1 장치(102) 또는 제2 장치(106) 내이지만 제1 통신부 (216), 제2 통신부 (236), 제1 제어부 (216), 제2 제어부 (238), 또는 이들의 조합의 외부에서, 수동 회로, 능동 회로, 또는 둘 다를 포함하는, 하드웨어 가속기들, 또는 하드웨어 구현일 수 있다.
통신 시스템(100)은 일 예로서 모듈 기능들 또는 순서로 기술되었다. 통신 시스템(100)은 상이하게 모듈들을 분할할 수 있고, 또는 상이하게 모듈들의 순서를 정할 수 있다. 예를 들어, 인코더 모듈(302) 및 순열 모듈(304)의 기능들은 결합될 수 있다. 또한 예를 들어, 배열 모듈(306)은 수신기 신호(120)를 수신하기 위한 서브 모듈을 포함할 수 있다. 또한 예를 들어, 통신 시스템(100)은 변조 방식에 따르는 것과 같이, 송신기 신호(110)를 추가 처리하고, 송신기 신호(110)를 전송하고, 이들의 조합을 수행하기 위해 순열 모듈(304) 다음에 별도의 모듈을 포함할 수 있다.
설명을 위해, 다양한 모듈들이 제1 장치(102) 또는 제2 장치(106)에 고유한 것으로서 기술되었다. 그러나, 모듈들은 상이하게 분산될 수 있음을 알 것이다. 예를 들어, 다양한 모듈들이 상이한 장치에서 구현될 수 있거나, 모듈들의 기능들이 복수의 장치들에 걸쳐서 분산될 수 있다. 또한 일 예로서, 다양한 모듈들이 비일시적 기억 매체에 저장될 수 있다.
더 구체적인 예로서, 전술된 하나 이상의 모듈들은, 제조를 위한, 상이한 시스템, 상이한 장치, 상이한 사용자 또는 이들의 조합에 대한 분산을 위한 비일시적 기억 매체, 또는 이의 조합에 저장될 수 있다. 또한 더 구체적인 예로서, 전술한 모듈들은 칩 또는 프로세서와 같은 단일 하드웨어부 을 사용하여, 또는 복수의 하드웨어부 을 통해 저장되거나 구현될 수 있다.
본 발명에서 기술된 모듈들은 비일시적 컴퓨터 판독 가능 매체에 저장될 수 있다. 제1 통신부 (216), 제2 통신부 (236), 제1 저장부 (214), 제2 저장부 (246), 또는 이들의 조합은 비일시적 컴퓨터 판독 가능 매체를 표현할 수 있다. 제1 통신부 (216), 제2 통신부 (236), 제1 저장부 (214), 제2 저장부 (246), 또는 이들의 조합, 또는 그 안의 부분은 제1 장치(102), 제2 장치(106), 또는 이들의 조합으로부터 제거 가능할 수 있다. 비일시적 컴퓨터 판독 가능 매체의 예들은 비휘발성 메모리 카드나 스틱, 외부 하드 디스크 드라이브, 테이프 카세트, 또는 광학 디스크일 수 있다.
전송 채널(122)의 컴파운드 인스턴스를 통해 폴라 코딩 방식(114)으로부터의 물리적 변환은 제1 장치(102) 상에서 사용자를 위해 표시되거나 재생되는 콘텐트와 같이, 물리적 세계에서의 움직임을 초래한다. 제1 장치(102)에서 재생산되는 호출자의 음성 신호 또는 네비게이션 정보와 같은 콘텐트는 호출자에게 회신하거나 네비게이션 정보를 따르는 것과 같은 사용자의 움직임에 영향을 미칠 수 있다. 물리적 세계에서의 움직임은 수신자 신호(120)를 추가로 처리하는 초기 빌딩 블록(312) 또는 분극율(320)에 영향을 미칠 수 있고, 통신 시스템(100)에 피드백될 수 있는, 피드백 정보, 전송 채널(122)에 변화를 초래한다.
이제 도 4를 참조하면, 도 4에는 도 1의 통신 시스템의 예시적인 블록도(400)가 도시된다. 예시적인 블록도(400)는 2의 도 3의 채널 수(314)를 갖는 도 1의 전송 채널(122)의 컴파운드 인스턴스들을 사용하는 통신 시스템(100)을 기술할 수 있다. 통신 시스템(100)은 수신기 정보(128) 및 추가 수신기 정보(130)를 수신하는 채널(124) 및 추가 채널(126)을 사용하여 송신기 정보(132) 및 추가 송신기 정보(134)를 전송할 수 있다.
이제 도 5를 참조하면, 도 5에는 도 1의 통신 시스템(100)의 상세한 대안적인 제어 흐름(500)이 도시된다. 상세한 대안적인 제어 흐름(500)은 도 3의 초기 빌딩 블록(312)을 포함하는, 도 4의 예시적인 블록도(400)에 도 3의 전송 메커니즘(316)을 적용하는 단계를 기반으로 할 수 있다.
통신 시스템(100)은 도 1의 폴라 코딩 방식(114)에 대해 도 1의 코딩된 메시지(112)를 구성하기 위해 도 3의 인코더 모듈(302)을 사용할 수 있다. 코딩된 메시지(112)는 도 1의 콘텐트 블록 크기(138)에 대해 처리될 수 있다. 인코더 모듈(302)은 도 3의 초기 빌딩 블록(312)을 포함하는, 예시적인 블록도(400)에 전송 메커니즘(316)을 적용할 수 있다. 변환 메커니즘(316) 및 초기 빌딩 블록(312)의 적용은 도 1의 비트 채널(136)의 두 개의 인스턴스를 또한 분극화할 수 있다.
도 1의 전송 채널(122)은 도 4의 채널(124)의 복수의 독립적인 카피들의 'N/2'개의 인스턴스 및 도 4의 추가 채널(126)의 'N/2'개의 독립적인 카피를 포함할 수 있다. 전송 채널(122)은 임의의 순서에 따라 복수의 인스턴스를 포함할 수 있다.
코딩된 메시지(112)는 n번째 송신기 정보(502)까지 인스턴스들에 대응할 수 있다. 도 1의 수신기 신호(120)의 해당 인스턴스는 n번째 수신기 정보(504)까지 포함할 수 있다.
순열 메커니즘(326)은 도 3의 순열 모듈(304)에 대해 전술한 바와 같은 여러 상이한 구현들을 포함할 수 있다. 예를 들어, 인코딩된 비트들,
Figure 112015060823144-pct00030
,의 제1 절반은 W1을 통해 전송될 수 있고,
Figure 112015060823144-pct00031
은 W2를 통해 전송될 수 있다. 순열 메커니즘(326)은 'π'로 표현될 수 있다. N의 콘텐트 블록 크기(138) 또는 i=1,2,…,N을 포함하는 코드를 구성하기 위해, ui는 제로로 설정되거나 나쁜 비트 채널인지, 좋은 비트 채널인지에 따라 정보 비트를 전달하도록 설정된다.
이제 도 6을 참조하면, 도 6에는 채널 결합 작업을 예시하는 블록도(600)가 도시된다. 블록도(600)는 도 4에 도시된 채널 결합 작업을 상세히 알릴 수 있다.
채널 결합 작업은 제1 작업(602) 및 제2 작업(604)으로 표현될 수 있다. 제1 작업(602)은
Figure 112015060823144-pct00032
로 표현될 수 있고, 제2 작업(604)은
Figure 112015060823144-pct00033
로 표현될 수 있다.
채널(124) 및 추가 채널(126)의 두 개의 이진 입력 이산 비기억 채널을 표현하는 W1 및 W2, 및
Figure 112015060823144-pct00034
를 사용하는
Figure 112015060823144-pct00035
및
Figure 112015060823144-pct00036
에 대해, 제1 작업(602)은 다른 B-DMC를 나타내는
Figure 112015060823144-pct00037
로 또한 표현될 수 있다. 모든
Figure 112015060823144-pct00038
및
Figure 112015060823144-pct00039
에 대해 제1 작업(602)에 대한 전이 확률은 수학식 8로 주어질 수 있다.
Figure 112015060823144-pct00040
제1 작업에 대해 기술된 바와 같은 동일한 조건에 대해, 제2 작업(604)은
Figure 112015060823144-pct00041
로 또한 표현될 수 있다. 제2 작업(604)은 모든
Figure 112015060823144-pct00042
및
Figure 112015060823144-pct00043
에 대한 전이 확률이 수학식 9로 주어질 수 있는 다른 B-DMC를 나타낼 수 있다.
Figure 112015060823144-pct00044
도 5의 상세한 대안적인 제어 흐름(500)은 병렬로 결합된 채널들
Figure 112015060823144-pct00045
및
Figure 112015060823144-pct00046
로, 도 3의 인코더 모듈(302)에 대해 전술한 바와 같이 도 3의 초기 빌딩 블록(312), 도 3의 변환 메커니즘(316), 또는 이들의 조합을 사용하는 것과 같이, 도 1의 폴라 코딩 방식(114)을 구현하는 단계와 동등할 수 있다. 상세한 대안적인 제어 흐름(500)에 대한 채널 분극 정리는 각각
Figure 112015060823144-pct00047
및
Figure 112015060823144-pct00048
에 대한 결과들을 사용하여 확립될 수 있다. 폴라 코딩 방식(114)을 구현하는 폴라 변환은 '
Figure 112015060823144-pct00049
'로 표현될 수 있다.
도 1의 비트 채널(136)의 개별 인스턴스들은 유사한 방법으로 기술될 수 있다. 균일하고 독립적이고 동등하게 분산된 확률 변수(random variable)
Figure 112015060823144-pct00050
에 대해,
Figure 112015060823144-pct00051
부터
Figure 112015060823144-pct00052
까지의 채널을 나타내는
Figure 112015060823144-pct00053
를 사용하여, 로 표시되는 i번째 비트 채널은 수학식 10으로 주어지는 전이 확률로 표현될 수 있다.
Figure 112015060823144-pct00054
통신 시스템(100)은 변환 메커니즘(316)
Figure 112015060823144-pct00055
에 의해 통신 콘텐트(108)에 대해 벡터
Figure 112015060823144-pct00056
를 곱하고, N개의 채널
Figure 112015060823144-pct00057
을 통해 결과 송신기 신호(110)를 전송할 수 있다. 통신 시스템(100)은 전술한 바와 같이 곱하고, 배열하고, 전송하기 위해 인코더 모듈(302) 및 순열 모듈(304)을 사용할 수 있다.
예를 들어, 인코더 모듈(302), 순열 모듈(304), 또는 이들의 조합은 오름차순으로 피드백 정보를 사용하여 그들의 추정된 오류 확률을 기반으로 하여 비트 채널들을 분류할 수 있다. 이후 인코더 모듈(302), 순열 모듈(304), 또는 이들의 조합은 정보 비트들을 전달하기 위해 분류된 채널들의 첫 번째 N/2을 선택할 수 있다. 선택된 채널들은 도 3의 메시지 채널 맵(328)을 생성하기 위해 사용될 수 있다.
이제 도 7를 참조하면, 도 7에는 도 1의 통신 시스템(100)의 다른 예시적인 블록도(700)가 도시된다. 예시적인 블록도(700)는 3의 도 3의 채널 수(314)를 갖는 도 1의 전송 채널(122)의 컴파운드 인스턴스들을 사용하는 통신 시스템(100)을 기술할 수 있다. 예시적인 블록도(700)는 전술한 일반적인 방법을 기술하기 위한 것일 수 있다.
다른 예시적인 블록도(700)는 모든 추가적인 송신기 정보의 적어도 하나의 인스턴스를 표현하는 제3 송신기 정보(702)를 보여줄 수 있다. 제3 채널(704) 및 제3 수신기 정보(706)는 전술한 바와 같이 모든 추가적인 채널 또는 수신기 정보의 적어도 하나의 인스턴스를 마찬가지로 표현할 수 있다.
이제 도 8를 참조하면, 도 8에는 도 1의 통신 시스템(100)의 상이한 상세한 대안적인 제어 흐름(800)이 도시된다. 상이한 상세한 대안적인 제어 흐름(800)은 생성 행렬(322), 또는 도 7의 다른 예시적인 블록도(700)에 적용되는,
Figure 112015060823144-pct00058
로 표현되는 결합인 도 3의 초기 빌딩 블록(312)과 도 3의 변환 메커니즘(316)의 결합을 포함할 수 있다.
상이한 상세한 대안적인 제어 흐름(800)은 도 5의 상세한 대안적인 제어 흐름(500)과 유사할 수 있지만, 3의 값을 갖는 도 3의 채널 수(314)를 갖는 일반적인 방법을 기술하기 위한 것이다. 상이한 상세한 대안적인 제어 흐름(800)은 도 4와 도 5 사이에서와 같이 단지 변환 메커니즘(316) 대신에
Figure 112015060823144-pct00059
을 적용할 수 있다. 도 3의 인코더 모듈(302), 도 3의 배열 모듈(306), 도 1의 제1 장치(102), 도 1의 제2 장치(106), 또는 이들의 조합은 도 3의 채널 수를 결정할 수 있고, 그에 따라 상세한 대안적인 제어 흐름(500) 또는 상이한 상세한 대안적인 제어 흐름(800)에 대해 처리할 수 있다.
결과 방법, 프로세스, 장치(apparatus), 장치(device), 제품(product), 및/또는 시스템은 간단하고, 비용 효율적이고, 복잡하지 않고, 매우 용도가 많고, 정확하고, 민감하고, 효과적이며, 준비되어 있는 효율적이고 경제적인 제조, 어플리케이션, 및 활용을 위해 알려진 구성 요소들을 구성함으로써 구현될 수 있다. 본 발명의 일 실시예의 다른 중요한 양태는 그것이 비용을 감소시키고, 시스템을 단순화하고, 성능을 개선하는 역사적 트렌드를 가치있게 지원하고 서비스한다는 것이다.
따라서, 본 발명의 일 실시예의 이들 및 다른 유용한 양태들은 적어도 다음 레벨까지 기술의 상태를 발전시킨다.
본 발명은 특정한 최상의 모드와 함께 설명되었지만, 많은 대체예, 수정예 및 변형예들이 이전의 설명을 고려하여 당업자에게 명백할 것이라는 것을 이해해야 한다. 따라서, 포함된 특허 청구 범위의 범위 내에 있는 이러한 모든 대체예, 수정예, 및 변형예를 포함하도록 의도된다. 본 명세서에 명시되거나 첨부 도면들에 도시된 모든 사항들은 예시적이고 비 제한적인 의미로 해석된다.
없음

Claims (18)

  1. 통신 장치에 있어서:
    폴라 코딩(polar coding) 방식에 따라 전송 채널들을 통해 수신기 신호에 대응하는 송신기 신호를 통신하기 위해 상기 수신기 신호를 수신하도록 구성되는 안테나; 및
    상기 안테나에 결합되고 상기 수신기 신호를 처리하도록 구성된 통신부를 포함하고,
    상기 수신기 신호는 분극율(polarization rate)이 최대 값으로 되도록 하는 초기 빌딩 블록에 기초하여 코딩된 메시지를 표현하며,
    상기 통신부는:
    순열 메커니즘(permutation mechanism)에 따라 상기 수신기 신호를 기반으로 하여 시퀀스 신호(sequenced-signal)를 생성하도록 구성되는 배열 모듈; 및
    상기 배열 모듈에 결합되고, 상기 송신기 신호에 의해 의도되는 통신 콘텐트를 통신하기 위해 상기 시퀀스 신호를 기반으로 하여 상기 통신 콘텐트를 결정하도록 구성되는 디코더 모듈을 포함하는 장치.
  2. 청구항 1에 있어서,
    상기 디코더 모듈은 단일 인스턴스 모듈인 장치.
  3. 청구항 1에 있어서,
    상기 배열 모듈은 상기 전송 채널들 중 하나에 폴라 코딩 방식과 관련된 비트 채널을 매핑하기 위해 상기 순열 메커니즘을 구현하도록 구성되는 장치.
  4. 청구항 1에 있어서,
    상기 통신부는 상기 폴라 코딩 방식에 따라 상기 초기 빌딩 블록 및 변환 메커니즘을 기반으로 하여 상기 코딩된 메시지를 표현하기 위해 상기 수신기 신호를 처리하도록 구성되는 장치.
  5. 청구항 1에 있어서,
    상기 안테나는, 채널 및 추가 채널을 통해 수신되는 상기 수신기 신호를 표현하기 위한 수신기 정보 및 추가 수신기 정보를 포함하는 상기 수신기 신호를 수신하도록 구성되고,
    상기 통신부는 연속 상쇄 메커니즘을 구현하도록 구성되는 상기 디코더 모듈을 포함하는 장치.
  6. 통신 장치에 있어서:
    분극율(polarization rate)이 최대 값으로 되도록 하는 초기 빌딩 블록을 계산하고, 폴라 코딩 방식에 따라 통신 콘텐트를 표현하기 위해 상기 초기 빌딩 블록을 기반으로 하여 코딩된 메시지를 결정하도록 구성되는 인코더 모듈과,
    상기 인코더 모듈에 결합되고, 전송 채널들에 상기 코딩된 메시지를 매핑하기 위해 메시지 채널 맵을 생성하고, 상기 메시지 채널 맵에 따라 상기 코딩된 메시지를 기반으로 송신기 신호를 생성하도록 구성되는 순열 모듈을 포함하는 통신부와,
    상기 통신부에 결합되고, 상기 송신기 신호를 전송하도록 구성되는 안테나를 포함하는 장치.
  7. 청구항 6에 있어서,
    상기 인코더 모듈은 변환 메커니즘을 기반으로 하여 상기 코딩된 메시지를 결정하도록 구성되는 장치.
  8. 청구항 6에 있어서,
    상기 인코더 모듈은, 채널 및 추가 채널을 포함하는 상기 전송 채널들의 인스턴스들을 표현하기 위한 채널 수를 결정하도록 구성되고;
    상기 순열 모듈은, 상기 코딩된 메시지 및 상기 채널 수를 기반으로 하여 송신기 정보 및 추가 송신기 정보를 결정하도록 구성되고;
    상기 안테나는, 상기 채널 및 상기 추가 채널에 대응하는 상기 송신기 신호를 표현하기 위한 상기 송신기 정보 및 상기 추가 송신기 정보를 포함하는 상기 송신기 신호를 전송하도록 구성되는 장치.
  9. 청구항 6에 있어서,
    상기 인코더 모듈은, 상기 초기 빌딩 블록에 대한 가역 인스턴스(invertible instance)를 계산하도록 구성되는 장치.
  10. 통신 장치의 작동(operation) 방법으로서,
    폴라 코딩 방식에 따라 전송 채널들을 통해 수신기 신호에 대응하는 송신기 신호를 통신하기 위해 안테나를 사용하여 상기 수신기 신호를 수신하는 과정과, 상기 수신기 신호는 분극율(polarization rate)이 최대 값으로 되도록 하는 초기 빌딩 블록에 기초하여 코딩된 메시지를 표현하고,
    순열 메커니즘에 따라 상기 수신기 신호를 기반으로 하여 시퀀스 신호를 생성하는 과정과,
    상기 송신기 신호에 의해 의도되는 통신 콘텐트를 통신하기 위해 상기 시퀀스 신호를 기반으로 하여 상기 통신 콘텐트를 결정하는 과정을 포함하는 방법.
  11. 청구항 10에 있어서,
    상기 통신 콘텐트를 결정하는 과정은, 단일 인스턴스 모듈로 상기 통신 콘텐트를 결정하는 과정을 포함하는 방법.
  12. 청구항 10에 있어서,
    상기 시퀀스 신호를 생성하는 과정은, 상기 전송 채널들 중 하나에 폴라 코딩 방식과 관련된 비트 채널을 매핑하기 위해 상기 순열 메커니즘을 구현하는 과정을 포함하는 방법.
  13. 청구항 10에 있어서,
    상기 수신기 신호를 수신하는 과정은, 상기 폴라 코딩 방식에 따라 상기 초기 빌딩 블록 및 변환 메커니즘을 기반으로 하여 상기 코딩된 메시지를 표현하기 위해 상기 수신기 신호를 수신하는 과정을 포함하는 방법.
  14. 청구항 10에 있어서,
    상기 수신기 신호를 수신하는 과정은, 채널 및 추가 채널을 통해 수신되는 상기 수신기 신호를 표현하기 위한 수신기 정보 및 추가 수신기 정보를 포함하는 상기 수신기 신호를 수신하는 과정을 포함하고,
    상기 통신 콘텐트를 결정하는 과정은, 연속 상쇄 메커니즘을 구현하는 과정을 포함하는 방법.
  15. 통신 장치의 작동(operation) 방법으로서,
    분극율(polarization rate)이 최대 값으로 되도록 하는 초기 빌딩 블록을 계산하는 과정과,
    폴라 코딩 방식에 따라 통신 콘텐트를 표현하기 위해 상기 초기 빌딩 블록을 기반으로 하여 코딩된 메시지를 결정하는 과정과,
    전송 채널들에 상기 코딩된 메시지를 매핑하기 위해 메시지 채널 맵을 생성하는 과정과,
    상기 메시지 채널 맵에 따라 상기 코딩된 메시지를 기반으로 송신기 신호를 생성하는 과정과,
    상기 송신기 신호를 안테나로 전송하는 과정을 포함하는 방법.
  16. 청구항 15에 있어서,
    상기 코딩된 메시지를 결정하는 과정은, 변환 메커니즘을 기반으로 하여 상기 코딩된 메시지를 결정하는 과정을 포함하는 방법.
  17. 청구항 15에 있어서,
    채널 및 추가 채널을 포함하는 상기 전송 채널들의 인스턴스들을 표현하기 위한 채널 수를 결정하는 과정과,
    상기 코딩된 메시지 및 상기 채널 수를 기반으로 하여 송신기 정보 및 추가 송신기 정보를 결정하는 과정을 더 포함하고,
    상기 송신기 신호를 전송하는 과정은, 상기 채널 및 상기 추가 채널에 대응하는 상기 송신기 신호를 표현하기 위한 상기 송신기 정보 및 상기 추가 송신기 정보를 포함하는 상기 송신기 신호를 전송하는 과정을 포함하는 방법.
  18. 청구항 15에 있어서,
    상기 코딩된 메시지를 결정하는 과정은, 상기 초기 빌딩 블록에 대한 가역 인스턴스(invertible instance)를 계산하는 과정을 포함하는 방법.
KR1020157016760A 2012-12-18 2013-12-18 컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 그 작동 방법 KR102193183B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261738563P 2012-12-18 2012-12-18
US61/738,563 2012-12-18
US14/108,981 US9083387B2 (en) 2012-12-18 2013-12-17 Communication system with compound coding mechanism and method of operation thereof
US14/108,981 2013-12-17
PCT/KR2013/011824 WO2014098480A1 (en) 2012-12-18 2013-12-18 Communication system with compound coding mechanism and method of operation thereof

Publications (2)

Publication Number Publication Date
KR20150096429A KR20150096429A (ko) 2015-08-24
KR102193183B1 true KR102193183B1 (ko) 2020-12-18

Family

ID=50930874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157016760A KR102193183B1 (ko) 2012-12-18 2013-12-18 컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 그 작동 방법

Country Status (4)

Country Link
US (1) US9083387B2 (ko)
EP (1) EP2936721B1 (ko)
KR (1) KR102193183B1 (ko)
WO (1) WO2014098480A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724715B2 (en) 2011-02-17 2014-05-13 Massachusetts Institute Of Technology Rateless and rated coding using spinal codes
US9160399B2 (en) 2012-05-24 2015-10-13 Massachusetts Institute Of Technology System and apparatus for decoding tree-based messages
US9270412B2 (en) * 2013-06-26 2016-02-23 Massachusetts Institute Of Technology Permute codes, iterative ensembles, graphical hash codes, and puncturing optimization
US9467253B2 (en) * 2013-07-09 2016-10-11 Samsung Electronics Co., Ltd. Computing system with coordinated multiple-access mechanism and method of operation thereof
US10135460B2 (en) 2013-10-01 2018-11-20 Texas Instruments Incorporated Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
US9602241B2 (en) 2013-12-17 2017-03-21 Samsung Electronics Co., Ltd. Computing system with polar processing mechanism and method of operation thereof
KR101844438B1 (ko) * 2014-02-21 2018-04-02 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 비율 매칭 방법 및 장치
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder
CA2968892C (en) * 2014-11-27 2019-03-05 Huawei Technologies Co., Ltd. Polar code rate matching method and apparatus, and wireless communications device
JP6455766B2 (ja) * 2014-12-22 2019-01-23 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 極性符号の符号化方法および符号化装置
US9722651B2 (en) * 2015-01-09 2017-08-01 Qualcomm Incorporated Adaptive channel coding using polarization
US9479291B2 (en) 2015-02-13 2016-10-25 Samsung Electronics Co., Ltd. Apparatus and method of constructing polar code
US9742440B2 (en) 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US10581462B2 (en) * 2015-12-01 2020-03-03 Huawei Technologies Co., Ltd. Signature-enabled polar encoder and decoder
CN105656604B (zh) * 2016-01-21 2019-03-26 北京邮电大学 一种比特交织极化编码调制方法及装置
CN109478897B (zh) * 2016-07-25 2023-05-12 高通股份有限公司 用于构造极化码的方法和装置
WO2018031715A1 (en) * 2016-08-10 2018-02-15 Idac Holdings, Inc. Priority-based channel coding for control information
CN108631789B (zh) 2016-10-25 2019-07-09 华为技术有限公司 编码、译码方法及设备
US10069510B2 (en) 2016-11-21 2018-09-04 Samsung Electronics Co., Ltd. System and method for maximal code polarization
EP3529901B1 (en) 2016-12-23 2020-10-07 Huawei Technologies Co., Ltd. Apparatus and method for generating polar codes
US10686556B2 (en) * 2017-01-17 2020-06-16 Qualcomm Incorporated Robust and universal polar codes
CN108809332B (zh) * 2017-05-05 2021-09-03 华为技术有限公司 一种Polar码传输方法及装置
CN112953558B (zh) 2017-07-21 2024-06-04 华为技术有限公司 一种Polar码编码方法及装置
US10659194B2 (en) 2017-08-02 2020-05-19 Huawei Technologies Co., Ltd. Polar code encoding method and apparatus in wireless communications
CN108650053B (zh) * 2017-08-02 2019-04-19 华为技术有限公司 一种Polar码编码方法及装置
US11647563B2 (en) * 2017-08-11 2023-05-09 Apple Inc. Physical downlink shared channel transmission for multi-point
WO2019037841A1 (en) 2017-08-23 2019-02-28 Huawei Technologies Co., Ltd. DEVICE AND METHOD FOR GENERATING MULTI-CORE POLAR CODE
CN110380815B (zh) * 2019-05-28 2020-06-16 浙江大学 一种非退化复合信道下极化码的编码构造方法
CN114430890A (zh) * 2019-07-03 2022-05-03 华为技术有限公司 滑动窗口以及极化码的逐子块式的编码和解码

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231683B2 (en) * 2006-08-21 2016-01-05 Koninklijke Philips N.V. Transform-domain feedback signaling for MIMO communication
US7551026B2 (en) * 2007-07-31 2009-06-23 Broadcom Corporation Method and system for polar modulation with discontinuous phase for RF transmitters with power control
US8750414B2 (en) * 2007-07-31 2014-06-10 Broadcom Corporation Method and system for polar modulation with discontinuous phase
US7656337B2 (en) 2008-03-31 2010-02-02 Linear Technology Corporation Method and system for bit polarization coding
US9143267B2 (en) * 2011-10-27 2015-09-22 Empire Technology Development Llc Low complexity and power efficient error correction coding schemes
US9176927B2 (en) * 2011-11-08 2015-11-03 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for decoding polar codes
US10153811B2 (en) * 2012-06-14 2018-12-11 Samsung Electronics Co., Ltd. Communication system with communication-layer maximization mechanism and method of operation thereof
US9503126B2 (en) * 2012-07-11 2016-11-22 The Regents Of The University Of California ECC polar coding and list decoding methods and codecs
US8879657B2 (en) * 2012-09-07 2014-11-04 Samsung Electronics Co., Ltd. Communication system with whitening feedback mechanism and method of operation thereof

Also Published As

Publication number Publication date
KR20150096429A (ko) 2015-08-24
US9083387B2 (en) 2015-07-14
US20140169492A1 (en) 2014-06-19
EP2936721A4 (en) 2016-08-24
WO2014098480A1 (en) 2014-06-26
EP2936721A1 (en) 2015-10-28
EP2936721B1 (en) 2021-03-03

Similar Documents

Publication Publication Date Title
KR102193183B1 (ko) 컴파운드 코딩 메커니즘을 사용하는 통신 시스템 및 그 작동 방법
US9602241B2 (en) Computing system with polar processing mechanism and method of operation thereof
KR102148155B1 (ko) 반복 응답 결합 메커니즘을 가진 통신 시스템 및 그 동작 방법
KR102067521B1 (ko) 통신 계층 극대화 메커니즘을 갖는 통신 시스템 및 그 동작 방법
US9312968B2 (en) Computing system with power estimation mechanism and method of operation thereof
KR102166411B1 (ko) 화이트닝 피드백 메커니즘을 사용하는 통신 시스템 및 그 동작 방법
US9467253B2 (en) Computing system with coordinated multiple-access mechanism and method of operation thereof
US9071983B2 (en) Communication system with repeat-response processing mechanism and method of operation thereof
US9203659B2 (en) Computing system with interference classification mechanism and method of operation thereof
KR102177755B1 (ko) 플렉서블 반복 응답 메커니즘을 사용하는 통신 시스템 및 이의 운영 방법
US9602236B2 (en) Computing system with decoding adjustment mechanism and method of operation thereof
US9215017B2 (en) Computing system with decoding sequence mechanism and method of operation thereof
KR102114167B1 (ko) 통신 시스템에서 화이트닝 방법 및 장치
KR102117981B1 (ko) 수신기 최적화 메커니즘을 사용하는 통신 시스템 및 그 동작 방법
US8897406B2 (en) Communication system with iterative detector and decoder and method of operation thereof
US9467216B2 (en) Computing system with joint-transmission mechanism and method of operation thereof
KR20200067955A (ko) 피드백 동작 방식의 통신 시스템과 그에 따른 동작 방법
KR20150095596A (ko) 공동 전송 매커니즘을 갖는 컴퓨팅 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant