KR102191697B1 - 멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템 - Google Patents

멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템 Download PDF

Info

Publication number
KR102191697B1
KR102191697B1 KR1020200142481A KR20200142481A KR102191697B1 KR 102191697 B1 KR102191697 B1 KR 102191697B1 KR 1020200142481 A KR1020200142481 A KR 1020200142481A KR 20200142481 A KR20200142481 A KR 20200142481A KR 102191697 B1 KR102191697 B1 KR 102191697B1
Authority
KR
South Korea
Prior art keywords
slave
master
ethernet
vlbi
control
Prior art date
Application number
KR1020200142481A
Other languages
English (en)
Inventor
송민규
제도흥
한정열
Original Assignee
한국 천문 연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국 천문 연구원 filed Critical 한국 천문 연구원
Priority to KR1020200142481A priority Critical patent/KR102191697B1/ko
Application granted granted Critical
Publication of KR102191697B1 publication Critical patent/KR102191697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템에 관한 것으로, 우주로부터 전파신호를 수집하는 안테나; 상기 안테나로부터 필요한 대역을 필터링하여 수신하는 수신기; 상기 수신기의 작동을 보조하는 인스트루먼트 및 디바이스; 상기 인스트루먼트 및 디바이스를 제어하고 모니터하는 네트워크 제어 및 모니터링부;를 포함하되, 상기 네트워크 제어 및 모니터링부는 인스트루먼트 및 디바이스에 대한 제어 및 모니터를 총괄하는 마스터와, 타입 및 기능에 따라 모듈별로 세분화된 슬레이브, 및 상기 인스트루먼트 및 디바이스와 물리적으로 연결되는 슬롯을 포함하는 것을 특징으로 한다.

Description

멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템{Control and monitoring system for VLBI receiver based on multi-drop ethernet}
본 발명은 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템에 관한 것으로, 더욱 상세하게는 멀티드롭 이더넷 기반으로 VLBI 수신기를 제어 및 모니터 할 수 있는 시스템에 관한 것이다.
여러 곳에 분산된 인스트루먼트를 제어하기 위한 방법으로 기존에는 RS-485 기반의 필드버스 기술이 널리 사용되었다. 하지만 네트워크 기술의 발전과 이더넷의 저변 확대 속에 지난 10여 년간 제조업 등에서 산업용 이더넷을 근간으로 하는 제어 인프라 구축이 급속도로 확대되고 있고, 향후 4차 산업혁명에서 그 비중은 더욱 커질 것으로 전망된다. 반면 휴대폰 내부 등 한정된 공간에서 주변 장치를 제어하기 위한 용도로는 MCU(Micro Controller Unit) 상에서 I2C(Inter Integrated Circuit), SPI(Serial Peripheral Interface) 기반의 통신을 구현하는 방식이 쓰이고 있다.
제조업 분야에서 필드버스, 산업용 이더넷은 다수의 인스트루먼트를 효과적으로 제어할 수 있는 기반 기술로 인식되고 있으며, 기초과학 분야에서도 연구시설의 운영, 관리에 일부 활용되고 있다. 광범위한 현장에서 다수의 프로세스를 운용하고 대량의 인스트루먼트에 대한 엄격한 시간 결정성을 지원한다는 측면에서 필드버스, 특히 산업용 이더넷은 분명 최고의 옵션이다. 문제는 이들 기술이 광범위한 산업현장, 대량의 인스트루먼트 제어에 최적화되어 있지만 모든 분야가 이러한 수준의 성능과 확장성을 필요로 하지 않는다는 점이다.
한 예로, 초장기선 전파 간섭계(Very Long Baseline Interferometer; VLBI)의 천문학 분야에 요구되는 제어 인프라의 경우 다루고자 하는 인스트루먼트의 수는 보다 소규모이고 사이클 타임 면에 있어서도 한결 여유로운 속성을 갖는다. 이러한 측면에서 기존의 필드버스와 산업용 이더넷은 월등한 성능과 안정성을 보장하지만 오버 스펙에 해당하는 것이 현실이고 모듈 구매에 막대한 비용이 소요되는 측면에서 경제성이 낮다고 할 수 있다.
반면 MCU가 탑재된 임베디드 시스템, PCB(Printed Circuit board)를 포함하는 시스템 박스의 경우 내부 제어 및 모니터를 위한 목적으로 I2C, SPI가 널리 사용되고 있는데, 이 두 프로토콜은 테이블 수준에서 저속의 단순 주변장치를 제어할 목적으로 개발되었다는 한계가 있다. 따라서 거리에 따른 잡음 특성에 취약하고 아날로그, 디지털 등에서 처리해야 할 입출력 포트가 늘어날 경우 효율적인 확장이 불가능하다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 VLBI 관측에서 멀티드롭 이더넷과 저렴한 임베디드 기반 소프트웨어 기술을 활용하여 VLBI 수신기의 제어 및 모니터를 효과적으로 구현하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템은 우주로부터 전파신호를 수집하는 안테나; 상기 안테나로부터 필요한 대역을 필터링하여 수신하는 수신기; 상기 수신기의 작동을 보조하는 인스트루먼트 및 디바이스; 상기 인스트루먼트 및 디바이스를 제어하고 모니터하는 제어 및 모니터링부;를 포함하되, 상기 제어 및 모니터링부는 인스트루먼트 및 디바이스에 대한 제어 및 모니터를 총괄하는 마스터와, 타입 및 기능에 따라 모듈별로 세분화된 슬레이브, 및 상기 인스트루먼트 및 디바이스와 물리적으로 연결되는 슬롯을 포함하는 것을 특징으로 한다.
상기 인스트루먼트 및 디바이스 제어를 위한 단 하나의 마스터와 다수의 슬레이브 및 슬롯을 구성하는 것을 특징으로 한다.
상기 인스트루먼트 및 디바이스는 최하부단에서 슬롯과 점퍼선으로 연결되며 입출력 정보는 슬레이브의 레지스터에 저장되며, 멀티드롭 회선을 통해 각 슬레이브로부터 차례대로 마스터로 송수신되는 것을 특징으로 한다.
상기 마스터와 슬레이브의 송신 2단자(TX+/TX-), 수신 2단자(RX+/Rx-)는 4개의 공통된 회선에 멀티드롭으로 연결되는 것을 특징으로 한다.
상기 각 슬레이브의 연결에 1개의 UTP 포트를 기반으로 슬레이브 간 연결하고, UTP 케이블 8가닥 중 실제 통신에 사용되는 1,2번 및 3,6번 회선은 각각 송신용 및 수신용으로 페어하며, 4,5,7,8번은 보드 상에서 이와 점퍼링해서, 다음 주소의 슬레이브를 위한 송수신 회선으로 인입되며, 각 슬레이브의 GPIO 헤더에서 SDA, SCL 단자가 공통으로 연결되는 것을 특징으로 한다.
상기 각 슬레이브가 멀티드롭 회선에서 프레임 충돌 없이 UDP 기반으로 마스터와 순차적으로 1 대 1 통신을 수행하는 것을 특징으로 한다.
상기 각 슬레이브는 외부와 UTP 케이블로 물리적으로 연결되는 RJ-45 단자와, OSI7계층의 물리계층과 데이터 링크 계층의 기능을 각기 담당하는 PHY 및 MAC과, 이들 유닛을 관통하는 이더넷 프레임의 송수신을 통제하는 NIC Controller와, 호스트 메모리로부터 이더넷 프레임을 입출력 받는 인터페이스로서 작용하는 DMA와, 해당 프레임을 네트워크에 송수신하기 위해 잠시 대기하는 저장소로서 역할을 수행하는 버퍼 메모리와, I2C 통신으로 정밀 제어를 수행하는 GPIO 헤더, 및 각 MPU 상에서 상기 PHY(422)와 RJ-45(421) 간 MDI 연결을 개폐하는 MDI 스위치를 포함하는 것을 특징으로 한다.
상기 마스터와 슬레이브는 1 대 N의 멀티드롭 형태로 연결되지만 각 슬레이브 상의 MDI 스위치는 순차적으로 단락되어 매 순간마다 마스터와 통신하는 슬레이브는 단 1대로 제한되는 것을 특징으로 한다.
상기 슬레이브의 MPU 플랫폼에 아날로그 입/출력, 디지털 입/출력 모듈의 슬롯을 GPIO 헤더 상의 SCL, SDA, VCC, GND 단자를 기반으로 추가 확장하며, 추가 모듈은 Din Rail에 장착되는 것을 특징으로 한다.
상기 제어 및 모니터링부는 멀티드롭 회선에 연결된 마스터, 슬레이브 간 데이터가 UDP 기반으로 지속적으로 송수신되며, 각 모듈의 메모리에 입출력 정보가 지속적으로 업데이트 되는 것을 특징으로 한다.
상기 마스터와 슬레이브 간의 통신은 TCP/IP 소켓 인터페이스를 기반으로 하며, 슬레이브와 인스트루먼트 및 디바이스 간의 데이터 입출력은 GPIO 통신에 의해 수행되는 것을 특징으로 한다.
상기 마스터 메모리는 슬레이브와 슬롯 정보를 포괄하는 구조체 형태의 등록 파일에 의해 생성 및 초기화되며, 상기 슬레이브 메모리는 /dev/mem 파일을 메모리에 매핑시켜 생성되며, 인스트루먼트 및 디바이이스와 물리적으로 연결되는 GPIO 인터페이스의 레지스터를 제어하는 것을 특징으로 한다.
이상과 같이, 본 발명에 따르면 VLBI 관측에서 전파망원경 또는 그 최상단에 위치한 한정된 공간의 수신기실 내에 배치된 여러 인스트루먼트 및 디바이스를 효과적으로 제어 및 모니터 할 수 있다.
도 1은 본 발명에 따른 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템의 구성도이다.
도 2는 본 발명에 따른 마스터와 슬레이브 간 이더넷 프레임 송수신을 통한 인스트루먼트 및 디바이스의 제어 및 모니터링 구성도이다.
도 3은 본 발명에 따른 멀티드롭 이더넷 기반의 시스템 연결 구성도이다.
도 4는 본 발명에 따른 멀티드롭 방식에서 마스터와 슬레이브 간 데이터 송수신을 위한 회선 구성도이다.
도 5는 본 발명에 따른 멀티드롭 기반의 1 대 N 회선 구성에서 각 슬레이브가 충돌 없이 마스터에 순차적으로 프레임 전송을 구현하기 위한 이더넷 관련 유닛의 구성도이다.
도 6은 본 발명에 따른 마스터와 슬레이브가 멀티드롭 기반의 버스 형태로 서로 연결된 네트워크 환경에서 단 하나의 슬레이브가 마스터와 1 대 1 통신하는 절차에 관한 구성도이다.
도 7은 본 발명에 따른 MPU 기반 슬레이브의 입출력 포트 관리 및 확장 구현을 위한 접점형 기반 슬롯의 설계도이다.
도 8은 본 발명에 따른 마스터 메모리와 슬레이브 메모리 간 데이터 입출력 절차 및 방법에 관한 구성도이다.
도 9는 본 발명에 따른 각 슬레이브 상의 MDI 스위치 제어에 의해 수행되는 서버와 슬레이브 간 데이터 송수신 절차 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
그러면 본 발명의 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템의 바람직한 실시예에 대해서 자세히 설명하기로 한다.
도 1은 본 발명에 따른 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템의 구성도이고, 도 2는 본 발명에 따른 마스터와 슬레이브 간 이더넷 프레임 송수신을 통한 인스트루먼트 및 디바이스의 제어 및 모니터링 구성도이고, 도 3은 본 발명에 따른 멀티드롭 이더넷 기반의 시스템 연결 구성도이고, 도 4는 본 발명에 따른 멀티드롭 방식에서 마스터와 슬레이브 간 순차적 데이터 송수신을 위한 회선 구성도이고, 도 5는 본 발명에 따른 충돌 자체가 최소화된 프레임 송수신을 위한 개선 사항이 담긴 이더넷 관련 유닛의 구성도이고, 도 6은 본 발명에 따른 마스터와 슬레이브가 멀티드롭 형태로 연결된 환경에서 주어진 순간에 단 하나의 슬레이브만이 마스터와 통신하는 절차에 관한 구성도이고, 도 7은 본 발명에 따른 입출력 포트 관리 및 확장 구현을 위한 접점형 기반 모듈의 설계도이고, 도 8은 본 발명에 따른 마스터 메모리와 슬레이브 메모리 간 데이터 입출력 절차 및 방법에 관한 구성도이며, 도 9는 본 발명에 따른 슬레이브 모듈 상의 MDI 스위치 제어를 핵심으로 하는 서버와 모듈 간 이더넷 프레임 송수신 절차에 관한 흐름도이다.
도 1 내지 도 9를 참조하면, 본 발명에 따른 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템은 우주로부터 전파신호를 수집하는 안테나(100)와, 상기 안테나(100)로부터 필요한 대역을 필터링하여 수신하는 수신기(200)와, 상기 수신기(200)의 작동을 보조하는 인스트루먼트 및 디바이스(300), 및 상기 인스트루먼트 및 디바이스(300)를 제어하고 모니터하는 네트워크 제어 및 모니터링부(400)를 포함하여 구성된다.
상기 네트워크 제어 및 모니터링부(400)는 인스트루먼트 및 디비아스(300)에 대한 제어 및 모니터를 총괄하는 제1 마스터로서 마스터(410)와, 타입 및 기능에 따라 모듈별로 세분화된 제2 마스터를 포함한 슬레이브(420), 및 상기 인스트루먼트 및 디바이스(300)와 물리적으로 연결되는 슬롯(430)을 포함한다.
상기 인스트루먼트 및 디바이스(300) 제어를 위한 제1 마스터로서 단 하나의 마스터(410)와 다수의 슬레이브(420) 및 슬롯(430)이 존재한다. 여기서, 상기 인스트루먼트 및 디바이스(300)는 최하부단에서 슬롯(430)과 점퍼선으로 연결되며 입출력 정보는 슬레이브(420)의 레지스터에 저장된다. 이는 멀티드롭 회선을 경유하여 차례대로 마스터로 송수신된다. 여기서, 마스터(410)는 리눅스 서버로 사용자의 명령을 처리하고 각 슬레이브(420)의 입출력 정보를 메모리 상에서 총괄하며, 슬레이브(420)는 인스트루먼트 및 디바이스와 물리적으로 연결되어 마스터(410)와 인스트루먼트 간 제어 및 모니터 정보를 송수신하는 기능을 담당한다. 이를 통해 최종적으로 사용자는 마스터(410) 상에서 원격의 인스트루먼트 및 디바이스(300)에 대한 제어 및 모니터를 수행할 수 있다.
상기 마스터(410)와 슬레이브(420)의 송신 2단자(TX+/TX-), 수신 2단자(RX+/Rx-)는 도 3과 같이 4개의 공통된 회선에 멀티드롭으로 연결된다. 4가닥의 선에서 이더넷 통신을 수행하기에 Two-Pairs Ethernet으로 명명한다.
본 발명에서는 기존의 산업용 이더넷에서 각 슬레이브(420)의 연결에 2개의 UTP 포트를 사용하던 방법과 달리 도 4와 같이 1개의 UTP 포트를 기반으로 슬레이브(420) 간 연결을 구성한다. UTP 케이블 8가닥 중 실제 통신에 사용되는 회선은 송신용으로 1/2번, 수신용으로 3/6번 페어이다. 4,5,7,8 등의 유휴 회선은 MPU 기반의 슬레이브 보드 상에서 이와 점퍼링되며, 다음 주소의 슬레이브(420)를 위한 송수신 회선으로 인입된다. 멀티드롭에 기반한 위 연결은 마스터(410)와 슬레이브 (420) 간 제어 및 모니터 데이터의 송수신을 위한 이더넷 회선으로 활용되고 그 상위 계층에서 슬레이브(420)가 마스터(410)와 1 대 1 통신을 수행할 수 있도록 한다. 이에 대한 제어를 위해 각 슬레이브(420)의 GPIO 헤더(427)에서 SDA, SCL 단자가 공통으로 연결된다.
각 슬레이브(420)가 멀티드롭 상에서 프레임 충돌 없이 마스터(410)와 순차적으로 1 대 1 통신을 수행할 수 있도록 디바이스 구성을 도 5에 나타내었다. RJ-45 단자(421)는 외부와 UTP 케이블로 물리적으로 연결되며, 이는 OSI7계층의 물리계층과 데이터 링크 계층의 기능을 각기 담당하는 PHY(422), MAC(423)을 경유하며, NIC Controller(424)에 의해 이더넷 프레임 송수신이 통제된다. DMA(425)는 호스트 메모리로부터 이더넷 프레임을 입출력 받는 인터페이스로 작용하며, 버퍼 메모리(426)는 해당 프레임을 네트워크에 송수신하기 위해 잠시 대기하는 저장소로서 역할을 수행한다. 여기서, MDI 스위치(428)가 핵심적 디바이스라 할 수 있는데, 이는 PHY(422)와 RJ-45(421) 간 MDI(Medium Depedent Interface) 연결을 개폐(On/Off)하며, MPU 상의 GPIO 헤더(427)는 I2C 통신으로 이를 정밀히 제어한다.
상기 마스터(410)는 제1 마스터로서 슬레이브(420)와 1 대 N 멀티드롭 형태로 연결되어 있지만 도 5의 MDI 스위치(428)를 통해 매 순간마다 마스터와 통신하는 슬레이브(420)는 오직 1대로 제한된다. 도 6은 이에 대한 동작 메커니즘을 도식화한 것으로, 가령 임의의 t+0 시각에 슬레이브(420) 중 네트워크가 활성화된 첫 번째 슬레이브만이 제2 마스터로서 제1 마스터에 해당하는 마스터(410)와 UDP 기반으로 소켓 통신을 수행하며, 나머지 슬레이브의 네트워크 인터페이스는 모두 비활성화된다. 일정한 시간 경과하여 t+1이 되면 슬레이브(420) 중 두 번째 슬레이브의 네트워크 연결이 활성화되어 마스터(410)와의 UDP 기반 소켓 통신이 이뤄진다. 마스터(410)는 마지막 슬레이브까지 이러한 동일 절차에 따라 각 슬레이브(420)와 순차적으로 연결되어 데이터를 송수신한다. 그리고 모든 슬레이브(420)와의 데이터 송수신이 완료되면 다시 첫 번째 슬레이브와 연결되어 위 과정을 반복한다.
상기 슬레이브(420)는 도 7과 같이 라즈베리파이 등의 MPU(Multi Processor Unit)(429)를 기본 플랫폼으로 하며, 이와 연결된 아날로그 입/출력, 디지털 입/출력 모듈 등은 슬롯(430)으로 분류된다. GPIO 헤더(429-1) 상의 SCL, SDA, VCC, GND 단자를 기반으로 슬롯(430)을 추가 확장하는 것이 가능하다. 도 7에서는 접점형 방식으로 이를 효과적으로 사용할 수 있는 방안을 제시하고 있으며, 추가 구성된 모듈은 Din Rail(440)에 장착된다. 이를 통해 종래의 한정된 포트에서 벗어나 사용자는 필요에 따라 확장성 있게 인스트루먼트 제어 및 모니터를 위한 인터페이스를 구축할 수 있다.
본 발명에서 멀티드롭 이더넷 기반의 VLBI 수신기 시스템의 제어 및 모니터링부(400)는 TCP/IP 소켓 및 GPIO 인터페이스를 기반으로 마스터 메모리(410-1)와 슬레이브 메모리(420-1) 간 입출력 정보의 지속적인 업데이트로 요약할 수 있다. 멀티드롭 회선을 경유하여 두 메모리 간 제어 데이터와 모니터 데이터는 지속적으로 송수신되고 마스터(410)와 슬레이브(420)에서 업데이트된다. 상기 마스터(410)와 슬레이브(420) 간의 데이터는 TCP/IP 소켓 인터페이스에 기반하여 UDP로 송수신되며, 슬레이브(420)와 인스트루먼트 및 디바이스(300) 간의 통신은 GPIO를 기반으로 수행된다. 마스터 메모리(410-1)는 슬레이브(420)와 슬롯(430) 정보를 포괄하는 구조체 형태의 등록 파일에 의해 생성 및 초기화된다. 반면 슬레이브 메모리(420-1)는 /dev/mem 파일(441)을 메모리에 매핑시켜 생성되며, 이를 통해 인스트루먼트 및 디바이스(300)와 물리적으로 연결되는 GPIO 인터페이스(443)의 레지스터(442)를 제어하는 것이 가능하다.
도 5의 메커니즘을 기반으로 각 슬레이브(420)는 순차적으로 활성화되어 마스터와 점대점 통신을 구현할 수 있다. 프레임 충돌 없이 마스터와 각 슬레이브(420) 간 원활한 데이터 송수신이 이뤄지기 위한 절차를 도 9에 나타내었다. 마스터(410)와 슬레이브(420) 간 통신 초기 제 2마스터로서 동작하는 첫 번째 슬레이브를 제외한 각 슬레이브(320)의 MDI는 비활성화되어 RJ-45(421)와 PHY(422)의 연결은 차단된다. 따라서, 상기 마스터(410)는 오직 첫 번째 슬레이브와 단독으로 연결되어 점대점 연결을 구성한다. 데이터 전송 후 일정한 시간이 경과하면 첫 번째 슬레이브 상에서는 MDI 스위치(428)에 개방에 의한 MDI 비활성화로 인해 RJ-45(421), PHY(422) 간 연결이 차단되고 I2C 통신으로 두 번째 슬레이브의 MDI가 활성화되어 RJ-45(421), PHY(422) 간 연결이 수립된다. 그리고 마스터(410)는 두 번째 슬레이브와 데이터를 송수신한다. 다시 데이터 전송 후 일정한 시간이 경과하면 MDI 비활성화로 인해 두 번째 슬레이브의 PHY 연결이 차단되고 다음 번 슬레이브의 MDI가 I2C 기반의 MDI 스위치(428)에 활성화되어 RJ-45(421), PHY(422) 간 연결이 수립된다. 그리고 해당 슬레이브는 멀티드롭 이더넷 상에서 단독으로 마스터와 통신한다. 이처럼 각 슬레이브가 일정하게 제한된 시간 동안 순차적으로 마스터와 1 대 1로 데이터를 송수신하는 절차가 진행되고 마지막 N번째 모듈의 데이터 송수신이 완료되면 다시 첫 번째 모듈로 돌아가 동일한 과정이 반복된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 안테나 200: 수신기
300: 인스트루먼트 및 디바이스 400: 네트워크 제어 및 모니터링부
410: 마스터 420: 슬레이브
421: RJ-45 단자 422: PHY
423: MAC 424: NIC Controller
425: DMA 426: 버퍼 메모리
427: GPIO 헤더 428: MDI 스위치
429: MPU 430: 슬롯

Claims (14)

  1. 우주로부터 전파신호를 수집하는 안테나;
    상기 안테나로부터 필요한 대역을 필터링하여 수신하는 수신기;
    상기 수신기의 작동을 보조하는 인스트루먼트 및 디바이스; 및
    상기 인스트루먼트 및 디바이스를 제어하고 모니터하는 네트워크 제어 및 모니터링부;를 포함하되,
    상기 네트워크 제어 및 모니터링부는,
    인스트루먼트 및 디바이스에 대한 제어 및 모니터를 총괄하는 제 1마스터로서 마스터와,
    타입 및 기능에 따라 모듈별로 세분화된 제 2마스터를 포함한 슬레이브, 및
    상기 인스트루먼트 및 디바이스와 물리적으로 연결되는 슬롯을 포함하며,
    상기 인스트루먼트 및 디바이스 제어를 위한 제1 마스터로서 단 하나의 마스터와 다수의 슬레이브 및 슬롯으로 구성하며,
    상기 마스터와 슬레이브가 1 대 N 멀티드롭 형태로 연결되지만, I2C 통신에 의한 MDI 스위치 제어를 통해 매 순간마다 마스터와 통신하는 슬레이브를 안정적으로 1대로 제한되는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  2. 삭제
  3. 제1항에 있어서,
    상기 인스트루먼트 및 디바이스는 최하부단에서 슬롯과 점퍼선으로 연결되며 입출력 정보는 슬레이브의 레지스터에 저장되며, 멀티드롭 회선을 경유하여 각 슬레이브가 순차적으로 마스터와 데이터 통신하는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  4. 제1항에 있어서,
    상기 마스터와 슬레이브의 송신 2단자(TX+/TX-), 수신 2단자(RX+/Rx-)는 4개의 공통된 회선에 멀티드롭으로 연결되는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  5. 제1항에 있어서,
    각 슬레이브의 상호 연결에 있어 오직 1개의 UTP 포트를 사용해 네트워크를 구성하고, UTP 케이블 8가닥 중 실제 통신에 사용되는 회선 1,2번 및 3,6번은 각각 송신용 및 수신용으로 페어하며, 4,5,7,8번은 MPU 보드 상에서 이와 점퍼링되어, 다음 주소의 슬레이브를 위한 송수신 회선으로 인입되며, 각 슬레이브의 GPIO 헤더에서 SDA, SCL 단자가 공통으로 연결되는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  6. 제1항에 있어서,
    각 슬레이브가 TCP/IP 소켓 인터페이스를 기반으로 프레임 충돌 없이 마스터와 순차적으로 1 대 1 UDP 통신을 수행하는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  7. 제6항에 있어서,
    각 슬레이브는,
    외부와 UTP 케이블로 물리적으로 연결되는 RJ-45 단자와,
    OSI7 계층의 물리 계층과 데이터 링크 계층의 기능을 각기 담당하는 PHY 및 MAC과,
    이들 유닛을 관통하는 이더넷 프레임의 송수신을 통제하는 NIC Controller와,
    호스트 메모리로부터 이더넷 프레임을 입출력 받는 인터페이스로서 작용하는 DMA와,
    해당 프레임을 네트워크에 송수신하기 위해 잠시 대기하는 저장소로서 역할을 수행하는 버퍼 메모리와,
    I2C 통신으로 정밀 제어를 수행하는 GPIO 헤더, 및
    각 MPU 상에서 상기 PHY(422)와 RJ-45(421) 간 MDI 연결을 개폐하는 MDI 스위치를 포함하는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  8. 삭제
  9. 제1항에 있어서,
    UDP 기반의 TCP/IP 소켓 인터페이스를 기반으로 제어 및 모니터 메시지를 송수신하는 상기 제1 마스터와 슬레이브 중 첫 번째 슬레이브를 제2 마스터로 지정하여 I2C 프로토콜 기반으로 그 밖의 슬레이브를 제어하는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  10. 제1항에 있어서,
    상기 슬레이브의 MPU 플랫폼에 아날로그 입/출력, 디지털 입/출력 모듈의 슬롯을 GPIO 헤더 상의 SCL, SDA, VCC, GND 단자를 기반으로 추가 확장하며, 추가 모듈은 Din Rail에 장착되는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  11. 제1항에 있어서,
    상기 네트워크 제어 및 모니터링부는 TCP/IP 소켓 및 GPIO 인터페이스를 기반으로 마스터 메모리와 슬레이브 메모리 간 입출력 정보의 지속적인 업데이트를 구현하는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  12. 제11항에 있어서,
    멀티드롭 회선 상에서 상기 마스터가 통신하고자 하는 목적지에 해당하는 슬레이브의 주소를 순차적으로 증가시키며 UDP 프로토콜 기반 이더넷 프레임의 1 대 1 송수신을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  13. 제12항에 있어서,
    상기 마스터와 슬레이브 간 통신은 TCP/IP 소켓 인터페이스를 기반으로 UDP로 송수신되며, 슬레이브와 인스트루먼트 및 디바이스 간의 통신은 GPIO 통신에 의해 수행되는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
  14. 제11항에 있어서,
    상기 마스터 메모리는 슬레이브와 슬롯 정보를 포괄하는 구조체 형태의 등록 파일에 의해 생성 및 초기화되며,
    상기 슬레이브 메모리는 /dev/mem 파일을 메모리에 매핑시켜 생성되며, 인스트루먼트 및 디바이스와 물리적으로 연결되는 GPIO 인터페이스의 레지스터를 제어하는 것을 특징으로 하는 멀티드롭 이더넷 기반의 VLBI 수신기 제어 및 모니터링 시스템.
KR1020200142481A 2020-10-29 2020-10-29 멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템 KR102191697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200142481A KR102191697B1 (ko) 2020-10-29 2020-10-29 멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200142481A KR102191697B1 (ko) 2020-10-29 2020-10-29 멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템

Publications (1)

Publication Number Publication Date
KR102191697B1 true KR102191697B1 (ko) 2020-12-16

Family

ID=74042409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200142481A KR102191697B1 (ko) 2020-10-29 2020-10-29 멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템

Country Status (1)

Country Link
KR (1) KR102191697B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990741B1 (ko) * 2008-11-26 2010-10-29 한국 천문 연구원 다중 주파수 밀리미터파 브이엘비아이 관측 수신 시스템 및이를 위한 준광학계 회로설계 방법
KR101175149B1 (ko) * 2010-10-25 2012-09-03 (주)블루옵틱스 멀티드롭 광 중계 제어 방법 및 멀티드롭 광 중계기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990741B1 (ko) * 2008-11-26 2010-10-29 한국 천문 연구원 다중 주파수 밀리미터파 브이엘비아이 관측 수신 시스템 및이를 위한 준광학계 회로설계 방법
KR101175149B1 (ko) * 2010-10-25 2012-09-03 (주)블루옵틱스 멀티드롭 광 중계 제어 방법 및 멀티드롭 광 중계기

Similar Documents

Publication Publication Date Title
RU2249847C2 (ru) Система коммутации клавиатуры, видеоподсистемы и манипулятора мышь на основе сети
Jansen et al. Real-time Ethernet: the EtherCAT solution
EP3009940B1 (en) Unified connector architecture
US6519290B1 (en) Integrated radio frequency interface
JP3799184B2 (ja) 通信方法、送信方法、受信方法及びそれらを実施する装置
US7269183B2 (en) System and method for connecting bluetooth-enabled devices to a personal computer
CN102023954A (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
CN104780054A (zh) 一种用以控制局域网络唤醒或休眠的网关
CN101185289A (zh) 具有集成通用串行总线接口的无线接入设备
US20190272247A1 (en) System architecture for supporting active pass-through board for multi-mode nmve over fabrics devices
CN104995888A (zh) 电子设备和用于控制电子设备的方法
CN106657115B (zh) 一种变频器控制系统及其协议转换卡
JP2007034398A (ja) 制御システム及び通信方法
KR102191697B1 (ko) 멀티드롭 이더넷 기반의 vlbi 수신기 제어 및 모니터링 시스템
US20080270512A1 (en) Virtual network projection system supporting multiple projection sources and method thereof
KR20100034395A (ko) 산업용 제어네트워크 적용을 위한 무선 센서네트워크 및 그구성방법
US7783812B2 (en) Extended serial bus architecture and method
CN113726580A (zh) 一种国产化带双冗余切换功能的6u-vpx千兆网络模块
CN113193970A (zh) 一种以太网供电架构
CN113138732A (zh) 多显示控制器系统、访问控制系统以及显示控制器
JP2001160829A (ja) ネットワーク接続機器
CN105376326A (zh) 基于Wifi的无线远程操控系统
WO2023043150A1 (ko) 외부 전자 장치와 직접 통신하는 전자 장치 및 그 동작 방법
CN214335545U (zh) 产线控制系统
CN113162991B (zh) 一种应用于物联网中的扩展冯诺依曼结构的多层网络结构

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant