KR102188683B1 - Method for manufacturing Circuit Patten - Google Patents

Method for manufacturing Circuit Patten Download PDF

Info

Publication number
KR102188683B1
KR102188683B1 KR1020150154652A KR20150154652A KR102188683B1 KR 102188683 B1 KR102188683 B1 KR 102188683B1 KR 1020150154652 A KR1020150154652 A KR 1020150154652A KR 20150154652 A KR20150154652 A KR 20150154652A KR 102188683 B1 KR102188683 B1 KR 102188683B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
forming
seed layer
seed
Prior art date
Application number
KR1020150154652A
Other languages
Korean (ko)
Other versions
KR20170052813A (en
Inventor
문병웅
정광춘
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Priority to KR1020150154652A priority Critical patent/KR102188683B1/en
Publication of KR20170052813A publication Critical patent/KR20170052813A/en
Application granted granted Critical
Publication of KR102188683B1 publication Critical patent/KR102188683B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 회로형성방법에 관한 것으로, 본 발명에 따른 회로형성방법은 미세 피치의 구현이 가능하고, 회로의 부착력이 증대되며 마이그레이션 현상을 방지할 수 있는 것을 특징으로 한다.The present invention relates to a circuit forming method, and the circuit forming method according to the present invention is characterized in that it is possible to implement a fine pitch, increase the adhesion of the circuit, and prevent migration.

Description

회로형성방법 {Method for manufacturing Circuit Patten}Circuit formation method {Method for manufacturing Circuit Patten}

본 발명은 회로형성방법에 관한 것으로서, 보다 상세하게는 부착력을 확보하면서 미세선폭 구현이 가능한 회로형성방법에 관한 것이다.The present invention relates to a circuit forming method, and more particularly, to a circuit forming method capable of implementing a fine line width while securing adhesion.

일반적으로 회로를 형성하는 방법으로 감광성 필름을 이용하여 노광 및 에칭하는 리소그래피 공정이 많이 이용된다. 리소그래피 공정은 먼저 기재 상에 도전성 물질의 도금층을 형성한 다음, 도금층 상에 감광성 물질을 도포하여, 노광 및 에칭하여 기재 상에 도전성 물질의 패턴을 형성하는 방법이다. 하지만, 이러한 리소그래피 공정의 경우 구현할 수 있는 피치가 약 35 ㎛로서 미세한 회로패턴을 형성하는데 한계가 있어 왔다. In general, a lithography process of exposure and etching using a photosensitive film is widely used as a method of forming a circuit. The lithography process is a method of forming a pattern of a conductive material on the substrate by first forming a plating layer of a conductive material on a substrate, and then applying a photosensitive material on the plating layer, exposing and etching. However, in the case of such a lithography process, the pitch that can be implemented is about 35 μm, and there has been a limit to forming a fine circuit pattern.

또한, 보다 미세한 피치를 구현하기 위하여 SAP(Semi Additive Process)공정이 개발되어 있다. 이는 PI필름 상에 전도성 시드층을 형성한 다음, 감광성 필름을 이용하여 패턴을 형성하고, 형성된 패턴 내로 구리 등의 도전성 물질을 도금한 후, 감광성 필름을 제거하고, 회로가 형성된 도전성 패턴 이외의 영역에 노출된 시드층을 제거하여 회로패턴을 형성한다. In addition, in order to implement a finer pitch, a semi-additive process (SAP) process has been developed. After forming a conductive seed layer on the PI film, a pattern is formed using a photosensitive film, and after plating a conductive material such as copper into the formed pattern, the photosensitive film is removed, and areas other than the conductive pattern in which the circuit is formed. A circuit pattern is formed by removing the seed layer exposed to.

이때, 시드층이 필름과 도전성 패턴 사이에 존재하게 됨으로써 부착력이 좋지 못하며, 감광성 제거 후 노출된 시드층의 제거가 완전치 못하게 될 경우에는 배선간의 마이그레이션이 문제가 된다. At this time, since the seed layer exists between the film and the conductive pattern, adhesion is poor, and when the exposed seed layer is not completely removed after photosensitive removal, migration between wirings becomes a problem.

따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 미세한 회로의 피치를 구현할 수 있고, 부착력이 좋으며, 마이그레이션 발생을 최소화 할 수 있는 회로형성방법을 제공함에 있다. Accordingly, an object of the present invention is to solve such a conventional problem, and to provide a circuit formation method capable of implementing a fine circuit pitch, good adhesion, and minimizing migration.

상기 목적은, 본 발명에 따라, 전도성 시드(Seed)층이 마련되는 단계; 상기 전도성 시드층 상에 상기 시드층이 선택적으로 노출되도록 패턴홈이 형성된 물질이 형성되는 패턴층 형성단계; 상기 패턴홈에 도전성물질이 충진되도록 도전성 물질이 도금되는 도금단계; 상기 물질 상에 수지층이 형성되는 수지층 형성단계; 상기 전도성시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 회로형성방법에 의해 달성된다. The object is, in accordance with the present invention, the step of providing a conductive seed (Seed) layer; A pattern layer forming step of forming a material in which pattern grooves are formed so that the seed layer is selectively exposed on the conductive seed layer; A plating step of plating a conductive material so that the pattern groove is filled with a conductive material; A resin layer forming step in which a resin layer is formed on the material; It is achieved by a circuit forming method comprising a seed layer removing step of removing the conductive seed layer.

여기서, 상기 전도성 시드층은 이형필름에 마련되며, 상기 패턴층 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 패턴홈이 형성되며, 상기 도금단계와 상기 수지층 형성단계 사이에 상기 패턴층이 제거되는 패턴층 제거단계를 더 포함하고, 시드층 제거단계 전에 이형필름 제거단계를 더 포함할 수도 있다. Here, the conductive seed layer is provided on the release film, in the pattern layer forming step, the pattern layer is provided with a photosensitive film to form a pattern groove, and the pattern layer is removed between the plating step and the resin layer forming step The pattern layer removal step may be further included, and a release film removal step may be further included before the seed layer removal step.

상기 목적은 상기 전도성 시드층은 이형필름에 마련되며, 상기 패턴층 형성단계에서, 상기 패턴층은 감광성 필름으로 마련되어 패턴홈이 형성되며, 시드층 제거단계 전에 이형필름 제거단계를 더 포함하는 것을 특징으로 하는 회로형성방법에 의해서도 달성된다. The object is characterized in that the conductive seed layer is provided on a release film, and in the pattern layer forming step, the pattern layer is provided with a photosensitive film to form a pattern groove, and further comprising a release film removing step before the seed layer removing step. It can also be achieved by the circuit formation method as described above.

상기 목적은 필름 상에 시드층이 형성되는 시드층형성단계; 상기 시드층의 일면에 시드보호층이 형성되는 보호층형성단계; 상기 필름에 레이저가공을 통하여 시드층이 노출되는 패턴이 형성되는 패턴형성단계; 상기 패턴에 도전성물질이 충진되는 도금단계; 상기 도전성물질이 충진된 필름 상에 절연층을 형성하는 절연층 형성단계; 상기 보호층을 제거하는 보호층제거단계; 상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 회로형성방법에 의해서도 달성된다.The object is a seed layer forming step in which a seed layer is formed on the film; A protective layer forming step of forming a seed protective layer on one surface of the seed layer; A pattern forming step of forming a pattern in which the seed layer is exposed through laser processing on the film; A plating step of filling the pattern with a conductive material; An insulating layer forming step of forming an insulating layer on the film filled with the conductive material; A protective layer removing step of removing the protective layer; It is also achieved by a circuit forming method comprising a seed layer removing step of removing the seed layer.

상기 목적은 전도성 금속층 상에 수지층을 형성하는 수지층 형성단계; 상기 수지층에 상기 전도성 금속층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴홈형성단계; 상기 패턴홈에 도전성 물질을 충진하는 도금단계; 상기 수지층 상에 절연층을 형성하는 절연층 형성단계; 상기 전도성 금속층을 제거하는 전도성 금속층 제거단계를 포함하는 것을 특징으로 하는 회로형성방법에 의해서도 달성된다. The object is a resin layer forming step of forming a resin layer on the conductive metal layer; A pattern groove forming step of forming a pattern groove so that the conductive metal layer is selectively exposed on the resin layer; A plating step of filling the pattern groove with a conductive material; An insulating layer forming step of forming an insulating layer on the resin layer; It is also achieved by a circuit forming method comprising a conductive metal layer removing step of removing the conductive metal layer.

상기 목적은 전도성 금속층 상에 제1수지층을 형성하는 제1수지층 형성단계; 상기 제1수지층에 상기 전도성 금속층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴홈형성단계; 상기 패턴홈에 도전성 물질을 충진하는 도금단계; 상기 제1수지층을 제거하는 제거단계; 상기 제1수지층이 제거되어 상기 도전성물질이 노출된 전도성 금속층 상에 상기 도금전 물질이 노출되지 않도록 제2수지층을 형성하는 제2수지층형성단계; 상기 전도성 금속층을 제거하는 전도성 금속층 제거단계를 포함하는 것을 특징으로 하는 회로형성방법. The object is a first resin layer forming step of forming a first resin layer on the conductive metal layer; A pattern groove forming step of forming a pattern groove such that the conductive metal layer is selectively exposed on the first resin layer; A plating step of filling the pattern groove with a conductive material; A removing step of removing the first resin layer; A second resin layer forming step of forming a second resin layer such that the pre-plating material is not exposed on the conductive metal layer to which the conductive material is exposed by removing the first resin layer; And a conductive metal layer removing step of removing the conductive metal layer.

상기 목적은 필름 상에 전도성 시드층이 형성되는 시드층형성단계; 상기 시드층 상에 보호층이 형성되는 보호층 형성단계; 상기 보호층 상에 발포시트층을 형성하는 발포시트층 형성단계; 상기 필름을 제거하는 필름제거단계; 상기 시드층 상에 감광성물질을 도포하는 패턴층 형성단계; 상기 패턴층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴홈 형성단계; 상기 패턴홈내에 도전성물질을 충진하는 도금단계; 상기 패턴층을 제거하는 제거단계; 상기 패턴층이 제거된 시드층 상에 수지층을 형성하는 수지층형성단계; 상기 발포시트층을 제거하는 발포시트층 제거단계; 상기 보호층을 제거하는 보호층 제거단계; 상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 회로형성방법에 의해 달성된다. The object is a seed layer forming step of forming a conductive seed layer on the film; A protective layer forming step in which a protective layer is formed on the seed layer; A foam sheet layer forming step of forming a foam sheet layer on the protective layer; A film removing step of removing the film; A pattern layer forming step of applying a photosensitive material on the seed layer; A pattern groove forming step of forming a pattern groove in the pattern layer so that the seed layer is selectively exposed; A plating step of filling a conductive material in the pattern groove; A removing step of removing the pattern layer; A resin layer forming step of forming a resin layer on the seed layer from which the pattern layer has been removed; A foam sheet layer removing step of removing the foam sheet layer; A protective layer removing step of removing the protective layer; It is achieved by a circuit forming method comprising a seed layer removing step of removing the seed layer.

본 발명에 따르면, 미세한 피치를 구현할 수 있는 회로형성방법이 제공된다. 또한, 부착력이 좋고 마이그레이션 현상을 방지할 수 있는 회로형성방법이 제공된다.According to the present invention, a circuit forming method capable of implementing a fine pitch is provided. In addition, there is provided a circuit formation method that has good adhesion and can prevent migration.

도 1은 본 발명의 제1실시예에 따른 회로형성방법을 도시한 흐름도,
도 2는 본 발명의 제1실시예에 따른 회로형성방법을 도시한 간략도,
도 3은 본 발명의 제2실시예에 따른 회로형성방법을 도시한 흐름도,
도 4는 본 발명의 제2실시예에 따른 회로형성방법을 도시한 간략도,
도 5는 본 발명의 제3실시예에 따른 회로형성방법을 도시한 흐름도,
도 6은 본 발명의 제3실시예에 따른 회로형성방법을 도시한 간략도,
도 7은 본 발명의 제4실시예에 따른 회로형성방법을 도시한 흐름도,
도 8은 본 발명의 제4실시예에 따른 회로형성방법을 도시한 간략도,
도 9는 본 발명의 제5실시예에 따른 회로형성방법을 도시한 흐름도,
도 10은 본 발명의 제5실시예에 따른 회로형성방법을 도시한 간략도.
도 11은 본 발명의 제6실시예에 따른 회로형성방법을 도시한 흐름도,
도 12는 본 발명의 제6실시예에 따른 회로형성방법을 도시한 간략도,
도 13은 본 발명의 제7실시예에 따른 회로형성방법을 도시한 간략도이고,
도 14는 본 발명의 제8실시예에 따른 회로형성방법을 도시한 간략도이다.1 is a flowchart showing a circuit forming method according to a first embodiment of the present invention;
2 is a simplified diagram showing a circuit forming method according to the first embodiment of the present invention;
3 is a flowchart showing a circuit forming method according to a second embodiment of the present invention;
4 is a simplified diagram showing a circuit forming method according to a second embodiment of the present invention;
5 is a flowchart showing a circuit forming method according to a third embodiment of the present invention;
6 is a simplified diagram showing a circuit forming method according to a third embodiment of the present invention;
7 is a flowchart showing a circuit forming method according to a fourth embodiment of the present invention;
8 is a simplified diagram showing a circuit forming method according to a fourth embodiment of the present invention;
9 is a flowchart showing a circuit forming method according to a fifth embodiment of the present invention;
10 is a simplified diagram showing a circuit forming method according to a fifth embodiment of the present invention.
11 is a flowchart showing a circuit forming method according to a sixth embodiment of the present invention;
12 is a simplified diagram showing a circuit forming method according to a sixth embodiment of the present invention;
13 is a simplified diagram showing a circuit forming method according to a seventh embodiment of the present invention,
14 is a simplified diagram showing a circuit forming method according to an eighth embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 제1실시예에 따른 회로형성방법에 대하여 상세하게 설명한다.Hereinafter, a circuit forming method according to a first embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1실시예에 따른 회로형성방법을 도시한 흐름도이고, 도 2는 도 1의 간략도이다. 도면에 도시된 바와 같이 본 발명의 제1실시예에 따른 회로형성방법은 전도성 시드층(2)을 마련하는 시드층 형성단계(S11), 시드층(2) 상에 시드층(2)이 노출되는 패턴홈(4)이 형성되는 패턴층(3)을 형성하는 패턴층 형성단계(S12), 패턴홈(4)내에 도전성물질(5)을 충진하는 도금단계(S13); 패턴층(3)을 제거하는 패턴층 제거단계(S14), 패턴층(3)이 제거된 시드층(2) 상에 수지층(6)을 형성하는 수지층형성단계(S15); 시드층(2)을 제거하는 시드층 제거단계(S16)로 이루어진다. 1 is a flowchart showing a circuit forming method according to a first embodiment of the present invention, and FIG. 2 is a simplified diagram of FIG. As shown in the drawings, in the circuit formation method according to the first embodiment of the present invention, a seed layer forming step (S11) of providing a conductive seed layer (2), and the seed layer (2) is exposed on the seed layer (2). A pattern layer forming step (S12) of forming the pattern layer 3 in which the pattern groove 4 is formed, and a plating step (S13) of filling the conductive material 5 in the pattern groove 4; A pattern layer removing step (S14) of removing the pattern layer 3, a resin layer forming step (S15) of forming a resin layer 6 on the seed layer 2 from which the pattern layer 3 has been removed (S15); It consists of a seed layer removing step (S16) of removing the seed layer 2.

시드층 형성단계(S11)에서는 이형필름(1) 상에 전도성 시드를 도포하며 전도성 시드층(2)을 준비한다. 패턴층 형성단계(S12)에서는 준비된 전도성 시드층(2) 상에 패턴층(3)을 형성한다. 패턴층(3)은 감광성물질로 마련된다. 감광성물질로 마련된 패턴층(3)에 리소그래피 공정을 통하여 전도층 시드층(2)이 선택적으로 노출되는 패턴홈(4)을 형성하게 된다. 따라서, 회로를 형성하고자 하는 패턴에 맞추어 시드층(2)이 패턴층(3)의 패턴홈(4)을 통하여 선택적으로 노출된다. In the seed layer forming step (S11), a conductive seed is applied on the release film 1 and a conductive seed layer 2 is prepared. In the pattern layer forming step (S12), the pattern layer 3 is formed on the prepared conductive seed layer 2. The pattern layer 3 is made of a photosensitive material. A pattern groove 4 is formed in the pattern layer 3 made of a photosensitive material, through which the conductive layer seed layer 2 is selectively exposed through a lithography process. Accordingly, the seed layer 2 is selectively exposed through the pattern groove 4 of the pattern layer 3 according to the pattern in which the circuit is to be formed.

이어, 도금단계(S13)에서는 패턴홈(4)의 내부에 도전성 물질(5)이 충진되도록 도전성물질(5)을 도금하게 된다. 이때 도전성 물질(5)은 구리나 은 등 전기 전도도가 매우 높은 물질로 마련하는 것이 바람직하다. 도금단계(S13)에서 패턴홈(4)을 통하여 노출된 시드층(2)이 전극역할을 하게 되어 패턴홈(4)에 도선정물질(5)이 충진된다.Subsequently, in the plating step (S13), the conductive material 5 is plated so that the conductive material 5 is filled in the pattern groove 4. At this time, the conductive material 5 is preferably made of a material having very high electrical conductivity, such as copper or silver. In the plating step (S13), the seed layer 2 exposed through the pattern groove 4 serves as an electrode, so that the conducting material 5 is filled in the pattern groove 4.

이어, 패턴층제거단계(S14)에서는 패턴층(3)이 제거된다. 패턴홈(4)에 충진된 도전성 물질(5)을 제외한 패턴층(3)을 제거함으로써 시드층(2) 상에 패턴으로 형성된 도전성 물질(5)만 남게 된다. Then, in the pattern layer removing step (S14), the pattern layer 3 is removed. By removing the pattern layer 3 except for the conductive material 5 filled in the pattern groove 4, only the conductive material 5 formed in a pattern on the seed layer 2 remains.

다음으로, 수지층 형성단계(S15)에서는 시드층(2) 상에 수지층(6)을 형성하게 된다. 수지에 열 또는 압력을 가하거나, 열과 압력을 동시에 가하여 수지층(6)을 시드층(2) 상에 도포하게 된다.Next, in the resin layer forming step (S15), the resin layer 6 is formed on the seed layer 2. The resin layer 6 is applied on the seed layer 2 by applying heat or pressure to the resin, or simultaneously applying heat and pressure.

시드층 제거단계(S16)에서는 시드층(2)을 제거함으로써, 도금단계(S13)에서 형성된 패턴의 도전성 물질(5)이 수지층(6)으로 전사된다. 즉, 시드층(2)에 마련된 도전성물질(5)이 수지층(6)에 남게되고 시드층(2)이 제거됨으로써, 수지층(6)에 원하는 패턴의 회로가 형성된다. 여기서, 시드층(2)을 제거하기 전에 이형필름(1)을 먼저 제거한 다음 시드층(2)을 제거할 수 있다. In the seed layer removing step (S16), by removing the seed layer (2), the conductive material 5 of the pattern formed in the plating step (S13) is transferred to the resin layer (6). That is, the conductive material 5 provided in the seed layer 2 remains in the resin layer 6 and the seed layer 2 is removed, thereby forming a circuit having a desired pattern on the resin layer 6. Here, before removing the seed layer 2, the release film 1 may be first removed, and then the seed layer 2 may be removed.

다음으로, 본 발명의 제2실시예에 따른 회로형성방법에 대해서 설명한다. 도 3은 본 발명의 제2실시예에 따른 회로형성방법을 도시한 흐름도이고, 도 4는 도 3의 간략도이다. 도면에 도시된 바와 같이, 본 발명의 제2실시예에 따른 회로형성방법은 전도성 시드층(2)을 마련하는 시드층 형성단계(S21), 시드층(2) 상에 시드층(2)이 선택적으로 노출되는 패턴홈(4)이 형성된 패턴층(3)을 형성하는 패턴층 형성단계(S21); 패턴홈(4) 내에 도전성물질(5)을 충진하는 도금단계(S22); 패턴층(3) 상에 수지층(6)을 형성하는 수지층형성단계(S23); 시드층(2)을 제거하는 시드층제거단계(S24)로 이루어진다. Next, a circuit forming method according to a second embodiment of the present invention will be described. 3 is a flow chart showing a circuit forming method according to a second embodiment of the present invention, and FIG. 4 is a simplified diagram of FIG. 3. As shown in the drawings, in the circuit formation method according to the second embodiment of the present invention, a seed layer forming step (S21) of providing a conductive seed layer 2, a seed layer 2 on the seed layer 2 A pattern layer forming step (S21) of forming the pattern layer 3 in which the pattern groove 4 is selectively exposed; A plating step of filling the conductive material 5 into the pattern groove 4 (S22); A resin layer forming step (S23) of forming a resin layer 6 on the pattern layer 3; It consists of a seed layer removing step (S24) of removing the seed layer (2).

시드층 형성단계(S21)에서는 이형필름(1) 상에 전도성시드를 도포하며 전도성 시드층(2)을 준비한다. 패턴층 형성단계(S22)에서는 준비된 전도성 시드층(2) 상에 패턴층(3)을 형성한다. 패턴층(3)은 감광성 물질로 마련되며, 감광성 물질에 리소그래피 공정을 통하여 전도층 시드층(2)이 선택적으로 노출되는 패턴홈(4)을 형성하게 된다. 따라서, 회로를 형성하고자 하는 패턴에 맞추어 시드층(2)이 패턴층(3)의 패턴홈(4)을 통하여 노출된다. In the seed layer forming step (S21), a conductive seed is applied on the release film 1 and a conductive seed layer 2 is prepared. In the pattern layer forming step (S22), the pattern layer 3 is formed on the prepared conductive seed layer 2. The pattern layer 3 is formed of a photosensitive material, and a pattern groove 4 through which the conductive layer seed layer 2 is selectively exposed is formed on the photosensitive material through a lithography process. Accordingly, the seed layer 2 is exposed through the pattern groove 4 of the pattern layer 3 according to the pattern in which the circuit is to be formed.

이어, 도금단계(S23)에서는 패턴홈(4)의 내부에 도전성 물질(5)이 충진되도록 도전성물질(5)을 도금한다. 이때 도전성 물질(5)은 구리나 은 등 전기 전도도가 매우 높은 물질로 마련하는 것이 바람직하다. 도금단계(S23)에서 패턴홈(4)을 통하여 노출된 시드층(2)이 전극역할을 하게 되어 패턴홈(4)에 도선정물질(5)이 충진된다.Subsequently, in the plating step (S23), the conductive material 5 is plated so that the conductive material 5 is filled in the pattern groove 4. At this time, the conductive material 5 is preferably made of a material having very high electrical conductivity, such as copper or silver. In the plating step (S23), the seed layer 2 exposed through the pattern groove 4 serves as an electrode, so that the conducting material 5 is filled in the pattern groove 4.

이어, 수지층 형성단계(S24)에서는 패턴층(3) 및 도전성 물질(5) 상에 수지층(6)을 형성하게 된다. 즉, 수지를 열 또는 압력을 가하거나, 열과 압력을 동시에 가하여 수지층(6)을 패턴층(3) 및 도전성 물질(5) 상에 도포하게 된다.Subsequently, in the resin layer forming step (S24), the resin layer 6 is formed on the pattern layer 3 and the conductive material 5. That is, heat or pressure is applied to the resin, or the resin layer 6 is applied on the pattern layer 3 and the conductive material 5 by simultaneously applying heat and pressure.

시드층 제거단계(S25)에서는 시드층(2)을 제거한다. 도금단계(S23)에서 패터닝된 도전성 물질(5)이 수지층(6)으로 전사된다. 즉, 시드층(2)에 마련되는 도전성물질(5)이 수지층(6)에 남게 되고 시드층(2)이 제거됨으로써, 수지층(6)에 원하는 패턴의 회로가 형성된다. 여기서, 시드층(2)을 제거하기 전에 이형필름(1)을 먼저 제거한 다음 시드층(2)을 제거할 수 있다. In the seed layer removing step S25, the seed layer 2 is removed. The conductive material 5 patterned in the plating step S23 is transferred to the resin layer 6. That is, the conductive material 5 provided in the seed layer 2 remains in the resin layer 6 and the seed layer 2 is removed, thereby forming a circuit having a desired pattern on the resin layer 6. Here, before removing the seed layer 2, the release film 1 may be first removed, and then the seed layer 2 may be removed.

다음으로, 본 발명의 제3실시예에 따른 회로형성방법에 대하여 설명한다. 도 5는 본 발명의 제3실시예에 따른 회로형성방법을 도시한 흐름도이고, 도 6은 도 5의 간략도이다. 도면에 도시된바와 같이 본 발명의 제3실시예에 따른 회로형성방법은 필름(1)의 일면에 시드층(2)을 형성하는 시드층 형성단계(S31); 시드층(2) 상에 보호층(7)을 도포하는 보호층 형성단계(S32); 필름(1)의 타면에 시드층(2)이 선택적으로 노출되도록 패턴홈(4)을 형성하는 패턴형성단계(S33), 패턴홈(4)에 도전성물질(5)을 충진하는 도금단계(S34), 필름(1)의 타면에 절연층(8)을 형성하는 절연층 형성단계(S35), 보호층(7)을 제거하는 보호층 제거단계(S36), 시드층(2)을 제거하는 시드층 제거단계(S37)로 이루어진다.Next, a circuit forming method according to a third embodiment of the present invention will be described. 5 is a flowchart showing a circuit forming method according to a third embodiment of the present invention, and FIG. 6 is a simplified diagram of FIG. 5. As shown in the drawings, the circuit forming method according to the third embodiment of the present invention includes a seed layer forming step (S31) of forming a seed layer 2 on one surface of the film 1; A protective layer forming step (S32) of applying the protective layer 7 on the seed layer 2; A pattern forming step (S33) of forming a pattern groove (4) so that the seed layer (2) is selectively exposed on the other surface of the film (1), a plating step (S34) of filling a conductive material (5) in the pattern groove (4) ), the insulating layer forming step of forming the insulating layer 8 on the other surface of the film 1 (S35), the protective layer removing step of removing the protective layer 7 (S36), the seed removing the seed layer 2 It consists of a layer removing step (S37).

시드층 형성단계(S31)에서는 필름(1)의 일면에 도전성 재질의 시드층(2)을 형성한다. 이어, 보호층 형성단계(S32)에서는 시드층(2)을 보호하는 보호층(7)을 형성한다. 보호층(7)은 시드층(2)이 매우 얇게 형성되기 때문에 후속공정에서 시드층(2)의 손상을 방지하는 역할을 하게 된다. 보호층(7)으로는 구리 등이 도금공정을 통하여 마련된다. In the seed layer forming step (S31), a seed layer 2 made of a conductive material is formed on one surface of the film 1. Subsequently, in the protective layer forming step (S32), the protective layer 7 protecting the seed layer 2 is formed. The protective layer 7 serves to prevent damage to the seed layer 2 in a subsequent process because the seed layer 2 is formed very thin. As the protective layer 7, copper or the like is provided through a plating process.

이어, 패턴형성단계(S33)에서는 시드층(2)이 형성된 필름(1)의 반대면에 패턴홈(4)을 형성한다. 즉, 레이저 가공등을 통하여 필름에 패턴홈(4)을 형성하여 시드층(2)이 선택적으로 패턴홈(4)을 통하여 노출되도록 한다. Subsequently, in the pattern forming step S33, a pattern groove 4 is formed on the opposite surface of the film 1 on which the seed layer 2 is formed. That is, the pattern groove 4 is formed in the film through laser processing or the like so that the seed layer 2 is selectively exposed through the pattern groove 4.

이어, 도금단계(S34)에서는 상술한 필름(1)의 패턴홈(4)에 도전성물질(5)이 도금공정을 통하여 충진된다. 도전성 물질(5)로는 구리나 은 등이 사용된다. Then, in the plating step (S34), the conductive material 5 is filled in the pattern groove 4 of the film 1 described above through a plating process. As the conductive material 5, copper or silver is used.

절연층 형성단계(S35)에서는 도전성 물질(5)이 충진된 필름(1) 상에 절연층(8)을 형성하게 된다. 이어, 보호층(7)을 제거하는 보호층 제거단계(S36), 시드층(2)을 제거하는 시드층 제거단계(S37)를 거쳐 회로를 형성할 수 있게 된다. In the insulating layer forming step S35, the insulating layer 8 is formed on the film 1 filled with the conductive material 5. Subsequently, a circuit can be formed through a protective layer removing step (S36) of removing the protective layer 7 and a seed layer removing step (S37) of removing the seed layer (2).

다음으로 본 발명의 제4실시예에 따른 회로형성방법에 대해서 설명한다. 도 7은 본 발명의 제4실시예에 따른 회로형성방법을 도시한 흐름도이고, 도 8은 도 7의 간략도이다. 도면에 도시된 바와 같이, 본 발명의 제4실시예에 따른 회로형성방법은 전도성 금속층(9) 상에 수지층(6)을 도포하는 수지층 형성단계(S41), 수지층(6)에 패턴홈(4)을 형성하는 패턴형성단계(S42), 패턴홈(4)에 도전성 물질(5)을 충진하는 도금단계(S43), 수지층(6) 상에 절연층(8)을 형성하는 절연층 형성단계(S44), 전도성 금속층(9)을 제거하는 금속층 제거단계(S45)로 이루어진다. Next, a circuit forming method according to a fourth embodiment of the present invention will be described. 7 is a flow chart showing a circuit forming method according to a fourth embodiment of the present invention, and FIG. 8 is a simplified diagram of FIG. 7. As shown in the drawing, the circuit forming method according to the fourth embodiment of the present invention includes a resin layer forming step (S41) of applying a resin layer 6 on the conductive metal layer 9, and a pattern on the resin layer 6 Pattern forming step (S42) of forming grooves 4, plating step of filling conductive material 5 in pattern grooves 4 (S43), insulation forming insulating layer 8 on resin layer 6 It consists of a layer forming step (S44) and a metal layer removing step (S45) of removing the conductive metal layer (9).

수지층 형성단계(S41)에서는 소정의 두께를 가진 전도성 금속층(9) 상에 수지층(6)을 합지한다. 수지층(6)으로는 PI(Poly Imide)수지를 사용하게 된다. In the resin layer forming step (S41), the resin layer 6 is laminated on the conductive metal layer 9 having a predetermined thickness. As the resin layer 6, a polyimide (PI) resin is used.

패턴형성단계(S42)에서는 수지층(6)에 전도성 금속층(9)이 선택적으로 노출되도록 패턴홈(4)을 형성한다. 패턴형성방법으로는 레이저 가공을 통하여 패턴홈(4)을 형성할 수 있으며, 감광성수지를 사용할 경우에는 리소그래피 등 다른 방법으로도 가능하다. 도금단계(S43)에서는 상술한 패턴홈(4)의 내부에 도전성 물질(5)을 도금 등의 방법을 통하여 충진한다. In the pattern forming step (S42), the pattern groove 4 is formed so that the conductive metal layer 9 is selectively exposed on the resin layer 6. As a pattern formation method, the pattern groove 4 can be formed through laser processing, and in the case of using a photosensitive resin, other methods such as lithography can be used. In the plating step (S43), the conductive material 5 is filled in the pattern groove 4 described above through a method such as plating.

절연층 형성단계(S44)에서는 도전성 물질(5)이 패턴홈(4)에 충진된 수지층(6)에 절연층(8)을 형성하게 된다. 이어, 전도성 금속층(9)을 제거하는 금속층 제거단계(S45)를 거쳐 회로를 형성하게 된다. In the insulating layer forming step S44, the insulating layer 8 is formed on the resin layer 6 filled with the conductive material 5 in the pattern groove 4. Subsequently, a circuit is formed through a metal layer removing step (S45) of removing the conductive metal layer 9.

다음으로 본 발명의 제 5실시예에 따른 회로형성방법에 대하여 설명한다. 도 9는 본 발명의 제5실시예에 따른 회로형성방법을 도시한 흐름도이고, 도 10은 도 9의 간략도이다. 도면에 도시된 바와 같이, 본 발명의 제5실시예에 따른 회로형성방법은 전도성 금속층(9)상에 제1수지층(11)을 도포하는 제1수지층 형성단계(S51), 제1수지층(11)에 패턴홈(4)을 형성하는 패턴형성단계(S52), 패턴홈(4)에 도전성 물질(5)을 충진하는 도금단계(S53), 제1수지층(11)을 제거하는 제1수지층 제거단계(S54), 전도성 금속층(9) 상에 제2수지층(12)을 형성하는 제2수지층 형성단계(S55), 전도성 금속층(9)을 제거하는 금속층 제거단계(S56)로 이루어진다. Next, a circuit forming method according to a fifth embodiment of the present invention will be described. 9 is a flowchart showing a circuit forming method according to a fifth embodiment of the present invention, and FIG. 10 is a simplified diagram of FIG. 9. As shown in the drawing, in the circuit forming method according to the fifth embodiment of the present invention, the first resin layer forming step (S51) of applying the first resin layer 11 on the conductive metal layer 9, the first number A pattern formation step (S52) of forming a pattern groove 4 in the stratum 11, a plating step (S53) of filling the pattern groove 4 with a conductive material 5, and a removal of the first resin layer 11 The first resin layer removing step (S54), the second resin layer forming step of forming the second resin layer 12 on the conductive metal layer 9 (S55), the metal layer removing step of removing the conductive metal layer 9 (S56) ).

제1수지층 형성단계(S51)에서는 소정의 두께를 가진 전도성 금속층(9) 상에 제1수지층(11)을 합지한다. 수지로는 PI(Poly Imide)수지를 사용하게 된다. In the first resin layer forming step (S51), the first resin layer 11 is laminated on the conductive metal layer 9 having a predetermined thickness. As the resin, PI (Poly Imide) resin is used.

패턴형성단계(S52)에서는 제1수지층(11)에 전도성 금속층(9)이 선택적으로 노출되도록 패턴홈(4)을 형성한다. 패턴형성방법으로는 레이저 가공을 통하여 패턴홈을 형성할 수 있으며, 감광성 수지를 사용할 경우에는 리소그래피 등 다른 방법으로도 가능하다. 도금단계(S53)에서는 상술한 패턴홈(4)의 내부에 도전성 물질(5)을 도금공정을 통하여 충진한다. In the pattern forming step S52, the pattern groove 4 is formed so that the conductive metal layer 9 is selectively exposed to the first resin layer 11. As a pattern formation method, a pattern groove can be formed through laser processing, and when a photosensitive resin is used, other methods such as lithography can be used. In the plating step (S53), the conductive material 5 is filled in the pattern groove 4 through a plating process.

이어, 제1수지층 제거단계(S54)에서는 전도성 금속층(9)상에 형성된 제1수지층(11)을 제거한다. 이때, 패턴홈(4)에 충진된 도전성 물질(5)은 전도성 금속층(9)에 잔류하게 되고 제1수지층(11)만 제거된다. Subsequently, in the first resin layer removing step (S54), the first resin layer 11 formed on the conductive metal layer 9 is removed. At this time, the conductive material 5 filled in the pattern groove 4 remains in the conductive metal layer 9 and only the first resin layer 11 is removed.

이어, 제2수지층 형성단계(S55)에서는 전도성 금속층(9) 상에 패턴을 형성하고 있는 도전성 물질(5)이 완전히 덮여지도록 제2수지층(12)을 형성하게 된다. 제2수지층(12)도 제1수지층(11)과 마찬가지로 PI수지로 마련될 수 있다. 이때, 도전성 물질(5)이 외부로 노출되지 않도록 제2수지층(12)을 도포하게 된다. Subsequently, in the second resin layer forming step (S55), the second resin layer 12 is formed so that the conductive material 5 forming the pattern on the conductive metal layer 9 is completely covered. Like the first resin layer 11, the second resin layer 12 may be formed of PI resin. At this time, the second resin layer 12 is applied so that the conductive material 5 is not exposed to the outside.

이어, 금속층 제거단계(S56)에서 전도성 금속층(9)을 제거함으로써, 제2수지층(12) 상에 도전성 물질(5)이 회로패턴을 형성하게 된다. Subsequently, by removing the conductive metal layer 9 in the metal layer removing step S56, the conductive material 5 forms a circuit pattern on the second resin layer 12.

다음으로 본 발명의 제6실시예에 따른 회로형성방법에 대하여 설명한다. 도 11은 본 발명의 제6실시예에 따른 회로형성방법을 도시한 흐름도이고, 도 12는 도 11의 간략도이다. 도면에 도시된 바와 같이, 본 발명의 제6실시예에 따른 회로형성방법은 필름(1)상에 전도성 시드층(2)을 형성하는 시드층 형성단계(S61), 시드층(2) 상에 보호층(7)을 형성하는 보호층 형성단계(S62), 보호층(7) 상에 발포시트층(13)을 형성하는 발포시트층 형성단계(S63), 필름(1)을 제거하는 필름제거단계(S64), 시드층(2)상에 감광성 물질을 도포하여 패턴층(3)을 형성하는 패턴층 형성단계(S65), 패턴층(3)에 시드층(2)이 선택적으로 노출되도록 패턴홈(4)을 형성하는 패턴형성단계(S66), 패턴홈(4)에 도전성 물질(5)을 충진하는 도금단계(S67), 패턴층(3)을 제거하는 패턴층 제거단계(S68), 시드층(2) 상에 수지층(6)을 형성하는 수지층 형성단계(S69), 발포시트층(13)을 제거하는 발포시트층 제거단계(S70), 보호층(7)을 제거하는 보호층 제거단계(S71), 시드층(2)을 제거하는 시드층 제거단계(S72)로 이루어진다. Next, a circuit forming method according to a sixth embodiment of the present invention will be described. 11 is a flowchart showing a circuit forming method according to a sixth embodiment of the present invention, and FIG. 12 is a simplified diagram of FIG. As shown in the drawings, the circuit formation method according to the sixth embodiment of the present invention includes a seed layer forming step (S61) of forming a conductive seed layer 2 on the film 1, and on the seed layer 2 Protective layer forming step (S62) to form a protective layer (7), foam sheet layer forming step (S63) to form a foam sheet layer (13) on the protective layer (7), film removal to remove the film (1) Step (S64), a pattern layer forming step (S65) of forming the pattern layer (3) by applying a photosensitive material on the seed layer (2), a pattern so that the seed layer (2) is selectively exposed to the pattern layer (3) The pattern forming step (S66) of forming the groove 4, the plating step of filling the conductive material 5 in the pattern groove 4 (S67), the pattern layer removing step (S68) of removing the pattern layer 3, The resin layer forming step (S69) of forming the resin layer 6 on the seed layer (2), the foam sheet layer removing step of removing the foam sheet layer 13 (S70), the protection to remove the protective layer (7) It consists of a layer removing step (S71) and a seed layer removing step (S72) of removing the seed layer (2).

시드층 형성단계(S61)에서는 필름(1)상에 시드층(2)을 도포하여 시드층(2)을 형성한다. 이어, 보호층 형성단계(S62)에서는 시드층(2)을 보호하기 위하여 구리 등의 도전성 재질의 보호층(7)을 도금공정을 통하여 형성한다. In the seed layer forming step (S61), the seed layer 2 is applied on the film 1 to form the seed layer 2. Subsequently, in the protective layer forming step (S62), a protective layer 7 made of a conductive material such as copper is formed through a plating process to protect the seed layer 2.

이어, 발포시트층 형성단계(S63)를 통하여 보호층(7) 상에 발포시트(13)를 형성한다. 발포시트층(13)으로는 알루미늄 재질의 시트가 사용될 수 있다. 이를 통하여 시드층(2)을 보다 견고하게 보호할 수 있으며, 도금이 보다 원활하게 이루어질 수 있게 된다. Then, the foam sheet 13 is formed on the protective layer 7 through the foam sheet layer forming step (S63). As the foam sheet layer 13, a sheet made of aluminum may be used. Through this, the seed layer 2 can be more firmly protected, and plating can be performed more smoothly.

다음으로, 필름제거단계(S64)에서 필름(1)을 제거하고, 필름(1)이 제거된 시드층(2) 상에 패턴층 형성단계(S65)를 통하여 감광성 물질을 도포한다. 이어, 패턴형성단계(66)에서는 패턴층(3)에 리소그래피 공정을 통하여 시드층(2)이 선택적으로 노출되는 패턴홈(4)을 형성하게 된다. Next, the film 1 is removed in the film removing step S64, and a photosensitive material is applied on the seed layer 2 from which the film 1 has been removed through the pattern layer forming step S65. Subsequently, in the pattern formation step 66, a pattern groove 4 in which the seed layer 2 is selectively exposed through a lithography process is formed in the pattern layer 3.

도금단계(S67)에서는 패턴층(3)에 형성된 패턴홈(4)의 내부에 도금공정을 통하여 도전성 물질(5)이 충진된다. 이어, 패턴층 제거단계(S68)에서는 도전성 물질(5)을 제외한 패턴층(3)을 제거함으로써 시드층(2) 상에 도전성 물질(5)이 회로를 형성하게 된다. In the plating step (S67), the conductive material 5 is filled in the inside of the pattern groove 4 formed in the pattern layer 3 through a plating process. Subsequently, in the pattern layer removing step (S68), the conductive material 5 forms a circuit on the seed layer 2 by removing the pattern layer 3 except for the conductive material 5.

수지층 형성단계(S69)에서는 패턴층(3)이 제거된 시드층(2)에 잔류된 도전성 물질(5)이 완전히 덮이도록 수지층(6)을 형성하게 된다. In the resin layer forming step S69, the resin layer 6 is formed so that the conductive material 5 remaining in the seed layer 2 from which the pattern layer 3 has been removed is completely covered.

이어, 발포시트층 제거단계(S70), 보호층제거단계(S71), 시드층 제거단계(S72)를 통하여 각각, 발포시트층(13), 보호층(7), 시드층(2)이 제거됨으로써, 수지층(6)에 도전성물질(5)이 전사되어 회로를 형성하게 된다. Subsequently, the foam sheet layer 13, the protective layer 7 and the seed layer 2 are removed through the foam sheet layer removing step (S70), the protective layer removing step (S71), and the seed layer removing step (S72). As a result, the conductive material 5 is transferred to the resin layer 6 to form a circuit.

다음으로 본 발명의 제7실시예 및 제8실시예에 대해서 설명한다. 도 13 및 도 14는 본 발명의 제7실시예 및 제8실시예를 도시한 간략도이다. 본 발명의 제7실시예와 제8실시예는 본 발명의 제 1실시예 및 제2실시예에서 시드층 형성단계(S11, S21)와 패턴층 형성단계(S12, S22) 사이에, 시드층(2) 상에 보호층(7)을 형성하는 보호층 형성단계를 더 포함한다. 시드층(2)에 구리 재질의 보호층(7)을 도금을 통하여 형성함으로써 시드층(2)을 보호하고 이후에 있을 도금공정에서 도금이 보다 원활하게 이루어지는 역할을 하게 된다. Next, the seventh and eighth embodiments of the present invention will be described. 13 and 14 are simplified diagrams showing the seventh and eighth embodiments of the present invention. In the seventh and eighth embodiments of the present invention, between the seed layer forming steps (S11, S21) and the pattern layer forming steps (S12, S22) in the first and second embodiments of the present invention, the seed layer (2) further comprising a protective layer forming step of forming the protective layer 7 on the. By forming the protective layer 7 made of copper on the seed layer 2 through plating, the seed layer 2 is protected and the plating is performed more smoothly in a subsequent plating process.

본 발명의 권리범위는 상술한 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.The scope of the present invention is not limited to the above-described embodiments, but may be implemented in various forms within the scope of the appended claims. Without departing from the gist of the present invention claimed in the claims, any person of ordinary skill in the art to which the present invention belongs is considered to be within the scope of the description of the claims of the present invention to various ranges that can be modified.

1: 필름 2: 시드층
3: 패턴층 4: 패턴홈
5: 도전성 물질 6: 수지층
7: 보호층 8: 절연층
9: 전도성 금속층 11: 제1수지층
12: 제2수지층 13: 발포시트층 1: film 2: seed layer
3: pattern layer 4: pattern groove
5: conductive material 6: resin layer
7: protective layer 8: insulating layer
9: conductive metal layer 11: first resin layer
12: second resin layer 13: foam sheet layer

Claims (8)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 필름상에 전도성 시드층이 형성되는 시드층형성단계;
상기 시드층 상에 도금공정을 통해 구리 재질의 보호층을 형성하는 보호층 형성단계;
상기 보호층 상에 알루미늄 재질의 발포시트층을 형성하는 발포시트층 형성단계;
상기 필름을 제거하는 필름제거단계;
상기 시드층 상에 감광성물질을 도포하는 패턴층 형성단계;
상기 패턴층에 상기 시드층이 선택적으로 노출되도록 패턴홈을 형성하는 패턴홈 형성단계;
상기 패턴홈 내에 도금공정을 통해 구리 재질의 도전성물질을 충진하는 도금단계;
상기 패턴층을 제거하는 제거단계;
상기 패턴층이 제거된 시드층 상에 수지층을 형성하는 수지층형성단계;
상기 발포시트층을 제거하는 발포시트층 제거단계;
상기 보호층을 제거하는 보호층 제거단계;
상기 시드층을 제거하는 시드층 제거단계를 포함하는 것을 특징으로 하는 회로형성방법.A seed layer forming step of forming a conductive seed layer on the film;
A protective layer forming step of forming a protective layer made of copper on the seed layer through a plating process;
A foam sheet layer forming step of forming a foam sheet layer made of aluminum on the protective layer;
A film removing step of removing the film;
A pattern layer forming step of applying a photosensitive material on the seed layer;
A pattern groove forming step of forming a pattern groove such that the seed layer is selectively exposed in the pattern layer;
A plating step of filling a conductive material made of copper through a plating process in the pattern groove;
A removing step of removing the pattern layer;
A resin layer forming step of forming a resin layer on the seed layer from which the pattern layer has been removed;
A foam sheet layer removing step of removing the foam sheet layer;
A protective layer removing step of removing the protective layer;
And a seed layer removing step of removing the seed layer. 삭제delete
KR1020150154652A 2015-11-04 2015-11-04 Method for manufacturing Circuit Patten KR102188683B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150154652A KR102188683B1 (en) 2015-11-04 2015-11-04 Method for manufacturing Circuit Patten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150154652A KR102188683B1 (en) 2015-11-04 2015-11-04 Method for manufacturing Circuit Patten

Publications (2)

Publication Number Publication Date
KR20170052813A KR20170052813A (en) 2017-05-15
KR102188683B1 true KR102188683B1 (en) 2020-12-09

Family

ID=58739581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150154652A KR102188683B1 (en) 2015-11-04 2015-11-04 Method for manufacturing Circuit Patten

Country Status (1)

Country Link
KR (1) KR102188683B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688823B1 (en) * 2004-07-21 2007-03-02 삼성전기주식회사 Manufacturing method of high density PCB

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120026368A (en) * 2010-09-09 2012-03-19 삼성전기주식회사 Printed circuit board and method of manufacturing the same
KR20120068112A (en) * 2010-12-17 2012-06-27 에스케이이노베이션 주식회사 Method of high adhesive strength flexible metal-clad laminate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688823B1 (en) * 2004-07-21 2007-03-02 삼성전기주식회사 Manufacturing method of high density PCB

Also Published As

Publication number Publication date
KR20170052813A (en) 2017-05-15

Similar Documents

Publication Publication Date Title
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JP2020513475A5 (en)
US20190029122A1 (en) Encapsulation of circuit trace
US10154584B2 (en) Method of producing a fine line 3D non-planar conforming circuit
KR102188683B1 (en) Method for manufacturing Circuit Patten
TW201517701A (en) Circuit board and method for manufacturing same
JP6728545B2 (en) Printed circuit board and method of manufacturing printed circuit board
CN105491796A (en) Manufacturing method of circuit board
CN104703399A (en) Circuit board and production method thereof
JP2020107860A5 (en)
KR20110032015A (en) Method of fabricating a printed circuit board with improved heat dissipation
KR20090003880A (en) Buried pattern board and manufacturing method thereof
US9288902B2 (en) Printed circuit board and method of manufacturing the same
US20190289723A1 (en) Circuit board
US20150096797A1 (en) Package board and method of manufacturing the same
US20140174791A1 (en) Circuit board and manufacturing method thereof
TWI607678B (en) Interconnection structure and method of manufacturing the same
JP6121934B2 (en) Wiring board manufacturing method
US20140138132A1 (en) Printed circuit board and manufacturing method thereof
KR20140137628A (en) Flexible circuit Board structure
TWI621379B (en) Printed circuit board and methods for forming the same
JP7002238B2 (en) Manufacturing method of tape base material for wiring board and tape base material for wiring board
KR101607821B1 (en) Method for manufacturing fine pitch PCB
US9320142B2 (en) Electrode structure
US20140174798A1 (en) Metal core substrate and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant